CN101409222B - Soi衬底的制造方法 - Google Patents

Soi衬底的制造方法 Download PDF

Info

Publication number
CN101409222B
CN101409222B CN2008101698890A CN200810169889A CN101409222B CN 101409222 B CN101409222 B CN 101409222B CN 2008101698890 A CN2008101698890 A CN 2008101698890A CN 200810169889 A CN200810169889 A CN 200810169889A CN 101409222 B CN101409222 B CN 101409222B
Authority
CN
China
Prior art keywords
ion
semiconductor chip
layer
substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008101698890A
Other languages
English (en)
Other versions
CN101409222A (zh
Inventor
大沼英人
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101409222A publication Critical patent/CN101409222A/zh
Application granted granted Critical
Publication of CN101409222B publication Critical patent/CN101409222B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Abstract

本发明的目的在于提供一种有效地利用资源，并且生产率良好地制造SOI衬底的技术。本发明的技术要点是反复进行如下工序A和工序B的。工序A包括如下：将簇离子照射到半导体片的表面，在半导体片中形成分离层。半导体片和具有绝缘表面的衬底彼此重叠而接合，然后，通过进行热处理，在分离层或该分离层附近分离半导体片。在工序A中同时获得剥离片和在具有绝缘表面的衬底上方具有晶体半导体层的SOI衬底。工序B包括如下：进行为了再利用剥离片的处理，其结果可以在工序A中继续利用该剥离片。

Description

SOI衬底的制造方法
技术领域
本发明涉及SOI(Silicon On Insulator；绝缘体上硅)衬底及其制造方法。此外，涉及使用SOI衬底制造的半导体装置。
在本说明书中，半导体装置指的是能够通过利用半导体特性而工作的所有装置，电光学装置(包括EL显示装置、液晶显示装置)、半导体电路及电子设备全部包括在内。
背景技术
随着VLSI技术的发展，要求超过使用块状单晶硅的控制半导体装置的特性的比例定律的低耗电量化及高速化。为了满足这些要求，近年来SOI结构受到关注。这个技术是在现有由块状单晶硅形成的场效应晶体管(FET；Field Effect Transistor)的有源区域(沟道形成区域)中使用单晶硅薄膜的技术。已知可以通过使用SOI结构制造场效应晶体管而使其寄生电容比使用块状单晶硅衬底的情况小，这有利于高速化、低耗电量化。
作为SOI衬底的制造方法之一，已知氢离子注入剥离法。例如专利文件1所记载的氢离子注入剥离法是如下方法：通过使用离子注入法将氢离子照射到半导体片中，在预定的深度的区域中形成微小气泡层，并且以该微小气泡层为劈开面，而将半导体薄膜(SOI层)接合到另外半导体片。再者，除了进行剥离SOI层的热处理以外，还需要通过在氧化性气氛下的热处理来在SOI层上方形成氧化膜，然后去除该氧化膜，其次在1000℃至1300℃的还原性气氛下进行热处理来提高接合强度，且改善表面粗度。
如上所述，在使用氢离子注入剥离法制造SOI衬底的情况下，使用微小气泡层劈开半导体片，而将SOI层接合到另外半导体片。因此，除了SOI衬底以外，还可以获得分离了SOI层的剥离片。SOI衬底的原料的半导体片昂贵，若可以再利用剥离片，则可以降低成本。例如，专利文件2中公开了在去除剥离片的倒角部分的离子注入层之后，抛光薄片而再生作为半导体片的技术。
专利文件1日本专利申请公开2000-124092号
专利文件2日本专利第3943782号公报
通过使用氢离子注入剥离法制造SOI衬底，可以再利用剥离片。然而，在现有的氢离子注入剥离法中使用的离子注入法具有如下问题：照射到半导体片的氢离子的质量小，因此氢容易注入到离半导体片的表面较深的区域中。所以，在离半导体片的表面较深的区域中形成分离层并成为劈开面，结果被分离的剥离片的膜厚度薄，由此能够再利用的薄片的膜厚度也薄。
此外，因为照射到半导体片的氢离子的质量小，用于形成分离层的氢注入成为瓶颈之一。若为了使被分离的剥离片的膜厚度厚，要在半导体片的深度浅的区域中注入氢，则需要降低加速电压，因此有可能节拍时间恶化，而生产率降低。
此外，通过反复再利用剥离片，必然降低半导体片的质量，有可能降低使用该半导体片制造的SOI衬底的质量。另外，通过反复再利用剥离片，在制造SOI衬底的过程中有半导体片破碎等的问题。其结果，有可能SOI衬底的成品率降低。
发明内容
鉴于上述问题，本发明的目的在于提供能够有效地利用资源的SOI衬底的制造方法。本发明的目的在于提供能够生产率良好地制造SOI衬底的方法。本发明的目的在于提供能够减少成本的SOI衬底的制造方法。本发明的目的在于提供能够成品率良好地制造SOI衬底的方法。
在本发明中，将从键合衬底的半导体片分离的半导体层接合支撑衬底，而制造SOI衬底。使用离子掺杂装置将簇离子从半导体片的一表面照射，在离半导体片的表面有预定的深度的区域中形成分离层之后，将分离层或该分离层的附近作为劈开面分离而形成半导体层。此外，从半导体片分离半导体层而获得剥离片，在对该剥离片进行再生处理之后，再利用作为键合衬底。
在本说明书中的“簇离子”，由包含氢或氘(也称为“2H”或“D”)的原料气体产生的簇离子包括在其范畴中。其例子可以举出H3 +离子、H2 +离子、H4 +离子等，或2H2 +离子、2H3 +离子等。此外，
也可以说包含一个质子的多个原子核的簇离子。
注意，作为簇离子，优选使用H3 +离子。
此外，本说明书中的劈开指的是在照射簇离子引起失去结晶结构，而形成有微小的空洞的分离层或该分离层附近中分离半导体片。另外，劈开面指的是在分离层或该分离层附近中将半导体片分离而形成的分离面。
本发明之一包括如下工序A和工序B：使用离子掺杂装置将簇离子从半导体片的一表面照射，以在半导体片中形成分离层之后，使具有绝缘表面的衬底和半导体片的该照射面重叠而接合，进行热处理。因此，将分离层或该分离层附近作为分离面而分离半导体片，获得在具有绝缘表面的衬底上接合半导体层的SOI衬底和从半导体片分离了半导体层的剥离片的工序A；对该工序A中获得的剥离片进行再生处理的工序B，其中将通过该工序B进行了再生处理的剥离片使用于工序A的半导体片。
此外，本发明之一包括如下工序A和工序B：作为键合衬底准备半导体片，而作为支撑衬底准备具有绝缘表面的衬底，使用离子掺杂装置将簇离子从半导体片的一表面照射，在半导体片中形成分离层之后，在具有绝缘表面的衬底和半导体片的该照射面之间夹住通过使用CVD法形成的绝缘层地重叠并接合，进行热处理。因此，将分离层或该分离层附近作为分离面而分离半导体片，获得在具有绝缘表面的衬底上中间夹着绝缘层接合有半导体层的SOI衬底和半导体层从半导体片分离的剥离片的工序A；对该工序A中获得的剥离片进行再生处理的工序B，其中将通过该工序B进行了再生处理的剥离片使用于工序A的半导体片。此外，本说明书中的CVD(Chemical VaporDeposition；也称为化学气相沉积)法，等离子体CVD法、热CVD法、及光CVD法包括在其范畴中。另外，减压CVD法、常压CVD法包括在热CVD法的范畴中。
在上述结构中，具有绝缘表面的衬底和半导体片的照射面之间夹住的绝缘层优选使用包含氮的层和用作接合层的层的叠层结构。另外，绝缘层既可以形成在半导体片的照射面上，又可以形成在具有绝缘表面的衬底上。此外，优选使用铝硅酸盐玻璃、铝硼硅酸盐玻璃、或钡硼硅酸盐玻璃等作为具有绝缘表面的衬底。
在工序A中获得的构成SOI衬底的半导体层的膜厚度优选为10nm以上且200nm以下。
此外，工序B中的再生处理优选使用选自抛光处理、蚀刻处理、热处理、或者照射激光束中的一或多个方法来进行。
此外，在上述结构中，按顺序进行工序A和工序B的工序作为一组，进行n次(n是2以上的整数)，因此制造n个SOI衬底，该n个SOI衬底的制造中产生的剥离片可以使用(n-1)次作为工序A中的半导体片。
注意，本说明书中的“接合层”指的是与具有绝缘表面的衬底(或者在具有绝缘表面的衬底上形成的绝缘层)形成接合的接合面上形成的层。
将簇离子照射到半导体片，因此可以在离半导体片的表面较浅的区域中高效地形成用于分离半导体层的分离层。由此，由于分离的半导体层可以减薄，所以可以使再利用的剥离片变厚，并且可以缩短节拍时间。因此，可以有效地使用资源，并可以生产率良好地制造SOI衬底。另外，可以降低成本。
此外，通过采用顾及反复再利用剥离片的SOI衬底的制造方法，即使再利用剥离片也可以成品率良好地制造SOI衬底。
附图说明
图1是示出SOI衬底的制造方法的一个例子的流程图；
图2是示出SOI衬底的制造方法的一个例子的流程图；
图3A至3C是示出SOI衬底的制造方法的一个例子的图；
图4A至4C是示出SOI衬底的制造方法的一个例子的图；
图5A至5C是示出SOI衬底的制造方法的一个例子的图；
图6A至6C是示出SOI衬底的制造方法的一个例子的图；
图7是示出SOI衬底的制造方法的一个例子的流程图；
图8A至8D是示出半导体装置的制造方法的例子的图；
图9A和9B是示出半导体装置的制造方法的例子的图；
图10A至10E是示出显示装置的制造方法的例子的图；
图11A至11C是示出显示装置的制造方法的例子的图；
图12A和12B是示出显示装置的制造方法的例子的图；
图13A和13B是示出显示装置的制造方法的例子的图；
图14是示出微处理器的结构的框图；
图15是示出RFCPU的结构的框图；
图16A至16C是示出电子设备的例子的图；
图17A和17B是说明H3 +离子或H+离子照射到半导体片的示范图；
图18是示出根据示范图计算出的注入到半导体片的氢浓度的图表；
图19是示出SOI衬底的制造方法的一个例子的流程图；
图20是示出SOI衬底的制造方法的一个例子的流程图；
图21是示出SOI衬底的制造方法的一个例子的流程图；
图22是示出SOI衬底的制造方法的一个例子的流程图。
具体实施方式
下面，参照附图说明本发明的实施方式。注意，本发明不局限于以下说明，本领域的技术人员可以很容易地理解一个事实就是，其方式和详细内容可以在不脱离本发明的宗旨及其范围的情况下被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在下述实施方式所记载的内容中。在以下所说明的本发明的结构中，有时在不同附图之间共同使用同一附图标记表示同一部分。
实施方式1
根据本实施方式的SOI衬底的制造方法是如下方法：从键合衬底的半导体片分离的半导体层接合到支撑衬底来制造SOI衬底。然后，对分离了半导体层的剥离片进行再生处理，以再利用作为键合衬底。以下，将参照附图说明根据本实施方式的SOI衬底及其制造方法的一个例子。
准备键合衬底和支撑衬底。作为键合衬底准备半导体片102，作为支撑衬底准备具有绝缘表面的衬底120(参照图1、图2(step11)(step12))。
作为半导体片102，使用硅和锗等的半导体片、镓砷和铟磷等化合物半导体片等。优选使用单晶半导体片。作为单晶半导体片的典型例子的单晶硅片，可以举出直径为5英寸(125mm)、直径为6英寸(150mm)、直径为8英寸(200mm)、直径为12英寸(300mm)大小的圆形片。注意，薄片形状不局限于圆形，也可以加工为矩形状。
此外，最初原料片的半导体片的膜厚度没有特别的限制，但是顾及再利用原料片，由于从一个原料片可以制造更多的SOI衬底，因此优选半导体片的膜厚度厚。一般流通的硅片的尺寸以SEMI规格为标准，例如直径为6英寸时膜厚度为625μm，直径为8英寸时膜厚度为725μm，直径为12英寸时膜厚度为775μm(但是，各个厚度公差为±25μm)。注意，原料的半导体片的膜厚度不局限于SEMI规格规定的，从锭切出时可以适当地调节。此外，当半导体片的膜厚度厚时从一个锭可切出的半导体片的数目少，但是可以减少作为余长浪费的材料。当然，需要根据在制造SOI衬底的工序中使用的装置的规格等决定硅片的尺寸。
作为具有绝缘表面的衬底120，使用铝硅酸盐玻璃、铝硼硅酸盐玻璃、钡硼硅酸盐玻璃等的各种电子工业用玻璃衬底、石英衬底、陶瓷衬底、或蓝宝石衬底等。优选使用玻璃衬底。
此外，用作具有绝缘表面的衬底120的玻璃衬底优选在其表面上具有平坦性良好的抛光面。这是因为具有绝缘表面的衬底120和半导体片102接合时，玻璃衬底的抛光面作为接合面，可以降低接合不良。另外，玻璃衬底的抛光可以使用氧化铈等进行。
使用离子掺杂装置将簇离子110照射到半导体片102的一表面。其结果，在离半导体片102的该照射面有预定的深度的领域中形成分离层112。另外，在半导体片的照射面上形成第一绝缘层106和第二绝缘层108(参照图1、图2(step13))
注意，分离层112、第一绝缘层106、第二绝缘层108的形成顺序没有特别的限制。例如，可以举出如下三个形成顺序：(1)在形成第一绝缘层106之后，从半导体片102的形成了第一绝缘层106的表面一侧照射簇离子110而形成分离层112，在第一绝缘层106上形成第二绝缘层108；(2)形成第一绝缘层106，在该第一绝缘层106上形成第二绝缘层108之后，从半导体片102的层叠形成了第一绝缘层106及第二绝缘层108的表面一侧照射簇离子110来形成分离层112；(3)在半导体片102的一表面上形成保护层，对该保护层照射簇离子110而形成分离层112之后去除保护层，在半导体片102的保护层形成且去除的表面侧层叠形成第一绝缘层106及第二绝缘层108。在此，将参照图3A至3C说明(1)的形成顺序。
在半导体片102上形成第一绝缘层106(参照图3A)。通过使用CVD法、溅射法、或原子层外延(ALE)法形成第一绝缘层106即可。第一绝缘层106可以采用单层结构或叠层结构，至少一层形成包含氮的绝缘层。另外，第一绝缘层106的膜厚度优选形成为50nm及200nm的范围内。作为含有氮的绝缘层，可以举出氮化硅层、氮氧化硅层、氧氮化硅层等。含有氮的绝缘层具有阻挡碱金属或碱土金属等的金属杂质的效果。因此，在作为支撑衬底使用含有微量的金属杂质的衬底诸如玻璃衬底的情况下，可以防止金属杂质扩散到半导体层一侧。另外，在直接接触于半导体片102地形成氮化硅层或氮氧化硅层的情况下，产生陷阱能级而发生界面特性的问题，因此优选在与半导体片102之间形成氧化硅层或氧氮化硅层。通过这样的叠层结构，防止半导体层的由于金属杂质污染，可以提高界面的电特性。例如，第一绝缘层106可以采用从半导体片102一侧按顺序形成氧氮化硅层和氮氧化硅层的叠层结构。
此外，本说明书中的氧氮化硅层指的是如下：作为其组成氧含量多于氮含量，在通过卢瑟福回向散射分析(RBS：RutherfordBackscattering Spectrometry)及氢前向散射分析(HFS：HydrogenForward Scattering)测量的情况下，其包含氧、氮、Si及氢，它们示出如下组成范围：50atoms％至70atoms％的氧；0.5atoms％至15atoms％的氮；25atoms％至35atoms％的Si；以及0.1atoms％至10atoms％的氢。另外，氮氧化硅层指的是如下：作为其组成氮含量多于氧含量，在通过RBS及HFS测量的情况下，其包含氧、氮、Si及氢，它们示出如下组成范围：5atoms％至30atoms％的氧；20atoms％至55atoms％的氮；25atoms％至35atoms％的Si；以及10atoms％至30atoms％的氢。
此外，还可以在氧化气氛下对半导体片102进行热处理(以下，也称为“热氧化”)而形成第一绝缘层106。然而，本发明的目的之一是半导体片的再利用，将之后分离半导体层而可以获得的剥离片的质量维持也重要。在反复进行薄片的再利用的情况下，薄片受到机械损伤，具体而言，发生瑕疵、缺口等的概率必然上升。薄片上发生的机械损伤部分成为热应力中心，容易成为位错滑移(也称为位错滑动)的发生点。另外，热氧化法是高温处理，因此容易发生热应力，从而通过应用热氧化法，在薄片上容易发生位错滑移。若在薄片上发生位错滑移，则结晶性降低而薄片的质量退化。再者，因为机械损伤部分的缘故，当进行热氧化时还有薄片容易破碎的问题。由此，在本发明中优选不应用热氧化法以形成绝缘层。例如，优选通过使用CVD法、溅射法、或臭氧水的氧化处理等代替热氧化法而形成绝缘层。通过应用热氧化法以外的方法形成绝缘层，可以防止之后被分离而获得的剥离片的质量的退化，作为制造SOI衬底的键合衬底没有问题地使用。注意，在此所述的热应力指的是半导体片和接触于该半导体片地形成的绝缘层之间的热应力、半导体片和固定工具(衬托器；susceptor等)之间的热应力。
在离半导体片102的一表面有预定的深度的区域中形成分离层112(参照图3B)。使用离子掺杂装置将簇离子110照射到半导体片102的一表面来形成分离层112。在此，在对半导体片102的第一绝缘层106形成的表面一侧照射由包含氢的原料气体产生的H3 +离子，因此氢穿过第一绝缘层106而注入到半导体片102的前提下进行说明。
作为由包含氢的原料气体产生的簇离子110，可以举出H3 +离子、H2 +离子，优选使用H3 +离子。对半导体片(在此指的是第一绝缘层106)照射H3 +离子，因此与照射H+离子或H2 +离子相比提高氢的注入效率，可以缩短形成分离层112的节拍时间。从而，可以提高生产率，还可以提高处理量。
根据本发明的簇离子的具体的掺杂方法是如下方法：由包含氢的原料气体产生氢等离子体，利用电压使该氢等离子体中产生的簇离子加速，而照射到半导体片(或者半导体片上形成的绝缘层)。在氢等离子体中产生的典型的簇离子是H2 +离子、H3 +离子。此外，也产生氢离子的H+离子。
簇离子的掺杂可以使用离子掺杂装置来进行。离子掺杂装置是如下非质量分离型装置：对原料气体进行等离子体激发来产生的所有种类的离子照射到配置在室内的被处理体。
离子掺杂装置的主要结构是产生所希望的离子的离子源和对被处理体照射离子的加速机构。离子源由将产生所希望的种类的离子种的原料气体供应的气体供应系统、形成等离子体的电极等构成。作为形成等离子体的电极，使用丝极型的电极或电容耦合高频波放电用电极。加速机构由电源、引出电极、加速电极、减速电极、接地电极等的电极等构成。构成加速机构的电极具有多个开口或槽缝，在离子源中产生的离子通过设置在电极中的开口或槽缝而加速。注意，离子掺杂装置的结构不局限于上述结构，设置有根据需要的结构。
在本实施方式中，由于氢注入到半导体片，所以作为原料气体供应包含氢的气体。例如，供应H2气体。在供应H2气体作为原料气体的离子掺杂装置中产生氢等离子体，在该氢等离子体中产生氢离子的H+离子、H2 +离子、或H3 +离子等的簇离子。此时，优选相对于由包含氢的原料气体产生的所有种类的离子(例如H+离子、H2 +离子、H3 +离子)的总量包含50％以上的H3 +离子。更优选相对于H+离子、H2 +离子、及H3 +离子的总量包含80％以上的H3 +离子。例如，使用由丝极型的电极放出的热电子产生氢等离子体，因此可以使H3 +离子的比率高于其他离子种(H+离子、H2 +离子)。注意，在图1中只表示H3 +离子，但是本发明不局限于此，有时也照射H+离子、H2 +离子。换言之，在本发明中，除了簇离子以外，有时也照射氢离子。
此外，簇离子的掺杂也可以使用离子注入装置来进行。离子注入装置是如下质量分离型装置：对多种离子种进行质量分离而将特定种类的离子照射到配置在处理室内的被处理体，该多种离子种通过对原料气体进行等离子激发而发生。因此，本发明采用离子注入装置的情况下，对H+离子、H2 +离子、及H3 +离子进行质量分离，来可以选择性地照射H3 +离子。
离子注入装置和离子掺杂装置的主要区别是否具有进行质量分离的机构。除了离子源和加速机构以外，离子注入装置还具有进行质量分离的机构。注意，离子注入装置的结构不局限于上述的机构，设置根据需要的机构，因此，当然质量分离以外其结构可能与离子掺杂装置不同。
分离层112优选包含5×1020atoms/cm3以上的氢。当对半导体片局部地形成高浓度氢注入区域时，结晶结构消失，而形成微小的空洞，因此分离层112成为多孔结构。由此，通过在较低的温度(600℃以下)下进行热处理，引起形成在分离层112中的微小空洞的体积变化，并可以沿着分离层112分离半导体片102。此外，分离层112中包含的氢浓度由簇离子的剂量或加速电压等来控制。
此外，形成在半导体片102中的分离层112的深度以照射的簇离子110的加速电压和该簇离子110的照射角度来控制。形成在半导体片102中的分离层112的深度决定之后接合于支撑衬底的半导体层的膜厚度。根据作为SOI衬底提供后的用途而不同，但是半导体层的所需的膜厚度优选为5nm至500nm，更优选为10nm至200nm。从而，照射簇离子110时的加速电压、注入角度通过顾及接合的半导体层的膜厚度来调节。
根据本发明的SOI衬底的制造方法的特征之一是分离半导体片102的一部分而获得的剥离片再利用。剥离片的厚度越厚越多次可以再利用。换言之，分离半导体片102的一部分而获得的半导体层的膜厚度越薄，该半导体层被分离的半导体片的剥离片的膜厚度越厚，因此可以增加剥离片的再利用的数次。其结果，从一个原料片可以制造更多SOI衬底。因此，当形成分离层112时，优选尽可能形成在离半导体片102的表面有深度浅的区域中。
在此，通过使用如本发明中的簇离子，典型为H3 +离子，分离层112形成在深度浅的区域中的情况下，也可以高效地注入氢并提高生产率。当H3 +离子照射到半导体片时，与构成绝缘层(在本实施方式中第一绝缘层106)或半导体片102的原子冲突而成为H原子或H+离子，分离成三个，每个具有的动能也成为将利用电压加速而获得的H3 +离子的动能大致等分成3个的值。换言之，通过照射H3 +离子，可以认为其加速电压比照射H+离子的加速电压大三倍左右。若增加加速电压，则可以缩短会成为律速的形成分离层的节拍时间，从而可以提高生产率和处理量。另外，H3 +离子分离成三个的方式的例子可以举出三个“H原子”、三个“H+离子”、两个“H原子”和一个“H+离子”、或者一个“H原子”和两个“H+离子”。
此外，当照射簇离子110时，优选使半导体片102水平方向上倾斜6°±4°左右。对水平方向上具有角度的半导体片102照射簇离子110，因此可以防止形成分离层112的氢浓度分布的扩大。另外，离半导体片102的表面有深度浅的领域中可以容易形成分离层112。
此外，在此说明氢穿过第一绝缘层106而注入到半导体片102的例子。当氢注入到半导体片时，使氢穿过绝缘层，来可以防止半导体片的表面粗糙。
在第一绝缘层106上形成第二绝缘层108(参照图3C)。在此，第二绝缘层108用作与具有绝缘表面的衬底120的接合层，而该第二绝缘层108设置在半导体片102与具有绝缘表面的衬底120形成接合的面上。第二绝缘层108可以具有单层结构或叠层结构，优选地是，在与具有绝缘表面的衬底120接合的面(以下也称为“接合面”)上形成具有平滑性并可形成亲水性表面的层，该层通过使用CVD法形成为5nm至200nm的膜厚度。
作为具有平滑性并可形成亲水性表面的绝缘层，可以使用氧化硅、氮化硅、氧氮化硅、氮氧化硅等。
例如，作为具有平滑性并可形成亲水性表面的绝缘层，优选使用将有机硅烷用作原料气体通过使用CVD法而形成的氧化硅。这是因为通过使用将有机硅烷用作原料气体并使用CVD法形成的第二绝缘层108，例如该第二绝缘层108采用氧化硅层，可以使具有绝缘表面的衬底120和半导体层强固地接合的缘故。作为有机硅烷，可以使用四乙氧基硅烷(TEOS：Si(OC2H5)4)、四甲基硅烷(TMS：Si(CH3)4)、三甲基硅烷((CH3)3SiH)、四甲基环四硅氧烷(TMCTS)、八甲基环四硅氧烷(OMCTS)、六甲基二硅氮烷(HMDS)、三乙氧基硅烷(SiH(OC2H5)3)、三(二甲基氨基)硅烷(SiH(N(CH3)2)3)等的含硅化合物。
此外，还可以使用通过使用CVD法将甲硅烷、乙硅烷、或丙硅烷等的无机硅烷用作原料气体来形成的氧化硅。另外，通过使用CVD法将有机硅烷或无机硅烷用作原料气体来形成氧化硅层的情况下，优选混合赋予氧的气体。此外，通过使用CVD法将有机硅烷或无机硅烷用作原料气体来形成氮化硅层的情况下，混合赋予氮的气体。作为赋予氧的气体，可以使用氧、一氧化二氮、或二氧化氮等。另外，作为赋予氮的气体，可以使用一氧化二氮、氨等。再者，还可以混合氩、氦、或氮等惰性气体、或者氢气体。
此外，还可以使用因氧基的反应而成长的氧化硅层、由氧化性的药剂形成的化学氧化物、具有硅氧烷(Si-O-Si)键的绝缘层。在本说明书中，具有硅氧烷键的绝缘层指的是硅(Si)和氧(O)的键包括在骨架结构。硅氧烷具有取代基。作为该取代基，可以举出至少含有氢的有机基(例如烷基、芳烃等)。氟基还可以包含在有机基。具有硅氧烷键的绝缘层可以通过旋涂法等的涂敷法而形成。
在形成分离层112之后形成第二绝缘层108的情况下，不从分离层112发生脱气的成膜温度下形成第二绝缘层108。例如，成膜温度优选为350℃以下。另外，第二绝缘层108优选与第一绝缘层106同样地不使用热氧化法而形成。
半导体片102的一表面侧和具有绝缘表面的衬底120的一表面重叠而贴合(参照图1、图2(step21))。在此，中间夹着第一绝缘层106和第二绝缘层108而贴合。从而，接合面是第二绝缘层108的一表面和具有绝缘表面的衬底120的一表面。
预先使半导体片102(在此，第二绝缘层108)及具有绝缘表面的衬底120形成接合的面充分洁净。然后，通过将形成在半导体片102的一表面侧的第二绝缘层108与具有绝缘表面的衬底120紧密接触，实现接合。关于接合，在初步步骤中认为是范德华力在起作用，通过压接在一表面侧形成有第二绝缘层108的半导体片102和具有绝缘表面的衬底120，可以实现利用氢键的牢固接合。
此外，为了实现在半导体片102的一表面侧形成的第二绝缘层108和具有绝缘表面的衬底120的良好接合，也可以使接合面活化。例如，接合面的一方或双方上照射原子束或离子束。采用原子束或离子束的情况下，可以使用氩等惰性气体中性原子束或惰性气体离子束。除此以外，也可以通过进行等离子体照射或自由基处理使接合面活化。通过进行这种表面处理，400℃以下的温度下也可以容易实现异种材料之间的接合。另外，也可以使用含臭氧水、含氧水、含氢水、或纯水等对接合面进行清洗处理。这样进行清洗处理，由此可以使接合面具有亲水性，接合面的OH基可以增大。其结果是，可以使利用氢键的接合更牢固。
此外，在半导体片102和具有绝缘表面的衬底120贴合之后，优选进行热处理或加压处理。通过进行热处理或加压处理可以提高接合强度。当进行热处理时，其温度范围是具有绝缘表面的衬底120的耐热温度以下，且形成在半导体片102中的分离层112的体积不变的温度，优选为室温以上且小于400℃。另外，在加压处理中，向与接合面垂直的方向施加压力，并且顾及具有绝缘表面的衬底120及半导体片102的耐压性而进行该处理。
通过进行热处理，而分离层112或该分离层112附近作为分离面从具有绝缘表面的衬底120分离半导体片102的一部分(参照图1、图2(step31))。从半导体片102分离的半导体层130残留在具有绝缘表面的衬底120上，可以获得SOI衬底(参照图1、图2(step32))。另外，可以获得半导体层130分离的剥离片140(参照图1、图2(step33))。
为了分离半导体片102的一部分的热处理优选在第二绝缘层108的成膜温度以上且具有绝缘表面的衬底120的耐热温度以下的温度下进行。例如，400℃至600℃的范围下进行热处理，因此在分离层112中形成的微小的空洞的体积变化，沿着分离层112分离。第二绝缘层108与具有绝缘表面的衬底120接合，因此具有与半导体片102相同的结晶性的半导体层130残留在具有绝缘表面的衬底120上。另外，从半导体片102分离半导体层130的剥离片140残留。
通过进行上述步骤，可以制造在具有绝缘表面的衬底120上隔着绝缘层(第一绝缘层106及第二绝缘层108)接合有半导体层130的SOI衬底。另外，通过制造SOI衬底，可以获得剥离片140。
通过进行再生处理，再利用剥离片140作为键合衬底的半导体片(参照图1、图2(step41))。
半导体层130分离的面是分离层112的分离面，再利用剥离片140作为键合衬底时存在其表面的平坦性的问题。另外，因在分离层112中的分离及形成分离层112的离子的照射有时会形成结晶缺陷。从而，为了作为键合衬底再利用剥离片140，需要进行平坦化处理等作为再生处理。
作为再生剥离片140的平坦化处理，可以应用抛光处理、蚀刻处理、热处理、照射激光束等。顾及作为键合衬底再利用，优选应用可进行镜面加工的抛光处理。通过进行抛光处理，可以实现平坦化且可以去除形成结晶缺陷的区域。作为抛光处理，可以采用化学机械抛光(CMP；Chemical Mechanical Polishing)法或液体喷射抛光法。
进行再生处理了的剥离片140再利用作为键合衬底的半导体片102(参照图1、图2(step11))。然后，作为键合衬底半导体片102再次经过在图1及图2中示出的(step11)至(step31)，制造SOI衬底(step32)，还可以获得剥离片(step33)。
此外，获得的SOI衬底的半导体层130也具有成为分离面的面的平坦性的问题、分离层112的形成等的结晶缺陷等的问题。例如，当使用SOI衬底制造LSI时，半导体层130用作包括晶体管的沟道形成区域、源区域、及漏区域的激活层。在半导体层130的表面具有凹凸的情况下，其上表面形成薄且良好的绝缘耐压的栅极绝缘层是很困难的。另外，若在半导体层130中形成有结晶缺陷，则发生特性不均匀性等引起质量、可靠性的问题。由此，半导体层130的表面优选进行平坦化且降低结晶缺陷，优选恢复半导体层的特性。例如，通过照射激光束可以进行平坦化且降低结晶缺陷。
在图4A至4C中，示出对SOI衬底具有的半导体层进行平坦化及恢复结晶缺陷的处理的一个例子。图4A示出分离半导体片102的一部分而获得的SOI衬底。换言之，相当于经过图1、图2中的(step31)而获得的SOI衬底。成为分离面一侧的半导体层130的表面形成有凹凸状。另外，虽然在此未图示，但是在半导体层130中形成有结晶缺陷。
对半导体层130照射激光束133(参照图4B)。通过照射激光束133，可以实现使半导体层130平坦化且恢复结晶缺陷、损伤等。注意，激光束133优选从半导体层130一侧照射。另外，照射激光束133的气氛优选采用氧浓度为10ppm以下的氮气氛。这是因为如果在氧气氛下照射激光束，就有可能半导体层表面变粗的缘故。
通过照射激光束133，可以获得具有提高上表面的平坦性的半导体层130的SOI衬底(参照图4C)。以上所获得的SOI衬底恢复半导体层的结晶缺陷，也使该半导体层的表面平坦化。其结果，可以提供或利用质量良好的SOI衬底。
注意，谋求实现半导体层的特性的恢复的处理不局限于照射激光束。既可以采用如下方法：电炉、灯退火炉、或快速热退火(RTA)装置等的热处理；蚀刻；或者CMP等，又可以组合采用上述方法。
例如，在分离半导体片102的一部分而获得SOI衬底之后(参照图4A)，首先进行蚀刻处理而去除半导体层表面的损伤层和残留的分离层之后，可以照射激光束(参照图4B)。此外，使半导体层薄膜化的情况下，照射上述激光束之后，可以再次进行蚀刻处理。另外，蚀刻处理既可以应用干蚀刻或湿蚀刻，又可以组合两者。此外，应用CMP处理代替蚀刻处理，可以使半导体层的薄膜化。
在此，准备键合衬底(step11)及支撑衬底(step12)至分离键合衬底而获得SOI衬底(step32)和剥离片(step33)为工序A。另外，对在工序A中获得的剥离片进行再生处理而作为键合衬底再利用(step41)为工序B。根据本发明的SOI衬底的制造方法通过反复进行工序A可以获得多个SOI衬底和多个剥离片。具体而言，通过进行n次(n是2以上的整数)工序A，可以获得n个SOI衬底和n个剥离片。在此，在进行工序A的同时进行工序B，可以有效地利用剥离片。具体而言，当制造n个SOI衬底时，可以将n个剥离片再利用一次至最大次数为(n-1)次。这样，通过再利用剥离片，不需要准备新的原料片，可以降低成本及资源的消费。优选按顺序进行工序A和工序B的工序为1组而进行n次，因此从一个原料片可以获得n个SOI衬底。在此，从一个原料片产生的剥离片作为键合衬底再利用(n-1)次。换言之，当制造n个SOI衬底时，用于制造(n-1)个SOI衬底的键合衬底可以使用剥离片。只使用一个原料片，因此可以有效地利用原料的半导体片，而可以降低成本。
此外，在会成为律速的形成分离层中，使用簇离子，具体地使用H3 +离子，因此可以提高氢注入效率。其结果，可以缩短节拍时间，可以提高生产率和处理量。
再者，在本实施方式所示，形成各种绝缘层不应用热氧化法的情况下，可以维持剥离片的质量，而可以提供一定的质量的半导体片。其结果，可以高成品率地制造剥离片用作键合衬底的SOI衬底。
注意，剥离片不必再利用作为键合衬底，可以使用其他用途，例如可以用于制造太阳能电池。此外，可以用于试验衬底、假衬底。另外，反复的SOI衬底的制造方法不必完全相同。
此外，可以在具有绝缘表面的衬底120上排列多个半导体片102，来在具有绝缘表面的衬底120上设置多个半导体层130。在此情况下，作为具有绝缘表面的衬底，优选使用大面积的母体玻璃，它成为第6世代(1500mm×1850mm)、第7世代(1870mm×2200mm)、第8世代(2200mm×2400mm)。如此，不依赖于半导体片102的尺寸，可以实现SOI衬底的大面积化，或从一个支撑衬底可以增加制造的SOI衬底数量，由此可以提高生产性。
注意，本实施方式可以与其他实施方式适当地自由组合。
实施方式2
在上述实施方式1中，在(step13)中，说明如下例子：(1)在形成第一绝缘层106之后，从半导体片102的形成有第一绝缘层106的表面一侧照射簇离子110而形成分离层112，在第一绝缘层106上形成第二绝缘层108。在本实施方式2中，说明如下例子：(2)形成第一绝缘层106，在该第一绝缘层106上形成第二绝缘层108之后，从半导体片102的层叠形成第一绝缘层106及第二绝缘层108的表面一侧照射簇离子110而形成分离层112的例子；及(3)在半导体片102的一表面上形成保护层103，对该保护层103照射簇离子110而形成分离层112之后，去除保护层103，在半导体片102的保护层103形成而去除的表面一侧层叠形成第一绝缘层106及第二绝缘层108。注意，分离层112、第一绝缘层106及第二绝缘层108的形成顺序以外的材料、制造方法等依照上述实施方式1，因此省略说明。
首先，将参照图5A至5C说明上述(2)的例子。在半导体片102上形成第一绝缘层106(参照图5A)。其次，在第一绝缘层106上形成第二绝缘层108(参照图5B)。注意，第一绝缘层106及第二绝缘层108的材料及形成方法等依照上述实施方式1。
对半导体片102的形成有第一绝缘层106及第二绝缘层108的表面一侧照射簇离子110，在半导体片102中形成分离层112(参照图5C)。
分离层112的形成方法也依照上述实施方式1。此外，在图5A至图5C中，将簇离子110照射到第二绝缘层108，穿过该第二绝缘层108及第一绝缘层106，以使氢注入到半导体片102。从而，当照射簇离子110时，与在上述实施方式1中说明的图3A至3C的形成方法相比，加速电压、剂量、或簇离子110的照射角度需要是顾及穿过第二绝缘层108的。
在形成分离层112之后，根据图1、图2(step21)以后的步骤制造SOI衬底，可以再利用制造SOI衬底而获得的剥离片。当然，依照实施方式1来进行剥离片的再生处理、SOI衬底的半导体层的恢复处理等即可。
其次，将参照图6A至6C说明上述(3)的例子。在半导体片102的一表面侧形成保护层103，对该保护层103照射簇离子110，在半导体片102中形成分离层112(参照图6A)。
保护层103通过对半导体片进行氧化处理来形成薄膜。具体而言，将由氧化性的药剂形成的化学氧化物、通过氧基处理形成的氧化膜作为保护层103形成。
分离层112的形成方法与(2)同样依照上述实施方式1。此外，在图6A至6C中，对保护层103照射簇离子110，穿过该保护层103，以使氢注入到半导体片102。另外，保护层103的膜厚度比第一绝缘层106非常薄。因此，当照射簇离子110时，与在上述实施方式1中说明的图3A至3C的形成方法相比，加速电压、剂量、或簇离子110的照射角度需要是顾及穿过的保护层很薄的。
其次，在去除保护层103之后，在照射簇离子110一侧的半导体片102上形成第一绝缘层106(参照图6B)。然后，在第一绝缘层106上形成第二绝缘层108(参照图6C)。
依照上述实施方式1的材料及形成方法形成第一绝缘层106及第二绝缘层108，但是由于在半导体片102中已经形成有分离层112，所以采用不从该分离层112发生脱气及分离的成膜温度而形成。因此，不优选应用高温处理的热氧化法等，而优选应用CVD法、溅射法等。
在形成第二绝缘层108之后，根据图1、图2(step21)以后的步骤制造SOI衬底，可以再利用制造SOI衬底而获得的剥离片。当然，依照实施方式1来进行剥离片的再生处理、SOI衬底的半导体层的恢复处理等。
注意，本实施方式可以与其他实施方式适当地自由组合。
实施方式3
在本实施方式中，将说明上述实施方式1、2中氢注入到半导体片时的浓度分布。
进行使用离子掺杂装置对半导体片(结晶取向是(100)的硅片)照射H3 +离子或H+离子的试验。根据其二次离子质量(SIMS)分析的结果数据，设定氢注入的模型，计算出在深度方向上的氢的数量。以模型的尺寸为(X轴，Y轴，Z轴)＝(800nm，800nm，1200nm)来计算。注意，X轴及Y轴对应于半导体片平面，Z轴对应于深度方向。另外，在实验中使用的离子掺杂装置为了将氢注入分布均匀化而旋转薄片。
在从设置有膜厚100nm的绝缘层14的面一侧，通过离子掺杂法对半导体片12照射H3 +离子或H+离子的情况下的对深度方向的氢原子的数量用蒙特卡罗法计算。在此，H3 +离子以加速电压为50keV、H+离子以加速电压为16.7keV来进行计算。此外，绝缘层14为非晶结构的氧化硅层。
在图17A和17B中示出氢注入的模型图。在图18中示出根据每个模型图计算出来的对深度方向的氢浓度分布的图表。此外，在图18中示出的图表是横轴表示从包含100nm的绝缘层14(氧化硅层)的半导体片表面的深度方向(Depth(nm))，纵轴表示氢浓度(atoms/cm3)。
在图17A中示出通过50keV的加速电压加速的H3 +离子在半导体片12表面，即，在绝缘层14表面分离而成为三个H+离子的第一模型图。
当H3 +离子照射到半导体片时，可以认为与表面附近的原子(在此情况下，构成绝缘层14及半导体片12的硅原子、氢原子)冲突。H3 +离子的氢原子彼此的键合能量与通过50keV的加速电压加速的离子的动能相比极小。因此，可以认为几乎所有H3 +离子冲突到半导体片或其上层形成的绝缘层表面的步骤中，作为H原子、H+离子分离成三个。此外，H3 +离子分离成三个，因此在第一模型图中一个H原子或H+离子具有的动能可以估计相当于利用电压加速而获得的H3 +离子的动能的大致三分之一。换言之，利用任意的XkeV的加速电压加速H3 +离子而照射的情况下，与此相同的效果可以估计利用X/3keV的加速电压加速三个H+离子并照射来获得。
在图17B中示出H+离子就照原样注入到半导体片102中的第二模型图。
图18示出的图表中的曲线(A)示出根据第一模型图通过50keV的加速电压、3×1016ions/cm2的剂量计算出来的对深度方向的氢浓度分布。从曲线(A)可以知道氢浓度的高峰位置在300nm附近，其浓度为大致6×1022atoms/cm3。
此外，图18示出的图表中的曲线(B)示出根据第二模型图通过16.7keV的加速电压、3×1016ions/cm2的剂量计算出来的对深度方向的氢浓度。从曲线(B)可以知道氢浓度的高峰位置在300nm附近，其浓度为大致2×1022atoms/cm3。
从图18可以知道，顾及氢注入到所需的深度的领域中的加速电压的情况下，使用H3 +离子与使用H+离子相比可以增大加速电压。加速电压越小剂量率越低，节拍时间恶化。因此，使用H3 +离子可以提高加速电压，并可以缩短形成分离层的节拍时间。
注意，勿须置言，在图18中示出50keV的加速电压的计算结果，通过调节加速电压可以调节氢浓度的高峰位置。此外，示出绝缘层14为膜厚度为100nm的氧化硅层而计算的结果，勿须置言，通过调节膜厚度可以调节半导体片内的分离层的位置。
实施方式4
在本实施方式中，将参照图7说明与上述实施方式不相同的SOI衬底的制造方法的一个例子。
准备键合衬底的半导体片402和支撑衬底的具有绝缘表面的衬底420(参照图7(step711)(step712))。
半导体片402依照上述实施方式1的半导体片102的说明。同样地，具有绝缘表面的衬底420依照具有绝缘表面的衬底120。在此，作为半导体片402使用硅片，作为具有绝缘表面的衬底420使用玻璃衬底。
在本实施方式中，在支撑衬底的具有绝缘表面的衬底420上形成第一绝缘层422及第二绝缘层424(参照图7(step713))。
第一绝缘层422通过使用CVD法、溅射法、或ALE法形成。此外，可以为单层结构或叠层结构，至少一层形成包含氮的绝缘层。作为包含氮的绝缘层，形成氮化硅层、氮氧化硅层、氧氮化硅层等，优选用作阻挡金属杂质的阻挡层，该金属杂质包含在具有绝缘表面的衬底420中。例如，作为第一绝缘层422，从具有绝缘表面的衬底420一侧可以将氧氮化硅层和氮化硅层形成为叠层结构。
第二绝缘层424可以为单层结构或叠层结构，但是半导体片402的接合面上形成具有平滑性并可形成亲水性表面的层。具体而言，可以应用如下层：通过使用CVD法作为原料气体使用有机硅烷形成的氧化硅层、通过使用CVD法作为原料气体使用无机硅烷形成的氧化硅层、氧氮化硅层等。
此外，在离键合衬底的半导体片402的一表面有预定的深度的领域中形成分离层412(图7(step714))。在此，在半导体片402的一表面上形成用作保护层的第三绝缘层404之后，簇离子410照射到半导体片402的形成有第三绝缘层404的一表面侧。换言之，穿过第三绝缘层404，氢注入到半导体片402。
第三绝缘层404使用选自氧化硅、氮化硅、氮氧化硅、氧氮化硅等中的一种或多种材料而形成。另外，第三绝缘层404可以为单层结构或叠层结构，优选应用热氧化法以外的方法(例如，CVD法、溅射法、ALE法、或臭氧处理或者等离子体处理的氧化处理)而形成。第三绝缘层404的膜厚度优选为10nm至200nm左右。通过设置第三绝缘层404，可以防止由于照射簇离子410导致的半导体片402的表面(之后半导体层的表面)粗糙。
使用离子掺杂装置将簇离子410，具体而言，将H3 +离子照射到半导体片402的一表面侧而形成分离层412。将H3 +离子积极地使用而照射，因此与照射H+离子相比可以提高氢的注入效率。从而，缩短形成分离层412的节拍时间，可以提高生产率。注意，形成分离层412的详细地说明依照在上述实施方式1的形成分离层112的说明，在此省略。此外，形成分离层412之后，既可以去除用作保护层的第三绝缘层404，又可以留下。
半导体片402的一表面和具有绝缘表面的衬底420的一表面层叠而贴合(参照图7(step721))。在此，在半导体片402上形成的第三绝缘层404和在具有绝缘表面的衬底420上形成的第二绝缘层424为接合面而贴合。此外，在进行贴合之前，接合面充分洁净。然后，通过将在半导体片402的一表面上形成的第三绝缘层404与在具有绝缘表面的衬底420上形成的第二绝缘层424紧密接触，实现接合。与上述实施方式1同样，关于接合，在初步步骤中认为是范德华力在起作用，通过压接在形成有第三绝缘层404的半导体片402和形成有第二绝缘层424的具有绝缘表面的衬底420，可以实现利用氢键的牢固接合。
此外，接合面的第三绝缘层404及第二绝缘层424的一方或双方上照射原子束或离子束，或者进行等离子体处理或自由基处理，因此可以使接合面活化。通过进行这种表面处理，400℃以下的温度下也可以容易实现异种材料之间的接合。另外，也可以使用含臭氧水、含氧水、含氢水、或纯水等对接合面进行清洗处理。这样进行清洗处理，由此可以使接合面具有亲水性，接合面的OH基可以增大。其结果是，可以使利用氢键的接合更牢固。
此外，在半导体片402和具有绝缘表面的衬底420贴合之后，优选进行热处理或加压处理而提高接合强度。此外，当进行热处理时，顾及具有绝缘表面的衬底420的耐热性，且进行分离层412的体积不变的温度下的处理。
通过进行热处理，分离层412作为分离面，而从具有绝缘表面的衬底420分离半导体片402的一部分(参照图7(step731))。从半导体片402分离的半导体层430残留在具有绝缘表面的衬底420上，可以获得SOI衬底(参照图7(step732))。另外，可以获得半导体层430分离的剥离片440(参照图7(step733))。
分离半导体片402的一部分的详细地说明依照在上述实施方式1的分离层112作为分离面的分离半导体片102的说明，在此省略。此外，热处理的温度优选为具有绝缘表面的衬底420的耐热温度以下且在该具有绝缘表面的衬底420上形成的第二绝缘层424的成膜温度以上。例如，400℃至600℃的范围下进行热处理，因此在分离层412中形成的微小的空洞的体积变化，沿着分离层412分离。半导体片402和具有绝缘表面的衬底420通过第一绝缘层422、第二绝缘层424、及第三绝缘层404贴合，因此具有与半导体片402相同的结晶性的半导体层430残留在具有绝缘表面的衬底420上。通过进行上述步骤，制造在具有绝缘表面的420上中间夹着绝缘层的半导体层430接合的SOI衬底。另外，获得的SOI衬底优选适当地进行半导体层430的恢复结晶缺陷、平坦性的处理。作为具体的半导体层430的恢复处理，依照上述实施方式1的图4A至4C的说明。
此外，从半导体片402分离半导体层430，可以获得该半导体层430分离的半导体片402的剥离片440。在对剥离片440进行再生处理之后，再利用作为键合衬底的半导体片(参照图7(step741))。另外，作为剥离片440的再生处理，优选进行CMP法或液体喷射抛光法等的抛光处理。
然后，进行再生处理的剥离片440再利用作为键合衬底的半导体片402，再次经过在图7中示出的(step711)至(step731)，制造SOI衬底(step732)，因此通过制造该SOI衬底可以获得剥离片(step733)。
通过进行上述步骤，从半导体片的一个原料片可以获得最多n个SOI衬底和n个剥离片。在此，在n个剥离片中最多(n-1)个剥离片可以再利用作为键合衬底。因此，可以有效地利用原料的半导体片的资源，还可以降低制造SOI衬底的成本。另外，在会成为律速的形成分离层中，使用簇离子，具体地使用H3 +离子，因此可以提高氢注入效率，并且可以缩短节拍时间。其结果，可以提高生产率和处理量。
此外，在本实施方式所示，形成各种绝缘层不应用热氧化法的情况下，可以维持剥离片的质量，而可以提供一定的质量的半导体片。其结果，再利用剥离片也可以高成品率地制造SOI衬底。
注意，所有剥离片不必都再利用作为键合衬底，可以用于其他用途。另外，反复的SOI衬底的制造方法不必完全相同。
注意，本实施方式可以与其他实施方式适当地自由组合。
实施方式5
在本实施方式中，将参照图19说明与上述实施方式不同的SOI衬底的制造方法的一个例子。
准备键合衬底的半导体片4002和支撑衬底的具有绝缘表面的衬底4020(参照图19(step411)、(step412))。
半导体片4002依照上述实施方式1的半导体片102的说明，在此使用硅片作为半导体片4002。具有绝缘表面的衬底4020依照具有绝缘表面的衬底120的说明，在此使用玻璃衬底作为具有绝缘表面的衬底4020。
通过热氧化法在半导体片4002的表面上形成氧化层4006。此外，在离半导体片4002的一表面有预定的深度的领域中形成分离层4012(参照图19(step412))。
通过在本实施方式中采用的热氧化法，添加有氯(Cl)为代表的卤素的氧化性气氛下，通过对半导体片4002进行热氧化处理形成氧化层4006。氧化层4006成为包含卤原子的薄膜。优选地，包含氯化氢的氧化性气氛下，对半导体片4002进行热氧化处理，形成包含氯原子的氧化层4006。
例如，添加有氯的氧化性气氛下，通过对半导体片4002进行热氧化处理，形成被氯氧化的氧化层4006。氧化层4006包含氯。在氧化层4006中含有的氯原子使氧化层4006形成应变。其结果，氧化层4006表面有水分的情况下，可以将该表面有的水分迅速吸收在氧化层4006中而扩散。
如上所述，半导体片的氧化性气氛下的热氧化处理是高温处理，这导致发生位错滑移。然而，应用热氧化处理的情况下，通过添加有卤素(代表的是氯)氧化性气氛下对半导体片4002进行热氧化处理，可以实现过程温度的低温化，并可以抑制位错滑移的发生。这是如下缘故：在通常的热氧化处理中，能够抑制位错滑移的发生的低温过程温度下进行处理，这导致氧化生长速度降低，氧化时间延长而节拍时间不是实现性的。针对于此，通过添加有卤素的氧化性气氛下的热氧化处理，降低过程温度也可以充分维持氧化生长速度。换言之，通过添加有卤素的氧化性气氛下的热氧化处理，可以不会降低生产率地维持反复再利用的薄片的质量。
作为上述热氧化处理的例子，在相对于氧包含0.25体积％至5体积％(优选为3体积％)反-1，2-二氯乙烯(DCE)的氧化性气氛下，以700℃至1150℃，优选以800℃至1050℃的温度进行。处理时间为0.1小时至6小时，优选为0.5小时至3小时。形成的氧化层4006的膜厚度为10nm至1000nm(优选为50nm至300nm)，例如该氧化层4006的厚度为100nm。由于反-1，2-二氯乙烯的热分解温度低，所以可以热氧化处理的温度为低温而进行。从而，可以实现热氧化处理的低温化，因此可以抑制发生位错滑移，当反复再利用从半导体片分离的剥离片时，可以维持从剥离片再生的半导体片的质量。此外，代替反-1，2-二氯乙烯，可以将顺-1，2-二氯乙烯、1，1-二氯乙烯、或这些两种以上的气体的混合气体添加在进行热氧化处理的氧化性气氛下。
此外，作为上述热氧化处理的其它例子，可以举出如下：在相对于氧包含0.5体积％至10体积％(优选为2体积％)氯化氢(HCl)的氧化性气氛下，以700℃至1150℃，优选以800℃至1050℃的温度下进行的HCl氧化(盐酸氧化)。处理时间为0.1小时至6小时，优选为0.5小时至3小时。形成的氧化层4006的膜厚度为10nm至1000nm(优选为50nm至300nm)，例如该氧化层4006的厚度为100nm。
在本实施方式中，控制气氛而进行热氧化处理，以便使氧化层4006中含有的氯原子的浓度为1×1017atoms/cm3至1×1021atoms/cm3。
此外，如本实施方式那样，通过氧化层4006含有卤原子(代表的是氯原子)，可以俘获外来的杂质的重金属(例如铁、铬、镍、或钼等)来防止半导体片4002被污染。
通过添加有卤素的氧化性气氛下的热氧化处理如HCl氧化等，形成膜中包含氯原子等的卤原子的氧化层4006，因此可以对给半导体片4002带来负面影响的杂质(例如，钠等的可动性高的金属杂质)进行吸杂。这是因为由于形成氧化层4006之后进行的热处理，包含在半导体片4002的杂质析出到氧化层4006中，并且与卤素(例如氯)产生反应而被俘获。这样，使氧化层4006俘获杂质，因此可以减少半导体片4002的污染。此外，氧化层4006在与作为具有绝缘表面的衬底4020的玻璃衬底贴合的情况下，用作使包含在玻璃衬底的Na等的杂质中和的膜。
这样，形成包含有卤原子的氧化层4006，对半导体片的清洗不充分、再利用剥离片作为半导体片时去除污染很有效。
此外，通过热氧化处理时的气体含有氢，修补半导体片4002和氧化层4006的界面的缺陷，可以有降低界面的定域能级密度的效果。因此，氧化层4006中优选包含1×1018atoms/cm3以上的氢原子。
此外，作为包含在氧化层4006中的卤原子不局限于氯原子。另外，可以形成包含有氟原子作为卤原子的氧化层4006。例如，为了对半导体片4002的表面进行氟氧化，在HF溶液中浸没半导体片4002之后，氧化性气氛下进行热氧化处理即可，或者添加有NF3的氧化性气氛下进行热氧化处理即可。
在半导体片4002中形成分离层4012。分离层4012的形成方法依照上述实施方式1的分离层112的说明。此外，作为簇离子积极地使用H3 +离子，因此可以提高构成簇离子的元素(代表的是氢)的注入效率，可以缩短形成分离层4012的节拍时间。另外，在此，通过热氧化处理形成氧化层4006，因此在形成氧化层4006之后形成分离层4012。从而，构成簇离子的元素穿过氧化层4006而注入到半导体片4002。
半导体片4002的一表面和具有绝缘表面的衬底4020的一表面重叠而贴合(参照图19(step421))。在此，将形成在半导体片4002上的氧化层4006和具有绝缘表面的衬底4020作为接合面贴合。具体而言，与上述实施方式1同样进行即可。
通过进行热处理，从具有绝缘表面的衬底4020，将分离层4012作为分离面分离半导体片4002的一部分(参照图19(step431))。从半导体片4002分离的半导体层4030残留在具有绝缘表面的衬底4020上，可以获得SOI衬底(参照图19(step432))。另外，可以获得半导体层4030分离的剥离片4040(参照图19(step433))。
分离半导体片4002的一部分的详细说明依照上述实施方式1的分离层112作为分离面的半导体片102的分离的说明。获得的SOI衬底可以适当地进行在其它实施方式所示那样的半导体层4030的结晶缺陷、平坦性的恢复处理。
此外，对从半导体片4002分离半导体层4030而获得的剥离片4040进行再生处理之后，可以再利用作为键合衬底的半导体片(图19(step441))。
如本实施方式那样，通过热氧化处理，在半导体片4002的表面形成氧化层4006的情况下，氧化层4006等容易残留在剥离片4040的端部，该剥离片4040的端部容易成为凸状。因此，作为剥离片4040的再生处理，优选与可去除氧化层4006的蚀刻处理等组合而进行。
再生处理了的剥离片4040再利用作为键合衬底的半导体片4002，再次经过在图19中示出的(step411)至(step431)，制造SOI衬底(step432)，通过制造该SOI衬底可以获得剥离片(step433)。
通过进行上述步骤，从半导体片的一个原料片可以获得最多n个SOI衬底和n个剥离片。在此，在n个剥离片中最多(n-1)个剥离片可以再利用作为键合衬底。因此，可以有效地利用原料的半导体片的资源。
此外，添加有卤素的氧化性气氛下进行热氧化处理，因此可以实现过程温度的低温化，抑制因反复利用薄片发生的位错滑移，可以减少半导体片的污染。此外，通过热氧化处理，可以形成致密且膜质量好的接合层，还可以提高界面的特性。
注意，剥离片不必都再利用作为键合衬底，可以用于其他用途。另外，反复的SOI衬底的制造方法不必完全相同。
此外，在本实施方式中说明如下例子：通过添加有卤素的氧化性气氛下进行热氧化法而形成在半导体片4002表面上的氧化层4006和具有绝缘表面的衬底4020贴合。但是本发明没有特别的限制。
例如，通过在具有绝缘表面的衬底4020上形成绝缘层，可以使形成在该具有绝缘表面的衬底4020上的绝缘层和在半导体片4002上形成的氧化层4006作为接合层而贴合。
注意，本实施方式可以与其他实施方式适当地自由组合。
实施方式6
在本实施方式中，将参照图20说明与上述实施方式不同的SOI衬底的制造方法的一个例子。
准备键合衬底的半导体片2002和支撑衬底的具有绝缘表面的衬底2020(参照图20(step211)、(step212))。
半导体片2002依照上述实施方式1的半导体片102的说明。同样地，具有绝缘表面的衬底2020依照具有绝缘表面的衬底120。在此，使用硅片作为半导体片2002，使用玻璃衬底作为具有绝缘表面的衬底2020。
在半导体片2002上第一绝缘层2006及包含氮的第二绝缘层2008层叠而形成。此外，在离半导体片2002的一表面有预定的深度的领域中形成分离层2012(参照图20(step213))。
通过使用CVD法、溅射法、或ALE法，作为第一绝缘层2006形成氧化硅层或氧氮化硅层。或者，在上述实施方式5所示，通过添加有卤素的氧化性气氛下进行热氧化处理，可以形成第一绝缘层2006。
作为包含氮的第二绝缘层2008，形成氮化硅层或氮氧化硅层。在本实施方式中，包含氮的第二绝缘层2008既成为与具有绝缘表面的衬底2020贴合时的接合面，又成为接合层。此外，当包含氮的第二绝缘层2008与具有绝缘表面的衬底的玻璃衬底贴合时，具有防止钠等的可动性高的金属杂质扩散到半导体层一侧的效果。
此外，为了形成包含氮的第二绝缘层2008作为接合层，形成其表面的平坦性良好的绝缘膜。另外，对与具有绝缘表面的衬底2020接合氢键有很大的影响，因此优选形成包含氮的第二绝缘层2008，以便包含氢。
例如，包含氮的第二绝缘层2008可以应用通过使用等离子体CVD法形成的氮化硅层或氮氧化硅层。在此，作为原料气体，优选使用硅烷气体、氨气体及氢气体而进行成膜。通过使用氨气体及氢气体，可以形成膜中包含氢且包含氮的第二绝缘层2008。通过膜中包含氢，当与具有绝缘表面的衬底一侧贴合时，可以更强固地接合。
此外，在半导体片2002中形成分离层2012。分离层2012的形成方法依照上述实施方式1的分离层112的说明。另外，作为簇离子将H3 +离子积极地使用，因此可以提高构成簇离子的元素(代表的是氢)的注入效率，并可以缩短形成分离层2012的节拍时间。形成分离层2012的顺序没有特别的限制，既可以形成第一绝缘层2006，然后在半导体片2002中形成分离层2012之后形成包含氮的第二绝缘层2008，又可以形成第一绝缘层2006，形成包含氮的第二绝缘层2008之后在半导体片2002中形成分离层2012。此外，可以在半导体片2002中形成分离层2012之后，层叠形成第一绝缘层2006、包含氮的第二绝缘层2008。
半导体片2002的一表面和具有绝缘表面的衬底2020的一表面重叠而接合(参照图20(step221))。在此，形成在半导体片2002上的包含氮的第二绝缘层2008和具有绝缘表面的衬底2020作为接合面并贴合。具体而言，与上述实施方式1同样地进行。
通过进行热处理，从具有绝缘表面的衬底2020以分离层2012作为分离面分离半导体片2002(参照图20(step231))。从半导体片2002分离的半导体层2030残留在具有绝缘表面的衬底2020上，可以获得SOI衬底(参照图20(step232))。此外，可以获得半导体层2030分离的剥离片2040(参照图20(step233))。
分离半导体片2002的一部分的详细地说明依照上述实施方式1的分离层112作为分离面的分离半导体片102的说明。获得的SOI衬底可以适当的进行如其他实施方式所示的半导体层2030的结晶缺陷或平坦性的恢复处理。
此外，对从半导体片2002分离半导体层2030而获得的剥离片2040进行再生处理之后，作为键合衬底的半导体片可以再利用(图20(step241))。进行再生处理了的剥离片2040作为键合衬底的半导体片2002再利用，再次经过在图20中示出的(step211)至(step231)，制造SOI衬底(step232)，通过制造该SOI衬底可以获得剥离片(step233)。
通过进行上述步骤，从半导体片的一个原料片可以获得最多n个SOI衬底和n个剥离片。在此，在n个剥离片中最多(n-1)个剥离片可以再利用作为键合衬底。因此，可以有效地利用原料的半导体片的资源。
此外，形成包含氮的绝缘层作为接合层，因此可以防止包含在具有绝缘表面的衬底的金属杂质扩散到半导体层一侧。另外，与接合层为氧化硅层或氮化硅层，再者形成包含氮的绝缘层相比，可以减少层叠的层，并可以实现工序简化。
注意，剥离片不必都再利用作为键合衬底，可以用于其他用途。另外，反复的SOI衬底的制造方法不必完全相同。
此外，在本实施方式中示出形成在半导体片一侧的包含氮的绝缘层和具有绝缘表面的衬底作为接合面而贴合的例子，但是本发明没有特别的限制。
例如，可以在具有绝缘表面的衬底2020上形成绝缘层，以使形成在该具有绝缘表面的衬底2020一侧的绝缘层和形成在半导体片一侧的包含氮的第二绝缘层2008作为接合层而贴合。
此外，可以在半导体片2002一侧只形成分离层2012，在具有绝缘表面的衬底2020一侧层叠形成与第一绝缘层2006同质的绝缘层和与包含氮的第二绝缘层2008同质的包含氮的绝缘层，以贴合半导体片2002和形成在具有绝缘表面的衬底2020一侧的包含氮的绝缘层。
此外，可以在半导体片2002一侧形成第一绝缘层2006及分离层2012，在具有绝缘表面的衬底2020一侧形成与包含氮的第二绝缘层2008同质的包含氮的绝缘层，以贴合形成在半导体片2002一侧的第一绝缘层2006和形成在具有绝缘表面的衬底2020一侧的包含氮的绝缘层。
如上述的制造方法的情况下，形成包含氮的绝缘层作为接合层，具有阻挡金属杂质的效果，可以实现工序简化。
注意，本实施方式可以与其他实施方式适当地自由组合。
实施方式7
在本实施方式中，将参照图21说明与上述实施方式不同的SOI衬底的制造方法的一个例子。
准备键合衬底的半导体片5002和支撑衬底的具有绝缘表面的衬底5020(参照图21(step511)、(step512))。
通过热氧化法在半导体片5002的表面上形成氧化层5006。此外，在离半导体片5002的一表面有预定的深度的领域中形成分离层5012(参照图21(step513))。
图21(step511)至(step513)的具体的结构及制造方法依照上述实施方式5的图19(step411)至(step413)。
在具有绝缘表面的衬底5020上形成包含氮的绝缘层5022(参照图21(step514))。
包含氮的绝缘层5022依照上述实施方式6的包含氮的第二绝缘层2008的说明，优选通过使用等离子体CVD法形成氮化硅层或氮氧化硅层。
半导体片5002的一表面侧和具有绝缘表面的衬底5020的一表面侧重叠而贴合(参照图21(step521))。在此，形成在半导体片5002表面上的氧化层5006和形成在具有绝缘表面的衬底5020上的包含氮的绝缘层5022作为接合层而贴合。具体而言，与上述实施方式1同样地进行。
通过进行热处理，从具有绝缘表面的衬底5020以分离层5012作为分离面分离半导体片5002(参照图21(step531))。从半导体片5002分离的半导体层5030残留在具有绝缘表面的衬底5020上，可以获得SOI衬底(参照图21(step532))。此外，可以获得半导体层5030分离的剥离片5040(参照图21(step533))。
分离半导体片5002的一部分的详细地说明依照上述实施方式1的分离层112作为分离面的分离半导体片102的说明。获得的SOI衬底可以适当的进行如其他实施方式所示的半导体层5030的结晶缺陷或平坦性的恢复处理。
此外，对从半导体片5002分离半导体层5030而获得的剥离片5040进行再生处理之后，作为键合衬底的半导体片可以再利用(图21(step541))。再生处理了的剥离片5040作为键合衬底的半导体片5002再利用，再次经过在图21中示出的(step511)至(step531)，制造SOI衬底(step532)，通过制造该SOI衬底可以获得剥离片(step533)。
通过进行上述步骤，从半导体片的一个原料片可以获得最多n个SOI衬底和n个剥离片。在此，在n个剥离片中最多(n-1)个剥离片作为键合衬底再利用。因此，可以有效地利用原料的半导体片的资源。
此外，添加有卤素的氧化性气氛下进行热氧化处理，因此可以实现过程温度的低温化，抑制因反复利用薄片发生的位错滑移，可以减少半导体片的污染。此外，形成包含氮的绝缘层作为接合层，因此可以防止包含在具有绝缘表面的衬底中的金属杂质扩散到半导体层一侧。
注意，剥离片不必都再利用作为键合衬底，可以用于其他用途。另外，反复的SOI衬底的制造方法不必完全相同。
注意，本实施方式可以与其他实施方式适当地自由组合。
实施方式8
在本实施方式中，将参照图22说明与上述实施方式不同的SOI衬底的制造方法的一个例子。
准备键合衬底的半导体片3002和支撑衬底的具有绝缘表面的衬底3020(参照图22(step311)、(step312))。
半导体片3002依照上述实施方式1的半导体片102的说明。在此，使用硅片作为半导体片3002。
在半导体片3002上形成第一绝缘层3006。此外，在离半导体片3002的一表面有预定的深度的领域中形成分离层3012(参照图22(step313))。
通过使用CVD法、溅射法、或ALE法等，第一绝缘层3006以单层结构或叠层结构形成氧化硅层、氧氮化硅层、氮化硅层、或氮氧化硅层。此外，在上述实施方式5所示，通过添加有卤素的氧化性气氛下进行热氧化处理，可以形成第一绝缘层3006。
在半导体片3002中形成分离层3012。分离层3012的形成方法依照上述实施方式1的分离层112的说明。此外，作为簇离子积极地使用H3 +离子，因此可以提高构成簇离子的元素(代表的是氢)的注入效率，可以缩短形成分离层3012的节拍时间。形成分离层3012的顺序没有特别的限制，既可以形成第一绝缘层3006之后形成分离层3012，又可以首先形成分离层3012之后形成第一绝缘层3006。
通过等离子体处理对具有绝缘表面的衬底3020的表面进行平坦化处理之后，在具有绝缘表面的衬底3020上形成Si类绝缘层以外的第二绝缘层3022(参照图22(step314))。
作为等离子体处理的一个例子，在真空状态的处理室内引入惰性气体(例如Ar气体)及/或反应气体(例如O2气体、N2气体)，对被处理面(在此，具有绝缘表面的衬底3020)施加偏压而等离子体状态下进行。在等离子体中有电子和Ar的阳离子，Ar的阳离子向阴极方向(具有绝缘表面的衬底3020一侧)加速。加速了的Ar的阳离子碰撞到具有绝缘表面的衬底3020的表面，因此具有绝缘表面的衬底3020的表面被溅射蚀刻。在此，具有绝缘表面的衬底3020表面的凸部优先被溅射蚀刻，而可以提高该具有绝缘表面的衬底3020表面的平坦性。当引入反应气体时，可以修补因具有绝缘表面的衬底3020表面被溅射蚀刻发生的缺陷。
通过等离子体处理进行平坦化处理，因此可以降低具有绝缘表面的衬底3020的平均粗糙度(高低差)。通过进行这种平坦化处理，可以进行具有绝缘表面的衬底3020的平坦化处理，并可以提高与半导体片3002的密接性。
第二绝缘层3022可以采用包含选自铝、镁、锶、钛、钽、锆、钇中的一种或多种元素的氧化层或氮化层。例如，在具有绝缘表面的衬底3020上形成以氧化铝为主要成分的氧化层作为第二绝缘层3022。以氧化铝为主要成分的氧化层指的是当包含在该氧化层中的成分的总计为100重量％时，包含10重量％以上的氧化铝的。另外，作为第二绝缘层3022，可以采用以氧化铝为主要成分，并包含氧化镁和氧化锶中的一方或双方的膜。此外，可以采用包含氮的氧化铝作为第二绝缘层3022。
通过溅射法可以形成第二绝缘层3022。作为用于溅射法的靶子的材料，例如可以使用包含铝的金属或氧化铝等的金属氧化物。此外，作为靶子的材料，除了铝以外，可以使用镁、包含铝和镁的合金、包含铝和锶的合金、包含铝和镁和锶的合金。另外，作为靶子使用金属氧化物的情况下，除了氧化铝以外，可以使用氧化镁、氧化锶、包含铝和镁的氧化物、包含铝和锶的氧化物、包含铝和镁和锶的氧化物。注意，根据所需的第二绝缘层3022适当地选择靶子的材料。
此外，上述所示的平坦化处理和通过溅射法形成第二绝缘层3022优选连续进行而不暴露于大气。通过连续进行，可以提高产生率。另外，通过等离子体处理对具有绝缘表面的衬底3020的表面进行平坦化之后，具有绝缘表面的衬底3020的表面活化，而容易附着有机物等的杂质，但是连续形成第二绝缘层3022，因此可以减少附着于具有绝缘表面的衬底3020上的杂质。
在具有绝缘表面的衬底3020上设置有以氧化铝为主要成分的氧化层，因此可以防止包含在具有绝缘表面的衬底3020中的可动离子或水分等的杂质扩散到之后在该具有绝缘表面的衬底3020上形成的半导体层。
半导体片3002的一表面和具有绝缘表面的衬底3020的一表面重叠而贴合(参照图22(step321))。在此，中间夹着形成在半导体片3002上的第一绝缘层3006和形成在具有绝缘表面的衬底3020上的第二绝缘层3022而重叠。从而，形成在半导体片3002上的第一绝缘层3006和形成在具有绝缘表面的衬底3020上的第二绝缘层3022形成接合面而成为接合层。
通过进行热处理，从与具有绝缘表面的衬底3020贴合的半导体片3002，以分离层3012作为分离面而分离半导体片3002的一部分(参照图22(step331))。从半导体片3002分离的半导体层3030残留在具有绝缘表面的衬底3020上，可以获得SOI衬底(参照图22(step332))。另外，可以获得半导体层3030分离的剥离片3040(参照图22(step333))。
分离半导体片3002的详细地说明依照上述实施方式1的分离层112作为分离面的半导体片102的分离的说明。
在对剥离片3040进行再生处理之后，再利用作为键合衬底的半导体片3002(参照图22(step341))。将进行再生处理了的剥离片3040作为半导体片3002再利用，再次经过在图22中示出的(step311)至(step331)，制造SOI衬底(step332)，通过制造该SOI衬底可以获得剥离片(step333)。反复进行上述(step311)至(step341)，从一个原料片可以获得最多n个SOI衬底和n个剥离片。在此，在n个剥离片中最多(n-1)个剥离片再利用作为键合衬底。因此，可以有效地利用原料的半导体片的资源。
此外，如上述那样，作为形成接合面的接合层，在对具有绝缘表面的衬底进行等离子体处理之后形成Si类以外的绝缘层，代表地形成氧化铝层等，因此可以提高半导体层的紧密性。从而，可以高成品率地制造SOI衬底。
注意，剥离片不必都再利用作为键合衬底，可以用于其他用途。另外，反复的SOI衬底的制造方法不必完全相同。
注意，本实施方式可以与其他实施方式适当地自由组合。
实施方式9
在本实施方式中，将参照图8A至8D及图9A和9B说明使用上述实施方式所示的SOI衬底制造半导体装置的一个例子。
准备SOI衬底(参照图8A)。在本实施方式中使用在图1(step32)中获得的SOI衬底进行说明。换言之，示出应用如下结构的SOI衬底的例子：在具有绝缘表面的衬底120上隔着按顺序层叠了的第二绝缘层108和第一绝缘层106接合有半导体层130。注意，应用的SOI衬底的结构没有特别的限制，可以应用在本说明书中说明的其他结构的SOI衬底。此外，由于在图8A中使用的SOI衬底的说明依照上述实施方式，所以在此简化地说明。
作为具有绝缘表面的衬底120，使用各种玻璃衬底、石英衬底、晶体玻璃衬底、或蓝宝石衬底等。
第二绝缘层108可以采用单层结构或叠层结构，在与具有绝缘表面的衬底120接触的一侧上形成具有平滑性并能够形成亲水性表面的层。例如，该层为氧化硅层或具有硅氧烷键的层。第一绝缘层106也可以采用单层结构或叠层结构，至少一层由氮化硅层或氮氧化硅层形成，而用作阻挡层。此外，实施者可以适当地决定第二绝缘层108及第一绝缘层106的膜厚度。例如，作为第二绝缘层108形成膜厚度为50nm的氧化硅层，作为第一绝缘层106形成膜厚度为50nm的氮氧化硅层、膜厚度为100nm的氧氮化硅层。注意，在此情况下，形成第一绝缘层106的氧氮化硅层设置在半导体层130一侧。
半导体层130的膜厚度为5nm至300nm，优选为10nm至200nm。更优选为10nm至60nm。通过上述实施方式所说明的形成分离层112的深度可以控制半导体层130的膜厚度。此外，SOI衬底的半导体层130既可以通过蚀刻处理或抛光处理等进行薄膜化而成为所希望的膜厚度，又可以将分离层112形成在深度浅的领域中来在制造SOI衬底的步骤中进行薄膜化。将分离层形成在深度浅的领域中的情况下，本发明那样的簇离子，代表地利用H3 +离子，因此可以高效地注入氢。具体而言，顾及为了在所需的深度的领域中注入氢的加速电压的情况下，与照射H+离子相比，照射H3 +离子可以施加大约三倍的加速电压。从而，可以减少剂量，并可以缩短节拍时间。
对于半导体层130，优选根据n沟道型电场效应晶体管的形成区域来添加p型杂质元素如硼、铝、镓等或n型杂质元素如磷、砷等。与此同样，优选根据p沟道型电场效应晶体管的形成区域来添加n型杂质元素如磷、砷等或p型杂质元素如硼、铝、镓等。对应于n沟道型电场效应晶体管的形成区域来添加p型杂质元素，而对应于p沟道型电场效应晶体管的形成区域来添加n型杂质元素，从而形成所谓的阱区域。杂质离子的剂量为1×1012ions/cm2至1×1014ions/cm2左右即可。再者，在控制电场效应晶体管的阈值电压的情况下，对这种阱区域添加p型杂质元素或n型杂质元素，即可。
其次，通过选择性地蚀刻半导体层130，形成按照半导体元件的配置分离为岛状的半导体层130a、半导体层130b(参照图8B)。
注意，在本实施方式中示出通过将半导体层130蚀刻为岛状进行元件分离的例子，本发明没有特别的限制。例如，可以按照半导体元件的配置将绝缘层埋在半导体层之间来进行元件分离。
其次，在半导体层130a、半导体层130b上分别形成栅极绝缘层711、栅电极712、及侧壁绝缘层713。侧壁绝缘层713设置在栅电极712的侧面。然后，在半导体层130a中形成第一杂质区域714a及第二杂质区域715a，在半导体层130b中形成第一杂质区域714b及第二杂质区域715b。此外，在栅电极712上形成有绝缘层716。绝缘层716由氮化硅层形成，而它用作当形成栅电极712时的用于蚀刻的硬掩模(参照图8C)。
其次，形成保护层717，以便覆盖设置在SOI衬底上的栅电极712等(参照图8D)。第一绝缘层106防止来自具有绝缘表面的衬底120一侧的金属杂质的扩散，而保护层717具有防止来自上层一侧的金属杂质的污染的效果。在本实施方式中，通过使用能够防止可动性高的金属杂质如钠等的高效绝缘层覆盖结晶性良好的半导体层130的下层一侧及上层一侧。从而，可以提高由半导体层130制造的半导体元件的电特性。
在保护层717上形成层间绝缘层718。层间绝缘层718可以通过形成BPSG(Boron Phosphorus Silicon Glass：硼磷硅玻璃)层或者涂敷以聚酰亚胺为代表的有机树脂来形成。然后，在层间绝缘层718中形成接触孔719(参照图9A)。
下面，说明形成布线的步骤。在接触孔719中形成接触插塞723。接触插塞723通过使用WF6气体和SiH4气体通过使用CVD法形成硅化钨并将它嵌入在接触孔719中而形成。另外，也可以对WF6进行氢还原来形成钨并将它嵌入在接触孔719中。然后，根据接触插塞723形成布线721。布线721由铝或铝合金形成，在其上层和下层形成钼、铬、钛等金属膜作为阻挡金属。进而在其上层形成层间绝缘层722(参照图9B)。布线可以适当地设置，也可以在其上层形成布线层以实现多层布线。在此情况下，可以采用镶嵌工序。
通过进行上述步骤，可以使用根据本发明的SOI衬底制造电场效应晶体管。本发明当制造SOI衬底时，通过再利用剥离片实现低成本化。此外，使用簇离子来形成分离层，来缩短节拍时间。从而，通过使用根据本发明的SOI衬底，可以实现半导体装置的低成本化。
此外，不应用热氧化法而制造SOI衬底，因此即使反复再利用剥离片，也可以高成品率地制造SOI衬底。从而，使用从一个原料片获得的n个SOI衬底而制造半导体装置的情况下，可以抑制每个衬底的特性的不均匀等。另外，可以由单晶半导体制造半导体层130，由此可以实现半导体装置的高性能化。
注意，本实施方式可以与本说明书所示的其他实施方式适当地组合。
实施方式10
在本实施方式中，将参照图10A至13B说明使用根据本发明的SOI衬底制造显示装置的一个例子。在此，示出制造电致发光(EL)显示装置的一个例子。
准备SOI衬底(参照图10A)。在本实施方式中使用在图1(step32)中获得的SOI衬底进行说明。换言之，示出应用如下结构的SOI衬底的例子：在具有绝缘表面的衬底120上隔着按顺序层叠了的第二绝缘层108和第一绝缘层106接合有半导体层130。注意，应用的SOI衬底的结构没有特别的限制，可以应用在本说明书中所说明的其他结构的SOI衬底。此外，由于在图10A中使用的SOI衬底的说明依照上述实施方式1以及实施方式4至实施方式8，所以在此省略。
此外，根据本发明的SOI衬底的特征之一是当形成分离层时利用簇离子，其代表为H3 +离子。通过利用这种簇离子可以高效地注入氢，可以缩短形成分离层的节拍时间。另外，从一个原料片可以制造多个SOI衬底，因此实现低成本化。
此外，对于半导体层130，优选根据n沟道型电场效应晶体管的形成区域添加p型杂质元素如硼、铝、镓等或n型杂质元素如磷、砷等。与此同样，优选根据p沟道型电场效应晶体管的形成区域来添加n型杂质元素如磷、砷等或p型杂质元素如硼、铝、镓等。对应于n沟道型电场效应晶体管的形成区域来添加p型杂质元素，而对应于p沟道型电场效应晶体管的形成区域来添加n型杂质元素，从而形成所谓的阱区域。杂质离子的剂量为1×1012ions/cm2至1×1014ions/cm2左右即可。再者，在控制电场效应晶体管的阈值电压的情况下，对这种阱区域添加p型杂质元素或n型杂质元素，即可。
其次，通过选择性地蚀刻半导体层130，形成按照半导体元件的配置分离为岛状的半导体层130c和半导体层130d(参照图10B)。
其次，在半导体层130c和半导体层130d上按顺序形成栅极绝缘层810、形成栅电极的第一导电层812及第二导电层814(参照图10C)。
栅极绝缘层810通过使用CVD法、溅射法、或ALE法等并使用氧化硅层、氧氮化硅层、氮化硅层、或氮氧化硅层等的绝缘层以单层结构或叠层结构而形成。
此外，栅极绝缘层810可以通过对半导体层130c和半导体层130d进行等离子体处理来使其表面氧化或氮化而形成。在此情况下，等离子体处理包括利用通过使用微波(代表的频率为2.45GHz)而激发的等离子体的等离子体处理。例如，包括利用如下等离子体的等离子体处理，该等离子体通过使用微波而激发，其电子密度为1×1011/cm3以上且1×1013/cm3以下，而且其电子温度为0.5eV以上且1.5eV以下。通过应用这种等离子体处理对半导体层表面进行氧化处理或氮化处理，可以形成薄且致密的膜。另外，由于对半导体表面直接进行氧化，所以可以获得界面特性良好的膜。此外，栅极绝缘层810可以通过对使用CVD法、溅射法、或ALE法而形成的膜进行利用微波的等离子体处理来形成。
栅极绝缘层810与半导体层形成界面，因此优选以氧化硅层或氧氮化硅层为界面来形成栅极绝缘层810。这是因为如下缘故：若形成氮含量多于氧含量的膜如氮化硅层或氮氧化硅层，则会有形成陷阱能级而产生界面特性的问题。
形成栅电极的导电层通过使用选自钽、氮化钽、钨、钛、钼、铝、铜、铬、或铌等中的元素、以这些元素为主要成分的合金材料或化合物、掺杂有磷等的杂质元素的多晶硅为代表的半导体材料，并使用CVD法或溅射法以单层膜或叠层膜形成。在采用叠层膜的情况下，既可以使用不相同的导电材料来形成，又可以使用相同的导电材料来形成。在本实施方式中，示出形成栅电极的导电层由第一导电层812及第二导电层814形成的例子。
在形成栅电极的导电层具有第一导电层812及第二导电层814的两层的叠层结构的情况下，例如可以形成氮化钽层和钨层、氮化钨层和钨层、氮化钼层和钼层的叠层膜。此外，当采用氮化钽层和钨层的叠层膜时，容易得到两者的蚀刻的选择比，因此是优选的。在上述两层的叠层膜中，前者的膜优选是形成在栅极绝缘层810上的膜。在此，第一导电层812的厚度为20nm至100nm，而第二导电层814的厚度为100nm至400nm。另外，栅电极可以具有三层以上的叠层结构，在此情况下，优选采用钼层、铝层、钼层的叠层结构。
其次，在第二导电层814上选择性地形成抗蚀剂掩模820c和抗蚀剂掩模820d。然后，使用抗蚀剂掩模820c和抗蚀剂掩模820d进行第一蚀刻处理及第二蚀刻处理。
首先，进行第一蚀刻处理来选择性地蚀刻第一导电层812及第二导电层814，以在半导体层130c上形成第一导电层816c及第二导电层818c，并在半导体层130d上形成第一导电层816d及第二导电层818d(参照图10D)。
然后，进行第二蚀刻处理来选择性地蚀刻第二导电层818c及第二导电层818d的端部，以形成第二导电层822c及第二导电层822d(参照图10E)。第二导电层822c及第二导电层822d形成为宽度(平行于载流子流过沟道形成区域的方向(连接源区和漏区的方向)的方向的长度)小于第一导电层816c及第一导电层816d的宽度。由此，可以获得由第一导电层816c和第二导电层822c构成的栅电极824c、以及由第一导电层816d和第二导电层822d构成的栅电极824d。
应用于第一蚀刻处理及第二蚀刻处理的蚀刻法可以适当地选择。为了提高蚀刻速度，可以使用利用ECR(Electron CyclotronResonance，即电子回旋共振)方式或ICP(Inductively CoupledPlasma，即感应耦合等离子体)方式等的高密度等离子体源的干法蚀刻设备。通过适当地调整第一蚀刻处理及第二蚀刻处理的蚀刻条件，可以将第一导电层816c及816d、第二导电层822c及822d的侧面形成为所希望的锥形。在形成所希望的栅电极824c和栅电极824d之后去除抗蚀剂掩模820c和抗蚀剂掩模820d即可。
其次，以栅电极824c和栅电极824d为掩模，对半导体层130c及半导体层130d添加杂质元素880。在半导体层130c中，以第一导电层816c及第二导电层822c为掩模来以自对准方式形成一对第一杂质区域826c。另外，在半导体层130d中，以第一导电层816d及第二导电层822d为掩模来以自对准方式形成一对第一杂质区域826d(参照图11A)。
作为杂质元素880，添加硼、铝、镓等的p型杂质元素、或磷、砷等的n型杂质元素。在此，进行添加，来使以1×1017atoms/cm3至5×1018atoms/cm3左右的浓度包含作为n型杂质元素的磷。
其次，以覆盖半导体层130d的方式选择性地形成抗蚀剂掩模882。另外，覆盖半导体层130c的一部分地形成抗蚀剂掩模881。然后，以抗蚀剂掩模882及抗蚀剂掩模881为掩模来添加杂质元素884，以在半导体层130c中形成一对第二杂质区域828c、一对第三杂质区域830c、沟道形成区域132c(参照图11B)。
作为杂质元素884，添加硼、铝、镓等的p型杂质元素、或磷、砷等的n型杂质元素。在此，进行添加，来使以5×1019atoms/cm3至5×1020atoms/cm3以下左右的浓度包含作为n型杂质元素的磷。
在半导体层130c中，第二杂质区域828c形成在不与第一导电层816c重叠的区域中。沟道形成区域132c形成在与第一导电层816c重叠的区域中。第三杂质区域830c形成在位于沟道形成区域132c和第二杂质区域828c之间且不与第一导电层816c重叠的区域中。另外，第三杂质区域830c形成在不与第一导电层816c重叠且与抗蚀剂掩模881重叠的区域中。第二杂质区域828c用作源区或漏区，而第三杂质区域830c用作LDD区域。在本实施方式中，第二杂质区域828c的杂质浓度高于第三杂质区域830c的杂质浓度。
LDD区域指的是以低浓度添加有杂质元素的区域，该LDD区域形成在沟道形成区域和通过以高浓度添加杂质元素而形成的源区或漏区之间。通过设置LDD区域，可以缓和漏区附近的电场并防止由热载流子注入导致的退化。另外，为了防止由热载流子导致的导通电流值的退化，可以采用LDD区域隔着栅极绝缘层与栅电极重叠的结构(也称为GOLD(Gate-drain Overlapped LDD，即栅极漏极重叠LDD)结构)。
其次，去除抗蚀剂掩模881及抗蚀剂掩模882，然后覆盖半导体层130c地形成抗蚀剂掩模886。然后，以抗蚀剂掩模886、第一导电层816d及第二导电层822d为掩模来添加杂质元素888，以在半导体层130d中形成一对第二杂质区域828d、一对第三杂质区域830d、沟道形成区域132d(参照图11C)。
作为杂质元素888，添加硼、铝、镓等的p型杂质元素、或磷、砷等的n型杂质元素。在此，进行添加，来使以1×1020atoms/cm3至5×1021atoms/cm3左右的浓度包含作为p型杂质元素的硼。
在半导体层130d中，第二杂质区域828d形成在不与第一导电层816d重叠的区域中。第三杂质区域830d形成在与第一导电层816d重叠且不与第二导电层822d重叠的区域中，是杂质元素888贯穿第一导电层816d而形成的。第二杂质区域828d用作源区或漏区。在本实施方式中，第二杂质区域828d的杂质浓度高于第三杂质区域830d的杂质浓度。
其次，形成层间绝缘层。层间绝缘层可以由单层结构或叠层结构形成。在此，层间绝缘层具有绝缘层832及绝缘层834的两层的叠层结构(参照图12A)。
作为层间绝缘层，可以通过使用CVD法或溅射法形成氧化硅层、氧氮化硅层、氮化硅层、或氮氧化硅层等。也可以使用聚酰亚胺、聚酰胺、聚乙烯苯酚、苯并环丁烯类聚合物、丙烯酸、或环氧树脂等的有机材料、硅氧烷树脂等的硅氧烷材料、或恶唑树脂等通过旋涂法等的涂敷法来形成。注意，硅氧烷材料相当于具有Si-O-Si键的材料。硅氧烷是一种具有硅(Si)和氧(O)的键的骨架结构的材料。作为取代基，可以举出至少含有氢的有机基(例如烷基、芳烃)。氟基还可以包含在有机基。恶唑树脂例如是光敏聚苯恶唑等。光敏聚苯恶唑为介电常数低(1MHz时常温下的介电常数为2.9)、耐热性高(通过热重/差热分析仪(TG/DTA，即Thermogravimetry-Differential ThermalAnalysis)确定在5℃/min的温升时的热分解温度为550℃)、以及吸水率低(常温下24小时约为0.3wt％)的材料。与聚酰亚胺等的相对介电常数(约为3.2至3.4)相比，恶唑树脂具有低的介电常数(约为2.9)。因此可以抑制寄生电容的产生并实现高速工作。
例如，形成100nm厚的氮氧化硅层作为绝缘层832，并形成900nm厚的氧氮化硅层作为绝缘层834。另外，通过使用等离子体CVD法连续形成绝缘层832及绝缘层834。此外，层间绝缘层也可以具有三层以上的叠层结构。另外，可以采用氧化硅层、氧氮化硅层、或氮化硅层、与通过使用聚酰亚胺、聚酰胺、聚乙烯苯酚、苯并环丁烯类聚合物、丙烯酸、或环氧树脂等的有机材料、硅氧烷树脂等的硅氧烷材料、或恶唑树脂而形成的绝缘层的叠层结构。
其次，在层间绝缘层(在本实施方式中，绝缘层832及绝缘层834)中形成接触孔，在该接触孔中形成用作源电极或漏电极的导电层836(参照图12B)。
接触孔以到达形成在半导体层130c中的第二杂质区域828c、及形成在半导体层130d中的第二杂质区域828d的方式选择性地形成在绝缘层832及绝缘层834中。
导电层836可以使用由选自铝、钨、钛、钽、钼、镍及钕中的一种元素或包含多种该元素的合金构成的单层膜或叠层膜。例如，可以形成包含钛的铝合金、包含钕的铝合金等作为由包含多种该元素的合金构成的导电层。此外，在采用叠层膜的情况下，例如可以采用由钛层夹着铝层或上述铝合金层的结构。
其次，示出形成发光元件850的步骤(参照图13A)。在此，说明形成具有包含有机化合物的层作为发光层的有机发光元件的一个例子。
首先，形成像素电极840以使它电连接到导电层836。像素电极840电连接到形成在半导体层130d中的第二杂质区域828d，其中间夹着导电层836。在形成覆盖像素电极840的端部的隔壁层842之后，在像素电极840上层叠包含有机化合物的层844和相对电极846。
注意，在此，虽然示出像素电极840形成在设置在导电层836上的绝缘层838上的例子，但是本发明没有特别的限制。例如，可以在绝缘层834上设置像素电极840。在此情况下，像素电极840也可以形成为用作源电极或漏电极的导电层836的一部分。
作为绝缘层838，可以通过使用CVD法或溅射法形成氧化硅层、氧氮化硅层、氮化硅层等。也可以使用聚酰亚胺、聚酰胺、聚乙烯苯酚、苯并环丁烯类聚合物、丙烯酸树脂、环氧树脂等的有机材料、硅氧烷树脂等的硅氧烷材料、或恶唑树脂等通过旋涂法等的涂敷法来形成。绝缘层838可以通过使用上述材料以单层结构或叠层结构来形成。
像素电极840及相对电极846中的一个电极用作阳极，而另一个用作阴极。此外，发光元件的发光有从具有绝缘表面的衬底120一侧取出(也称为底部发射)的情况，从与具有绝缘表面的衬底120相反一侧的面取出(也称为顶部发射)的情况，或者从具有绝缘表面的衬底120一侧及从与具有绝缘表面的衬底120相反一侧的面取出(也称为两面发射)的情况。在采用底部发射的情况下，优选地是，像素电极840为透光电极，而相对电极846为反射电极。在采用顶部发射的情况下，优选地是，像素电极840为反射电极，而相对电极846为透光电极。在采用两面发射的情况下，优选地是，像素电极840及相对电极846双方为透光电极。
元在形成反射电极作为像素电极840或相对电极846的情况下，可以使用钽、钨、钛、钼、铝、铬、银等的金属元素、或者包含该金属元素的合金材料或化合物材料等的具有反射性的导电材料。
此外，在形成透光电极作为像素电极840或相对电极846的情况下，可以使用氧化铟锡(ITO)、氧化锌(ZnO)、氧化铟锌(IZO)、或添加有镓的氧化锌(GZO)等的具有透光性的导电材料。另外，通过形成几nm至几十nm厚的具有反射性的导电材料，可以获得透射可见光的电极。
此外，可以使用包含导电高分子(也称为导电聚合物)的导电组成物形成透光电极。优选地是，通过使用导电组成物而形成的电极的薄膜中的薄层电阻(sheet resistance)为10000Ω/□以下，波长550nm处的透光率为70％以上。另外，包含在导电组成物中的导电高分子的电阻率优选为0.1Ω·cm以下。
作为导电高分子，可以使用所谓的π电子共轭类导电高分子。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或这些两种以上的共聚物等。
作为共轭导电高分子的具体例子，可以举出聚吡咯、聚(3-甲基吡咯)、聚(3-丁基吡咯)、聚(3-辛基吡咯)、聚(3-癸基吡咯)、聚(3，4-二甲基吡咯)、聚(3，4-二丁基吡咯)、聚(3-羟基吡咯)、聚(3-甲基-4-羟基吡咯)、聚(3-甲氧基吡咯)、聚(3-乙氧基吡咯)、聚(3-辛氧基吡咯)、聚(3-羧基吡咯)、聚(3-甲基-4-羧基吡咯)、聚N-甲基吡咯、聚噻吩、聚(3-甲基噻吩)、聚(3-丁基噻吩)、聚(3-辛基噻吩)、聚(3-癸基噻吩)、聚(3-十二烷基噻吩)、聚(3-甲氧基噻吩)、聚(3-乙氧基噻吩)、聚(3-辛氧基噻吩)、聚(3-羧基噻吩)、聚(3-甲基-4-羧基噻吩)、聚(3，4-乙烯基二氧基噻吩)、聚苯胺、聚(2-甲基苯胺)、聚(2-辛基苯胺)、聚(2-异丁基苯胺)、聚(3-异丁基苯胺)、聚(2-苯胺磺酸)、聚(3-苯胺磺酸)等。
可以单独地使用上述导电高分子作为导电组成物来形成透光电极。另外，也可以将有机树脂添加到导电高分子，以调整由导电组成物形成的透光电极的膜性质、膜强度等的膜特性。
作为有机树脂，可以使用能够与导电高分子相溶或混合分散的热固化树脂、热塑性树脂、或光固化树脂等。例如，可以举出聚酯类树脂如聚对苯二甲酸乙二醇酯、聚对苯二甲酸丁二醇酯、或聚萘二甲酸乙二醇酯等、聚酰亚胺类树脂如聚酰亚胺或聚酰胺-酰亚胺、聚酰胺树脂如聚酰胺6、聚酰胺66、聚酰胺12、或聚酰胺11等、氟树脂如聚偏二氟乙烯、聚氟乙烯、聚四氟乙烯、乙烯-四氟乙烯共聚物、或聚氯三氟乙烯等、乙烯树脂如聚乙烯醇、聚乙烯基乙醚、聚乙烯醇缩丁醛、聚醋酸乙烯酯、或聚氯乙稀等、环氧树脂、二甲苯树脂、芳香族聚酰胺树脂、聚氨酯类树脂、聚脲类树脂、蜜胺树脂、酚醛类树脂、聚醚、丙烯酸类树脂、或这些树脂的共聚物等。
再者，也可以通过将具有受主性或施主性的掺杂物掺杂到导电组成物中来改变共轭导电高分子的氧化还原电位，以调整导电组成物的导电度。
作为受主性掺杂物，可以使用卤素化合物、路易斯酸、质子酸、有机氰化合物、有机金属化合物等。作为卤素化合物，可以举出氯、溴、碘、氯化碘、溴化碘、氟化碘等。作为路易斯酸，可以举出五氟化磷、五氟化砷、五氟化锑、三氟化硼、三氯化硼、三溴化硼等。作为质子酸，可以举出盐酸、硫酸、硝酸、磷酸、氟硼化氢酸、氟化氢酸、高氯酸等的无机酸、有机羧酸、有机磺酸等的有机酸。作为有机氰化合物，可以使用通过共轭多键两个以上的氰基共轭的化合物。例如，可以举出四氰基乙烯、四氰基苯、四氰基醌二甲烷、四氰基氮杂萘(tetracyanoazanaphthalene)等。
作为施主性掺杂物，可以举出碱金属、碱土金属、或三级胺化合物等。
另外，可以将导电组成物溶解在水或有机溶剂(醇类溶剂、酮类溶剂、酯类溶剂、烃类溶剂、或芳香类溶剂等)中通过湿法形成作为透光电极的薄膜。
对溶解导电组成物的溶剂没有特别的限制，可以使用溶解上述导电高分子及有机树脂等的高分子树脂化合物的溶剂。例如，可以溶解在水、甲醇、乙醇、碳酸丙烯酯、N-甲基吡咯烷酮、N，N-二甲基甲酰胺、N，N-二甲基乙酰胺、环己酮、丙酮、甲基乙基酮、甲基异丁基甲酮、或甲苯等的单独或混合溶剂中。
在如上所述那样将导电组成物溶解在溶剂中之后，通过使用涂布法(包括涂敷法)、液滴喷射法(也称为喷墨法)、印刷法等的湿法，可以在绝缘层838上形成像素电极840。溶剂的蒸发既可通过热处理而进行，又可通过减压而进行。在采用热固化有机树脂的情况下，可以进行热处理，而在采用光固化有机树脂的情况下，可以进行光照射处理。
隔壁层842可以通过使用CVD法、溅射法、涂敷法等在衬底的整个面上形成绝缘层之后选择性地蚀刻而形成。也可以通过液滴喷射法或印刷法等选择性地形成。另外，也可以在使用正型光敏树脂在整个面上形成绝缘层之后对该绝缘层进行曝光及显影，以得到所希望的形状。
作为包含有机化合物的层844，至少形成发光层。除了该发光层以外，还可以适当地形成空穴注入层、空穴传输层、电子传输层或电子注入层。包含有机化合物的层844可以通过喷墨法等的涂布法或蒸镀法而形成。
通过进行上述步骤，可以获得发光元件850，其中至少具有发光层的包含有机化合物的层844夹在像素电极840和相对电极846之间。
其次，以与具有绝缘表面的衬底120相对置的方式设置相对衬底860(参照图13B)。在相对衬底860和相对电极846之间，既可以设置填充剂858又可以使用惰性气体来填充。另外，可以覆盖相对电极846地形成保护层。
通过进行上述步骤，完成根据本实施方式的EL显示装置。
当制造SOI衬底时，通过作为半导体层130的根基的半导体片使用单晶半导体衬底，半导体层130可以成为单晶半导体。其结果，可以由单晶半导体形成沟道形成区域，因此与利用多晶半导体作为沟道形成区域的显示装置相比，可以降低每个像素的晶体管的特性的不均匀。因此，可以抑制发光装置的显示不均匀性。
此外，本发明可以缩短SOI衬底的制造时间，并提高产率。从而，本发明当制造SOI衬底时，通过再利用剥离片谋求实现低成本化。此外，使用簇离子来形成分离层，谋求缩短节拍时间。从而，通过使用根据本发明的SOI衬底，可以实现EL显示装置的低成本化。
注意，构成根据本实施方式的显示装置的晶体管的结构没有特别的限制。例如，也可以应用上述实施方式所示的结构的电场效应晶体管。
注意，本实施方式可以与本说明书所示的其他实施方式适当地组合。
实施方式11
在本实施方式中，将说明应用根据本发明的SOI衬底而制造的半导体装置的例子。
图14示出微处理器200作为半导体装置的一个例子。该微处理器200通过应用根据上述实施方式的SOI衬底而制造。该微处理器200包括计算电路201(Arithmetic logic unit，也称为ALU)、计算电路控制器202(ALU Controller)、指令译码器203(InstructionDecoder)、中断控制器204(Interrupt Controller)、时序控制器205(Timing Controller)、寄存器206(Register)、寄存器控制器207(Register Controller)、总线接口208(Bus I/F)、只读存储器209(ROM)、以及存储器接口210(ROM I/F)。
通过总线接口208输入到微处理器200的指令在输入到指令译码器203并被译码之后输入到计算电路控制器202、中断控制器204、寄存器控制器207、以及时序控制器205。计算电路控制器202、中断控制器204、寄存器控制器207、以及时序控制器205根据被译码了的指令而进行各种控制。具体地说，计算电路控制器202产生用来控制计算电路201的动作的信号。此外，中断控制器204当在执行微处理器200的程序时对来自外部输入输出装置或外围电路的中断要求根据其优先级或屏蔽状态而进行判断来处理。寄存器控制器207产生寄存器206的地址，并根据微处理器200的状态进行寄存器206的读出或写入。时序控制器205产生控制计算电路201、计算电路控制器202、指令解码器203、中断控制器204及寄存器控制器207的工作时序的信号。例如，时序控制器205包括根据基准时钟信号CLK1产生内部时钟信号CLK2的内部时钟产生部，并将时钟信号CLK2提供给上述各种电路。注意，图14所示的微处理器200只是将其结构简化了的一个例子，在实际上，可以根据其用途具有各种各样的结构。
上述微处理器200可以应用根据本发明的SOI衬底而制造。根据本发明的SOI衬底在其制造中谋求提高产生率、进行低成本化，通过使用该SOI衬底可以实现微处理器等的半导体装置的低成本化。另外，当制造SOI衬底时通过使用单晶半导体衬底可以获得单晶半导体层，可以由该单晶半导体层形成集成电路。因此，可以实现高性能化及处理速度的高速化等。
其次，参照图15说明能够非接触地进行数据收发且具有计算功能的半导体装置的一个例子。图15表示以无线通信与外部装置进行信号收发来工作的计算机(以下称为RFCPU)的一个例子。RFCPU211包括模拟电路部212和数字电路部213。模拟电路部212包括具有谐振电容的谐振电路214、整流电路215、恒压电路216、复位电路217、振荡电路218、解调电路219、调制电路220、以及电源管理电路230。数字电路部213包括RF接口221、控制寄存器222、时钟控制器223、CPU接口224、中央处理单元225(CPU)、随机存取存储器226(RAM)、以及只读存储器227(ROM)。
具有这种结构的RFCPU211的工作概要如下：天线228所接收的信号利用谐振电路214而产生感应电动势。感应电动势经过整流电路215而充电到电容部229。该电容部229优选由电容器如陶瓷电容器或电双层电容器等形成。电容部229不必需与RFCPU211集成形成，而可以作为另一部件安装在构成RFCPU211的具有绝缘表面的衬底上。
复位电路217产生将数字电路部213复位并初始化的信号。例如，产生在电源电压升高之后延迟升高的信号作为复位信号。振荡电路218根据由恒压电路216产生的控制信号改变时钟信号的频率和占空比。由低通滤波器构成的解调电路219例如将调幅(ASK)方式的接收信号的振幅的变动二值化。调制电路220使调幅(ASK)方式的发送信号的振幅变动来发送数据。调制电路220通过使谐振电路214的谐振点变化来改变通信信号的振幅。时钟控制器223根据电源电压或中央处理单元225的消耗电流，产生用来改变时钟信号的频率和占空比的控制信号。电源电压的监视由电源管理电路230进行。
从天线228输入到RFCPU211的信号被解调电路219解调后，在RF接口221中被分解为控制指令、数据等。控制指令存储在控制寄存器222中。控制指令包括存储在只读存储器227中的数据的读出、向随机存取存储器226的数据写入、向中央处理单元225的计算指令等。中央处理单元225通过接口224对只读存储器227、随机存取存储器226及控制寄存器222进行存取。接口224具有如下功能：根据中央处理单元225所要求的地址，产生对只读存储器227、随机存取存储器226及控制寄存器222中的某一个的存取信号。
作为中央处理单元225的计算方式，可以采用将OS(操作系统)存储在只读存储器227中并在启动的同时读出并执行程序的方式。另外，也可以采用由专用电路构成计算电路并以硬件方式对计算处理进行处理的方式。作为并用硬件和软件这双方的方式，可以采用如下方式：由专用计算电路进行一部分的处理，使用程序由中央处理单元225进行其他部分的计算。
上述RFCPU211可以通过应用根据本发明的SOI衬底而制造。根据本发明的SOI衬底在其制造中谋求提高产生率、进行低成本化，通过使用该SOI衬底可以实现RFCPU等的半导体装置的低成本化。另外，当制造SOI衬底时通过使用单晶半导体衬底可以获得单晶半导体层，可以由该单晶半导体层形成集成电路。因此，可以实现高性能化及处理速度的高速化等。注意，虽然图15表示RFCPU的方式，但是只要具有通信功能、计算处理功能、存储功能即可，可以是IC标签那样的装置。
此外，对于液晶显示装置、EL显示装置等的显示装置，可以应用根据本发明的SOI衬底。根据本发明的SOI衬底在其制造中谋求提高产生率、进行低成本化。因此，通过使用根据本发明的SOI衬底，可以实现液晶显示装置、EL显示装置的低成本化。
此外，通过当制造SOI衬底时使用单晶半导体衬底，可以获得由单晶半导体形成的半导体层。因此，可以使用单晶半导体层形成晶体管。关于由单晶半导体层形成的晶体管，电流驱动能力等的所有工作特性都比非晶硅晶体管优良，可以减小晶体管的尺寸。由此，可以提高显示面板中的像素部的开口率。另外，由于在母玻璃和单晶半导体层之间设置具有高阻挡效果的绝缘层，所以可以提供可靠性高的显示装置。此外，由于可以形成图14及15所示的微处理器，所以可以在显示装置内提供计算机的功能。另外，还可以制造能够非接触地进行数据收发的显示器。
此外，通过应用根据本发明的SOI衬底，可以构成各种各样的电子设备。作为电子设备，可以举出影像拍摄装置如摄像机或数字照相机等、导航系统、音频再现装置(汽车音响、音响组件等)、计算机、游戏机、便携式信息终端(移动计算机、移动电话、便携式游戏机或电子书等)、具有记录媒质的图像再现装置(具体地说，能够再现记录媒质例如数字通用盘(DVD)等并且具有能够显示其图像的显示器的装置)等。
图16A示出移动电话机的一个例子。本实施方式所示的移动电话机301包括显示部302、操作开关303等。在显示部302中，通过应用利用根据本发明的SOI衬底的显示装置，可以实现移动电话机的低成本化。此外，通过对构成显示装置的晶体管利用单晶半导体，可以构成具有高图像质量的显示部。再者，还可以将根据本发明的半导体装置应用于包括在移动电话机301中的微处理器或存储器。
图16B示出数字播放器304作为音响装置的一个典型实例。图16B所示的数字播放器304包括显示部302、操作开关303、以及耳机305等。还可以使用头戴式耳机或无线耳机代替耳机305。在数字播放器304中，可以将根据本发明的半导体装置应用于存储音乐信息的存储部或使数字播放器304工作的微处理器。在显示部302中，可以应用利用根据本发明的SOI衬底的显示装置。从而，通过对构成显示装置的晶体管利用单晶半导体，可以构成具有高图像质量的显示部。即使屏幕尺寸为0.3英寸至2英寸左右也能够显示高清晰图像或文字信息。
图16C示出电子书306。该电子书306包括显示部302及操作开关303。另外，既可以在其内部装有调制解调器，又可以具有以无线方式输出/输入信息的结构。在电子书306中，可以将根据本发明的半导体装置应用于存储信息的存储部或使电子书306工作的微处理器。在存储部中，使用存储容量为20千兆字节至200千兆字节(GB)的NOR型非易失性存储器，来可以存储并再现图像或音频(音乐)。在显示部302中，通过应用利用根据本发明的SOI衬底的显示装置，可以进行高图像质量的显示。
注意，本实施方式可以与本说明书所示的其他实施方式适当地组合。
本说明书根据2007年10月10日在日本专利局受理的日本专利申请编号2007-264998而制作，所述申请内容包括在本说明书中。

Claims (34)

1.一种半导体装置的制造方法，包括如下步骤：
第一工序，其中将簇离子照射到半导体片的表面，以在所述半导体片中形成分离层；
第二工序，其中将所述半导体片的表面和具有绝缘表面的衬底彼此接合；
第三工序，其中在所述分离层或所述分离层附近区域分离所述半导体片，来形成具有分离面的剥离片和包括在所述具有绝缘表面的衬底上形成的半导体层的绝缘体上硅衬底；
第四工序，其中进行用于再利用所述剥离片的处理；以及
第五工序，其中通过使用所述剥离片作为所述第一至第三工序的所述半导体片，进行所述第一至第三工序，
其中用于再利用所述剥离片的所述处理包括选自由抛光处理、蚀刻处理、热处理、照射激光束处理构成的组中的至少一种方法，
其中所述第一至第二工序仅在所述半导体片的所述表面上进行，
其中所述簇离子选自H3 +离子、H4 +离子、2H2 +离子和2H3 +离子，并且
其中所述簇离子是通过进行质量分离来选择的。
2.根据权利要求1所述的半导体装置的制造方法，其中在所述第一工序中使用离子掺杂装置。
3.根据权利要求1所述的半导体装置的制造方法，其中所述簇离子包括H3 +离子。
4.根据权利要求1所述的半导体装置的制造方法，其中所述簇离子包括选自2H2 +离子和2H3 +离子中的离子。
5.一种半导体装置的制造方法，包括如下步骤：
第一工序，其中将簇离子照射到半导体片的表面，以在所述半导体片中形成分离层；
第二工序，其中在所述半导体片的表面上形成绝缘层；
第三工序，其中中间夹着所述绝缘层将所述半导体片和具有绝缘表面的衬底彼此接合；
第四工序，其中在所述分离层或所述分离层附近区域分离所述半导体片，来形成具有分离面的剥离片和包括在所述具有绝缘表面的衬底上形成的半导体层的绝缘体上硅衬底；
第五工序，其中进行用于再利用所述剥离片的处理；以及
第六工序，其中通过使用所述剥离片作为所述第一至第四工序的所述半导体片，进行所述第一至第四工序，
其中用于再利用所述剥离片的所述处理包括选自由抛光处理、蚀刻处理、热处理、照射激光束处理构成的组中的至少一种方法，
其中所述第一至第三工序仅在所述半导体片的所述表面上进行，
其中所述簇离子选自H3 +离子、H4 +离子、2H2 +离子和2H3 +离子，并且
其中所述簇离子是通过进行质量分离来选择的。
6.根据权利要求5所述的半导体装置的制造方法，其中在所述第一工序中使用离子掺杂装置。
7.根据权利要求5所述的半导体装置的制造方法，其中所述簇离子包括H3 +离子。
8.根据权利要求5所述的半导体装置的制造方法，其中所述簇离子包括选自2H2 +离子和2H3 +离子中的离子。
9.一种半导体装置的制造方法，包括如下步骤：
第一工序，其中在半导体片的表面上形成绝缘层；
第二工序，其中将簇离子经过所述绝缘层而照射到所述半导体片，以在所述半导体片中形成分离层；
第三工序，其中中间夹着所述绝缘层将所述半导体片和具有绝缘表面的衬底彼此接合；
第四工序，其中在所述分离层或所述分离层附近区域分离所述半导体片，来形成具有分离面的剥离片和包括在所述具有绝缘表面的衬底上形成的半导体层的绝缘体上硅衬底；
第五工序，其中进行用于再利用所述剥离片的处理；以及
第六工序，其中通过使用所述剥离片作为所述第一至第四工序的所述半导体片，进行所述第一至第四工序，
其中用于再利用所述剥离片的所述处理包括选自由抛光处理、蚀刻处理、热处理、照射激光束处理构成的组中的至少一种方法，
其中所述第一至第三工序仅在所述半导体片的所述表面上进行，
其中所述簇离子选自H3 +离子、H4 +离子、2H2 +离子和2H3 +离子，并且
其中所述簇离子是通过进行质量分离来选择的。
10.根据权利要求9所述的半导体装置的制造方法，其中在所述第二工序中使用离子掺杂装置。
11.根据权利要求9所述的半导体装置的制造方法，其中所述簇离子包括H3 +离子。
12.根据权利要求9所述的半导体装置的制造方法，其中所述簇离子包括选自2H2 +离子和2H3 +离子中的离子。
13.一种半导体装置的制造方法，包括如下步骤：
第一工序，其中将簇离子照射到半导体片，以在所述半导体片中形成分离层；
第二工序，其中将所述半导体片和其上形成有绝缘层的衬底彼此接合，所述绝缘层位于所述半导体片和所述衬底中间；
第三工序，其中在所述分离层或所述分离层附近区域分离所述半导体片，来形成具有分离面的剥离片和包括在所述衬底上形成的半导体层的绝缘体上硅衬底；
第四工序，其中进行用于再利用所述剥离片的处理；以及
第五工序，其中通过使用所述剥离片作为所述第一至第三工序的所述半导体片，进行所述第一至第三工序，
其中用于再利用所述剥离片的所述处理是选自由抛光处理、蚀刻处理、热处理、照射激光束处理构成的组中的至少一种方法，
其中所述簇离子选自H3 +离子、H4 +离子、2H2 +离子和2H3 +离子，并且
其中所述簇离子是通过进行质量分离来选择的。
14.根据权利要求13所述的半导体装置的制造方法，其中在所述第一工序中使用离子掺杂装置。
15.根据权利要求13所述的半导体装置的制造方法，其中所述簇离子包括选自2H2 +离子和2H3 +离子中的离子。
16.根据权利要求13所述的半导体装置的制造方法，其中所述衬底具有其上形成有所述绝缘层的绝缘表面。
17.一种绝缘体上硅衬底的制造方法，包括如下步骤：
第一工序，其中将选自2H2 +离子和2H3 +离子中的离子照射到单晶半导体片的表面，以在所述单晶半导体片中形成分离层；
第二工序，其中将所述单晶半导体片的表面和具有绝缘表面的衬底彼此接合；以及
第三工序，其中在所述分离层或所述分离层附近区域分离所述单晶半导体片，来形成包括在所述具有绝缘表面的衬底上形成的半导体层的绝缘体上硅衬底。
18.根据权利要求17所述的绝缘体上硅衬底的制造方法，其中在所述第一工序中使用离子掺杂装置。
19.根据权利要求1所述的半导体装置的制造方法，其中所述第一工序在所述半导体片相对于水平方向倾斜约6°±4°时进行。
20.根据权利要求5所述的半导体装置的制造方法，其中所述第一工序在所述半导体片相对于水平方向倾斜约6°±4°时进行。
21.根据权利要求9所述的半导体装置的制造方法，其中所述第二工序在所述半导体片相对于水平方向倾斜约6°±4°时进行。
22.根据权利要求13所述的半导体装置的制造方法，其中所述第一工序在所述半导体片相对于水平方向倾斜约6°±4°时进行。
23.根据权利要求17所述的绝缘体上硅衬底的制造方法，其中所述第一工序在所述单晶半导体片相对于水平方向倾斜约6°±4°时进行。
24.根据权利要求5所述的半导体装置的制造方法，还包括如下步骤：使用有机硅烷作为原料气体通过CVD法形成氧化硅层。
25.根据权利要求5所述的半导体装置的制造方法，还包括如下步骤：通过用原子束或离子束照射所述绝缘层的表面来活化所述绝缘层的所述表面。
26.根据权利要求9所述的半导体装置的制造方法，还包括如下步骤：使用有机硅烷作为原料气体通过CVD法形成氧化硅层。
27.根据权利要求9所述的半导体装置的制造方法，还包括如下步骤：通过用原子束或离子束照射所述绝缘层的表面来活化所述绝缘层的所述表面。
28.根据权利要求13所述的半导体装置的制造方法，还包括如下步骤：通过在添加有卤素的氧化性气氛下进行热氧化处理来在所述半导体片的表面上形成第二绝缘层。
29.根据权利要求28所述的半导体装置的制造方法，还包括如下步骤：通过用原子束或离子束照射所述绝缘层的表面来活化所述绝缘层的所述表面。
30.根据权利要求1所述的半导体装置的制造方法，其中所述半导体层的厚度为10nm至200nm。
31.根据权利要求5所述的半导体装置的制造方法，其中所述半导体层的厚度为10nm至200nm。
32.根据权利要求9所述的半导体装置的制造方法，其中所述半导体层的厚度为10nm至200nm。
33.根据权利要求13所述的半导体装置的制造方法，其中所述半导体层的厚度为10nm至200nm。
34.根据权利要求17所述的绝缘体上硅衬底的制造方法，其中所述半导体层的厚度为10nm至200nm。
CN2008101698890A 2007-10-10 2008-10-10 Soi衬底的制造方法 Expired - Fee Related CN101409222B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007-264998 2007-10-10
JP2007264998 2007-10-10
JP2007264998 2007-10-10

Publications (2)

Publication Number Publication Date
CN101409222A CN101409222A (zh) 2009-04-15
CN101409222B true CN101409222B (zh) 2013-01-02

Family

ID=40534647

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101698890A Expired - Fee Related CN101409222B (zh) 2007-10-10 2008-10-10 Soi衬底的制造方法

Country Status (3)

Country Link
US (2) US7989305B2 (zh)
JP (1) JP5522917B2 (zh)
CN (1) CN101409222B (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8502362B2 (en) * 2011-08-16 2013-08-06 Advanced Analogic Technologies, Incorporated Semiconductor package containing silicon-on-insulator die mounted in bump-on-leadframe manner to provide low thermal resistance
US9305859B2 (en) 2006-05-02 2016-04-05 Advanced Analogic Technologies Incorporated Integrated circuit die with low thermal resistance
JP5548351B2 (ja) * 2007-11-01 2014-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8003483B2 (en) * 2008-03-18 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP5548395B2 (ja) * 2008-06-25 2014-07-16 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US8278187B2 (en) * 2009-06-24 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate by stepwise etching with at least two etching treatments
KR20120032487A (ko) * 2009-06-24 2012-04-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 재생 처리 및 ｓｏｉ 기판의 제작 방법
WO2011024619A1 (en) * 2009-08-25 2011-03-03 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing soi substrate
US8318588B2 (en) * 2009-08-25 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
SG178179A1 (en) * 2009-10-09 2012-03-29 Semiconductor Energy Lab Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of soi substrate
US8211782B2 (en) * 2009-10-23 2012-07-03 Palo Alto Research Center Incorporated Printed material constrained by well structures
US8367517B2 (en) 2010-01-26 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US8377799B2 (en) * 2010-03-31 2013-02-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing SOI substrate
JP5917036B2 (ja) 2010-08-05 2016-05-11 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
JP5969216B2 (ja) * 2011-02-11 2016-08-17 株式会社半導体エネルギー研究所 発光素子、表示装置、照明装置、及びこれらの作製方法
US9123529B2 (en) 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
US8513787B2 (en) 2011-08-16 2013-08-20 Advanced Analogic Technologies, Incorporated Multi-die semiconductor package with one or more embedded die pads
CN106601663B (zh) * 2015-10-20 2019-05-31 上海新昇半导体科技有限公司 Soi衬底及其制备方法
JP6463664B2 (ja) * 2015-11-27 2019-02-06 信越化学工業株式会社 ウエハ加工体及びウエハ加工方法
JP6759626B2 (ja) * 2016-02-25 2020-09-23 株式会社Sumco エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
CN107154379B (zh) * 2016-03-03 2020-01-24 上海新昇半导体科技有限公司 绝缘层上顶层硅衬底及其制造方法
CN106783725B (zh) 2016-12-27 2019-09-17 上海新傲科技股份有限公司 带有绝缘埋层的衬底的制备方法
CN107146758B (zh) 2016-12-27 2019-12-13 上海新傲科技股份有限公司 带有载流子俘获中心的衬底的制备方法
CN106683980B (zh) * 2016-12-27 2019-12-13 上海新傲科技股份有限公司 带有载流子俘获中心的衬底的制备方法
EP3803961B1 (en) * 2018-06-08 2023-03-22 GlobalWafers Co., Ltd. Method for transfer of a thin layer of silicon
CN110767773A (zh) * 2019-09-29 2020-02-07 南通苏民新能源科技有限公司 一种提高半片太阳能电池组件光电转换效率的方法
WO2023059588A1 (en) * 2021-10-06 2023-04-13 Tokyo Electron Limited Method for etching of metal
CN116390324B (zh) * 2023-05-25 2023-08-29 之江实验室 狭缝波导加速结构和基于狭缝波导加速结构的加速器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1199920A (zh) * 1997-03-27 1998-11-25 佳能株式会社 半导体衬底及其制备方法
US6245645B1 (en) * 1998-07-07 2001-06-12 Shin-Etsu Handotai Co., Ltd. Method of fabricating an SOI wafer

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0830273B2 (ja) * 1986-07-10 1996-03-27 株式会社東芝 薄膜形成方法及び装置
US4780334A (en) * 1987-03-13 1988-10-25 General Electric Company Method and composition for depositing silicon dioxide layers
JPH0254532A (ja) * 1988-08-17 1990-02-23 Sony Corp Ｓｏｉ基板の製造方法
JPH0547726A (ja) * 1991-08-20 1993-02-26 Fujitsu Ltd 半導体装置の製造方法
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3048754B2 (ja) * 1992-06-25 2000-06-05 日本電気株式会社 半導体基板
JPH08255762A (ja) * 1995-03-17 1996-10-01 Nec Corp 半導体デバイスの製造方法
JP3265227B2 (ja) 1996-05-15 2002-03-11 株式会社半導体エネルギー研究所 ドーピング装置およびドーピング処理方法
US5892235A (en) 1996-05-15 1999-04-06 Semiconductor Energy Laboratory Co., Ltd. Apparatus and method for doping
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
US6027988A (en) 1997-05-28 2000-02-22 The Regents Of The University Of California Method of separating films from bulk substrates by plasma immersion ion implantation
JPH1197379A (ja) 1997-07-25 1999-04-09 Denso Corp 半導体基板及び半導体基板の製造方法
US6548382B1 (en) * 1997-07-18 2003-04-15 Silicon Genesis Corporation Gettering technique for wafers made using a controlled cleaving process
US6534380B1 (en) 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
US6388652B1 (en) 1997-08-20 2002-05-14 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
JPH11163363A (ja) * 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH11307472A (ja) 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd 水素イオン剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP2000012864A (ja) 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP3358550B2 (ja) * 1998-07-07 2002-12-24 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
US6271101B1 (en) 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP2000077287A (ja) * 1998-08-26 2000-03-14 Nissin Electric Co Ltd 結晶薄膜基板の製造方法
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000124092A (ja) 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
EP1039513A3 (en) 1999-03-26 2008-11-26 Canon Kabushiki Kaisha Method of producing a SOI wafer
JP2000307089A (ja) * 1999-04-26 2000-11-02 Toyota Central Res & Dev Lab Inc ＳｉＣ層を有する基板の製造方法
JP3943782B2 (ja) 1999-11-29 2007-07-11 信越半導体株式会社 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ
US6902987B1 (en) * 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
JP2001274368A (ja) * 2000-03-27 2001-10-05 Shin Etsu Handotai Co Ltd 貼り合わせウエーハの製造方法およびこの方法で製造された貼り合わせウエーハ
US7183177B2 (en) * 2000-08-11 2007-02-27 Applied Materials, Inc. Silicon-on-insulator wafer transfer method using surface activation plasma immersion ion implantation for wafer-to-wafer adhesion enhancement
JPWO2003049189A1 (ja) * 2001-12-04 2005-04-21 信越半導体株式会社 貼り合わせウェーハおよび貼り合わせウェーハの製造方法
JP4772258B2 (ja) 2002-08-23 2011-09-14 シャープ株式会社 Ｓｏｉ基板の製造方法
US7119365B2 (en) 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
JP4289837B2 (ja) * 2002-07-15 2009-07-01 アプライド マテリアルズ インコーポレイテッド イオン注入方法及びｓｏｉウエハの製造方法
JP2004055750A (ja) * 2002-07-18 2004-02-19 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
JP4328067B2 (ja) * 2002-07-31 2009-09-09 アプライド マテリアルズ インコーポレイテッド イオン注入方法及びｓｏｉウエハの製造方法、並びにイオン注入装置
JP2004134675A (ja) * 2002-10-11 2004-04-30 Sharp Corp Ｓｏｉ基板、表示装置およびｓｏｉ基板の製造方法
RU2217842C1 (ru) * 2003-01-14 2003-11-27 Институт физики полупроводников - Объединенного института физики полупроводников СО РАН Способ изготовления структуры кремний-на-изоляторе
JP4415588B2 (ja) * 2003-08-28 2010-02-17 株式会社Ｓｕｍｃｏ 剥離ウェーハの再生処理方法
JP5110772B2 (ja) 2004-02-03 2012-12-26 株式会社半導体エネルギー研究所 半導体薄膜層を有する基板の製造方法
JP4609985B2 (ja) * 2004-06-30 2011-01-12 ルネサスエレクトロニクス株式会社 半導体チップおよびその製造方法ならびに半導体装置
EP1667223B1 (en) * 2004-11-09 2009-01-07 S.O.I. Tec Silicon on Insulator Technologies S.A. Method for manufacturing compound material wafers
JP4594121B2 (ja) * 2005-02-03 2010-12-08 信越化学工業株式会社 Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
JP4977999B2 (ja) * 2005-11-21 2012-07-18 株式会社Ｓｕｍｃｏ 貼合せ基板の製造方法及びその方法で製造された貼合せ基板
US7781309B2 (en) * 2005-12-22 2010-08-24 Sumco Corporation Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method
US20070148917A1 (en) * 2005-12-22 2007-06-28 Sumco Corporation Process for Regeneration of a Layer Transferred Wafer and Regenerated Layer Transferred Wafer
US7829436B2 (en) * 2005-12-22 2010-11-09 Sumco Corporation Process for regeneration of a layer transferred wafer and regenerated layer transferred wafer
US7608521B2 (en) * 2006-05-31 2009-10-27 Corning Incorporated Producing SOI structure using high-purity ion shower
JP2008153411A (ja) * 2006-12-18 2008-07-03 Shin Etsu Chem Co Ltd Ｓｏｉ基板の製造方法
US7759233B2 (en) * 2007-03-23 2010-07-20 Micron Technology, Inc. Methods for stressing semiconductor material structures to improve electron and/or hole mobility of transistor channels fabricated therefrom, and semiconductor devices including such structures
US7939424B2 (en) * 2007-09-21 2011-05-10 Varian Semiconductor Equipment Associates, Inc. Wafer bonding activated by ion implantation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1199920A (zh) * 1997-03-27 1998-11-25 佳能株式会社 半导体衬底及其制备方法
US6245645B1 (en) * 1998-07-07 2001-06-12 Shin-Etsu Handotai Co., Ltd. Method of fabricating an SOI wafer

Also Published As

Publication number Publication date
JP5522917B2 (ja) 2014-06-18
US7989305B2 (en) 2011-08-02
CN101409222A (zh) 2009-04-15
US8409966B2 (en) 2013-04-02
US20110263096A1 (en) 2011-10-27
JP2009111362A (ja) 2009-05-21
US20090098704A1 (en) 2009-04-16

Similar Documents

Publication Publication Date Title
CN101409222B (zh) Soi衬底的制造方法
CN101425455B (zh) 半导体衬底及其制造方法、以及半导体装置的制造方法
CN102324398B (zh) 半导体衬底的制造方法、半导体装置及其制造方法
CN101303967B (zh) 半导体装置的制造方法
US8951878B2 (en) Method for manufacturing SOI substrate and semiconductor device
KR101494627B1 (ko) 반도체 기판 및 반도체 장치의 제작 방법
CN101308783B (zh) 半导体衬底、半导体装置、以及其制造方法
KR101498576B1 (ko) 반도체 장치의 제작 방법
US8432021B2 (en) Manufacturing method of SOI substrate
CN101669193A (zh) Soi衬底及其制造方法和半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130102

Termination date: 20171010