CN101447408A - 基板处理系统及基板处理方法 - Google Patents

基板处理系统及基板处理方法 Download PDF

Info

Publication number
CN101447408A
CN101447408A CNA2008101796323A CN200810179632A CN101447408A CN 101447408 A CN101447408 A CN 101447408A CN A2008101796323 A CNA2008101796323 A CN A2008101796323A CN 200810179632 A CN200810179632 A CN 200810179632A CN 101447408 A CN101447408 A CN 101447408A
Authority
CN
China
Prior art keywords
coating
substrate
handling part
development treatment
exposure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101796323A
Other languages
English (en)
Other versions
CN101447408B (zh
Inventor
山本雄一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101447408A publication Critical patent/CN101447408A/zh
Application granted granted Critical
Publication of CN101447408B publication Critical patent/CN101447408B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67225Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one lithography chamber
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/708Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/70975Assembly, maintenance, transport or storage of apparatus
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691Handling of masks or workpieces
    • G03F7/70733Handling masks and workpieces, e.g. exchange of workpiece or mask, transport of workpiece or mask
    • G03F7/7075Handling workpieces outside exposure position, e.g. SMIF box
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically

Abstract

本发明提供一种基板处理系统及基板处理方法。该基板处理系统包括:承载块(S1);处理块(S2),具有对从承载块(S1)逐块搬入的基板进行第1次涂敷处理的第一涂敷处理部(31)、进行第1次显影处理的第一显影处理部(41)、进行第2次涂敷处理的第二涂敷处理部(32)、以及进行第2次显影处理的第二显影处理部(42);接口块(S3),在与曝光装置之间交接基板;以及在它们之间搬运基板的基板搬运机构,可对应对一个基板进行至少两次曝光的曝光装置。

Description

基板处理系统及基板处理方法
技术领域
本发明涉及例如适合对半导体晶片等基板的被加工膜进行多次图案化的技术的基板处理系统及基板处理方法。
背景技术
在半导体器件的制造过程中,为了在被处理基板即半导体晶片(以下,只称为晶片)上形成电路图案,采用光刻技术。在采用光刻法形成电路图案时,按以下步骤进行:在晶片上涂敷抗蚀剂液而形成抗蚀剂膜,对该抗蚀剂膜照射光,以与电路图案对应的方式对抗蚀剂膜进行曝光,然后,对它进行显影处理。
最近,半导体器件因提高动作速度等需求而具有高集成化的倾向,因此在光刻技术上要求形成在晶片上的电路图案的精密化。因此,一直以来致力于曝光用光的短波长化,但是目前不能充分对应45nm节点(node)以下超精密的半导体器件。
于是,作为能够应对45nm节点以下超精密半导体器件的图案化技术,提出了在形成一层图案时进行多次图案化的技术方案(例如,日本特开平7-147219号公报)。其中,将进行两次图案化的技术称为双重图案化(double patterning)。
在双重图案化中为了形成一层图案,在不同曝光图案的情况下进行两次曝光,因此在采用传统装置时需要重复两次的光刻和蚀刻工序。但是,该方法中,用以形成一层图案的成本会变成两倍,并且,工序也变长,因此生产性方面有问题。为了解决这种问题,研究了在不同曝光图案的情况下重复两次的光刻后进行蚀刻的方式。
但是,目前还没有建立在这种方式下高效率地进行双重图案化的系统或方法。
发明内容
本发明的目的在于提供可对1层高效率地进行多次图案化的基板处理系统及基板处理方法。
本发明的第一观点中提供一种基板处理系统,包括:承载块(carryblock),进行收容多块基板的承载器的搬入及搬出;处理部,对从承载块逐块搬入的基板进行形成包含感光材料膜的涂敷膜的涂敷处理及将以规定的曝光图案曝光的所述感光材料膜显影的显影处理;接口块(interface block),在所述处理部与将所述感光材料膜以规定的曝光图案曝光的曝光装置之间交接基板;以及基板搬运机构,在它们之间搬运基板,所述基板处理系统可对应对一个基板进行至少两次曝光的曝光装置,所述处理部包括:进行对应于第1次曝光的第1次涂敷处理的第一涂敷处理部、进行第1次显影处理的第一显影处理部、进行对应于第2次曝光的第2次涂敷处理的第二涂敷处理部、以及进行第2次显影处理的第二显影处理部。
在上述第一观点中,所述接口块的结构可包括进行多块基板的缓冲的缓冲部。
本发明的第二观点中提供一种基板处理系统,包括:承载块,进行收容多块基板的承载器的搬入及搬出;处理部,对从承载块逐块搬入的基板进行形成包含感光材料膜的涂敷膜的涂敷处理及将以规定的曝光图案曝光的所述感光材料膜显影的显影处理;接口块,在所述处理部与将所述感光材料膜以规定的曝光图案曝光的曝光装置之间交接基板;以及基板搬运机构,在它们之间搬运基板,所述基板处理系统可对应对一个基板进行至少两次曝光的曝光装置,所述处理部包括:进行对应于第1次曝光的第1次涂敷处理的第一涂敷处理部、进行第1次显影处理的第一显影处理部、进行对应于第2次曝光的第2次涂敷处理的第二涂敷处理部、以及进行第2次显影处理的第二显影处理部,所述接口块具有进行多块基板的缓冲的缓冲部,用所述缓冲部进行基板的缓冲,以使处理量(through put)成为曝光装置处理量的一半。
在上述第一和第二观点中,能够将所述缓冲部作成具有将基板搬入曝光装置时进行缓冲的搬入用缓冲盒。另外,能够将所述缓冲部作成还具有对从曝光装置搬出的基板进行缓冲的搬出用缓冲盒。还有,所述搬入用缓冲盒或所述搬入用及所述搬出用缓冲盒最好包括用于第1次曝光的和用于第2次曝光的。
另外,最好还具备搬运控制机构,用于对所述基板搬运机构进行的基板的搬运进行控制,所述搬运控制机构控制所述搬运机构,以使基板从所述承载块的承载器搬运到所述处理部的所述第一涂敷处理部,在所述第一涂敷处理部中的涂敷处理结束后,使该基板经由所述接口块搬运到所述曝光装置,在所述曝光装置中第1次曝光之后,使该基板经由所述接口块搬运到所述处理部的所述第一显影处理部,在所述第一显影处理部中的显影处理结束后,使该基板搬运到所述第二涂敷处理部,在所述第二涂敷处理部中的涂敷处理结束后,使该基板经由所述接口块搬运到所述曝光装置,在所述曝光装置中第2次曝光之后,使该基板经由所述接口块搬运到所述处理部的所述第二显影处理部,在所述第二显影处理部中的显影处理结束后,使该基板收容于所述承载块的承载器中。
另外,所述第一涂敷处理部、所述第一显影处理部、所述第二涂敷处理部和所述第二显影处理部可作成为上下层叠的结构。这时,可以作成使在所述第二显影处理部上层叠所述第一涂敷处理部而成的第一层叠体和在所述第一显影处理部上层叠所述第二涂敷处理部而成的第二层叠体并排的结构。另外,最好是,所述第一涂敷处理部及所述第二涂敷处理部包括集成了用于涂敷感光材料膜的单元的感光材料膜涂敷处理层,所述第一显影处理部及所述第二显影处理部包括集成了用于进行显影处理的单元的显影处理层,所述搬运机构包括:主搬运装置,在所述感光材料膜涂敷处理层内及所述显影处理层内进行分别对各单元的基板搬运;以及交接机构,分别对所述第一层叠体及所述第二层叠体纵向连接各处理层。
另外,所述第一涂敷处理部能够作成除了包括所述感光材料膜涂敷处理层以外,还包括:集成了用于在所述感光材料膜的下部形成防反射膜的单元的下部防反射膜涂敷处理层及集成了用于在所述感光材料膜的上部形成防反射膜的单元的上部防反射膜涂敷处理层中的至少一个。另外,所述第二涂敷处理部能够作成除了包括所述感光材料膜涂敷处理层以外,还包括:集成了对第一涂敷处理部中涂敷处理来形成的涂敷膜进行清洗处理及表面处理中的至少一种的单元的清洗/表面处理层。这时,所述清洗/表面处理层进行的表面处理可为固化(cure)处理。另外,所述第二涂敷处理部能够作成除了包括所述感光材料膜涂敷处理层以外,还包括:集成了用于在所述感光材料膜的上部形成防反射膜的单元的上部防反射膜涂敷处理层。
本发明的第三观点中提供一种基板处理方法,所采用的基板处理系统包括:承载块,进行收容多块基板的承载器的搬入及搬出;处理部,对从承载块逐块搬入的基板进行形成包含感光材料膜的涂敷膜的涂敷处理及将以规定的曝光图案曝光的所述感光材料膜显影的显影处理;接口块,在所述处理部与将所述感光材料膜以规定的曝光图案曝光的曝光装置之间交接基板;以及基板搬运机构,在它们之间搬运基板,所述处理部包括:进行对应于第1次曝光的第1次涂敷处理的第一涂敷处理部、进行第1次显影处理的第一显影处理部、进行对应于第2次曝光的第2次涂敷处理的第二涂敷处理部、以及进行第2次显影处理的第二显影处理部,所述基板处理系统可对应对一个基板进行至少两次曝光的曝光装置,在该基板处理方法中,使基板从所述承载块的承载器搬运到所述处理部的所述第一涂敷处理部,在所述第一涂敷处理部中的涂敷处理结束后,使该基板经由所述接口块搬运到所述曝光装置,在所述曝光装置中第1次曝光之后,使该基板经由所述接口块搬运到所述处理部的所述第一显影处理部,在所述第一显影处理部中的显影处理结束后,使该基板搬运到所述第二涂敷处理部,在所述第二涂敷处理部中的涂敷处理结束后,使该基板经由所述接口块搬运到所述曝光装置,在所述曝光装置中第2次曝光之后,使该基板经由所述接口块搬运到所述处理部的所述第二显影处理部,在所述第二显影处理部中的显影处理结束后,使该基板收容于所述承载块的承载器中。
本发明的第四观点中提供一种基板处理方法,所采用的基板处理系统包括:承载块,进行收容多块基板的承载器的搬入及搬出;处理部,对从承载块逐块搬入的基板进行形成包含感光材料膜的涂敷膜的涂敷处理及将以规定的曝光图案曝光的所述感光材料膜显影的显影处理;接口块,在所述处理部与将所述感光材料膜以规定的曝光图案曝光的曝光装置之间交接基板;以及基板搬运机构,在它们之间搬运基板,所述处理部包括:进行对应于第1次曝光的第1次涂敷处理的第一涂敷处理部、进行第1次显影处理的第一显影处理部、进行对应于第2次曝光的第2次涂敷处理的第二涂敷处理部、以及进行第2次显影处理的第二显影处理部,所述基板处理系统可对应对一个基板进行至少两次曝光的曝光装置,在该基板处理方法中,用所述接口块进行基板的缓冲,使处理量成为曝光装置处理量的一半。
本发明的第五观点中提供一种计算机可读存储介质,该介质中存储了计算机上工作的用于控制基板处理系统的程序,该基板处理系统包括:承载块,进行收容多块基板的承载器的搬入及搬出;处理部,对从承载块逐块搬入的基板进行形成包含感光材料膜的涂敷膜的涂敷处理及将以规定的曝光图案曝光的所述感光材料膜显影的显影处理;接口块,在所述处理部与将所述感光材料膜以规定的曝光图案曝光的曝光装置之间交接基板;以及基板搬运机构,在它们之间搬运基板,所述处理部包括:进行对应于第1次曝光的第1次涂敷处理的第一涂敷处理部、进行第1次显影处理的第一显影处理部、进行对应于第2次曝光的第2次涂敷处理的第二涂敷处理部、以及进行第2次显影处理的第二显影处理部,所述基板处理系统可对应对一个基板进行至少两次曝光的曝光装置,所述程序在执行时,令计算机对所述基板处理系统进行控制,以进行上述任一种基板处理方法。
附图说明
图1是表示本发明的一实施方式的基板处理系统的概略透视图。
图2是表示图1的基板处理系统的DEV层部分的概略水平剖视图。
图3是图1的基板处理系统的概略侧视图。
图4是表示DEV层的布局的透视图。
图5A及图5B是表示DEV层的显影单元的概略水平剖视图及概略纵剖面。
图6是表示DEV层的加热单元和主臂的纵剖视图。
图7是表示C/S层中的固化单元的剖视图。
图8是表示搬运层的剖视图。
图9是示意地表示接口臂的透视图。
图10是控制本实施方式的基板处理系统的控制系统的示图。
图11A至图11F是用于说明重复两次光刻的图案化的类型的双重图案化的顺序的图。
图12是本实施方式的基板处理系统和曝光装置中的处理动作的示意图。
具体实施方式
以下,参照附图,就本发明的实施方式进行具体说明。图1是表示本发明的一实施方式的基板处理系统的概略透视图;图2是表示图1的基板处理系统的DEV层部分的概略水平剖视图;图3是图1的基板处理系统的概略侧视图。
该基板处理系统100构成为对晶片进行包含光刻胶的涂敷膜的涂敷处理及曝光后的显影处理,且对应于进行两次图案化的双重图案化,设置在大气气氛中的无尘室(clean room)内。基板处理系统100包括用于搬入或搬出收容多块被处理基板即晶片W的承载器20的承载块S1;对晶片W进行形成包含感光材料即光刻胶膜的涂敷膜的涂敷处理和将以规定的曝光图案曝光的光刻胶膜显影的显影处理的处理块S2;以及接口块S3,在接口块S3上连接了曝光装置200的状态下被使用。
如图1所示,承载块S1的下部设有控制基板处理系统100全体的控制部10。对该控制部10在后面作详细说明。另外,在曝光装置200中也设有控制部(未图示)。
还有,在图1~图3中,基板处理系统100的宽度方向为X方向,与X方向正交的承载块S1、处理块S2、接口块S3的排列方向为Y方向,竖直方向为Z方向。
承载块S1设有可载放多个承载器20的载放台21、从该载放台21看设置在前方壁面的开合部22、以及用于经由开合部22进行对承载器20的晶片W的搬运的转接(transfer)臂C。该转接臂C构成为自由进退、自由升降、绕竖直轴自由旋转、在承载器20的排列方向上自由移动。
处理块S2成为周围被框体24包围的状态,并连接在承载块S1上。处理块S2具有多个处理层层叠而成的第一和第二子块SB1、SB2,它们在Y方向上并排。
在第一子块SB1中,下侧配置了进行第2次显影处理的第二显影处理部42,其上配置了进行第1次涂敷处理的第一涂敷处理部31。第二显影处理部42构成为两个具有相同结构的显影处理层(DEV层)B1呈上下层叠的状态。第一涂敷处理部31具有由下而上依次将用于进行在抗蚀剂膜的下层侧形成下部防反射膜的涂敷处理的下部防反射膜涂敷处理层(BCT层)B2、用于进行抗蚀剂液的涂敷处理的抗蚀剂涂敷处理层(COT层)B3、以及用于进行在抗蚀剂膜的上层侧形成上部防反射膜的涂敷处理的上部防反射膜涂敷处理层(TCT层)B4的结构。另外,第一子块SB1在第二显影处理部42和第一涂敷处理部31之间具有第一搬运层M1,在最下级具有第二搬运层M2。
在第二子块SB2中,下侧配置了进行第1次显影处理的第一显影处理部41,其上配置了进行第2次涂敷处理的第二涂敷处理部32。第一显影处理部构成为两个具有相同结构的显影处理层(DEV层)B5呈上下层叠的状态。该DEV层B5具有与DEV层B1相同的结构。第二涂敷处理部32具有在对第1次涂敷处理时的最上层即上部防反射膜上进行第2次涂敷处理时,为防止在表面上附着了微粒(particle)的状态下进行涂敷处理或产生滤取(leacing)等情况而设置的结构,即由下而上依次将用于进行上部防反射膜的清洗处理和/或固化处理等表面处理的清洗/表面处理层(C/S层)B6、用于进行抗蚀剂液的涂敷处理的抗蚀剂涂敷层(COT层)B7、以及用于进行在抗蚀剂膜的上层侧形成上部防反射膜的涂敷处理的上部防反射膜涂敷处理层(TCT层)B8层叠的结构。另外,第二子块SB2在第一显影处理部41和第二涂敷处理部32之间设有第三搬运层M3,在最下级具有第四搬运层M4。还有,在第一和第二子块SB1、SB2的各层之间是由隔板(基体)来划分。
另外,处理块S2在其承载块S1侧部分具有沿着处理层B1~B4及搬运层M1、M2在竖直方向层叠多个交接台(stage)而成的第一搬运用搁置单元T1,并且在第一子块SB1和第二子块SB2之间的部分具有沿着处理层B1~B4、搬运层M1、M2以及处理层B5~B8和搬运层M3、M4在竖直方向层叠多个交接台而成的第二搬运用搁置单元T2,在接口块S3侧部分具有沿着处理层B5~B8及搬运层M3、M4在竖直方向上层叠了多个交接台而成的第三搬运用搁置单元T3。
接着,就处理层B1~B8及搬运层M1~M4的结构进行说明。
在本实施方式中这些处理层B1~B8包含很多共同部分,各处理层以大致相同的布局构成。因此以DEV层B1为代表例并参照图4进行说明。在该DEV层B1的中央部,形成有用于沿Y方向搬运晶片W的主搬运臂(主臂)A1移动的搬运用通路R1。
在该搬运用通路R1的一侧,沿着搬运用通路R1设有显影单元3,该显影单元具备多个涂敷部,作为进行显影液的涂敷处理的液处理单元。另外,在搬运用通路R1的另一侧,沿着搬运用通路R1设有将加热/冷却系统的热处理单元多级化的4个搁置单元U1、U2、U3、U4、排气单元5。因而显影单元3和搁置单元U1~U4配置成为夹着搬运用通路R1而相对。
如图5A及图5B所示,显影单元3具有框体30,其内部排列了3个作为晶片保持部的旋转卡盘(spin chuck)31,各旋转卡盘31构成为通过驱动部32可绕竖直轴旋转,且可升降。另外,在旋转卡盘31的周围设有杯(cup)33,在该杯33的底面设有包括排气管或排水管等的排液部(未图示)。图中34是药液供给喷嘴,该药液供给喷嘴34设置成可升降,并且构成为通过驱动部35可沿引导部36在Y方向移动。
在该显影单元3中,晶片W通过主臂A1来经过面向搬运用通路R1设置的搬运口37搬入到框体30内,交接给旋转卡盘31。搬运口37可通过百叶(shutter)38来开合,通过用百叶38来堵塞搬运口37,能够防止微粒流入框体30内。然后从供给喷嘴34向该晶片W的表面供给显影液,以在晶片W的表面形成显影液的液膜,然后利用来自清洗液供给机构(未图示)的清洗液来冲洗晶片W表面的显影液,其后旋转晶片W并加以干燥,从而结束显影处理。
搁置单元U1~U4层叠了两级的热处理单元,该热处理单元用于进行显影单元3进行的处理的前处理及后处理。另外,在该搁置单元U1~U4的下部设有排气单元5。而且,热处理单元中包含了例如对曝光后的晶片W进行加热处理或者为了干燥显影处理后的晶片W而进行加热处理的加热单元4,或者该加热单元4中的在处理后将晶片W调整为规定温度的冷却单元等。具体地说DEV层B1中的搁置单元U1、U2、U3中加热单元4层叠两级,搁置单元U4中冷却单元层叠两级。
如图6所示,加热单元4具有框体40,其内部设置了基座41。在面向框体40的搬运用通路R1的部分形成了晶片W的搬运口42。在框体40中,设有用于取得粗热的冷却板43和热板44。冷却板43构成为可在图示的冷却位置和热板44上的搬运位置之间移动。图中45是用于整流的板。通过升降销47进行晶片W对冷却板43的交接,通过升降销48进行晶片W对热板44的交接及冷却板43和热板44之间的晶片W的交接。
另外,省略了构成搁置单元U4的冷却单元的详细说明,但是与加热单元4同样地具备朝着搬运用通路R1开设了搬运口42的框体,该框体内部使用例如具备水冷式冷却板结构的装置。
另外,如图6所示,排气单元5具备框体50中面向搬运用通路R1而开口的吸引口51和将框体内部的排气室53内吸引排气的排气管54,通过将排气室53内排气而呈负压状态,吸引搬运用通路R1中气体并除去微粒。
主臂A1构成为在搁置单元U1~U4的各处理单元、显影单元3、第一搬运用搁置单元T1的交接台及第二搬运用搁置单元T2的交接台之间进行晶片W的交接。如图6所示,主臂A1具备例如用于支持晶片W的背面侧周边区域的2条臂体61、62,这些臂体61、62构成为在搬运基体63上彼此独立地自由进退。另外,搬运基体63设置成为在升降基体64上绕竖直轴自由旋转。升降基体64可沿着升降引导轨道67升降。在搁置单元U1~U4的4个排气单元5的前面水平配置了引导轨道65,沿着该引导轨道65,主臂A1经由升降引导轨道67可在水平方向移动。在水平引导轨道65上对应于吸引口51的位置设有孔66,通过该孔66进行搬运用通路R1的排气。升降引导轨道67的下端部横跨引导轨道65的下端而到达排气室5内部,并结合到用于使升降引导轨道67沿着引导轨道65移动的驱动带55上。
接着,对其它处理层作简单说明。
如上所述,DEV层B5构成为与DEV层B1完全相同,通过与主臂A1完全相同结构的主臂A5来进行晶片W的搬运。另外,BCT层B2、COT层B3、B7、TCT层B4、B8的不同点是采用涂敷防反射膜用药液或者抗蚀剂膜形成用药液(抗蚀剂液)的涂敷单元来取代DEV层B1的显影单元3。这些涂敷单元的基本结构虽然与显影单元3大致相同,但是与显影单元3不同的是,一边旋转旋转卡盘一边向晶片中心滴下涂敷用药液,利用离心力来进行扩展,从而形成涂敷膜。另外,这些涂敷系统的处理层B2~B4、B7、B8在构成搁置单元U1~U4的一部分单元上与DEV层B1不同。即,除了包含与DEV层B1的搁置单元U1~U4同样的加热单元及冷却单元以外,在任一处理层上设置了曝光晶片W周边部的周边曝光单元,且COT层B3、B7的搁置单元U1~U4中包含了对晶片W进行疏水化处理的单元。还有,这些处理层B2、B3、B4、B7、B8中设有与主臂A1完全相同结构的主臂A2、A3、A4、A7、A8,由它们来进行晶片W的搬运。
清洗/表面处理层(C/S层)B6的不同点是取代DEV层B1的显影单元3而使用清洗单元。清洗单元的基本结构具有与显影单元3同样在旋转卡盘周围配置杯的结构,但与显影单元3不同的是一边使旋转卡盘旋转一边向晶片中心滴下纯水或清洗用药液,利用离心力来扩展,从而清洗晶片W的表面。另外,清洗/表面处理层(C/S层)B6在构成搁置单元U1~U4的一部分单元上与DEV层B1不同。即,除了包含与DEV层B1的搁置单元U1~U4同样的加热单元及冷却单元以外,还设有固化单元。如图7所示,固化单元8具有在框体81内设置晶片支持台82、并在晶片支持台82上被支持的晶片W的上方配置了紫外线灯83的结构,通过对晶片W照射紫外线来对其最上层实施固化处理。另外,在该C/S层B6中,通过具有与主臂A1完全相同结构的主臂A6来搬运晶片W。
如上所述,第一搬运层M1设于第一子块SB1上侧的DEV层B1与BCT层B2之间,用于将晶片W从与承载块S1邻接的第一搬运用搁置单元T1直接搬运到中间的第二搬运用搁置单元T2。如图8所示,该第一搬运层M1包含由隔板7a来与DEV层B1的搬运用通路R1相隔开的搬运区域P1和直通搬运部件即穿梭臂7。穿梭臂7具有用于支持晶片W的背面侧周边区域的臂体71,该臂体71构成为在搬运基体72上自由进退。另外,搬运基体72设置成为在移动基体73上绕竖直轴自由旋转。在穿梭臂7的背面侧沿着搬运区域P1水平设置框体70。在框体70内部排气室70a中包含用于移动穿梭臂7的驱动部(未图示)。在框体70的前面设有用于在水平方向引导穿梭臂7的引导轨道74,该引导轨道74沿着框体70的前面在水平方向延伸。
另外,框体70具备面向搬运区域P1而开口的吸引口75,在所述引导轨道74上沿着横向隔着间隔设有孔74a,以使该孔74a与该吸引口75重叠。在排气室70a的与搬运区域P1的相反侧,在横向隔着间隔多处开设了排气口77,排气口77上连接了用于将排气室70a内吸引排气的排气管78。经由该排气管78使排气室70a呈负压状态,以使搬运区域P1中的气体流入排气室70a中。在搬运区域P1设置例如气体导入部79,使该气体导入部79在横向上覆盖整个搬运区域P1。在气体导入部79隔着一定间隔设有气体导入口(未图示),以向搬运区域P1供给洁净气体。如此通过向搬运区域P1供给洁净气体的同时,通过所述排气室70a对搬运区域P1进行排气,能够除去搬运区域P1的微粒。这时,通过调整洁净气体的供给和排气,控制搬运区域P1的压力,使该压力与无尘室内的压力相比稍呈正压,能够抑制微粒从外部流入搬运区域P1。
第二搬运层M2设于第一子块SB1的最下级,除了从第二搬运用搁置单元T2以直行方式将晶片W搬运到第一搬运用搁置单元T1以外,构成为与第一搬运层M1完全相同。另外,第三搬运层M3设于第二子块SB2上侧的DEV层B5和C/S层B6之间,除了从中间的第二搬运用搁置单元T2以直行方式将晶片W搬运到与接口块S3邻接的第三搬运用搁置单元T3以外,构成为与第一搬运层M1完全相同。第四搬运层M4设于第二子块SB2的最下级,除了从第三搬运用搁置单元T3搬运晶片到第二搬运用搁置单元T2以外,构成为与第一搬运层M1完全相同。
第一子块SB1的处理层B1~B4的搬运用通路R1及搬运层M1、M2的搬运区域P1中的与承载块S1邻接的区域,成为第一晶片交接区域R2,所述第一搬运用搁置单元T1设置在该交接区域R2中。另外,在交接区域R2中设有用于对该搬运用搁置单元T1进行晶片W的交接的升降搬运部件即交接臂D1。
该第一搬运用搁置单元T1在对应于第二搬运层M2的位置设有交接台TRSB,在对应于各DEV层B1的位置设有交接台TRS1,在对应于第一搬运层M1的位置设有交接台TRSA,在对应于BCT层B2的位置设有两个交接台TRS2,在对应于COT层B3的位置设有两个交接台TRS3,在对应于TCT层B4的位置设有两个交接台TRS4。
转接臂C可从与第一搬运用搁置单元T1的最下级的第二搬运层M2对应的交接台TRSB进入(access)到与BCT层B2对应的交接台TRS2。另外,交接臂D1可从最下级的交接台TRSB进入到与TCT层B4对应的最上级的交接台TRS4。
交接臂D1构成为可进退及升降,以能够从最下级的第二搬运层M2移动到最上级的TCT层B4的各层,向设于各层中的交接台TRSB~TRS4交接晶片W。
另外,穿梭臂7可进入与第一和第二搬运层M1、M2对应的交接台TRSA、TRSB中,各处理层的主臂A1~A4可分别进入与DEV层B1、BCT层B2、COT层B3、TCT层B4分别对应的交接台TRS1~TRS4中。
第一子块SB1的处理层B1~B4的搬运用通路R1及搬运层M1、M2的搬运区域P1与第二子块SB2的处理层B5~B8的搬运用通路R1及搬运层M3、M4的搬运区域P1之间的区域,成为第二晶片交接区域R3,所述第二搬运用搁置单元T2设于该交接区域R3中。另外,在交接区域R3中设有用于对该搬运用搁置单元T2进行晶片W的交接的升降搬运部件即交接臂D2。
该第二搬运用搁置单元T2在对应于第四搬运层M4的位置设有交接台TRSD,在对应于各DEV层B5的位置设有交接台TRS5,在对应于第三搬运层M3的位置设有交接台TRSC,在对应于C/S层B6的位置设有两个交接台TRS6,在对应于COT层B7的位置设有两个交接台TRS7,在对应于TCT层B8的位置设有两个交接台TRS8。
第二交接臂D2可从最下级的交接台TRSD进入到与TCT层B8对应的最上级的交接台TRS8。因而,第二交接臂D2构成为可进退及升降,以能够从最下级的第四搬运层M4移动到最上级的TCT层B8的各层,对设于各层中的交接台TRSD~TRS8进行晶片W的交接。
另外,穿梭臂7可进入与第三和第四搬运层M3、M4对应的交接台TRSC、TRSD中,各处理层的主臂A5~A8可分别进入与DEV层B5、C/S层B6、COT层B7、TCT层B8分别对应的交接台TRS5~TRS8中。
与DEV层B5的搬运用通路R1及第三和第四搬运层M3、M4的搬运区域P1中的接口块S3邻接的区域,成为第三晶片交接区域R4,如图2所示,所述第三搬运用搁置单元T3设置在该区域R4中。
该第三搬运用搁置单元T3在对应于第四搬运层M4的位置设有交接台TRSF,在对应于各DEV层B1的位置设有交接台TRS9,在对应于第三搬运层M3的位置设有交接台TRSE。
而且,穿梭臂7可进入与第三和第四搬运层M3、M4对应的交接台TRSE、TRSF中,主臂A5可进入与DEV层B5对应的交接台TRS9中。
交接台TRS1~TRS9及TRSA~TRSF具有完全相同的结构,例如具备直方体形的框体,在该框体内设有载放晶片W的台,另外,设有在该台上自由突没的销。另外,台包括将晶片W的温度调节为予定温度的机构。而且,各臂经由框体的朝着各臂的侧面上设置的搬运口进入到所述框体内,经由所述销,各臂保持从台面浮上的晶片W的背面并可搬运,另外,将晶片W交接给从各臂突出的所述销上,通过降下所述销来能够在台上载放晶片W。
另外,在本实施方式中处理层B2~B4、B6~B8各设有两个交接台,DEV层B1、B5及搬运层M1~M4中各设有一个,但并不受此限,各层的交接台的个数可根据预定的搬运顺序来适当地决定。
接口块S3设有向曝光装置200搬入晶片W时,以及从曝光装置200搬出晶片W时可令多个晶片W一时待机的缓冲部9。缓冲部9包括:收容第1次曝光时要搬入到曝光装置200的晶片W的第一搬入缓冲盒(BuIN1)91;收容第1次曝光结束后从曝光装置200取出的晶片W的第一搬出缓冲盒(BuOUT1)92;收容第2次曝光时要搬入到曝光装置200的晶片W的第二搬入缓冲盒(BuIN2)93;以及收容第2次曝光结束后从曝光装置200取出的晶片W的第二搬出缓冲盒(BuOUT2)94,由上而下配置了第二搬入缓冲盒(BuIN2)93、第一搬入缓冲盒(BuIN1)91、第一搬出缓冲盒(BuOUT1)92、第二搬出缓冲盒(BuOUT2)94(图3参照)。
另外,在缓冲部9的处理块S2侧设有用于将涂敷后的晶片W搬入到搬入缓冲盒91或93的搬入用接口臂E1及用于从搬出缓冲盒92或94搬出晶片W的搬出用接口臂E2。这些接口臂E1及E2还可进入上述搬运用搁置单元T3的交接台TRS9、TRSE、TRSF,将晶片W向搬入缓冲盒91或93搬入时,利用第三搬运层M3的穿梭臂7将晶片W交接给交接台TRSE后,利用搬入用接口臂E1来搬入,要将从搬出缓冲盒92或94搬出的晶片W回交给时,利用搬出用接口臂E2来交接给交接台TRS9或TRSF。
另外,设有在缓冲部9与曝光装置200之间搬运用于第1次曝光的晶片W的第1次曝光用接口臂E3和在缓冲部9与曝光装置200之间搬运用于第2次曝光的晶片的第2次曝光用接口臂E4。
这些接口臂E1~E4具有相同的结构,例如图9所示,用于支持晶片W背面侧中央区域的1条臂111设置成沿基座112自由进退。所述基座112设置成在升降台113上安装为通过旋转机构114绕竖直轴自由旋转,并沿着升降轨道115自由升降。从而,臂111结构是可进退、升降、绕竖直轴旋转。还有,上述交接臂D1、D2除了不绕竖直轴旋转外,具有与接口臂E1~E4相同的结构。
接着,对控制部10进行说明。图10是表示控制部10的要部的块图。
该控制部10包括:控制器11,该控制器11具备微处理器(MPU),该微处理器对基板处理系统100的主臂A1~A8、穿梭臂7、转接臂C、交接臂D1、D2、接口臂E1~E4等晶片搬运系统、承载块S1、处理块S2、接口块S3的各单元等各构成部进行控制;用户接口12,由操作员为了管理基板处理系统100的各构成部而进行诸如指令的输入操作的键盘或以可视化方式显示基板处理系统100各构成部的运行状况的诸如显示器来构成;以及存储部13,存储了处理所需的处理方案(recipe)等信息。
存储部13存放了用于由控制器11的控制来实现基板处理系统100中执行的各种处理的控制程序、或提供诸如基板处理系统100的处理顺序或晶片W的搬运调度(schedule)的程序即处理方案等。搬运调度的处理方案依照处理种类指定晶片W的搬运路径(放置晶片W的交接台或单元等模块的序号),令操作员可从多个处理方案中选择执行的处理方案。处理方案等控制程序存储在存储部13中的存储介质中。存储介质可为硬盘等固定物,也可为CDROM、DVD、快闪存储器等可携带物。另外,也可从其它装置例如经由专线适当地传输处理方案。
接着,就如上构成的基板处理系统100对晶片W的处理动作进行说明。
开始,先参照图11A至图11F,就本实施方式的基板处理系统100中实施的、用于在晶片W的规定膜上形成精密图案的双重图案化进行说明。还有,在这里为了简化目的,仅绘出了基板、被蚀刻膜和抗蚀剂膜,但实际图案中适当地配置了防反射膜、基底膜、硬膜(hard mask)层、蚀刻阻挡层等。
首先,如图11A所示,在半导体基板(晶片)301上形成的被蚀刻膜302上,进行第1次抗蚀剂涂敷处理来形成抗蚀剂膜303(第1次涂敷)。
接着,如图11B所示,进行第1次曝光及第1次显影处理来形成具有图案部分304的第1次抗蚀剂图案(第1次图案化)。
接着,如图11C所示,对图案部分304进行表面处理(固化(cure)、涂敷等),形成表面处理部分305,以防止第1次图案部分304和其后的第2次涂敷时的抗蚀剂发生滤取等而对图案部分304产生的负面影响(图案的表面处理)。
接着,如图11D所示,从第1次的抗蚀剂图案上方开始进行第2次抗蚀剂涂敷处理来形成抗蚀剂膜306(第2次涂敷)。
接着,如图11E所示,进行第2次曝光及第2次显影处理,在第1次图案部分304的彼此邻接的图案之间形成图案部分307,得到精密图案(第2次图案化)。
然后,用个别设置的蚀刻装置来蚀刻已结束第2次图案化的晶片,形成如图11F所示的精密的蚀刻图案(蚀刻)。
在基板处理系统100中,通过以下的处理动作进行如图11中例示的两次图案化。
图12是本实施方式的基板处理系统100和曝光装置200中的处理动作的示意图。图12中,黑箭头表示第1次图案化的处理,白箭头表示第2次图案化的处理。本实施方式中,如图12所示,在承载块S1上放置收容了第一批的多个晶片W的承载器20,从该承载器20中逐块地取出晶片W,在第一涂敷处理部31中进行第1次抗蚀剂膜等的形成,然后,依次搬入接口块S3的缓冲部9的第一搬入缓冲盒(BuIN1)91中。在一批的晶片W停滞在第一搬入缓冲盒(BuIN1)91的时刻,向曝光装置200的台201依次搬运晶片W,开始第1次曝光处理。
将搭载了随后的第二批晶片W的承载器20置于承载块S1上,从该承载器20中逐块取出晶片W,同样地进行第1次的抗蚀剂膜形成,并依次搬入第一搬入缓冲盒(BuIN1)91中,在一批的晶片W停滞在第一搬入缓冲盒(BuIN1)91的时刻,将晶片W依次向曝光装置200的台201搬运,同样地开始第1次曝光处理。
另一方面,结束第1次曝光而被搬出到台201上的第一批晶片W依次被搬入第一搬出缓冲盒(BuOUT1)92中。然后,从该第一搬出缓冲盒(BuOUT1)92依次取出晶片W,在第一显影处理部41进行第1次显影处理。然后,对第1次显影处理后的晶片W继续在第二涂敷处理部32进行第2次的抗蚀剂膜等的形成,然后,依次搬入接口块S3的缓冲部9的第二搬入缓冲盒(BuIN2)93中。
这时,在曝光装置200中,第二批晶片W的第1次曝光结束的时刻交换调制盘(retiule)来对应第2次曝光。在该作业结束后,首批晶片W停滞在第二搬入缓冲盒(BuIN2)93中的时刻,向曝光装置200的台201依次搬运晶片,开始第2次曝光处理。
在这些处理中途的适当时期,开始第三批、第四批晶片W的处理。
在第2次曝光结束之后,被搬出到台201上的第一批晶片W,被依次搬入第二搬出缓冲盒(BuOUT2)94中。然后,依次从该第二搬出缓冲盒(BuOUT2)94取出晶片W,在第二显影处理部42进行第2次显影处理,结束了第2次显影处理的晶片W返回到承载器20上。第二批晶片W也同样在第1次曝光之后,同样进行第一显影处理部41中的第1次显影处理、以及第二涂敷处理部32中的第2次的抗蚀剂膜形成处理,在进行了第2次曝光之后,进行第2次显影处理而返回到承载器20上。
对多批晶片W连续实施以上处理,但是如上所述,在本实施方式的基板处理系统100中,由独立的处理部进行第1次涂敷、显影处理及第2次涂敷、显影处理,因此无需将晶片W取到外部而能够连续进行两次图案化。因此,可以极高的效率进行双重图案化。另外,如此在曝光装置200中进行两次曝光动作,而基板处理系统100用独立的处理部来进行第1次涂敷、显影处理及第2次涂敷、显影处理。因而,在正常状态下,基板处理系统100中的整体晶片处理的处理量可为曝光装置200处理量一半,可不必跟随曝光装置的高处理量,可减轻对基板处理系统100的负担。即,在双重图案化处理中,曝光装置的处理量要求在200~300块/小时,采用传统的涂敷/显影系统时,必须配合曝光装置的处理量,将目前的100~150块/小时提高到200~300块/小时,这对装置会产生极大的负担,但是通过采用本实施方式的基板处理系统100,处理量在当前的100~150块/小时即可,可减轻装置负担。
但是,连接这种处理量不同的装置后在它们之间搬运晶片时,该连接部需要晶片的缓冲。因此,在本实施方式中,设置缓冲部9进行晶片W的缓冲。具体地说,从处理量低的基板处理系统100向处理量的高的曝光装置200搬运晶片W时,若没有缓冲器,则在该部分局部处理量成为两倍,用普通的搬运臂向曝光装置200供给晶片W就跟不上,另外,在曝光装置200中的第1次曝光和第2次曝光需要交换调制盘,因此必须按批运用。因而,在本实施方式的场合,搬入用缓冲器是必须的。与之相比,从曝光装置200搬出晶片W时,只要搬运臂的性能与曝光装置200的处理量对应就可应对,因此搬出用缓冲器并不是必须的,但考虑到处理量差异,目前最好使用搬出用缓冲器。
另外,在本实施方式中,将第一涂敷处理部31、第二涂敷处理部32、第一显影处理部41、第二显影处理部42层叠设置,因此不仅是分别独立地进行每两次的抗蚀剂等的涂敷处理及显影处理的系统,而且可减小印痕(foot print)。特别是,作成在第二显影处理部42上设置第一塗布处理部31的层叠体,且作成在第一显影处理部41上设置第二涂敷处理部32的层叠体,通过并排它们,可高效率地进行晶片搬运。
而且,将进行各处理的区域(section)汇集在一层的处理层中,并将它层叠,因此从这构思也能减小系统的印痕。
另外,将各处理层配置为有效率地一笔进行每两次的抗蚀剂等的涂敷处理及显影处理时的搬运,可进一步提高处理效率。
接着,对更具体的处理动作进行说明。
从外部向承载块S1搬入收容了多个晶片的承载器20,通过转接臂C,从该承载器20内取出1块晶片W,搬入处理块S2。然后,首先在第一子块SB1的第一涂敷处理部31进行第1次涂敷处理。具体地说,首先,将晶片W从转接臂C交接给第一搬运用搁置单元T1的交接台TRS2,BCT层B2的主臂A2接受交接台TRS2上的晶片W,将晶片W按照冷却单元→防反射膜形成单元(与图5的显影单元3对应的单元)→加热单元的顺序搬运,通过依次进行规定的处理来形成下部防反射膜(BARC)。然后,将晶片W回交给交接台TRS2。
接着,通过交接臂D1,将交接台TRS2的晶片W搬运到COT层B3的交接台TRS3,COT层B3的主臂A3接受交接台TRS3上的晶片W,将晶片W按照冷却单元→抗蚀剂涂敷单元(与图5的显影单元3对应的单元)→加热单元的顺序搬运,通过依次进行规定的处理来在下部防反射膜的上层形成抗蚀剂膜。然后,将晶片W搬运到周边曝光单元进行周边部曝光处理,然后,回交给交接台TRS3。
接着,通过交接臂D1,将交接台TRS3的晶片W搬运到TCT层B4的交接台TRS4,TCT层B4的主臂A4接受交接台TRS4上的晶片W,将晶片W按照冷却单元→第二防反射膜形成单元(与图5的显影单元3对应的单元)→加热单元的顺序搬运,通过依次进行规定的处理来在抗蚀剂膜的上层形成上部防反射膜(TARC)。然后,将晶片W回交给交接台TRS4。
通过以上步骤,结束第1次涂敷处理。
然后,通过交接臂D1,将交接台TRS4的晶片W搬运到交接台TRSA。接着第一搬运层M1的穿梭臂7接受交接台TRSA上的晶片W,将朝向改变为第二搬运用搁置单元T2侧,向第二搬运用搁置单元T2侧移动,使晶片W搬运到第二搬运用搁置单元T2的交接台TRSC上。属于第二子块SB2的第三搬运层M3的穿梭臂7接受该台TRSC上的晶片W,将朝向改变为第三搬运用搁置单元T3侧,向第三搬运用搁置单元T3侧移动,使晶片W搬运到第三搬运用搁置单元T3的交接台TRSE上。通过接口块S3的搬入用接口臂E1,交接台TRSE上的晶片W搬入到缓冲部9的第一搬入缓冲盒(BuIN1)91中。
在第一搬入缓冲盒(BuIN1)91中停滞了一批晶片W的时刻,通过第1次曝光用接口臂E3,将其中的晶片W搬运到曝光装置200。然后,对搬运到曝光装置200的晶片W实施第1次曝光。
已结束了第1次曝光的晶片W,搬出到接口块S3。具体地说,通过第1次曝光用接口臂E3来搬入到第一搬出缓冲盒(BuOUT1)92。
然后,将第一搬出缓冲盒(BuOUT1)92的晶片W搬入处理块S2中,通过第二子块SB2的第一显影处理部41来进行第1次显影处理。具体地说,通过搬出用接口臂E2来取出第一搬出缓冲盒(BuOUT1)92的晶片W,搬运到对应于第三搬运用搁置单元T3的任一个DEV层B5的交接台TRS9中。然后,DEV层B5的主臂A5接受交接台TRS9上的晶片W,在该DEV层B5中,按照搁置单元U1~U4所包含的加热单元4→冷却单元→显影单元3→加热单元4→冷却单元的顺序搬运,在曝光后进行烘干(bake)处理、显影处理、二次烘干处理等规定的处理。这样将进行了显影处理的晶片W搬运到第二搬运用搁置单元T2的交接台TRS5中。通过以上步骤,结束第1次显影处理。
然后,接着由第二子块SB2的第二涂敷处理部32进行第2次涂敷处理。具体地说,首先,通过交接臂D2,将交接台TRS5上的晶片W交接给交接台TRS6,C/S层B6的主臂A6接受交接台TRS6上的晶片W,将晶片按照清洗处理单元(与图5的显影单元3对应的单元)→加热单元→冷却单元→固化单元8的顺序搬运,进行已由第1次涂敷/曝光/显影处理来形成的图案的清洗处理及表面处理,例如进行紫外线照射的固化处理。从而防止第2次涂敷处理时附着微粒或产生滤取的情况。然后,将晶片W回交给交接台TRS6。
接着,通过交接臂D2,将交接台TRS6的晶片W搬运到COT层B7的交接台TRS7上,COT层B7的主臂A7接受交接台TRS7上的晶片W,将晶片W按照冷却单元→抗蚀剂涂敷单元(与图5的显影单元3对应的单元)→加热单元的顺序搬运,通过依次进行规定的处理,在第1次涂敷处理时的上部防反射膜的上层形成抗蚀剂膜。然后,将晶片W搬运到周边曝光单元进行周边部曝光处理,然后,回交给交接台TRS7。
接着,通过交接臂D2,将交接台TRS7的晶片W搬运到TCT层B8的交接台TRS8上,TCT层B8的主臂A8接受交接台TRS8上的晶片W,将晶片W按照冷却单元→第二防反射膜形成单元(与图5的显影单元3对应的单元)→加热单元的顺序搬运,通过依次进行规定的处理来在抗蚀剂膜的上层形成上部防反射膜(TARC)。然后,将晶片W回交给交接台TRS8。
通过以上步骤,结束第2次涂敷处理。
然后,通过交接臂D2,将交接台TRS8的晶片W搬运到第二搬运用搁置单元T2的交接台TRSC上。属于第二子块SB2的第三搬运层M3的穿梭臂7接受该台TRSC上的晶片W,将朝向改变为第三搬运用搁置单元T3侧,向第三搬运用搁置单元T3侧移动,使晶片W搬运到第三搬运用搁置单元T3的交接台TRSE。通过接口块S3的搬入用接口臂E1,交接台TRSE上的晶片W搬入到缓冲部9的第二搬入缓冲盒(BuIN2)93中。
在第二搬入缓冲盒(BuIN2)93中停滞了一批的晶片W的时刻,通过第2次曝光用接口臂E4,将其中的晶片W搬运到曝光装置200。然后,对搬运到曝光装置200的晶片W实施第2次曝光。
已结束第2次曝光的晶片W,搬出到接口块S3。具体地说,通过第2次曝光用接口臂E4来搬入第二搬出缓冲箱(BuOUT2)94。
然后,将第二搬出缓冲盒(BuOUT2)94的晶片W搬入处理块S2中,由第一子块SB1的第二显影处理部42进行第2次显影处理。具体地说,利用搬出用接口臂E2取出第二搬出缓冲盒(BuOUT2)94的晶片W,搬运到与第三搬运用搁置单元T3的第四搬运层M4对应的交接单元TRSF。接着,第四搬运层M4的穿梭臂7接受交接台TRSF上的晶片W,将朝向改变为第二搬运用搁置单元T2侧,向第二搬运用搁置单元T2侧移动,使晶片W搬运到第二搬运用搁置单元T2的交接台TRSD上。然后,利用交接臂D2,将交接台TRSD的晶片W搬运到与属于第一子块SB1的第二显影处理部42的任一DEV层B1对应的交接台TRS5上。然后,DEV层B1的主臂A1接受交接台TRS5上的晶片W,在该DEV层B1中,按照搁置单元U1~U4所包含的加热单元4→冷却单元→显影单元3→加热单元4→冷却单元的顺序搬运,在曝光后进行烘干处理、显影处理、二次烘干处理等规定的处理。这样将进行了显影处理的晶片W搬运到第一搬运用搁置单元T1的交接台TRS1上。通过以上步骤,结束第2次显影处理。还有,在这种搬运顺序中,无需使用第二搬运层M2,但在系统中产生一些诸如故障的场合,可用作旁路部件,或者在处理错综复杂时可用作另一路径的搬运部件。
已结束了第2次显影处理的交接台TRS1上的晶片W,通过转接臂C收容到承载器20内。这种处理对多批晶片W连续进行。
在这种搬运程序中,在各处理层中用主臂来将晶片搬运到各单元,并进行规定的处理,在层叠的其它处理层中通过纵向的搬运机构来搬运晶片,而且利用搬运层的穿梭臂可进行旁路,因此可进行效率极高的搬运。
依据本发明的上述实施方式,可对应对一个基板进行至少两次曝光的曝光装置,且处理部包括:进行对应于第1次曝光的第1次涂敷处理的第一涂敷处理部;进行第1次显影处理的第一显影处理部;进行对应于第2次曝光的第2次涂敷处理的第二涂敷处理部;以及进行第2次显影处理的第二显影处理部。因此无需将晶片W取出到外部而能连续地进行多次图案化。因此能够以极高的效率进行多次图案化。
另外,通过在接口块设置缓冲部,使基板处理系统中的处理量成为曝光装置的一半,因此无需跟随曝光装置的高处理量,可减轻对基板处理系统的负担。
以上是本发明的典型实施方式,但本发明并不限于上述实施方式,可作各种变形。例如,在上述实施方式中,基板处理系统具有按每个处理层层叠的结构,但是只要能进行第一涂敷处理、第一显影处理、第二涂敷处理及第二显影处理,就不限于这种结构。
另外,在上述实施方式中,第1次涂敷处理形成下部防反射膜、抗蚀剂膜、上部防反射膜,但是也可只形成下部防反射膜及上部防反射膜中的任一方,也可不设置这些而仅形成抗蚀剂膜。另外,作为第2次涂敷处理,进行了作为清洗及表面处理的固化处理,然后形成了抗蚀剂膜、上部防反射膜,但是清洗及表面处理可为任一种。还有,作为表面处理进行了紫外线照射的固化处理,但可为其它能量线或采用热的处理,也可进行涂敷等其它表面处理来取代固化处理。
还有,在上述实施方式中就被处理体为半导体晶片的场合进行了说明,但本发明显然可适用于半导体晶片以外的基板,例如LCD玻璃基板等的处理系统。

Claims (18)

1.一种基板处理系统,其特征在于包括:
承载块,进行收容多块基板的承载器的搬入及搬出;
处理部,对从承载块逐块搬入的基板进行形成包含感光材料膜的涂敷膜的涂敷处理及将以规定的曝光图案曝光的所述感光材料膜显影的显影处理;
接口块,在所述处理部与将所述感光材料膜以规定的曝光图案曝光的曝光装置之间交接基板;以及
基板搬运机构,在它们之间搬运基板,
所述基板处理系统可对应对一个基板进行至少两次曝光的曝光装置,
所述处理部包括:进行对应于第1次曝光的第1次涂敷处理的第一涂敷处理部、进行第1次显影处理的第一显影处理部、进行对应于第2次曝光的第2次涂敷处理的第二涂敷处理部、以及进行第2次显影处理的第二显影处理部。
2.如权利要求1所述的基板处理系统,其特征在于:所述接口块具有进行多块基板的缓冲的缓冲部。
3.一种基板处理系统,其特征在于包括:
承载块,进行收容多块基板的承载器的搬入及搬出;
处理部,对从承载块逐块搬入的基板进行形成包含感光材料膜的涂敷膜的涂敷处理及将以规定的曝光图案曝光的所述感光材料膜显影的显影处理;
接口块,在所述处理部与将所述感光材料膜以规定的曝光图案曝光的曝光装置之间交接基板;以及
基板搬运机构,在它们之间搬运基板,
所述基板处理系统可对应对一个基板进行至少两次曝光的曝光装置,
所述处理部包括:进行对应于第1次曝光的第1次涂敷处理的第一涂敷处理部、进行第1次显影处理的第一显影处理部、进行对应于第2次曝光的第2次涂敷处理的第二涂敷处理部、以及进行第2次显影处理的第二显影处理部,
所述接口块具有进行多块基板的缓冲的缓冲部,
用所述缓冲部进行基板的缓冲,以使处理量成为曝光装置处理量的一半。
4.如权利要求2或权利要求3所述的基板处理系统,其特征在于:所述缓冲部具有将基板搬入曝光装置时进行缓冲的搬入用缓冲盒。
5.如权利要求4所述的基板处理系统,其特征在于:所述缓冲部还具有对从曝光装置搬出的基板进行缓冲的搬出用缓冲盒。
6.如权利要求5所述的基板处理系统,其特征在于:所述搬入用缓冲盒及所述搬出用缓冲盒的一方或双方包括用于第1次曝光的和用于第2次曝光的。
7.如权利要求3所述的基板处理系统,其特征在于:
还具备控制所述基板搬运机构对基板的搬运的搬运控制机构,
所述搬运控制机构控制所述搬运机构,以使基板从所述承载块的承载器搬运到所述处理部的所述第一涂敷处理部,在所述第一涂敷处理部中的涂敷处理结束后,使该基板经由所述接口块搬运到所述曝光装置,在所述曝光装置中第1次曝光之后,使该基板经由所述接口块搬运到所述处理部的所述第一显影处理部,在所述第一显影处理部中的显影处理结束后,使该基板搬运到所述第二涂敷处理部,在所述第二涂敷处理部中的涂敷处理结束后,使该基板经由所述接口块搬运到所述曝光装置,在所述曝光装置中第2次曝光之后,使该基板经由所述接口块搬运到所述处理部的所述第二显影处理部,在所述第二显影处理部中的显影处理结束后,使该基板收容于所述承载块的承载器中。
8.如权利要求4所述的基板处理系统,其特征在于:
还具备控制所述基板搬运机构对基板的搬运的搬运控制机构,
所述搬运控制机构控制所述搬运机构,以使基板从所述承载块的承载器搬运到所述处理部的所述第一涂敷处理部,在所述第一涂敷处理部中的涂敷处理结束后,使该基板经由所述接口块搬运到所述曝光装置,在所述曝光装置中第1次曝光之后,使该基板经由所述接口块搬运到所述处理部的所述第一显影处理部,在所述第一显影处理部中的显影处理结束后,使该基板搬运到所述第二涂敷处理部,在所述第二涂敷处理部中的涂敷处理结束后,使该基板经由所述接口块搬运到所述曝光装置,在所述曝光装置中第2次曝光之后,使该基板经由所述接口块搬运到所述处理部的所述第二显影处理部,在所述第二显影处理部中的显影处理结束后,使该基板收容于所述承载块的承载器中。
9.如权利要求1至权利要求3中任一项所述的基板处理系统,其特征在于:所述第一涂敷处理部、所述第一显影处理部、所述第二涂敷处理部和所述第二显影处理部是上下层叠的结构。
10.如权利要求9所述的基板处理系统,其特征在于:并排设置了在所述第二显影处理部上层叠所述第一涂敷处理部而成的第一层叠体和在所述第一显影处理部上层叠所述第二涂敷处理部而成的第二层叠体。
11.如权利要求10所述的基板处理系统,其特征在于:
所述第一涂敷处理部及所述第二涂敷处理部具有集成了用于涂敷感光材料膜的单元的感光材料膜涂敷处理层,
所述第一显影处理部及所述第二显影处理部具有集成了用于进行显影处理的单元的显影处理层,
所述搬运机构包括:在所述感光材料膜涂敷处理层内和所述显影处理层内分别向各单元搬运基板的主搬运装置,和分别对所述第一层叠体和所述第二层叠体纵向连接各处理层的交接机构。
12.如权利要求11所述的基板处理系统,其特征在于:
所述第一涂敷处理部除了包括所述感光材料膜涂敷处理层以外,还包括集成了用于在所述感光材料膜的下部形成防反射膜的单元的下部防反射膜涂敷处理层和集成了用于在所述感光材料膜的上部形成防反射膜的单元的上部防反射膜涂敷处理层中的至少一个。
13.如权利要求11所述的基板处理系统,其特征在于:
所述第二涂敷处理部除了包括所述感光材料膜涂敷处理层以外,还包括集成了对第一涂敷处理部中涂敷处理来形成的涂敷膜进行清洗处理和表面处理中的至少一种的单元的清洗/表面处理层。
14.如权利要求13所述的基板处理系统,其特征在于:所述清洗/表面处理层进行的表面处理是固化处理。
15.如权利要求11所述的基板处理系统,其特征在于:所述第二涂敷处理部除了包括所述感光材料膜涂敷处理层以外,还包括集成了用于在所述感光材料膜的上部形成防反射膜的单元的上部防反射膜涂敷处理层。
16.一种基板处理方法,所采用的基板处理系统包括:
承载块,进行收容多块基板的承载器的搬入及搬出;
处理部,对从承载块逐块搬入的基板进行形成包含感光材料膜的涂敷膜的涂敷处理及将以规定的曝光图案曝光的所述感光材料膜显影的显影处理;
接口块,在所述处理部与将所述感光材料膜以规定的曝光图案曝光的曝光装置之间交接基板;以及
基板搬运机构,在它们之间搬运基板,
所述处理部包括:进行对应于第1次曝光的第1次涂敷处理的第一涂敷处理部、进行第1次显影处理的第一显影处理部、进行对应于第2次曝光的第2次涂敷处理的第二涂敷处理部、以及进行第2次显影处理的第二显影处理部,
所述基板处理系统可对应对一个基板进行至少两次曝光的曝光装置,其特征在于:
使基板从所述承载块的承载器搬运到所述处理部的所述第一涂敷处理部,在所述第一涂敷处理部中的涂敷处理结束后,使该基板经由所述接口块搬运到所述曝光装置,在所述曝光装置中第1次曝光之后,使该基板经由所述接口块搬运到所述处理部的所述第一显影处理部,在所述第一显影处理部中的显影处理结束后,使该基板搬运到所述第二涂敷处理部,在所述第二涂敷处理部中的涂敷处理结束后,使该基板经由所述接口块搬运到所述曝光装置,在所述曝光装置中第2次曝光之后,使该基板经由所述接口块搬运到所述处理部的所述第二显影处理部,在所述第二显影处理部中的显影处理结束后,使该基板收容于所述承载块的承载器中。
17.一种基板处理方法,所采用的基板处理系统包括:
承载块,进行收容多块基板的承载器的搬入及搬出;
处理部,对从承载块逐块搬入的基板进行形成包含感光材料膜的涂敷膜的涂敷处理及将以规定的曝光图案曝光的所述感光材料膜显影的显影处理;
接口块,在所述处理部与将所述感光材料膜以规定的曝光图案曝光的曝光装置之间交接基板;以及
基板搬运机构,在它们之间搬运基板,
所述处理部包括:进行对应于第1次曝光的第1次涂敷处理的第一涂敷处理部、进行第1次显影处理的第一显影处理部、进行对应于第2次曝光的第2次涂敷处理的第二涂敷处理部、以及进行第2次显影处理的第二显影处理部,
所述基板处理系统可对应对一个基板进行至少两次曝光的曝光装置,其特征在于:
用所述接口块进行基板的缓冲,使处理量成为曝光装置处理量的一半。
18.一种计算机可读存储介质,该介质中存储了计算机上工作的用于控制基板处理系统的程序,该基板处理系统包括:承载块,进行收容多块基板的承载器的搬入及搬出;处理部,对从承载块逐块搬入的基板进行形成包含感光材料膜的涂敷膜的涂敷处理及将以规定的曝光图案曝光的所述感光材料膜显影的显影处理;接口块,在所述处理部与将所述感光材料膜以规定的曝光图案曝光的曝光装置之间交接基板;以及基板搬运机构,在它们之间搬运基板,所述处理部包括:进行对应于第1次曝光的第1次涂敷处理的第一涂敷处理部、进行第1次显影处理的第一显影处理部、进行对应于第2次曝光的第2次涂敷处理的第二涂敷处理部、以及进行第2次显影处理的第二显影处理部,所述基板处理系统可对应对一个基板进行至少两次曝光的曝光装置,其特征在于:
所述程序在执行时,令计算机对所述基板处理系统进行控制,以进行权利要求16或权利要求17的基板处理方法。
CN2008101796323A 2007-11-29 2008-11-28 基板处理系统及基板处理方法 Active CN101447408B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007308390 2007-11-29
JP2007308390A JP2009135169A (ja) 2007-11-29 2007-11-29 基板処理システムおよび基板処理方法
JP2007-308390 2007-11-29

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201010513010.7A Division CN102024680B (zh) 2007-11-29 2008-11-28 基板处理系统

Publications (2)

Publication Number Publication Date
CN101447408A true CN101447408A (zh) 2009-06-03
CN101447408B CN101447408B (zh) 2011-04-06

Family

ID=40676094

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2008101796323A Active CN101447408B (zh) 2007-11-29 2008-11-28 基板处理系统及基板处理方法
CN201010513010.7A Active CN102024680B (zh) 2007-11-29 2008-11-28 基板处理系统

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201010513010.7A Active CN102024680B (zh) 2007-11-29 2008-11-28 基板处理系统

Country Status (5)

Country Link
US (1) US8023099B2 (zh)
JP (1) JP2009135169A (zh)
KR (1) KR101422853B1 (zh)
CN (2) CN101447408B (zh)
TW (1) TWI456360B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102103988A (zh) * 2009-10-29 2011-06-22 东京毅力科创株式会社 基板的处理方法、程序和计算机存储介质
CN102117732A (zh) * 2009-11-18 2011-07-06 Ips株式会社 基板处理系统及基板处理系统的卸载互锁模块
CN102194663A (zh) * 2010-03-04 2011-09-21 东京毅力科创株式会社 液处理装置、液处理方法和存储介质
WO2021062881A1 (zh) * 2019-09-30 2021-04-08 沈阳芯源微电子设备股份有限公司 涂胶显影设备

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5006122B2 (ja) * 2007-06-29 2012-08-22 株式会社Sokudo 基板処理装置
JP5128918B2 (ja) * 2007-11-30 2013-01-23 株式会社Sokudo 基板処理装置
JP5160204B2 (ja) * 2007-11-30 2013-03-13 株式会社Sokudo 基板処理装置
JP5318403B2 (ja) * 2007-11-30 2013-10-16 株式会社Sokudo 基板処理装置
JP5179170B2 (ja) * 2007-12-28 2013-04-10 株式会社Sokudo 基板処理装置
JP5001828B2 (ja) 2007-12-28 2012-08-15 株式会社Sokudo 基板処理装置
US8127713B2 (en) * 2008-12-12 2012-03-06 Sokudo Co., Ltd. Multi-channel developer system
JP5023128B2 (ja) * 2009-10-07 2012-09-12 東京エレクトロン株式会社 塗布現像装置及び塗布現像方法
JP5348083B2 (ja) * 2010-07-16 2013-11-20 東京エレクトロン株式会社 塗布、現像装置、塗布、現像方法及び記憶媒体
JP5223897B2 (ja) * 2010-09-02 2013-06-26 東京エレクトロン株式会社 塗布、現像装置、塗布、現像方法及び記憶媒体
JP5212443B2 (ja) * 2010-09-13 2013-06-19 東京エレクトロン株式会社 塗布、現像装置、塗布、現像方法及び記憶媒体
JP5890255B2 (ja) 2012-04-02 2016-03-22 株式会社Screenセミコンダクターソリューションズ 露光装置、基板処理装置、基板の露光方法および基板処理方法
JP5586734B2 (ja) 2012-08-07 2014-09-10 東京エレクトロン株式会社 基板洗浄装置、基板洗浄システム、基板洗浄方法および記憶媒体
JP6049367B2 (ja) * 2012-09-13 2016-12-21 株式会社Screenセミコンダクターソリューションズ 基板処理装置および基板処理システム
JP6000822B2 (ja) 2012-11-26 2016-10-05 東京エレクトロン株式会社 基板洗浄方法および基板洗浄システム
JP5543633B2 (ja) 2012-11-26 2014-07-09 東京エレクトロン株式会社 基板洗浄システム、基板洗浄方法および記憶媒体
JP5644915B2 (ja) * 2013-08-13 2014-12-24 東京エレクトロン株式会社 塗布、現像装置、塗布、現像方法及び記憶媒体
JP6308910B2 (ja) 2013-11-13 2018-04-11 東京エレクトロン株式会社 基板洗浄方法、基板洗浄システムおよび記憶媒体
JP5977727B2 (ja) 2013-11-13 2016-08-24 東京エレクトロン株式会社 基板洗浄方法、基板洗浄システムおよび記憶媒体
JP5977728B2 (ja) * 2013-11-14 2016-08-24 東京エレクトロン株式会社 基板処理システム
LU92314B1 (fr) * 2013-11-26 2015-05-27 Arman Innovations Sa Procédé de réhabilitation d'un ouvrage présentant une fissure par suivi d'une courbe représentative de l'écartement des bords de la fissure
KR101603313B1 (ko) 2014-07-26 2016-03-15 주식회사 텔레칩스 Ofdm 수신기의 채널 추정 방법 및 이를 위한 컴퓨터로 판독가능한 기록매체
KR101681185B1 (ko) * 2014-11-04 2016-12-02 세메스 주식회사 인터페이스 모듈 및 이를 포함하는 기판 처리 장치 및 방법
JP6292155B2 (ja) * 2015-03-19 2018-03-14 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記憶媒体
WO2016190423A1 (ja) * 2015-05-28 2016-12-01 株式会社ニコン 物体保持装置、露光装置、フラットパネルディスプレイの製造方法、及びデバイス製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03139821A (ja) * 1989-10-25 1991-06-14 Toshiba Corp 微細パターンの形成方法
JP3139821B2 (ja) 1992-03-25 2001-03-05 株式会社リコー 現像方法及び装置
JPH07147219A (ja) 1993-11-24 1995-06-06 Sony Corp パターンの形成方法
TW353777B (en) * 1996-11-08 1999-03-01 Tokyo Electron Ltd Treatment device
JP3904329B2 (ja) * 1998-05-20 2007-04-11 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2001291654A (ja) * 2000-04-07 2001-10-19 Canon Inc 投影露光装置および方法
JP4915033B2 (ja) * 2000-06-15 2012-04-11 株式会社ニコン 露光装置、基板処理装置及びリソグラフィシステム、並びにデバイス製造方法
JP4342147B2 (ja) * 2002-05-01 2009-10-14 大日本スクリーン製造株式会社 基板処理装置
JP4079861B2 (ja) * 2003-09-22 2008-04-23 大日本スクリーン製造株式会社 基板処理装置
JP4280159B2 (ja) * 2003-12-12 2009-06-17 東京エレクトロン株式会社 基板処理装置
JP4926433B2 (ja) 2004-12-06 2012-05-09 株式会社Sokudo 基板処理装置および基板処理方法
JP4459831B2 (ja) * 2005-02-01 2010-04-28 東京エレクトロン株式会社 塗布、現像装置
JP4685584B2 (ja) * 2005-03-11 2011-05-18 東京エレクトロン株式会社 塗布、現像装置
US7403260B2 (en) * 2005-03-11 2008-07-22 Tokyo Electron Limited Coating and developing system
KR100674967B1 (ko) * 2005-04-06 2007-01-26 삼성전자주식회사 더블 패터닝 방식을 이용한 미세 피치를 갖는 포토레지스트패턴 형성방법
JP4058058B2 (ja) * 2005-04-27 2008-03-05 株式会社ナビタイムジャパン 乗車位置案内システム、経路探索サーバおよびプログラムならびに乗車位置案内端末

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102103988A (zh) * 2009-10-29 2011-06-22 东京毅力科创株式会社 基板的处理方法、程序和计算机存储介质
CN102103988B (zh) * 2009-10-29 2014-09-17 东京毅力科创株式会社 基板的处理方法
CN102117732A (zh) * 2009-11-18 2011-07-06 Ips株式会社 基板处理系统及基板处理系统的卸载互锁模块
CN102117732B (zh) * 2009-11-18 2013-08-28 圆益Ips股份有限公司 基板处理系统及基板处理系统的卸载互锁模块
CN102194663A (zh) * 2010-03-04 2011-09-21 东京毅力科创株式会社 液处理装置、液处理方法和存储介质
CN102194663B (zh) * 2010-03-04 2013-01-16 东京毅力科创株式会社 液处理装置、液处理方法和存储介质
WO2021062881A1 (zh) * 2019-09-30 2021-04-08 沈阳芯源微电子设备股份有限公司 涂胶显影设备

Also Published As

Publication number Publication date
CN102024680B (zh) 2014-04-30
TWI456360B (zh) 2014-10-11
KR20090056831A (ko) 2009-06-03
CN102024680A (zh) 2011-04-20
US20090142713A1 (en) 2009-06-04
CN101447408B (zh) 2011-04-06
TW200938967A (en) 2009-09-16
JP2009135169A (ja) 2009-06-18
KR101422853B1 (ko) 2014-07-23
US8023099B2 (en) 2011-09-20

Similar Documents

Publication Publication Date Title
CN101447408B (zh) 基板处理系统及基板处理方法
CN100565789C (zh) 加热处理装置和方法
KR100348938B1 (ko) 포토리소그라피 공정을 위한 반도체 제조장치
CN101840151B (zh) 涂布显影装置和涂布显影方法
JP3445937B2 (ja) 多段スピン型基板処理システム
CN101060093B (zh) 基板搬送处理装置
JP4421501B2 (ja) 加熱装置、塗布、現像装置及び加熱方法
US7661894B2 (en) Coating and developing apparatus, and coating and developing method
CN1877451B (zh) 基板处理系统及基板处理方法
JP5099054B2 (ja) 基板処理装置、基板処理方法、塗布、現像装置、塗布、現像方法及び記憶媒体
JP2006228974A (ja) 半導体製造装置及び半導体製造方法
JP2010182906A (ja) 基板処理装置
TWI630673B (zh) 基板處理裝置、基板處理方法及記錄媒體
US7997813B2 (en) Coating and developing system with a direct carrying device in a processing block, coating and developing method and storage medium
US20080268383A1 (en) Coating and developing system, coating and developing method and storage medium
JP2008066595A (ja) 液処理装置、液処理方法及び記憶媒体。
KR20010029949A (ko) 처리시스템
JP4294837B2 (ja) 処理システム
US8480319B2 (en) Coating and developing apparatus, coating and developing method and non-transitory tangible medium
KR101237126B1 (ko) 기판 처리 장치
JP4906140B2 (ja) 基板処理システム
JP4906141B2 (ja) 基板処理システム
CN102103988B (zh) 基板的处理方法
JP6404303B2 (ja) 基板処理装置および基板処理方法
KR20230059873A (ko) 포토리소그래피 장치용 처리 블록 및 이를 이용한 포토리소그래피 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant