CN101452885B - 用于形成逻辑器件的多个自对准栅极叠层的方法和结构 - Google Patents

用于形成逻辑器件的多个自对准栅极叠层的方法和结构 Download PDF

Info

Publication number
CN101452885B
CN101452885B CN200810183017XA CN200810183017A CN101452885B CN 101452885 B CN101452885 B CN 101452885B CN 200810183017X A CN200810183017X A CN 200810183017XA CN 200810183017 A CN200810183017 A CN 200810183017A CN 101452885 B CN101452885 B CN 101452885B
Authority
CN
China
Prior art keywords
layer
hard mask
mask layer
gate stack
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200810183017XA
Other languages
English (en)
Other versions
CN101452885A (zh
Inventor
B·B·多丽斯
M·库玛
W·A·劳施
R·范登纽温休伊曾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
International Business Machines Corp
Original Assignee
Advanced Micro Devices Inc
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc, International Business Machines Corp filed Critical Advanced Micro Devices Inc
Publication of CN101452885A publication Critical patent/CN101452885A/zh
Application granted granted Critical
Publication of CN101452885B publication Critical patent/CN101452885B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures

Abstract

用于形成多个自对准栅极叠层的方法，该方法包括，在衬底的第一部分上形成第一组栅极叠层，在与该衬底的第一部分相邻的该衬底的第二部分上形成第二组栅极叠层，进行蚀刻以便在该衬底的该第一部分和该第二部分之间形成一个沟槽，以及利用绝缘材料填充该沟槽。

Description

用于形成逻辑器件的多个自对准栅极叠层的方法和结构
技术领域
本发明一般涉及半导体栅极器件的制造技术，更具体地，涉及用于形成逻辑器件和存储器的多个自对准栅极叠层的方法和结构。
背景技术
可以在硅晶片上制造诸如逻辑栅极的半导体器件内的结构。逻辑栅极包括在硅晶片上对准的材料叠层。逻辑栅极的一部分是通过使用浅沟槽隔离(STI)形成的。用于制造多个逻辑栅极的现有方法不允许在硅晶片的有源区域上形成包括有不同材料的多个逻辑栅极，或是不能用于使栅极叠层自对准。
因此，希望制造用于半导体器件的自对准结构，该自对准结构易于蚀刻，并且包括其中每一个都由不同类型的材料组成的多个栅极叠层。
发明内容
通过一种用于形成多个自对准栅极叠层的方法来克服现有技术的缺陷并且获得附加优点，该方法包括，在衬底的第一部分上形成第一组栅极叠层，在与该衬底的第一部分相邻的该衬底的第二部分上形成第二组栅极叠层，进行蚀刻以便在该衬底的该第一部分和该第二部分之间形成一个沟槽，以及利用绝缘材料填充该沟槽。
位于衬底上的多个栅极叠层的一个示例性实施例包括，由第一电极材料组成的第一栅极叠层，由第二电极材料组成的第二栅极叠层，由第三电极材料组成的第三栅极叠层，位于该第一栅极叠层和该第二栅极叠层之间的第一浅沟槽隔离区域，以及位于该第二栅极叠层和该第三栅极叠层之间的第二浅沟槽隔离区域。
位于衬底上的栅极叠层的一个示例性的实施例包括，由第一电极材料组成的第一栅极叠层，由第二电极材料组成的第二栅极叠层，以及位于该第一栅极叠层和该第二栅极叠层之间的浅沟槽隔离区域。
通过本发明的技术实现附加功能特征和优点。以下详细说明本发明其它实施例和各个方面，本发明的这些实施例和方面被认为是提出了权利要求的本发明的一部分。为了更好地理解本发明的优点和功能特征，参照说明书和附图。
附图说明
在说明书之后的权利要求书中对被认为是本发明的主题进行了特别地指出以及明确地要求。通过连同附图一起阅读以下详细说明书，本发明的上述和其它方面、功能特征和优点将更加明显，其中：
图1a-图1k，图1m-图1n和图1p-图1t图示了用于制造自对准栅极结构的示例性方法中的步骤的局部剖面图。图1t图示沿图5所示线段A-A的剖面图；
图2图示了图5所示自对准栅极结构沿线段B-B的局部剖面侧视图；
图3图示了图6所示自对准栅极结构的一个备选实施例沿线段C-C的局部剖面侧视图；
图4图示了重叠栅极叠层的现有技术示例的局部剖面侧视图；
图5图示了自对准栅极结构的一个实施例的俯视图；以及
图6图示了自对准栅极结构的一个备选实施例的俯视图。
详细的说明通过参考作为示例的附图解释了本发明的优选实施例以及优点和特征。
具体实施方式
提供包含有自对准的接触结构的系统和方法。以下描述几个示例性的实施例。
图4说明一对栅极叠层和STI区域的现有技术示例。在本例中，在沉积栅极叠层403和405之前，蚀刻了沟槽401。由于沟槽401是在栅极叠层403和405之前蚀刻的，所以该叠层不是自对准的。正如图4所示，栅极叠层403和405与沟槽401有所交叠。这是由于覆盖层和工艺的临界尺寸公差引起的。在某些情况中，栅极叠层1和栅极叠层2可能完全交叠(未示出)。而交叠的结果是不完全的栅极蚀刻和产品产量的降级。
非自对准栅极叠层的另一个可能结果是，叠层可能从其底下漏出有源nFET和pFET区域。而其底下有漏出的叠层的结果是蚀刻可能出现在栅极的源极/漏极区域，由此引起产品产量的降级。通过在沉积栅极叠层之后再蚀刻沟槽，可以使叠层自对准。自对准叠层能够避免现有技术的上述缺陷。
图1a-图1i用局部剖面图说明了用于形成半导体逻辑器件的自对准栅极叠层的示例性方法中的步骤。关于这一点，图1a图示出了衬底102。在本示例性的实施例中，衬底为包含有N沟道场效应晶体管(nFET)部分101和P沟道场效应晶体管(pFET)部分103的掺杂体硅衬底。在备选实施例中，衬底可以包括绝缘硅(SOI)层，或者可以不掺杂。在衬底102上沉积多层材料，最终形成栅极叠层(在图1a中未示出)。通过使用光刻和蚀刻，可以形成零级对准标记(未示出)。零级对准标记可以用以为井注入对准块级光刻掩模，并且为在该方法中形成的结构对准栅极级。在所示方法的第一步骤中，在衬底102上沉积第一栅极电介质层104，如SiO2层。在该实施例中，第一栅极电介质层104的厚度为6nm。
图1b说明通过使用标准光刻工艺进行构图的块级光刻胶特征。该块级光刻胶特征用以遮挡nFET部分101，以便在nFET部分101内保留第一栅极电介质层104，而去除在经过曝光的pFET部分103内的第一栅极电介质层104。
在图1d中，在SiO2层104和108上沉积第一电极材料层110。第一电极材料层110形成pFET叠层的电极。在所示实施例中，第一电极材料层110包括多晶硅。然而，也可以使用其它合适材料，这些材料包括如钛的金属的氮化物、材料的组合或材料层的组合。在第一电极材料层110上沉积由SiO2组成的第三层112，用作垫氧化物层。在由SiO2组成的第三层112上沉积第一硬掩模层114。在所示实施例中，第一硬掩模层114包括SiN，但是也可以使用其它合适材料来形成第一硬掩模层114。在沉积第一硬掩模层114之后，在第一硬掩模层114的pFET部分103的上面，对由块级光刻胶材料116组成的第二层116进行显影。
图1e说明蚀刻工艺(例如，RIE)已经去除nFET部分101内的第一氮化物硬掩模层114、垫氧化物层112和第一电极层110之后的生成物。该生成物包括pFET部分103内的SiO2薄层108和第一电极材料层110，它们部分地构成pFET栅极叠层的结构。图1f说明在nFET部分101内形成nFET栅极叠层的方法，其中nFET栅极叠层包含有不同于pFET栅极叠层的材料。
关于这一点，请参照图1f，由光刻材料116组成的第二层116已被去除。利用预清洗工艺来去除第一栅极电介质层104，并且在利用化学氧化工艺形成界面氧化层之前清洗硅表面，然后把统一用120表示的所形成的高-K层(例如，氧化铪，HfO2)沉积到第一栅极电介质层104和pFET栅极叠层上。高-K层包含有功函数转移材料，如氧化镧，但是也可以包括其它合适材料。另一方面，可以在高-K材料上沉积功函数转移材料。
在图1g中，在绝缘材料层122上沉积第二电极材料层124。在该实施例中，第二电极材料为金属，如氮化钛。其它备选实施例可以包括用于第二电极材料层124的其它合适材料。接着，在第二电极材料层124上沉积可选的无定形硅层126。在无定形硅层126上沉积由SiO2组成的第四层128，作为牺牲层，并且在由SiO2组成的第四层128上沉积由SiN组成的第二硬掩模层130。
图1h说明了在第二硬掩模层130的nFET部分101上进行显影后的第三块光刻胶材料132。图1i说明在对pFET部分103内的材料进行蚀刻并且在第一硬掩模层114上停止蚀刻后的生成物结构。
因此，图1i说明了两个部分地形成的栅极叠层的示例。第一部分地形成的栅极叠层在pFET部分103内，包括由SiO2组成的薄层108和第一电极材料层110。由SiO2组成的第三层112接着充当后续工艺中的牺牲层。在后续工艺中，也可以使用第一硬掩模层114来保护第一部分地形成的栅极叠层。第二部分地形成的栅极叠层在nFET部分101内。第二部分地形成的栅极叠层包括由SiO2组成的第一层104、组合高-K/非晶无定形氧化物层120、第二电极材料层124以及无定形硅层126。由SiO2组成的第四层128充当后续工艺中的牺牲层。在后续工艺中，也可以使用第二硬掩模层130来保护该第二部分地形成的栅极叠层。这里，可以继续采取与上述步骤相同的步骤，以便在衬底102的其它部分内形成使用备选材料的栅极结构附加部分。实质上，通过使用上述方法，可以在衬底102上形成任意数目的使用不同材料的附加结构。一旦部分地形成了所需数目的栅极结构，就可以在衬底102上形成STI区域。图1j说明了通过对第一硬掩模层114和第二硬掩模层130上的光刻胶层134进行显影处理后所限定的STI区域的示例。正如图1k所示，利用在光刻胶层134上形成的开口105，在102内蚀刻一个沟槽133。在图1m中，去除光刻胶层134，在第一硬掩模层114、第二硬掩模层130和沟槽133的表面上沉积由例如化学氧化物组成的衬垫层136。在衬垫层136上沉积由例如SiN组成的抗氧化层138。衬垫层136和抗氧化层138是可选的，并且可以基于设计规范和栅极叠层中使用的材料的性质而被包括。
参照图1n，在抗氧化层138上沉积由例如SiO2组成的沟槽填充氧化物140，并填充沟槽133。在图1p中，利用合适工艺，如化学机械抛光(CMP)，去除沟槽填充氧化物140的多余部分。在图1q中，去除第一硬掩模层114、第二硬掩模层130、由SiO2组成的第三层112和由SiO2组成的第四层128。通过使用诸如RIE的任何合适技术和经过稀释的HF，可以完成该道工序。
在图1r中，在第一电极材料110、无定形硅层126和沟槽填充氧化物140上沉积多晶硅层142。在多晶硅层142上沉积第三硬掩模层144。第三硬掩模层144由例如SiO2组成。
图1s说明了在第三硬掩模层144上进行显影处理并且限定了栅极叠层的光刻胶146。进行了蚀刻并且生成物结构如图1t所示。具体地，图1t图示了分别在nFET部分101和pFET部分103上沉积的nFET栅极叠层148和pFET栅极叠层150的沿线段A-A的局部剖面图。图5图示了包含有图1t的局部剖面结构的一对栅极结构的俯视图。图5还包括用线段B-B分割开的结构内的nFET部分101和第二pFET部分202。图2说明了nFET部分101和第二pFET部分202的沿线段B-B的局部剖面图。可以在后续步骤中去除光刻胶146，并且可以使用其它工艺在衬底102上形成栅极和其它结构。
图6图示了多个栅极叠层结构的一个实施例的俯视图。所示实施例包括一个nFET，一个pFET和一个#n结构。图3图示了沿图6的线段C-C的局部剖面图。图3包括与图6的nFET、pFET和#n相对应的多个栅极叠层301、302和303，每个栅极叠层都是由不同材料构成的。在形成沟槽310和312时，使多个栅极叠层自对准。尽管图3和图6示出三个栅极叠层，但是上述方法能够允许形成不限定数目的结构。
上述方法的一个优点是，用以限定沟槽133的蚀刻处理(见图1k)是在沉积栅电极材料之后完成的。由于蚀刻沟槽133的蚀刻使栅极电极材料和沟槽的边缘对准成行，因此生成物结构是自对准的。在沉积栅电极材料之前形成沟槽的早期方法通常导致不能自对准的结构。另外，所示方法能够以自对准方式形成分别使用不同材料的多个栅极叠层。实质上，多个栅极叠层中的栅极叠层的数目是没有限制的。早期方法限制了使用不同类型材料的栅极叠层的数目。
尽管描述了本发明的优选实施例，但是应该理解，无论是现在还是未来，本领域的熟练技术人员都可以做出属于所附权利要求书之范围内的各种改进和增强。这些权利要求应被解释为旨在适当保护之前所描述的发明。

Claims (11)

1.一种用于形成多个自对准栅极叠层的方法，该方法包括：
在衬底的第一部分上形成第一组栅极叠层；
在与该衬底的该第一部分相邻的该衬底的第二部分上形成第二组栅极叠层；
进行蚀刻以便在该衬底的该第一部分和该第二部分之间形成沟槽；以及
利用绝缘材料填充该沟槽，其中该第一组栅极叠层是通过以下处理形成的：
在衬底上形成第一栅极电介质层；
在该第一栅极电介质层上沉积第一电极层；
在该第一电极层上沉积第一材料牺牲层；
在该第一材料牺牲层上沉积第一硬掩模层；
在该第一硬掩模层上显影形成用以部分地限定第一栅极叠层区的块级光刻特征；以及
通过蚀刻去除该第一硬掩模层、该第一牺牲层和该第一电极层的一部分，并且
其中该第二组栅极叠层是通过以下处理形成的：
在该第一栅极电介质层和该第一硬掩模层上沉积第二电极层；
在该第二电极层上沉积第二牺牲层；
在该第二牺牲层上沉积第二硬掩模层；
在该第二硬掩模层上显影形成用以部分地限定第二栅极叠层区的块级光刻特征，；以及
通过蚀刻去除该第二硬掩模层、该第二牺牲层和该第二电极层的一部分。
2.权利要求1的方法，该方法还包括：
在与该衬底的该第二部分相邻的该衬底的第三部分上形成第三组栅极叠层；
进行蚀刻以在该衬底的该第二部分和该第三部分之间形成第二沟槽；以及
利用绝缘材料填充该第二沟槽。
3.权利要求1的方法，该方法还包括：
在该第一栅极电介质层、该第一硬掩模层和该第二硬掩模层上沉积第三电极层；
在该第三电极层上沉积第三牺牲层；
在该第三牺牲层上沉积第三硬掩模层；
在该第三硬掩模层上显影形成光刻特征，以部分地限定第三栅极叠层区；以及
进行蚀刻以去除该第三硬掩模层、该第三牺牲层和该第三电极层的一部分。
4.权利要求3的方法，该方法还包括：
在该第一硬掩模层、该第二硬掩模层和该第三硬掩模层上显影形成用以部分地限定沟槽隔离区域的块级光刻；
进行蚀刻以形成沟槽；
沉积能够填充该沟槽的氧化物层；
去除该氧化物层上的多余部分；
去除该第一硬掩模层、该第二硬掩模层、该第三硬掩模层、该第一牺牲层、该第二牺牲层和该第三牺牲层；
在该第一电极层、该第二电极层和该第三电极层上沉积多晶硅层；
在该多晶硅层上沉积第四硬掩模层；
对该第四硬掩模层上的光刻胶进行显影，以限定第一栅极叠层、第二栅极叠层和第三栅极叠层；以及
进行蚀刻以形成该第一栅叠层、该第二栅叠层和该第三栅叠层。
5.权利要求1的方法，该方法还包括：
在该第一栅极电介质层和该第一硬掩模层上形成化学氧化物层；
在该化学氧化物层上沉积高-K层；以及
在该高-K层上沉积第二电极层。
6.权利要求1的方法，该方法还包括：
在该沟槽上沉积衬垫层；
在该衬垫层上沉积抗氧化层；以及
在该抗氧化层上沉积该绝缘材料。
7.权利要求4的方法，该方法还包括：
在该第一硬掩模层、该第二硬掩模层、该第三硬掩模层和该沟槽上沉积衬垫层；
在该衬垫层上沉积抗氧化层；以及
沉积能够填充该沟槽的氧化物层。
8.布置在衬底上的栅极叠层，包括：
由第一电极材料组成的第一栅极叠层；
由第二电极材料组成的第二栅极叠层；
布置在该第一栅极叠层和该第二栅极叠层之间的浅沟槽隔离区域；
位于浅沟槽隔离区域内的衬垫层；以及
该衬垫层上的抗氧化层。
9.权利要求8的栅极叠层，其中该第一电极材料包括多晶硅并且该第二电极材料包括金属。
10.布置在衬底上的多个栅极叠层，包括：
由第一电极材料组成的第一栅极叠层；
由第二电极材料组成的第二栅极叠层；
由第三电极材料组成的第三栅极叠层；
布置在该第一栅极叠层和该第二栅极叠层之间的第一浅沟槽隔离区域；
布置在该第二栅极叠层和该第三栅极叠层之间的第二浅沟槽隔离区域；
位于第一浅沟槽隔离区域内的衬垫层和第二浅沟槽隔离区域内的衬垫层；以及
第一浅沟槽隔离区域内的衬垫层上的抗氧化层和第二浅沟槽隔离区域内的衬垫层上的抗氧化层。
11.权利要求10的多个栅极叠层，其中该第一电极材料包括多晶硅并且该第二电极材料包括金属。
CN200810183017XA 2007-12-04 2008-12-03 用于形成逻辑器件的多个自对准栅极叠层的方法和结构 Expired - Fee Related CN101452885B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/950,095 US7790541B2 (en) 2007-12-04 2007-12-04 Method and structure for forming multiple self-aligned gate stacks for logic devices
US11/950,095 2007-12-04

Publications (2)

Publication Number Publication Date
CN101452885A CN101452885A (zh) 2009-06-10
CN101452885B true CN101452885B (zh) 2012-06-27

Family

ID=40674859

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810183017XA Expired - Fee Related CN101452885B (zh) 2007-12-04 2008-12-03 用于形成逻辑器件的多个自对准栅极叠层的方法和结构

Country Status (2)

Country Link
US (1) US7790541B2 (zh)
CN (1) CN101452885B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8076734B2 (en) * 2007-11-29 2011-12-13 International Business Machines Corporation Semiconductor structure including self-aligned deposited gate dielectric
US8658486B2 (en) * 2012-05-23 2014-02-25 International Business Machines Corporation Forming facet-less epitaxy with a cut mask
CN104952734B (zh) * 2015-07-16 2020-01-24 矽力杰半导体技术(杭州)有限公司 半导体结构及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1992274A (zh) * 2005-12-30 2007-07-04 国际商业机器公司 高性能cmos电路及其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180456B1 (en) * 1999-02-17 2001-01-30 International Business Machines Corporation Triple polysilicon embedded NVRAM cell and method thereof
US6232164B1 (en) * 1999-05-24 2001-05-15 Taiwan Semiconductor Manufacturing Company Process of making CMOS device structure having an anti-SCE block implant
US6346445B1 (en) * 2000-11-17 2002-02-12 United Microelectronics Corp. Method for fabricating semiconductor devices with dual gate oxides
US6653698B2 (en) * 2001-12-20 2003-11-25 International Business Machines Corporation Integration of dual workfunction metal gate CMOS devices
US6696345B2 (en) * 2002-01-07 2004-02-24 Intel Corporation Metal-gate electrode for CMOS transistor applications
JP2004146622A (ja) * 2002-10-25 2004-05-20 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US6645818B1 (en) * 2002-11-13 2003-11-11 Chartered Semiconductor Manufacturing Ltd. Method to fabricate dual-metal gate for N- and P-FETs
US6838695B2 (en) * 2002-11-25 2005-01-04 International Business Machines Corporation CMOS device structure with improved PFET gate electrode
US6861712B2 (en) * 2003-01-15 2005-03-01 Sharp Laboratories Of America, Inc. MOSFET threshold voltage tuning with metal gate stack control
US6872613B1 (en) * 2003-09-04 2005-03-29 Advanced Micro Devices, Inc. Method for integrating metals having different work functions to form CMOS gates having a high-k gate dielectric and related structure
US7029966B2 (en) * 2003-09-18 2006-04-18 International Business Machines Corporation Process options of forming silicided metal gates for advanced CMOS devices
US7160771B2 (en) * 2003-11-28 2007-01-09 International Business Machines Corporation Forming gate oxides having multiple thicknesses
US7056782B2 (en) * 2004-02-25 2006-06-06 International Business Machines Corporation CMOS silicide metal gate integration
US7173312B2 (en) * 2004-12-15 2007-02-06 International Business Machines Corporation Structure and method to generate local mechanical gate stress for MOSFET channel mobility modification
US20070048920A1 (en) * 2005-08-25 2007-03-01 Sematech Methods for dual metal gate CMOS integration
KR100649308B1 (ko) 2005-12-20 2006-11-24 동부일렉트로닉스 주식회사 자기 정렬 플로팅 게이트 어레이 형성 방법 및 자기 정렬플로팅 게이트 어레이를 포함하는 플래시 메모리 소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1992274A (zh) * 2005-12-30 2007-07-04 国际商业机器公司 高性能cmos电路及其制造方法

Also Published As

Publication number Publication date
US7790541B2 (en) 2010-09-07
US20090140347A1 (en) 2009-06-04
CN101452885A (zh) 2009-06-10

Similar Documents

Publication Publication Date Title
US7148527B2 (en) Semiconductor devices with enlarged recessed gate electrodes
US8338909B2 (en) Two-Step STI formation process
US11894238B2 (en) Method of fabricating semiconductor device with reduced trench distortions
US20100176453A1 (en) Low cost fabrication of double box back gate silicon-on-insulator wafers with built-in shallow trench isolation in back gate layer
US9362372B2 (en) Semiconductor device with a step gate dielectric structure
US20140339629A1 (en) Contact formation for ultra-scaled devices
US7741185B2 (en) Method of manufacturing semiconductor device
US8809184B2 (en) Methods of forming contacts for semiconductor devices using a local interconnect processing scheme
WO2014003842A1 (en) Shallow trench isolation structures
JP2004207705A (ja) 二重ゲート型電界効果トランジスタおよびその製造方法
US20150325692A1 (en) Fin field effect transistor (finfet) device including a set of merged fins formed adjacent a set of unmerged fins
US20090309163A1 (en) Method and structure for enhancing both nmosfet and pmosfet performance with a stressed film and discontinuity extending to underlying layer
JP4197634B2 (ja) マルチ・メサ型電界効果トランジスタ構造およびその製造方法
US20170229353A1 (en) Hybrid ETSOI Structure to Minimize Noise Coupling from TSV
US20070048938A1 (en) Method of manufacturing MOS transistor with multiple channel structure
CN101452885B (zh) 用于形成逻辑器件的多个自对准栅极叠层的方法和结构
US20050087835A1 (en) Semiconductor device and manufacturing method of the same
US7385275B2 (en) Shallow trench isolation method for shielding trapped charge in a semiconductor device
JP4472434B2 (ja) 半導体装置の製造方法
US7582526B2 (en) Method for manufacturing semiconductor device
US20080001188A1 (en) SOI devices and methods for fabricating the same
US10651183B1 (en) Manufacturing method of semiconductor device
US8173532B2 (en) Semiconductor transistors having reduced distances between gate electrode regions
JP5071652B2 (ja) 半導体装置
JP2008186989A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120627

Termination date: 20201203

CF01 Termination of patent right due to non-payment of annual fee