CN101459219A - 电流限制的相变化存储器装置结构 - Google Patents

电流限制的相变化存储器装置结构 Download PDF

Info

Publication number
CN101459219A
CN101459219A CNA2008101360742A CN200810136074A CN101459219A CN 101459219 A CN101459219 A CN 101459219A CN A2008101360742 A CNA2008101360742 A CN A2008101360742A CN 200810136074 A CN200810136074 A CN 200810136074A CN 101459219 A CN101459219 A CN 101459219A
Authority
CN
China
Prior art keywords
phase
conductive plate
layer
semiconductor structure
nano particle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101360742A
Other languages
English (en)
Other versions
CN101459219B (zh
Inventor
陈士弘
陈介方
龙翔澜
薛铭祥
陈逸舟
何家骅
林仲汉
蹇·鲍里斯·菲利普
汤玛斯·D.·汉普
西蒙·洛克斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
QIMONDA CO Ltd
Macronix International Co Ltd
Original Assignee
QIMONDA CO Ltd
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by QIMONDA CO Ltd, Macronix International Co Ltd filed Critical QIMONDA CO Ltd
Publication of CN101459219A publication Critical patent/CN101459219A/zh
Application granted granted Critical
Publication of CN101459219B publication Critical patent/CN101459219B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Other compounds of groups 13-15, e.g. elemental or compound semiconductors

Abstract

本发明涉及一种电流限制的相变化存储器装置结构，其中使用具有10nm级尺寸的纳米粒子层以形成电流限制层或作为用于自下部绝缘体层形成电流限制层的硬掩模。该纳米粒子优选在底表面上自我对准和/或自我平坦化。该电流限制层可形成于底导电板内、相变化材料层内、顶导电板内、或在含有相变化材料或顶导电材料的锥形介层侧壁与介层栓塞之间的锥形内衬内。该电流限制层周围局部结构的电流密度高于周围区域，因而允许局部温度升高至高于周围材料。由于该电流限制层，编程该相变化存储器装置所需的总电流及因此编程晶体管的尺寸可以降低。

Description

电流限制的相变化存储器装置结构
技术领域
本发明公开一种半导体结构，且特别是涉及一种具有电流限制层的相变化存储器装置结构及其制造方法。
背景技术
相变化存储器(PCM)装置是一种使用相变化材料的电阻率变化的非易失性存储器装置。PCM装置亦被称为相变化随机存取存储器(PRAM)。通常，能在非晶态与结晶态之间转变的硫属化物材料可被用于PCM装置。
视自液态的冷却速率而定，硫属化物材料可形成非晶态硫属化物玻璃或硫属化物结晶。该两状态之间的差异以是否存在长程有序为其物理上的特征。此外，硫属化物材料的结晶态与非晶态具有极不相同的电阻率数值。通过操控硫属化物材料的相态，可将二进位数据位写入PCM装置。通过检测硫属化物材料的相态，其通常是以电阻率测量的方式，该储存在PCM装置的二进位数据可被读取。许多使用该等方法的PCM装置的类型在该领域中为已知。
一种典型地使用在PCM装置的硫属化物材料是通称为GST(Ge2Se2Te5)的锗、锑及碲的化合物。连同氧、硫、硒及钋，碲属于硫族，因此名为硫属化物材料。在典型的PCM装置，具有高电阻率数值的硫属化物玻璃可基于硫属化物材料的熔化及快速冷却而形成。或者，具有低电阻率数值的硫属化物结晶可通过将温度提高至低于熔化温度的结晶温度而形成，接着进行硫属化物材料的缓慢冷却。硫属化物在相当高的温度下，例如600℃以上，会变成液体。
参考图1，公知的相变化存储器(PCM)装置结构包含底导电板10、相变化材料层20及顶导电板30的堆叠。通过使电流通过PCM元件结构，将相变化材料层20中的相变化材料加热至能诱发相变化的温度，例如至熔化温度或结晶温度的上。
目前PCM装置结构的挑战是如何产生充足的热以达到相变化材料的熔化温度。虽然不需要将相变化材料每一部分都熔化才可以将PCM装置中的数据编码，但至少一部分能显著影响PCM装置结构的总电阻的相变化材料需要达到相转变温度，例如熔化温度和/或结晶温度，以便该相变化材料可在结晶结构与非晶形结构之间改变其状态。为了诱发这种熔化或再结晶，通常需要相当大量的电流。然而，施加这种大量电流需要大的晶体管，因此需要大的半导体面积，这将使得难以增加PCM装置的密度。
通过混合相变化材料与无源电介质材料以降低PCM元件结构对电流的需求的一种方法已公开于授权给Czubatyj等人的美国专利NO.5,825,046中。图2简要表示Czubatyj等人的公知结构，其中混合相变化材料层20’包含与无源电介质材料26混合的相变化材料21。相变化材料21与无源电介质材料26的混合可减少底导电板10及顶导电板30间的电流路径的截面积，因此增加该混合相变化材料层20’内的电流密度。对于底导电板10及顶导电板30间的给定电流程度，图2中的混合相变化材料层20’提供比图1中的相变化材料高的局部温度。
虽然Czubatyj等人提供可提高混合相变化材料层局部温度的结构，然而该混合程序是随机的，亦即混合程序中的统计上的差异会产生非均匀的混合，导致混合相变化材料层的电阻的显著差异。
因此，存在有对于能达到与较少编程电流相符的相变化材料层的相转变温度的相变化存储器元件结构及其制造方法的需求。
此外，存在有对于在相变化材料层中具有较高电阻的相变化存储器元件结构以及其制造方法的需求，其中电阻数值具有紧密的分布。
发明内容
本发明通过提供具有由底导电板与顶导电结构之间的绝缘性纳米粒子限制的电流路径的相变化存储器结构解决上述的需求。
具体而言，使用具有约10nm级尺寸的纳米粒子层以形成电流限制层或作为用于自底部绝缘体层形成电流限制层的硬掩模。该纳米粒子优选在底表面上自我对准和/或自我平坦化。该电流限制层可形成于底导电板内、相变化材料层内、顶导电板内、或在含有相变化材料或顶导电材料的锥形介层侧壁与介层栓塞之间的锥形内衬内。该电流限制层周围局部结构的电流密度高于周围区域，因而允许局部温度升高至高于周围材料。由于该电流限制层，编程该相变化存储器装置所需的总电流及因此编程晶体管的尺寸可以降低。再者，纳米粒子的自我组装特征提供相变化存储器装置的紧密的电阻分布。
根据本发明的一具体实施例，半导体结构包含：
a.相变化材料层；
b.电流限制层，其邻接该相变化材料层且含有嵌入在导电材料的体积中且由其分隔的绝缘性纳米粒子的单层；
c.第一导电板，其邻接该电流限制层并包含该导电材料的另一体积；以及
d.第二导电板，其邻接该相变化材料层并与该第一导电板分开。
第一导电板可为顶导电板，而第二导电板可为底导电板。或者，第一导电板可为底导电板，而第二导电板可为顶导电板。
根据本发明的另一具体实施例，半导体结构包含：
a.第一导电板，其包含第一导电材料；
b.相变化材料层，其邻接该第一导电板且包含相变化材料；
c.电流限制层，其包括一组平面排列的分开的绝缘层岛状物，其中每一该分开的绝缘层岛状物嵌入在选自该相变化材料及该第一导电材料的材料的体积中且由其分隔，该电流限制层具有一纳米粒子的横向尺寸，并直接连接于该相变化材料层。
d.第二导电板，其包含第二导电材料且通过该电流限制层以电阻地连接至该相变化材料层。
该第二导电板可邻接该电流限制层。或者，该半导体结构还可包含由该相变化材料的另一体积组成且邻接该电流限制层的另一相变化材料层，以及该第二导电板。
该分开的绝缘层岛状物具有自约3nm至60nm的厚度，并包含选自由氧化硅、氮化硅、氧化铝、氮化铝、碳化硅、氧化钛、氧化钽、氧化钌、氧化钨、氧化锌、硅、锗、氧化锗、碳，或其组合组成的组的材料。
根据本发明的又一具体实施例，该半导体结构包含：
a.电介质层，其含有锥形介层孔侧壁；
b.锥形介层内衬，其邻接该锥形介层孔侧壁且具有内衬底表面，并含有嵌入在导电材料的体积中且由其分隔的绝缘性纳米粒子的单层；
c.导电介层栓塞，其邻接该锥形介层内衬且包含该导电材料；
d.相变化材料层，其邻接该内衬底表面及该电介质层；
e.底导电板，其邻接该相变化材料层。
根据本发明的另一具体实施例，该半导体结构包含：
a.顶导电板；
b.电介质层，其邻接该顶导电板且含有锥形介层孔侧壁；
c.锥形介层内衬，其邻接该锥形介层孔侧壁且具有内衬底表面，并含有嵌入在相变化材料的体积中且由其分隔的绝缘性纳米粒子；
d.介层栓塞，其由该相变化材料的另一体积组成并由锥形介层内衬与该顶导电板包覆；以及
e.底导电板，其通过该锥形介层以电阻地连接至该顶导电板。
该底导电板可邻接该内衬底表面及该电介质层。或者，该半导体结构还可包含由该相变化材料的又一体积组成的相变化材料层，其中该相变化材料层邻接该内衬底表面、该电介质层、及该底导电板。
在各种不同的示范性半导体结构范围内，该绝缘性纳米粒子包含选自由氧化硅、氮化硅、氧化铝、氮化铝、碳化硅、氧化钛、氧化钽、氧化钌、氧化钨、氧化锌、硅、锗、氧化锗、碳，或其组合组成的组的电介质材料。
或者，每一该绝缘性纳米粒子限定在单层内的有机分子及具有在约3nm至24nm的范围的特征尺寸，该特征尺寸选自由全长、全宽或直径组成的组。
此处可使用的相变化材料，包含但不限于硫属化物合金，其具有至少一种非硫属元素的硫属元素的合金，其中硫属元素选自由碲、硒及硫组成的组，至少一种非硫属元素选自由锗、锑、铋、铅、锡、砷、硅、磷、镓、铟及银组成的组。
各种不同的导电板及导电栓塞可包含选自由钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铝(Al)、铜(Cu)、铂(Pt)、铱(Ir)、镧(La)、镍(Ni)、钌(Ru)、其他元素金属及其合金组成的组的材料。
附图说明
图1和图2是公知相变化存储器元件结构的剖视图；
图3(a)至图3(f)是根据本发明的第一实施例的第一示范性结构的顺序剖视图；
图4(a)至图4(d)是根据本发明的第二实施例的第二示范性结构的顺序剖视图；
图5(a)至图5(f)是根据本发明的第三实施例的第三示范性结构的顺序剖视图；
图6(a)至图6(g)是根据本发明的第四实施例的第四示范性结构的顺序剖视图；图6(h)为沿图6(g)中的H-H’平面的第四示范性结构的水平剖视图；
图7(a)至图7(f)是根据本发明的第五实施例的第五示范性结构的顺序剖视图；
图8(a)至图8(h)是根据本发明的第六实施例的第六示范性结构的顺序剖视图；
图9至图13是分别根据本发明的第七至十一实施例的第七至第十一示范性相变化存储器元件结构。
具体实施方式
如上所述，本发明涉及具有电流限制层的相变化存储器(PCM)元件结构及其制造方法，现将参考附图详细说明。应注意的是，类似及对应的元件以相同的元件符号表示。
根据本发明的第一具体实施例的第一示范性结构的顺序剖视图以图3(a)-3(f)显示工艺的各种阶段。参考图3(a)，底导电板40形成于下部的半导体结构(未示出)上。该底导电板40可以是利用化学气相沉积或是溅镀所形成的金属层。为了形成PCM存储器装置而在半导体结构中沉积底导电板40的方法在此技术领域中为已知。该底导电板40包含例如选自钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铝(Al)、铜(Cu)、铂(Pt)、铱(Ir)、镧(La)、镍(Ni)、钌(Ru)、其他元素金属及其合金的导电材料。该底导电板40的厚度通常在约10nm至80nm的范围。
参考图3(b)，绝缘性纳米粒子70的单层施加至底导电板40的顶表面。每一绝缘性纳米粒子70可为限定在单层内的有机分子及可实质为具有直径在约1nm至24nm的范围的球形物。有机分子可例如为蛋白质分子。有机分子亦可为椭圆形、超椭圆形或多边形且具有在约1nm至24nm的范围的特征尺寸。该特征尺寸可为绝缘性纳米粒子70的全长、全宽或直径。Yamashita在IEEE国际电子装置研讨会上发表的“大纳米工艺：使用蛋白质超分子的纳米电子装置的制造(1-4244-0439-8/06；2006)”显示蛋白质纳米粒子可形成在自我对准的表面上，因而在单层中形成具有规则排列的层。换言之，有机纳米粒子的密度在自我对准单层可为恒定。有机纳米粒子是绝缘的且优选也是自我平坦化的。
或者，绝缘性纳米粒子70可包含电介质材料，诸如氧化硅、氮化硅、氧化铝、氮化铝、碳化硅、氧化钛、氧化钽、氧化钌、氧化钨、氧化锌、硅、锗、氧化锗、碳，及其组合。该绝缘性纳米粒子70可实质为球形、椭圆形、超椭圆形或多边形且具有在约1nm至24nm的范围的特征尺寸。该特征尺寸可为全长、全宽或直径。该绝缘性纳米粒子70可以例如在溅镀室中的电介质材料靶的溅镀形成。
该绝缘性纳米粒子70在底导电板40的顶表面上为自我对准和/或自我平坦化优选。该绝缘性纳米粒子70的单层彼此隔开，以致于当从上方观察时，间隙呈现在该绝缘性纳米粒子70之间。该间隙彼此可为连续或分开的。
参考图3(c)，导电材料层88沉积在绝缘性纳米粒子70的单层上及在绝缘性纳米粒子70间的间隙下方的底导电板40的部分上。该导电材料层88包含导电材料，且优选为如底导电板40的导电材料的相同材料。该导电材料层88的体积填入在绝缘性纳米粒子70之间的间隙。该导电材料层88的厚度大于绝缘性纳米粒子70的单层的高度，可自约6nm至60nm。
参考图3(d)，将该导电材料层88蚀刻以移除绝缘性纳米粒子70的单层的上方部分。绝缘性纳米粒子70的单层及该导电材料层88的残留体积41形成电流限制层90。该电流限制层90邻接底导电板40并包含嵌入在导电材料层88的残留体积41中且由其分隔的绝缘性纳米粒子70的单层。假如绝缘性纳米粒子70在施加在单层中时均匀分布，则电流限制层90的组成实质均匀而可提供横跨电流限制层90的均匀电阻。
参考图3(e)，相变化材料层50以例如化学气相沉积或溅镀而直接形成于电流限制层90上。相变化材料层50包含相变化材料，其包含但不限于硫属化物合金或具有至少一种非硫属元素的硫属元素的合金，其中硫属元素系选自由碲、硒及硫组成的组及至少一种非硫属元素选自由锗、锑、铋、铅、锡、砷、硅、磷、镓、铟及银组成的组。此硫属化物合金的说明性范例为GaSb、InSb、InSe、Sb2Te3、GeTe、Ge2Sb2Te5、InSbTe、GaSbTe、SnSb2Te4、InSbGe、AgInSbTe、(GeSn)SbTe、GeSb(SeTe)、Te81Ge15Sb2S2、及具有改质原子比率的化合物。相变化材料层50的厚度自约10nm至100nm，且可依PCM装置的最适性能而最适化。
参考图3(f)，顶导电板60以例如化学气相沉积或溅镀直接形成在相变化材料层50上。顶导电板60包含例如选自钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铝(Al)、铜(Cu)、铂(Pt)、铱(Ir)、镧(La)、镍(Ni)、钌(Ru)、其他元素金属及其合金的导电材料。该顶导电板60的厚度通常在约10nm至80nm的范围。顶导电板60与底导电板40可以包含相同或不同的材料。
根据本发明的第二具体实施例的第二示范性结构的顺序剖视图以图4(a)-4(d)显示工艺的各种阶段。参考图4(a)，底导电板40形成于相同于第一具体实施例中的底部的半导体结构(未示出)上。
参考图4(b)，相变化材料层50直接形成在底导电板40上。相变化材料层50的物理特征相同于第一具体实施例中者。
参考图4(c)，绝缘性纳米粒子70的单层施加至相变化材料层50的顶表面。相同于第一具体实施例中的绝缘性纳米粒子70的类型可被使用。绝缘性纳米粒子70优选为可自我对准和/或自我平坦化于相变化材料层50的顶表面上。绝缘性纳米粒子70的单层彼此分开，以致于当从上方观察时，间隙呈现在该绝缘性纳米粒子70之间。该间隙彼此可为连续或分开。
参考图4(d)，导电材料沉积在绝缘性纳米粒子70的单层上及在绝缘性纳米粒子70间的间隙中的相变化材料层50的部分上。该导电材料可为列在第一具体实施例中作为底导电板40及顶导电板60的任何材料。该导电材料的体积65填入在绝缘性纳米粒子70的单层间的间隙。该导电材料的体积65与绝缘性纳米粒子70的单层形成电流限制层90。该电流限制层90的厚度相同于绝缘性纳米粒子70的单层的高度。
顶导电板60包含直接形成在电流限制层90上方的导电材料的另一体积。顶导电板60的厚度通常自约10nm至80nm。顶导电板60及底导电板40可包含相同或不同的材料。该电流限制层90邻接于相变化材料层50及顶导电板60两者。由图4(d)中的虚线所示的位于绝缘性纳米粒子70的单层的顶表面上方的绝缘性纳米粒子70的单层与顶导电板60中的导电材料的另一体积间的导电材料的体积65自然地靠近。
根据本发明的第三具体实施例的第三示范性结构的顺序剖视图以图5(a)-5(f)示出工艺的各种阶段。参考图5(a)，底导电板40形成于相同于第一具体实施例中的底部的半导体结构(未示出)上。
参考图5(b)，绝缘层80以例如化学气相沉积形成在底导电板40上。该绝缘层80包含绝缘材料，诸如氧化硅、氮化硅、氧化铝、氮化铝、碳化硅、氧化钛、氧化钽、氧化钌、氧化钨、氧化锌、硅、锗、氧化锗、碳，或其组合。该绝缘层80可以以诸如化学气相沉积形成。该绝缘层80的厚度可自约3nm至约60nm。
参考图5(c)，绝缘性纳米粒子70的单层施加至该绝缘层80的顶表面。相同于第一具体实施例中的绝缘性纳米粒子70的类型可被使用。绝缘性纳米粒子70优选为可自我对准和/或自我平坦化于相变化材料层50的顶表面上。绝缘性纳米粒子70的单层彼此分开，以致于当从上方观察时，间隙呈现在该绝缘性纳米粒子70之间。该间隙彼此可为连续或分开的。
参考图5(d)，使用绝缘性纳米粒子70的单层作为硬掩模的绝缘层80以各向异性反应式离子蚀刻操作。在各向异性反应式离子蚀刻期间，将绝缘性纳米粒子70间的间隙下方的绝缘层80部分蚀刻及移除，而位于绝缘性纳米粒子70正下方的绝缘层80的残留部分在各向异性反应式离子蚀刻期间通过绝缘性纳米粒子70遮蔽反应式离子。因此，一组分开的绝缘层岛状物81可通过各向异性反应式离子蚀刻形成。该绝缘性纳米粒子优选在各向异性反应式离子蚀刻期间被消耗。该组分开的绝缘层岛状物81以平面排列。该组分开的绝缘层岛状物81的厚度可自约3nm至60nm。
参考图5(e)，相变化材料沉积在该组分开的绝缘层岛状物81上及绝缘性纳米粒子70间的间隙下方的底导电板40的部分上。该相变化材料可为列在第一具体实施例中作为相变化材料50的任何材料。该相变化材料的体积55填入在该组分开的绝缘层岛状物81的间隙中。该相变化材料的体积55与该组分开的绝缘层岛状物81形成电流限制层100。该电流限制层100的厚度相同于该组分开的绝缘层岛状物81的高度。
该相变化材料的另一体积形成位于电流限制层100正上方的相变化材料层50。该相变化材料层50的厚度通常自约10nm至100nm。该电流限制层100邻接于相变化材料层50及底导电板40两者。该分开的绝缘岛状物81间的相变化材料的体积55与相变化材料层50的相变化材料的另一体积自然地靠近。电流限制层100与相变化材料层50间的边界以图5(e)中的虚线表示。
参考图5(f)，顶导电板60通过将一导电材料直接沉积在相变化材料层50上形成。该导电材料可为列在第一具体实施例中作为底导电板40及顶导电板60的任何材料。该顶导电板60通常自约10nm至80nm的范围。该顶导电板60与底导电板40可包含相同或不同材料。
根据本发明的第四具体实施例的第四示范性结构的顺序剖视图以图6(a)-6(h)显示工艺的各种阶段。参考图6(a)，底导电板40形成于相同于第一具体实施例中的底部的半导体结构(未示出)上。
参考图6(b)，第一相变化材料沉积在底导电板40上以形成第一相变化材料层51。该第一相变化材料可为列在第一具体实施例中作为相变化材料50的任何材料。第一相变化材料层51的厚度通常自约5nm至50nm的范围。
参考图6(c)，绝缘层80以例如化学气相沉积形成在该第一相变化材料层51上。该绝缘层80以如第三具体实施例的绝缘层80的相同方法及包含相同材料形成。该绝缘层80的厚度可自约3nm至60nm的范围。
参考图6(d)，绝缘性纳米粒子70的单层施加至该绝缘层80的顶表面。相同于第一具体实施例中的绝缘性纳米粒子70的类型可被使用。绝缘性纳米粒子70优选为可自我对准和/或自我平坦化于绝缘层80的顶表面上。绝缘性纳米粒子70的单层系彼此分开，以致于当从上方观察时，间隙呈现在该绝缘性纳米粒子70之间。该间隙彼此可为连续或分开的。
参考图6(e)，使用绝缘性纳米粒子70的单层作为硬掩模的绝缘层80是以各向异性反应式离子蚀刻操作。一组分开的绝缘层岛状物81可通过相同于本发明的第三具体实施例的各向异性反应式离子蚀刻方式形成。该绝缘性纳米粒子70优选于各向异性反应式离子蚀刻期间被消耗。该组分开的绝缘层岛状物81以平面排列。该组分开的绝缘层岛状物81的厚度可自约3nm至60nm。
参考图6(f)，第二相变化材料沉积在该组分开的绝缘层岛状物81上及绝缘性纳米粒子70间的间隙下方的第一相变化材料层51的部分上。该第二相变化材料可为列在第一具体实施例中作为相变化材料50的任何材料。该第二相变化材料的体积95填入在该组分开的绝缘层岛状物81的间隙中。该第二相变化材料的体积95与该组分开的绝缘层岛状物81形成电流限制层100。该电流限制层100的厚度相同于该组分开的绝缘层岛状物81的高度。
该第二相变化材料的另一体积在电流限制层100正上方形成第二相变化材料层52。该第二相变化材料层52的厚度通常自约5nm至50nm。该电流限制层100邻接于第一相变化材料层51与第二相变化材料层52两者。该分开的绝缘岛状物81间的第二相变化材料的体积95与第二相变化材料层52的第二相变化材料的另一体积可自然地靠近，这是由于上述两者在相同工艺步骤期间形成。电流限制层100与第二相变化材料层52间的边界以图6(f)中的虚线表示。第一相变化材料与第二相变化材料可包含相同或不同材料。
参考图6(g)，顶导电板60通过将一导电材料直接沉积在第二相变化材料层52上形成。该导电材料可为列在第一具体实施例中作为底导电板40及顶导电板60的任何材料。该顶导电板60通常自约10nm至80nm的范围。该顶导电板60与底导电板40可包含相同或不同材料。
参考图6(h)，其为沿图6(g)中的H-H’平面的第四示范性结构的水平剖视图，显示电流限制层100内的该组分开的绝缘层岛状物81是分开的，或是以电流限制层100内的第二相变化材料的体积95彼此分开。
根据本发明的第五具体实施例的第五示范性结构的顺序剖视图以图7(a)-7(f)显示工艺的各种阶段。参考图7(a)，底导电板40形成于相同于第一具体实施例中的底部的半导体结构(未示出)上。
参考图7(b)，相变化材料沉积在底导电板40上以形成相变化材料层50。该相变化材料可为列在第一具体实施例中作为相变化材料50的任何材料。该相变化材料层50的厚度通常自约10nm至100nm的范围。
参考图7(c)，绝缘层80以例如化学气相沉积形成在该相变化材料层50上。该绝缘层80以如第三具体实施例的绝缘层80的相同方法及包含相同材料形成。该绝缘层80的厚度可自约3nm至60nm的范围。
参考图7(d)，绝缘性纳米粒子70的单层施加至该绝缘层80的顶表面。相同于第一具体实施例中的绝缘性纳米粒子70的类型可被使用。绝缘性纳米粒子70优选为可自我对准和/或自我平坦化于绝缘层80的顶表面上。绝缘性纳米粒子70的单层彼此分开，以致于当从上方观察时，间隙呈现在该绝缘性纳米粒子70之间。该间隙彼此可为连续或分开。
参考图7(e)，使用绝缘性纳米粒子70的单层作为硬掩模的绝缘层80以各向异性反应式离子蚀刻操作。一组分开的绝缘层岛状物81可通过相同于本发明的第三具体实施例的各向异性反应式离子蚀刻方式形成。该绝缘性纳米粒子70优选于各向异性反应式离子蚀刻期间被消耗。该组分开的绝缘层岛状物81以平面排列。该组分开的绝缘层岛状物81的厚度可自约3nm至60nm。
参考图7(f)，导电材料沉积在该组分开的绝缘层岛状物81上及绝缘性纳米粒子70间的间隙下方的相变化材料层50的部分上。该导电材料可为列在第一具体实施例中作为底导电板40及顶导电板60的任何材料。该导电材料的体积65填入在该组分开的绝缘层岛状物81的间隙中。该导电材料的体积65与该组分开的绝缘层岛状物81形成电流限制层100。该电流限制层100的厚度相同于该组分开的绝缘层岛状物81的高度。
该导电材料的另一体积在电流限制层100正上方形成顶导电板60。该顶导电板60的厚度通常自约10nm至80nm。顶导电板60与底导电板40可包含相同或不同材料。电流限制层100邻接相变化材料层50与顶导电板60两者。该分开的绝缘岛状物81间的导电材料的体积65与顶导电板60的导电材料的另一体积自然地靠近，这是由于上述两者在相同工艺步骤期间形成。电流限制层100与顶导电板60间的边界以图7(f)中的虚线表示。
根据本发明的第六具体实施例的第六示范性结构的顺序剖视图以图8(a)-8(h)显示工艺的各种阶段。参考图8(a)，底导电板40形成于相同于第一具体实施例中的底部的半导体结构(未示出)上。
参考图8(b)，相变化材料沉积在底导电板40上以形成相变化材料层50。该相变化材料可为列在第一具体实施例中作为相变化材料50的任何材料。该相变化材料层50的厚度通常自约10nm至100nm的范围。
参考图8(c)，导电材料层62以例如化学气相沉积形成在该相变化材料层50上。该导电材料层62包含如第一具体实施例的底导电板40与顶导电板60的相同材料。该导电材料层62的厚度可自约3nm至60nm的范围。
参考图8(d)，绝缘性纳米粒子70的单层施加至该导电材料层62的顶表面。相同于第一具体实施例中的绝缘性纳米粒子70的类型可被使用。绝缘性纳米粒子70优选为可自我对准和/或自我平坦化于导电材料层62的顶表面上。绝缘性纳米粒子70的单层系彼此分开，以致于当从上方观察时，间隙呈现在该绝缘性纳米粒子70之间。该间隙彼此可为连续或分开。
参考图8(e)，使用绝缘性纳米粒子70的单层作为硬掩模的导电材料层62以各向异性反应式离子蚀刻操作。在各向异性反应式离子蚀刻期间，将绝缘性纳米粒子70间的间隙下方的导电材料层62部分蚀刻及移除，而位于绝缘性纳米粒子70正下方的导电材料层62的残留部分在各向异性反应式离子蚀刻期间通过绝缘性纳米粒子70遮蔽反应式离子。因此，一组分开的绝缘层岛状物64可通过各向异性反应式离子蚀刻形成。该绝缘性纳米粒子优选在各向异性反应式离子蚀刻期间被消耗。该组分开的绝缘层岛状物64以平面排列。该组分开的绝缘层岛状物64的厚度可自约3nm至60nm。
参考图8(f)，绝缘材料层82沉积在相变化材料层50的暴露部分的上方及在分开的导电岛状物64的顶表面及侧壁上。该绝缘材料层82的厚度较分开的导电岛状物64厚且可为自约6nm至100nm。
参考图8(g)，在分开的导电岛状物64的顶表面上方的绝缘材料层82的部分以例如反应式离子蚀刻或以其他诸如化学机械平坦化(CMP)的平坦化手段移除。分开的导电岛状物64与分开的导电岛状物64间的残留绝缘材料84一起形成电流层100’。
参考图8(h)，顶导电板60通过在电流限制层100’上直接沉积导电材料而形成。该导电材料可为列在第一具体实施例中作为底导电板40及顶导电板60的任何材料。顶导电板60的厚度通常自约10nm至80nm。该顶导电板60与底导电板40可包含相同或不同材料。
参考图9，根据本发明的第七具体实施例的第七示范性结构包含底导电板40、相变化材料层50、含有锥形介层孔侧壁78的电介质层77、具有内衬底表面79的锥形介层内衬110、及导电介层栓塞60’。该相变化材料层50邻接底导电板40及电介质层77，其中底导电板40位于内衬底表面79下方。该锥形介层内衬110邻接锥形介层孔侧壁78，且包含嵌入在导电材料的体积65中且由其分隔的绝缘性纳米粒子70的单层。该导电介层栓塞60’包含与该锥形介层内衬110内的导电材料的体积65相同的导电材料。
该底导电板40及导电介层栓塞60’包含例如选自钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铝(Al)、铜(Cu)、铂(Pt)、铱(Ir)、镧(La)、镍(Ni)、钌(Ru)、其他元素金属及其合金的导电材料。该底导电板40的厚度通常在约自10nm至80nm的范围。
该相变化材料层50包含相变化材料，其包含但不限于硫属化物合金或具有至少一种非硫属元素的硫属元素的合金，其中硫属元素选自由碲、硒及硫组成的组且至少一种非硫属元素选自由锗、锑、铋、铅、锡、砷、硅、磷、镓、铟及银组成的组。此硫属化物合金的说明性范例为GaSb、InSb、InSe、Sb2Te3、GeTe、Ge2Sb2Te5、InSbTe、GaSbTe、SnSb2Te4、InSbGe、AgInSbTe、(GeSn)SbTe、GeSb(SeTe)、Te81Ge15Sb2S2、及具有改质原子比率的化合物。相变化材料层50的厚度自约10nm至100nm，且可依PCM元件的最适性能而最适化。
该电介质层77包含电介质材料，其可例如为氧化硅、氮化硅、或其他可耐受用于熔化相变化材料层50中的相变化材料所需的温度的的电介质材料。该电介质层可具有自约50nm至约400nm的厚度。锥形介层孔系通过对于该电介质层77的光刻图案化及蚀刻而形成在该电介质层77上。锥形介层孔具有可为圆形、椭圆形、超椭圆形、或多边形的剖面区域的锥形介层侧壁78。锥形介层孔的底部开口可具有光刻尺寸或次光刻尺寸。
导电介层栓塞60’及该锥形介层内衬110内的导电材料的体积65的导电材料包含例如选自钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铝(Al)、铜(Cu)、铂(Pt)、铱(Ir)、镧(La)、镍(Ni)、钌(Ru)、其他元素金属及其合金的导电材料。导电介层栓塞60’及该锥形介层内衬110内的导电材料的体积65的导电材料包含相同材料且自然地靠近，这是因为两者皆在相同工艺步骤期间以相同导电材料的沉积而形成。导电介层栓塞60’的导电材料及该锥形介层内衬110内的导电材料的体积65的边界以图9中虚线标示。
参考图10，根据本发明的第八具体实施例的第八示范性结构包含底导电板40、相变化材料层50、含有锥形的介层孔侧壁78的电介质层77、具有内衬底表面79的锥形介层内衬120、及相变化材料栓塞53及顶导电板60。该相变化材料层50邻接底导电板40及电介质层77，其中底导电板40位于内衬底表面79下方。该锥形介层内衬120邻接锥形介层孔侧壁78，且包含嵌入在相变化材料的体积55’中且由其分隔的绝缘性纳米粒子70的单层。该相变化材料栓塞53包含与该锥形介层内衬120内的相变化材料的体积55’相同的相变化材料。该顶导电板60邻接电介质层77、锥形介层内衬120及相变化材料栓塞53。
底导电板40与顶导电板60可包含如第七具体实施例的底导电板40的相同材料。该底导电板40与该顶导电板60可具有或不具有相同组成物。该底导电板40的厚度通常自约10nm至80nm。而且，该顶导电板60的厚度通常自约10nm至80nm的范围。
该相变化材料层50及相变化材料栓塞53包含如第七具体实施例的相变化材料层50的相同材料。该相变化材料层50的厚度自约10nm至100nm，且可依PCM装置的最适性能而最适化。
其中具有锥形介层孔的电介质层77及锥形介层孔侧壁78具有如第七实施例的相同结构特征。
参考图11，根据本发明的第九实施例的第九示范性结构包含底导电板40、含有锥形介层孔侧壁78的电介质层77、具有内衬底表面79的锥形介层内衬120、及相变化材料栓塞53及顶导电板60。该底导电板40邻接内衬底表面79及电介质层77。该锥形介层内衬120邻接锥形介层孔侧壁78，且包含嵌入在相变化材料的体积55’中且由其分隔的绝缘性纳米粒子70的单层。该相变化材料栓塞53包含与该锥形介层内衬120内的相变化材料的体积55’相同的相变化材料。该顶导电板60邻接电介质层77、锥形介层内衬120及相变化材料栓塞53。
底导电板40与顶导电板60可包含如第七实施例的底导电板40的相同材料。该底导电板40与该顶导电板60可具有或不具有相同组成物。该底导电板40的厚度通常自约10nm至80nm。而且，该顶导电板60的厚度通常自约10nm至80nm的范围。
相变化材料栓塞53包含如第七实施例的相变化材料层50的相同材料。
其中具有锥形介层孔的电介质层77及锥形介层孔侧壁78具有如第七实施例的相同结构特征。
参考图12，根据本发明的第十实施例的第十示范性结构，除了以第十实施例中的绝缘性纳米粒子70的多层取代第八实施例中的绝缘性纳米粒子70的单层外，包含有与第八示范性结构的相同结构元件及结构关系。该纳米粒子70的多层可以重复含有绝缘性纳米粒子70的单层而形成。或者，氧可于相变化材料形成期间供应以形成含有相变化材料及绝缘性纳米粒子的体积的混合物的多层。例如，在沉积工艺中，氧化锗可于存在有充足氧的气氛下快速与含有相变化材料的锗混合而形成。
参考图13，根据本发明的第十一实施例的第十一示范性结构，除了以第十一实施例中的绝缘性纳米粒子的多层取代第九实施例中的绝缘性纳米粒子的单层外，包含有与第九示范性结构的相同结构元件及结构关系。在第十一实施例可使用如在第十实施例的绝缘性纳米粒子的多层与相变化材料的体积混合的相同的形成方法。
虽然本发明已参照特定实施例来加以描述，明显的是，基于前述内容的替换方式、修改样式及变化对于本领域技术人员来说显而易见。因此，本发明意欲涵盖所有此等替换方式、修改样式及变化，及该等落入本发明的范围及精神内及随附权利要求之中。

Claims (20)

1、一种半导体结构，包含：
相变化材料层；
电流限制层，其邻接所述相变化材料层且包含嵌入于导电材料中且由导电材料分隔的绝缘性纳米粒子单层；
第一导电板，其邻接所述电流限制层且包含所述导电材料；以及
第二导电板，其邻接所述相变化材料层且与所述第一导电板分开。
2、如权利要求1所述的半导体结构，其中所述绝缘性纳米粒子包含电介质材料，该电介质材料选自由氧化硅、氮化硅、氧化铝、氮化铝、碳化硅、氧化钛、氧化钽、氧化钌、氧化钨、氧化锌、硅、锗、氧化锗、碳，或其组合组成的组。
3、如权利要求1所述的半导体结构，其中每一所述绝缘性纳米粒子是限定在单层内的有机分子且具有在约1nm至24nm的范围的特征尺寸，所述特征尺寸选自由全长、全宽或直径组成的组。
4、如权利要求1所述的半导体结构，其中所述相变化材料层包含具有至少一种非硫属元素的硫属元素的合金，其中硫属元素选自由碲、硒及硫组成的组，至少一种非硫属元素选自由锗、锑、铋、铅、锡、砷、硅、磷、镓、铟及银组成的组。
5、如权利要求1所述的半导体结构，其中所述第一及第二导电板包含选自钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铝(Al)、铜(Cu)、铂(Pt)、铱(Ir)、镧(La)、镍(Ni)、钌(Ru)、其他元素金属及其合金组成的组的材料。
6、一种半导体结构，包含：
第一导电板，其包含第一导电材料；
相变化材料层，其邻接所述第一导电板且包含相变化材料；
电流限制层，其包括一组平面排列的分开的绝缘层岛状物，其中每一所述分开的绝缘层岛状物嵌入于选自所述相变化材料及所述第一导电材料的材料的体积材料中且由该体积材料分隔，所述电流限制层具有纳米粒子的横向尺寸，并且直接接触所述相变化材料层；以及
第二导电板，其包含第二导电材料且经由所述电流限制层以电阻地连接至所述相变化材料层。
7、如权利要求6所述的半导体结构，其中所述第二导电板邻接所述电流限制层。
8、如权利要求6所述的半导体结构，还包含由所述相变化材料的另一体积组成且邻接所述电流限制层的另一相变化材料层，以及所述第二导电板。
9、如权利要求6所述的半导体结构，其中所述分开的绝缘层岛状物具有自约3nm至60nm的厚度，并且包含电介质材料，该电介质材料选自由氧化硅、氮化硅、氧化铝、氮化铝、碳化硅、氧化钛、氧化钽、氧化钌、氧化钨、氧化锌、硅、锗、氧化锗、碳，或其组合组成的组。
10、如权利要求6所述的半导体结构，其中所述相变化材料层包含具有至少一种非硫属元素的硫属元素的合金，其中硫属元素选自由碲、硒及硫组成的组，至少一种非硫属元素选自由锗、锑、铋、铅、锡、砷、硅、磷、镓、铟及银组成的组。
11、一种半导体结构，包含：
电介质层，其含有锥形介层孔侧壁；
锥形介层内衬，其邻接所述锥形介层孔侧壁且具有内衬底表面，并且含有嵌入于导电材料中且由该导电材料分隔的绝缘性纳米粒子单层；
导电介层栓塞，其邻接所述锥形的介层内衬且包含所述导电材料；
相变化材料层，其邻接所述内衬底表面及所述电介质层；
底导电板，其邻接所述相变化材料层。
12、如权利要求11所述的半导体结构，其中每一所述绝缘性纳米粒子是限定在单层内的有机分子且具有在约1nm至24nm的范围的特征尺寸，所述特征尺寸选自由全长、全宽或直径组成的组，并且所述纳米粒子形成单层。
13、如权利要求11所述的半导体结构，其中所述相变化材料层包含具有至少一种非硫属元素的硫属元素的合金，其中硫属元素选自由碲、硒及硫组成的组，至少一种非硫属元素选自由锗、锑、铋、铅、锡、砷、硅、磷、镓、铟及银组成的组。
14、如权利要求11所述的半导体结构，其中所述导电锥形介层及底导电板包含例如选自钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铝(Al)、铜(Cu)、铂(Pt)、铱(Ir)、镧(La)、镍(Ni)、钌(Ru)、及其合金组成的组的材料。
15、一种半导体结构，包含：
顶导电板；
电介质层，其邻接所述顶导电板且含有锥形介层孔侧壁；
锥形介层内衬，其邻接所述锥形介层孔侧壁且具有内衬底表面，并且含有嵌入于相变化材料中且由该相变化材料分隔的绝缘性纳米粒子；
介层栓塞，其由所述相变化材料的另一体积组成且由所述锥形介层内衬与所述顶导电板包覆；以及
底导电板，其经由所述锥形介层以电阻地连接至所述顶导电板。
16、如权利要求15所述的半导体结构，其中所述底导电板邻接所述内衬底表面及所述电介质层。
17、如权利要求16所述的半导体结构，还包含由所述相变化材料的另一体积组成的相变化材料层，其中所述相变化材料层邻接所述内衬底表面、所述电介质层、以及所述底导电板。
18、如权利要求16所述的半导体结构，其中所述绝缘性纳米粒子包含电介质材料，该电介质材料选自由氧化硅、氮化硅、氧化铝、氮化铝、碳化硅、氧化钛、氧化钽、氧化钌、氧化钨、氧化锌、硅、锗、氧化锗、碳，或其组合组成的组。
19、如权利要求16所述的半导体结构，其中每一所述绝缘性纳米粒子是限定在单层内的有机分子且具有在约1nm至24nm的范围的特征尺寸，所述特征尺寸选自由全长、全宽或直径组成的组，并且所述纳米粒子形成单层。
20、如权利要求16所述的半导体结构，其中所述相变化材料层包含具有至少一种非硫属元素的硫属元素的合金，其中硫属元素选自由碲、硒及硫组成的组，至少一种非硫属元素选自由锗、锑、铋、铅、锡、砷、硅、磷、镓、铟及银组成的组。
CN2008101360742A 2007-07-11 2008-07-11 电流限制的相变化存储器装置结构 Active CN101459219B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/776,301 2007-07-11
US11/776,301 US7745807B2 (en) 2007-07-11 2007-07-11 Current constricting phase change memory element structure

Publications (2)

Publication Number Publication Date
CN101459219A true CN101459219A (zh) 2009-06-17
CN101459219B CN101459219B (zh) 2011-10-26

Family

ID=40252324

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101360742A Active CN101459219B (zh) 2007-07-11 2008-07-11 电流限制的相变化存储器装置结构

Country Status (3)

Country Link
US (2) US7745807B2 (zh)
CN (1) CN101459219B (zh)
TW (1) TWI393253B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102544361A (zh) * 2010-12-31 2012-07-04 中国科学院上海微系统与信息技术研究所 可用于相变存储的相变材料及调节其相变参数的方法
CN103427021A (zh) * 2013-08-09 2013-12-04 中国科学院上海硅酸盐研究所 低功耗电阻式随机存储器的存储单元及其制备方法

Families Citing this family (97)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8237140B2 (en) 2005-06-17 2012-08-07 Macronix International Co., Ltd. Self-aligned, embedded phase change RAM
US7696503B2 (en) 2005-06-17 2010-04-13 Macronix International Co., Ltd. Multi-level memory cell having phase change element and asymmetrical thermal boundary
US7786460B2 (en) 2005-11-15 2010-08-31 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7635855B2 (en) * 2005-11-15 2009-12-22 Macronix International Co., Ltd. I-shaped phase change memory cell
US7449710B2 (en) 2005-11-21 2008-11-11 Macronix International Co., Ltd. Vacuum jacket for phase change memory element
US7829876B2 (en) 2005-11-21 2010-11-09 Macronix International Co., Ltd. Vacuum cell thermal isolation for a phase change memory device
US7688619B2 (en) 2005-11-28 2010-03-30 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7741636B2 (en) 2006-01-09 2010-06-22 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7785920B2 (en) 2006-07-12 2010-08-31 Macronix International Co., Ltd. Method for making a pillar-type phase change memory element
US7504653B2 (en) 2006-10-04 2009-03-17 Macronix International Co., Ltd. Memory cell device with circumferentially-extending memory element
US7476587B2 (en) * 2006-12-06 2009-01-13 Macronix International Co., Ltd. Method for making a self-converged memory material element for memory cell
US7903447B2 (en) 2006-12-13 2011-03-08 Macronix International Co., Ltd. Method, apparatus and computer program product for read before programming process on programmable resistive memory cell
US7718989B2 (en) * 2006-12-28 2010-05-18 Macronix International Co., Ltd. Resistor random access memory cell device
US8138028B2 (en) 2007-02-12 2012-03-20 Macronix International Co., Ltd Method for manufacturing a phase change memory device with pillar bottom electrode
US7786461B2 (en) 2007-04-03 2010-08-31 Macronix International Co., Ltd. Memory structure with reduced-size memory element between memory material portions
TWI402980B (zh) 2007-07-20 2013-07-21 Macronix Int Co Ltd 具有緩衝層之電阻式記憶結構
US7729161B2 (en) 2007-08-02 2010-06-01 Macronix International Co., Ltd. Phase change memory with dual word lines and source lines and method of operating same
US7642125B2 (en) 2007-09-14 2010-01-05 Macronix International Co., Ltd. Phase change memory cell in via array with self-aligned, self-converged bottom electrode and method for manufacturing
US8178386B2 (en) 2007-09-14 2012-05-15 Macronix International Co., Ltd. Phase change memory cell array with self-converged bottom electrode and method for manufacturing
US7919766B2 (en) 2007-10-22 2011-04-05 Macronix International Co., Ltd. Method for making self aligning pillar memory cell device
US7964861B2 (en) * 2007-11-06 2011-06-21 Ovonyx, Inc. Method and apparatus for reducing programmed volume of phase change memory
US8158965B2 (en) * 2008-02-05 2012-04-17 Macronix International Co., Ltd. Heating center PCRAM structure and methods for making
US8077505B2 (en) * 2008-05-07 2011-12-13 Macronix International Co., Ltd. Bipolar switching of phase change device
US7701750B2 (en) 2008-05-08 2010-04-20 Macronix International Co., Ltd. Phase change device having two or more substantial amorphous regions in high resistance state
US8134857B2 (en) * 2008-06-27 2012-03-13 Macronix International Co., Ltd. Methods for high speed reading operation of phase change memory and device employing same
US8097902B2 (en) * 2008-07-10 2012-01-17 Seagate Technology Llc Programmable metallization memory cells via selective channel forming
US20100019215A1 (en) * 2008-07-22 2010-01-28 Macronix International Co., Ltd. Mushroom type memory cell having self-aligned bottom electrode and diode access device
US7932506B2 (en) 2008-07-22 2011-04-26 Macronix International Co., Ltd. Fully self-aligned pore-type memory cell having diode access device
US7903457B2 (en) * 2008-08-19 2011-03-08 Macronix International Co., Ltd. Multiple phase change materials in an integrated circuit for system on a chip application
US7719913B2 (en) * 2008-09-12 2010-05-18 Macronix International Co., Ltd. Sensing circuit for PCRAM applications
US8324605B2 (en) * 2008-10-02 2012-12-04 Macronix International Co., Ltd. Dielectric mesh isolated phase change structure for phase change memory
US7897954B2 (en) * 2008-10-10 2011-03-01 Macronix International Co., Ltd. Dielectric-sandwiched pillar memory device
US8036014B2 (en) * 2008-11-06 2011-10-11 Macronix International Co., Ltd. Phase change memory program method without over-reset
US7869270B2 (en) 2008-12-29 2011-01-11 Macronix International Co., Ltd. Set algorithm for phase change memory cell
US8089137B2 (en) * 2009-01-07 2012-01-03 Macronix International Co., Ltd. Integrated circuit memory with single crystal silicon on silicide driver and manufacturing method
US8107283B2 (en) * 2009-01-12 2012-01-31 Macronix International Co., Ltd. Method for setting PCRAM devices
US8030635B2 (en) 2009-01-13 2011-10-04 Macronix International Co., Ltd. Polysilicon plug bipolar transistor for phase change memory
US8064247B2 (en) 2009-01-14 2011-11-22 Macronix International Co., Ltd. Rewritable memory device based on segregation/re-absorption
US8933536B2 (en) 2009-01-22 2015-01-13 Macronix International Co., Ltd. Polysilicon pillar bipolar transistor with self-aligned memory element
US8487291B2 (en) 2009-01-30 2013-07-16 Seagate Technology Llc Programmable metallization memory cell with layered solid electrolyte structure
GB0905359D0 (en) 2009-03-27 2009-05-13 Cambridge Entpr Ltd Phase change devices and methods for their manufacture
US8084760B2 (en) 2009-04-20 2011-12-27 Macronix International Co., Ltd. Ring-shaped electrode and manufacturing method for same
US8829646B2 (en) * 2009-04-27 2014-09-09 Macronix International Co., Ltd. Integrated circuit 3D memory array and manufacturing method
US8173987B2 (en) * 2009-04-27 2012-05-08 Macronix International Co., Ltd. Integrated circuit 3D phase change memory array and manufacturing method
US8097871B2 (en) * 2009-04-30 2012-01-17 Macronix International Co., Ltd. Low operational current phase change memory structures
US7933139B2 (en) * 2009-05-15 2011-04-26 Macronix International Co., Ltd. One-transistor, one-resistor, one-capacitor phase change memory
US8350316B2 (en) 2009-05-22 2013-01-08 Macronix International Co., Ltd. Phase change memory cells having vertical channel access transistor and memory plane
US7968876B2 (en) * 2009-05-22 2011-06-28 Macronix International Co., Ltd. Phase change memory cell having vertical channel access transistor
US8809829B2 (en) * 2009-06-15 2014-08-19 Macronix International Co., Ltd. Phase change memory having stabilized microstructure and manufacturing method
US8406033B2 (en) 2009-06-22 2013-03-26 Macronix International Co., Ltd. Memory device and method for sensing and fixing margin cells
US8363463B2 (en) 2009-06-25 2013-01-29 Macronix International Co., Ltd. Phase change memory having one or more non-constant doping profiles
US8238149B2 (en) 2009-06-25 2012-08-07 Macronix International Co., Ltd. Methods and apparatus for reducing defect bits in phase change memory
US8110822B2 (en) 2009-07-15 2012-02-07 Macronix International Co., Ltd. Thermal protect PCRAM structure and methods for making
US7894254B2 (en) 2009-07-15 2011-02-22 Macronix International Co., Ltd. Refresh circuitry for phase change memory
US8198619B2 (en) 2009-07-15 2012-06-12 Macronix International Co., Ltd. Phase change memory cell structure
CN101989583B (zh) * 2009-08-05 2013-04-24 清华大学 散热结构及使用该散热结构的散热系统
US8064248B2 (en) 2009-09-17 2011-11-22 Macronix International Co., Ltd. 2T2R-1T1R mix mode phase change memory array
US8178387B2 (en) 2009-10-23 2012-05-15 Macronix International Co., Ltd. Methods for reducing recrystallization time for a phase change material
WO2011097389A1 (en) * 2010-02-04 2011-08-11 Sandisk 3D Llc Non-volatile memory cell containing nanodots and method of making thereof
US8729521B2 (en) 2010-05-12 2014-05-20 Macronix International Co., Ltd. Self aligned fin-type programmable memory cell
US8310864B2 (en) 2010-06-15 2012-11-13 Macronix International Co., Ltd. Self-aligned bit line under word line memory array
US20120033479A1 (en) * 2010-08-06 2012-02-09 Lsi Corporation Modification of logic by morphological manipulation of a semiconductor resistive element
US8728859B2 (en) * 2010-08-12 2014-05-20 International Business Machines Corporation Small footprint phase change memory cell
US9082954B2 (en) * 2010-09-24 2015-07-14 Macronix International Co., Ltd. PCRAM with current flowing laterally relative to axis defined by electrodes
US8395935B2 (en) 2010-10-06 2013-03-12 Macronix International Co., Ltd. Cross-point self-aligned reduced cell size phase change memory
US8497705B2 (en) 2010-11-09 2013-07-30 Macronix International Co., Ltd. Phase change device for interconnection of programmable logic device
US8467238B2 (en) 2010-11-15 2013-06-18 Macronix International Co., Ltd. Dynamic pulse operation for phase change memory
US8822970B2 (en) * 2011-02-21 2014-09-02 Korea Advanced Institute Of Science And Technology (Kaist) Phase-change memory device and flexible phase-change memory device insulating nano-dot
US8497182B2 (en) 2011-04-19 2013-07-30 Macronix International Co., Ltd. Sidewall thin film electrode with self-aligned top electrode and programmable resistance memory
US8946666B2 (en) 2011-06-23 2015-02-03 Macronix International Co., Ltd. Ge-Rich GST-212 phase change memory materials
US8932901B2 (en) 2011-10-31 2015-01-13 Macronix International Co., Ltd. Stressed phase change materials
US8987700B2 (en) 2011-12-02 2015-03-24 Macronix International Co., Ltd. Thermally confined electrode for programmable resistance memory
US9114980B2 (en) * 2012-06-01 2015-08-25 Freescale Semiconductor, Inc. Field focusing features in a ReRAM cell
US9029936B2 (en) 2012-07-02 2015-05-12 Sandisk Technologies Inc. Non-volatile memory structure containing nanodots and continuous metal layer charge traps and method of making thereof
US8981330B2 (en) 2012-07-16 2015-03-17 Macronix International Co., Ltd. Thermally-confined spacer PCM cells
US8823075B2 (en) 2012-11-30 2014-09-02 Sandisk Technologies Inc. Select gate formation for nanodot flat cell
US9035272B2 (en) 2013-01-16 2015-05-19 Hewlett-Packard Development Company, L.P. Nanoparticle-based memristor structure
US8987802B2 (en) 2013-02-28 2015-03-24 Sandisk Technologies Inc. Method for using nanoparticles to make uniform discrete floating gate layer
US9331181B2 (en) 2013-03-11 2016-05-03 Sandisk Technologies Inc. Nanodot enhanced hybrid floating gate for non-volatile memory devices
US9214351B2 (en) 2013-03-12 2015-12-15 Macronix International Co., Ltd. Memory architecture of thin film 3D array
US8916414B2 (en) 2013-03-13 2014-12-23 Macronix International Co., Ltd. Method for making memory cell by melting phase change material in confined space
US9177808B2 (en) 2013-05-21 2015-11-03 Sandisk Technologies Inc. Memory device with control gate oxygen diffusion control and method of making thereof
US8969153B2 (en) 2013-07-01 2015-03-03 Sandisk Technologies Inc. NAND string containing self-aligned control gate sidewall cladding
TWI549229B (zh) 2014-01-24 2016-09-11 旺宏電子股份有限公司 應用於系統單晶片之記憶體裝置內的多相變化材料
CN103943171B (zh) * 2014-04-16 2017-05-17 南京邮电大学 银纳米线和氧化锌纳米线单层透明电极及其制备方法
US9559113B2 (en) 2014-05-01 2017-01-31 Macronix International Co., Ltd. SSL/GSL gate oxide in 3D vertical channel NAND
JP6544555B2 (ja) * 2015-01-15 2019-07-17 国立研究開発法人物質・材料研究機構 抵抗変化型素子の製造方法
US9672906B2 (en) 2015-06-19 2017-06-06 Macronix International Co., Ltd. Phase change memory with inter-granular switching
EP3271705B1 (en) * 2015-07-20 2020-07-01 Hewlett-Packard Development Company, L.P. Structures for surface enhanced raman spectroscopy
US10269682B2 (en) * 2015-10-09 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Cooling devices, packaged semiconductor devices, and methods of packaging semiconductor devices
US9793323B1 (en) 2016-07-11 2017-10-17 Macronix International Co., Ltd. Phase change memory with high endurance
KR102571566B1 (ko) * 2016-07-15 2023-08-29 삼성전자주식회사 반도체 메모리 장치
JP2019149473A (ja) * 2018-02-27 2019-09-05 東芝メモリ株式会社 半導体記憶装置およびその製造方法
JP2020027818A (ja) 2018-08-09 2020-02-20 キオクシア株式会社 半導体記憶装置
KR102571555B1 (ko) * 2018-08-28 2023-08-29 삼성전자주식회사 가변 저항 메모리 소자
CN112713242B (zh) * 2020-12-25 2022-08-30 华中科技大学 一种基于纳米电流通道的相变存储器的制备方法
CN112701221B (zh) * 2020-12-25 2022-09-13 华中科技大学 一种基于纳米电流通道的相变存储器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5825046A (en) * 1996-10-28 1998-10-20 Energy Conversion Devices, Inc. Composite memory material comprising a mixture of phase-change memory material and dielectric material
US8637366B2 (en) * 2002-12-19 2014-01-28 Sandisk 3D Llc Nonvolatile memory cell without a dielectric antifuse having high- and low-impedance states
US7119356B2 (en) * 2003-07-18 2006-10-10 Lucent Technologies Inc. Forming closely spaced electrodes
DE10356285A1 (de) * 2003-11-28 2005-06-30 Infineon Technologies Ag Integrierter Halbleiterspeicher und Verfahren zum Herstellen eines integrierten Halbleiterspeichers
US7608503B2 (en) * 2004-11-22 2009-10-27 Macronix International Co., Ltd. Side wall active pin memory and manufacturing method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102544361A (zh) * 2010-12-31 2012-07-04 中国科学院上海微系统与信息技术研究所 可用于相变存储的相变材料及调节其相变参数的方法
CN103427021A (zh) * 2013-08-09 2013-12-04 中国科学院上海硅酸盐研究所 低功耗电阻式随机存储器的存储单元及其制备方法
CN103427021B (zh) * 2013-08-09 2015-11-18 中国科学院上海硅酸盐研究所 低功耗电阻式随机存储器的存储单元及其制备方法

Also Published As

Publication number Publication date
US20100193763A1 (en) 2010-08-05
US7932507B2 (en) 2011-04-26
TWI393253B (zh) 2013-04-11
TW200913254A (en) 2009-03-16
US7745807B2 (en) 2010-06-29
CN101459219B (zh) 2011-10-26
US20090014704A1 (en) 2009-01-15

Similar Documents

Publication Publication Date Title
CN101459219B (zh) 电流限制的相变化存储器装置结构
CN102097587B (zh) 具有宽广相变化元素与小面积电极接点的存储器装置
US8053752B2 (en) Four-terminal reconfigurable devices
KR100789045B1 (ko) 상 변화 물질용 접속 전극, 관련 상 변화 메모리 소자, 및관련 제조 방법
US20090035514A1 (en) Phase change memory device and method of fabricating the same
US20110263075A1 (en) Vacuum Jacket For Phase Change Memory Element
US11647683B2 (en) Phase change memory cell with a thermal barrier layer
US7982203B2 (en) CMOS-process-compatible programmable via device
US8648326B2 (en) Phase change memory electrode with sheath for reduced programming current
US8470719B2 (en) Method for fabricating phase change memory device using solid state reaction
CN101000944B (zh) 相变化存储元件及其制造方法
TW200952228A (en) Phase change material with filament electrode
US7838413B2 (en) Method of manufacturing phase-change memory element
US11380842B2 (en) Phase change memory cell with second conductive layer
KR101922771B1 (ko) 칼코겐화물-비전도체 나노복합소재 박막을 포함하는 상변화 소자 및 그 제조방법
US11038106B1 (en) Phase change memory cell with a metal layer
KR100998887B1 (ko) 상 변화 물질을 이용한 전자 소자, 상 변화 메모리 소자 및이의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant