CN101461071A - 纵向相变存储器单元及其制造方法 - Google Patents

纵向相变存储器单元及其制造方法 Download PDF

Info

Publication number
CN101461071A
CN101461071A CNA2006800479310A CN200680047931A CN101461071A CN 101461071 A CN101461071 A CN 101461071A CN A2006800479310 A CNA2006800479310 A CN A2006800479310A CN 200680047931 A CN200680047931 A CN 200680047931A CN 101461071 A CN101461071 A CN 101461071A
Authority
CN
China
Prior art keywords
phase
change material
layer
pattern
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800479310A
Other languages
English (en)
Other versions
CN101461071B (zh
Inventor
卢多维克·古克斯
德克·J·C·C·M·武泰斯
朱迪思·G·里索尼·雷耶斯
托马斯·吉勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
Koninklijke Philips NV
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC, Koninklijke Philips Electronics NV filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Publication of CN101461071A publication Critical patent/CN101461071A/zh
Application granted granted Critical
Publication of CN101461071B publication Critical patent/CN101461071B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/32—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the bipolar type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/026—Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of the switching material, e.g. post-treatment, doping
    • H10N70/043—Modification of the switching material, e.g. post-treatment, doping by implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa or cup type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Abstract

本发明公开了一种纵向相变存储器(PCM)单元，其包括与第一相变材料层(14)相接触的底部电极(5)、具有开口(13)的电介质材料层(12)、通过电介质层中的开口与第一相变材料层相接触的第二相变材料层(6)、和与该第二相变材料层相接触的顶部电极(7)的叠层。

Description

纵向相变存储器单元及其制造方法
技术领域
本发明涉及非易失性存储器单元，其中通过提供热能以改变材料的电阻来对存储器单元进行编程。本发明尤其涉及相变存储器(PCM)。本发明尤其涉及纵向PCM存储器单元。
背景技术
可将信息存储在采用各种物理机制的非易失性存储器中，例如，在所谓的闪存中的导电层或电介质层中存储电荷、在所谓的FeRAM存储器中的晶体中重新布置电荷。非易失性存储器中的一种类型是相变存储器(PCM)，也称为相变RAM(PRAM)。在此，通过改变相变材料的物理状态(非晶态/晶态)或晶相并因此改变其电阻率来将信息存储在存储器单元中。在用于存储器单元时，通常利用小的电能脉冲对材料进行局部加热来改变相变材料的相位。通常，PCM单元包括两个用于与相变材料层接触的触点。当足够的电流通过该相变材料层从一个触点流向另一个触点时，该层将被局部加热，从而使得其固态发生局部变化。PCM单元要被编程。根据所获取的固态，例如非晶态/晶态，一位被写或被擦除。
现有技术中，可通过相变层和触点的相对位置来区分PCM单元的几种结构。在横向PCM单元中，电流在基本水平的方向上(即，基本平行于其上形成PCM单元的衬底)流经相变材料。这种横向PCM单元的足迹(footprint)至少为空间上隔开的触点的面积以及这些触点之间的相变材料的面积。为了允许急剧缩放并因此减少独立的存储器单元的足迹，可以以纵向方式来构建PCM单元。当前技术的纵向PCM单元由夹在顶部触点(也称顶部电极)和底部触点(也称底部电极)之间的相变材料层组成。底部触点通常被标为加热器。A.Pirovano等人在IEEE Trans.Elect.Dev.Vol.51 no.5 May 2004 p.714上的文章“Low-Field Amorphous State Resistance and Thresholdvoltage Drift in Chalcogenide Material”以及S.Lai和T.Lowrey在proceedings of IEDM 2001，p36.5.1-36.5.4上的文章“OUM-A 180nmNonvolatile Memory Cell Element Technology for Stand Alone andEmbedded Applications”公开了这种纵向PCM单元。纵向PCM单元的足迹及相应的存储器阵列的密度至少为底部电极和相变材料之间的接触面的面积。该接触面区域的数量级为F2，所以F是给定半导体制造工艺中可获得的最小尺寸。通常，底部电极和相变层之间的接触面区域的面积小于顶部电极和相变层之间的接触面区域的面积。对于给定的电流，电流密度随之将在底部电极/相变材料接触面处为最大。该位置被标为熔化点(11)或热点，这是因为相变材料将首先在该区域中由于焦耳加热而熔化并且相变材料的晶体学结构将首先在该区域中开始变化。图1示出了形成于衬底(未示出)上的典型的纵向PCM存储器单元的示意截面图和电学等效图。纵向PCM存储器单元(1)包括选择晶体管(3)以及堆叠在其上的PCM元件(2)。该示例中的选择晶体管是一个纵向的p-n-p双极型晶体管。双极型晶体管(3)的n型基底(9)与存储器矩阵(其中存储器单元是该矩阵的元件)的字线(WL)连接，而P+发射极(10)与底部电极(5)连接。P+集电极(8)接地。底部电极(5)由诸如金属的导电材料形成，该电极嵌入电介质层(4)，该电介质层也被称为层间电介质(ILD)。电介质层(4)将相变材料(6)与选择晶体管(3)隔离。底部电极(5)的上面是相变材料(6)。在相变材料的顶部形成了电极(7)，它与相应存储器矩阵的位线(BL)连接。如图1所示，该顶部电极(7)和相变材料(6)间的接触面基本上大于底部电极(5)和相变材料(6)间的接触面。相变材料的量(11：虚线内)将被焦耳加热影响，因此可编程的体(11)由底部接触面的面积确定。该底部接触面的面积对应于与电流路径(箭头)相垂直的底部电极(5)的截面积，因此该底部接触面的面积由底部电极的布局确定。
现有技术纵向PCM存储器单元的一个缺点是较高的写电流，该电流通常为大约1到10mA。除了功耗之外，该较高写电流阻止了高密度存储器单元的形成，这是因为需要将双极型晶体管而不是更易集成和缩放的MOSFET晶体管用作能够提供该较高写电流的选择晶体管。为了降低该写电流，应该限制来自熔化点(11)的热耗散。本领域中已知若干解决方案。
可通过为底部电极选择热导率较低的材料来降低热耗散。以下的表1列出了用于制造纵向PCM单元的材料。可从该表中选择TiN来形成底部电极(5)，这是因为它的热导率低于TaN或TiA1N的热导率。可通过为底部电极选择材料来使写电流显著降低。
而且，美国专利US5406509、C.W.Jeong等人在proceedings of theNon-Volatile Semiconductor Memory Workshop，2004，29-29上的文章“Switching Current Scaling and Reliability Evaluation in PRAM”、以及S.L.Cho等人在proceedings of the 2005 VLSI symposium p96-97上的“Highly Scalable On-axis Confined Cell Structure for HighDensity PRAM beyond 256MB”提出了可选结构来限制底部接触面的面积及限制电流。图2示出了这种受限制的纵向PCM存储器单元的示例。底部电极(5)的顶部沉积了电介质层(12)。在该电介质层(12)中形成了开口(13)，以便暴露下面的底部电极(5)。该开口(13)上形成了相变材料层(6)。通常，SiO2被用作电介质材料，这是因为它把对电流和热能的限制提供到开口(13)内所限定的体积。为了用相变材料填充开口(13)，一序列原位沉积和刻蚀步骤被用来在开口(13)中沉积相变材料(6)。在该沉积/刻蚀序列中，每个所沉积的层均被各向异性刻蚀部分地回蚀，以适合于沉积工艺的非保形特征并改善对开口(13)的填充。通常，100nm的SiO2的厚电介质层(12)被沉积在底部电极(5)上，其中直径约为50nm的开口(13)被制成图案。至少在该开口(13)中沉积相变材料(6)。该结构使得写电流减小两倍。
虽然受限制的纵向PCM存储器单元思想有助于减小写电流，但是还是存在一些问题。这种受限制的结构中的第一个问题是，由于纵横比(即高度/直径之比)通常大于1，所以开口(13)中的尺寸无法被很好地控制。缺乏尺寸控制乏将导致熔化点尺寸的统计学延伸。特别的，较宽范围的接触电阻分布不可避免地导致写电流的较宽延伸，这在S.J.Ahn等人在proceedings of IEDM 2004 p907-910上的文章“Highly manufacturable high density phase change memory of64Mb and beyond”以及Y.N.Hwang等人在proceedings of IEDM 2003p37.1.1-37.1.4上的文章“上的文章“Writing current reduction forhigh-density phase-change RAM”中予以示出。第二个问题是，用于开口(13)中的相变材料的保形沉积的沉积/刻蚀/沉积技术的序列中的回蚀步骤很容易在该相变材料的有源区(11)即熔化点中引起损害，从而导致较差的特性，这在S.J.Ahn等人在proceedings ofIEDM 2004 p907-910上的文章“Highly manufacturable high densityphase change memory of 64Mb and beyond”以及S.H.Lee等人在proceedings of the 2004 VLSI symposium p.20-21上的文章“Fullintegration and cellcharacteristics for 64Mb nonvolatile PRAM”中予以示出。第三个问题是，在该受限制的结构中，有源区(11)与底部电极(5)的直接接触允许了通过该底部电极的热耗散。因此，只有较少的热量可用于相变材料的熔化。第四个问题是，有源区(11)与底部电极(5)的直接接触可能会导致PCM存储器单元只有有限的耐用性。在通常小于十亿个的非晶化和重结晶周期之后，相变材料保持在给定相位，要么结晶要么非结晶，并且将不再能够对该单元进行编程。
因此，需要一种能够克服现有技术纵向PCM存储器单元的问题的纵向PCM存储器单元，尤其是能克服在背景技术中所提到的那些问题。
发明内容
本发明在第一实施例中公开了一种相变存储器元件(2)，其包括底部电极(5)、相变材料体(14，6-16)和顶部电极(7)的叠层，其特征在于，相变材料体(14，6-16)被电绝缘材料层(12)分成两部分(14，6-16)，该电绝缘材料层包括至少一个用于提供相变材料的两部分(14，6-16)间的欧姆接触的开口(13)。
本发明在第一实施例中还公开了一种制造相变存储器元件(2)的方法，其包括：在衬底上形成底部电极(5)；在底部电极(5)上形成第一相变材料层(14)；在第一相变材料层(14)上形成第一电介质材料层(12)；在第一电介质材料层(12)中形成开口(13)，以便暴露下面的第一相变材料层(14)；在第一电介质材料层(12)上形成第二相变材料层(6)，并且使第二相变材料层在开口(13)中与下面的第一相变材料层(14)接触；以及形成顶部电极(7)。
本发明在第二实施例中公开了一种相变存储器元件(2)，其包括底部电极(5)、相变材料体(14，6-16)和顶部电极(7)的叠层，相变材料体(14，6-16)被电绝缘材料层(12)分成两部分(14，6-16)，该电绝缘材料层包括至少一个用于提供两个相变材料部分(14，6-16)间的欧姆接触的开口(13)，并且在该开口(13)中存在电绝缘材料塞(15)，从而仅仅在开口(13)的周边存在欧姆接触区域。
本发明在第二实施例中还公开了一种制造相变存储器元件(2)的方法，其包括：在衬底上形成底部电极(5)；在底部电极(5)上形成第一相变材料层(14)；在第一相变材料层(14)上形成第一电介质材料层(12)；在第一电介质材料层(12)中形成开口(13)，以便暴露下面的第一相变材料层(14)；在第一电介质材料层(12)上形成第二相变材料层(6)，并且该第二相变材料层(6)仅仅部分地填充该开口(13)且在开口(13)中与下面的第一相变材料层(14)接触；在第二相变材料层(6)上形成第二电介质材料层(15)；使第二电介质层(15)平坦化或形成图案，使之位于第二相变材料层(6)之下；在第二相变材料层上形成第三相变材料层(16)并使之与第二相变材料层接触；以及形成顶部电极(7)。
本发明在第三-第二实施例中公开了一种相变存储器元件(2)，其包括底部电极(5)、相变材料体(14，6-16)和顶部电极(7)的叠层，相变材料体(14，6-16)被电绝缘材料层(12)分成两部分(14，6-16)，该电绝缘材料层包括至少一个用于提供两个相变材料部分(14，6-16)间的欧姆接触的开口(13)，其中，相变材料部分(14)与底部电极(5)接触，该底部电极包括与开口(13)自对准的空腔。
本发明还在该第三-第二实施例中公开了一种相变存储器元件(2)，其在该开口(13)中具有电绝缘材料塞(15)，从而仅仅在开口(13)的周边存在欧姆接触区域。
本发明还在该第三实施例中公开了一种制造相变存储器元件(2)的方法，其包括：在衬底上形成底部电极(5)；在底部电极(5)上形成第一相变材料层(14)；在第一相变材料层(14)上形成第一电介质材料层(12)；在第一电介质材料层(12)中形成开口(13)，以便暴露下面的第一相变材料层(14)；在第一相变材料层(14)刻出空腔，该空腔与开口(13)自对准；在第一电介质材料层(12)上形成第二相变材料层(6)，并且该第二相变材料层在空腔中与下面的第一相变材料层(14)接触；以及形成顶部电极(7)。
本发明还在该第三实施例中公开了一种制造相变存储器元件(2)的方法，其包括：在衬底上形成底部电极(5)；在底部电极(5)上形成第一相变材料层(14)；在第一相变材料层(14)上形成第一电介质材料层(12)；在第一电介质材料层(12)中形成开口(13)，以便暴露下面的第一相变材料层(14)；在第一相变材料层(14)刻蚀出空腔，该空腔与开口(13)自对准；在第一电介质材料层(12)上形成第二相变材料层(6)，并且该第二相变材料层仅仅部分地填充该开口且在该空腔中与下面的第一相变材料层(14)接触；在第二相变材料层(6)上形成第二电介质材料层(15)；使第二电介质层(15)平坦化或形成图案，使位于第二相变材料层(6)之下；在第二相变材料层上形成第三相变材料层(16)并使之与第二相变材料层接触；以及形成顶部电极(7)。
附图说明
图1示出了现有技术纵向PCM存储器单元的示意截面图(a)和电学等效图(b)。
图2示出了现有技术纵向PCM存储器单元的示意截面图。
图3a-b示出了根据第一实施例的纵向PCM存储器单元的示意截面图(a)和顶视图(b)。
图4a-e示出了根据第二实施例的纵向PCM存储器单元的示意截面图(a)、相应的示意顶视图(b)和示意截面图(c、d、e)。
图5a-b示出了根据第三实施例的纵向PCM存储器单元的示意截面图(a)、(b)。
图6a-b示出了用于形成根据第四实施例的纵向PCM存储器元件的替换方法。
在不同的附图中，相同的标号指的是相同或相似的元件。
具体实施方式
将参考特定实施例并参考特定附图来描述本发明，但是本发明并不限于此而是仅仅由权利要求所限定。所描述的附图为示意性的而非限制性的。在附图中，为了便于说明，一些元件的大小可能被放大而不是按比例绘制。尺寸以及相对尺寸并不对应于实现本发明的实际缩图。在本发明中，诸如沉积、图案成形、注入、氧化之类的所用工艺步骤对制造半导体器件领域的技术人员而言是公知的。该人员还将认识到，使一层图案成形的步骤可能包括：利用光刻工艺来在该层之上的感光材料中形成图案、(例如通过湿法或干法刻蚀)利用图案成形后的感光材料作为掩模来去除下面的层的暴露部分、以及去除图案成形后的感光材料。用来制造根据任一实施例的纵向PCM存储器元件的工艺步骤在本领域是公知的。例如，可采用在此通过引用而并入的美国申请US5406509中所公开的工艺步骤，以便形成电介质、半导体、导体和相变材料的各个区域。层也指层的叠层。
在图3a-b所示的第一实施例中，公开了根据本发明的纵向PCM存储器元件(2)。
图3a示出了根据第一实施例的纵向PCM存储器单元(1)的示意图。PCM存储器单元的PCM元件(2)包括底部电极(5)、与底部电极(5)直接接触的导电材料(优选地为相变材料)的第一层(14)、第一层(14)上的电介质材料层(12)、电介质层(12)上的导电材料(优选地为相变材料)的第二层(6)、和与第二层(6)直接接触的顶部电极(7)的叠层。电介质层(12)隔开了第一层(14)和第二层(6)，第二层(6)通过电介质层(12)中形成的开口(13)与第一层(14)直接接触。图3a所示的PCM存储器单元(1)还可包括选择晶体管(3)，例如双极型晶体管、薄膜晶体管、MOSFET。
本领域技术人员将认识到，至少开口(13)中必须存在相变材料以便形成有源区(11)，但是材料(14，6)存在于有源区(11)之间，并且分别选择底部触点(5)和顶部触点(7)以提供合适的电导率和热导率，这将在下文中进行讨论。可由相同或不同的导电材料形成第一层(14)和第二层(6)。可由相同或不同的相变材料形成第一层(14)和第二层(6)。优选地，第一层(14)和第二层(6)的材料为相变材料。更优选地，相同或类似的相变材料被用来形成第一层(14)和第二层(6)。由于两个层(14，6)的成分和材料特性的更好匹配，提高了PCM存储器单元(1)的可靠性，这是因为两个层(14，6)之间将不存在接触面、可获取两个层(14，6)之间更好的粘合、并且降低了一个层至另一个层的分离效应。为了说明本发明，相变材料被用来形成第一层(14)和第二层(6)。
在第一示例中选择电介质层(12)的材料，以提供第一层(14)和第二层(6)间的充足的电绝缘。此外，该电介质层(12)可有助于防止在使用纵向PCM(1)时开口(13)中或开口(13)附近产生的热的横向延伸。
根据本发明的纵向PCM存储器单元具有这样的优点，即有源区(11)不再与底部电极(5)直接接触，从而改进了单元的耐用性。作为将熔化点(11：虚线区域内)与底部电极(5)隔开的第一层(14)的材料，它至少被选择成热导率小于底部电极(5)的材料的热导率，这样较少的热量将从熔化点(11)朝向底部电极(5)泄漏。特别的，如果相变材料被用来形成第一层(14)，那么该相变材料的热导率优选地在数量级上小于底部电极的材料，如下文中的表1所示。
根据第一实施例的PCM存储器单元(1)的PCM元件(2)包括底部电极(5)、相变材料体(6，14)和顶部电极(7)的叠层，其特征在于，体(6，14)被电绝缘材料(优选为电介质)层(12)分成两部分(6，14)，该电绝缘材料层包括至少一个用于提供两部分(6，14)间的欧姆接触的开口(13)。电介质层(12)从而被插入相变材料的两部分(6，14)之间，这两部分仅仅在该电介质层(12)中形成的一个或多个开口(13)处存在欧姆接触。
根据第一实施例的PCM存储器单元(1)的PCM元件(2)包括底部电极(5)、与底部电极进行欧姆接触的第一层(14)、第一导电层(14)上的电介质层(电介质层具有开口(13)以暴露第一层(14)，开口(13)至少部分地填充有与第一导电层(14)欧姆接触的相变材料(11))、电介质层(12)上的与相变材料(11)欧姆接触的第二导电材料层(6)、和与第二导电层(6)欧姆接触的顶部触点(7)的叠层。优选地，第一导电层(14)和第二导电层(6)在相变材料中形成，在这种情况下，开口(13)中的相变材料由第一导电层(14)或第二导电层(6)的材料提供。更优选地，第一导电层(14)和第二导电层(6)在相同的相变材料中形成。
Figure A200680047931D00141
表1：PCM单元中使用的一些材料的热导率和电阻率
这种PCM存储器元件可按照如下方式形成。首先形成底部电极(5)，该电极被嵌入电介质层(4)和/或在电介质层顶部制成图案。该底部电极可通过对一导电材料层进行溅射或物理汽相沉积(PVD)并使该层制成图案来形成。底部电极(5)可由导电材料(优选地为金属、金属氧化物、或金属氮化物)形成。在该底部电极(5)的顶部形成了第一相变材料层(14)。该第一层可通过对相变材料进行溅射或物理汽相沉积(PVD)并使该相变材料制成图案来形成。在该第一层(14)的顶部，形成具有高度(h)的电介质材料层(12)。该电介质层可通过化学汽相沉积(CVD)形成。该电介质层(12)被制成图案以便形成具有直径(d1)的开口(13)，从而暴露该电介质层(12)下面的第一层(14)，如图3b的示意顶视图所示。在该电介质层(12)上面形成第二相变材料层(6)，该层(6)至少部分地填充了开口(13)。该第二层可通过对相变材料进行溅射或物理汽相沉积(PVD)并使该相变材料制成图案来形成。第二层(6)的顶部上形成了顶部电极(7)。该顶部电极可通过对一导电材料层进行溅射或物理汽相沉积(PVD)并使该层制成图案来形成。该顶部电极(7)可由导电材料(优选地为金属、金属氧化物、或金属氮化物)形成。通过在底部电极(5)和图3a所示的熔化点(11)之间插入附加层(6)(该附加层优选为相变材料)，有源区(11)变成处于两个相变材料层(14，6)之间。熔化点(11)从底部电极(5)偏离。开口(13)中的相变材料被绝缘材料(12)包围，从而提供了对在顶部电极(7)和底部电极(5)之间交换的电流(由箭头表示)的限制以及对热能的限制。
第一层(14)的材料和/或厚度被选择为，在开口(13)中或开口(13)附近局部地熔化相变材料以便在该相变材料中形成非晶区域以及对该非晶区域进行重结晶的各个步骤期间提供合适的热隔离。用于熔化相变材料的温度将高于发生重结晶的温度。
在对该非晶区域进行重结晶时，该非晶区域的高电流以及更高的电阻率的组合所产生的热量可能多于该相变材料重结晶所需的热量。可能发生不希望的熔化，而非使该材料重结晶。过编程问题导致失效并提供冷却支持。J.H.Yi等人在“Novel cell structure of PRAMwith thin metal layer inserted GeSbTe”the proceedings of IEDM 2003p37.3.1-37.3.4中进行了讨论。如前述文章所公开的，第二层(6)的材料被选择成具有较低热导率以便降低开口(13)中或开口(13)附近产生的流向底部电极(5)的热流。对于给定材料，第一层(14)的厚度被选择成允许该多余热量向底部触点(5)排出，底部触点(5)随后被用作散热器。因此，该要求设置了第一层(14)的热导的下限以及该第一层(14)的厚度的上限。
在开口(13)中或开口(13)附近使晶体相变材料局部地熔化的时候，必须存在足够的热量来获取希望的、更高的温度。对于给定材料，随后选择第一层(14)的厚度以便降低在开口(13)附件产生的热量朝向底部电极(5)的泄漏。因此，这个要求设置了第一层(14)的热导的上限以及该第一层(14)的厚度的下限。插入的相变材料层(14)应该足够厚到使得加热区域(11)与底部电极(5)相距足够远并能提供与它之间的足够的热隔离。另一方面，该第一相变材料层(14)不能太厚，这是因为应该对第一相变材料层(14)的串联电阻进行限制以便允许PCM存储器元件(2)的低电压操作。
同样，必须仔细地选择将电介质层(12)与顶部电极(7)隔开的第二层(6)的材料和/或厚度。一方面，该第二层(6)应该足够厚到能够提供顶部电极(7)和熔化点(11)之间的充分的热隔离。另一方面，该第二层(6)应该薄到能够提供该顶部电极(7)和熔化点(11)之间的较低电阻路径，以便允许PCM存储器元件(2)的低电压操作。较好的折中是，每个层(6，14)的厚度均处于25至150nm的范围内，优选地介于50-100nm的范围内。
由于有源区(11)的更好的热隔离，相对于现有技术而言，夹在第一导电层(14)和第二导电层(6)之间的电介质层(12)的厚度(h)减小。电介质层(12)的这个厚度(h)优选地小于15nm，更优选地小于10nm。在第一实施例中，电介质层(12)在第一示例中用来限定熔化点(11)的直径(d1)并在横向上提供热隔离。电介质层(12)中形成的开口(13)限定了熔化点(11)的直径(d1)，如图3b所示。在底部电极(5)和顶部电极(7)之间流动的电流(由箭头所示)被开口(13)限制，从而造成电流密度局部增大并因此局部增大了焦耳加热。
由于可尽可能薄地制造电介质层(12)，所以此间形成的开口(13)的纵横比可减小至大约0.2或更小。不再需要复杂的现有技术工艺序列沉积/刻蚀/沉积步骤来在开口(13)中和电介质层(12)顶部形成第二层(6)。因此，熔化点(11)的相变材料不再发生由于刻蚀引起的损坏。此外，由于开口(13)的高度(h)减小，所以可以直接将填充该开口(13)的相变材料溅射至该开口中，以形成保形层，而无需刻蚀步骤。此后，完成了在相变材料层(6)上沉积顶部电极(7)。可在同一沉积工具中沉积该顶部电极，而无需破坏真空环境，或者可在另一沉积工具中沉积该顶部电极。优选地，厚度为50至100nm的层(6)被溅射至开口(13)中。
由于开口(13)的纵横比(h/d)实际上减小了，所以可以更好地控制该开口的图案成形工艺以及开口的尺寸。如图3a所示，底部电极(5)的直径不再决定热点的直径(d1)，从而在该底部电极(5)的布局和尺寸上存在更大的自由度。
有源区(11)中所产生的热将取决于该有源区(11)的电阻以及器件操作时流经该有源区(11)的电流。流经顶部触点(7)和底部触点(5)之间的电流量将取决于施加在PCM存储器元件(2)上的电压和该电流路径的电阻。该电流路径的电阻将取决于材料的选择和用来形成该电流路径中的各种元件的厚度，例如底部触点(5)、不同导电层(14，6)、顶部触点(7)。
例如，可以通过在该底部触点的导电材料顶部上形成薄氧化层来增大底部触点(5)的电阻。D-H Kan等人在“Reduction of thethreshold voltage fluctuation in an electrical phase change memorydevice with a GelSb2Te4/tiN cell structure”，Extended Abstracts of the2004 International Conference on Solid State Devices and Materials，Tokyo 2004，p.644-645中公开了TiN底部电极的表面氧化，在此通过引用将该文章并入本文。在TiN材料顶部形成薄TiON层，以使得底部电极的总电阻和/或热阻增大。
例如，可以通过在相变材料中结合所选元素来增大电流路径中所存在的一个或多个相变材料层(14，6)的电阻率。例如，可以在沉积相变材料之后或者在沉积相变材料的同时通过在相变材料中进行离子注入来结合这些所选元素。H.Horii等人在＂A Novel CellTechnology using N-doped GeSbTe Films for Phase Change RAM＂，2003 Symposium on VLSI Technology Digest of Technical Papers中公开了在GST层中结合氮以增大其电阻，在此通过引用将该文章并入本文。他们记录了PCM存储器单元的重置电流系数减小多达1.5。N使得重置电流变为约600uA。Matsizaki等人在＂Oxygen-dopedGSbTe Phase-Change Memory Cells Featuring1.5-V/100-uA Standard0.13-um CMOS Operations＂，IEDM 2005 Technical Digest中公开了在GST层中结合氧以增大其电阻，在此通过引用将该文章并入本文。他们记录了PCM存储器单元的重置电流约为100uA。因此，可以根据操作中希望的电流量来增大第一相变材料层(14)和/或第二相变材料层(6)的电阻。
在图4a-c所示的第二实施例中，可以进一步改进第一实施例的纵向PCM存储器元件(2)。
图4a示出了根据第二实施例的纵向PCM存储器单元(1)的截面图。该PCM存储器单元的PCM元件(2)包括底部电极(5)、与底部电极(5)欧姆接触的优选地为相变材料的第一层(14)、第一层(14)上的其中具有开口(13)以暴露第一层(14)的第一电介质材料层(12)、电介质层(12)上的部分地填充开口(13)的第二相变材料层(6)、至少部分地填充开口(13)的第二电介质材料层(15)、与第二电介质材料层(15)直接接触的第三相变材料层(16)、和与上面的相变材料层(6，16)直接接触的顶部电极(7)的叠层。图4a所示的PCM存储器单元(1)还可包括选择晶体管(3)，例如双极型晶体管、薄膜晶体管、MOSFET。
该纵向PCM存储器元件(2)可按照如下步骤制造。首先形成底部电极(5)，该电极被嵌入电介质层(4)，或在触点顶部制成图案以形成选择晶体管。在该底部电极(5)的顶部形成了与底部电极直接接触的第一相变材料层(14)。在该第一层(14)的顶部，形成具有高度(h)的第一电介质材料层(12)。在该电介质层(12)中，开口(13)被制成图案以具有直径(d1)，从而暴露电介质层(12)下面的第一层(14)，如图4b的示意顶视图所示。在该电介质层(12)上面保形地形成与第一层(14)直接接触的第二相变材料层(6)，该层(6)至少部分地填充了开口(13)。因此，该第二相变材料层的厚度(t)被选择成小于电介质层(12)的厚度(h)，以使得沟槽仍旧保留在开口(13)的位置上。将相变材料沉积在开口(13)的侧壁附近以及开口(13)底部上暴露的第一层(14)上。由于开口(13)的中间部分未填充有相变材料，所以存储器元件(2)的上表面中的开口(13)的位置上仍保留着凹痕或凹槽。在电介质层(12)中形成开口(13)以及在电介质层(12)上沉积第二相变材料层(6)之后，在第二相变材料层(6)上形成第二电介质层(15)。第二电介质层(15)的厚度被选择成至少部分地填充了沉积第二层(6)之后仍保留着的凹槽。第一层(14)创造了第一电介质层(12)和凹槽中的第二电介质层(15)间的间隔。优选地，第二电介质层(15)的厚度等于或大于第一电介质层(12)的厚度(h)。该第二电介质层(15)可以是用来形成第一电介质层(12)的同一电介质材料，例如二氧化硅、氮化硅、碳化硅、氮氧化硅。随后平坦化该第二电介质层(15)以便暴露下面的第二层(6)。例如，可以通过本领域公知的化学机械抛光(CMP)或回蚀来完成平坦化。随后，在二第相变材料层(6)上沉积第三相变材料层(16)。第三相变材料层(16)的顶部上形成了顶部电极(7)。而在第一实施例中，有源区(11)是外径为d1的圆形，在第二实施例中，有源区(11)是具有外径(d1)和内径(d2)的环形，其中该外径由开口(13)限定，d2等于(d1-2*t)，如图4b所示。因此，该环孔(17)的宽度由第二层(6)的厚度(t)限定。第一电介质层的厚度可以是20nm或者更小，优选地为15nm。第二层(6)的厚度可以是15nm或者更小。第三层(16)的厚度可以在25至150nm的范围内，优选地在50至100nm的范围内。开口(13)的直径d1可以在50至150nm的范围内，优选地在80至100nm的范围内。
还可以利用光刻工艺和电介质层(12)的干法刻蚀来形成图案，而非对第二电介质层进行平坦化以形成电介质塞(15)。图4c示出了据此处理的纵向PCM存储器元件(2)的截面图。在第二层(14)上沉积电介质材料层，该电介质材料层至少部分填充了该第二层中的开口(13)处的凹槽。随后使所沉积的电介质材料形成图案，以形成第二电介质层(15)。优选地，第二电介质层(15)将延伸至凹槽的边缘，如图4c所示。随后，可以如前面的段落所讨论的那样以第三层(16)的沉积继续加工。图4d示出了纵向PCM存储器元件(2)的截面图，利用光刻工艺和干法刻蚀对其进行处理以便在开口(13)中形成电介质塞(15)，并因此与第一实施例的存储器元件的有源区(11)相比较而言减小了有源区(11)的截面积。还可以在该电介质层(12)中直接形成沟槽(17)的图案，而非形成第一电介质层(12)中的开口(13)的图案。如图4d所示，第二层(6)被沉积在第一电介质层(12)上，并且它填充了沟槽(17)。
在第一实施例中，有源区(11)的面积对应于该电介质层(12)中形成的开口(13)的面积。因此，第二实施例通过减小开口(13)和有源区(11)的横截面积，从而在该有源区(11)提供了电流密度的进一步增大。在该开口(13)中形成电介质材料塞(15)，以便在初始开口(13)的周边产生闭环沟槽。第一相变材料层(14)和第二相变材料层(16)现在仅仅在开口(13)的边缘区域发生欧姆接触。这在图4b予以示出，其中，圆形塞(15)处于开口(13)的中央，从而产生环形接触区域(17)。本领域技术人员将认识到，可以在不脱离本发明的范围的情况下实现开口(13)和塞(15)的其它布局。
更一般地，根据第二实施例的PCM存储器单元的PCM元件(2)包括底部电极(5)、与底部电极(5)直接接触的第一相变材料层(14)、第一层(14)上的其中具有开口(13)以暴露第一层(14)的电介质材料层(12，15)、电介质材料层(12，15)上的填充环形开口(17)的至少一个相变材料层(6，16)、和与上面的相变材料层(6，16)直接接触的顶部电极(7)的叠层。
根据第二实施例的PCM存储器单元(1)的PCM元件(2)包括底部电极(5)、相变材料体(14，6-16)和顶部电极(7)的叠层，其特征在于，体(14，6-16)被电介质材料层(12)分成两部分(14，6-16)，该电介质材料层包括至少一个用于提供两部分(14，6-16)间的欧姆接触的开口(13)，并且在该开口(13)中存在电介质材料塞(15)，从而使得欧姆接触区域为环形。电介质材料层(12)因而夹在了两个相变材料部分(14，6-16)之间，这两部分仅仅在该电介质层(12)中形成的一个或多个开口(13)处进行欧姆接触，并且欧姆接触区域的面积通过电介质塞(15)而减小。
图4e图示了根据第二实施例的纵向PCM存储器元件(2)的操作。现在，熔化点(11)是圆环形，且电流(由箭头表示)正流经顶部电极(7)和底部电极(5)之间。由于图4a中的带(11)的面积小于图3a中的全圆(11)的面积，所以根据第二实施例的纵向PCM存储器的写电流小于第一实施例。此外，可以更好地控制有源区(11)的尺寸，这是因为可将开口(13)做得更大以便放宽对图案形成工艺的要求，而同时通过第二层(6)的沉积工艺(该工艺确定了第二层(6)的厚度(t))来限定熔化区(11)的宽度(d1-d2)。
在图5a-b所示的第三实施例中，可以进一步地改进第一和第二实施例的纵向PCM存储器元件(2)。在图3a所示的第一实施例以及图4a所示的第二实施例中，朝向下面的相变材料层(14)对第一电介质层(12)中的开口(13)进行选择性地刻蚀。于是，第一相变材料层(14)和第二相变材料层(16)之间的接触面(18)处于开口(13)的底部或者底部附近。熔化点(11：虚线区域内)可能因此包括该接触面层，在第一电介质层(12)中产生开口(13)的步骤期间，该接触面层可能被破坏。根据第三实施例，在第一电介质层(12)中刻蚀开口(13)之后，第一相变材料层(14)也被刻蚀。要么开口(13)的图案成形工艺被用来将电介质层(12)中的开口(13)延伸至第一层(14)中，要么开口(13)在后续的刻蚀步骤中被用作掩模层以便对底下的第一层(14)进行刻蚀。因此，在第一电介质层(12)下面的相变材料(14)中形成了一个空腔，该空腔与该电介质层(12)中的开口(13)自对准。如图5a和5b所示，第一层(14)的表面不再邻接熔化区(11：虚线区域内)，而是处于第一电介质层(12)和第一相变材料层(14)之间的接触面下面。如果开口在第一相变材料层(14)中被刻蚀得足够深，那么有源区(11)不会发生由于刻蚀而引起的损坏。如图5b所示，如果以与第一电介质层(12)中的开口(13)自对准的方式来部分去除下面的第一层(14)，则可以进一步减小该电介质层(12)的厚度(h)，并且它可以薄于第二层(6)。在一示例中，该厚度(h)大约为15nm，而第二相变材料层(6)的厚度(t)大约为15nm，同时开口(13)的直径介于80至100nm之间。
虽然图3b和4b的顶视图示出了第一电介质层(12)以及该层中的开口(13)的圆形布局，但是本发明的教导并不限于这个圆形布局。本领域技术人员可以理解的是，同样可以采用电介质层和/或开口和/或根据本发明的纵向PCM存储器元件的部件的其它布局。
作为在本发明的其它实施例中所公开的方法的替换方法，在本发明的第四实施例中公开了形成夹在两个导电材料层(14，6-16)之间的图案形成的电介质层(12)的方法。
在一个替换实施例中，首先形成底部电极(5)，在该底部电极(5)的顶部形成第一相变材料层(14)。在该第一层(14)上形成电介质层(12)。该电介质层(12)是通过对第一相变材料层(14)进行氧化而形成的，从而在整个第一相变材料层(14)上形成均匀的氧化层。该电介质层(12)随后被形成图案以形成至少一个开口(13)，从而暴露电介质层(12)下面的第一层(14)。在该图案形成后的电介质层(12)上形成第二相变材料层(6)，使之至少部分地填充了该至少一个开口(13)。在第二层(6)的顶部上形成顶部电极(7)。如果电介质层(12)中形成了多于一个的开口(13)，则产生了具有公共底部触点(5)的纵向PCM存储器单元(1)阵列。对相变材料(14)进行氧化时形成的至少一个开口(13)中的每一个开口均对应于有源区(11)。每个有源区(11)均与各自的顶部触点关联。图6a中示出了这种阵列，其中示出了3个开口(13)，他们限定了有源区(11)。三个有源区(11)具有公共底部触点(5)和各自的顶部电极(7)。
在另一替换方法中，通过在相变材料(14，6-16)中引入元素来形成图案形成的电介质(12)，其中的元素增大了该相变材料的电阻。H.Horii等人在＂A Novel Cell Technology Using N-doped GeSbTeFilms for Phase Change RAM＂，2003 Symposium on VLSI TechnologyDigest of Technical Papers，4-89114-035-6/03公开了氮的局部离子注入以增大GST膜的电阻。在该文章中，在有源区的位置上将氮引入相变材料，从而增大其电阻率，并因此在使用中增大焦耳效应。在该替换方法中，在有源区(11)的位置的外部将氮引入相变材料。可以在制造工艺的各个时刻并入这些诸如氮之类的使电阻增大的元素。例如，在形成第一相变材料层(14)之后选择性地注入氮。图6b示出了替换方案，其中底部电极(5)上形成了相变材料单块(6，14)。在形成顶部电极(7)之前，将氮选择性地注入(虚线箭头)希望深度的相变材料中，并且将其注入有源区(11)的外部从而在该有源区(11)的周围形成高电阻区域(12)。掩模层(19)可以是感光层，它被制成图案以便保护有源区(11)以使之在注入工艺期间不被掺杂。为了确保，在操作期间，电流的大部分将流经有源区(11)，不管该有源区(11)的相变材料处于非晶态还是晶态，注入层(12)的电阻都必须大于有源区(11)的电阻。
在优选实施例中，公开了一种制造根据第一实施例的纵向PCM存储器单元的工艺流程。
提供半导体衬底，将其处理成前端(FEOL)工艺的水平。该FEOL衬底包括半导体晶圆、有源器件(例如在该半导体衬底中或该半导体衬底上形成的晶体管)、有源器件上的电介质材料层、以及该电介质层中形成的开口，该开口用于进行与半导体衬底的和/或有源器件的接触。该电介质层上可以存在图案形成的导电材料层，该导电材料层填充了开口以提供有源器件和/或半导体衬底间的接触。
在该FEOL衬底上，通过等离子体汽相沉积(PVD)50nm厚的金属(例如TiN、TiA1N或TaN)来形成底部电极(5)。在AppliedMaterials 
Figure A200680047931D00231
PVD系统中通过室温下的金属DC溅射来完成沉积。利用光刻工艺和干法刻蚀来使金属层形成图案。利用氯化学物在LAM研究的
Figure A200680047931D00232
DFM刻蚀室中执行该干法刻蚀。
通过等离子体汽相沉积(PVD)在底部电极(5)上沉积第一层(50至100nm厚的Ge2SB2Te5)(14)。在Applied Materials PVD系统中通过室温下的相变材DC料溅射来完成沉积。利用光刻工艺和干法刻蚀来使相变材料层形成图案。利用氯化学物在LAM研究的
Figure A200680047931D00241
DFM刻蚀室中执行该干法刻蚀。
在形成图案的第一相变材料层(14)上形成20nm厚的电介质材料层(12)。该电介质夹层(ILD)可以是SiO2、Si3N4或SIC，并且可以利用等离子增强化学体汽相沉积(PECVD)或化学体汽相沉积(CVD)在低于400℃的温度下沉积该夹层。
在该电介质层(12)中，利用光刻工艺和干法刻蚀来使开口(13)形成图案。利用氟化学物在LAM研究的2300 
Figure A200680047931D00242
刻蚀室中执行该干法刻蚀。第一相变材料层(14)通过该开口(13)暴露。
通过等离子体汽相沉积(PVD)在电介质层(12)上沉积第二层(大约100nm厚的Ge2SB2Te5)(6)，并且该第二层在开口(13)的底部与第一层(14)接触。在Applied Materials 
Figure A200680047931D00243
PVD系统中通过室温下的相变材料的DC溅射来完成该沉积。利用光刻工艺和干法刻蚀来使相变材料层形成图案。利用氯化学物在LAM研究的
Figure A200680047931D0024103742QIETU
DFM刻蚀室中执行该干法刻蚀。
通过在第二相变材料层(6)上等离子体汽相沉积(PVD)50nm厚的金属(例如TiN、TiA1N或TaN)来形成顶部触点(7)。在AppliedMaterials 
Figure A200680047931D00245
PVD系统中通过室温下的金属DC溅射来完成该沉积。利用光刻工艺和干法刻蚀来使金属层形成图案。利用氯化学物在LAM研究的
Figure A200680047931D00246
DFM刻蚀室中执行该干法刻蚀。
最后，在低于400℃的温度下，通过氮或氧的等离子增强化学体汽相沉积(PECVD)或化学体汽相沉积(CVD)，在顶部触点(7)上形成钝化层。形成键合焊盘，以便通过该钝化层中形成的开口与顶部触点(7)接触。
本发明适用于所有相变材料。相变材料具有至少两个稳定固态，并且可以通过适当的加热和冷却工序使之从一种固态转变至另一种固态。相变材料的示例是硫族元素化合物，其包括二元、三元、或四元合金，例如锗、锑、和碲的混合物或者银、铟、锑、和碲的混合物。根据相变材料是如何进行再结晶的，可以作出区分：诸如GST 225之类的一些材料显示出成核现象驱动的结晶，它们被认为是慢生长材料，诸如AIST之类的材料呈现出生长驱动的结晶，它们被认为是快生长材料。GST 225代表了合金Ge2Sb2Te5，而代表了合金AgInSbTe。

Claims (20)

1.一种相变存储器元件，其包括：
底部电极，
该底部电极上的第一导电材料层，
该第一导电材料层上的电绝缘材料的图案成形层，
相变材料，其至少部分地填充该图案成形层的图案之间的体并且与所述第一导电材料层欧姆接触，
图案成形层上的第二导电材料层，其与该相变材料欧姆接触，以及
顶部电极。
2.如权利要求1所述的存储器元件，其中
该图案成形层的图案之间的体包括电绝缘材料塞，从而在该电绝缘材料塞和所述图案的周界之间形成闭环间隔，从而使得该相变材料和该第二导电材料层之间的欧姆接触靠近该周界。
3.如权利要求1或2所述的存储器元件，其中
所述第一导电材料层包括与所述图案成形层的图案自对准的空腔。
4.如上述权利要求中的任一权利要求所述的存储器元件，其中
该第一导电材料层和第二导电材料层的导电材料是相变材料。
5.如权利要求4所述的存储器元件，其中
该第一导电材料层的相变材料、该第二导电材料层的相变材料、和该图案成形层的图案之间的体中的相变材料为相同的相变材料。
6.如权利要求5所述的存储器元件，其中
该相变材料是从一硫族化物组中选择出来的，该组包括二元、三元、或四元合金，例如锗、锑、和碲的混合物或者银、铟、锑、和碲的混合物。
7.如权利要求4、5或6所述的存储器元件，其中
该第一导电材料层的相变材料、该第二导电材料层的相变材料、和该图案成形层的图案之间的体中的相变材料中的至少一个包括掺杂元素。
8.如权利要求7所述的存储器元件，其中
该掺杂元素为氮和/或氧。
9.如上述权利要求中的任一权利要求所述的存储器元件，其中
电绝缘材料的该图案成形层是包括至少一个开口的电介质材料层。
10.如权利要求2至9中的任一权利要求所述的存储器元件，其中
该电绝缘材料塞是电介质材料塞。
11.如权利要求9或10所述的存储器元件，其中
该电介质材料是从二氧化硅、氮化硅、氮氧化硅、碳化硅的组中选择出来的。
12.一种制造相变存储器元件的方法，其包括：
在衬底上形成底部电极，
在该底部电极上形成第一导电材料层，
在该第一导电层上形成第一电介质材料层，
在该第一电介质材料层中形成至少一个开口，以便暴露下面的第一导电材料层，
用相变材料至少部分地填充该至少一个开口，
在该第一电介质材料层上形成第二导电材料层，并且该第二导电材料层在该至少一个开口中与该相变材料层接触，以及
在第二导电材料层上形成顶部电极。
13.如权利要求12所述的方法，其中
该相变材料层部分地填充了该至少一个开口，并且该方法进一步包括，
在部分地填充的至少一个开口内形成电介质材料塞，以便生成闭环沟槽。
14.如权利要求12或13所述的方法，还包括
在所述第一导电材料层中刻蚀空腔，该空腔与该至少一个开口自对准。
15.如权利要求12至14中的任一权利要求所述的方法，其中
该第一导电材料层和第二导电材料层的导电材料是相变材料。
16.如权利要求15所述的方法，其中
该第一导电材料层的相变材料、该第二导电材料层的相变材料、和该图案成形层的图案之间的体中的相变材料为同一相变材料。
17.如权利要求16所述的方法，其中
该相变材料是从一硫族化物组中选择出来的，该组包括二元、三元、或四元合金，例如锗、锑、和碲的混合物或者银、铟、锑、和碲的混合物。
18.如权利要求15至17中的任一权利要求所述的方法，其中
该第一导电材料层的相变材料、该第二导电材料层的相变材料、和该图案成形层的图案之间的体中的相变材料中的至少一个包括掺杂元素。
19.如权利要求18所述的方法，其中
该掺杂元素为氮和/或氧。
20.如上述权利要求中的任一权利要求所述的存储器元件，其中
该电介质材料是从二氧化硅、氮化硅、氮氧化硅、碳化硅的组中选择出来的。
CN2006800479310A 2005-12-20 2006-12-12 纵向相变存储器单元及其制造方法 Active CN101461071B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US75273905P 2005-12-20 2005-12-20
US60/752,739 2005-12-20
PCT/IB2006/054785 WO2007072308A1 (en) 2005-12-20 2006-12-12 A vertical phase change memory cell and methods for manufacturing thereof

Publications (2)

Publication Number Publication Date
CN101461071A true CN101461071A (zh) 2009-06-17
CN101461071B CN101461071B (zh) 2012-01-18

Family

ID=37949672

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800479310A Active CN101461071B (zh) 2005-12-20 2006-12-12 纵向相变存储器单元及其制造方法

Country Status (7)

Country Link
US (1) US7728319B2 (zh)
EP (1) EP1966841B1 (zh)
JP (1) JP2009520374A (zh)
CN (1) CN101461071B (zh)
AT (1) ATE480873T1 (zh)
DE (1) DE602006016864D1 (zh)
WO (1) WO2007072308A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101814579A (zh) * 2010-03-31 2010-08-25 中国科学院半导体研究所 一种高密度相变存储器的制备方法
CN102420287A (zh) * 2010-09-24 2012-04-18 旺宏电子股份有限公司 电流相对于由电极定义的轴横向流动的相变化只读存储器
CN102447059A (zh) * 2010-10-14 2012-05-09 中芯国际集成电路制造(上海)有限公司 双层相变电阻及其形成方法、相变存储器及其形成方法
CN102479922A (zh) * 2010-11-25 2012-05-30 中芯国际集成电路制造(北京)有限公司 双层相变电阻以及相变存储器的形成方法
CN104124337A (zh) * 2014-07-15 2014-10-29 中国科学院上海微系统与信息技术研究所 一种相变存储器单元的制作方法
CN106098933A (zh) * 2010-01-05 2016-11-09 美光科技公司 硫属化合物存储器存取装置的自对准生长方法
CN106098934A (zh) * 2016-07-05 2016-11-09 同济大学 一种掺氧GeSb纳米相变薄膜及其制备方法和应用

Families Citing this family (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7425735B2 (en) * 2003-02-24 2008-09-16 Samsung Electronics Co., Ltd. Multi-layer phase-changeable memory devices
US7812404B2 (en) 2005-05-09 2010-10-12 Sandisk 3D Llc Nonvolatile memory cell comprising a diode and a resistance-switching material
US7635855B2 (en) 2005-11-15 2009-12-22 Macronix International Co., Ltd. I-shaped phase change memory cell
US7449710B2 (en) 2005-11-21 2008-11-11 Macronix International Co., Ltd. Vacuum jacket for phase change memory element
US7834338B2 (en) 2005-11-23 2010-11-16 Sandisk 3D Llc Memory cell comprising nickel-cobalt oxide switching element
US7829875B2 (en) 2006-03-31 2010-11-09 Sandisk 3D Llc Nonvolatile rewritable memory cell comprising a resistivity-switching oxide or nitride and an antifuse
US7875871B2 (en) 2006-03-31 2011-01-25 Sandisk 3D Llc Heterojunction device comprising a semiconductor and a resistivity-switching oxide or nitride
US7808810B2 (en) 2006-03-31 2010-10-05 Sandisk 3D Llc Multilevel nonvolatile memory cell comprising a resistivity-switching oxide or nitride and an antifuse
US7473921B2 (en) * 2006-06-07 2009-01-06 International Business Machines Corporation Nonvolatile memory cell with concentric phase change material formed around a pillar arrangement
US7851779B2 (en) * 2006-08-04 2010-12-14 Agency For Science, Technology And Research Medium for use in data storage, thermal energy storage and other applications, with functional layer made of different materials
US7767994B2 (en) * 2006-12-05 2010-08-03 Electronics And Telecommunications Research Institute Phase-change random access memory device and method of manufacturing the same
KR20080057094A (ko) * 2006-12-19 2008-06-24 삼성전자주식회사 상변화 메모리 소자와 그 제조 및 동작 방법
US7718989B2 (en) 2006-12-28 2010-05-18 Macronix International Co., Ltd. Resistor random access memory cell device
US7619311B2 (en) 2007-02-02 2009-11-17 Macronix International Co., Ltd. Memory cell device with coplanar electrode surface and method
US7679163B2 (en) * 2007-05-14 2010-03-16 Industrial Technology Research Institute Phase-change memory element
US7846785B2 (en) 2007-06-29 2010-12-07 Sandisk 3D Llc Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same
US7902537B2 (en) 2007-06-29 2011-03-08 Sandisk 3D Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
TWI433276B (zh) * 2007-06-29 2014-04-01 Sandisk 3D Llc 使用選擇性沈積可逆電阻切換元件之記憶體單元及其形成方法
US8233308B2 (en) 2007-06-29 2012-07-31 Sandisk 3D Llc Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same
US7824956B2 (en) 2007-06-29 2010-11-02 Sandisk 3D Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
US7729161B2 (en) 2007-08-02 2010-06-01 Macronix International Co., Ltd. Phase change memory with dual word lines and source lines and method of operating same
US8362821B2 (en) 2007-11-22 2013-01-29 Nxp B.V. Charge carrier stream generating electronic device and method
US7989793B2 (en) 2007-12-10 2011-08-02 Electronics And Telecommunications Research Institute Electrical device using phase change material, phase change memory device using solid state reaction and method for fabricating the same
US8217380B2 (en) * 2008-01-09 2012-07-10 International Business Machines Corporation Polysilicon emitter BJT access device for PCRAM
JP2009164458A (ja) * 2008-01-09 2009-07-23 Renesas Technology Corp 相変化メモリ
US7768812B2 (en) 2008-01-15 2010-08-03 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
US8426838B2 (en) * 2008-01-25 2013-04-23 Higgs Opl. Capital Llc Phase-change memory
US7960203B2 (en) * 2008-01-29 2011-06-14 International Business Machines Corporation Pore phase change material cell fabricated from recessed pillar
US7852658B2 (en) 2008-03-14 2010-12-14 Micron Technology, Inc. Phase change memory cell with constriction structure
US20090230375A1 (en) * 2008-03-17 2009-09-17 Taiwan Semiconductor Manufacturing Company, Ltd. Phase Change Memory Device
US8558213B2 (en) * 2008-04-01 2013-10-15 Nxp B.V. Vertical phase change memory cell
WO2009122347A2 (en) 2008-04-01 2009-10-08 Nxp B.V. Multiple bit phase change memory cell
US8034655B2 (en) 2008-04-08 2011-10-11 Micron Technology, Inc. Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays
US8211743B2 (en) 2008-05-02 2012-07-03 Micron Technology, Inc. Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes
US8077505B2 (en) 2008-05-07 2011-12-13 Macronix International Co., Ltd. Bipolar switching of phase change device
US8134137B2 (en) 2008-06-18 2012-03-13 Micron Technology, Inc. Memory device constructions, memory cell forming methods, and semiconductor construction forming methods
US8134857B2 (en) 2008-06-27 2012-03-13 Macronix International Co., Ltd. Methods for high speed reading operation of phase change memory and device employing same
US9343665B2 (en) 2008-07-02 2016-05-17 Micron Technology, Inc. Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array
IT1391864B1 (it) * 2008-09-30 2012-01-27 St Microelectronics Rousset Cella di memoria resistiva e metodo per la fabbricazione di una cella di memoria resistiva
US8604457B2 (en) 2008-11-12 2013-12-10 Higgs Opl. Capital Llc Phase-change memory element
US8022547B2 (en) * 2008-11-18 2011-09-20 Seagate Technology Llc Non-volatile memory cells including small volume electrical contact regions
US8064247B2 (en) 2009-01-14 2011-11-22 Macronix International Co., Ltd. Rewritable memory device based on segregation/re-absorption
US8084760B2 (en) 2009-04-20 2011-12-27 Macronix International Co., Ltd. Ring-shaped electrode and manufacturing method for same
US8173987B2 (en) 2009-04-27 2012-05-08 Macronix International Co., Ltd. Integrated circuit 3D phase change memory array and manufacturing method
US8097871B2 (en) 2009-04-30 2012-01-17 Macronix International Co., Ltd. Low operational current phase change memory structures
US7933139B2 (en) * 2009-05-15 2011-04-26 Macronix International Co., Ltd. One-transistor, one-resistor, one-capacitor phase change memory
US8350316B2 (en) 2009-05-22 2013-01-08 Macronix International Co., Ltd. Phase change memory cells having vertical channel access transistor and memory plane
US7968876B2 (en) 2009-05-22 2011-06-28 Macronix International Co., Ltd. Phase change memory cell having vertical channel access transistor
US8809829B2 (en) 2009-06-15 2014-08-19 Macronix International Co., Ltd. Phase change memory having stabilized microstructure and manufacturing method
US8406033B2 (en) 2009-06-22 2013-03-26 Macronix International Co., Ltd. Memory device and method for sensing and fixing margin cells
US8238149B2 (en) 2009-06-25 2012-08-07 Macronix International Co., Ltd. Methods and apparatus for reducing defect bits in phase change memory
US8363463B2 (en) 2009-06-25 2013-01-29 Macronix International Co., Ltd. Phase change memory having one or more non-constant doping profiles
US7894254B2 (en) 2009-07-15 2011-02-22 Macronix International Co., Ltd. Refresh circuitry for phase change memory
US8110822B2 (en) 2009-07-15 2012-02-07 Macronix International Co., Ltd. Thermal protect PCRAM structure and methods for making
US8198619B2 (en) 2009-07-15 2012-06-12 Macronix International Co., Ltd. Phase change memory cell structure
KR101548675B1 (ko) 2009-08-11 2015-09-01 삼성전자주식회사 가변저항 메모리 및 그것을 포함하는 메모리 시스템
US8064248B2 (en) 2009-09-17 2011-11-22 Macronix International Co., Ltd. 2T2R-1T1R mix mode phase change memory array
US8178387B2 (en) 2009-10-23 2012-05-15 Macronix International Co., Ltd. Methods for reducing recrystallization time for a phase change material
US8411477B2 (en) 2010-04-22 2013-04-02 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8427859B2 (en) 2010-04-22 2013-04-23 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8283198B2 (en) * 2010-05-10 2012-10-09 Micron Technology, Inc. Resistive memory and methods of processing resistive memory
US8729521B2 (en) 2010-05-12 2014-05-20 Macronix International Co., Ltd. Self aligned fin-type programmable memory cell
US8289763B2 (en) 2010-06-07 2012-10-16 Micron Technology, Inc. Memory arrays
US8310864B2 (en) 2010-06-15 2012-11-13 Macronix International Co., Ltd. Self-aligned bit line under word line memory array
US8124445B2 (en) 2010-07-26 2012-02-28 Micron Technology, Inc. Confined resistance variable memory cell structures and methods
US8597974B2 (en) 2010-07-26 2013-12-03 Micron Technology, Inc. Confined resistance variable memory cells and methods
US8247789B2 (en) 2010-08-31 2012-08-21 Micron Technology, Inc. Memory cells and methods of forming memory cells
US8283785B2 (en) 2010-09-20 2012-10-09 Micron Technology, Inc. Interconnect regions
US8351242B2 (en) 2010-09-29 2013-01-08 Micron Technology, Inc. Electronic devices, memory devices and memory arrays
US8395935B2 (en) 2010-10-06 2013-03-12 Macronix International Co., Ltd. Cross-point self-aligned reduced cell size phase change memory
US8759809B2 (en) 2010-10-21 2014-06-24 Micron Technology, Inc. Integrated circuitry comprising nonvolatile memory cells having platelike electrode and ion conductive material layer
US8796661B2 (en) 2010-11-01 2014-08-05 Micron Technology, Inc. Nonvolatile memory cells and methods of forming nonvolatile memory cell
US8526213B2 (en) 2010-11-01 2013-09-03 Micron Technology, Inc. Memory cells, methods of programming memory cells, and methods of forming memory cells
US8497705B2 (en) 2010-11-09 2013-07-30 Macronix International Co., Ltd. Phase change device for interconnection of programmable logic device
US8467238B2 (en) 2010-11-15 2013-06-18 Macronix International Co., Ltd. Dynamic pulse operation for phase change memory
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
US8431458B2 (en) 2010-12-27 2013-04-30 Micron Technology, Inc. Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
US8791447B2 (en) 2011-01-20 2014-07-29 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8488365B2 (en) 2011-02-24 2013-07-16 Micron Technology, Inc. Memory cells
US8537592B2 (en) 2011-04-15 2013-09-17 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8441848B2 (en) * 2011-06-08 2013-05-14 Micron Technology, Inc. Set pulse for phase change memory programming
US9183916B2 (en) 2011-09-15 2015-11-10 The Regents Of The University Of California Electro-mechanical diode non-volatile memory cell for cross-point memory arrays
US8787095B2 (en) 2012-02-28 2014-07-22 Micron Technology, Inc. Systems, and devices, and methods for programming a resistive memory cell
US8853665B2 (en) 2012-07-18 2014-10-07 Micron Technology, Inc. Semiconductor constructions, memory cells, memory arrays and methods of forming memory cells
US9166159B2 (en) 2013-05-23 2015-10-20 Micron Technology, Inc. Semiconductor constructions and methods of forming memory cells
US9627612B2 (en) * 2014-02-27 2017-04-18 International Business Machines Corporation Metal nitride keyhole or spacer phase change memory cell structures
US9559113B2 (en) 2014-05-01 2017-01-31 Macronix International Co., Ltd. SSL/GSL gate oxide in 3D vertical channel NAND
US9368720B1 (en) * 2014-05-06 2016-06-14 Hrl Laboratories, Llc Method to make phase-change material RF switches with thermal dielectrics
WO2016052097A1 (ja) * 2014-09-30 2016-04-07 ソニー株式会社 スイッチ素子および記憶装置
US10803941B2 (en) * 2014-12-22 2020-10-13 Mohammad A. Mazed System on chip (SoC) based on neural processor or microprocessor
US9672906B2 (en) 2015-06-19 2017-06-06 Macronix International Co., Ltd. Phase change memory with inter-granular switching
US10374014B2 (en) 2017-10-16 2019-08-06 Sandisk Technologies Llc Multi-state phase change memory device with vertical cross-point structure
WO2020106649A1 (en) * 2018-11-19 2020-05-28 Lam Research Corporation Molybdenum templates for tungsten
JP7149407B2 (ja) * 2019-03-05 2022-10-06 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
US10840447B2 (en) 2019-03-12 2020-11-17 International Business Machines Corporation Fabrication of phase change memory cell in integrated circuit
CN110660846B (zh) * 2019-09-30 2023-04-07 合肥鑫晟光电科技有限公司 薄膜晶体管及制作方法、发光装置
WO2021102046A1 (en) 2019-11-19 2021-05-27 Hrl Laboratories, Llc Electrically-controllable 3d optical waveguide switch with phase change materials
US11239418B2 (en) * 2020-01-06 2022-02-01 International Business Machines Corporation Memory device having a ring heater
US11430954B2 (en) 2020-11-30 2022-08-30 International Business Machines Corporation Resistance drift mitigation in non-volatile memory cell
GR1010488B (el) 2022-05-30 2023-06-16 Αριστοτελειο Πανεπιστημιο Θεσσαλονικης - Ειδικος Λογαριασμος Κονδυλιων Ερευνας, Δοχειο ενθυλακωσης για συστημα αποθηκευσης θερμικης ενεργειας με μακροενθυλακωση

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5406509A (en) * 1991-01-18 1995-04-11 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
US5789758A (en) * 1995-06-07 1998-08-04 Micron Technology, Inc. Chalcogenide memory cell with a plurality of chalcogenide electrodes
US6580144B2 (en) * 2001-09-28 2003-06-17 Hewlett-Packard Development Company, L.P. One time programmable fuse/anti-fuse combination based memory cell
US6707087B2 (en) * 2002-06-21 2004-03-16 Hewlett-Packard Development Company, L.P. Structure of chalcogenide memory element
KR100543445B1 (ko) * 2003-03-04 2006-01-23 삼성전자주식회사 상변화 기억 소자 및 그 형성방법
JP2004311728A (ja) * 2003-04-08 2004-11-04 Mitsubishi Materials Corp 電気抵抗が高い相変化記録膜
JP2004311729A (ja) * 2003-04-08 2004-11-04 Mitsubishi Materials Corp 電気抵抗が高い相変化記録膜
US7893419B2 (en) * 2003-08-04 2011-02-22 Intel Corporation Processing phase change material to improve programming speed
FR2861887B1 (fr) * 2003-11-04 2006-01-13 Commissariat Energie Atomique Element de memoire a changement de phase a cyclabilite amelioree
KR100568109B1 (ko) * 2003-11-24 2006-04-05 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
DE102004011430B4 (de) * 2004-03-09 2008-06-19 Qimonda Ag Halbleiterspeichereinrichtung
JP2006156886A (ja) * 2004-12-01 2006-06-15 Renesas Technology Corp 半導体集積回路装置およびその製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106098933A (zh) * 2010-01-05 2016-11-09 美光科技公司 硫属化合物存储器存取装置的自对准生长方法
CN106098933B (zh) * 2010-01-05 2018-12-21 美光科技公司 硫属化合物存储器存取装置的自对准生长方法
CN101814579A (zh) * 2010-03-31 2010-08-25 中国科学院半导体研究所 一种高密度相变存储器的制备方法
CN102420287A (zh) * 2010-09-24 2012-04-18 旺宏电子股份有限公司 电流相对于由电极定义的轴横向流动的相变化只读存储器
US9082954B2 (en) 2010-09-24 2015-07-14 Macronix International Co., Ltd. PCRAM with current flowing laterally relative to axis defined by electrodes
CN102447059A (zh) * 2010-10-14 2012-05-09 中芯国际集成电路制造(上海)有限公司 双层相变电阻及其形成方法、相变存储器及其形成方法
CN102447059B (zh) * 2010-10-14 2014-09-03 中芯国际集成电路制造(上海)有限公司 双层相变电阻及其形成方法、相变存储器及其形成方法
CN102479922A (zh) * 2010-11-25 2012-05-30 中芯国际集成电路制造(北京)有限公司 双层相变电阻以及相变存储器的形成方法
CN104124337A (zh) * 2014-07-15 2014-10-29 中国科学院上海微系统与信息技术研究所 一种相变存储器单元的制作方法
CN106098934A (zh) * 2016-07-05 2016-11-09 同济大学 一种掺氧GeSb纳米相变薄膜及其制备方法和应用
CN106098934B (zh) * 2016-07-05 2019-05-14 同济大学 一种掺氧GeSb纳米相变薄膜及其制备方法和应用

Also Published As

Publication number Publication date
WO2007072308A1 (en) 2007-06-28
EP1966841A1 (en) 2008-09-10
EP1966841B1 (en) 2010-09-08
ATE480873T1 (de) 2010-09-15
CN101461071B (zh) 2012-01-18
US7728319B2 (en) 2010-06-01
JP2009520374A (ja) 2009-05-21
DE602006016864D1 (de) 2010-10-21
US20080303014A1 (en) 2008-12-11

Similar Documents

Publication Publication Date Title
CN101461071B (zh) 纵向相变存储器单元及其制造方法
CN101047230B (zh) 相变存储器单元结构、相变存储器单元及其形成方法
US20060169968A1 (en) Pillar phase change memory cell
KR100873973B1 (ko) 낮은 전력 작동으로 높은 판독 마진을 갖는 상 변화 메모리셀
US7910906B2 (en) Memory cell device with circumferentially-extending memory element
US9000408B2 (en) Memory device with low reset current
US8237140B2 (en) Self-aligned, embedded phase change RAM
TWI430487B (zh) 相變化記憶體裝置以及製造該裝置之方法
US7875493B2 (en) Memory structure with reduced-size memory element between memory material portions
US7608503B2 (en) Side wall active pin memory and manufacturing method
US8138028B2 (en) Method for manufacturing a phase change memory device with pillar bottom electrode
US8062923B2 (en) Thin film fuse phase change cell with thermal isolation pad and manufacturing method
US7642622B2 (en) Phase changeable memory cells and methods of forming the same
US7825398B2 (en) Memory cell having improved mechanical stability
US20090261313A1 (en) Memory cell having a buried phase change region and method for fabricating the same
US20090101879A1 (en) Method for Making Self Aligning Pillar Memory Cell Device
JP2003174144A (ja) 半導体装置における微小コンタクト領域、高性能相変化メモリセル及びその製造方法
TW200828518A (en) Phase change memory cell with thermal barrier and method for fabricating the same
CN1627546A (zh) 场致发射的相变二极管存储器
US20120080657A1 (en) Low operational current phase change memory structures
US7279380B2 (en) Method of forming a chalcogenide memory cell having an ultrasmall cross-sectional area and a chalcogenide memory cell produced by the method
US20060115909A1 (en) Method for manufacturing a resistively switching memory cell, manufactured memory cell, and memory device based thereon

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant