CN101490314B - 控制cz生长过程中由硅单晶侧面诱发的附聚点缺陷和氧簇的形成 - Google Patents

控制cz生长过程中由硅单晶侧面诱发的附聚点缺陷和氧簇的形成 Download PDF

Info

Publication number
CN101490314B
CN101490314B CN2007800270564A CN200780027056A CN101490314B CN 101490314 B CN101490314 B CN 101490314B CN 2007800270564 A CN2007800270564 A CN 2007800270564A CN 200780027056 A CN200780027056 A CN 200780027056A CN 101490314 B CN101490314 B CN 101490314B
Authority
CN
China
Prior art keywords
axial
cooling
crystal
agglomeration
point defects
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007800270564A
Other languages
English (en)
Other versions
CN101490314A (zh
Inventor
M·S·库尔卡尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalWafers Co Ltd
SunEdison Semiconductor Ltd
Original Assignee
SunEdison Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SunEdison Inc filed Critical SunEdison Inc
Priority to CN201310072159.XA priority Critical patent/CN103147122B/zh
Publication of CN101490314A publication Critical patent/CN101490314A/zh
Application granted granted Critical
Publication of CN101490314B publication Critical patent/CN101490314B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/14—Heating of the melt or the crystallised materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/206—Controlling or regulating the thermal history of growing the ingot

Abstract

本发明涉及制备单晶硅锭的方法，还涉及由其制成的锭块或晶片。在一个实施方案中，该方法包括控制生长速度v和如本文定义的有效或校正的轴向温度梯度，从而在该锭块的给定片段内，在该片段的相当大部分半径范围内，比率v/G有效或v/G校正基本接近其临界值，并在(i)固化和大约1250℃之间、和(ii)大约1250℃和大约1000℃之间控制该片段的冷却速率，以控制其中的本征点缺陷的径向并入效应，并由此在从大约锭片段的侧面向内径向延伸的环中限制附聚本征点缺陷和/或氧沉淀簇的形成。在这种或替代的实施方案中，可以控制轴向温度梯度和/或熔体/固体界面，以限制该环中的附聚本征点缺陷和/或氧沉淀簇的形成。

Description

控制CZ生长过程中由硅单晶侧面诱发的附聚点缺陷和氧簇的形成
发明背景
概括而言，本发明涉及制备用于制造电子部件的半导体级单晶硅。更特别地，本发明涉及用于制备基本不含附聚本征点缺陷的单晶硅锭的丘克拉斯基(Czochralski)法以及由其获得的晶片。
单晶硅是半导体电子部件的多数制造法的原材料，常通过所谓的丘克拉斯基(“CZ”)法制备。在这种方法中，将多晶硅装入坩锅并熔融，使晶种与熔融硅接触，并通过缓慢抽提使单晶生长。在颈部的形成完成后，通过降低提拉速率和/或熔体温度来使晶体直径扩大直至达到所需或目标直径，由此形成晶种锥。然后控制提拉速率和熔体温度并补偿下降的熔体液位，从而长成具有大致恒定直径的圆柱形晶体主体。在生长过程快结束时，但在从坩锅中排空熔融硅之前，必须逐渐降低晶体直径以形成末端锥体。通常，通过提高拉晶速率和增加对坩锅施加的热来形成末端锥体。然后当直径变得足够小时，将晶体与熔体分离。
现代微电子器件的持续缩小的尺寸对硅衬底的品质施加具有挑战性的限制，硅衬底的品质基本取决于原生微缺陷的尺寸和分布。通过丘克拉斯基(Cz)法和区熔(FZ)法生长的硅晶体中形成的多数微缺陷是硅的本征点缺陷——空位和自间隙(或简称为间隙)——的附聚体。在Dash的发现可以消除热机械诱发的位错(它们是生长中的晶体中的点缺陷的有效汇集点)后，才首次在FZ硅晶体中观察到微缺陷。
一系列研究已经确定，间隙附聚体以两种形式存在-被称作B漩涡缺陷(或B-缺陷)的球状间隙缺陷团，和被称作A漩涡缺陷(或A-缺陷)的位错环。后期发现的被称作D-缺陷的空位附聚体已经被确定是八体空隙。Voronkov提供了以晶体生长条件为基础的在硅晶体中观察到的微缺陷分布的公认解释。根据Voronkov的模型或理论，熔体/晶体界面附近的温度场驱使点缺陷重组，从而提供使其从熔体/晶体界面(在此它们以其各自的平衡浓度存在)扩散到晶体本体内的驱动力。由于点缺陷传递(通过扩散和对流)与其重组之间的相互作用，建立了超出离开界面的短距离(被称作重组长度)的点缺陷浓度。通常，超出重组长度之外的空位浓度与间隙浓度之差(被称作过量点缺陷浓度)在离开晶体侧面处保持基本固定。在迅速提拉的晶体中，点缺陷通过其扩散超出重组长度而发生的空间再分布通常不重要，但充当点缺陷的汇集点或源头的、靠近晶体侧面的区域除外。因此，如果超出重组长度的过量点缺陷浓度是正的，则空位保持过量，并在较低温度附聚，形成D-缺陷。如果过量点缺陷浓度是负的，则间隙将是主要的点缺陷，并附聚而形成A-缺陷和B-缺陷。如果过量点缺陷浓度低于一定检测阈，则没有形成可检出的微缺陷。因此，通常，原生微缺陷的类型仅仅取决于超出重组长度而建立的过量点缺陷浓度。建立过量点缺陷浓度的方法被称作初始并入，且主要点缺陷类型被称作并入的主要点缺陷。并入的点缺陷的类型取决于拉晶速率(v)与界面附近的轴向温度梯度水平(G)的比率。在较高的v/G下，点缺陷的对流优于其扩散，且空位是并入的主要点缺陷，因为界面处的空位浓度高于间隙浓度。在较低v/G下，扩散优于对流，从而可以并入快速扩散的间隙作为主要的点缺陷。在接近其临界值的v/G下，这两种点缺陷以极低和相当的浓度并入，相互湮灭，并由此抑制了在较低温度下的任何微缺陷的潜在形成。观察到的空间微缺陷分布通常可以通过v/G变化解释，v/G变化由G的径向不均匀性和由v的轴向变化引起。径向微缺陷分布的显著特征是氧化物粒子，氧化物粒子是在具有相对较低并入空位浓度的区域中——在略高于临界v/G的小范围v/G下——通过氧与空位的相互作用而形成的。这些粒子形成窄的空间带，这可以通过热氧化为OSF(氧化诱发堆垛层错)环显露出来。相当经常地，OSF环标记出以空位为主的和以间隙为主的相邻晶体区域之间的边界，称作V/I边界。
但是，在许多现代方法中，以较低速率生成的CZ晶体中的微缺陷分布受晶体本体中点缺陷扩散的影响，包括由晶体侧面诱发的扩散。因此，CZ晶体中微缺陷分布的精确量化优选包括轴向和径向的2维点缺陷扩散。仅量化点缺陷浓度场可以定性掌握CZ晶体中的微缺陷分布，因为所形成的微缺陷的类型直接由其决定。但是，为了更精确量化微缺陷分布，有必要掌握点缺陷的附聚。传统上，通过将点缺陷的初始并入与微缺陷的后续形成解耦，将微缺陷分布量化。这种方法忽略了成核区附近的主要点缺陷从较高温区域(其中微缺陷密度可忽略不计)向较低温区域(其中微缺陷以较高密度存在，并消耗点缺陷)的扩散。或者，以预测晶体中每一位置的微缺陷群的尺寸分布为基础的严格数值模拟在数值上是巨大的。
以空位和以间隙为主的材料之间的转化在v/G临界值下发生，该值目前似乎为大约2.5×10-5cm2/sK。如果v/G值超过临界值，空位是主要本征点缺陷，它们的浓度随v/G提高而提高。如果v/G值低于临界值，硅自间隙是主要本征点缺陷，它们的浓度随v/G降低而提高。相应地，可以控制工艺条件，如生长速率(这影响v)以及热区构造(这影响G)，以决定单晶硅内的本征点缺陷主要是空位(其中v/G通常大于临界值)还是自间隙(其中v/G通常小于临界值)。
附聚缺陷形成通常在两个步骤中发生。首先，在给定温度下发生缺陷“成核”，这是本征点缺陷过饱和的结果；在该“成核阈”温度以上，本征点缺陷仍可溶于硅晶格中。附聚本征点缺陷的成核温度大于约1000℃。
一旦达到这种“成核阈”温度，本征点缺陷附聚；也就是说，这些点缺陷沉淀到硅晶格的“固溶体”外。只要存在本征点缺陷的锭部分的温度保持高于第二阈温度(即“扩散阈”)，本征点缺陷会继续扩散通过硅晶格。低于该“扩散阈”温度，本征点缺陷在商业上实际的时期内不再可移动。
在该锭保持高于“扩散阈”温度时，空位或间隙本征点缺陷经过硅晶格扩散到已经分别存在附聚空位缺陷或间隙缺陷的位置，造成给定附聚缺陷的尺寸增加。由于更有利的附聚能量态，这些附聚缺陷位置主要充当“汇集点”，吸引和收集本征点缺陷，因而发生了生长。
空位型缺陷被视为下述可观察的晶体缺陷的来源：D-缺陷、流型缺陷(FPDs)、栅极氧化层完整性(GOI)缺陷、晶体源粒子(COP)缺陷、晶体源光点缺陷(LPDs)、以及通过红外光散射技术(例如扫描红外显微术和激光扫描层析X射线照相术)观察的某些类型的本体缺陷。在空位过量的区域中也存在氧或二氧化硅簇。一些这样的簇保持较小和相对无应变，对由这类硅制成的大部分器件基本无害。一些这样的簇大到足以充当环氧化诱发的堆垛层错(OISF)的核。据推测，受过量空位存在催化的预先成核的氧附聚体促成了这种特定缺陷。氧化物簇主要在低于1000℃的CZ生长中在适中空位浓度存在下形成。
对与自间隙相关的缺陷的研究较不充分。它们通常被视为低密度的间隙型位错环或网络。这类缺陷没有引起栅极氧化层完整性缺陷(一种重要的晶片性能标准)，但它们被公认为是通常与电流泄漏问题相关的其它类型的器件失效的成因。
在这方面，要指出的是，一般而言，硅晶格中间隙形式的氧通常被视为硅的点缺陷，而非本征点缺陷，而硅晶格空位和硅自间隙(或简称为间隙)通常被视为本征点缺陷。相应地，基本所有微缺陷通常都可以被描述为附聚点缺陷，而D-缺陷(或空隙)以及A-缺陷和B-缺陷(即间隙缺陷)可以更具体被描述为附聚本征点缺陷。氧簇通过吸收空位而形成；因此，氧簇可以被视为空位和氧的附聚体。
要进一步指出，丘克拉斯基硅中这类空位和自间隙附聚点缺陷的密度过去在大约1×103/立方厘米至大约1×107/立方厘米的范围内，而氧簇密度在大约1×108/立方厘米至1×1010/立方厘米之间变动。因此，附聚本征点缺陷对器件制造商的重要性迅速提高，因为这类缺陷极大地影响复杂和高度集成电路制造中单晶硅材料的产量潜力。
考虑到前述内容，在许多用途中，一部分或所有硅晶体(硅晶体之后被切成硅片)优选基本不含这些附聚本征点缺陷。迄今已经报道了几种用于使基本无缺陷的硅晶体生长的方法。一般而言，所有这些方法都包括控制v/G比率，以确定生长中的CZ单晶硅晶体中存在的本征点缺陷的初始类型和浓度。但是，另外，这类方法可能包括，控制晶体的后继热史以实现延长的扩散时间，从而抑制其中本征点缺陷的浓度，并因此基本限制或避免部分或所有晶体中附聚本征点缺陷的形成。(参见，例如，美国专利：6,287,380；6,254,672；5,919,302；6,312,516和6,328,795；它们的整个内容经此引用并入本文)。或者，这类方法可能包括，迅速冷却的硅(RCS)生长法，其后控制晶体的后继热史，以迅速冷却至少一部分晶体经过目标成核温度，从而控制该部分中附聚本征点缺陷的形成。这两种方法之一或二者也可以包括使至少一部分生成的晶体在该成核温度以上保持延长的时间，以在将这部分晶体迅速冷却经过目标成核温度之前降低本征点缺陷的浓度，由此基本限制或避免其中附聚本征点缺陷的形成。(参见，例如，美国专利申请公开2003/0196587，其整个公开内容经此引用并入本文。)
发明概要
因此，简单地说，本发明涉及使单晶硅锭生长的方法，其中该锭块包含中轴、晶种锥、与晶种锥相对的末端和在晶种锥与该相对末端之间的恒定直径部分，所述恒定直径部分具有侧面、从中轴延伸到该侧面的半径(R)、和至少大约150毫米的标称直径，该锭块根据丘克拉斯基法由硅熔体生长并然后从固化温度冷却。该方法包括：(a)在锭块的至少一段恒定直径部分的生长过程中，在从固化到大约1200℃的温度范围内，控制(i)生长速度v和(ii)平均轴向温度梯度G，使得在从中轴到侧面测量的大约0.75R的范围内，所述片段内的给定轴向位置处的v/G比率与v/G临界值相比径向变动小于大约±30％；和(b)将所述片段从固化温度冷却到至少大约750℃，其中在所述冷却过程中，控制所述片段的冷却速率，以使(i)在固化温度到至少大约1250℃之间，所述片段以至少大约2.5℃/分钟的速率冷却，和(ii)在低于大约1250℃至大约1000℃之间，所述片段以大约0.3至大约0.025℃/分钟的速率冷却。
在上述方法的一个具体实施方案中，该方法包括，在相关部分中，控制有效的或校正的平均轴向温度梯度(即G有效或G校正)。
本发明进一步涉及使单晶硅锭生长的方法，其中该锭块包含中轴、晶种锥、与晶种锥相对的末端和在晶种锥与该相对末端之间的恒定直径部分，所述恒定直径部分具有侧面、从中轴延伸到该侧面的半径(R)、和至少大约150毫米的标称直径，该锭块根据丘克拉斯基法由硅熔体生长并然后从固化温度冷却。该方法包括：(a)在锭块的至少一段恒定直径部分的生长过程中，在从固化到大约1200℃的温度范围内，控制(i)生长速度v和(ii)校正的平均轴向温度梯度G校正，其中G校正通过下列公式确定：
1/T校正＝(1/Tm)+(1/T2 m)zG校正，以使∑f(T-T校正)＝0
其中：T是该片段内的任何固定径向位置r处的温度；m是熔体/固体界面处的生长条件；z是在所述给定径向位置的距所述界面的轴向距离；且函数f是指T和T校正之间的可接受的统计一致性；使得所述片段内的给定轴向位置处的v/G校正比率与v/G校正临界值相比径向变动小于约±30％；和(b)将所述片段从固化温度冷却到大约750℃。
本发明再进一步涉及根据丘克拉斯基法生长单晶硅锭的方法，其中熔体/固体界面可以具有基本任何形状。在该方法中，所述锭块包含中轴、晶种锥、与晶种锥相对的末端和在晶种锥与该相对末端之间的恒定直径部分，所述恒定直径部分具有侧面、从中轴延伸到该侧面的半径(R)、和至少大约150毫米的标称直径，该锭块根据丘克拉斯基法由硅熔体生长并然后从固化温度冷却。该方法包括：(a)在锭块的至少一段恒定直径部分的生长过程中，在从固化到大约1200℃的温度范围内，控制(i)生长速度v和(ii)有效平均轴向温度梯度G有效，其中G有效通过下列公式确定：
Figure G2007800270564D00061
且G校正通过下列公式确定：
1/T校正＝(1/Tm)+(1/T2 m)zG校正，以使∑f(T-T校正)＝0，
其中：G有效代表对G校正的修正，修正至计入界面形状与平坦外形的偏差；T是该片段内的任何固定径向位置r处的温度；m是熔体/固体界面处的生长条件；z是在所述给定径向位置的距所述界面的轴向距离；函数f是指T和T校正之间的可接受的统计一致性；下标x是指临界条件；flat是指平坦界面；iface是指任何不平界面；使得所述片段内的给定轴向位置处的v/G有效比率与v/G有效临界值相比径向变动小于大约±30％；和(b)将所述片段从固化温度冷却到大约750℃。
在这方面，要指出的是，临界值[G校正/v]x，flax代表平坦界面的值，其可以由模拟器计算，并且为大约4.0×104sK/cm2。因此，实际上上述公式定义了任何不平界面的G有效，使得在V/I边界处，v/G有效是等于临界v/G有效的常数。相应地，需要进一步指出，G有效是界面形状的函数。
要进一步指出，任选地，在任何上述方法中，其中提到的晶体片段经过冷却都可能包含轴向对称区域，该区域具有(i)小于或等于大约1R的可测径向宽度，(ii)沿中轴测量，所述锭块恒定直径部分长度的至少大约10％的长度。在一个实施方案中，该区域可以基本不含附聚的本征点缺陷，其中硅晶格空位是主要的本征点缺陷，或其中硅自间隙是主要的本征点缺陷。在另一实施方案中，该区域可以含有硅自间隙作为主要的本征点缺陷，并进一步可任选地含有B-缺陷。在再一实施方案中，该区域可以含有硅晶格空位作为主要的本征点缺陷，并进一步可任选地含有可通过本领域已知的方式检出的附聚空位缺陷(空隙)和/或氧簇，该空隙具有小于大约30纳米的平均半径，且该氧簇具有小于大约10纳米的平均半径。在任何或所有这些实施方案中，该轴向对称区域的径向宽度可基本等于锭块半径(即大约1R)。但是，或者，该轴向对称区域的径向宽度可以小于1R。在这些情况下，该轴向对称区域可以从锭块中轴向侧面沿径向向外延伸，或其可以形成位于中轴和侧面之间的环形环，并可以被从大约侧面向中部轴向对称区域向内延伸的第一环形环环绕。该第一环形环含有硅晶格空位作为主要的本征点缺陷，并可以进一步含有平均半径小于大约30纳米的附聚空位缺陷(空隙)和/或平均半径小于大约10纳米的氧簇。在该轴向对称区域本身形成环形环或，更具体地，第二环形环(其位于第一环形环径向内部)的那些情况下，其可以环绕轴向对称芯，该芯(i)含有作为主要本征点缺陷的硅晶格空位，和任选地含有平均半径小于大约30纳米的空隙和/或平均半径小于大约10纳米的氧簇，或(ii)作为主要本征点缺陷的硅自间隙和任选地，B-缺陷。
要进一步指出的是，被第一环形环环绕的上述轴向对称区域可以含有小型微缺陷的一个或多个额外的环或图案(其可能可检出或不可检出，也就是说，基于各种建模技术，可能认识到它们的存在，但现有检测法不能检出它们)。通常，小型微缺陷可以是指平均半径小于大约30纳米的空隙、平均半径小于大约10纳米的氧簇、和/或B-缺陷，如本文其它地方进一步详述。
要进一步指出的是，在上述方法的一个或多个具体实施方案中，所述片段包含环形环或外周环，其位于轴向对称区域的径向外部，并从大约锭块侧面向轴向对称区域沿径向向内延伸，所述环含有可通过本领域已知的方式检出的空隙(或附聚的空位缺陷)和/或氧簇，所述空隙具有小于大约30纳米的平均半径，且所述氧簇具有小于大约10纳米的平均半径。另外或任选地，所述轴向对称区域可以具有从大约环形环延伸到锭块中轴的径向宽度。或者，含有B-缺陷的第二环形环可以存在于所述第一环形环和芯或中间区域之间，并环绕该芯或中间区域，该芯或中间区域含有可通过本领域已知的方式检出的空隙(或附聚的空位缺陷)和/或氧簇，所述空隙具有小于大约30纳米的平均半径，且所述氧簇具有小于大约10纳米的平均半径。
在这方面，要进一步指出的是，在一个或多个上述方法中，所述第二环形环(其可基本不含附聚的本征点缺陷)可以含有硅自间隙作为主要的本征点缺陷。
在这方面，要进一步指出的是，在一个具体实施方案中，本文对锭块给定片段详述的冷却速率可以是该锭片段在指定温度范围内的平均冷却速率。但是，在另一实施方案中，本文对锭块给定片段详述的冷却速率可以是整个锭片段在指定温度范围内的实际速率；也就是说，整个锭片段中在指定温度范围内的瞬时冷却速率符合所述冷却速率要求。
本发明再进一步涉及由上述方法获得的单晶硅锭和/或从这种锭块上切下的单晶硅片。
本发明再进一步涉及一种单晶硅片，其具有至少大约150毫米的直径、中轴、大致垂直于该轴的正面和背面、圆周边缘和从中轴延伸到晶片圆周边缘的半径(R)。该晶片包含从大约晶片的圆周边缘向中轴沿径向向内延伸的环形环或外周环，所述环(i)含有作为主要本征点缺陷的硅晶格空位，(ii)含有可通过本领域已知的方式检出的附聚空位缺陷(空隙)和/或氧簇，所述空隙具有小于大约30纳米的平均半径，且所述氧簇具有小于大约10纳米的平均半径，和(iii)具有至少大约0.05R(例如，至少大约0.1R、大约0.15R、大约0.2R、大约0.25R或更大)的平均径向宽度。
任选地，上述环形环可以环绕一个或多个轴向对称区域或环，所述轴向对称区域或环可含有硅晶格空位或硅自间隙作为主要的本征点缺陷。更具体地，该环形环可以环绕从中轴向该环形环沿径向向外延伸的轴向对称区域，该区域具有小于大约0.95R(例如小于大约0.9R、大约0.85R、大约0.8R、大约0.75R或更小)的可测径向宽度。该轴向对称区域可以：(i)含有硅晶格空位作为主要的本征点缺陷，并可进一步任选地含有附聚的空位缺陷(空隙)和/或氧簇，所述空隙具有小于大约30纳米的平均半径，且所述氧簇具有小于大约10纳米的平均半径；或(ii)含有硅自间隙作为主要的本征点缺陷，并可以进一步含有B-缺陷。另外，如果该轴向对称区域的半径使其未从中轴延伸到该环形环，其本身可以形成位于第一环形环径向内部的第二环形环，并环绕晶片的中心或芯区域，该区域(i)从中轴沿径向向外延伸，(ii)含有硅自间隙作为主要的本征点缺陷，和(iii)任选地，含有附聚的空位缺陷(如本文其它地方所述，其可以具有或可以不具有小于大约30纳米的平均半径)。
另外，要指出的是，在一些情况下，从大约晶片的圆周边缘沿径向向内延伸的环形环可以基本大致延伸到晶片的中轴，该晶片因此基本含有单一区域，该单一区域含硅晶格空位作为主要的本征点缺陷，并进一步含有附聚的空位缺陷(空隙)和/或氧簇，所述空隙具有小于大约30纳米的平均半径，且所述氧簇具有小于大约10纳米的平均半径。
本发明的其它优点和特征一部分显而易见，且一部分在下文中指出。
附图简述
图1A和1B是晶片的1/4部分的照片复印件，其表明在用于获取这些部分的、以基本接近临界v/G条件生长成的两个晶体中存在边缘环。
图2A显示了在图1A所示的晶体的所选长度中G的径向变化。
图2B是对于图1B中所示的晶体的一段长度比较G和G校正的图。
图3显示了被称作T-分布1的轴向温度分布。
图4显示了如图3所示轴向温度分布所述的晶体中在所有径向位置处的均匀G校正分布(作为半径r的函数)。
图5显示了在经过图3中所示轴向温度分布所述的均匀径向温度场生长的晶体中距界面5厘米处的空位和间隙浓度的径向分布。
图6显示了在经过图3中所示轴向温度分布所述的均匀径向温度场生长的晶体中距界面10厘米处的空位和间隙浓度的径向分布。
图7显示了在经过图3中所示轴向温度分布所述的均匀径向温度场生长的晶体中成熟空位-簇密度的径向分布。
图8显示了在具有和不具有活性表面的、经过图3中所示轴向温度分布所述的均匀径向温度场生长的晶体中成熟空位-簇密度的径向分布。
图9显示了不同温度分布(即T-分布1、2和3)的冷却特性。
图10显示了在经过图9中所示轴向分布(T-分布1、2和3)所代表的均匀径向温度场生长的晶体中成熟v-簇的径向分布。
图11显示了不同温度分布(即T-分布1和4)的冷却特性。
图12显示了在经过图11中所示轴向分布所代表的均匀径向温度场生长的晶体中成熟v-簇的径向分布。
图13显示了不同温度分布(即T-分布1和5)的冷却特性。
图14显示了在经过图13和11中所示轴向分布所代表的均匀径向温度场生长的晶体中成熟v-簇的径向分布。
图15显示了不同温度分布(即T-分布1和6)的冷却特性。
图16显示了在经过图15中所示轴向分布所代表的均匀径向温度场生长的晶体中成熟v-簇的径向分布。
图17显示了不同温度分布(即T-分布1和7)的冷却特性。
图18显示了在经过图17中所示轴向分布所代表的均匀径向温度场生长的晶体中成熟v-簇的径向分布。
图19显示了不同温度分布(即分布1和8)的冷却特性。
图20显示了在经过图19和17中所示轴向分布所代表的均匀径向温度场生长的晶体中成熟v-簇的径向分布。
图21显示了在经过图19、17、15、13、11和9中所示轴向分布所代表的均匀径向温度场生长的晶体中成熟v-簇的径向分布。
图22显示了用于模拟控制晶体生长过程中轴向并入的G校正的均匀和受控(即非均匀)分布。
图23显示了控制G校正径向分布对边缘环强度的影响。
图24显示了带有图23中所示缺陷分布的晶体中G校正和G0的径向分布。
图25显示了研究v/G校正位移所用的、取决于界面曲率的界面i0(平坦)、i1(凹进)和i2(凸起)。
图26显示了以凹进(i1)界面生长的晶体中的温度场和以凸起(i1)界面生长的晶体中的温度场。
图27显示了具有凹进(i1)界面的晶体中界面附近的点缺陷浓度场(空位v和间隙i的浓度)。
图28显示了距凹进(i1)界面5厘米处的径向点缺陷浓度分布。
图29显示了距凹进(i1)界面10厘米处的径向点缺陷浓度分布(空位v和间隙i的浓度)。
图30显示了带有平坦界面(i0)的晶体中和带有凹进(i1)界面的晶体中的径向成熟空位团密度。
图31显示了带有凸起(i2)界面的晶体中界面附近的点缺陷浓度场。
图32显示了距凸起(i2)界面5厘米处的径向点缺陷浓度分布。
图33显示了距凸起(i2)界面10厘米处的径向点缺陷浓度分布。
图34显示了带有平坦界面(i0)的晶体中和带有凹进(i1)界面的晶体中、以及带有凸起界面(i2)的晶体中的径向成熟空位团密度。
图35显示了具有图23中所示缺陷分布的晶体中G校正、定性G有效和G0的径向分布。
对于附图，相应的标号在附图的几个视图中都是指相应部分。
实施方案详述
根据本发明，已经发现，当试图根据丘克拉斯基法在使其至少一段基本不含附聚本征点缺陷的条件下使单晶硅锭生长时，可能形成含有附聚空位缺陷(即“D-缺陷”)和/或氧簇的、从大约锭块侧面向内沿径向延伸的、具有一定可测宽度的环形环或外周环(即“边缘环”)。更具体地，已经发现，在制备CZ单晶硅锭的方法中——其中控制生长速度v和轴向温度梯度G(或如本文进一步详述，更精确地，“校正的”或“有效的”轴向温度梯度，分别为“G校正”或“G有效”)，使得在给定的轴向位置，在锭块半径的相当大部分范围内(例如，从中轴向侧面测量，小于大约0.75R，大约0.8R，大约0.85R，大约0.9R或甚至大约0.95R内)，v/G有效的值基本接近v/G有效临界值，以形成基本不含附聚本征点缺陷的具有一定的可测径向宽度(如本文其它地方进一步详述)的轴向对称区域——可以在该轴向对称区域周围形成小的但可检出的氧簇和/或D-缺陷的环形环，即，位于轴向对称区域的径向外侧、并从大约锭块侧面向大约轴向对称区域沿径向向内延伸的环。
但是，已经进一步发现，通过(i)控制锭块生长过程中特定相关片段的冷却速率，和/或(ii)径向控制在锭块生长过程中以轴向并入相关锭片段中的本征点缺陷的类型和/或量，可以降低并优选可以消除这种边缘环的强度(即可以降低其中这些小D-缺陷和/或氧簇的尺寸，和/或其浓度)。特别地，已经发现，将相关片段从固化迅速冷却到至少大约1250℃、并然后将该片段更缓慢地从低于大约1250℃冷却至大约1000℃以及任选地控制G校正和/或G有效的径向变化(如本文其它地方进一步指定的那样)，这能够制备在前述条件下生长的单晶硅锭，以降低并优选消除相关片段中D-缺陷和/或氧簇的这种边缘环的存在。
在这方面，要指出的是，既然已通过本文详述的关系和公式使G校正和G有效相关联，本文对v/G校正的论述也适用于v/G有效，反之亦然。相应地，除非另行指明，本文关于G有效的论述以同等权重和相关性适用于G校正。
要进一步指出的是，氧簇可以通过本领域已知的方式和/或如本文其它地方详述的那样检测，包括借助铜装饰和/或热处理后的蚀刻。
要进一步指出的是，本文所用的“基本接近v/G有效临界值”以及其变型是指实际v/G有效值在v/G有效临界值的大约+/-30％内或在大约+/-25％、大约+/-20％、大约+/-15％、大约+/-10％、或甚至大约+/-5％内。如上所述，目前可得的信息表明，该临界值为大约2.5×10-5cm2/sK。相应地，换言之，本文所用的“基本接近临界v/G有效值”以及其变型是指v/G有效实际值在大约1.75×10-5cm2/sK和大约3.25×10-5cm2/sK之间，在大约1.88×10-5cm2/sK和大约3.13×10-5cm2/sK之间，在大约2.0×10-5cm2/sK和大约3.0×10-5cm2/sK之间，在大约2.13×10-5cm2/sK之间和大约2.88×10-5cm2/sK之间，在大约2.25×10-5cm2/sK和大约2.75×10-5cm2/sK之间，或在大约2.38×10-5cm2/sK和大约2.63×10-5cm2/sK之间。
A.单晶硅锭和晶片
1.锭块
因此，在一个实施方案中，本发明涉及制备单晶硅锭的方法以及由此获得的晶片，其中该锭块包含中轴、晶种锥、与晶种锥相对的末端和在晶种锥与该相对末端之间的恒定直径部分，所述恒定直径部分具有侧面、从中轴延伸到该侧面的半径(R)、和至少大约150毫米的标称直径，该锭块根据丘克拉斯基法由硅熔体生长并然后从固化温度冷却。该方法包括在锭块的至少一段恒定直径部分的生长过程中，在从固化到大约1200℃的温度范围内控制生长速度v和平均轴向温度梯度G，使得在所述片段内的给定轴向位置处的v/G有效比率在其相当大部分的半径范围内保持基本接近v/G有效临界值；也就是说，控制生长速度和轴向温度梯度，使得在半径(从中轴向侧面测量)的至少大约75％、或半径的至少大约80％、大约85％、大约90％、大约95％或甚至大约100％范围内，v/G有效比率与v/G有效临界值相比径向变动小于大约±30％。
如下文进一步阐述的那样，在本发明的一个实施方案中，本方法进一步包括控制该片段经过一个或多个温度范围的冷却速率，以抵消本征点缺陷从或向锭块侧面的径向扩散的影响。另外或或者，可以控制轴向温度梯度(例如如下文进一步指定的G校正或G有效)以改变从熔体/固体界面轴向并入该锭块的本征点缺陷的类型和/或浓度，以抵消从锭块侧面径向并入的本征点缺陷(即空位)。
无论实现边缘环的抑制或消除的方式如何，本发明的方法可以任选地产生具有包含轴向对称区域的片段的锭块，该轴向对称区域具有(i)可小于或等于大约1R的可测径向宽度，(ii)如本文其它地方进一步指定的沿中轴测得的长度。在一个实施方案中，该区域可以基本不含附聚的本征点缺陷，其中硅晶格空位是主要的并入本征点缺陷，或其中硅自间隙是主要的并入本征点缺陷。在另一实施方案中，该区域可以含有硅自间隙作为主要的并入本征点缺陷，并进一步任选地含有B-缺陷。在再一实施方案中，该区域可以含有硅晶格空位作为主要的并入本征点缺陷，并进一步任选地含有可通过本领域已知的方式检出的附聚空位缺陷(空隙)和/或氧簇，该空隙具有小于大约30纳米的平均半径，且该氧簇具有小于大约10纳米的平均半径。
在任何或所有上述实施方案中，该轴向对称区域的径向宽度可基本等于锭块半径(即大约1R)。或者，该轴向对称区域的径向宽度可以如本文其它地方中进一步详述的那样小于1R。在这类情况下，该轴向对称区域可以从锭块中轴向侧面沿径向向外延伸，或其可以形成位于中轴和侧面之间的环形环，并可以被从大约侧面向内向中部轴向对称区域延伸的第一环形环环绕。该第一环形环含有硅晶格空位作为主要本征点缺陷，并可进一步含有平均半径小于大约30纳米的附聚空位缺陷(空隙)和/或平均半径小于大约10纳米的氧簇。在轴向对称区域本身形成环形环或更具体地第二环形环(其位于第一环形环的径向内侧)的那些情况下，其可以环绕轴向对称芯，该芯(i)含有作为主要本征点缺陷的硅晶格空位，和任选地含有平均半径小于大约30纳米的空隙和/或平均半径小于大约10纳米的氧簇，或(ii)作为主要本征点缺陷的硅自间隙，和任选地，B-缺陷。
要指出的是，被第一环形环环绕的上述轴向对称区域可以含有一个或多个额外的小型微缺陷环或图案(其可能可检出或不可检出——也就是说，基于各种建模技术，可能认识到它们的存在，但现有检测法不能检出它们)。通常，小型微缺陷可以是指平均半径小于大约30纳米的空隙、平均半径小于大约10纳米的氧簇，和/或B-缺陷，如本文其它地方进一步详述。
要进一步指出的是，锭块的恒定直径部分可以任选具有大约200毫米、大约300毫米或大于大约300毫米的标称直径。
要进一步指出的是，轴向对称区域和/或环形或外周环可以具有(i)沿中轴测量，锭块恒定直径部分长度的至少大约20％的轴向长度，并可以任选地具有锭块恒定直径部分长度的大约30％、大约40％、大约50％、大约60％、大约70％、大约80％、大约90％或甚至大约100％的长度(例如，该长度为锭块轴向长度的大约10％至大约100％，或大约20％至大约90％，或大约30％至大约80％)。另外，该轴向对称区域，或更笼统地，锭片段的除了外部环形环(即“边缘环”，如本文详述)之外的部分，可以具有大约0.1R、大约0.2R、大约0.3R、大约0.4R、大约0.5R、大约0.6R、大约0.7R、大约0.8R、大约0.9R或甚至大约0.95R的径向宽度(例如，该径向宽度为大约0.1R至大约0.95R，或大约0.2R至大约0.8R，或大约0.3R至大约0.75R)。在这方面，要指出的是，径向宽度和轴向长度的基本各种组合在本文中都可用于描述本发明的实施方案，而不会偏离本发明的保护范围。
在一个优选实施方案中，控制生长条件和冷却速率以在基本整个轴向对称区域中防止形成附聚本征点缺陷，由此使该区域基本不含附聚本征点缺陷，并使该区域的径向宽度和/或轴向长度最大化。也就是说，在一个优选实施方案中，轴向对称区域的径向宽度和/或轴向长度与锭块的恒定直径部分基本相同。或者，包含轴向对称区域的片段可以另外包含围绕轴向对称区域的环形环，该环的轴向长度大致等于轴向对称区域且从大致侧面径向向中轴并到达大致轴向对称区域测得的径向宽度小于大约0.7R，大约0.6R，大约0.5R，大约0.4R，大约0.3R，或甚至大约0.2R(例如大约0.15R，大约0.1R，大约0.05R或更低)，该宽度例如为大约0.7R至大约0.05R，或大约0.5R至大约0.1R，或大约0.4R至大约0.15R。
硅晶格空位是环形环中主要的并入本征点缺陷；也就是说，该环形环富含空位。此外，该环形环可任选地在其一个或多个实施方案中包含：(a)可检出的附聚空位缺陷，平均尺寸(就径向长度而言)小于大约30纳米，大约25纳米，或甚至大约20纳米，并大于大约5纳米，平均径向尺寸例如在小于大约30纳米至大于大约5纳米、或小于大约25纳米至大于大约10纳米、或小于大约20纳米至大于大约15纳米的范围内；和/或(b)可检出的氧簇，平均尺寸(就径向长度而言)小于大约10纳米，大约8纳米，或甚至大约6纳米，并大于大约1纳米，平均径向尺寸例如在小于大约10纳米至大于大约1纳米、或小于大约8纳米至大于大约2纳米、或小于大约6纳米至大于大约4纳米的范围内。
在这方面，要指出的是，在本文指出的一个或多个实施方案中，该环形环中这类附聚空位缺陷和/或氧簇的浓度可以大于大约104个缺陷/立方厘米。但是，优选地，该环形环中这类附聚空位缺陷的浓度小于大约104个缺陷/立方厘米。
2.晶片
本发明还涉及由上文详述的锭块获得的单晶硅片。更特别地，本发明涉及具有至少大约150毫米直径、中轴、大致垂直于该轴的正面和背面、圆周边缘、和从中轴延伸到晶片圆周边缘的半径(R)的单晶硅片。该晶片包含从大约晶片圆周边缘向中轴沿径向向内延伸的环形环或外周环，所述环(i)含有硅晶格空位作为主要的本征点缺陷，(ii)含有可通过本领域已知方式检出的附聚空位缺陷(空隙)和/或氧簇，所述空隙具有小于大约30纳米的平均半径，且所述氧簇具有小于大约10纳米的平均半径，和(iii)具有至少大约0.05R(例如，至少大约0.1R，大约0.15R，大约0.2R，大约0.25R或更大)的平均径向宽度。
任选地，上述环形环可以环绕一个或多个可含有硅晶格空位或硅自间隙作为主要本征点缺陷的轴向对称区域或环。更具体地，该环形环可以环绕从中轴向该环形环以径向向外延伸的轴向对称区域，该区域具有小于大约0.95R(例如小于大约0.9R，大约0.85R，大约0.8R，大约0.75R或更小)的可测径向宽度。该轴向对称区域：(i)可以含有硅晶格空位作为主要本征点缺陷，并可进一步任选地含有附聚空位缺陷(空隙)和/或氧簇，所述空隙具有小于大约30纳米的平均半径，且所述氧簇具有小于大约10纳米的平均半径；或(ii)含有硅自间隙作为主要本征点缺陷，并可以进一步含有A-缺陷和/或B-缺陷。另外，在该轴向对称区域的半径使其未从中轴延伸到环形环的那些情况下，其可以本身形成位于第一环形环的径向内侧的第二环形环，并环绕晶片的中心或芯区域，该区域(i)从中轴沿径向向外延伸，(ii)含有硅自间隙作为主要本征点缺陷，和(iii)任选地，含有附聚的空位缺陷(如本文其它地方所述，其可以具有或不具有小于大约30纳米的平均半径)。
要指出的是，被第一环形环环绕的上述轴向对称区域可以含有一个或多个额外的小型微缺陷环或图案(其可能可检出或不可检出——也就是说，基于各种建模技术，可能认识到它们的存在，但现有检测法不能检出它们)。通常，小型微缺陷可以是指平均半径小于大约30纳米的空隙、平均半径小于大约10纳米的氧簇，和/或B-缺陷，如本文其它地方进一步详述。
另外，要指出的是，在一些情况下，从大约晶片圆周边缘径向向内延伸的环形环可以基本延伸到大约晶片中轴，该晶片因此基本含有含硅晶格空位作为主要本征点缺陷并进一步含有附聚空位缺陷(空隙)和/或氧簇的单一区域，所述空隙具有小于大约30纳米的平均半径，且所述氧簇具有小于大约10纳米的平均半径。
B.边缘环现象
如上所述，在试图防止形成附聚本征点缺陷时，许多CZ生长法被设计成控制生长速度v和有效轴向温度梯度G，以使在生成的锭块的恒定直径部分内的给定轴向位置处且优选在锭块的恒定直径部分的相当大部分轴向长度范围内，比率v/G在锭块半径的整个或相当大部分范围内基本接近v/G临界值。换言之，在试图防止在CZ单晶硅锭的恒定直径部分内形成附聚本征点缺陷时，控制CZ工艺参数(例如生长速度、热分布等)，以使在锭块内的任何给定轴向位置处、且优选在锭块的相当大部分轴向长度范围内，v/G实际值在整个或相当大部分半径范围内保持基本接近v/G临界值。但是，现在参照本文的图1A和1B，已经发现，在这类生长条件下，可能形成接近锭块恒定直径部分的侧面或径向边缘的环(10)(即“边缘环”)，其含有附聚空位缺陷(D-缺陷)和/或氧簇。尽管控制v/G接近v/G临界值，但仍已观察到形成这种边缘环。实际上，相当意外地，即使G沿锭块恒定直径部分的半径提高，也已观察到形成这种边缘环，特别是在锭块侧面附近。也就是说，即使G朝侧面径向向外提高，也已观察到这种边缘环(其中空位是主要的并入本征点缺陷)，由此产生了富含空位的区域，在该区域中，本来预计以间隙为主要本征点缺陷。
再参照图1A和1B，其中显示了在上述生长条件下生成的两种CZ晶体中晶轴平面(即与该轴垂直的平面)上的典型微缺陷分布。从这些图中可以观察到，存在含有小的附聚空位缺陷(即D-缺陷)和/或小氧簇的中心区域(11)，不含这类缺陷的中间区域(12)和具有D-缺陷和/或氧簇的外部区域或边缘环(10)。通过Voronkov的理论有效解释了中心区域中的附聚缺陷分布，其在本文其它地方进一步详述，从中心区域中G的径向均匀性可以看出(参见例如图2A)。相应地，在生长CZ锭块时保持G的径向均匀性改进了这些锭块在中心区域中的品质。但是，如上所述，图1A和1B也显示了在晶体侧缘附近含有氧簇和/或D-缺陷的区域，这通常不能通过G的径向均匀性解释；也就是说，尽管G沿晶体半径升高，仍在晶体边缘附近建立了富含空位的条件。
根据本发明，已经发现，只有在相关的特定径向位置处的实际轴向温度分布可以通过如Voronkov的理论所要求的并如下列公式(1)所示的1/T的线性变化逼进时，在熔体/固体界面处在晶体的基本任何径向位置处计算出的G，和生长速度v，才通常成为最初并入的本征点缺点的类型和浓度以及最终主要本征点缺陷类型的有效指征：
1 T = 1 T m + 1 T m 2 zG - - - ( 1 )
其中：T是任何固定径向位置r处的温度；m是熔体/固体界面处的生长条件；z是距熔体/固态界面的轴向距离，且G是轴向温度梯度量值。
已经另外发现，由于不能通过公式(1)使用实际G精确逼进实际轴向温度分布，已经设计出校正G(即G校正)，其根据本发明，提供了比公式(1)更好或更可接受的实际轴向温度分布拟合。因此G校正是缺陷存在或不存在以及其类型的更精确的指征。如下列公式(2)中详述，G校正可以如下表达：
Figure G2007800270564D00192
其中：T、m和z如上定义，其中下标“校正”是指对指定变量的校正值；且函数f简单地描述T和T校正之间在本领域普通技术人员公知的任何可行分析法(例如最小二乘方法)下的可接受的统计一致性。现在参照图2b，其中显示了图1A和1B中所示晶体片段中G校正和G的径向变化。要指出的是，G校正明显不同于实际G。G校正的径向变化还表明，通常仅在晶体中心区域中，才能通过Voronkov的理论解释图1A和1B中所示晶体片段中附聚本征点缺陷的类型和/或存在以及位置；也就是说，边缘环的存在不能通过Voronkov的理论解释。
考虑到G校正的径向均匀性，通常预计，例如在图1A和1B中所示的晶体中，从熔体/固体界面轴向并入生长中的锭块的本征点缺陷的类型和/或浓度在径向上是均匀的。但是，根据本发明，已经发现，在v/G校正接近v/G校正临界值的条件下生长的晶体的边缘附近，本征点缺陷(即硅晶格空位和/或硅自间隙)的侧面诱发扩散强烈地影响形成中的单晶硅的品质(例如其中缺陷的存在或不存在，以及所形成的缺陷的类型)。
可以例如通过模拟在(i)基本接近但略高于临界v/G校正条件下，(ii)经过径向均匀温度场(即在所有径向位置处均符合上述公式(1)的温度场)生长的、并且(iii)具有基本平坦界面的CZ晶体中的缺陷动力学来研究侧面的影响。图3和4分别显示了轴向温度分布和G实际值(在该晶体中等于G校正)的径向变化。在图5中显示了距生长中的晶体中的界面大约5厘米处的空位和间隙浓度。从图5中看出，这两种点缺陷的浓度在各处基本径向均匀，但非常接近晶体表面的位置(例如大约0.25R，大约0.2R，大约0.15R，大约0.1R或甚至大约0.05R内)除外。但是，在表面附近，表面诱发的扩散造成了富含空位的条件。
在接近v/G校正临界值时，在不存在所示表面效应的情况下，晶体中的硅自间隙过饱和且硅晶格空位欠饱和(参见例如图5)。该分布可以通过与间隙相比较低的空位形成能和与空位相比较高的间隙迁移能产生；或者，该分布的生成可以归因于本文其它地方指出的其它原因。因此，在距界面大约5厘米处，空位浓度略高于间隙浓度，且晶体中间隙过饱和。但是，在较低温度下(即当锭块冷却时)，这两种类型的本征点缺陷的平衡浓度的连续降低以及硅晶格空位对硅自间隙的湮灭(或相反)造成了适中的空位过饱和和间隙欠饱和，这又导致在晶体中心区域中形成氧簇缺陷和/或D-缺陷。
明显地，与上述晶体中心相反，由于表面诱发的扩散，表面附近的空位浓度升高超过晶体中心的轴向并入空位浓度。不受制于特定理论，表面附近的既有点缺陷浓度分布的主要驱动力是快速扩散间隙的向外扩散、空位的向内扩散和Frenkel反应(其中作为正在进行的平衡反应的一部分形成和消耗空位和间隙)之间的相互作用。随着这部分晶体进一步冷却，扩散长度降低；也就是说，该区域从晶体表面起的宽度降低，其中表面扩散效应强。此外，空位和间隙的平衡浓度——它们在锭块表面处的浓度——随温度降低而迅速降低。此外，快速重组继续湮灭间隙。这些效应在晶体表面附近建立了空位过饱和和间隙欠饱和。因此，空位浓度从晶体表面(从表面向中心)单调升高，达到峰值，并然后再降低。空位峰指示出其中朝晶体表面以及朝晶体内部的扩散效应都处于最小的区域。在所示实例中且现在参照图6，要指出的是，距熔体/固体界面大约10厘米，在温度降低和平衡点缺陷浓度降低的环境中，表面诱发扩散和Frenkel反应之间的相互作用在晶体表面附近建立了空位峰和空位过饱和区域。但是，晶体内部中的空位仍略微欠饱和。但是，随着温度进一步降低，通过连续重组，晶体各处都变成空位过饱和。因此，根据氧浓度和冷却速率(如本文其它地方进一步详述)，可以在晶体边缘附近形成附聚空位缺陷和/或氧簇。这些缺陷形成边缘环。
D-缺陷通过空位附聚而形成，而氧簇主要通过在CZ晶体中消耗空位而形成。由于氧簇的比体积高于硅，氧簇的形成和生长在硅晶格中产生了应力。应力释放主要通过吸收空位而发生。在这方面，要指出的是，氧簇和D-缺陷都可以简单地表示为名为“v-簇”的球状簇，据估计，其通过由空位和氧之间的紧密结合引起的空位均匀附聚而形成。但是，要进一步指出的是，当氧簇的形成可忽略不计时，v-簇分布相当好地反映了D-缺陷分布，而当D-缺陷形成可忽略不计时，v-簇分布是氧缺陷或沉淀分布的近似图或示意图。当D-缺陷和氧簇共存时，预测的v-簇分布是D-缺陷和氧簇的累积示意图。一般而言，可以估计，v-簇分布以半定量方式代表了氧簇和D-缺陷分布的总和。模拟晶体中的充分确立的代表性v-簇分布显示在图7(其中Rcl，v是v-簇的半径)中。图7中所示的边缘环含有可能危害由其制成的电子器件的大的微缺陷。
要进一步指出的是，由于侧面诱发扩散与Frenkel反应之间的相互作用建立了造成边缘环形成的点缺陷浓度场，这种相互作用可以被称作“径向并入”。如果该表面是非活性或惰性的并因此不充当点缺陷的源头或汇集点，微缺陷分布没有显示出任何径向变化，如图8所示。
要进一步指出的是，当晶体接近临界v/G校正条件(此时本征点缺陷的轴向并入在距界面的短距离处建立相当的空位和间隙浓度，由此能够观察径向并入的效应)生长时，边缘环效应通常可见。相反，当晶体生长条件远远偏离临界v/G校正条件时，主要点缺陷类型主要取决于轴向并入，即使接近晶体边缘。这是由于轴向并入效应比径向并入效应强得多。
C.限制/控制单晶硅中的边缘环
考虑到前述内容，通常相信，如今用于制造无附聚本征点缺陷的晶体的常用方法(其包括基本接近v/G临界值和经过径向均匀温度场的晶体生长)不能有效解决边缘环的存在和/或强度。因此根据本发明，已经发现，可以采用各种方法限制和/或控制边缘环的存在和/或强度。一般而言，且如下文更详细阐述的那样，边缘环的控制可以包括(i)控制晶体生长所经过的温度场，从而通过G校正或G有效的强制径向变化补偿径向并入效应，和/或(ii)操纵或控制点缺陷并入过程中和/或之后的晶体冷却速率，或(iii)这两种方法的一定组合。换言之，如下文进一步详述，通过控制晶体冷却速率和/或通过控制轴向温度梯度(即G校正或G有效)，可以防止或限制在使v/G基本接近其临界值的条件下生成的晶体中边缘环的存在和/或强度，以影响本征点缺陷从熔体/固体界面的轴向并入(由此抵消本征点缺陷从锭块侧面径向并入的效应)。
1.受控冷却
如上所述，在本发明的一个或多个实施方案中，可以控制上述锭片段的冷却速率以限制或防止上述边缘环的形成。更具体地，可以控制或操纵生长中的晶体片段经过各种温度范围的冷却速率，以消除边缘环或使其强度最小化。特别地，控制在大约1250℃和氧簇成核温度或在低空位浓度下的空隙成核温度(即，开始形成簇时的温度，为大约1000℃)之间的冷却速率，可以延长从点缺陷轴向并入生长中的锭块(即“有效轴向并入”)到成核开始之间的硅晶格空位和硅自间隙本征点缺陷的扩散时间。轴向并入被称作“有效”，因为这两种点缺陷类型的浓度在接近v/G临界条件下在大约1250℃仍保持彼此相当，并通过重组持续降低。要指出的是，在该温度范围内在晶体侧面附近存在空位过饱和。在此范围内降低冷却速率可以使间隙从侧面向内扩散，其与空位重组，并使空位向外扩散到表面，由此降低表面附近的空位浓度。
现在参照图9，其中的图显示了参照轴向温度分布(即T-分布1)和两个其它温度示例性分布，与T-分布1相比，一个在大约1250℃和大约1000℃之间具有降低的冷却速率(即T-分布2)，另一个在大约1200℃和大约1000℃之间具有降低的冷却速率(即T-分布3)。可以通过在无任何径向变化的情况下模拟经过相同温度分布的晶体生长来研究任何温度分布的影响。可以通过假定平坦界面来消除界面形状的影响。现在参照图10，其中的图显示了分别通过图9中所示的三个温度分布而生长的三种晶体中预测v-簇尺寸的径向变化。从这些结果可以看出，延长在大约1250℃和大约1000℃之间的扩散时间降低了边缘环的强度。
要指出的是，理论上，从固化温度到成核温度的极低冷却速率在所有温度下保持平衡或近平衡条件，由此避免了形成附聚缺陷。但是，在实际操作范围内，在这种低冷却速率下的晶体生长通常在经济或技术上不可行。因此，出于许多原因，可能有利的是，除了在大约1250℃和大约1000℃之间的缓慢冷却外，还提高从固化温度(例如大约1412℃)到大约1250℃的晶体冷却速率以迅速冷却相关锭片段。例如，经过此温度范围的迅速冷却可以降低在较高温度下的表面诱发扩散效应，这是在较低温度下在边缘环区域中建立空位过饱和的前提。用于在大约1412℃和大约1250℃之间提供较高冷却速率的合意温度分布(即T-分布4)显示在图11中。经过此温度分布生成的晶体中边缘环的降低的强度显示在图12中。
要指出的是，在实际操作范围内，保持大约1412℃和附聚空位缺陷成核温度(例如大约1000℃)之间的较高冷却速率通常不是非常有益的。因此，在大约1412℃和大约1250℃之间的较高冷却速率是合意的，但是如本文其它地方指出，提高在大约1250℃至1000℃之间的冷却速率实际上缩短了扩散时间。但是，要进一步指出，根据冷却速率分布，如图13和14中所示，在大约1412℃和大约1250℃之间的较高冷却速率的有益作用可以仍优于在大约1250℃和大约1000℃之间较高冷却速率的负面作用。但是，如图15和16中所示，在大约1412℃和大约1250℃之间的较高冷却速率与在大约1250℃和大约1000℃之间的较低冷却速率的组合相对更有吸引力。
要进一步指出的是，在宽温度范围内保持非常高或非常低的冷却速率而不是急剧改变冷却速率有时更方便。在这类条件下，保持经过附聚缺陷成核温度的较高冷却速率是有吸引力的，因为其能够形成较小的附聚缺陷。这是因为在较高冷却速率下的空位成核过程中，空位过饱和不会太快降低，从而可以形成大量微缺陷。在是D-缺陷的情况下，这降低了其尺寸，因为供D-缺陷生长用的空位供应是有限的。在是与氧相关的缺陷或沉淀的情况下，存在类似效应，因为氧簇通过消耗空位而形成。较快冷却还简单地通过降低在较高温度下的总扩散时间来降低缺陷生长。这些效应显示在图17和18中。
从上文提供的论述清楚看出，在实际操作范围内，通过在大约1412℃和大约1250℃之间的较高晶体冷却速率和在大约1250℃和大约1000℃之间的较低冷却速率(两者均如本文其它地方详述)，可以实现对边缘环强度的更好控制。任选地，也可以有利地在低于大约1000℃使用较高的冷却速率。这种方法的结果显示在图19和20中。在图21中进一步列举或图示了造成边缘环中附聚缺陷的尺寸降低的冷却速率控制的各种组合。
相应地，在本发明的一个或多个实施方案中，可以在固化温度至大约750℃之间控制上述锭片段的冷却速率，以限制或防止上述边缘环的形成，其中在所述冷却过程中，特别在大约1250℃和大约1000℃之间，控制所述片段的冷却速率，以延长硅晶格空位和硅自间隙扩散通过该片段并重组或以其它方式湮灭的时间。通常，将相关片段以低于大约0.3℃/分钟、大约0.25℃/分钟或大约0.2℃/分钟且高于大约0.025℃/分钟、大约0.05℃/分钟或大约0.1℃/分钟的冷却速率冷却经过该温度范围，或更特别经过大约1225℃至大约1025℃、或大约1200℃至大约1050℃的温度范围，该冷却速率例如在大约0.025至大约0.3℃/分钟、或大约0.05至大约0.25℃/分钟、或大约0.1至大约0.2℃/分钟的范围内。
另外，可以任选地在固化温度(例如大约1412℃)和大约1250℃之间将该锭片段迅速冷却，以降低造成边缘环的径向扩散效应。因此，在一个实施方案中，将所示相关锭片段以至少大约2.5℃/分钟、大约2.75℃/分钟、大约3℃/分钟、大约3.25℃/分钟或甚至大约3.5℃/分钟(该范围例如为大约2.5至大约3.5℃/分钟，或大约2.75至大约3.25℃/分钟)的速率冷却经过此温度范围，或更特别为大约1400℃至大约1275℃，或大约1375℃至大约1300℃。
另外，可以任选地将该锭片段迅速冷却经过在较低空位浓度下发生附聚空位缺陷成核的温度范围(例如大约1000℃或更低)。迅速冷却降低了附聚缺陷的尺寸，同时提高了其密度。因此，在一个实施方案中，将所示相关锭片段以至少大约0.25℃/分钟、0.5℃/分钟、0.75℃/分钟、大约1℃/分钟、大约1.25℃/分钟、大约1.5℃/分钟、或甚至大约1.75℃/分钟或更高(该范围例如为大约0.75至大约1.75℃/分钟，或大约1至大约1.5℃/分钟或更高)的速率冷却至低于大约1000℃，更特别为大约1000℃至大约750℃，或大约975℃至大约800℃。
在这方面，要指出的是，在一个具体实施方案中，本文对给定的锭片段详述的冷却速率可以是该锭片段在指定温度范围内的平均冷却速率。但是，在另一实施方案中，本文对给定的锭片段详述的冷却速率可以是整个锭片段在指定温度范围内的实际速率；也就是说，在整个锭片段内和在指定温度范围内的瞬时冷却速率符合所述冷却速率要求。
2.G校正或G有效的控制
如上所述，G校正的径向均匀性在不存在表面诱发的本征点缺陷扩散的情况下从根本上确保了本征点缺陷的轴向并入的径向均匀性。但是，当基本接近v/G临界值操作时，在侧面附近，表面诱发扩散与Frenkel反应之间的相互作用在较低温度下造成富含空位的条件，从而形成边缘环。此外或或者，受控冷却(如本文其它地方详述)、提高锭块侧面附近的G校正可用于通过控制或改变本征点缺陷的轴向并入而补偿本征点缺陷的径向并入效应，从而抑制或消除边缘环的形成。一般而言，该方法包括产生温度场以使G校正的径向分布不均匀。
现在参照图22，模拟两种不同晶体的生长，一种在均匀G校正条件下，另一种在受控的不均匀G校正条件下。调节拉晶速率以使两种晶体中的成熟v-簇尺寸在其中心附近相当。如图23中所示，对于在径向升高的G校正下生长的晶体，边缘环强度降低，因为边缘附近相对较高的G校正降低了径向并入效应(边缘附近相对较高的G校正增加了间隙点缺陷的轴向并入，由此用于抵消或补偿空位点缺陷的径向并入)。
如上所述，要指出的是，如图24中所示，在界面处计算出的实际G不像G校正那样精确地指示并入的品质。因此，控制G校正以降低本文中详述的径向并入效应。下文中更详细论述G的控制。
a.G和/或熔体/固体界面的控制
G校正的控制包括控制熔体/固体界面附近的温度场。这可以以本领域已知的各种方式实现，其中一些如下文进一步详述。一般而言，由于可以假定晶体中的该温度场在生长过程中处于准稳态时，因此对于给定的表面温度场，熔体/固体界面附近的温度场在多数条件下是固定的。从实际的角度看，锭温度场可以被视为侧面温度场和界面形状的函数。相应地，可以设计热区，使得在其中生长的锭块中实现所需温度场和G校正的径向分布。此外，可以使用一些调节技术引起或实现界面形状的改变，而不显著影响晶体侧面上的温度场。因此，除了热区设计外，可以控制界面形状以实现所需G校正分布，如下文进一步详述。
一般而言，可以主要通过拉晶器“热区”的设计(即，尤其是构成加热器的石墨或其它材料、隔热、热和/或辐射屏蔽)实现平均轴向温度梯度G的控制。尽管设计细节可以随拉晶器的构造和模型而变，但通常，G可以使用本领域目前已知的用于控制熔体/固体界面处的热传递的任何方式控制，包括使用如反射体、隔热环、辐射屏蔽、吹扫管、光导管和加热器之类的装置。但是，可以通过调节该装置相对于熔体(通常表示为距离Hr)和/或晶体的位置(在晶体生长之前和/或之中)而进一步控制G。例如，可以通过将这种装置放置在熔体/固体界面上方大约1晶体直径之内来控制G(例如可以使其中的径向变化最小化)。也就是说，可以控制距离Hr，以使其在锭块恒定直径部分的所需长度范围内(例如锭块恒定直径部分的轴向长度的至少大约10％，大约25％，大约50％，大约75％，大约85％，大约95％或更多)小于大约1晶体直径，并在一些情况下可以根据给定轴向位置(越接近晶种末端，该距离通常越大，并朝尾端递减)而小于锭块直径的大约75％，50％，40％，30％，20％或甚至大约10％。
一般而言，通过装置在调节热区中的位置(相对于例如熔体表面)或通过调节熔体表面在热区中的位置(相对于例如用于控制热传递的装置)，可以控制热传递控制装置和熔体表面之间的距离Hr。更具体地，可以通过本领域已知的方式控制热传递控制装置和熔体表面之间的距离Hr，包括例如使用：(i)用于与例如位于熔体上方的反射体相对地测量锭块生长过程中拉晶装置内熔体液面/位置的视觉系统和方法(参见，例如R.Fuerhoff等人在美国专利6,171,391中，其经此引用并入本文)；(ii)用于升高/降低热传递控制装置的升降或驱动机制(参见例如美国专利5,853,480，其经此引用并入本文)；和/或(iii)在例如反射体位于熔体表面上方的固定位置的那些情况下，用于升高/降低含有熔体的坩锅的升降或驱动机制。
除了调节或控制熔体表面和位于熔体上方的用于控制热传递的设备之间的距离外，或者或另外，可以通过调节向拉晶器内的侧面和/或底部加热器(即在拉晶器热区内位于坩锅下方、坩锅周围和/或坩锅上方的加热器)供应的功率来控制G。更具体地，或者或另外，可以通过以本领域常见的方式调节向位于拉晶器的热区中的坩锅下方、周围或上方的加热器供应的功率来控制G。
在这方面，要指出的是，一般而言，随着生长法进行，硅熔体被消耗。因此，通常升高坩锅以使熔体液面保持在基本恒定位置。但是，这可能造成G降低，因为较高的坩锅位置阻挡了晶体向较冷的热区部分和拉晶器内的表面的辐射视察路径，并提高了晶体中的有效导热路径。为了补偿G的这种降低和使G(因此v/G)保持在所需数值范围内，可以例如提高向底部加热器供应的功率，同时减少从侧面加热器辐射的热(通过降低来自侧面加热器的辐射来有效提高G)。
要进一步指出，在单晶硅锭生长过程中向底部加热器以及侧面加热器和/或上部加热器供应的功率的精确值特别随热区的设计和多晶进料量而变。无论如何，这些数值可以使用本领域已知的方式确定。
要进一步指出的是，另外或或者，可以通过控制坩锅旋转来实现G的控制或操纵。更具体地，如美国专利申请公开2004/011833(2004年6月24日公开，名为“Process for Preparing single silicon Using CrucibleRotation To Control Temperature Gradient(使用坩锅旋转控制温度梯度以制备单晶硅的方法)”，其整个内容经此引用并入本文)中所述，可以利用坩锅的旋转控制晶体中的平均轴向温度梯度G(其为半径的函数，即G(r))，特别是在中轴处或附近。另外，可以利用坩锅旋转调节，以获得其中的轴向均匀氧含量。
要进一步指出的是，可以通过美国专利申请公开2004-0112277(名为“Crystal Puller and Method for Growing a Monocrystalline Ingot(用于生长单晶锭的拉晶器和方法)”，其整个内容经此引用并入本文)中公开的方法实现G和/或熔体/固体界面形状的控制或操纵。特别地，该申请公开了使单晶硅锭生长的方法，其包括：(i)在坩锅中形成半导体源材料的熔体，该熔体具有表面；(ii)放置热源使其面向熔体的暴露上表面部分，该热源用于向熔体辐射热的面积为熔体暴露上表面部分的面积的至少30％；(iii)从熔体表面提拉半导体源材料，以使源材料固化成单晶硅锭；和(iv)使用热源选择性地控制熔体表面处的热传递。
要进一步指出的是，可以通过美国专利申请系列11/027,360(2004年12月30日提交，且名为“Electromagnetic Pumping of Liquid Silicon in aCrystal Growing Process(晶体生长法中液体硅的电磁泵送)”，其整个内容经此引用并入本文)中公开的方法控制或操纵G和/或熔体/固体界面形状。特别地，该申请公开了在晶体生长装置中控制晶体生长的方法，所述晶体生长装置具有含半导体熔体的加热坩锅，由该熔体根据丘克拉斯基法生长单晶硅锭。锭块在从熔体中拉出的晶种上生长，其中该方法包括：(i)对熔体施加磁场，所述磁场影响熔体中的对流；(ii)感测从熔体中拉出的锭块的生长参数；(iii)将感测出的生长参数与目标生长参数进行比较，以确定功率调节；和(iv)在将锭块从熔体中拉出的同时，根据确定的功率调节参数改变磁场，以在熔体中产生泵送力，从而改变熔体中的对流速度。该申请还公开了在晶体生长装置中控制晶体生长的方法，该装置具有含半导体熔体的加热坩锅，由该熔体根据丘克拉斯基法生长单晶锭，该装置也具有第一和第二线圈，它们受激产生施加到熔体上的磁场，锭块在从熔体中拉出的晶种上生长。该方法包括：(i)储存电流分布，所述电流分布根据锭块长度限定用于激励第一和第二线圈的电流；(ii)分别用由电流分布限定的第一和第二电流激励第一和第二线圈，以产生施加到熔体上的磁场；和(iii)根据储存的电流分布改变第一和第二电流，所述改变第一和第二电流导致施加到熔体上的磁场在熔体中产生泵送力，所述泵送力改变熔体中的对流速度。
要进一步指出的是，在本文所述的任何或所有方法中，可以在本发明的一个或多个实施方案中在分批丘克拉斯基法的过程中(其中熔体量在该工艺过程中消耗)利用G的控制，使G在锭块恒定直径部分的半径和/或轴向长度的相当大部分的范围(例如锭块恒定直径部分的径向宽度和/或轴向长度的25％、50％、75％、85％、95％或更多)内基本恒定(例如在相关片段中的给定轴向位置处，从大约中轴向侧面，G的径向变动小于大约5％、大约4％、大约3％、大约2％或甚至1％)，这又任选也能使生长速度(通常通过拉晶速率控制)基本恒定(对于v/G值的给定目标或范围)。另外或或者，在这些或其它实施方案中，在相关片段中的给定轴向位置处，G可以径向变动(有意或无意地，或如本文其它地方进一步详述)，例如从大约0.75R、0.8R、0.85R、0.9R、0.95R或更多(其中R是相关片段的半径)大致到侧面，G径向提高至少大约5％，大约7.5％，大约10％，大约12.5％，大约15％或甚至20％。
b.G有效和熔体/固体界面形状
对于熔体/固体界面形状，要指出的是，在基本任何条件下，如果界面曲率显著，v/G校正的临界值可能偏移其一维值。假定v/G校正的径向控制在实现缺陷分布中的所需径向均匀性中是重要的，优选在确定实际操作拉晶速率和校正G的径向分布时计入这种偏移。计入这种效应的一种方式是定义对G校正的另一校正；该“校正的G校正”在本文中被称作G有效。
通过模拟经过径向均匀温度场(其在基本所有径向位置中符合上述公式(1))生长的CZ晶体中的缺陷动力学，可以研究v/G校正临界值随界面形状的偏移。在这些条件下，G(r)等于G校正(r)。现在参照图25，研究两种典型界面形状，凹进(或i1)和凸起(或i2)。该温度场是通过为重组和点缺陷扩散提供驱动力而在熔体/固体界面附近建立点缺陷浓度场的初始驱动力。图26显示了在强制均匀G校正条件下温度场如何随界面形状i1和i2改变。
可以以各种方式解释v/G校正临界值的偏移。例如，通过解析固定在界面中心的坐标系统中的径向和轴向分量中的点缺陷扩散流量来分析点缺陷扩散与Frenkel反应之间的相互作用，可以提供该解释。在界面i1的情形中，温度由晶体中心向边缘降低(即，在r方向上)。这能够在r方向上降低点缺陷的平衡浓度。除了已经存在于轴向中的压倒性的强扩散驱动力之外，点缺陷的快速重组为r方向上的空位和间隙扩散提供了弱的浓度驱动力。
在熔体/晶体界面处存在处于其平衡浓度的空位和间隙。相应地，紧邻界面附近处的空位浓度高于间隙浓度。由于径向扩散经过的表面积和晶体体积都从边缘向中心(即以-r方向)降低，在试图通过迅速降低温度来补偿它们因重组而受的损失时，间隙的径向补充较弱。由于其随着r增加而距较冷区域越来越远，因而通过界面的补偿不会有效发生。这种扩散与Frenkel反应之间的相互作用产生富含空位的条件。因此，v/G校正临界值发生负变化。图27至30显示了界面i1的这些动力学。与对i1所示的条件相反，在界面i2的情况下，温度以r方向升高。这为-r方向(从晶体边缘向中心)的点缺陷扩散设定了浓度驱动力。由于径向扩散经过的表面积和晶体体积都从边缘向中心(即-r方向)降低，在试图通过径向提高温度来补偿它们因重组而受的损失时，间隙的径向补充相当有效。由于其随着r增加而越来越接近较热区域，来自界面的间隙轴向流进一步辅助了这种扩散。这种传递与Frenkel反应一起产生了富含间隙的条件。相应地，v/G校正临界值发生正变化。图31至34显示了i2的这些动力学。
可以通过实验性晶体生长或通过模拟晶体生长来评估临界v/G校正的偏移；或者，可以使用这两种技术的组合。首先，以变化的拉晶速率使具有各种界面形状的各种晶体生长，这能够形成被V/I边界隔开的空位型和间隙型附聚缺陷。V/I边界处的G校正和拉晶速率在各种拉晶速率条件下提供了v/G校正临界值。可以通过模拟或通过使用例如Kulkarni等人(2004)(31)提供的如下公式预测稳态v/G校正：
Figure G2007800270564D00311
Figure G2007800270564D00312
其中：下标x是指沿熔体/固体界面的任何点；-斜率是指降低的拉晶速率；+斜率是指提高的拉晶速率，且L是在生长过程中的给定点，生长中的固化锭块的总长度。对于指定界面斜率，对连续降低的拉晶速率使用公式(3)，同时对连续提高的拉晶速率使用公式(4)。预测各种界面形状的v/G校正临界值可以评估其随界面形状的偏移。例如，对于单调变化的抛物线界面，对于工业用途，这种偏移通过下列公式量化：
Figure G2007800270564D00321
其中：a是如图25中所示的晶体中心的界面与理论平坦界面的偏离距离，且R是晶体半径。下标“iface”是指受界面形状影响的临界条件，且“flat”是指基本平坦的界面。在这方面，要指出的是，一旦拟合，下式
被作为给定a和R常数处理，且
Figure G2007800270564D00323
被作为常数处理。
计入随界面形状发生的临界v/G校正偏移的效应作为G校正的变化，这通常是方便的。“校正的”G校正现在被称作G有效，并简单地如下给出：
Figure G2007800270564D00324
其中所示变量如上所述。Vx，flat表示具有基本不平界面形状的晶体在V/I边界处的拉晶速率。在图35中提供了图23中所示缺陷分布的G有效的定性评估。G有效的径向分布是点缺陷并入的更精确衡量标准。因此，除了控制生长中的CZ晶体中沿着轴向并入的均匀性外，可以控制G有效的径向分布以控制边缘环的强度。
c.备选方法
考虑到前述内容，要指出的是，在另一实施方案中，本发明涉及使单晶硅锭生长的方法，其中在锭块的至少一段恒定直径部分的生长过程中，在从固化到大约1200℃的温度范围内，控制生长速度v和校正的平均轴向温度梯度G校正，其中如上文详述，G校正通过下列公式定义：
1/T校正＝(1/Tm)+(1/T2 m)zG校正，以使∑f(T-T校正)＝0
使得相对于v/G校正临界值，v/G校正径向变动小于大约±30％，并将所述片段从固化温度冷却到大约750℃。显著地，该片段包含基本不含附聚本征点缺陷的轴向对称区域，并且该区域具有(i)从中轴向侧面径向地测量，至少大约0.75R的径向宽度，和(ii)沿中轴测量，该锭块恒定直径部分长度的至少大约10％的长度。
在再一实施方案中，本发明涉及使单晶硅锭生长的方法，其中在锭块的至少一段恒定直径部分的生长过程中，在从固化到大约1200℃的温度范围内，控制生长速度v和有效平均轴向温度梯度G有效，其中如上文详述的那样，G有效通过下列公式指定：
Figure G2007800270564D00331
且G校正通过下列公式定义：
1/T校正＝(1/Tm)+(1/T2 m)zG校正，以使∑f(T-T校正)＝0
使得相对于v/G有效临界值，v/G有效径向变动小于大约±30％，并将所述片段从固化温度冷却到大约750℃。显著地，该片段包含基本不含附聚本征点缺陷的轴向对称区域，并且该区域具有(i)从中轴向侧面径向地测量，至少大约0.75R的径向宽度，和(ii)沿中轴测量，该锭块恒定直径部分长度的至少大约10％的长度。
D.其它要素/限制
1.成核温度确定
要指出的是，在缓慢冷却条件下发生附聚缺陷成核的温度取决于主要本征点缺陷的浓度和类型(空位或硅自间隙)。一般而言，成核温度随本征点缺陷浓度的提高而提高。此外，附聚空位型缺陷的成核温度范围略高于附聚间隙型缺陷的成核温度范围。相应地，对于本方法的一些实施方案，给定在丘克拉斯基-生成的单晶硅中通常产生的硅自间隙或空位浓度的范围时：(i)附聚空位缺陷的成核温度通常为大约1,000℃至大约1,250℃；而(ii)附聚间隙缺陷的成核温度通常为大约750℃至大约1000℃。
对于给定的拉晶器和方法，可以如下通过实验测定主要本征点缺陷的成核的发生温度。据信，直到锭块的指定区域通过其中硅达到成核温度的热区段之前，该区域中的硅自间隙仍是点缺陷，并且没有成核而形成附聚缺陷；即，在典型的丘克拉斯基生长条件下，该区域最初在熔体/固体界面处形成，并具有接近硅熔体温度的温度。当该区域在锭块剩余部分生长过程中从熔体中拉出时，该区域的温度随着其拉过拉晶器热区而冷却。特定拉晶器的热区具有特有温度分布，其通常随着与熔体固体界面的距离增加而降低，从而在任何给定时间点，该区域的温度大致等于该区域占据的热区片段的温度。因此，将该区域拉过热区的速率影响该区域的冷却速率。相应地，拉晶速率的急剧变化造成整个锭块中冷却速率的急剧变化。显著地，锭块特定区域通过成核温度的速率影响在该区域中形成的附聚缺陷的尺寸和密度。因此，在发生急剧变化时通过成核温度的锭块区域会表现出附聚本征点缺陷的尺寸和密度的急剧变化，这在下文称作成核前沿。由于在拉晶速率改变时形成成核前沿，因此可以将该成核前沿沿锭块轴的精确位置与锭块位置，并且相应地，在发生拉晶速率急剧变化时热区内的成核前沿的位置进行比较，并与热区的温度分布进行比较，以针对成核前沿的位置中本征点缺陷的类型和浓度确定附聚本征点缺陷的成核发生时的温度。
因此，本领域技术人员可以通过丘克拉斯基法在设计成制造富含空位或富含硅自间隙的锭块的工艺条件下使硅锭生长，并且通过(i)制造拉晶速率的急剧变化，(ii)在改变拉晶速率的时间点对照热区中的温度分布标注锭块位置和(iii)观察成核前沿的轴向位置，可以针对沿成核前沿存在的本征点缺陷的浓度，约算成核温度。另外，由于温度和本征点缺陷浓度沿成核前沿径向地变化，因此可以在沿成核前沿的几个点测定温度和本征点缺陷浓度，并可以对照本征点缺陷浓度绘制成核温度，以随本征点缺陷浓度确定成核温度。可以使用本领域已知的能够评估丘克拉斯基反应器内任何位置的温度的任何热模拟法，例如Virzi，“Computer Modeling of HeatTransfer in Czochralski Silicon Crystal Growth”，Journal of CrystalGrowth，第112卷，第699页(1991)中所述的热模拟法，测定沿成核前沿的硅温度。可以使用本领域已知的能够评估锭块任何点的本征点缺陷浓度的任何点缺陷模拟法，例如Sinno等人，“Point Defect Dynamics and theOxidation-Induced Stacking-Fault Ring in Czochralski-Grown SiliconCrystals，″Journal of Electrochemical Society，第145卷，第302页(1998)中所述的点缺陷模拟法，评估沿成核前沿的硅自间隙浓度。最后，通过在变动的生长参数下生长额外的锭块以产生具有提高或降低的本征点缺陷初始浓度的锭块，并重复上述冷却实验和分析，可以对更大范围的温度获得成核温度与本征点缺陷浓度的关系。
在一个方法中，优选在不破坏单晶锭的情况下尽可能快地将单晶硅冷却通过成核温度。通过此温度的冷却速率因此优选为至少5℃/分钟，更优选至少大约10℃/分钟，更优选至少大约15℃/分钟，再更优选至少大约20℃/分钟，再更优选至少大约30℃/分钟，再更优选至少大约40℃/分钟，且再更优选至少大约50℃/分钟。
通常，可以通过至少两种备选方法将单晶硅冷却通过附聚本征点缺陷的成核温度。在第一方法中，整个锭块(或至少被要求不含附聚A-型间隙缺陷和，任选地，空位缺陷的那些部分)保持在超过成核温度的温度下，直至锭尾完成；然后将该锭块与熔体分离，停止向热区输入热，并将单晶硅从丘克拉斯基反应器的热区中移出到与热区分离的室，例如晶体接收或其它冷却室中，以骤冷整个晶体(或至少被要求不含附聚A-型间隙缺陷和，任选地，空位缺陷的那些部分)。可以用热交换设备将冷却室加套，该热交换设备设计成采用冷却介质(例如冷却水)在足以以所需速率冷却单晶硅锭的速率下从冷却室中除热，而不是使单晶硅直接接触冷却介质。或者，或除了使用冷却护套外，可以使用预冷气体(例如氦气)连续吹扫晶体接收或其它冷却室，以利于更迅速冷却。从工艺容器中除热的方法是本领域中公知的，因而本领域技术人员无需过度实验即可使用各种方式从晶体接收或其它冷却室中除热。
在这方面，要指出的是，随着给定锭片段的冷却速率提高，其中附聚缺陷的数量密度提高，同时附聚缺陷的尺寸降低。如果锭片段的冷却速率足够高，基本可避免附聚缺陷的形成。因此，在第二方法中，在晶体生长过程中将一部分、优选大部分锭块“骤冷”。在这种方法中，拉晶器的热区被设计成(i)在生长的晶体的整个半径范围内实现所需的v/G值(或值范围)，(ii)在固化温度与附聚本征点缺陷成核温度的中间温度下提供充分的本征点缺陷扩散，和(iii)通过在含成核温度的温度范围内施加陡峭轴向温度梯度，将该锭块骤冷经过长成的晶体中主要附聚本征点缺陷的成核温度。
无论方法如何，该锭块除迅速冷却的片段外还可任选含有至少另一片段，其中通过控制本征点缺陷的初始浓度、并任选在其达到成核温度(如上所述)之前留出足够扩散的时间来简单避免(在轴向对称区域中的)附聚反应。
如本文其它地方进一步描述，要指出的是，无论用于冷却以避免附聚本征点缺陷形成(在这两个轴向对称区域之一或两者中)的方式如何，可能另外需要受控冷却，以避免形成会导致形成氧化诱发堆垛位错的核。更具体地，如上所述，冷却速率、以及为了避免形成附聚本征点缺陷而实施受控冷却的温度范围至少部分取决于本征点缺陷的浓度。在一些情况下，该浓度可能导致受控冷却只需在低至大约1000℃的温度范围内进行(缓慢冷却以实现向外扩散，或骤冷以避免成核)。在这类情况下，如本文进一步描述，也控制冷却以避免形成会导致形成氧化诱发堆垛位错的核(通常在低于大约1000℃到至少大约750℃的温度范围内)。但是，在骤冷至低于氧化诱发堆垛位错成核温度的那些情况下，可以同时避免这类核的形成；也就是说，根据氧浓度和硅的本征点缺陷含量，可以将硅骤冷经过足以避免附聚本征点缺陷成核和氧化诱发堆垛位错核的成核(和其形成)的温度范围。
2.A-型和/或B-型间隙缺陷
要指出的是，在本发明的一个或多个实施方案中，相关的冷却锭片段可以含有B-缺陷，这在以间隙为主的材料中形成的缺陷类型。尽管B-缺陷的确切性质和形成机制未知，但已经公认的是，B-缺陷是硅自间隙的附聚体，不是位错环。B-缺陷小于A-缺陷(附聚的间隙缺陷)，且通常被认为不是位错环，而是尚未足够大地生长或尚未达到足以形成位错环的活化能的三维附聚体。迄今尚且不清楚的是，当存在于活性电子器件区域中时，
B-缺陷会不利地影响该器件的性能。
在任何情况下，已经发现，如果B-缺陷之前尚未稳定化，通过将锭块切成晶片并热处理晶片，可以容易地溶解B-缺陷。因此，在一种方法中，将含有未稳定化的B-缺陷的晶片放在快速热退火器中，并将该晶片快速加热至目标温度(在此B-缺陷开始溶解)，并在此温度下退火相对短时间。通常，目标温度优选为至少大约1050℃，更优选至少大约1100℃，更优选至少大约1150℃，再更优选至少大约1200℃，最优选至少大约1250℃。晶片通常在此温度下保持一定的时间，该时间部分取决于目标温度，如果温度较低则时间较长。但是，通常将晶片在目标温度下保持至少几秒(例如至少3秒)，优选几十秒(例如10、20、30、40或50秒)，并根据晶片的所需特性和目标温度，保持时间可以多达大约60秒(这接近市售快速热退火器的极限)。
在较低温度下较长时间的热处理看似使B-缺陷稳定。例如，将含B-缺陷的硅在900℃退火4小时可以使B-缺陷稳定，以使它们不能通过不超过大约1250℃的热处理溶解。因此，将晶片温度相对迅速(例如，以大约25℃/秒或更高的速率)升至目标温度以避免使缺陷稳定化；这可以在快速热退火器中在几秒内实现。
如果需要，热处理也可以以下述方式进行：这种方式还能够溶解导致形成氧化诱发堆垛位错(如本文进一步所述)和/或在晶片表面附近区域形成剥蚀区的核以及晶片本体中的微缺陷。这种方法在快速热退火器中进行，并将该晶片快速加热至目标温度并在此温度下退火相对较短时间。通常，对该晶片施以超过1150℃、优选至少1175℃、更优选至少大约1200℃、最优选大约1200℃至1275℃的温度。这种快速热退火步骤可以在氮化气氛或非氮化气氛的存在下进行。氮化气氛包括氮气(N2)或能够将暴露出的硅表面氮化的含氮化合物气体，例如氨。合适的非氮化气氛包括氩气、氦气、氖气、二氧化碳和其它这样的非氧化、非氮化单质和化合物气体，或这类气体的混合物。通常将晶片在此温度下保持至少1秒，通常至少几秒(例如至少3秒)，优选几十秒(例如20、30、40或50秒)，并根据晶片的所需特性，保持最多达大约60秒(这接近市售快速热退火器的极限)。
在热处理步骤完成后，可以将晶片快速冷却经过单晶硅中的硅晶格空位相对可移动的温度范围。通常，此温度范围内的平均冷却速率为至少大约5℃/秒，优选至少大约20℃/秒。根据剥蚀区的所需深度，平均冷却速率可以优选为至少大约50℃/秒，再更优选至少大约100℃/秒，其中大约100℃至大约200℃/秒的冷却速率目前对一些用途是优选的。一旦将晶片冷却至超出单晶硅中的硅晶格空位相对可移动的温度范围以外的温度，冷却速率在一些情况下看起来不再显著影响晶片的沉淀特性，并因此看似不是非常关键。
方便地，冷却步骤可以在与进行加热步骤相同的气氛中进行。该环境优选只有相对较小的氧、水蒸气和其它氧化气体分压。尽管尚未精确确定氧化气体浓度的下限，但已经证实，对于0.01大气压(atm.)或百万分之10,000份原子(ppma)的氧分压，没有观察到空位浓度的提高和任何效应。因此，该气氛优选具有小于0.01atm.(10,000ppma)的氧和其它氧化气体分压；更优选地，该气氛中这些气体的分压不大于大约0.005atm.(5,000ppma)，更优选不大于大约0.002atm.(2,000ppma)，最优选不大于大约0.001atm.(1,000ppma)。
要指出的是，本发明的方法部分涉及避免已知在复杂和高度集成电路的制造中影响硅材料的产量潜力的附聚缺陷，这类附聚缺陷包括附聚空位缺陷(例如D-缺陷)和A-缺陷，它们不容易通过可用于溶解B-缺陷的热处理类型在整个硅片中溶解。由于B-缺陷容易溶解且并非在任何情况下都有害，在一个实施方案中，本发明的方法包括制备具有包括B-缺陷但基本不含其它附聚缺陷的轴向对称区域的单晶硅。在这种情况下，可以好象B-缺陷不是附聚本征点缺陷那样对待B-缺陷。但是，如果要求单晶硅基本不含所有附聚缺陷，包括B-缺陷，该方法包括将从含B-缺陷的锭块上切下的晶片退火以消除该缺陷的附加步骤。
3.OISF测定
对于以空位为主的区域(即，以空位为主要本征点缺陷的区域)，还需要指出，如之前已经报道的那样(参见例如美国专利5,919,302和6,254,672，它们经此引用并入本文)，通常在靠近V/I边界的内部出现氧诱发堆垛位错和氧簇化增强带，并随着氧含量提高而变得更显著。不受制于任何特定理论，通常相信，暴露在合适的热条件下时，可能导致形成氧化诱发堆垛位错的核的形成或成核在低于大约1100℃至至少大约750℃的温度范围内发生，发生成核的精确温度随氧浓度而变；也就是说，根据单晶硅锭的氧含量(对于较高浓度，成核通常在较高温度下发生；或与此相反)，成核可以在大约750℃至大约1100℃的温度范围内发生。
与附聚本征点缺陷的形成过程非常相似，一旦发生成核，只要温度高到足以使氧通过硅晶格扩散到充当氧的“汇集点”的这些成核位置，这些OISF核的生长就会继续。一般而言，这类扩散在商业上实际的时间内继续发生，直至达到高于大约750℃的温度。相应地，在上限受OISF核的成核的限制且下限受氧迁移性限制的温度范围内，冷却速率的控制能够限制这些核的数量和尺寸(如果为扩散和生长留出较少时间，快速冷却产生较小的核，且如果锭片段“骤冷”经过成核温度，可能几乎或基本没有核)。
如上所述，在一些情况下，可以使用骤冷法防止附聚本征点缺陷的形成和导致形成氧化诱发堆垛位错的核的形成。但是，在没有实现OISF核形成的控制的那些情况下，可以使用附加冷却步骤以控制OISF核的形成，例如，其中(i)例如使用缓慢冷却以使本征点缺陷扩散，直至约1100℃或1000℃的温度(从而抑制本征点缺陷浓度以低于临界过饱和)，或(ii)使用骤冷，但经过不与OISF核的成核温度范围重叠或充分重叠的温度范围。
一般而言，这种附加冷却步骤可以包括将锭片段以足以限制OISF核形成的速率冷却经过上述温度范围(例如大约1100℃至大约750℃)，从而使由这种锭片段获得的晶片在经受足以形成氧化诱发堆垛位错的条件时具有小于大约50/平方厘米、优选小于大约40/平方厘米、更优选小于大约30/平方厘米、且再更优选小于大约20/平方厘米(例如小于大约15/平方厘米或甚至10/平方厘米)的OISF浓度。但是，最优选地，充分限制或控制OISF核的形成，以使由该锭片段获得的晶片基本不含氧化诱发堆垛位错。
要指出的是，本文所用的“基本不含氧化诱发堆垛位错”以及其变型是指低于通过本领域常见方式检出的这类缺陷的现有检出限(例如低于大约5/平方厘米或甚至大约3/平方厘米)的浓度。
要进一步指出，尽管足以导致形成氧化诱发堆垛位错的确切条件可能随晶片样品而变，但该热氧化法的条件是本领域中公知的，通常包括将晶片在干燥氧气、湿氧气或水蒸气中在900℃至1200℃的温度下加热一段时间(例如大约1小时，2小时，4小时，8小时，10小时或更久)。例如，甚至普通氧沉淀热处理(基本由将晶片在大约800℃退火大约4小时然后在大约1000℃退火大约16小时构成)也会导致这类缺陷的形成。
这些结果通常通过将锭片段以至少大约1℃/分钟的速率冷却经过此温度范围来实现，其中根据例如硅的氧含量，冷却速率为至少大约1.5℃/分钟，2℃/分钟，2.5℃/分钟，3℃/分钟或更高(例如大约5℃/分钟，大约10℃/分钟或更高)。更具体地，要指出的是，在这方面，实现所需结果需要的冷却速率至少部分取决于硅的氧浓度。例如，通常对于大约11至大约14.5PPMA(百万分之原子份，ASTM标准F-121-83)的氧含量，可能需要至少大约1℃/分钟、1.5℃/分钟或甚至2℃/分钟的速率，而对于大约14.5至大约18PPMA或更高的氧含量，可能需要至少大约2℃/分钟、2.5℃/分钟、3℃/分钟或更大的速率。
但是，要指出的是，在一些情况下，为了溶解或以其它方式改变所存在的导致形成氧化诱发堆垛位错的核，可以在进一步加工之前(例如在经受形成氧化诱发堆垛位错的氧化处理之前)对晶片进行热退火。换言之，本发明的方法可以在锭片段已经生成和由其获得晶片后、在氧化处理之前另外包括热退火，以实现具有上述OISF浓度的硅片的形成。
这种热退火或快速热退火可以通过本文所述的许多不同方式(参见例如上文关于B-缺陷溶解的描述)以及例如美国专利5,994,761和6,336,968(它们经此引用并入本文)中所述的那些方法进行。一般而言，这种处理可以包括将晶片加热至至少大约950℃、1000℃、1100℃、1200℃或更高的温度(例如大约1250℃至大约1270℃)，根据所用温度和要溶解的核的尺寸和/或数量，这种处理持续几秒(例如2、4、6、8)、几十秒(例如10、20、30、40)、或甚至几分钟。或者，可以如美国专利5,994,761中所述将晶片快速加热(例如以至少1℃/秒的速率)至例如通常不超过大约1300℃的温度(例如，大约1250℃，1225℃，或甚至1200℃)。
4.碳含量
在作为单晶硅中的杂质存在时，取代碳具有催化氧沉淀成核中心形成的能力。因此，出于这种和其它原因，单晶硅锭优选具有低的碳浓度。也就是说，通过本领域已知方式测量，单晶硅中的碳浓度优选低于大约5×1016个原子/立方厘米，更优选低于1×1016个原子/立方厘米，再更优选低于5×1015个原子/立方厘米。
5.用途
要指出的是，从根据本发明生长的锭块上切下的晶片适合用作基底，可在其上沉积外延层。外延沉积可以通过本领域常见的方式进行。从根据本发明生长的锭块上切下的晶片也适合用作绝缘体结构上的半导体的基底(例如氢植入或粘合用途)。例如，绝缘体复合材料上的该半导体可以如Iyer等人在美国专利5,494,849中所述形成。本晶片可用在如衬底片或器件层的用途中。
此外，还需要指出，根据本发明制成的晶片适合与氢或氩退火处理(例如欧洲专利申请503,816A1中所述的处理)结合使用。
6.拉晶装置
要指出的是，本发明的方法通常可以使用市售的和/或用本领域常见的方式设计的设备进行。但是，适合根据本发明使用的拉晶器的一个具体实施方案详细阐述在美国专利6,846,539中，其整个内容经此引用并入本文。
7.附聚缺陷和氧化诱发堆垛位错的检测
可以通过许多不同技术检测附聚缺陷。例如，流型缺陷或D-缺陷通常通过在Secco蚀刻溶液中优先蚀刻单晶硅样品大约30分钟、然后对该样品进行显微检查来检测(参见例如H.Yamagishi等人，Semicond.Sci.Technol.7，A135(1992))。尽管是用于附聚空位缺陷检测的标准，但该方法也可用于检测A-缺陷。当使用这种技术时，这类缺陷在存在时在样品表面上呈现为大凹坑。
另外，可以通过用在施加热时能够扩散到单晶硅基质内的金属装饰这些缺陷来目测附聚本征点缺陷。具体而言，可以通过首先用含有能够装饰这些缺陷的金属的组合物(例如浓硝酸铜溶液)涂布样品表面来目测单晶硅样品(例如晶片、小块或厚块)中这类缺陷的存在。然后将涂布的样品加热至大约900℃和大约1000℃之间大约5分钟至大约15分钟，以使金属扩散到样品内。然后将热处理的样品冷却至室温，由此使金属临界过饱和，并沉淀在样品基质内存在缺陷的位置处。
在冷却后，首先通过用光亮蚀刻溶液处理样品大约8至大约12分钟来对样品施以非缺陷描绘蚀刻，以除去表面残留物和沉淀物。典型的光亮蚀刻溶液包含大约55％硝酸(70重量％溶液)、约20％氢氟酸(49重量％溶液)和大约25％盐酸(浓溶液)。
然后将样品用去离子水漂洗，并通过将该样品浸渍在Secco或Wright蚀刻溶液中或用该溶液处理大约35至大约55分钟而施以第二蚀刻步骤。通常使用包含大约1∶2比率0.15M二铬酸钾和氢氟酸(49重量％溶液)的Secco蚀刻溶液蚀刻样品。该蚀刻步骤用于揭露或描绘可能存在的附聚缺陷。
在该“缺陷装饰”法的另一实施方案中，在施加含金属的组合物之前，对单晶硅样品施以热退火。通常，将样品加热至大约850℃至大约950℃的温度大约3小时至大约5小时。该实施方案特别优选用于蚀刻B-型硅自间隙附聚缺陷。不受制于特定理论，通常相信，这种热处理用于使B-缺陷稳定和生长，以致它们可以更容易地装饰和检测。
还可以使用激光扫描技术，例如激光散射层析X射线照相术，检测附聚空位缺陷，这种技术通常具有比其它蚀刻技术更低的缺陷密度检出限。
通常，可以通过上述铜装饰技术使无附聚缺陷的以间隙和空位为主的材料区域彼此区分，并与含附聚缺陷的材料相区分。无缺陷的以间隙为主的材料区域不含通过蚀刻暴露出来的装饰形貌，而无缺陷的以空位为主的材料(在如上所述的高温氧核溶解处理之前)由于氧核的铜装饰而含有小的蚀刻凹坑。
氧化诱发堆垛位错的检测可以通过本领域常见的方式实现。但是，一般而言，该方法包括硅片表面的蒸汽氧化和之后的装饰蚀刻(例如Wright蚀刻)。然后在显微镜(例如Normarski)下检查晶片，并计算堆垛位错的数。
8.定义
要指出的是，本文所用的下列术语应该具有给定含义：“附聚本征点缺陷”或简称为“附聚缺陷”是指(i)由空位发生附聚的反应或(ii)由自间隙发生附聚反应引起的缺陷；“附聚空位缺陷”应该是指由硅晶格空位发生附聚的反应引起的附聚的空位点缺陷，实例包括D-缺陷、流型缺陷、栅极氧化层完整性缺陷、晶体源粒子缺陷和晶体源光点缺陷；“附聚间隙缺陷”应该是指由硅自间隙原子发生附聚形成A-缺陷(包括位错环和网络)和B-缺陷的反应引起的附聚本征点缺陷；“B-缺陷”应该是指小于A-缺陷并且如果如本文进一步描述的那样经受热处理则能够溶解的附聚间隙缺陷；“半径”应该是指从单晶硅样品(例如晶片、锭块、小块或厚块)的中轴到圆周边缘测得的最小距离；“基本不含附聚本征点缺陷”应该是指小于这些缺陷的检出限(其目前为大约104个缺陷/立方厘米)的附聚缺陷浓度(或尺寸)；“以空位为主的”和“以自间隙为主的”应该分别是指本征点缺陷主要是空位或自间隙的材料；且“附聚本征点缺陷的目测”以及其变型应该是指在普通白炽光或荧光光源下或任选地准直或其它增强光源下，并且不使用有助于缺陷检测或造成缺陷放大的任何方法，如光学或红外显微术、X-射线衍射或激光散射，使用肉眼检测这类缺陷。
9.实施例
提供下列非限制性实施例以进一步例证和解释本发明。本发明不应限于本文提供的任何细节。
使用丘克拉斯基法由硅熔体生长300毫米单晶硅锭，使得从固化温度(大约1412℃)到大约1250℃的冷却速率通常从大约3.4℃/分钟降至大约2.8℃/分钟。然后在大约1250℃至大约1000℃的温度范围内将冷却速率降至大约0.2℃/分钟。然后在大约1000℃将冷却速率升至大约2.0℃/分钟，并在大约800℃使其逐渐降至大约1.3℃/分钟。
然后从生成的锭块上切下晶片并分析附聚空位缺陷和氧簇的存在。据观察，该晶片包含从大约晶片的圆周边缘向中轴沿径向向内延伸的环形环。该环包含(i)硅晶格空位作为主要本征点缺陷，(ii)附聚空位缺陷和/或氧簇，其中v-簇半径小于大约8纳米，该环具有大约17厘米的平均径向宽度。具体而言，v-簇半径从大约圆周边缘处的大约5纳米逐渐升至距所述边缘大约12.5厘米处的大约8纳米。然后在距所述边缘大约17纳米的距离之前，v-簇半径降至大约0纳米。
要指出的是，本发明不限于上述实施方案并可以以各种方式变动。各种实施方案的上述描述仅为了使本领域技术人员熟知本发明、其原理及其实际应用，以使本领域其它技术人员可以以最适合特定用途的要求的许多形式改造和应用本发明。
对于整篇说明书(包括下列权利要求)中词语“包含”、“含有”的使用，除非文中另外要求，使用这些词语的基础和清楚的理解在于，它们应该是开放性而非排他性地解释，且申请人在解释整篇说明书时意在如此解释各个这些词语。

Claims (35)

1.使单晶硅锭生长的方法，其中该单晶硅锭包含中轴、晶种锥、与晶种锥相对的末端和在晶种锥与该相对末端之间的恒定直径部分，所述恒定直径部分具有侧面、从中轴延伸到该侧面的半径R、和至少150毫米的标称直径，该单晶硅锭根据丘克拉斯基法由硅熔体生长并然后从固化温度冷却，所述方法包括：
在单晶硅锭的至少一段恒定直径部分的生长过程中，在从固化到1200℃的温度范围内，控制(i)生长速度v和(ii)平均轴向温度梯度G，使得在从中轴到侧面测量的0.75R的范围内，所述段内的给定轴向位置处的v/G比率与v/G临界值相比径向变动小于±30％；和
将所述段从固化温度冷却到至少750℃，其中在所述冷却过程中，控制所述段的冷却速率，以使(i)从固化温度到至少1250℃，所述段以至少2.5℃/分钟的速率冷却，和(ii)从低于1250℃的温度至1000℃，所述段以0.3至0.025℃份钟的速率冷却。
2.权利要求1的方法，其中所述单晶硅锭的所述恒定直径部分具有200毫米、300毫米或大于300毫米的标称直径。
3.权利要求1的方法，其中经过冷却，所述段包含轴向对称的区域，该区域具有(i)在该单晶硅锭的段中由中轴向侧面延伸的小于或等于1R的可测宽度，(ii)沿中轴测量的、为该单晶硅锭恒定直径部分长度的至少10％的长度。
4.权利要求3的方法，其中所述轴向对称区域基本不含附聚的本征点缺陷。
5.权利要求3的方法，其中硅晶格空位是轴向对称区域中的主要本征点缺陷。
6.权利要求5的方法，其中所述轴向对称区域还在其中含有可检出的附聚空位缺陷和/或氧簇，所述附聚空位缺陷具有小于30纳米的平均半径，且所述氧簇具有小于10纳米的平均半径。
7.权利要求3的方法，其中硅自间隙是所述轴向对称区域中的主要本征点缺陷。
8.权利要求7的方法，其中所述段还含有B-缺陷。
9.权利要求3的方法，其中所述轴向对称区域由单晶硅锭中轴向侧面以径向向外延伸小于0.95R的径向宽度。
10.权利要求3的方法，其中所述段进一步包含第一环形环，该第一环形环从侧面向轴向对称区域以径向向内延伸，其中：
所述第一环形环包含硅晶格空位作为主要本征点缺陷；且
所述第一环形环进一步包含平均半径小于30纳米的附聚空位缺陷和/或平均半径小于10纳米的氧簇。
11.权利要求10的方法，其中所述轴向对称区域形成了环绕轴向对称芯的第二环形环，该芯含有硅晶格空位作为主要本征点缺陷。
12.权利要求11的方法，其中所述轴向对称芯含有平均半径小于30纳米的空隙和/或平均半径小于10纳米的氧簇。
13.权利要求10的方法，其中所述轴向对称区域形成了环绕轴向对称芯的第二环形环，该芯含有作为主要本征点缺陷的硅自间隙。
14.权利要求13的方法，其中所述轴向对称芯含有B-缺陷。
15.权利要求10的方法，其中从侧面向中轴径向地测量，第一环形环具有小于0.25R的径向宽度。
16.权利要求1的方法，其中从固化温度到至少1250℃的冷却速率的所述控制是所述段以2.5℃/分钟至3.5℃/分钟的速率冷却。
17.权利要求1的方法，其中所述方法进一步包括控制所述段在1000℃至750℃的冷却速率，使得所述段以至少0.25℃/分钟的速率冷却。
18.权利要求1的方法，其中v/G比率与v/G临界值相比，径向变动小于±5％。
19.权利要求1的方法，其中对于所述段，在其中给定轴向位置的G从中轴到0.75R径向变动小于5％。
20.权利要求19的方法，其中对于所述段，在其中的给定轴向位置的G从0.75R到侧面径向地提高至少5％。
21.权利要求1的方法，其中控制所述段的冷却速率，使得(i)从固化温度到至少1250℃，所述段以至少2.5℃/分钟的平均速率冷却，和(ii)从低于1250℃的温度至1000℃，所述段以0.3至0.025℃/分钟的平均速率冷却。
22.权利要求1的方法，其中v/G临界值为2.5×10-5cm2/sK。
23.单晶硅片，该单晶硅片具有至少150毫米的直径、中轴、大致垂直于中轴的正面和背面、圆周边缘和从中轴延伸到单晶硅片圆周边缘的半径R，并包含从单晶硅片圆周边缘向中轴以径向向内延伸的环形环，所述环(i)含有硅晶格空位作为主要的本征点缺陷，(ii)含有可检出的附聚的空位缺陷和/或氧簇，所述附聚的空位缺陷具有小于30纳米的平均半径，且所述氧簇具有小于10纳米的平均半径，和(iii)具有至少0.05R的由圆周边缘向中轴沿径向测量的平均径向宽度。
24.权利要求23的单晶硅片，其中所述环形环是第一环形环，该第一环形环环绕包含硅晶格空位作为主要本征点缺陷的轴向对称区域，该区域具有在该单晶硅锭的段中由中轴向侧面延伸的小于0.95R的可测宽度。
25.权利要求24的单晶硅片，其中所述轴向对称区域含有附聚的空位缺陷和/或氧簇，所述附聚的空位缺陷具有小于30纳米的平均半径，且所述氧簇具有小于10纳米的平均半径。
26.权利要求23的单晶硅片，其中所述环形环是第一环形环，该第一环形环环绕包含硅晶格空位作为主要本征点缺陷的轴向对称区域，该区域具有在该单晶硅锭的段中由中轴向侧面延伸的小于0.95R的可测宽度。
27.权利要求26的单晶硅片，其中所述轴向对称区域含有B-缺陷。
28.权利要求26的单晶硅片，其中所述轴向对称区域基本不含附聚的本征点缺陷。
29.权利要求24的单晶硅片，其中所述轴向对称区域是进一步环绕轴向对称芯的第二环形环，所述轴向对称芯从中轴向第二环形环以径向向外延伸，且进一步地，其中所述轴向对称芯包含硅晶格空位作为主要的本征点缺陷。
30.权利要求23的单晶硅片，其中所述环形环从单晶硅片圆周边缘延伸到单晶硅片的中轴。
31.权利要求23的单晶硅片，其中所述单晶硅片具有200毫米、300毫米或大于300毫米的直径。
32.权利要求23的单晶硅片，其中所述单晶硅片包含可检出的附聚空位缺陷和可检出的氧簇。
33.权利要求32的单晶硅片，其中所述附聚空位缺陷具有5纳米至25纳米的平均半径，且其中所述氧簇具有2纳米至8纳米的平均半径。
34.权利要求32的单晶硅片，其中所述环形环环绕轴向对称区域，该轴向对称区域基本不含微缺陷，或包括包含平均半径小于30纳米的空隙、平均半径小于10纳米氧簇和/或B-缺陷的一个或多个额外的图案。
35.权利要求32的单晶硅片，其中所述环形环环绕轴向对称区域，该轴向对称区域包括包含平均半径小于30纳米的空隙、平均半径小于10纳米氧簇和/或B-缺陷的一个或多个额外的环。
CN2007800270564A 2006-05-19 2007-05-18 控制cz生长过程中由硅单晶侧面诱发的附聚点缺陷和氧簇的形成 Active CN101490314B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310072159.XA CN103147122B (zh) 2006-05-19 2007-05-18 控制cz生长过程中由硅单晶侧面诱发的附聚点缺陷和氧簇的形成

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US80195306P 2006-05-19 2006-05-19
US60/801,953 2006-05-19
PCT/US2007/069280 WO2007137182A2 (en) 2006-05-19 2007-05-18 Controlling agglomerated point defect and oxygen cluster formation induced by the lateral surface of a silicon single crystal during cz growth

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201310072159.XA Division CN103147122B (zh) 2006-05-19 2007-05-18 控制cz生长过程中由硅单晶侧面诱发的附聚点缺陷和氧簇的形成

Publications (2)

Publication Number Publication Date
CN101490314A CN101490314A (zh) 2009-07-22
CN101490314B true CN101490314B (zh) 2013-06-12

Family

ID=38626621

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201310072159.XA Active CN103147122B (zh) 2006-05-19 2007-05-18 控制cz生长过程中由硅单晶侧面诱发的附聚点缺陷和氧簇的形成
CN2007800270564A Active CN101490314B (zh) 2006-05-19 2007-05-18 控制cz生长过程中由硅单晶侧面诱发的附聚点缺陷和氧簇的形成

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201310072159.XA Active CN103147122B (zh) 2006-05-19 2007-05-18 控制cz生长过程中由硅单晶侧面诱发的附聚点缺陷和氧簇的形成

Country Status (9)

Country Link
US (2) US8216362B2 (zh)
EP (1) EP2027312B1 (zh)
JP (1) JP5138678B2 (zh)
KR (1) KR101385810B1 (zh)
CN (2) CN103147122B (zh)
MY (1) MY157902A (zh)
SG (1) SG165352A1 (zh)
TW (1) TWI404836B (zh)
WO (1) WO2007137182A2 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5138678B2 (ja) 2006-05-19 2013-02-06 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド Ｃｚ成長中のシリコン単結晶側表面から誘起される凝集点欠陥および酸素クラスターの形成制御
US20130192303A1 (en) * 2012-01-27 2013-08-01 Memc Qualitative crystal defect evaluation method
JP2015519285A (ja) * 2012-05-23 2015-07-09 エルジー・シルトロン・インコーポレーテッド 単結晶シリコンインゴット及びウエハ、そのインゴット成長装置及び方法
KR101366154B1 (ko) * 2012-05-23 2014-02-25 주식회사 엘지실트론 반도체용 고품질 실리콘 단결정 잉곳 및 웨이퍼
US9064823B2 (en) * 2013-03-13 2015-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method for qualifying a semiconductor wafer for subsequent processing
US10141413B2 (en) 2013-03-13 2018-11-27 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer strength by control of uniformity of edge bulk micro defects
CN104155302B (zh) * 2014-07-03 2017-02-15 胜科纳米（苏州）有限公司 检测硅晶体缺陷的方法
WO2016019051A1 (en) 2014-07-31 2016-02-04 Sunedison Semiconductor Limited Nitrogen doped and vacancy dominated silicon ingot and thermally treated wafer formed therefrom having radially uniformly distributed oxygen precipitation density and size
US11313049B2 (en) 2015-10-19 2022-04-26 Globalwafers Co., Ltd. Crystal pulling systems and methods for producing monocrystalline ingots with reduced edge band defects
CN105887188A (zh) * 2016-05-30 2016-08-24 上海超硅半导体有限公司 单晶硅生长方法
CN106948001B (zh) * 2017-03-17 2019-06-21 电子科技大学 一种瓶颈式反应管及高通量二维单晶炉装置
WO2019125810A1 (en) 2017-12-21 2019-06-27 Globalwafers Co., Ltd. Method of treating a single crystal silicon ingot to improve the lls ring/core pattern
US10943813B2 (en) 2018-07-13 2021-03-09 Globalwafers Co., Ltd. Radio frequency silicon on insulator wafer platform with superior performance, stability, and manufacturability
CN109537045A (zh) * 2018-12-29 2019-03-29 徐州晶睿半导体装备科技有限公司 用于硅晶锭生长的换热器、硅晶锭的生长炉和制备硅晶锭的方法
EP3953504B1 (en) 2019-04-11 2023-07-12 GlobalWafers Co., Ltd. Process for preparing ingot having reduced distortion at late body length
JP2022529451A (ja) 2019-04-18 2022-06-22 グローバルウェーハズ カンパニー リミテッド 連続チョクラルスキー法を用いる単結晶シリコンインゴットの成長方法
CN115341264A (zh) 2019-09-13 2022-11-15 环球晶圆股份有限公司 使用连续柴可斯基方法生长氮掺杂单晶硅锭的方法以及通过此方法生长的单晶硅锭
JP7359629B2 (ja) 2019-10-02 2023-10-11 矢崎総業株式会社 電線端末スプライス部の止水構造及び電線端末スプライス部の止水方法
CN111781204A (zh) * 2020-06-16 2020-10-16 天津中环领先材料技术有限公司 一种半导体圆硅片环状层错的测试方法
US20220145493A1 (en) * 2020-11-11 2022-05-12 Globalwafers Co., Ltd. Methods for forming a silicon substrate with reduced grown-in nuclei for epitaxial defects and methods for forming an epitaxial wafer
CN113744818B (zh) * 2021-09-03 2023-09-15 上海大学 一种三元稀土氧化物复合点缺陷的预测方法
CN117116799B (zh) * 2023-10-17 2024-02-13 无锡京运通科技有限公司 硅片目视化检测方法及系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1256723A (zh) * 1997-04-09 2000-06-14 Memc电子材料有限公司 低缺陷密度、理想氧沉淀的硅
CN1257556A (zh) * 1997-04-09 2000-06-21 Memc电子材料有限公司 低缺陷密度、自－填隙原子受控制的硅
CN1489643A (zh) * 2001-01-02 2004-04-14 Memc 用于制备具有改善的栅氧化层完整性的单晶硅的方法

Family Cites Families (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3997368A (en) * 1975-06-24 1976-12-14 Bell Telephone Laboratories, Incorporated Elimination of stacking faults in silicon devices: a gettering process
JPS583375B2 (ja) * 1979-01-19 1983-01-21 超エル・エス・アイ技術研究組合 シリコン単結晶ウエハ−の製造方法
US4350560A (en) * 1981-08-07 1982-09-21 Ferrofluidics Corporation Apparatus for and method of handling crystals from crystal-growing furnaces
JPS59190300A (ja) 1983-04-08 1984-10-29 Hitachi Ltd 半導体製造方法および装置
JPS62105998A (ja) 1985-10-31 1987-05-16 Sony Corp シリコン基板の製法
US5264189A (en) 1988-02-23 1993-11-23 Mitsubishi Materials Corporation Apparatus for growing silicon crystals
US4981549A (en) * 1988-02-23 1991-01-01 Mitsubishi Kinzoku Kabushiki Kaisha Method and apparatus for growing silicon crystals
JPH0232535A (ja) 1988-07-21 1990-02-02 Kyushu Electron Metal Co Ltd 半導体デバイス用シリコン基板の製造方法
JPH02180789A (ja) 1989-01-05 1990-07-13 Kawasaki Steel Corp Ｓｉ単結晶の製造方法
JPH0633235B2 (ja) 1989-04-05 1994-05-02 新日本製鐵株式会社 酸化膜耐圧特性の優れたシリコン単結晶及びその製造方法
JPH0633236B2 (ja) 1989-09-04 1994-05-02 新日本製鐵株式会社 シリコン単結晶の熱処理方法および装置ならびに製造装置
JPH0729878B2 (ja) 1990-06-07 1995-04-05 三菱マテリアル株式会社 シリコンウエーハ
JPH04108682A (ja) 1990-08-30 1992-04-09 Fuji Electric Co Ltd 化合物半導体単結晶製造装置および製造方法
JP2613498B2 (ja) 1991-03-15 1997-05-28 信越半導体株式会社 Ｓｉ単結晶ウエーハの熱処理方法
JP3016897B2 (ja) 1991-03-20 2000-03-06 信越半導体株式会社 シリコン単結晶の製造方法及び装置
JPH04294540A (ja) 1991-03-25 1992-10-19 Nippon Steel Corp 半導体の製造方法
JP2758093B2 (ja) 1991-10-07 1998-05-25 信越半導体株式会社 半導体ウェーハの製造方法
JPH0684925A (ja) 1992-07-17 1994-03-25 Toshiba Corp 半導体基板およびその処理方法
DE4490103T1 (de) 1993-01-06 1997-07-24 Nippon Steel Corp Verfahren und Vorrichtung zum Vorherbestimmen der Kristallqualität eines Halbleiter- Einkristalls
JPH0741383A (ja) 1993-07-29 1995-02-10 Nippon Steel Corp 半導体単結晶およびその製造方法
IT1280041B1 (it) 1993-12-16 1997-12-29 Wacker Chemitronic Procedimento per il tiraggio di un monocristallo di silicio
DE4414947C2 (de) 1993-12-16 1998-12-17 Wacker Siltronic Halbleitermat Verfahren zum Ziehen eines Einkristalls aus Silicium
JP3276500B2 (ja) 1994-01-14 2002-04-22 ワッカー・エヌエスシーイー株式会社 シリコンウェーハとその製造方法
US5474020A (en) * 1994-05-06 1995-12-12 Texas Instruments Incorporated Oxygen precipitation control in czochralski-grown silicon cyrstals
JP3552278B2 (ja) 1994-06-30 2004-08-11 三菱住友シリコン株式会社 シリコン単結晶の製造方法
JP2874834B2 (ja) * 1994-07-29 1999-03-24 三菱マテリアル株式会社 シリコンウェーハのイントリンシックゲッタリング処理法
JP3285111B2 (ja) * 1994-12-05 2002-05-27 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法
JPH08208374A (ja) 1995-01-25 1996-08-13 Nippon Steel Corp シリコン単結晶およびその製造方法
US5593494A (en) * 1995-03-14 1997-01-14 Memc Electronic Materials, Inc. Precision controlled precipitation of oxygen in silicon
JP2826589B2 (ja) 1995-03-30 1998-11-18 住友シチックス株式会社 単結晶シリコン育成方法
JP3085146B2 (ja) 1995-05-31 2000-09-04 住友金属工業株式会社 シリコン単結晶ウェーハおよびその製造方法
JPH08337490A (ja) 1995-06-09 1996-12-24 Shin Etsu Handotai Co Ltd 結晶欠陥の少ないシリコン単結晶及びその製造方法
JP3006669B2 (ja) * 1995-06-20 2000-02-07 信越半導体株式会社 結晶欠陥の均一なシリコン単結晶の製造方法およびその製造装置
KR970003671A (ko) 1995-06-24 1997-01-28 김주용 실리콘 웨이퍼 가공방법
JP4020987B2 (ja) 1996-01-19 2007-12-12 信越半導体株式会社 ウエーハ周辺部に結晶欠陥がないシリコン単結晶およびその製造方法
US5958133A (en) * 1996-01-29 1999-09-28 General Signal Corporation Material handling system for growing high-purity crystals
DE19613282A1 (de) 1996-04-03 1997-10-09 Leybold Ag Vorrichtung zum Ziehen von Einkristallen
DE19637182A1 (de) 1996-09-12 1998-03-19 Wacker Siltronic Halbleitermat Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte
JPH10152395A (ja) 1996-11-21 1998-06-09 Komatsu Electron Metals Co Ltd シリコン単結晶の製造方法
US5789309A (en) 1996-12-30 1998-08-04 Memc Electronic Materials, Inc. Method and system for monocrystalline epitaxial deposition
US6045610A (en) * 1997-02-13 2000-04-04 Samsung Electronics Co., Ltd. Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnance
SG64470A1 (en) 1997-02-13 1999-04-27 Samsung Electronics Co Ltd Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnace and ingots and wafers manufactured thereby
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
DE19711922A1 (de) 1997-03-21 1998-09-24 Wacker Siltronic Halbleitermat Vorrichtung und Verfahren zum Ziehen eines Einkristalls
US6379642B1 (en) 1997-04-09 2002-04-30 Memc Electronic Materials, Inc. Vacancy dominated, defect-free silicon
JPH1179889A (ja) * 1997-07-09 1999-03-23 Shin Etsu Handotai Co Ltd 結晶欠陥が少ないシリコン単結晶の製造方法、製造装置並びにこの方法、装置で製造されたシリコン単結晶とシリコンウエーハ
US5942032A (en) 1997-08-01 1999-08-24 Memc Electronic Materials, Inc. Heat shield assembly and method of growing vacancy rich single crystal silicon
US5920764A (en) * 1997-09-30 1999-07-06 International Business Machines Corporation Process for restoring rejected wafers in line for reuse as new
US5922127A (en) * 1997-09-30 1999-07-13 Memc Electronic Materials, Inc. Heat shield for crystal puller
JP3919308B2 (ja) 1997-10-17 2007-05-23 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法ならびにこの方法で製造されたシリコン単結晶およびシリコンウエーハ
JP3596257B2 (ja) 1997-11-19 2004-12-02 三菱住友シリコン株式会社 シリコン単結晶ウェーハの製造方法
US6245430B1 (en) * 1997-12-12 2001-06-12 Sumitomo Sitix Corporation Silicon single crystal wafer and manufacturing method for it
JP3634133B2 (ja) 1997-12-17 2005-03-30 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法及びシリコン単結晶ウエーハ
JP4147599B2 (ja) 1997-12-26 2008-09-10 株式会社Ｓｕｍｃｏ シリコン単結晶及びその製造方法
JP3955375B2 (ja) 1998-01-19 2007-08-08 信越半導体株式会社 シリコン単結晶の製造方法およびシリコン単結晶ウエーハ
JP3627498B2 (ja) 1998-01-19 2005-03-09 信越半導体株式会社 シリコン単結晶の製造方法
US6179205B1 (en) 1998-03-05 2001-01-30 Visa International Service Association System and method for locking and unlocking and application in a smart card
DE19823962A1 (de) 1998-05-28 1999-12-02 Wacker Siltronic Halbleitermat Verfahren zur Herstellung eines Einkristalls
JPH11349393A (ja) 1998-06-03 1999-12-21 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
US6077343A (en) 1998-06-04 2000-06-20 Shin-Etsu Handotai Co., Ltd. Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it
US6093913A (en) 1998-06-05 2000-07-25 Memc Electronic Materials, Inc Electrical heater for crystal growth apparatus with upper sections producing increased heating power compared to lower sections
WO2000013211A2 (en) * 1998-09-02 2000-03-09 Memc Electronic Materials, Inc. Silicon on insulator structure from low defect density single crystal silicon
CN1296526C (zh) 1998-10-14 2007-01-24 Memc电子材料有限公司 热退火后的低缺陷密度单晶硅
WO2001021861A1 (en) 1999-09-23 2001-03-29 Memc Electronic Materials, Inc. Czochralski process for growing single crystal silicon by controlling the cooling rate
WO2002059400A2 (en) * 2001-01-26 2002-08-01 Memc Electronic Materials, Inc. Low defect density silicon substantially free of oxidation induced stacking faults having a vacancy-dominated core
US6743495B2 (en) * 2001-03-30 2004-06-01 Memc Electronic Materials, Inc. Thermal annealing process for producing silicon wafers with improved surface characteristics
JP2004074254A (ja) 2002-08-21 2004-03-11 Komatsu Sanki Kk プラズマアークまたはレーザによる切断加工機、およびその切断方法
TW200428637A (en) * 2003-01-23 2004-12-16 Shinetsu Handotai Kk SOI wafer and production method thereof
JP4294540B2 (ja) 2004-04-28 2009-07-15 株式会社荏原製作所 有機性汚泥の処理方法及び処理装置
US7067005B2 (en) * 2004-08-06 2006-06-27 Sumitomo Mitsubishi Silicon Corporation Silicon wafer production process and silicon wafer
JP5138678B2 (ja) 2006-05-19 2013-02-06 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド Ｃｚ成長中のシリコン単結晶側表面から誘起される凝集点欠陥および酸素クラスターの形成制御
US7601989B2 (en) * 2007-03-27 2009-10-13 Philips Lumileds Lighting Company, Llc LED with porous diffusing reflector

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1256723A (zh) * 1997-04-09 2000-06-14 Memc电子材料有限公司 低缺陷密度、理想氧沉淀的硅
CN1257556A (zh) * 1997-04-09 2000-06-21 Memc电子材料有限公司 低缺陷密度、自－填隙原子受控制的硅
CN1261928A (zh) * 1997-04-09 2000-08-02 Memc电子材料有限公司 低缺陷浓度的硅
CN1489643A (zh) * 2001-01-02 2004-04-14 Memc 用于制备具有改善的栅氧化层完整性的单晶硅的方法

Also Published As

Publication number Publication date
SG165352A1 (en) 2010-10-28
US8673248B2 (en) 2014-03-18
MY157902A (en) 2016-08-15
CN101490314A (zh) 2009-07-22
KR20090024172A (ko) 2009-03-06
WO2007137182A3 (en) 2008-01-10
JP2009537442A (ja) 2009-10-29
KR101385810B1 (ko) 2014-04-16
US20070266929A1 (en) 2007-11-22
TW200813268A (en) 2008-03-16
JP5138678B2 (ja) 2013-02-06
WO2007137182A2 (en) 2007-11-29
EP2027312B1 (en) 2015-02-18
EP2027312A2 (en) 2009-02-25
US8216362B2 (en) 2012-07-10
TWI404836B (zh) 2013-08-11
CN103147122A (zh) 2013-06-12
US20070269361A1 (en) 2007-11-22
CN103147122B (zh) 2016-01-20

Similar Documents

Publication Publication Date Title
CN101490314B (zh) 控制cz生长过程中由硅单晶侧面诱发的附聚点缺陷和氧簇的形成
CN101070621B (zh) 低缺陷密度、理想氧沉淀的硅
TW522456B (en) Silicon single crystal wafer and method for manufacturing the same
US9650725B2 (en) Method for manufacturing a defect-controlled low-oxygen concentration silicon single crystal wafer
JP5246163B2 (ja) Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
EP1551058B1 (en) Annealed wafer manufacturing method
EP4028583B1 (en) Method for growing a nitrogen doped single crystal silicon ingot using continuous czochralski method
US11111597B2 (en) Methods for growing a nitrogen doped single crystal silicon ingot using continuous Czochralski method
EP3956499B1 (en) Methods for growing a single crystal silicon ingot using continuous czochralski method
US20010045184A1 (en) Crystal puller for growing low defect density, self-interstitial dominated silicon
EP3953504A1 (en) Process for preparing ingot having reduced distortion at late body length
JP2001089294A (ja) 点欠陥の凝集体が存在しないシリコン単結晶の連続引上げ法
US11959189B2 (en) Process for preparing ingot having reduced distortion at late body length
JPWO2009025339A1 (ja) Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
WO2022100875A1 (en) Methods for forming a silicon substrate with reduced grown-in nuclei for epitaxial defects and methods for forming an epitaxial wafer

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20190927

Address after: Taiwan, China Hsinchu Science Park industrial two East Road, No. 8

Patentee after: GlobalWafers Co.,Ltd.

Address before: Singapore City

Patentee before: SunEdison Semiconductor Limited (UEN201334164H)

Effective date of registration: 20190927

Address after: Singapore City

Patentee after: SunEdison Semiconductor Limited (UEN201334164H)

Address before: Missouri, USA

Patentee before: MEMC Electronic Materials, Inc.