CN101507009A - 可编程电阻存储器装置和使用所述装置的系统及其形成方法 - Google Patents

可编程电阻存储器装置和使用所述装置的系统及其形成方法 Download PDF

Info

Publication number
CN101507009A
CN101507009A CNA200780031370XA CN200780031370A CN101507009A CN 101507009 A CN101507009 A CN 101507009A CN A200780031370X A CNA200780031370X A CN A200780031370XA CN 200780031370 A CN200780031370 A CN 200780031370A CN 101507009 A CN101507009 A CN 101507009A
Authority
CN
China
Prior art keywords
electrode
dielectric layer
sidewall
electrodes
storage arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200780031370XA
Other languages
English (en)
Other versions
CN101507009B (zh
Inventor
刘峻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN101507009A publication Critical patent/CN101507009A/zh
Application granted granted Critical
Publication of CN101507009B publication Critical patent/CN101507009B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/068—Patterning of the switching material by processes specially adapted for achieving sub-lithographic dimensions, e.g. using spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa or cup type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Other compounds of groups 13-15, e.g. elemental or compound semiconductors

Abstract

本发明描述一种可编程电阻存储器元件及其形成方法。所述存储器元件包含第一电极(14)、位于所述第一电极上的介电层(21)以及位于所述介电层上的第二电极(22)。所述介电层和所述第二电极每一者具有侧壁。例如相变材料等可编程电阻材料层(16)与所述第一电极以及所述介电层和所述第二电极的所述侧壁的至少一部分接触。本发明还揭示包含多个存储器元件的存储器装置以及并入有此类存储器装置的系统。

Description

可编程电阻存储器装置和使用所述装置的系统及其形成方法
技术领域
本发明的实施例涉及半导体装置，且明确地说，涉及可编程电阻存储器元件以及其形成和使用方法。
背景技术
非易失性存储器因其在无电源情况下维持数据的能力而为有用的存储装置。已经研究了若干材料以供非易失性存储器单元中使用。一类可编程电阻材料是相变材料，例如硫族化物合金，其能够在非晶相与结晶相之间稳定地转变。每一相展现特定的电阻状态，且所述电阻状态区分用此类材料形成的存储器元件的逻辑值。具体地说，非晶状态展现相对较高的电阻，且结晶状态展现相对较低的电阻。
图1A和图1B中说明常规相变存储器元件1，其通常具有位于第一电极2与第二电极4之间的一层相变材料8。第一电极在介电材料6内。根据第一电极2与第二电极4之间所施加的电流的量，将相变材料8设置为特定电阻状态。为了获得非晶状态(图1B)，通过相变存储器元件1来施加相对较高的写入电流脉冲(重设脉冲)，以融化相变材料8的覆盖第一电极2的至少一部分9，持续第一时间周期。移除电流，且相变材料8快速地冷却到结晶温度以下的温度，这导致相变材料8的覆盖第一电极2的部分9具有非晶状态。为了获得结晶状态(图1A)，将较低电流写入脉冲(设置脉冲)施加到相变存储器元件1，持续第二时间周期(在持续时间上通常长于第一时间周期和非晶相变材料的结晶时间)，以将相变材料8的非晶部分9加热到低于其熔点但高于其结晶温度的温度。这导致相变材料8的非晶部分9重新结晶为结晶状态，一旦电流被移除且相变存储器元件1被冷却，所述结晶状态就维持。通过施加读取电压来读取相变存储器元件1，所述读取电压不改变相变材料8的相态。
常规相变存储器的一个缺点是实现相变需要较大的编程电流。此要求导致较大的存取晶体管设计以实现足够的电流驱动。与存储器元件1相关联的另一问题是由于可编程体积(即，部分9)的边缘处非晶状态与多晶状态的不可控制的混合而导致的较差可靠性。因此，需要具有拥有减小的编程电流要求和增加的可靠性的相变存储器装置。
附图说明
图1A和图1B说明常规相变存储器元件。
图2A说明根据本发明实施例的相变存储器装置的局部横截面图。
图2B说明图2A的相变存储器装置的自顶向下图。
图2C到图2E说明根据本发明其它实施例的相变存储器装置的自顶向下图。
图3A到图3F说明描绘制造图2A到图2B的相变存储器装置的方法的局部横截面图。
图4是图2A到图2B的存储器装置的相变存储器装置电路的示意图。
图5是图2C的存储器装置的相变存储器装置电路的示意图。
图6是具有并入有根据本发明实施例而构造的相变存储器元件的存储器装置的处理器系统的框图。
具体实施方式
在以下详细描述中，参考本发明的各种实施例。以充分的细节来描述这些实施例，以使所属领域的技术人员能够实践所述实施例。将理解，可使用其它实施例，且可作出各种结构、逻辑和电气方面的改变。
以下描述内容中所使用的术语“衬底”可包含任何支撑结构，包含(但不限于)具有暴露的衬底表面的半导体衬底。应将半导体衬底理解为包含硅、绝缘体上硅(SOI)、蓝宝石上硅(SOS)、掺杂和未掺杂半导体、由基础半导体基底支撑的外延硅层，以及其它半导体结构，包含由除硅之外的半导体制成的半导体结构。当在以下描述内容中提到半导体衬底或晶片时，可能已经利用先前的工艺步骤在基础半导体或基底中或上方形成区域或结(junction)。所述衬底还不必为基于半导体的，而是可以是适合支撑集成电路的任何支撑结构，包含(但不限于)金属、合金、玻璃、聚合物、陶瓷和如此项技术中已知的任何其它支撑性材料。
现参看附图来阐释本发明的实施例，在附图中，相同参考标号指示相同特征。图2A到图2B说明根据本发明第一实施例而构造的相变存储器装置200A的一部分。图2B是相变存储器装置200A的一部分的自顶向下图。图2A是沿图2B中所示的线2A-2A′的装置200A的横截面图。
存储器装置200A包含存储器元件201，其每一者用于存储至少一个位，即逻辑1或0。存储器元件201由衬底10支撑。第一介电层12形成于衬底10上，且导电插塞44形成于第一介电层12内。第一电极14形成于第二介电层20内。每一第一电极14形成于导电插塞44上并与导电插塞44接触。
第三介电层21提供于第一电极14和第二介电层20上。第二电极22提供于第三介电层21上。第三介电层21和第二电极22形成为Y方向上的线(图2B)。
描绘为相变材料层16的可编程电阻材料层位于第二电极22线和第三介电层21线的侧壁上，并与相应的第一电极14接触。相变材料层16可为任何合适的材料。下文结合图3D的描述来提供合适相变材料的实例。从自顶向下角度来看，第三介电层21和第二电极22从第一电极14横向偏移，以为相变材料层16提供位置来接触第一电极14。存储器元件201对应于第一电极14和第二电极22以及相变材料层16的一部分电相交处。在图2A到图2B中，仅在直接位于第一电极14上的第二电极22线和第三介电层21线侧壁的部分上展示相变材料层16。在此情况下，存储器元件201中的每一相变层16的整体充当所述存储器元件201的可编程体积，且可在装置200A的操作期间完全相变。或者，相变材料层16可完全覆盖第二电极22线和第三介电层21线的侧壁。
如图2B中所示，从自顶向下角度来看，第一电极14沿Y方向布置成列。第二电极22线形成于邻近的第一电极14上，使得第二电极22的侧向边缘223直接位于第一电极14的一部分上。每一第二电极22线与单列第一电极14相关联。因此，如图2B中所示，相变材料层16沿第二电极22的仅一个侧向边缘223的若干部分。
由于每一存储器元件201的相变材料层16仅形成于第二电极22的侧壁上，所以每一存储器元件201的相变材料层16与电极14，22的接触面积减到最小。存储器元件201的编程体积以及实现存储器元件201的相变所需的电压与常规相变存储器元件1(图1A)所需的编程体积和电压相比也减到最小。另外，可将编程体积限制为在每一编程操作期间完全相变的固定体积，以促进可靠性。
装置200A中还可包含额外的介电层、触点和金属线。举例来说，可包含到达第一电极14和第二电极22的触点以及金属线。
图2C说明根据另一实施例的存储器装置200C的自顶向下透视图。图2C的存储器装置200C类似于图2A到图2B中所示的存储器装置，只是每一第二电极22线与两列第一电极14相关联。即，每一第二电极22上覆于两列中的第一电极14的若干部分上。因此，如图2C中所示，相变材料层16沿着第二电极22的两个侧向边缘223的若干部分。
图2D说明根据另一实施例的存储器装置200D的自顶向下透视图。图2D的存储器装置200D类似于图2A到图2B中所示的存储器装置，只是代替第二电极22线，将第二电极22’、第三介电层21和相变材料层16配置为个别台式结构23。因此，每一第二电极22’与一个第一电极14相关联。
图2E说明根据另一实施例的存储器装置200E的自顶向下透视图。图2E的存储器装置200E类似于图2C中所示的存储器装置，只是代替第二电极22线，将第二电极22’、第三介电层21和相变材料层16配置为个别台式结构23。因此，每一第二电极22’与两个邻近的第一电极14相关联。
图3A到图3F说明制造图2A到图2B中所说明的相变存储器装置200A的方法的一个实施例。本文所描述的动作中的任何一者都不需要特定的次序，但逻辑上需要先前动作的结果的动作除外。因此，虽然将下文的动作描述为以特定次序执行，但可视需要更改所述次序。
如图3A中所示，第一介电层12形成于衬底10上。第一介电层12经蚀刻以形成通路24，在通路24内形成导电插塞44。导电插塞44由任何合适的导电材料形成，例如(尤其)氮化钛(TiN)、钛铝氮化物(TiAlN)、钛-钨(TiW)、铂(Pt)或钨(W)。
如图3B中所描绘，第二绝缘层20形成于导电插塞44和第一绝缘层12上。开口15通过任何合适的技术形成于每一导电插塞44上并与每一导电插塞44对准。在所说明的实施例中，开口15形成为具有实质上正方形的自顶向下形状，然而开口15可具有任何形状，例如圆形、矩形等。第一电极14形成于开口15中，且由任何合适的导电材料形成，例如(尤其)氮化钛(TiN)、钛铝氮化物(TiAlN)、钛-钨(TiW)、铂(Pt)或钨(W)。
图3C说明第三介电层21和用于形成第二电极22的导电材料层的沉积。第二电极22由任何合适的导电材料形成，且可为与导电插塞44和/或第一电极14相同的材料。使用光刻和沟槽蚀刻，将第三介电层21和导电材料层图案化成线，以形成第三介电层21和第二电极22。蚀刻深度足以暴露电极14的上表面。第三介电层21的侧向边缘223(未图示)形成为与第一电极14接触。这允许第二电极22的侧向边缘223(图2B)直接位于第一电极14的一部分上。第三介电层21和第二电极22经形成以使得每一第二电极22的一个侧向边缘223位于单列第一电极14中的第一电极14的一部分上。所述蚀刻形成第三介电层21和第二电极22线的实质上平直的侧壁。
图3D是沿图3C的线3D-3D′的存储器装置200的一部分的横截面图。如图3D中所描绘，任选地，第三介电层21和第二电极22线的侧壁可以是倾斜的而不是平直的。倾斜的侧壁用于促进相变材料层16对侧壁的覆盖。
如图3E中所描绘，保形或部分保形的相变材料层16形成于第三介电层21和第二电极22的侧壁上。优选地，相变材料层16较薄，且具有(例如)约100的厚度。可使用任何合适的技术来形成相变材料层16。举例来说，保形或部分保形的相变材料层16沉积在第二电极22线上，并与每一第三介电层21的侧壁和每一第一电极14的表面接触。移除相变材料16的若干部分，以留下每一第二电极22线和每一第三介电层21的侧壁上的相变材料16。
在所说明的实施例中，所沉积的相变材料16是硫族化物材料，例如锗-锑-碲化物。所述相变材料还可为或包含其它相变材料，例如In-Se、Sb2Te3、GaSb、InSb、As-Te、Al-Te、GeTe、Te-Ge-As、In-Sb-Te、Te-Sn-Se、Ge-Se-Ga、Bi-Se-Sb、Ga-Se-Te、Sn-Sb-Te、In-Sb-Ge、Te-Ge-Sb-S、Te-Ge-Sn-O、Te-Ge-Sn-Au、Pd-Te-Ge-Sn、In-Se-Ti-Co、Ge-Sb-Te-Pd、Ge-Sb-Te-Co、Sb-Te-Bi-Se、Ag-In-Sb-Te、Ge-Sb-Se-Te、Ge-Sn-Sb-Te、Ge-Te-Sn-Ni、Ge-Te-Sn-Pd和Ge-Te-Sn-Pt。
图3F是图3E的存储器装置200的沿线3F-3F′的横截面图，且展示位于第二电极22和第三介电层21的侧壁上的相变材料层16。通过调节相变材料层16的厚度来调节存储器元件201的可编程体积。如果需要的话，可沿每一第二电极22的侧壁的长度留下相变材料层16。
或者，可移除相变材料层16的若干部分以实现图2A到图2B中所示的结构。为此，形成光致抗蚀剂(未图示)以保护相变材料层16的与第一电极14接触的部分。执行湿式蚀刻或各向同性相变材料干式蚀刻，以移除相变材料层16的不受保护的部分，以实现图2A到图2B中所示的结构。第四介电层(未图示)形成于相变材料层16上，以使个别相变材料层16彼此隔离。通过隔离与每一第一电极14相关联的相变材料层16，减少了存储器元件201之间的串扰。如果需要的话，为了形成存储器装置200D(图2D)，可移除相变材料层16、第三介电层21和第二电极22的若干部分，以形成图2D中所示的个别台式结构23。
在相变材料层16形成于介电层21和第二电极22的侧壁上之后，通过随后的处理步骤用介电材料填充剩余的沟槽。还进行额外的处理步骤以形成额外的介电层、触点和金属线。举例来说，形成到达第一电极14和第二电极22的触点以及金属线。
以与上文结合图3A到图3F而描述的类似方式来形成存储器装置200C。然而，为了形成存储器装置200C，使用光刻和蚀刻技术将第三介电层21和导电材料层图案化成线，以形成第三介电层21和第二电极22，使得每一第二电极22的每一侧向边缘223位于单列第一电极14中的第一电极的一部分上。因此，每一第二电极22与两个邻近列中的第一电极14相关联，如图2C中所示。除此之外，处理如结合图3A到图3F而描述那样进行。存储器装置200E(图2E)类似于存储器装置200C而形成，只是相变材料层16、第三介电层21和第二电极22的若干部分被移除以形成图2E中所示的个别台式结构23。
图4是图2A到图2B的存储器装置200A的存储器装置电路400的示意图。存储器元件201布置成列和行。每一存储器元件201连接到用于相应列的选择线450。具体地说，每一选择线450连接到相应的存储器元件201的第二电极22，或是相应列的存储器元件201的第二电极线22。每一选择线450连接到列解码器电路460。
每一存储器元件201进一步可切换地连接到位线470。在图4的实施例中，每一存储器元件201连接到相关联的存取晶体管433的第一源极/漏极区域433a。每一存取晶体管433的第二源极/漏极区域连接到相应的位线470。每一位线470连接到电压源或位线解码器电路462。每一存取晶体管433的每一栅极433c连接到相应行的字线440。每一字线440连接到行解码器电路461。
为了选择特定元件201，相应的选择线450由列解码器460选择，且相应的字线440由行解码器461选择。举例来说，通过选择特定字线444和选择线445，来选择特定的存储器元件430。
图5是图2C的存储器装置200C的存储器装置电路500的示意图。存储器装置电路500类似于图4中所示的存储器装置电路，只是为每两列存储器元件201提供一个选择线450。
另外，每一位线570a，570b通过位线选择电路585可切换地连接到电压源462或位线解码器电路(未图示)。在图5的实施例中，位线选择电路585包含若干个位线选择晶体管581a，581b。分别将位线选择晶体管581a和581b展示为n型和p型晶体管。对于与单个选择线450相关联的两个列，第一列590与连接到n型位线选择晶体管581a的位线570a相关联，且第二列591与连接到p型位线选择晶体管581b的位线570b相关联。位线选择电路585还包含连接到每一位线选择晶体管581a，581b的栅极的位线选择线580，以用于选择性地激活位线选择晶体管581a，581b。
如在存储器装置电路400(图4)中，为了操作存储器装置电路500以选择特定的存储器元件201，相应的选择线450由列解码器电路460选择，且相应的字线440由行解码器电路461选择。另外，将位线选择线580驱动为高或低，以选择性地操作位线选择晶体管581a，581b中的一种类型。举例来说，为了选择特定的存储器元件530，选择特定字线544和选择线555。另外，将位线选择线580驱动为高，以选择性地操作n型位线选择晶体管581a，以选择性地将特定位线570a(也表示为577)连接到电压源462。
图4和图5仅描绘包含本文所描述的存储器装置200A、200C和存储器元件201的存储器装置电路400，500的实例。并入有存储器装置200A，200C和存储器元件201的其它电路设计是可能的。而且，已将实施例描述为使用相变材料16作为可编程电阻材料。实施例还可使用一个或一个以上其它可编程电阻材料层来代替相变材料层16。其它可编程电阻材料的实例包含(例如)金属掺杂的硫族化物玻璃以及转让给美光科技公司(Micron Technology，Inc.)的各种专利和专利申请案中所论述的那些可编程电阻材料，所述专利和专利申请案包含(但不限于)以下各项：第10/765,393号美国专利申请案；第09/853,233号美国专利申请案；第10/022,722号美国专利申请案；第10/663,741号美国专利申请案；第09/988,984号美国专利申请案；第10/121,790号美国专利申请案；第09/941,544号美国专利申请案；第10/193,529号美国专利申请案；第10/100,450号美国专利申请案；第10/231,779号美国专利申请案；第10/893,299号美国专利申请案；第10/077,872号美国专利；第10/865,903号美国专利申请案；第10/230,327号美国专利申请案；第09/943,190号美国专利申请案；第10/622,482号美国专利申请案；第10/081,594号美国专利申请案；第10/819,315号美国专利申请案；第11/062,436号美国专利申请案；第10/899,010号美国专利申请案，以及第10/796,000号美国专利申请案，所述专利和专利申请案的每一者的揭示内容以引用的方式并入本文中。
图6说明简化的处理器系统600，其包含存储器单元626，存储器单元626包含存储器电路400，存储器电路400具有根据本发明的实施例而构造的相变存储器装置200A和存储器元件201。系统600可替代地包含具有相变存储器装置200C的存储器电路500。
图6的处理器系统600(其可为包含一个或一个以上处理器的任何系统，例如计算机或其它控制系统)通常包括中央处理单元(CPU)622，例如微处理器、数字信号处理器或其它可编程数字逻辑装置，其经由总线621与一个或一个以上输入/输出(I/O)装置625通信。存储器单元626通常通过存储器控制器经由总线621与CPU622通信。
在计算机系统的情况下，处理器系统600可包含外围装置，例如，压缩光盘(compactdisc，CD)ROM驱动器623和硬盘驱动器624，其也经由总线621与CPU622通信。如果需要的话，存储器电路626可与处理器(例如CPU622)组合在单个集成电路中。
仅将上述描述和图式视为说明实现本文所描述的特征和优点的特定实施例。可对特定工艺条件和结构作出修改和替换。因此，本发明的实施例不应被视为受前面的描述和图式限制，而是仅受所附权利要求书的范围限制。

Claims (43)

1.一种存储器元件，其包括：
第一电极；
位于所述第一电极上的介电层；
位于所述介电层上的第二电极，所述介电层和所述第二电极每一者具有侧壁；以及
可编程电阻材料层，其与所述第一电极以及所述介电层和所述第二电极的所述侧壁的至少一部分接触。
2.根据权利要求1所述的存储器元件，其中所述第二电极与所述介电层接触。
3.根据权利要求1所述的存储器元件，其中所述介电层和所述第二电极的所述侧壁是倾斜的。
4.根据权利要求1所述的存储器元件，其中所述介电层和所述第二电极从所述第一电极横向偏移。
5.根据权利要求1所述的存储器元件，其中所述可编程电阻材料是相变材料。
6.一种存储器装置，其包括：
多个第一电极；
第二电极，其位于所述多个第一电极中的至少一者上，并通过介电层与之间隔；以及
可编程电阻材料层，其与所述多个第一电极中的所述至少一者以及所述第二电极和介电层的侧壁接触，以界定多个存储器元件。
7.根据权利要求6所述的存储器装置，其中所述第二电极被配置为位于所述多个第一电极上的线，且所述存储器装置进一步包括多个可编程电阻材料层，每一可编程电阻材料层与相应的第一电极接触且界定一存储器元件。
8.根据权利要求6所述的存储器装置，其进一步包括多个导电插塞，每一导电插塞在相应的第一电极下面并与之接触。
9.根据权利要求6所述的存储器装置，其进一步包括多个第二电极，且其中所述多个第一电极布置成多个列。
10.根据权利要求9所述的存储器装置，其中每一第二电极直接位于相应列中的至少一个第一电极的一部分上。
11.根据权利要求10所述的存储器装置，其进一步包括多个选择线，每一选择线电连接到相应的第二电极。
12.根据权利要求10所述的存储器装置，其中所述多个第二电极被配置为选择线，每一第二电极直接设置在相应列中的每一第一电极的一部分上。
13.根据权利要求9所述的存储器装置，其中所述第二电极的第一侧向边缘直接位于第一列中的至少一个第一电极的一部分上，且所述第二电极的第二侧向边缘直接位于第二列中的至少一个第一电极的一部分上。
14.根据权利要求13所述的存储器装置，其进一步包括电连接到所述第二电极的选择线。
15.根据权利要求14所述的存储器装置，其进一步包括可切换地连接到所述第一列中的每一第一电极的第一位线，以及可切换地连接到所述第二列中的每一第一电极的第二位线。
16.根据权利要求15所述的存储器装置，其进一步包括用于选择性地将所述第一和第二位线中的一者连接到电压源的位线选择电路。
17.根据权利要求16所述的存储器装置，其中所述位线选择电路包括连接到所述第一位线的第一导电类型的晶体管、连接到所述第二位线的第二导电类型的晶体管，以及连接到所述第一和第二导电类型晶体管中的每一者的栅极的位线选择线。
18.一种处理器系统，其包括：
处理器；以及
存储器电路，其耦合到所述处理器，所述存储器电路包括：
多个第一电极，其布置成多个列，
第二电极线，其位于所述多个第一电极上，并通过介电层与之间隔，以及
一个或一个以上可编程电阻材料层，其与所述第一电极中的每一者以及所述第二电极线和介电层的侧壁接触，以界定多个存储器元件；以及
多个位线，每一位线选择性地连接到相应列中的每一第一电极。
19.根据权利要求18所述的系统，其进一步包括多个第二电极线和介电层，每一第二电极线和介电层直接位于相应列中的每一第一电极的一部分上。
20.根据权利要求19所述的系统，其进一步包括多个选择线，每一选择线电连接到相应的第二电极线。
21.根据权利要求20所述的系统，其中所述第二电极线的第一侧向边缘直接位于第一列中的每一第一电极的一部分上，且所述第二电极线的第二侧向边缘直接位于第二列中的每一第一电极的一部分上。
22.根据权利要求21所述的系统，其进一步包括用于选择性地将所述多个位线连接到电压源的位线选择电路。
23.根据权利要求22所述的系统，其中所述位线选择电路包括连接到第一位线的第一导电类型的晶体管、连接到第二位线的第二导电类型的晶体管，以及连接到所述第一和第二导电类型晶体管中的每一者的栅极的位线选择线，其中所述第一位线可切换地连接到所述第一列中的每一第一电极，且其中所述第二位线可切换地连接到所述第二列中的每一第一电极。
24.一种形成存储器元件的方法，所述方法包括：
形成第一电极；
在所述第一电极上形成具有侧壁的第一介电层；
在所述第一介电层上形成第二电极，所述第二电极具有侧壁；以及
形成可编程电阻材料层，其与所述第一电极以及所述介电层的侧壁的至少一部分和所述第二电极的侧壁的一部分接触。
25.根据权利要求24所述的方法，其中将所述第二电极形成为线。
26.根据权利要求25所述的方法，其中形成所述第二电极包括在所述第一介电层上形成导电材料层，以及蚀刻所述第一介电层和导电材料层，以形成所述线。
27.根据权利要求26所述的方法，其中蚀刻包括蚀刻所述第一介电层和导电材料层，使得所述介电层和所述第二电极的所述侧壁是倾斜的。
28.根据权利要求27所述的方法，其中将所述可编程电阻材料层形成为与所述介电层和所述第二电极的所述侧壁的所有部分接触。
29.根据权利要求24所述的方法，其中将所述第二电极形成为与所述介电层接触。
30.根据权利要求24所述的方法，其中将所述第二电极形成为从所述第一电极横向偏移。
31.根据权利要求24所述的方法，其进一步包括形成第二介电层，其中所述第一电极形成于所述第二介电层内。
32.根据权利要求31所述的方法，其进一步包括在所述第一电极和第二介电层下面形成第三介电层，以及在所述第三介电层内形成导电插塞，且所述导电插塞与所述第一电极接触。
33.根据权利要求24所述的方法，其中将所述可编程电阻材料形成为相变材料。
34.一种形成存储器装置的方法，所述方法包括：
形成多个第一电极；
在所述多个第一电极上形成介电层；
在所述第一介电层上形成第二电极；以及
形成可编程电阻材料层，其与所述多个第一电极中的一者、所述第二电极的侧壁以及所述介电层的侧壁接触，以形成存储器元件。
35.根据权利要求34所述的方法，其中将所述可编程电阻材料层形成为与所述多个第一电极中的一者以上接触，以形成多个存储器元件。
36.根据权利要求34所述的方法，其进一步包括形成多个可编程电阻材料层，每一可编程电阻材料层形成为与相应的第一电极接触，以形成存储器元件。
37.根据权利要求34所述的方法，其进一步包括形成多个第二电极，以及将所述多个第一电极布置成多个列。
38.根据权利要求37所述的方法，其进一步包括形成多个第二电极和介电层，每一第二电极和介电层形成为线且直接位于相应列中的每一第一电极的一部分上。
39.根据权利要求37所述的方法，其中将所述第二电极的第一侧向边缘直接形成于第一列中的第一电极的一部分上，且所述第二电极线的第二侧向边缘直接形成于第二列中的第一电极的一部分上。
40.一种形成存储器装置的方法，所述方法包括：
形成布置成列和行的多个第一电极；
在所述多个第一电极上形成毯覆式介电层；
在所述介电层上形成导电材料层；
蚀刻所述介电层和导电材料，以形成上覆于多个介电层上的多个第二电极线，且暴露每一第一电极的表面；
在所述第二电极线上形成可编程电阻材料层，且其与所述介电层的侧壁和每一第一电极的所述表面接触；以及
移除所述可编程电阻材料的若干部分，以留下位于每一第二电极线的侧壁和每一介电层的侧壁上的可编程电阻材料。
41.根据权利要求40所述的方法，其中对所述毯覆式介电层和导电材料层进行蚀刻，使得所述第二电极线和介电层直接位于相应列中的每一第一电极的一部分上。
42.根据权利要求40所述的方法，其中对所述毯覆式介电层和导电材料层进行蚀刻，使得每一第二电极线和每一介电层的第一侧向边缘直接形成于第一列中的每一第一电极的一部分上，且所述第二电极线的第二侧向边缘直接形成于第二列中的每一第一电极的一部分上。
43.根据权利要求40所述的方法，其进一步包括：进一步蚀刻所述多个第二电极线、多个介电层和相变材料，以形成多个台式结构，每一台式结构的一部分上覆于至少一个第一电极上。
CN200780031370XA 2006-08-25 2007-08-17 可编程电阻存储器装置和使用所述装置的系统及其形成方法 Active CN101507009B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/509,713 US7638357B2 (en) 2006-08-25 2006-08-25 Programmable resistance memory devices and systems using the same and methods of forming the same
US11/509,713 2006-08-25
PCT/US2007/018242 WO2008027209A2 (en) 2006-08-25 2007-08-17 Programmable resistance memory devices and systems using the same and methods of forming the same

Publications (2)

Publication Number Publication Date
CN101507009A true CN101507009A (zh) 2009-08-12
CN101507009B CN101507009B (zh) 2013-08-14

Family

ID=38886907

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200780031370XA Active CN101507009B (zh) 2006-08-25 2007-08-17 可编程电阻存储器装置和使用所述装置的系统及其形成方法

Country Status (6)

Country Link
US (2) US7638357B2 (zh)
EP (1) EP2059956B1 (zh)
JP (1) JP5435424B2 (zh)
KR (1) KR101029674B1 (zh)
CN (1) CN101507009B (zh)
WO (1) WO2008027209A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103811656A (zh) * 2012-11-09 2014-05-21 台湾积体电路制造股份有限公司 可变电阻存储结构及其形成方法
CN104051615A (zh) * 2013-03-13 2014-09-17 台湾积体电路制造股份有限公司 低形成电压的电阻式随机存取存储器（rram）
CN104900804A (zh) * 2014-03-04 2015-09-09 台湾积体电路制造股份有限公司 具有导电蚀刻停止层的rram单元结构

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI297225B (en) * 2006-05-23 2008-05-21 Ind Tech Res Inst Phase change memory device and fabrications thereof
US8198160B2 (en) * 2010-04-19 2012-06-12 Jun Liu Vertical transistor phase change memory
US20120020140A1 (en) * 2010-07-20 2012-01-26 Industrial Technology Research Institute Resistive memory cell and operation thereof, and resistive memory and operation and fabrication thereof
US8729522B2 (en) * 2012-10-23 2014-05-20 Micron Technology, Inc. Memory constructions comprising thin films of phase change material

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5789758A (en) * 1995-06-07 1998-08-04 Micron Technology, Inc. Chalcogenide memory cell with a plurality of chalcogenide electrodes
KR100437458B1 (ko) * 2002-05-07 2004-06-23 삼성전자주식회사 상변화 기억 셀들 및 그 제조방법들
US6864503B2 (en) * 2002-08-09 2005-03-08 Macronix International Co., Ltd. Spacer chalcogenide memory method and device
US7018863B2 (en) * 2002-08-22 2006-03-28 Micron Technology, Inc. Method of manufacture of a resistance variable memory cell
JP4928045B2 (ja) * 2002-10-31 2012-05-09 大日本印刷株式会社 相変化型メモリ素子およびその製造方法
US6815266B2 (en) * 2002-12-30 2004-11-09 Bae Systems Information And Electronic Systems Integration, Inc. Method for manufacturing sidewall contacts for a chalcogenide memory device
JP4489363B2 (ja) * 2003-03-03 2010-06-23 シャープ株式会社 不揮発性記憶素子、不揮発性記憶回路、不揮発性記憶カードおよび記録再生装置
US7471552B2 (en) * 2003-08-04 2008-12-30 Ovonyx, Inc. Analog phase change memory
KR100639206B1 (ko) * 2004-06-30 2006-10-30 주식회사 하이닉스반도체 상변환 기억 소자 및 그 제조방법
US20060108667A1 (en) * 2004-11-22 2006-05-25 Macronix International Co., Ltd. Method for manufacturing a small pin on integrated circuits or other devices
US7214958B2 (en) * 2005-02-10 2007-05-08 Infineon Technologies Ag Phase change memory cell with high read margin at low power operation
JP4817410B2 (ja) * 2005-09-12 2011-11-16 エルピーダメモリ株式会社 相変化メモリ素子およびその製造方法
US7417245B2 (en) * 2005-11-02 2008-08-26 Infineon Technologies Ag Phase change memory having multilayer thermal insulation
TWI284899B (en) * 2005-12-29 2007-08-01 Ind Tech Res Inst Semiconductor memory device, phase change memory device and method of manufacturing the same
US7456421B2 (en) * 2006-01-30 2008-11-25 Macronix International Co., Ltd. Vertical side wall active pin structures in a phase change memory and manufacturing methods
US7812334B2 (en) 2006-04-04 2010-10-12 Micron Technology, Inc. Phase change memory elements using self-aligned phase change material layers and methods of making and using same
US7696077B2 (en) * 2006-07-14 2010-04-13 Micron Technology, Inc. Bottom electrode contacts for semiconductor devices and methods of forming same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103811656A (zh) * 2012-11-09 2014-05-21 台湾积体电路制造股份有限公司 可变电阻存储结构及其形成方法
CN103811656B (zh) * 2012-11-09 2017-04-26 台湾积体电路制造股份有限公司 可变电阻存储结构及其形成方法
CN104051615A (zh) * 2013-03-13 2014-09-17 台湾积体电路制造股份有限公司 低形成电压的电阻式随机存取存储器（rram）
CN104051615B (zh) * 2013-03-13 2017-03-01 台湾积体电路制造股份有限公司 低形成电压的电阻式随机存取存储器(rram)
CN104900804A (zh) * 2014-03-04 2015-09-09 台湾积体电路制造股份有限公司 具有导电蚀刻停止层的rram单元结构

Also Published As

Publication number Publication date
US20100065806A1 (en) 2010-03-18
KR101029674B1 (ko) 2011-04-15
WO2008027209A2 (en) 2008-03-06
EP2059956A2 (en) 2009-05-20
US7960813B2 (en) 2011-06-14
US7638357B2 (en) 2009-12-29
JP2010502012A (ja) 2010-01-21
JP5435424B2 (ja) 2014-03-05
WO2008027209A3 (en) 2008-04-17
KR20090046953A (ko) 2009-05-11
EP2059956B1 (en) 2017-10-25
US20080073638A1 (en) 2008-03-27
CN101507009B (zh) 2013-08-14

Similar Documents

Publication Publication Date Title
US8030636B2 (en) Enhanced memory density resistance variable memory cells, arrays, devices and systems including the same, and methods of fabrication
EP2156481B1 (en) An electronic device comprising a convertible structure, and a method of manufacturing an electronic device
US7800092B2 (en) Phase change memory elements using energy conversion layers, memory arrays and systems including same, and methods of making and using
US8525145B2 (en) Self-aligned, planar phase change memory elements and devices, systems employing the same and methods of forming the same
CN101507009B (zh) 可编程电阻存储器装置和使用所述装置的系统及其形成方法
US20070232015A1 (en) Contact for memory cell

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant