CN101512720A - 离散加工方法及基板区域的加工次序的整合 - Google Patents

离散加工方法及基板区域的加工次序的整合 Download PDF

Info

Publication number
CN101512720A
CN101512720A CNA200680037944XA CN200680037944A CN101512720A CN 101512720 A CN101512720 A CN 101512720A CN A200680037944X A CNA200680037944X A CN A200680037944XA CN 200680037944 A CN200680037944 A CN 200680037944A CN 101512720 A CN101512720 A CN 101512720A
Authority
CN
China
Prior art keywords
zone
substrate
processing
upgrading
zones
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200680037944XA
Other languages
English (en)
Other versions
CN101512720B (zh
Inventor
托尼·P·江
戴维·E·拉佐夫斯凯
托马斯·R·布西耶
托马斯·H·麦克韦德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intermolecular Inc
Original Assignee
Intermolecular Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/352,077 external-priority patent/US8084400B2/en
Application filed by Intermolecular Inc filed Critical Intermolecular Inc
Publication of CN101512720A publication Critical patent/CN101512720A/zh
Application granted granted Critical
Publication of CN101512720B publication Critical patent/CN101512720B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67028Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67126Apparatus for sealing, encapsulating, glassing, decapsulating or the like

Abstract

本发明提供多种用于离散组合加工一基板的多个区域的方法及系统,例如可供探索、实施、优化及品检制造集成电路时使用的新型材料、制程及加工次序的整合方案。其上有一阵列以不同方式加工的区域的基板通过输送多种材料于基板区域或改质基板区域加工。

Description

离散加工方法及基板区域的加工次序的整合
技术领域
本发明涉及基板区域的组合式加工方法,其包含用于制造集成电路、半导体装置、平板直角显示器(flat panel display),光电元件、资料储存装置、磁电子元件(magnetoelectronic device)、磁光元件(magnetooptic device)、分子级电子元件(molecular electronicdevice)、太阳能电池(solar cell)、光子元件(photonic device)、已封装的元件、及其类似物的薄膜加工法。特别地,本发明涉及在包含于用来制造元件的单一单石基板(monolithic substrate)内和/或上的多个单独区域内进行的离散组合式加工方法以及组合式加工次序的整合。
背景技术
集成电路(IC)、半导体装置、平板直角显示器、光电元件(optoelectronics device)、资料储存装置、磁电子元件、磁光元件、已封装的元件、及其类似物的制造需要整合及排序许多单元加工步骤。例如,IC的制造通常包含一系列的加工步骤,例如清洗、表面预处理(surface preparation)、沉积、微影,图样化、蚀刻、平坦化、植入、热退火、以及其他相关的单元加工步骤。单元加工步骤的精密排序及整合使得能够形成符合预期的性能指标(performance metrics)的功能性元件,例如速度、耗电量、及可靠性。
提高例如系统芯片(SOC)中的元件或系统的性能的趋势已导致加工次序的整合与元件整合、或在能产生具有预期的性质和性能的元件的特殊次序中个别及一起进行单元加工步骤的集合的方法的复杂度大幅增加。元件整合复杂度的增加已促使厂商需要,且随后利用复杂性增加的加工设备,以精密排序的加工模组,共同完成有效的单元加工步骤。例如,先进的整合型铜阻障及种子沉积工具会包含脱气模组(degasmodule)、预清洁模组(preclean module)、阻障沉积模组、种子沉积模组、冷却模组、及其组合。整合精密模组与精密次序,使得有效地沉积铜阻障及种子层成为可能。在另一实施例中,先进的铜电镀工具可包含表面处理模组(surface preparation module)、电镀模组、旋转润湿干燥模组、热退火模组、及其组合。在另一实施例中,整合式铜化学机械抛光(CMP)工具可包含铜研磨模组、阻障研磨模组、清洗模组、润湿/干燥模组、及其组合。
除了各个工具内的单元加工模组以外,单元加工工具的精密排序必须适当地予以排序及整合。例如,对于用于IC制造的典型的铜互连制造流程而言,在铜阻障及种子沉积工具内加工的单石基板或晶圆随后在分离式电镀工具中加工以大体形成块体铜金属沉积且此后会在分离式CMP工具中加工以平坦化,其包含移除过剩的多余块体铜及阻障层导体膜。
除了日益增长的加工次序的整合需求以外,用于制造元件的工具与设备已发展成可以加工尺寸一直在增加的基板,例如由4寸增加到6寸,到8寸(或200毫米),目前则增加到12寸(或300毫米)晶圆以便配合每一单元加工步骤每一基板有更多个IC的生产率及成本效益。其他增加生产率及降低制造成本的方法已使用批次反应槽(batch reactor)从而可平行加工多个单石基板。共同的目的是要以相同的方式将整个单石基板或批次基板均匀地加工,使单石基板有相同的物理、化学、电子等的性质。
当用于IC制造的预期的加工次序流程已有能力提供符合预期良品率及性能规格的元件时,均匀加工整个单石基板和/或一系列的单石基板的能力对制造成本的有效性、可重复性及控制是有利的。不过,当优化、品检、或研究新型材料、新制程、和/或新加工次序的整合方案时,加工整个基板可能是不利的,因为整个基板使用相同的材料、制程及加工次序的整合方案制成一样。公知整个晶圆的均匀加工会造成每一基板的资料较少、累积各种资料的时间较长、以及得到该资料的成本较高。
作为探索、优化及品检制程的一部分,在制造诸如集成电路之类的元件时,最好能够i)测试不同的材料,ii)在各个单元加工模组内测试不同的加工条件,iii)测试不同的排序以及加工模组在整合加工工具内的整合,iv)测试加工工具在执行不同加工次序的整合流程时的不同的排序、及其组合。特别地,具有如下单一单石基板的测试需求:i)一种以上的材料,ii)一个以上的加工条件,iii)一组以上加工条件的次序,iv)一个以上的加工次序的整合流程、及其组合,这些被一起称作“组合式加工次序的整合”,而不需消耗数量与材料、加工条件、加工条件的次序、制程的次序、及其组合相等的单石基板。这对于制造所需的材料、制程及制程整合次序的探索、实施、优化及品检,可大幅度改进速度并降低成本。
此外,具有能够以一种方式进行该组合式加工次序的整合的测试需求,以便在特定的制造流程内可在分离式加工工具和/或制程之中加工单石基板于之前和/或之后,而不需改变或修改使用在该分离式工具的分离式加工工具和/或制程。这足以维持分离式加工项所执行的前后制程的重要排序及互动。此外,具有能够进行该组合式加工次序的整合的测试需求,而不需制造特定的基板以利于该组合式测试,而相反,可利用制造预期的集成电路本身直接使用的基板及制造流程。这说明在特别设计隔离情况下测试特殊材料性质的能力更加有限,因为无法直接获得该材料及其加工在制造预期集成电路或元件时如何与后续材料和/或加工步骤及相互作用相关。
发明内容
本发明针对制造集成电路所使用的新型材料、制程以及加工次序的整合方案的探索、实施、优化及品检,提供多种用于离散组合加工基板区域的方法与系统。通过输送多种材料于基板或使基板的区域改质而加工做成一种有一阵列以不同方式加工的区域于其上的基板。加工方法包含:物理改质、化学改质、电改质、热改质、磁改质、光子改质、以及光分解改质(photolytic modification),更具体而言,包含:清洗、表面改质、表面处理、沉积、注入(dispensing)、反应、功能基化(functionalization),蚀刻、平坦化、化学机械抛光、电化学机械抛光(electro chemical mechanical planarization)、微影、图样化、植入、辐射、电磁辐射、微波辐射、射频(RF)辐射、热处理、红外线(IR)处理、紫外线(UV)处理、深紫外线(DUV)处理、极紫外线(EUV)处理、电子束处理、以及X射线处理,且更具体而言,包含:电化学沉积、无电镀沉积、物理气相沉积、化学气相沉积、原子层沉积、气相磊晶(vapor phaseepitaxy)、液相磊晶(liquid phase epitaxy)、化学束磊晶(chemical beamepitaxy)、分子束磊晶(molecular beam epitaxy)、分子自组装(molecular self-assembly)、以及蒸镀。加工后,可评估基板区域的有用性质,包含,例如,电气性质、热性、机械性质、形态、光学性质、磁性、化学性质、以及其他的性质。同样地,本发明提供多种用于组合加工及分析基板区域的方法与系统。若任何一个已经加工的区域经发现具有有用的性质,则随后即可大规模制备。
本发明的一方面是针对一种用于加工基板上的多个区域的系统。在一具体实施例中,该系统包含:具有离散区域阵列的基板,其中各区域包含多个结构和/或元件;以及,被设计为可个别加工该基板中的各个区域的加工工具。
在另一具体实施例中,该系统包含具有区域阵列的基板,以及被设计为可个别加工该基板中的各个区域的加工工具。该加工工具被设计为可进行以下各项中的至少一项:清洗、表面改质、表面处理、蚀刻、平坦化、图样化、植入、热处理、红外线(IR)处理、紫外线(UV)处理、电子束处理、以及X射线处理。
本发明的另一方面针对多种用于在基板上形成阵列、以不同方式加工的区域的方法。在一具体实施例中,该方法包含:提供一基板,其具有一阵列彼此类似的预定区域,其中各区域包含至少两个不同的结构或元件;以及,通过提供一材料于各区域的至少一部份或使各区域的至少一部份改质,而以彼此不同的方式加工该基板的两个区域的至少一部份。
在另一具体实施例中,该方法包含:提供一基板,以及以彼此不同的方式加工该基板的两个区域的至少一部份。该加工包含以下各项中的至少一项:清洗、表面改质、蚀刻、平坦化、图样化、植入、红外线(IR)处理、紫外线(UV)处理、电子束处理、以及X射线处理。
在另一具体实施例中,该方法包含:提供一基板、以彼此不同的方式加工该基板的两个区域的至少一部份、以及测定已经加工的区域的性质。该加工包含:提供一材料于该区域的至少一部份或使该区域的至少一部份改质。该性质包含以下各项中的至少一项:良品率、露电、工作频率、切换速度、迁移率、跨导(transconductance)、驱动电流、临界电压、电阻、电荷密度、应力迁移、电致迁移(electromigration)、偏压热应力(bias thermal stress)、和依时介电崩溃特性(time dependentdielectric breakdown)。
在另一具体实施例中,该方法包含:提供一具有至少两个离散区域的基板,以及在该离散区域中的一些上形成层状物。该基板的各个离散区域包含一电介质部份与一导电部份。该基板的一具体实施例在该区域之间可包含一足够数量的空间,使得材料大体不会在该区域之间相互扩散。该方法包含:在一些离散区域的电介质部份上形成一遮罩层,而不形成于离散区域的导电部份,以及形成一覆盖层于一些离散区域的导电部份上,而不形成于该区域的电介质部份上。在一具体实施例中,该遮罩层是彼此不同且抑制材料在各个区域的电介质部份内形成。在另一具体实施例中,该覆盖层是彼此不同的。
在另一具体实施例中,该方法包含:由至少一第一制程取得一基板,该至少一第一制程系由以下各项所组成的组群选出:沉积、图样化、蚀刻、清洗、平坦化、及处理;以及,产生一已经加工的基板,此是通过加工一基板中的两个范围的至少一部份来完成的,该两个范围是以彼此不同的方式加工。该加工包含使用以下各项中的至少一项改质两个范围的所述部份:多种制程、加工次序、多项加工条件、以及多项加工次序条件,其中该制程、加工次序、加工条件、以及加工次序条件中的至少一项在两个范围的各个部份中是不同的。
在另一具体实施例中,该方法包含:产生一已经加工的基板,此是通过加工一基板中的两个范围的至少一部份,该两个范围是以彼此不同的方式加工;以及,提供该已经加工的基板给至少一附加制程,该至少一附加制程是由以下各项所组成的组群选出:沉积、图样化、蚀刻、清洗、平坦化、及处理。该加工包含使用以下各项中之至少一项改质两个范围的所述部份:多种制程、一加工次序、多项加工条件、以及多项加工次序条件,其中该制程、加工次序、加工条件、以及加工次序条件中的所述至少一项在两个范围的各个部份中是不同的。
本发明的另一方面是针对一种具有至少两个离散区域的基板。在一具体实施例中,各区域包含一导电部份与一电介质部份。该基板在至少一区域的导电部份上有一覆盖层,且在至少一区域的电介质部份上有一遮罩层。在该具体实施例中,该区域中的至少一覆盖层是彼此不同的,或该区域中的至少一遮罩层彼此不同,或该区域中的至少一覆盖层与至少一遮罩层均彼此不同。
在另一具体实施例中,该基板至少有一第一与一第二离散区域,该第一离散区域有至少一使用第一组加工次序与第一组条件改质的范围,且该第二离散区域有至少一使用第二组加工次序与第二组条件改质的范围。该第一组与第二组加工次序之间至少有一制程不同,且该第一组与第二组条件之间至少有一条件不同。
本发明的其他特征、目标及优点对本领域技术人员而言是显而易见的且部份会在下面说明。本专利说明书所引用的资料均并入本文。此外,由于与本文所公开和/或申请的专利主题相关的专利及非专利文献有实质重要性,会提供许多相关的参考资料给本领域技术人员以进一步说明该专利主题。
附图说明
图1A所示为根据本发明的具体实施例的组合式加工次序的整合方法的流程图;
图1B所示为用于组合式加工次序整合的一般方法100-B的流程图,在具体实施例中,其包含部位分离式(site-isolated)加工方法和/或公知加工方法;
图1C所示为用于组合式加工次序之整合的更具体之方法100-C的流程图,在具体实施例中,其包含部位分离式加工方法和/或公知加工方法;
图2A所示为半导体晶圆的上视图,其包含根据本发明具体实施例的原理使用的晶粒阵列;
图2B所示为图2A晶粒阵列中的晶粒的分解图;
图2C所示为图2B单一晶粒的视图,其展示了该晶粒的第一部份与第二部份;
图3A所示为用于湿制程(wet process)的循序组合式加工次序整合的本发明系统的具体实施例,例如用于制造IC及相关物件的湿制程;
图3B所示为图3A所述的加工工具的立体图;
图4A所示为用于本发明加工工具的加工单元(processing cell)的具体实施例的立体图;
图4B所示为在已将加工流体输送到基板的隔离区域之后加工单元与基板接触的视图;
图5所示为用于湿制程的循序组合式加工次序整合的本发明系统的具体实施例的视图,例如用于制造IC及相关物件的湿制程,其中该加工单元由基板的区域移动到区域;
图6A所示为基板的第一区域的视图,其以本发明系统个别加工;
图6B所示为图6A的基板及加工系统,在此于第一区域之后已加工做成第二区域;
图6C所示为图6A与图6B的基板及加工系统,在此已个别加工做成基板的所有区域;
图7A所示为用于本发明加工系统的具体实施例的平行隔离室(parallel isolation chamber)或一阵列的加工单元的整体结构的仰视图;
图7B所示为加上图7A所示的隔离室阵列的平行加工工具的立体图;
图7C所示为用于湿制程的平行组合式加工次序整合的本发明系统的具体实施例,例如用于制造IC及相关物件的湿制程;
图7D所示为用于湿制程的平行组合式加工次序整合的本发明系统的具体实施例,其是利用平行注入装置(parallel dispensing device)的具体实施例;
图7E所示为用于湿制程的平行组合式加工次序整合的本发明系统的另一具体实施例,其是利用一平行注入装置的具体实施例;
图8所示为用于平行加工工具的密封元件的具体实施例的上视图;
图9A所示为基板的具体实施例的上视图,其展示了基板中多个可加工做成具有图7A结构的区域;
图9B所示为用于平行加工基板的多个区域的多个加工单元的结构的另一具体实施例;
图9C所示为基板的具体实施例的上视图,其展示了基板的多个可根据图9B结构加工的区域;
图9D所示为用于平行加工基板的多个区域的多个加工单元的结构的另一具体实施例;
图9E所示为基板的具体实施例的上视图,其展示了基板的多个可根据图9D结构加工的区域;
图10A与图10B所示为两个工作流程,其是用于沉积一遮罩层于一区域的电介质部份以及一覆盖层于一区域的导电部份。
具体实施方式
以下词汇旨在以一般性的意思用于本文中。
“基板”一词在此指有刚性、半刚性、或挠性表面的材料。该基板也可包含作用于另一物质、材料、和/或制程上的物质或材料。在一具体实施例中,该基板可包含(多个)支撑材料(例如,晶圆),其上或内制成一组件或多个组件(例如,测试结构)或附着于一组件。在另一具体实施例中,该基板可包含该材料(等)以及该(等)组件。该基板包含例如适当材料的板体、晶圆、面板和/或盘状物,其上和/或内沉积或形成单元组件,例如集成电路或印刷电路。挠性基板可包含塑胶或聚合材料,例如用于显示器或其他挠性IC应用系统内的挠性材料。在许多具体实施例中,基板的至少一表面实质上为平面,然而在有些具体实施例中适宜的是,实际分开的合成区域会有材料不同的,例如,凹坑(dimple)、井(well)、凸起区域、蚀刻沟槽、或其类似物。在一些具体实施例中,该基板本身包含形成所有或部份加工区域的井、凸起区域、蚀刻沟槽、等等。
“预定区域”一词在此指基板的局部区域,是要用来加工或形成选定材料,在本文的其他替代名词为“已知”区域、“选定”区域、或简称“区域”。预定区域可包含区域和/或一系列预先形成于基板上的规律或周期性区域。预定区域可具有任一方便的形状,例如,圆形、长方形、椭圆形、楔形、等等。因此,在一些具体实施例中,进行各次加工或合成不同材料的预定区域与面积约小于25平方公分,小于10平方公分较佳,小于5平方公分更佳,小于1平方公分更佳,小于1平方毫米更佳,以及小于0.5平方毫米更佳。
本文“辐射”一词指可选择性施加的能源,其包含波长在10-14至104米之间的能源,这包括,例如,电子束辐射、伽玛辐射、X射线辐射、紫外线辐射、可见光、红外线辐射、微波辐射及无线电波。“照射”指施加辐射于一表面或照射导引至一基板的能量。
如本文所使用的,“加工材料”一词在此指各种输送到基板区域供加工用的物质。
“制程”或“加工”一词本文指一组以目的或效果界定的有限个动作、操作、事项、和/或改变。“制程”或“加工”在此用来包含(但不受限于)提供一加工材料至一区域和/或改质一区域。加工特别包含:物理改质、化学改质、电改质、热改质、磁改质、光子改质、以及光分解改质,更具体而言,包含:清洗、表面改质、表面处理、沉积、注入、反应、功能基化,蚀刻、平坦化、化学机械抛光、电化学机械抛光、微影、图样化、植入、辐射、电磁辐射、微波辐射、射频(RF)辐射、热处理、红外线(IR)处理、紫外线(UV)处理、深紫外线(DUV)处理、极紫外线(EUV)处理、电子束处理、以及X射线处理,且更具体而言,包含:电化学沉积、无电镀沉积、物理气相沉积、化学气相沉积、原子层沉积、气相磊晶、液相磊晶、化学束磊晶、分子束磊晶、分子自组装、及蒸镀。加工条件为诸如出现于加工时的温度、时间、压力、材料的相(phase)、数量、成分比、等等之类的条件。“加工次序”在此指一系列以单一顺序和/或进行以达到最终预期结果的制程,例如,以形成或改质结构、测试结构、元件、集成电路、等等。“加工次序条件”为诸如出现于一加工次序中的温度、时间、压力、材料的相、数量、成分比、等等的条件。本文中“组合式加工次序的整合”是用来描述制造诸如集成电路这类元件的如下相关事项:i)评估不同的材料,ii)评估不同的加工条件,iii)评估不同的制程排序及整合(相对于一工具内的模组以及一制造流程内的多个工具)、及其组合。
“元件”一词在此指能够完成一些特定功能的单元。元件可包含电子、生物、和/或机械组件,例如离散电子组件。元件也可包含基板上特殊类型(例如,电子、磁、光、光电、磁电、磁光、分子、等等)的组件(例如,晶体管、电阻、二极管、电容、等等);它可为主动或被动元件。
“结构”一词在此指一个或更多零件和/或元件的排列、组织、和/或配置。该结构可包含拓朴特征(topographical feature),例如孔、洞、线、沟槽、以及测试结构,等等以便于取得制程信息、识别制程问题、以及改善制程与元件性能。测试结构包含元件测试结构(例如,晶体管、电容及二极管)、制程测试结构(例如,4点探针结构、通孔链结构(viachain structure)、连续及隔离结构)、电路测试结构(例如,反相器与环振荡器(ring oscillator))、以及SEM测试结构。
本发明提供多种方法与装置用于组合式研究包含于一常用于制造元件的单一基板的多个区域的加工及加工次序的整合。描述于本文的本发明主要是与集成电路的加工有关,但可立即应用于其他类型的元件的加工及其新材料的研究。一些可用本发明方法加工的基板的类型包含,例如,无图晶圆片(blanket wafter)、有图晶圆片(patterned wafter)、以及包含元件、功能性晶片(functional chip)、功能性元件、以及测试结构的基板。更特别地,可根据本发明方法加工的基板包含(但不受限于):半导体装置、平板直角显示器、光电元件、资料储存装置、磁电子元件、磁光元件、分子级电子元件、太阳能电池、光子元件、以及已封装的元件,或本领域技术人员在阅读本发明公开内容后即明白的其他元件。
在一些具体实施例中,使用湿加工(既基于液体)技术加工基板的区域,其包含,例如,清洗、表面改质、表面处理、及沉积。示范性的清洗制程包含(但不受限于):蚀刻、清除金属污染、清除有机污染、以及清除氧化物。示范性表面改质及预处理制程包含(但不受限于):改质表面化学状态、改质表面键结部位(surface bonding site)、改质表面电荷、改质表面环境、以及使用一或更多抑制、加速、和/或催化反应的材料和/或材料类的改质(可将该材料加入任何有反应成分的结构和/或材料,但不受限于此)。示范性沉积制程包含(但不受限于):经过自组装的单层(SAM)、聚合电解质(polyelectrolyte)、层状聚合电解质(layer bylayer polyectrolyte)、表面活化剂(surfactant)、纳米粒子、等等的有机涂层形成、电化学沉积、以及无电镀沉积。类似的方法可应用于干式(例如,基于电浆、以及气体和/或气相)加工技术,这都已为本领域技术人员所公知。
其上有一阵列已加工区域的所得基板具有各种用途。例如,一旦制备好,可筛选材料具有有用性质的基板。可选地,可筛选结构及元件具有有用性质的已加工区域的基板。此外,可筛选基板用于有利于元件优化、研发、性能、良品率、整合、等等的制程、加工次序,和/或加工次序的整合。而且,一旦制备好,可提供该基板于一或更多其他的制程,例如基板的后续加工和/或将已经加工的基板加入其他组件的制程。因此,已加工区域的阵列在单一基板上较佳。通过加工单一基板上的区域阵列,可更容易进行及有效地筛选该阵列具有有用性质的区域。
可筛选的性质包含,例如,光学性质、化学成分、化学反应性、电气性质、物理性质、磁性质、热性质、结构性质、以及机械性质。更特别的是,可筛选的性质包含,例如材料位置、材料分布、材料厚度、材料阶梯覆盖性(material step coverage)、材料连续性、用于良品率、通孔链良品率(via chain yield)、线路良品率(line yield)、通孔电阻(via resistance)、线电阻、开尔文电阻(Kelvin resistance)、漏电、以及电容的参数测试、用于工作频率、切换速度、功率消耗、迁移率、跨导、驱动电流、临界电压、电容、电阻、基板效应(body effect)、通道掺杂、次临界性(sub-threshold behavior)、以及电荷密度的元件测试、以及用于应力迁移、电致迁移、偏压热应力、热应力、机械应力、至少一环境参数的环境应力(environmental stress)、以及依时介电崩溃特性的可靠度测试。其他的性质包含:导电性、超导性、热导性、异方性(anisotropy)、硬度、结晶度、光学透明度、磁电阻、渗透性、频率倍增(frequency doubling)、光发射(photoemission)、消顽磁性(coercivity)、临界电流、或本领域技术人员阅读本发明公开内容后即明白的其他有用的性质。重要的是,有各样加工条件的阵列的加工及筛选使得能够评估具有新物理性质、新制程、新制程条件、新加工次序、新加工次序的整合、等等的新组合物,以便使用于诸如制造晶片这类领域。任何经发现可改善当下材料/制程的制程随后可做大规模的加工。显然对本领域技术人员而言,一旦用本发明方法鉴定后,可用各种不同的方法以大规模或批次的方式将该有用的材料/加工/加工次序的整合加工成大体具有相同的性质。因此,本文所述的方法及系统可用于制程以完成组合式加工次序的整合且不受限于材料/制程的特征化。
在本发明的一些具体实施例中,多种方法用来分析制程步骤或顺序的变化,例如微影步骤、干蚀刻步骤、沉积步骤、或CMP。例如,如本领域技术人员所熟知的,CMP制程经常用来平坦化在多阶沉积制程期间逐步建立的结构。这些结构可用来作为嵌入式互连(damasceneinterconnect)、导电塞柱(conductive plug)、或用于其他目的。CMP制程对铜金属化很重要,因为铜不容易干蚀刻(蚀刻成品为非挥发性),但使用CMP则容易加工。不过,当大幅改变电路布局的密度、间距、以及或水平高深宽比(长度:宽度)或在某些CMP制程条件下时,CMP制程可能通过铜区凹陷(dishing)(导致开路)或铜弄脏(copper smearing)(导致短路)而将有功能性的电路部份磨掉。本发明系统能够研究制程(例如,CMP制程)以及用于在CMP之前加工区域的制程的变化,以便可最佳化制程条件而以具有显著成本效益的方式及时克服前述问题。
此外,例如,用于微影制程的抗蚀层需要愈来愈小的尺寸。对于100纳米以下特征尺寸的图样转移,线边缘的粗糙程度变的更加重要。本文所述的本发明方法及系统可用来最佳化实现平滑图样转移所需要的化学作用与制程和/或制程次序。本发明的方法及系统也可应用于找出新型材料以及改善晶片制程中所使用的材料的制程条件,例如阻障层、粘着层及种子层。
以下参考附图进一步详述本发明的细节,其中附图中类似的元件用相同的元件符号表示。
一般而言,一阵列的区域的加工是通过输送多种加工材料至一基板上的预定区域和/或使该预定区域改质。图1A的流程图是根据本发明的一具体实施例的组合式加工次序整合的方法。该实施例可利用会进行供分析的预期制程的加工工具(可为或不是由离散单元模组组成以便一起进行有效单元制程的整合工具)。在一具体实施例中,该加工工具可在在内含于单一单石基板的单独区域内以离散的方式完成制程,例如用于制造IC的300毫米晶圆。提供该基板于系统100,且以离散(隔离较佳)的方式予以加工(以循序、平行、或循序-平行的模式)由此以相互不同的方式加工基板的至少两个区域(步骤110)。以上述组合方式加工的基板视需要也可以熟知方式用至少一制程步骤加工于之前(步骤120)和/或之后(步骤130),由此整个或大体整个基板有相同的加工条件。这使得所述的组合式加工方法/组合式加工次序的整合方法可用于建立(多个)末端元件、集成电路、等等所需制造流程中的预期的分段(segment)。然后,已加工的区域(例如产生的元件或元件一部份)可使用熟知的分析方法测试相关的性质(步骤140),例如用于测试诸如良品率、通孔电阻、线电阻、电容、等等这类性质的参数测试和/或用于测试诸如应力迁移、电致迁移、偏压热应力、依时介电崩溃特性、以及本领域技术人员所公知的相关测试这类性质的可靠度测试。可同时、顺序、或以平行-循序的方式测试已加工的区域,在此,同时测试第一多个区域,接着同时测试第二多个区域。在组合式加工次序的整合的方法之一或更多替代具体实施例中视需要进行测试(步骤140)。
一具体实施例的组合式加工次序的整合是使用会完成一个或更多制程的加工工具(本文称为部位分离式加工工具)。在一具体实施例中,部位分离式加工工具以离散、隔离的方式在基板的单独区域(例如,将基板的至少两个区域加工成彼此不同)内加工基板(以循序、平行或循序-平行的方式)。在加工一阵列的区域时,如本文所述,使用任何数目的部位分离式加工制程或次序结合任何数目的公知加工制程或次序,可将加工材料输送到基板上的区域(包括预定区域)和/或可改质区域(包括预定区域)。
例如,在本文组合式加工次序的整合下的方法是由从以下各项所组成的组群选出的至少一第一制程取得基板:沉积、图样化、蚀刻、清洗、平坦化、植入、及处理。该方法是通过以不同于该基板的至少一其他区域的方式加工该基板的至少一区域而产生一已加工的基板。该加工包含:改质该至少一区域,其中改质包含以下各项中的至少一项:物理改质、化学改质、电改质、热改质、磁改质、光子改质、以及光分解改质,其中该加工形成至少一阵列以不同方式加工的区域于该基板上。在一具体实施例中,前述加工包含使用以下各项中的至少一项改质:材料、加工条件、加工次序、加工次序整合、以及加工次序条件。在另一具体实施例中,提供前述已加工的基板于从以下各项所组成的组群选出的至少一附加制程:沉积、图样化、蚀刻、清洗、平坦化、植入、及处理。
如另一实施例所述,在组合式加工次序的整合下的方法是通过以不同于该基板的至少一其他区域的方式加工该基板的至少一区域而产生一已加工的基板。该加工包含:改质该至少一区域,其中改质包含以下各项中的至少一项:物理改质、化学改质、电改质、热改质、磁改质、光子改质、以及光分解改质,其中该加工形成至少一阵列以不同方式加工的区域于该基板上。该方法以提供该已经加工的基板给至少一附加制程继续,该至少一附加制程是由以下各项所组成的组群选出:沉积、图样化、蚀刻、清洗、平坦化、植入、及处理。在一具体实施例中,前述加工包含使用以下各项中的至少一项改质:材料、加工条件、加工次序、加工次序整合、以及加工次序条件。
图1B的流程图为用于组合式加工次序的整合的一般方法100-B,在一具体实施例下其包含部位分离式加工方法和/或公知加工方法。以下为在本文具体实施例下加工次序的一实施例:使用公知制程N加工基板,然后使用部位分离式制程N+1加工该基板,然后使用部位分离式制程N+2加工该基板,然后使用公知制程N+3加工该基板,然后进行E-测试(例如,电气测试)。以下为在本文具体实施例下加工次序的另一实施例:使用部位分离式制程N加工该基板,然后使用部位分离式制程N+1加工该基板,然后使用公知制程N+2加工该基板,然后使用部位分离式制程N+3加工该基板,然后进行E-测试。以下为在本文具体实施例下加工次序的另一实施例:使用部位分离式制程N加工该基板,然后使用公知制程N+1加工该基板,然后使用部位分离式制程N+2加工该基板,然后使用公知制程N+3加工该基板,然后进行E-测试。根据方法100-B可完成各种其他的加工次序。因此,组合式加工次序的整合产生例如包含一晶粒阵列的半导体晶圆200,其包含多个晶粒202,其可为含有预期的集成电路的测试晶粒和/或实际成品晶粒。可使用上述的组合式加工次序的整合方法加工和/或产生无图晶圆片、有图晶圆、元件、功能性晶片、功能性元件、测试结构、半导体、集成电路、平板直角显示器、光电元件、资料储存装置、磁电子元件、磁光元件、分子级电子元件、太阳能电池、光子元件、以及已封装的元件。可将该组合式加工次序的整合应用于整个制造流程中任一预期的分段(或多个)和/或部份(或多个)。若需要和/或想要在制造流程内于各个制程步骤和/或多个序列的制程步骤之后,可进行包含电气测试的特征化。
图1C的流程图为用于组合式加工次序的整合的更具体的方法100-C,在一具体实施例下其包含部位分离式加工方法和/或公知加工方法。以下为在本文具体实施例下加工次序的一实施例:使用公知预清洗加工该基板,然后使用部位分离式分子遮罩(Molecular Mask)加工该基板,然后使用部位分离式无电镀封帽(Electroless Cap)加工该基板,然后使用公知剥除及清洗(Strip and Clean)加工该基板,然后进行E-测试。以下为在本文具体实施例下加工次序的另一实施例:使用部位分离式预清洗加工该基板,然后使用部位分离式分子遮罩加工该基板,然后使用公知无电镀封帽加工该基板,然后使用部位分离式剥除及清洗加工该基板,然后进行E-测试。以下为在本文具体实施例下加工次序的另一实施例:使用部位分离式预清洗加工该基板,然后使用公知分子遮罩加工该基板,然后使用部位分离式无电镀封帽加工该基板,然后使用公知剥除及清洗加工该基板,然后进行E-测试。根据方法100-C可完成各种其他的加工次序。
在一些本发明的方法中,其将加工材料输送到基板上的预定区域,且使用一些不同的工艺路线进行反应。使用,例如,基于溶液的合成技术、光化学技术、聚合技术、模版导向合成技术、磊晶成长技术、用溶胶-凝胶制程、用热、红外线或微波加热、用锻烧、烧结或退火、用热液法(hydrothermal method)、用通量法、并由通过溶剂气化而结晶、等等,使加工材料反应。本领域技术人员可立即明白还有其他可用于使相关加工材料反应的其他有用反应技术。
由于以相互独立的方式加工基板的区域,所以可独立控制不同区域的加工条件。同样地,加工材料量、反应物溶剂、加工温度、加工时间、加工压力、反应淬火的速率、加工材料的沉积次序、加工次序的步骤、等等可依基板的区域不同而有所不同。因此,例如,若是探究材料时,将一加工材料输送到可相同或不同的第一与第二区域。如果输送到第一区域的加工材料与输送到第二区域的加工材料相同,可以相同或不同的浓度提供此一加工材料于基板上的第一与第二区域。这对输送到第一第二区域、等等的附加加工材料也成立。输送到第一第二区域的加工材料可与输送到第一第二区域的附加加工材料一样或不同,如果相同,可以相同或不同的浓度提供给基板上的第一与第二区域。此外,在基板上的给定预定区域内,可以均匀或梯度的方式输送该加工材料。如果以相同的浓度输送同样的加工材料到基板的第一与第二区域,则该区域的加工条件(例如,反应温度、反应时间、等等)可随着区域而有所不同。可改变的参数包含,例如、材料量、溶剂、加工温度、加工时间、实施加工时的压力、实施加工时的大气压力、制程淬火的速率、沉积材料的顺序、等等。本领域技术人员会明白还有其他可改变的加工参数。
此外,在本发明一具体实施例中,提供一种方法供形成至少两个不同阵列的材料,此是通过以大体相同的浓度输送相同的加工材料到具有不同表面(例如,电介质材料表面与导电表面)的第一及第二基板上的对应区域,以便使IC晶片上有不同的区域部份,之后,基板上的加工材料经受第一组加工条件。使用此方法,可研究加工参数的效应或各种基板表面上的材料,接着,加以优化。
基板
本发明方法是用来加工在已知位置处的一阵列的区域,在单一基板表面上较佳。本质上,任何可能的基板都可用于本发明。基板可具有任何方便的形状,例如圆盘状、方形、球形、圆形、等等。平坦的基板较佳,但可采取各种其他的表面结构。例如,该基板可包含其上可进行组合加工的凸起或凹陷区域。基板及其表面形成刚性支撑较佳以便在其上进行本文所述的加工。基板可为各式各样材料中的任一种,包括,例如,聚合物、塑胶、耐火玻璃、石英、树脂、硅、二氧化硅或基于二氧化硅的材料、碳、金属、无机玻璃、无机晶体、薄膜(membrane)、等等。本领域技术人员审阅本发明公开内容后会立即明白其他的基板材料。固体基板上的表面可由与基板相同或不同的材料构成,既,基板可涂上或包含不同的材料。此外,基板表面在其上可包含多个结构或元件。本领域技术人员会明白最合适的基板以及基板-表面材料将取决于待进行的制程以及在任何给定情况下所做的选择。
在一些具体实施例中,基板上的预定区域或该区域之一部份,因而,每次加工的面积小于约25平方公分,特别是小于10平方公分,更特别的是小于5平方公分,更特别的是小于1平方公分,更特别的是小于1平方毫米。
必须经常要防止加工个别区域时所使用的加工材料移动到邻近的区域。简言之,这可通过在基板区域之间空出数量充分的空间使得各种加工材料不会在区域之间相互扩散来确保。此外,这可通过在加工期间提供适当的阻障层于基板的各个区域之间来确保。在一方法中,一机械装置或物理结构在基板上界定各种区域。例如,墙状物或其他物理阻障层可用来防止个别区域的材料移动到邻近的区域。在合成完成后可移除这种墙状物或物理阻障层。本领域技术人员会了解,有时在筛选材料阵列之前移除墙状物或物理阻障层是有利的。
在其他具体实施例中,可完成加工而不需实际接触基板的阻障层。例如,当改质面积大致小于和/或等于基板上的相关离散区域的尺寸时,雷射、放射灯、紫外线辐射源、其他“点状”来源可用来以可定址部位的方式加工多个区域。在另一具体实施例中,物理阻障层可用来实质地筛选和/或限制加工于预期的(多个)区域和/或(多个)区域的(多个)部份,其中物理阻障层不会实际接触基板。例如,物理阻障层可用来实质地阻隔和/或限制加工于某些(多个)区域和/或(多个)区域的(多个)部份。例如,筛网(例如遮罩或活门)可用来阻隔例如PVD(亦即,溅镀)或蒸镀源的气流通量。不透明及透明的遮罩可用来使某些辐射通过透明区域以便在基板的特定区域完成加工。在另一具体实施例中,气流,隋性气流较佳,例如氩(Ar),可用来筛选出气体试剂和/或限制试剂的浓度由此由某些区域有效地筛选出试剂的效应。在此方式中,可以不同的方式加工基板的特定区域而不需与基板连系的物理阻障层。这种方法特别通信基于连续式气相真空的表面运动制程,例如原子层沉积及其各种形式(例如,离子、辐射及电浆诱导/增强式)。
一些可根据本发明方法加工的基板包括,例如,无图晶圆片、有图晶圆片、以及包含元件、功能性晶片、功能性元件、及测试结构的基板。更具体言之,可根据本发明方法加工的基板包含(但不受限于):半导体装置、平板直角显示器、光电元件、资料储存装置、磁电子元件、磁光元件、分子级电子元件、太阳能电池、光子元件、以及已封装的元件,或本领域技术人员审阅本发明公开内容后即明白的其他元件。
如以下更完整说明所描述的,离散区域或其部份内可配置和/或加工做成各种不同类型的元件或结构,例如通孔链(via chain)与导线。该结构也可包含简洁的测试元件,例如设计成可分析特定制程步骤(例如,化学机械研磨)的接触阵列及元件。
在内含于图2A单一单石基板200的单独区域内以离散的方式进行该区域的加工较佳,在一具体实施例中该单石基板200为用于制造IC的300毫米晶圆。单独区域202的数目通常大于两个,且更具体而言,区域的数目会与晶圆上的晶粒数相对应。
图2A与2B为一包含一晶粒阵列的半导体晶圆200,该晶粒阵列是根据本发明一具体实施例的原理使用。如图2A所示,该基板200可由多个可为含有预期的集成电路的测试晶粒和/或实际成品晶粒202构成。
可以行列方式布置晶粒202,如图2A所示。如图2C所示,其为3个不同的示范类型的晶粒,各个晶粒202的形状可为方形或长方形,且经结构成具有一些部份,既,第一部份204与第二部份206。在本发明的一些具体实施例中,只加工各个区域202的第一部份204。
此外,如图2C所示,基板的各个区域202和/或基板200各区域202的各个部份204、206包含至少两个结构或元件,更特别的是至少4个结构或元件,且更特别的是至少6个结构或元件。在一些具体实施例中,在基板200上的各个区域或各个区域的部份中,各个区域202或各个区域的部份204、206中的多个结构均相同。结构或元件表示半导体制程中各种步骤所构成的结构。每一部份204、206可包含一或更多组群根据其的设计以预定方式布置的结构。此外,位于各个区域的结构为测试和/或成品元件结构较佳。
在一些具体实施例中,单一基板有至少4个以不同方式加工的区域,更特别的是至少10个以不同方式加工的区域,更特别的是至少50个以不同方式加工的区域,且更特别的是至少100个以不同方式加工的区域。单位面积的区域密度会大于0.01区域/平方公分,更特别的是大于0.05区域/平方公分,更特别的是大于0.1区域/平方公分,且更特别的是大于0.5区域/平方公分,且更特别的是大于1区域/平方公分。
如先前所述,平坦的基板较佳,但可采取各种其他的表面结构。不论基板表面的结构为何,最好避免各个个别区域或其部份的加工影响到邻近待加工的区域或其部份。简言之,这可通过在基板区域之间空出数量充分的空间使得各种材料不会在区域之间相互扩散来确保。此外,这可通过在基板各种区域之间提供适当的阻障层而使区域彼此隔离来确保。一机械装置或物理结构(可能会与基板接触或不会)可用来界定基板上的各种区域。例如,墙状物或其他物理阻障层(在一些具体实施例中,加工后可移除)可用来防止个别区域中的材料移动到邻近的区域。
输送加工材料的方法
在本发明的一些具体实施例中,其将加工材料输送到各个区域内。使用各种输送技术可达成此目的。适合本发明方法的输送技术可包含,例如,使用薄膜沉积技术涉及使用配料机(dispenser)的技术。
结合隔离或光微影技术的薄膜沉积技术可用来沉积薄膜于基板的预定区域上。此类薄膜沉积技术通常分成以下4类:蒸发方法(evaporativemethod)、辉光放电法(glow-discharge process)、气相化学法(gas-phasechemical process)及液相化学技术。包含于该类别的有,例如,溅镀技术、喷涂技术、雷射剥离技术、电子束或热蒸镀技术、离子植入或掺杂技术、化学气相沉积技术、以及其他用于制造集成电路的技术。所有这些技术都可用来沉积高度均匀各种材料的层,既,薄膜,于基板的选定区域上。关于可用于本发明方法的各种薄膜沉积技术的概貌,请参考,例如,薄膜沉积制程及技术手册,Noyes Publication(1988),其并入本文作为参考资料。
如美国专利第5,985,356所公开的,使用蒸发方法,例如结合物理遮罩技术的分子束磊晶可将各种材料的薄膜沉积于基板上,其公开内容全部并入本文作为参考资料。热蒸镀或真空蒸镀法通常有以下的连续步骤:(1)通过煮沸或升华靶材产生蒸气;(2)由源头输送该蒸气于基板;以及,(3)使蒸气在基板表面上凝结成固态薄膜。蒸发方法可使用的蒸发物(亦即,靶材)的广大范围涵盖不同的化学反应和蒸气压力,因此,有各种各样的来源可用来蒸发靶材。此类来源包含,例如,电阻加热丝状物、电子束;通过导电、辐射或射频诱导加热的坩锅;电弧、爆炸线(exploding wire)及雷射。在本发明的一些具体实施例中,是以使用雷射、丝状物、电子束或离子束为来源完成使用蒸发方法的薄膜沉积。使用蒸发方法、通过不同的物理遮罩连续数回沉积在基板上会产生以不同方式加工的区域阵列。
除了蒸发方法以外,在基板上沉积各种材料的薄膜可使用辉光放电制程及系统,例如溅镀,或溅镀沉积法,这些包括射频/直流辉光放电电浆溅镀、离子束溅镀、二极体溅镀、以及结合物理遮罩技术的反应溅镀。如美国专利第5,985,356号所公开的,使用溅镀或其他辉光放电技术及系统、通过不同的物理遮罩连续数回的沉积在基板上会产生以不同方式加工的区域阵列。
除了蒸发方法、溅镀技术以外,如美国专利第5,985,356所公开的,使用结合物理遮罩技术及系统的化学气相沉积技术在基板上可沉积各种反应物的薄膜。
除了蒸发方法、溅镀及化学气相沉积以外,使用一些不同的机械技术,结合物理遮罩或隔离技术,在基板上可沉积各种反应物的薄膜。此类机械技术包括,例如,喷涂、旋涂、浸涂及排液(dipping and draining)、平涂(flow coating)、辊涂(roller coating)、压力幕涂法(pressure-curtain coating)、刷涂、等等。可用于沉积薄膜的喷涂机包括,例如,超声波喷嘴喷涂机、空气雾化喷嘴喷涂机以及雾化喷嘴喷涂机。在超声波喷涂机中,碟状陶瓷压电转变器(piezoelectrictransducer)将电能转换为机械能。该转变器是以高频讯号的形式作为组合式振荡器/放大器的电源供应器接收电子输入。在空气雾化喷涂机中,喷嘴混合空气流及液体流以产生完全雾化的喷雾。在雾化喷涂机中,喷嘴使用加压液体的能量使液体雾化,接着,产生喷雾。使用机械技术(例如,喷涂)、通过不同的物理遮罩及隔离技术的沉积会在基板上产生以不同方式加工的区域阵列。
除了上述薄膜技术以外,可用配料机以微滴或粉末的形式输送加工材料至单一基板。
在一些具体实施例中,本发明可使用常用于喷墨印刷领域的配料机。此类喷墨配料机包含,例如,脉冲压力型、气泡喷墨型及狭缝喷墨型。
此类喷墨列表机通过仅用溶液或粉末换掉油墨而做轻微的改质。例如,王等人,欧洲专利申请案第260 965号,在此并入本文作为参考资料,描述使用脉冲压力型喷墨列表机涂上抗体(antibody)于固相担体(solidmatrix)。
可用于本发明的脉冲压力型油墨点滴配料机的一具体实施例在美国专利第5,985,356号中有描述。本领域技术人员应了解,只做轻微改质的话,也可使用气泡喷墨型以及狭缝喷墨型的喷墨列表机输送材料至基板上的预定区域。此外,本领域技术人员应了解,可使用有多个喷嘴的喷墨列表机以输送多种材料至基板上的预定区域。此外,随着喷墨列表机领域的改进,此类改进也可用于本发明方法。
使用前述技术,可顺序或同时将加工材料输送到基板上的预定区域。在一具体实施例中,加工材料同时输送到基板上的单一预定区域或者是可选地输送到基板上多个预定区域。例如,使用有两个喷嘴的配料机(例如,喷墨配料机),可同时输送两种不同的加工材料到基板的单一预定区域。可选地,使用相同的喷墨配料机,可同时输送一加工材料到基板上两个不同的预定区域。在这种情况下,可输送相同的加工材料或者是两种不同的加工材料。如果输送相同的加工材料到两个预定区域,可以相同或者是不同的浓度输送。同样,例如,使用有8个喷嘴的配料机(例如,喷墨配料机),可同时输送8种不同的加工材料到基板上的单一预定区域,或者是可选地,可同时输送8组加工材料(相同或不同)到基板上的8个预定区域。
本领域技术人员应了解,前述输送技术旨在图示说明而非限定将加工材料输送到基板的方法。也可使用其他的输送技术(例如,模印(stamping)、辊涂、或其他本领域技术人员所公知及使用的印刷方式。
加工工具
本发明的加工系统包括一被设计为可个别加工基板的各个区域的加工工具。在本发明的一具体实施例中,该加工工具被设计为可供输送加工材料至基板德该区域,其中输送使用一部份或完全自动化的溶液输送系统,其包含一加工单元以及与其相关的溶液输送系统、机械人及电子设备。
图3A为一用于湿制程的循序组合式加工次序的整合的本发明系统的具体实施例,例如用于制造IC及相关物件的湿制程,其中用于完成加工步骤或加工次序的加工单元可以离散的方式步进到一基板(例如,晶圆)的多个预期位置,以每一晶粒位置的方式平移基板较佳。做成该单元以便完全涵盖各个区域,例如,晶粒,或各晶粒的第一部份,但不会干扰邻近的区域,例如,晶粒或部份晶粒。
图3A为用于加工基板区域的加工系统的一具体实施例。在该系统中,加工单元300对应至第一区域,例如单一单石基板302(例如,300毫米晶圆)上的个别晶粒位置。该加工单元300(其以一框架301(图示于图3B)固定且视需要悬挂于弹簧307)可用来以相较于基板302的其他区域为特殊的方式加工基板302上的单独区域。该加工单元300也可用来进行一单独序列的单元加工。在一具体实施例中,该基板302位于平台304(例如,X-Y-Z可平移平台)上,其可固定基板302。定位及对准技术可用来对准及定位基板302,由此对准该加工单元300且与一对应区域(例如,基板302上之一晶粒)接触。使用定位销,结合步进马达、或光学对准、和/或其他常见可使基板302与加工单元300相对移动的技术可达成此目的。密封元件306(例如,合成橡胶密封),例如,O型环,可用来形成一在加工单元300与基板302之间的密封于这两个元件接触时,以基板的区域与基板的其他区域隔离。该合成橡胶密封可由诸如全聚氟醚(Kalrez)、氟橡胶(Viton)或凯悦(Chemrez)这类的材料构成,其经选定对加工环境有化学惰性和/或稳定性。该密封设计成当与基板接触时,待加工的区域会与其他待加工区域隔离。在此特殊实施例中,平台304经动力化以便能够使基板302在X-Y方向移动以使相关区域与加工单元300对准且垂直移动直到可完成密封。用一通过加工单元300输送加工流体314的输送系统308可以循序的方式实现在加工单元300内的注入、灌注(placing)、加工、等等。视需要,加工单元300包含:一真空管线316,其用于在加工后移除残留基板302区域的加工流体和清洗溶剂(rinse solvent);一清洗管线318,其系与一用于清洗基板302已加工区域的清洗溶剂源(未示出)有流体沟通;和/或,一冲洗气体源(例如,氩或氮,未示出),其与一排气管线317(图示于图4B)有流体沟通用于在加工之前、期间、和/或之后导入气体于基板302的区域。可将该排气管线317设计成可通过加工流体导入气体加工单元(其长度足以使管线出口浸入加工流体)或可导入气体于加工单元的周边(其长度使得管线出口不在加工流体内)。真空管线316与清洗管线318被设计为可移除且通过加工单元300输送流体到基板被隔离的区域。为了保持清洁室类型的环境,加工单元300与基板302位于视需要可予以密封和/或清洗的较小环境320内较佳。在一些具体实施例中,较小环境320是用净化气体(purge gas)(例如,氩或氮)清洗。在另一具体实施例中,最好控制较小环境的氧气量以防止在基板加工期间基板和/或反应物的氧化,诸如此类。氮、氩、氦、合成气体(forming gas)、以及其他合适的冲洗气体可用来在较小环境320内维持低氧浓度。同样也可控制较小环境320之外的环境321。
加工单元300也可有一加热元件322,其被埋设于单元300的墙内(未示出)或单元300外的四周,以便能够加热加工流体和/或基板302。在另一具体实施例中,可加热平台304以加热基板302。
加工单元300中也可有一搅拌机构319(图示于图4B)以利反应作用。例如,物理搅杆、基于磁性的搅拌、基于气体的搅拌、基于振动的搅拌(例如,声处理)、及其类似物可用来局部搅拌相关的加工区域。此外,经由平台304以旋转、振动、等等的方式可全域搅拌基板。
图3B为图3A加工工具无基板302或输送系统308的立体图。
在一具体实施例中,如图4A所示,加工单元300为管状结构,其内径与待隔离基板302的区域或部份区域的尺寸相符合。在一具体实施例中,加工单元300的内径是在5至50毫米之间,更特别的是在10至30毫米之间,且更特别的是在10至20毫米。本领域技术人员知道形状并不具关键性,且各种结构都在本发明的范畴内。选定用于制成加工单元300的材料对制程化学及环境有化学惰性及稳定性较佳,例如,特氟纶或石英。视需要,加工单元也可包含一插入物(未示出)。可将该插入物设计成可用完即可抛弃的且视需要设计成可用于特定类型的加工。
如图4B所示,当加工单元300与基板302接触时,通过输送系统探针310将加工流体314输送到基板302中已被隔离的区域。在一具体实施例中,该加工单元在其上表面以例如一间隔体(septum)311密封。在输送加工流体于加工单元300时,探针310刺穿该间隔体311。密封元件306会防止加工流体314流出被隔离的区域。在一具体实施例中,加工系统的加工单元300被设计为可保存10微升至10,000微升之间,更特别的是在100微升至5,000微升之间,且更特别的是在500微升至2,000微升之间。
在另一具体实施例中,如图5所示,基板302不是在平移平台上,反而是,加工单元300包含一支撑臂体522、一用于提供加工单元300三维运动的平移工作站(未示出)、以及一微处理器(未示出),例如电脑,其系用于控制加工单元300在不同空间位址之间的三维运动。在一具体实施例中,支撑臂体522为一XYZ机械手臂较佳,特别是例如Cavro ScientificInstruments,Inc.(Sunnyvale,CA)所出售的。在此具体实施例中,加工单元300的平移是以基板302的区域为单位。
如3A、5、7C及7E图所示,输送系统308(例如,自动输送系统)与输送方法(例如,自动输送方法)可用来将加工材料(例如,加工流体)输送到基板302的隔离区域以便加工该区域。在一具体实施例中,自动输送系统308可包含:一可移动探针(针体)310,其系通常安装于一支撑臂体312上;一平移工作站(未示出),其用于提供探针310的三维运动;以及,一微处理器(未示出),例如电脑,其用于控制探针310在不同空间位址之间的三维运动。自动输送系统308也包含一个能让用户编写有关探针运动及操控的程序于微处理器的用户界面(未示出)较佳。探针310有一界定一空腔的内表面与一用以在该空腔的一加工流体源314有流体沟通的入口。在一具体实施例中,探针的加热使用一电阻式温度控制元件或流体热交换器型温度控制元件,例如美国专利第6,260,407号所公开的,其全部公开内容并入本文作为参考资料。也将探针310设计成可与加工单元300有流体沟通。支撑臂体312为XYZ机械手臂较佳,特别是例如Cavro ScientificInstruments,Inc.(Sunnyvale,CA)公司所出售的。为了改善高速时操作的平滑度,此等XYZ机械手臂有基于梯度变动的运动较佳,而非基于步阶函数的变动(step-function variation),且为皮带驱动较佳,而非轴驱动。自动输送系统308进一步可包含:一或更多泵(未示出),注射泵(syringe pump)较佳,其用于抽取和/或排出流体,例如液体;以及,相关的管线(未示出)使在泵、探针310、液体(例如,溶剂)贮存所315之间有流体沟通。此外或可选地,泵结构可使用例如蠕动泵(peristalticpumps)、真空泵或其他动力提供构件。
操作时,自动输送系统308的微处理器可加以编程为可控制自动输送系统308从形成于样品盘中的流体容器315(例如,样品槽)抽取加工流体314(例如,反应物)送到输送探针310,且随后导引探针310到加工单元300用以通过加工单元300输送流体到基板302中已隔离的区域。自动输送系统的微处理器包含一用户界面,其可被编程以便改变基板302多个区域的加工条件。
在一些具体实施例中,在输送(多种)加工材料于基板的第一区域之后,若有的话,可排出流体残留部份仍在自动输送探针310空腔内,例如送到废弃物容器。此外或可选地,在此时间间隔可清洗自动输送探针。以自动的方式清洗自动输送探针可包含用探针可取得的溶剂源冲洗探针310的空腔,然后将溶剂排出到废弃物容器。视实际需要,可重复溶剂的抽取及排出一或更多次,以有效限制加工第一与第二区域之间的交叉污染程度达到可接受的水准。作为替代或附加的清洁方式,可将探针浸入清洁溶液且在其中移动多次有有效清洗探针的外部及其空腔的残留材料。可进行排除步骤和一或更多清洁步骤,且予以自动化较佳。尽管排除及清洗步骤大体较佳,对于样品交叉污染程度少而可接受的加工处理则不需要清洗。
请参考图6A至C,以下描述自动加工系统的操作。在使加工单元300与基板302接触以使基板302的区域或一部份的区域600与基板602的其他区域隔离,将输送系统置于加工单元300的上方,且启动泵使得位于探针310空腔内的加工流体流动通过加工单元300且聚集到在加工条件下以加工单元300隔离的基板302的区域600。加工后,经由真空管线316移除位于加工单元300内的残留流体,视需要经由清洗管线318清洗该区域,且视需要清洗输送系统308且移动到下一个指定要加工的区域602(如图6B所示)。在本发明的一具体实施例中,在加工单元300移动到下一个区域602之前,在第一区域600中,输送多个加工流体和/或进行多个加工次序。在一具体实施例中,一起和/或在清洗之后,使用一冲洗气体。例如,可使用结合氮冲洗气体的清洁或清洗流体(例如,异丙醇)以完成清洁和/或清洗/干燥次序(例如,以清除或控制浮水印之形成)于输送某些加工流体至区域之间或者是之后。加工单元可加上一冲洗气体分布管317以便完成局部分布冲洗气体于相关的区域。在一具体实施例中,个别加工基板的所有区域或所有区域中的一部份由此以彼此不同的方式加工该区域,如图6C所示。
图7A、7B、7C、7D和7E为本发明用于平行加工多个区域的一些具体实施例,例如用于制造IC及相关物的湿制程的组合式加工次序的整合。图7A的仰视图为整体结构700所示加工单元的集合,与单一单石基板(例如,300毫米晶圆)内的个别晶粒的位置或部份个别晶粒的位置相对应较佳。该单元的横截面形状不具关键性。例如,如图7A所示,该加工单元可为方形的设计。在其他具体实施例中,结构700的加工单元可具有圆形的横截面。
在一些具体实施例中,结构700被设计为可容纳一密封元件用于在加工期间产生一在结构700与基板之间的密封。在一具体实施例中,结构700包含一用于容纳单一密封706的凹槽701,如图8所示,该凹槽701被设计为可在结构700各个加工单元的四周提供一密封元件。在另一具体实施例中,结构可使用多个供结构的组群单元或个别单元用的密封。
如上述,对于使用单一加工单元的具体实施例,结构700也可包含供各个加工单元用的插入物。可将该插入物设计成用完即弃型且视需要设计成可用于特定类型的加工。以此方式,通过在结构的不同单元中使用不同的插入物可在不同的区域上进行不同的加工。
结构700的各个单元可用来以特殊的方式加工基板302上的单独区域902,如图9A所示。各个单独部位经隔离的单元也可用来进行一单独次序的单元加工。图7B为多重加工单元阵列700与一能固定单石基板702的平台704配对的具体实施例。定位及对准技术可用来对准及定位该单元阵列700使得阵列与基板302上各个对应晶粒对齐。使用定位销,结合步进马达、或光学对准、和/或其他常见可使基板302与多重加工单元阵列相对移动的技术可达成此目的。
与各个单独单元相对应的诸如个别合成橡胶密封之类的密封元件706(例如O型环)或预成形单体合成橡胶密封可用来在加工单元阵列700与基板302接触时形成密封。该合成橡胶密封706由诸如全聚氟醚(Kalrez)、氟橡胶(Viton)或凯悦(Chemrez)这类的材料构成较佳,其经选定对加工环境有化学惰性和/或稳定性。该密封元件706被制作成与多重加工阵列700相符合(例如于凹槽701中)且被设计为当与基板302接触时,基板302的各个离散区域会与其他区域或其部份隔离。在此特殊实施例中,平台经动力化以便能够使基板302垂直移动直到可完成密封。使用如以上图3A具体实施例所述的循序配料机308或如图7D所示以平行方式用多个该配料机708可完成各个单元内的注入、灌注、加工、等等。
在一具体实施例中,当加工个别区域的相对时序变的很重要时,平行配料较佳。在一具体实施例中,这可用多个配料机708实现,如图7D所示。在另一具体实施例中,这可通过提供多个注入单元(dispensingcell)716完成。该注入单元716可为分开的单元或单一结构(例如,方块)的一部份。该注入单元716位于该加工单元700的上方且提供一位置供处理待输送流体和/或先行混合和/或以其他方式处理于输送到该加工单元700之前。在一些具体实施例中,加工流体输送到该注入单元716直到每一注入单元含有待输送的流体。然后,可打开一阀阵列718由此同时输送加工流体到所有待加工的区域。视需要,可将加热元件(未示出)埋设于该注入单元716的墙内,或埋设于该加工单元以使全域加热该加工流体314和/或该基板。该基板本身也可直接加热(例如在炉中或由其他的外部热源,例如雷射或紫外线灯)或经由加热平台(例如通过使用电阻或其他适当的加热机构)。选定用于制造多重加工单元阵列的材料对加工环境有化学惰性和/或稳定性较佳。
图7C、7D和7E的具体实施例也可视需要包含如图3A或图4B具体实施例所述的真空及清洗管线(未示出)用于移除残留加工流体和清洗溶剂且输送清洗溶剂到已加工的区域。在一具体实施例中,真空及清洗管线位于结构700的各个加工单元内。在另一具体实施例中,在加工期间,真空管线及清洗管线用例如Cavro机器人由单元平移到另一单元。该加工单元也可视需要包含一有利于反应作用的搅拌机构。例如,物理搅杆、基于磁性的搅拌、基于气体的搅拌、基于振动的搅拌、及其类似物可用来局部搅拌相关的加工区域。此外,经由平台以旋转、振动、等等的方式可全域搅拌基板。较小环境712也可包含图7C、7D和7E的加工系统,例如密封的环境测试箱(environmental chamber)。在其他具体实施例中,外面环境713通过使用布置成隔开的元件或者是单一整体结构的密封元件(例如,间隔体714)可密封各个个别的加工单元。该个别的加工单元也可用净化气体(例如,氩或氮)独立或个别清洗。在一些具体实施例中,较小环境712以净化气体(例如,氩或氮)清洗。在另一具体实施例中,最好控制较小环境的氧气量以防止在基板加工期间基板和/或反应物的氧化,诸如此类。氮、氩、氦、合成气体、以及其他合适的冲洗气体可用来在较小环境712内维持低氧浓度。同样也可控制较小环境712之外的环境713。在另一具体实施例中,最好控制该环境的氧气量以防止在基板加工期间基板和/或反应物的氧化,诸如此类。氮、氩、氦、合成气体、以及其他合适的冲洗气体可用来在较小环境712内维持低氧浓度。同样也可控制外面环境713。也可将较小环境712内和/或外面环境713的压力调整为低于、等于、或高于大气压力。
本领域技术人员会知道,上述具体实施例的多种变体都仍在本发明的范畴内。例如其中多个个别、分开加工单元用来加工基板中的多个区域或部份区域的具体实施例是在本发明的范畴内。此外,其中的单一、整体结构包含多个与基板多个区域相对应但不是所有区域的加工单元,由此加工第一多个区域,重新对齐加工单元结构与基板,并且加工第二多个区域的具体实施例也都在本发明的范畴内。而且,在其他具体实施例中,如图9B与9D所示的,该加工单元的形状为圆形,且经结构成使得整个区域202被该加工单元覆盖,但是不加工所有的区域。在图9B中,可为多个分开单元或单一结构中的多个单元的平行加工结构经结构成使得每隔一个区域903被加工而加工单元的边缘只与待加工区域的角落接触。图9C为用图9B的结构加工每隔一个区域903的基板302。在图9D中,平行加工结构经结构成使得只有一些区域903被加工而加工单元的边缘不与待加工的部份区域接触。图9E为用图9D结构加工某些区域903的基板302。
除了前述隔离技术之外,类型为半导体工业所公知的光微影技术可用来隔离基板的区域。关于此类技术的概貌,请参考,例如,Sze、VLSITechnology、McGraw-Hill(1983)及Mead等人所著、Addison-Wesley(1980)出版的“VLSI系统的简介”,其并入本文作为参考资料。可使用本领域技术人员所公知的一些不同的光微影技术。在一具体实施例中,例如,在基板表面上沉积一光阻层;选择性暴露(亦即,光分解)该光阻层;移除被光分解或暴露的光阻层;在基板的暴露区域上沉积一加工材料;以及,移除其余未被光分解的光阻层。
可选地,当使用负光阻层时,在基板表面上沉积该光阻层;选择性暴露(亦即,光分解)该光阻层;移除未被光分解的光阻层;在基板的暴露区域上沉积一加工材料;以及,移除其余的光阻层。在另一具体实施例中,使用,例如,旋涂(spin-on)或旋转涂布(spin-coating)技术在基板上沉积一加工材料;在加工材料正面沉积一光阻层;选择性暴露(亦即,光分解)该光阻层;移除暴露区域的光阻层;蚀刻暴露区域以移除该区域的加工材料;以及,移除其余未被光分解的光阻层。与前述具体实施例一样,负光阻层可换成正光阻层。可重复该光微影技术以产生一阵列的加工材料于基板上以供平行加工。
本领域技术人员应了解,前述沉积技术旨在图示说明而非限定将加工材料输送到基板的方法。也可使用其他本领域技术人员所公知的输送技术。
在一些具体实施例中,一旦将该阵列的加工材料输送到基板上的预定区域,视需要,使用一些不同的合成工艺路线以顺序或同时的方式使彼此反应。使用,例如,基于溶液的合成技术、光化学技术、聚合技术、模版导向合成技术、磊晶成长技术、用溶胶-凝胶制程、用热、红外线或微波加热、用锻烧、烧结或退火、用热液法、用通量法、通过通过溶剂气化而结晶、等等,可使该加工材料反应。本领域技术人员审阅本发明公开内容后会明白其他有用的反应技术。此外,最适当的工艺路线会取决于所实施的加工步骤,而且本领域技术人员会明白在给定情况下所作的选择。此外,本领域技术人员会明白,如果必要的话,使用,例如,超声波技术、机械技术、等等可混合加工材料。可直接应用此类技术于基板上给定的预定区域,或者是可选地,以同步的方式应用于基板上所有的预定区域(例如,以一种方式机械式移动基板使材料有效混合)。
较低温度的固态反应(solid state reaction),如美国专利第5,985,356号所公开的,其中材料以极薄薄膜的形式沉积于基板上,或者是可选地,也可使用基于溶液的合成技术,其中以溶液的形式将反应物输送到基板。
再者,在不同的输送步骤之间可加工加工材料的阵列。例如,可将材料A输送到基板的第一区域,之后,例如以升高的温度暴露于氧气。随后,可将材料B输送到基板的第一区域,之后,在一组反应条件下反应。本领域技术人员审阅本发明公开内容后会明白其他在不同的输送步骤之间进行的处理及加工步骤。
本领域技术人员应了解,前述工艺路线旨在图示说明而非限定可加工加工材料以在单一基板上形式至少两个以不同方式加工的区域的方法。也可使用本领域技术人员所公知及使用的其他工艺路线及其他修改。
用于筛选材料阵列的方法
一旦加工后,以顺序或同时的方式以相关的性质筛选基板的区域。对于相关性质,可平行筛选整个阵列,或者是可选地,彼之区段(例如,一排预定区域)。
因此,在一具体实施例中,加工单一基板上的区域阵列由此以彼此不同的方式加工至少两个区域,且以彼此不同的方式加工基板所有的区域较佳。通过加工单一基板上的区域阵列,区域阵列相关性质的筛选会更加容易进行。可筛选的性质包括,例如,电子、热机械、形态、光学、磁性、化学成分、化学反应性、物理性质、磁性质、机械性质、等等。
使用本领域技术人员所公知及使用的方法和装置可筛选基板区域的性质。在一具体实施例中,筛选包括:测定以下已加工区域的性质:结构性质,例如材料位置、材料分布、材料厚度、材料阶梯覆盖性、材料连续性;以及机械性质、例如多孔性。在另一具体实施例中,筛选包含已加工区域的参数测试,其包含测试以下的性质:良品率、通孔链良品率、线路良品率、通孔电阻、线电阻、开尔文电阻、漏电、以及电容。在另一具体实施例中,筛选包含元件测试已加工区域,如以下的性质:工作频率、切换速度、功率消耗、迁移率、跨导、驱动电流、临界电压、电容、电阻、以及电荷密度。在另一具体实施例中,筛选包含可靠度测试已加工区域,如以下的性质:应力迁移、电致迁移、偏压热应力、热应力、机械应力、至少一环境参数的环境应力(例如热、湿度、光及大气)、以及依时介电崩溃特性。
使用各种分析技术可顺序筛选本发明已加工的阵列,或者是可选地,平行筛选,例如原子力显微镜(atomic force microscopy)、X射线萤光、全反射X射线萤光、X射线反射、绕射、电子绕射、X射线绕射、X射线光电子光谱、欧杰电子光谱(augerelectron spectroscopy)、光学显微镜、扫描式电子显微镜、FTIR/RAMAN光谱、椭圆术(ellipsometry)、反射法(reflectometry)、接触角、附着力测试(例如,柱栓下拉试验(stud pulltest)、MELT、及4点弯曲试验)、片电阻、声谱(acoustical spectroscopy)、超声波光谱(ultrasonic spectroscopy)、流动电位(streamingpotential)、角分辨X射线光电子光谱(angle-resolved X-rayphotoelectron spectroscopy)、原子发射光谱(atomic emissionspectroscopy)、以及紫外线光电子光谱。除了前述分析技术以外,可使用半导体工业公知类型的技术,例如参数测试、可靠度测试、或其他技术。
本领域技术人员应了解,前述侦测系统旨在图示说明而非限定可筛选以不同方式加工的区域阵列的有用性质的方法。也可使用本领域技术人员所公知及使用的其他侦测系统。
实施例
提供以下实施例以说明本发明的功效。
钴合金铜覆盖层的无电镀沉积
本实施例为图示说明一种探索新材料、制程和/或加工次序的整合方案的组合式加工方法,其通过促进形成钴覆盖层于用电介质部份隔开的区域的导电部份上来处理电致迁移的问题,如审查中的美国专利,申请号11/132,841(标题为“形成遮罩层于电介质区域上以利于形成覆盖层于用电介质区域隔开的导电区域”,申请日2005年5月18日)、美国专利,申请号11/132,817(标题为“形成遮罩层于电介质区域上以利形成覆盖层于用电介质区域隔开之导电区域”,申请日2005年5月18日)、以及美国专利,申请号11/231,047(标题为“使用分子自组装之基板加工方法”,申请日2005年9月19日)所述的,其全部内容并入本文作为参考资料。本发明所述的部位分离式多重加工方法及系统可用来检查以下所列之一或更多单元加工步骤的变化、制程的排序、及其组合,使得基板的两个或更多区域有效地接受不同的加工或加工次序,或加工历史(processinghistory)。
图10A为该方法的一具体实施例的工作流程。基板的一区域包含至少一电介质部份(例如,SiO2、SiCOH、SiOC、SiCO、SiC、SiCN、等等)1000与一导电部份(例如,铜或氧化铜)1002。在清洗后,至少在区域的电介质部份1000上形成一遮罩层1004。在一具体实施例中,加工区域的方式为:遮罩层1004形成于区域的所有部份(以步骤1006表示),但可轻易移除区域的导电部份1002(以步骤1008表示)导致遮罩层1004只在区域的电介质部份1000上。在另一具体实施例中,加工该区域使得遮罩层1004选择性地只在区域的电介质部份1000且形成一层只在区域的电介质部份1000上(如步骤1010所示)。然后,无电镀钴(Co)合金沉积制程1012沉积一覆盖层(例如CoW、CoWP、CoWB、CoB、CoBP、CoWBP、含钴合金、等等)1014于区域的导电部份1002上,其中遮罩层1004抑制覆盖层1014形成于区域的电介质部份1000上。在一具体实施例中,在形成遮罩层1004之后,接着形成一电介质障壁层1018(例如,氮化硅(silicon nitride)、碳化硅(silicon carbide)、硅氮化碳(silicon carbon nitride)、等等)于覆盖层1014及遮罩层1004的上面。
在另一具体实施例中,如第10B图所示,在用无电镀合金沉积1012形成覆盖层1014之后,随后移除电介质部份1000的遮罩层1004(步骤1020)从而移除任何不必要的覆盖层残留物(其系可能以其他方式已形成于电介质部份1000上方)。以此方式,得以改善有效地将覆盖层形成于(多个)导电部份1002相对于(多个)电介质部份1000的选择性。在一具体实施例中,在移除牺牲遮罩层1004之后,随后形成一电介质障壁层1018(例如,氮化硅、碳化硅、硅氮化碳、等等)于覆盖层1014及(多个)电介质部份1000的上方(步骤1022)。
因此,与上述方法有关的单元加工步骤包含,例如:
1.输送(多种)清洁溶液以移除暴露电介质表面的有机及金属污染;
2.输送(多种)清洁和/或还原溶液以移除暴露的铜表面的氧化铜及污染;
3.输送润湿、功能基化、和/或有机涂层试剂以形成一遮罩层于基板的电介质部份;
4.输送及完成镀多成分化学(包括但限于含钴试剂、含过渡金属试剂、还原剂、酸碱值调整剂、表面活化剂、润湿剂、去离子水、DMAB、TMAH、等等)用以无电镀一含钴薄膜;
5.输送(多种)电镀后蚀刻和/或清洁溶液以移除牺牲遮罩层藉此通过遮罩层的移除而移除过剩的电镀材料,例如钴微粒子以及其他不必要的污染(其系可能以其他方式已形成于该(等)电介质区域的上方);
6.输送(多种)后清洁溶液以移除污染和/或过剩的电镀材料,例如覆盖层的钴微粒子;
7.清洗该区域;以及
8.干燥该区域。
上述部位分离式多重加工装置可用来检查以上所述的各个单元制程的变化、制程的排序、及其组合使得晶粒的各个区域有效地接受不同的加工或加工历史。
多孔低介电常数电介质的整合
本实施例为图示说明一种探索新材料/制程/加工次序的整合方案的组合式加工方法,其处理密封用于嵌入式(单或双)铜互连形成之多孔低介电常数电介质,如审查中之的美国专利,申请号60/630,485(标题为“使用分子自组装层产生扩散阻障层和/或粘着层于金属及电介质材料之间”,申请日:2004年11月22日),全部内容并入本文作为参考资料。在阻障层形成期间多孔低介电常数电介质容易被前驱物渗透,例如,在可能导致低介电常数电介质中毒的原子层沉积(ALD)制程,不能形成连续阻障层,不能形成薄且连续的阻障层、等等,随后这些都会导致元件效能不良。相较于会导致不良元件可靠性的标准电介质(例如,SiO2、FSG、等等),多孔低介电常数电介质对阻障层(例如,Ta、TaxCy、TaxNy、TaxCyNz、W、WxCy、WxNy、WxCyNz、Ru、等等)通常也有不良的(亦即,较弱)附着特性。最好能够密封多孔低介电常数电介质的暴露气孔和/或改善多孔低介电常数电介质对使用于铜互连形成的阻障层的附着性。
用于密封使用于铜互连形成的多孔低介电常数电介质的单元加工步骤(与上述方法有关)包含,例如:
1.输送(多种)清洁溶液以移除暴露电介质表面的有机及金属污染;
2.输送(多种)清洁和/或还原溶液以移除暴露的铜表面的氧化铜及污染;
3.输送润湿、功能基化、和/或有机涂层试剂以选择性形成(数层)分子自组装层于暴露电介质表面试以便大体填满和/或密封暴露电介质表面的暴露气孔;
4.输送(多种)清洁溶液以移除暴露铜表面的污染和/或残留物(步骤3产生的);
5.清洗该区域;
6.干燥该区域;以及
7.进行加工后处理,例如热、紫外线、红外线、等等。
本发明所述的部位分离式多重加工方法及系统可用来检查以上所述的一或更多单元制程的变化、制程的排序、及其组合,使得基板的两个或更多区域有效地接受不同的加工或加工次序或加工历史。
上述用于离散加工方法及加工次序的整合的具体实施例包含一种包含取得一基板的方法。该方法的一具体实施例包含以不同于基板的至少一其他区域的方式加工基板的至少一区域。该加工的一具体实施例包含改质该至少一区域。该改质的一具体实施例包含以下各项中的至少一项:物理改质、化学改质、电改质、热改质、磁改质、光改质、以及光分解改质。该加工的一具体实施例形成至少一阵列以不同方式加工的区域于基板上。
该加工的一具体实施例包含在至少一区域中提供至少一材料。
该物理改质、化学改质、电改质、热改质、磁改质、光子改质、以及光分解改质中的至少一项的一具体实施例包含以下各项中的至少一项:清洗、表面改质、表面处理、沉积、蚀刻、平坦化、化学机械抛光、电化学机械平坦化、微影、图样化、植入、辐射、电磁辐射、微波辐射、射频(RF)辐射、热处理、红外线(IR)处理、紫外线(UV)处理、深紫外线(DUV)处理、极紫外线(EUV)处理、电子束处理、以及X射线处理。
该沉积的一具体实施例包含以下各项中的至少一项:电化学沉积、无电镀沉积、物理气相沉积、化学气相沉积、原子层沉积、气相磊晶、液相磊晶、化学束磊晶、分子束磊晶、分子自组装、及蒸镀。
该表面改质的一具体实施例包含功能基化。
该加工的一具体实施例包含使用至少一预定的改质次序改质至少一区域。
该加工的一具体实施例包含使用一预定的改质次序改质该至少一区域且使用一不同的预定的改质次序改质该至少一其他区域。
该加工的一具体实施例包含以下各项中的一或更多项:顺序加工至少一组群区域中的区域、同时加工至少一组群区域中的区域。
该方法的一具体实施例包含特征化该至少一区域。
该特征化的一具体实施例包含以下各项中的一或更多项:顺序特征化至少一组群区域中的区域、同时特征化至少一其他组群区域中的区域。
该特征化的一具体实施例包含对于该至少一区域的材料性质特征化以下各项中的至少一项:光学性质、化学成分、化学反应性、电气性质、物理性质、磁性质、热性质、机械性质、以及多孔性。
该特征化的一具体实施例包含特征化该至少一区域用于包含以下各项中的至少一项的结构性质:材料位置、材料分布、材料厚度、材料阶梯覆盖性、材料连续性、以及机械性质。
该特征化的一具体实施例包含参数测试该至少一区域,其包含以下各项中的至少一项的测试:良品率、通孔链良品率、线路良品率、通孔电阻、线电阻、开尔文电阻、漏电、以及电容。
该特征化的一具体实施例包含元件测试该至少一区域,其中元件测试由以下各项所组成的组群中选出:工作频率、切换速度、功率消耗、迁移率、跨导、驱动电流、临界电压、电容、电阻、以及电荷密度。
该特征化的一具体实施例包含可靠度测试该至少一区域,其包含以下各项中的至少一项的测试:应力迁移、电致迁移、偏压热应力、热应力、机械应力、至少一环境参数的环境应力、以及依时介电崩溃特性。
该基板的一具体实施例由以下各物所组成的组群中选出:无图晶圆片、有图晶圆片、元件、功能性晶片、功能性元件、以及测试结构。
该基板中的各个区域的一具体实施例为以下各物中的一种:半导体、集成电路、平板直角显示器、光电元件、资料储存装置、磁电子元件、磁光元件、分子级电子元件、太阳能电池、光子元件、以及已封装的元件。
上述用于离散加工方法及加工次序的整合的具体实施例包含一种包含取得一基板的方法。该方法的一具体实施例包含组合加工该基板中的多个区域。该组合式加工方法的一具体实施例包含以下各项中的至少一项:多种材料、多个制程、多个加工条件、多种材料涂布次序、以及多种加工次序。供组合加工该多个区域中的至少一区域用的该材料、制程、加工条件、材料涂布次序、以及加工次序中的至少一项与供组合加工该多个区域中的至少一其他区域用的不同。
上述用于离散加工方法及加工次序的整合的具体实施例包含一种包含由至少一第一制程取得一基板的方法,该至少一第一制程系由以下各项所组成的组群选出:沉积、图样化、蚀刻、清洗、平坦化、植入、及处理。该方法的一具体实施例包含产生一已被加工的基板,此通过以不同于该基板的至少一其他区域的方式加工该基板的至少一区域。该加工的一具体实施例包含改质至少一区域。该改质的一具体实施例包含以下各项中的至少一项:物理改质、化学改质、电改质、热改质、磁改质、光子改质、以及光分解改质。该加工的一具体实施例形成至少一阵列以不同方式加工的区域于基板上。
该方法的一具体实施例包含提供该已被加工的基板给至少一附加制程,该至少一附加制程由以下各项所组成的组群选出:沉积、图样化、蚀刻、清洗、平坦化、植入、及处理。
该加工的一具体实施例包含使用以下各项中的至少一项:材料、加工条件、加工次序、加工次序整合、以及加工次序条件。
上述用于离散加工方法及加工次序的整合的具体实施例包含一种包含产生一已被加工的基板的方法,此通过以不同于该基板的至少一其他区域的方式加工该基板的至少一区域。该加工的一具体实施例包含改质至少一区域。该改质的一具体实施例包含以下各项中的至少一项:物理改质、化学改质、电改质、热改质、磁改质、光子改质、以及光分解改质。该加工的一具体实施例包含形成至少一阵列以不同方式加工的区域于基板上。
该方法的一具体实施例包含提供该已被加工的基板给至少一附加制程,该至少一附加制程由以下各项所组成的组群选出:沉积、图样化、蚀刻、清洗、平坦化、植入、及处理。
该加工的一具体实施例包含使用以下各项中的至少一项:材料、加工条件、加工次序、加工次序整合、以及加工次序条件。
上述用于离散加工方法及加工次序的整合的具体实施例包含一种包含至少一第一及至少一第二离散区域的基板。该第一离散区域的一具体实施例包含至少一范围是用一包含以下各项中的至少一项的第一组合式加工方法改质:多种材料、多个制程、多项加工条件、多个材料涂布次序、以及多种加工次序。该第二离散区域的一具体实施例包含至少一范围是用一包含以下各项中的至少一项的第二组合式加工方法改质:多种材料、多个制程、多个加工条件、多种材料涂布次序、以及多种加工次序。在一具体实施例中,供该第一组合式加工方法用的该材料、制程、加工条件、材料涂布次序、及加工次序中的至少一项与供该第二组合式加工方法用的不同。
上述用于离散加工方法及加工次序的整合的具体实施例包含一种用于形成一阵列以不同方式加工的区域的方法。该方法的一具体实施例包含提供一基板。该方法的一具体实施例包含加工该基板的至少两个区域中的至少一部份。在一具体实施例中,至少一区域的至少一部份以不同于至少一其他区域的至少一部份的方式加工。该加工的一具体实施例包含以下各项中的至少一项:清洗、表面改质、蚀刻、平坦化、图样化、植入、电磁辐射、微波辐射、射频(RF)辐射、红外线(IR)处理、紫外线(UV)处理、深紫外线(DUV)处理、极紫外线(EUV)处理、电子束处理、以及X射线处理。
该基板的一具体实施例包含一预定区域的阵列,各区域包含至少两个结构或元件。
该至少两个结构或元件的一具体实施例彼此不同。
各个区域的一具体实施例类似。
该加工的一具体实施例包含改质该区域。该改质的一具体实施例包含以下各项中的至少一项:物理改质、化学改质、电改质、热改质、磁改质、光子改质、以及光分解改质。
改质该等区域的一具体实施例包含功能基化该区域的一表面。
该加工的一具体实施例包含以下各项中之一或更多项:化学机械抛光、电化学机械抛光、表面处理、辐射、热处理、以及微影。
该加工的一具体实施例为沉积,其包含以下各项中的至少一项:电化学沉积、无电镀沉积、物理气相沉积、化学气相沉积、原子层沉积、气相磊晶、液相磊晶、化学束磊晶、分子束磊晶、分子自组装、及蒸镀。
该加工的一具体实施例包含以下各项中的至少一项:多种制程、一加工次序、多项加工条件、一材料涂布次序,以及多项加工次序条件。在一具体实施例中,供加工多个区域中的至少一区域用的该制程、加工次序,加工条件、材料涂布次序、以及加工次序条件中的至少一项为不相同。
该加工的一具体实施例包含使用至少一预定的改质次序改质至少一区域的至少一部份。
该加工的一具体实施例包含:使用一第一预定的改质次序改质一第一区域的至少一部份,以及使用一不同于该第一预定的改质次序的第二预定的改质次序改质一第二区域的至少一部份。
该加工的一具体实施例包含一加工次序,其包含在以彼此不同的方式加工多个区域中的至少两个区域之前,以同样方式加工基板的多个区域。
该加工的一具体实施例包含一加工次序,其包含以同样方式加工基板的所有区域,随后以彼此不同的方式加工至少两个区域。
该基板的各个区域的一具体实施例同时予以加工。
该基板的各个区域的一具体实施例顺序予以加工。
该基板的至少4个区域的一具体实施例同时予以加工。
该方法的一具体实施例包含测定已被加工的区域的性质。该性质的一具体实施例包含以下各项中的至少一项:光学性质、化学成分、化学反应性、电气性质、物理性质、磁性质、热性质、机械性质、以及多孔性。
该性质的一具体实施例包含以下各项中的至少一项:材料位置、材料分布、材料厚度、材料阶梯覆盖性、以及材料连续性。
该测定的一具体实施例包含参数测试,其包含以下各项中的至少一项的测试:良品率、电阻、漏电、以及电容。
该测试的一具体实施例包含良品率测试。该良品率的一具体实施例包含以下各项中的至少一项:通孔链良品率、线路良品率。
该测试的一具体实施例包含电阻测试。该电阻的一具体实施例包含以下各项中的至少一项:通孔电阻、线电阻、以及开尔文电阻。
该测定的一具体实施例包含元件测试该至少一区域。
该元件测试的一具体实施例由包含以下各物的组群选出:工作频率、切换速度、功率消耗、迁移率、跨导、驱动电流、临界电压、电容、电阻、以及电荷密度。
该测定的一具体实施例包含包括以下各项中的至少一项得测试的可靠度测试:应力迁移、电致迁移、偏压热应力、热应力、机械应力、至少一环境参数的环境应力、以及依时介电崩溃特性。
各个区域的性质的一具体实施例同时被测定。
各个区域的性质的一具体实施例顺序被测定。
至少4个区域的性质的一具体实施例同时被测定。
该阵列的每一区域的一具体实施例与该阵列的每隔一个区域的加工不同。
该基板的一具体实施例由包含以下各物的组群选出:无图晶圆片、有图晶圆片、包含元件的基板、包含功能性晶片的基板、包含功能性元件的基板、以及包含测试结构的基板。
该基板的一具体实施例为一单一单石基板。
该基板中的各个区域的一具体实施例为以下各物中的一种:半导体、集成电路、平板直角显示器、光电元件、资料储存装置、磁电子元件、磁光元件、分子级电子元件、太阳能电池、光子元件、以及已封装的元件。
该基板的一具体实施例包含多个预定范围。该预定范围的一具体实施例包含以下各项中的至少一项:至少一区域、该至少一区域的一部份、该至少一其他区域、以及该至少一其他区域的一部份。
该基板的一具体实施例包含至少4个区域。
该基板的一具体实施例包含至少50个区域。
该基板的一具体实施例包含至少一百个区域。
该基板的一具体实施例包含至少一千个区域。
该方法的一具体实施例包含提供一阻障层以于加工期间使该区域与其他的区域隔离。
该方法的一具体实施例包含在加工期间使正被加工的区域与其他的区域隔离。
该加工的一具体实施例包含用至少4个加工单元使基板的至少4个区域与基板的其他区域同时隔离。该加工的一具体实施例包含加工该至少4个区域,其中是以不同的方式加工各个区域。
同时隔离的一具体实施例包含提供至少4个加工单元,其中该基板与该至少4个加工单元经结构成彼此可相对移动。同时隔离的一具体实施例包含移动该至少4个加工单元与基板接触使得该至少4个加工单元包围基板的至少4个对应区域。
该方法的一具体实施例包含提供一加工单元。该基板与加工单元的一具体实施例经结构成彼此可相对移动。该加工的一具体实施例包含通过使该加工单元与该基板接触以使该基板的一第一区域与该基板的其他区域隔离而使得该第一区域位于该加工单元内。该加工的一具体实施例包含加工该第一区域。该加工的一具体实施例包含移开该加工单元而不与该基板接触。该加工的一具体实施例包含通过使该加工单元与该基板接触以使该基板的一第二区域与该基板的其他区域隔离而使得该第二区域位于该加工单元内。该加工的一具体实施例包含以不同于该第一区域的方式加工该第二区域。
该加工单元的一具体实施例移动且该基板为静止。
该基板的一具体实施例移动且该加工单元为静止。
各个区域的另一部份的一具体实施例不被加工。
该加工的一具体实施例包含在多种条件下输送第一加工材料至基板的至少两个区域中的一区域以形成第一固体层于该基板的一区域的一部份上。该加工的一具体实施例包含在多种条件下输送第二加工材料至基板的至少两个区域中的一区域以形成第二固体层于该基板的一区域的一部份上。该第一固体层的一具体实施例抑制该第二固体层形成于该一区域有第一层形成于其上的一部份上。该加工的一具体实施例包含重复输送第一加工材料与第二加工材料给基板的至少两个区域的至少一其他区域。在一具体实施例中,输送至一区域的第一加工材料、第二加工材料中的至少一种是与输送至该至少一其他区域的第一加工材料、第二加工材料中的至少一种不同。
该基板的各个区域的一具体实施例包含一电介质部份与一导电部份。
加工各个区域的一具体实施例包含形成一遮罩层于电介质部份上。
加工各个区域的一具体实施例包含形成一覆盖层于导电部份上。
上述用于离散加工方法及加工次序的整合的具体实施例包含一种用于形成一阵列以不同方式加工的区域的方法。该方法的一具体实施例包含:提供一包含一阵列的预定区域的基板。一具体实施例的每个区域都类似且包含至少两个不同的结构或元件。该方法的一具体实施例包含加工该基板的至少两个区域中的至少一部份。至少一区域的至少一部份的一具体实施例以不同于至少一其他区域的至少一部份的方式加工。该加工的一具体实施例包含一或更多提供一材料给该至少两个区域的至少一部份以及改质该至少两个区域的至少一部份。
上述用于离散加工方法及加工次序的整合的具体实施例包含一种用于形成一阵列以不同方式加工的区域的方法。该方法的一具体实施例包含提供一基板。该方法的一具体实施例包含加工该基板的至少两个区域中的至少一部份,其中以不同于至少一其他区域的至少一部份的方式加工至少一区域的至少一部份。该加工的一具体实施例包含以下各项中之一或更多项:提供一材料给该至少两个区域的至少一部份以及改质该至少两个区域的至少一部份。该方法的一具体实施例包含测定已被加工的区域的性质,该性质包含以下各项中的至少一项:良品率、漏电、工作频率、切换速度、功率消耗、迁移率、跨导、驱动电流、临界电压、电阻、电容、电荷密度、应力迁移、电致迁移、偏压热应力、以及依时介电崩溃特性。
上述用于离散加工方法及加工次序的整合的具体实施例包含一种形成一阵列的材料于一阵列的区域上的方法。该方法的一具体实施例包含提供一包含两个或更多离散区域的基板,各区域包含一电介质部份与一导电部份。该方法的一具体实施例包含形成一遮罩层于该两个或更多区域中的至少一区域的电介质部份上。该方法的一具体实施例包含形成一覆盖层于该两个或更多区域中的至少一区域的导电部份上。在一具体实施例中,至少一区域的覆盖层与遮罩层中的至少一层与至少一其他区域的覆盖层与遮罩层中的至少一层不同。
该方法的一具体实施例包含在两个或更多区域之间形成一空间。该空间的尺寸的一具体实施例经结构成可防止材料在该两个或更多区域之间大体不会相互扩散。
该遮罩层的一具体实施例未被形成于至少一区域的导电部份上。
该方法的一具体实施例包含在形成至少一区域的覆盖层之后移除该遮罩层。该移除的一具体实施例增强该至少一区域的覆盖层的选择性。
该覆盖层的一具体实施例不形成于至少一区域的电介质部份上。
该遮罩层的一具体实施例抑制覆盖层材料形成于至少一区域的电介质部份内。
上述用于离散加工方法及加工次序的整合的具体实施例包含一种形成一阵列的材料于一阵列的区域上的方法。该方法的一具体实施例包含提供一包含4个或更多离散区域的基板。各个区域的一具体实施例包含一导电部份与一电介质部份且经结构成在该区域之间可提供一数量足够的空间使得材料在该4个或更多离散区域之间大体不会相互扩散。该方法的一具体实施例包含形成一遮罩层于该4个或更多区域中的至少一个的电介质部份上。该方法的一具体实施例包含形成覆盖层于该4个或更多区域中的至少一个的导电部份上,其中至少一区域的覆盖层、遮罩层中的至少一层与至少一其他区域的覆盖层、遮罩层中的至少一层不同。
该遮罩层的一具体实施例不形成于至少一区域的导电部份上。
该方法的一具体实施例包含在形成至少一区域的覆盖层之后移除该遮罩层,其中该移除提高该至少一区域的覆盖层的选择性。
该覆盖层的一具体实施例不形成于至少一区域的电介质部份。
该遮罩层的一具体实施例抑制覆盖层材料形成于至少一区域的电介质部份内。
上述用于离散加工方法及加工次序的整合的具体实施例包含一种基板。该基板的一具体实施例包含两个或更多离散区域,各区域包含一导电部份与一电介质部份。该基板的一具体实施例包含一遮罩层,其在该两个或更多区域中的至少一区域的电介质部份上。该基板的一具体实施例包含一覆盖层,其在该两个或更多区域中的至少一区域的导电部份上。至少一区域的覆盖层、遮罩层中的至少一层与至少一其他区域的覆盖层、遮罩层中的至少一层不同。
该基板的至少一区域的一具体实施例经结构成在至少一其他区域之间可提供一空间。该空间的尺寸经结构成大体可防止材料在该区域之间相互扩散。
该遮罩层的一具体实施例不形成于至少一区域的导电部份上。
该遮罩层的一具体实施例移除于形成至少一区域的覆盖层之后。该遮罩层的一具体实施例的移除提高该至少一区域的覆盖层的选择性。
至少一区域的电介质部份的一具体实施例不包含该覆盖层。
该遮罩层的一具体实施例抑制覆盖层材料形成于至少一区域的电介质部份内。
上述用于离散加工方法及加工次序的整合的具体实施例包含一种基板。该基板的一具体实施例包含4个或更多离散区域,各区域包含一导电部份与一电介质部份且经结构成在该区域之间可提供数量足够的空间使得材料在该4个或更多离散区域之间大体不会相互扩散。该基板的一具体实施例在该4个或更多区域中的至少一区域的电介质部份上包含一遮罩层。该基板的一具体实施例在该4个或更多区域中的至少一区域的导电部份上包含一覆盖层,其中至少一区域的覆盖层、遮罩层中的至少一层与至少一其他区域的覆盖层、遮罩层中的至少一层不同。
该遮罩层的一具体实施例不形成于至少一区域的导电部份上。
该遮罩层的一具体实施例于形成至少一区域的覆盖层后移除。该遮罩层的移除提高该至少一区域的覆盖层的选择性。
该至少一区域的电介质部份的一具体实施例不包含覆盖层。
该遮罩层的一具体实施例抑制覆盖层材料形成于至少一区域的电介质部份内。
上述用于离散加工方法及加工次序的整合的具体实施例包含一种用于加工一基板上的多个区域的系统。该系统之恶一具体实施例包含一包含一阵列的离散区域的基板,其中各区域包含多个结构和/或元件。该系统的一具体实施例包含一加工工具,其经设计成可以不同于该基板的至少一其他区域的方式加工该基板的至少一区域。
该加工工具的一具体实施例可移动且经设计成可在相对于该基板的至少一方向中移动。
该基板的一具体实施例可移动且经设计成可在相对于该加工工具的至少一方向中移动。
该加工工具的一具体实施例经设计成可使该基板的一区域与该基板的其他区域隔离于加工该区域期间。
一具体实施例的加工工具包含一经设计成可使该基板的一区域与该基板的其他区域隔离的加工单元。
一具体实施例的加工工具包含多个经设计成可使该基板的多个对应区域与该基板的其他区域隔离的加工单元。
一具体实施例的加工工具包含一些与该基板上的区域数相对应的加工单元。
该系统的一具体实施例包含一或更多加工流体源以及一用以由该一或更多来源输送一或更多加工流体至一在该基板上的第一区域的输送系统。一具体实施例的系统包含一用于排除该区域德流体的排除系统。
该系统的一具体实施例包含一用于输送一冲洗气体至该基板的一区域的冲洗气体管线。
该系统的一具体实施例包含一较小环境。
该加工工具的一具体实施例包含一或更多加工流体源以及多个与多个加工单元相对应的输送系统,该系统用于通过该加工单元由该一或更多加工流体源输送一或更多加工流体至多个在该基板上的区域。
该系统的一具体实施例包含多个排除系统,其与该多个加工单元相对应用于通过该加工单元排除各个区域的流体。
该加工工具的一具体实施例包含一密封元件。
该多个结构和/或元件的一具体实施例彼此不同。
该基板的各个区域的一具体实施例与每个其他区域类似。
该加工工具的一具体实施例经设计成可进行以下各项中的至少一项:清洗、表面改质、表面处理、沉积、蚀刻、平坦化、化学机械抛光。电化学机械抛光、微影、图样化、植入、辐射、电磁辐射、微波辐射、射频(RF)辐射、热处理、红外线(IR)处理、紫外线(UV)处理、深紫外线(DUV)处理、极紫外线(EUV)处理、电子束处理、以及X射线处理。
该加工工具的一具体实施例经设计成可改质该区域。改质的一具体实施例包含以下各项中的至少一项:物理改质、化学改质、电改质、热改质、磁改质、光子改质、以及光分解改质。
该物理改质、化学改质、电改质、热改质、磁改质、光子改质、以及光分解改质中的至少一项的一具体实施例包含以下各项中的至少一项:清洗、表面改质、表面处理、沉积、蚀刻、平坦化、化学机械抛光、电化学机械抛光、微影、图样化、植入、辐射、电磁辐射、微波辐射、射频(RF)辐射、热处理、红外线(IR)处理、紫外线(UV)处理、深紫外线(DUV)处理、极紫外线(EUV)处理、电子束处理、以及X射线处理。
该沉积的一具体实施例包含以下各项中的至少一项:电化学沉积、无电镀沉积、物理气相沉积、化学气相沉积、原子层沉积、气相磊晶、液相磊晶、化学束磊晶、分子束磊晶、分子自组装、及蒸镀。
该改质的一具体实施例包含功能基化该区域的一表面。
该加工工具的一具体实施例经设计成可进行以下各项中的至少一项:一制程、一加工次序、多项加工条件、一材料涂布次序、以及多个加工次序条件。该加工工具的一具体实施例经设计成可实施以下各项中的至少一项:制程、加工次序、加工条件、材料涂布次序、以及加工次序条件,供以不同的方式加工该多个区域中的至少一区域。
该加工工具的一具体实施例经设计成可使用至少一预定的改质次序改质至少一区域的至少一部份。
该加工工具的一具体实施例经设计成可使用一第一预定的改质次序改质一第一区域的至少一部份且可使用一不同于该第一预定的改质次序的第二预定的改质次序改质一第二区域的至少一部份。
该系统的一具体实施例经设计成可同时加工各个区域。
该系统的一具体实施例经设计成可顺序加工各个区域。
该系统的一具体实施例经设计成可同时加工至少4个区域。
该系统的一具体实施例包含一用于测定该已加工区域的性质的分析工具,该性质包含以下各项中的至少一项:光学性质、化学成分、化学反应性、电气性质、物理性质、磁性质、热性质、及机械性质。
该分析工具的一具体实施例经设计成可测定一包含以下各项中的至少一项的物理性质:材料位置、材料分布、材料厚度、材料阶梯覆盖性、以及材料连续性。
该分析工具的一具体实施例经设计成可用于进行包含以下各项中的至少一项的测试的参数测试:良品率、电阻、漏电、以及电容。
该测试的一具体实施例测试以下各项中的至少一项的良品率:通孔链良品率与线路良品率。
该测试的一具体实施例测试以下各项中的至少一项的电阻:通孔电阻、线电阻、以及开尔文电阻。
该分析工具的一具体实施例经设计成可进行元件测试。
该元件测试的一具体实施例由包含以下各物的组群选出:工作频率、切换速度、功率消耗、迁移率、跨导、驱动电流、临界电压、电容、电阻、以及电荷密度。
该分析工具的一具体实施例经设计成可进行该区域的可靠度测试,其包含以下各项中的至少一项的测试:应力迁移、电致迁移、偏压热应力、热应力、机械应力、至少一环境参数的环境应力、以及依时介电崩溃特性。
该分析工具的一具体实施例经设计成可同时测定各个区域的性质。
该分析工具的一具体实施例经设计成可顺序测定各个区域的性质。
该分析工具的一具体实施例经设计成可同时测定至少4个区域的性质。
该基板的一具体实施例包含由包含以下各物的组群选出:无图晶圆片、有图晶圆片、包含元件的基板、包含功能性晶片的基板、包含功能性元件的基板、以及包含测试结构的基板。
该基板的一具体实施例包含一单一单石基板。
该基板的一具体实施例包含以下各物中的一种:半导体装置、晶圆、集成电路、平板直角显示器、光电元件、资料储存装置、磁电子元件、磁光元件、分子级电子元件、太阳能电池、光子元件、以及已封装的元件。
该基板的一具体实施例包含至少10个区域。
该基板的一具体实施例包含至少50个区域。
该基板的一具体实施例包含至少一百个区域。
该加工工具的一具体实施例包含多个加工单元与一单一密封元件。
该加工工具的一具体实施例包含多个与多个加工单元相对应的密封元件。
上述用于离散加工方法及加工次序的整合的具体实施例包含一种用于加工一基板上的多个区域的系统。该系统的一具体实施例包含一包含一阵列的区域的基板。该系统的一具体实施例包含一加工工具,其经设计成可以不同于该基板的至少一其他区域的方式加工该基板的至少一区域。该加工工具的一具体实施例经设计成可完成以下各项中的一或更多项:清洗、表面改质、表面处理、沉积、蚀刻、平坦化、化学机械抛光、电化学机械抛光、微影、图样化、植入、辐射、电磁辐射、微波辐射、射频(RF)辐射、热处理、红外线(IR)处理、紫外线(UV)处理、深紫外线(DUV)处理、极紫外线(EUV)处理、电子束处理、以及X射线处理。
本发明提供多种大幅改良用于以不同方式加工单一基板的区域的方法与装置。应了解以上描述只供图示说明且不具有限制性。本领域技术人员在审阅本发明公开内容后会明白本发明有许多具体实施例及变体。可用实例说明各种加工时间、加工温度、以及其他的加工条件,和某些加工步骤的不同次序。因此,不应用以上的描述认定本发明的范畴,而应以所附的权利要求书及其等同范围来判定。
本文所提出的解释及说明旨在供其他本领域技术人员认识本发明及其原理以及实际的应用。本领域技术人员可用各种形式设计及应用本发明,以便最适宜于特定用途的要求。因此,本文所提及的本发明具体实施例都不是想要详细列举或限定本发明。

Claims (60)

1.一种方法,所述方法包含:
取得一基板;以及
以不同于该基板的至少一其他区域的方式加工该基板的至少一区域,该加工包含改质该至少一区域,其中改质包含以下各项中的至少一项:物理改质、化学改质、电改质、热改质、磁改质、光子改质、以及光分解改质,其中该加工形成至少一阵列以不同方式加工的区域于该基板上。
2.根据权利要求1所述的方法,其特征在于,所述加工进一步包括提供至少一材料于所述至少一区域。
3.根据权利要求1所述的方法,其特征在于,所述物理改质、化学改质、电改质、热改质、磁改质、光子改质、以及光分解改质中的至少一项包括以下各项中的至少一项:清洗、表面改质、表面处理、沉积、蚀刻、平坦化、化学机械抛光、电化学机械抛光、微影、图样化、植入、辐射、电磁辐射、微波辐射、射频(RF)辐射、热处理、红外线(IR)处理、紫外线(UV)处理、深紫外线(DUV)处理、极紫外线(EUV)处理、电子束处理、以及X射线处理。
4.根据权利要求3所述的方法,其特征在于,所述沉积包括以下各项中的至少一项:电化学沉积、无电镀沉积、物理气相沉积、化学气相沉积、原子层沉积、气相磊晶、液相磊晶、化学束磊晶、分子束磊晶、分子自组装、及蒸镀。
5.根据权利要求3所述的方法,其特征在于,所述表面改质包括功能基化。
6.根据权利要求1所述的方法,其特征在于,所述加工包括:使用至少一预定的改质次序改质所述至少一区域。
7.根据权利要求1所述的方法,其特征在于,所述加工包括:使用一预定的改质次序改质所述至少一区域且使用一不同的预定的改质次序改质所述至少一其他区域。
8.根据权利要求1所述的方法,其特征在于,所述加工包括以下各项中的一或更多项:顺序加工至少一组群区域中的区域、同时加工至少一组群区域中的区域。
9.根据权利要求1所述的方法,其特征在于,所述方法更包括特征化所述至少一区域。
10.根据权利要求9所述的方法,其特征在于,所述特征化包括以下各项中之一或更多项:顺序特征化至少一组群区域中的区域、同时特征化至少一其他组群区域中的区域。
11.根据权利要求9所述的方法,其特征在于,所述特征化包括:对于该至少一区域的材料性质特征化以下各项中的至少一项:光学性质、化学成分、化学反应性、电气性质、物理性质、磁性质、热性质、机械性质、以及多孔性。
12.根据权利要求9所述的方法,其特征在于,所述特征化所述至少一区域用于包括以下各项中的至少一项的结构性质:材料位置、材料分布、材料厚度、材料阶梯覆盖性、材料连续性、以及机械性质。
13.根据权利要求9所述的方法,其特征在于,所述特征化包括:参数测试该至少一区域,其包括以下各项中的至少一项的测试:良品率、通孔链良品率、线路良品率、通孔电阻、线电阻、开尔文电阻、漏电、以及电容。
14.根据权利要求9所述的方法,其特征在于,所述特征化包括:元件测试所述至少一区域,其中元件测试由以下各项所组成的组群中选出:工作频率、切换速度、功率消耗、迁移率、跨导、驱动电流、临界电压、电容、电阻、以及电荷密度。
15.根据权利要求9所述的方法,其特征在于,所述特征化包括:可靠度测试所述至少一区域,其包括以下各项中的至少一项的测试:应力迁移、电致迁移、偏压热应力、热应力、机械应力、至少一环境参数的环境应力、以及依时介电崩溃特性。
16.根据权利要求1所述的方法,其特征在于,所述基板由包括以下各物的组群选出:无图晶圆片、有图晶圆片、包括元件的基板、包括功能性晶片的基板、包括功能性元件的基板、以及包括测试结构的基板。
17.根据权利要求1所述的方法,其特征在于,所述基板的各区域为以下各物中的一种:半导体、集成电路、平板直角显示器、光电元件、资料储存装置、磁电子元件、磁光元件、分子级电子元件、太阳能电池、光子元件、以及已封装的元件。
18.一种方法,所述方法包括:
取得一基板;以及
组合加工所述基板中的多个区域,其中所述组合加工包括以下各项中的至少一项:多种材料、多个制程、多个加工条件、多种材料涂布次序、以及多种加工次序,其中供组合加工该多个区域中的至少一区域用的所述材料、制程、加工条件、材料涂布次序、以及加工次序中的至少一项与供组合加工所述多个区域中的至少一其他区域用的不同。
19.一种方法,所述方法包括:
由至少一第一制程取得一基板,所述至少一第一制程由以下各项所组成的组群选出:沉积、图样化、蚀刻、清洗、平坦化、植入、及处理;以及
产生一已被加工的基板,此通过以不同于所述基板的至少一其他区域的方式加工所述基板的至少一区域,所述加工包括改质所述至少一区域,其中改质包括以下各项中的至少一项:物理改质、化学改质、电改质、热改质、磁改质、光子改质、以及光分解改质,其中所述加工形成至少一阵列以不同方式加工的区域于所述基板上。
20.根据权利要求19所述的方法,其特征在于,所述方法进一步包括提供所述已被加工的基板给至少一附加制程,所述至少一附加制程由以下各项所组成的组群选出:沉积、图样化、蚀刻、清洗、平坦化、植入、及处理。
21.根据权利要求19所述的方法,其特征在于,所述加工包括使用以下各项中的至少一项:材料、加工条件、加工次序、加工次序整合、以及加工次序条件。
22.一种方法,所述方法包括:
产生一已被加工的基板,此通过以不同于所述基板的至少一其他区域的方式加工所述基板的至少一区域,该加工包括改质所述至少一区域,其中改质包括以下各项中的至少一项:物理改质、化学改质、电改质、热改质、磁改质、光子改质、以及光分解改质,其中所述加工形成至少一阵列以不同方式加工的区域于所述基板上;以及,
提供所述已被加工的基板给至少一附加制程,所述至少一附加制程由以下各项所组成的组群选出:沉积、图样化、蚀刻、清洗、平坦化、植入、及处理。
23.根据权利要求22所述的方法,其特征在于,所述加工包括使用以下各项中的至少一项:材料、加工条件、加工次序、加工次序整合、以及加工次序条件。
24.一种包括至少一第一及至少一第二离散区域的基板,所述第一离散区域包括至少一范围是用一包括以下各项中的至少一项的第一组合式加工方法改质:多种材料、多个制程、多个加工条件、多种材料涂布次序、以及多种加工次序,所述第二离散区域包括至少一范围是用一包括以下各项中的至少一项的第二组合式加工方法改质:多种材料、多个制程、多个加工条件、多种材料涂布次序、以及多种加工次序,其中供所述第一组合式加工方法用德所述材料、制程、加工条件、材料涂布次序、及加工次序中的至少一项与供所述第二组合式加工方法用的不同。
25.一种用于形成一阵列以不同方式加工的区域的方法,所述方法包括:
提供一基板;以及
加工所述基板的至少两个区域中的至少一部份,其中以不同于至少一其他区域的至少一部份的方式加工至少一区域的至少一部份,所述加工包括以下各项中的至少一项:清洗、表面改质、蚀刻、平坦化、图样化、植入、电磁辐射、微波辐射、射频(RF)辐射、红外线(IR)处理、紫外线(UV)处理、深紫外线(DUV)处理、极紫外线(EUV)处理、电子束处理、以及X射线处理。
26.根据权利要求25所述的方法,其特征在于,所述基板包括一预定区域的阵列,各区域包括至少两个结构或元件。
27.根据权利要求25所述得方法,其特征在于,所述加工包括:改质所述区域,其中改质包括以下各项中的至少一项:物理改质、化学改质、电改质、热改质、磁改质、光子改质、以及光分解改质。
28.根据权利要求25所述的方法,其特征在于,所述加工包括以下各项中之一或更多项:化学机械抛光、电化学机械抛光、表面处理、辐射、热处理、以及微影。
29.根据权利要求25所述的方法,其特征在于,所述加工为包括以下各项中的至少一项的沉积:电化学沉积、无电镀沉积、物理气相沉积、化学气相沉积、原子层沉积、气相磊晶、液相磊晶、化学束磊晶、分子束磊晶、分子自组装、及蒸镀。
30.根据权利要求25所述的方法,其特征在于,所述加工包括以下各项中的至少一项:多种制程、一加工次序、多项加工条件、一材料涂布次序、以及多项加工次序条件,其中供加工所述多个区域中的至少一区域用德所述制程、加工次序,加工条件、材料涂布次序、以及加工次序条件中的至少一项为不相同。
31.根据权利要求30所述的方法,其特征在于,所述加工包括以下各项中之一或更多项:使用至少一预定的改质次序改质至少一区域的至少一部份、使用一第一预定的改质次序改质一第一区域的至少一部份、以及使用一不同于所述第一预定的改质次序的第二预定的改质次序改质一第二区域的至少一部份。
32.根据权利要求30所述的方法,其特征在于,所述加工包括:一包括以下各项中之一或更多项的加工次序:在以彼此不同方式加工所述多个区域中的至少两个区域之前以同样方式加工所述基板的多个区域,以及在以彼此不同方式加工至少两个区域之后以同样方式加工所述基板的所有区域。
33.根据权利要求25所述的方法,其特征在于,所述加工包括以下各项中之一或更多项:同时加工每一区域、顺序加工每一区域、以及同时加工至少4个区域。
34.根据权利要求25所述的方法,其进一步包括测定已被加工的区域的性质,所述性质包括以下各项中的至少一项:光学性质、化学成分、化学反应性、电气性质、物理性质、磁性质、热性质、机械性质、以及多孔性。
35.根据权利要求34所述的方法,其特征在于,所述性质包括以下各项中的至少一项:材料位置、材料分布、材料厚度、材料阶梯覆盖性、以及材料连续性。
36.根据权利要求34所述的方法,其特征在于,所述测定包括包含以下各项中的至少一项的测试的参数测试:良品率、电阻、漏电、以及电容,其中所述良品率的测试包括以下各项中的至少一项:通孔链良品率、以及线路良品率,其中所述电阻的测试包括以下各项中的至少一项:通孔电阻、线电阻、以及开尔文电阻。
37.根据权利要求34所述的方法,其特征在于,所述测定包括元件测试所述至少一区域,其中元件测试由包括以下各物的组群选出:工作频率、切换速度、功率消耗、迁移率、跨导、驱动电流、临界电压、电容、电阻、以及电荷密度。
38.根据权利要求34所述的方法,其特征在于,所述测定包括包含以下各项中的至少一项的测试的可靠度测试:应力迁移、电致迁移、偏压热应力、热应力、机械应力、至少一环境参数的环境应力、以及依时介电崩溃特性。
39.根据权利要求34所述的方法,其特征在于,以同时方式与顺序方式中之一或更多的方式测定各个区域的性质。
40.根据权利要求25所述的方法,其特征在于,所述基板包括多个预定范围,所述预定范围包括以下各项中的至少一项:所述至少一区域、所述至少一区域的一部份、所述至少一其他区域、以及所述至少一其他区域的一部份。
41.根据权利要求25所述的方法,其特征在于,所述方法包括在加工期间使正被加工的区域与其他区域隔离。
42.根据权利要求25所述的方法,其特征在于,所述方法进一步包括提供一加工单元,其中所述基板与所述加工单元被构造为彼此可相对移动,其中所述加工包括:
通过使所述加工单元与所述基板接触以使所述基板的一第一区域与所述基板的其他区域隔离而使得所述第一区域位于所述加工单元内;
加工所述第一区域;
移开所述加工单元而不与所述基板接触;
通过使所述加工单元与所述基板接触以使所述基板的一第二区域与所述基板的其他区域隔离而使得所述第二区域位于所述加工单元内;以及,
以不同于所述第一区域的方式加工所述第二区域。
43.根据权利要求25所述的方法,其特征在于,所述加工包括:
在多个条件下输送一第一加工材料至所述基板的至少两个区域中的一区域以形成一第一固体层于所述基板的所述一区域的一部份上;
在多个条件下输送一第二加工材料所述基板的至少两个区域中的所述一区域以形成一第二固体层于所述基板的所述一区域的一部份上,其中所述第一固体层抑制所述第二固体层形成于所述一区域有第一层形成于其上的那一部份上;以及
重复输送所述第一加工材料与所述第二加工材料给所述基板的至少两个区域中的至少一其他区域,其中输送到所述一区域的所述第一加工材料、所述第二加工材料中的至少一种与输送至所述至少一其他区域的第一加工材料、第二加工材料中的至少一种不同。
44.根据权利要求25所述的方法,其特征在于,所述每一区域包括一电介质部份与一导电部份。
45.根据权利要求44所述的方法,其特征在于,所述加工每一区域包括形成一遮罩层于所述电介质部份上。
46.根据权利要求44所述的方法,其特征在于,所述加工每一区域包括形成一覆盖层于所述导电部份上。
47.一种用于形成一阵列以不同方式加工的区域的方法,所述方法包括:
提供一包括一阵列的预定区域的基板,其中每个区域都类似且包括至少两个不同的结构或元件;以及
加工所述基板的至少两个区域中的至少一部份,其中以不同于至少一其他区域的至少一部份的方式加工至少一区域的至少一部份,所述加工包括以下各项中之一或更多项:提供一材料给所述至少两个区域的至少一部份以及改质所述至少两个区域的至少一部份。
48.一种用于形成一阵列以不同方式加工的区域的方法,所述方法包括:
提供一基板;
加工所述基板的至少两个区域中的至少一部份,其中以不同于至少一其他区域的至少一部份的方式加工至少一区域的至少一部份,所述加工包括以下各项中之一或更多项:提供一材料给所述至少两个区域的至少一部份以及改质所述至少两个区域的至少一部份;以及,
测定已被加工的区域的性质,所述性质包括以下各项中的至少一项:良品率、漏电、工作频率、切换速度、功率消耗、迁移率、跨导、驱动电流、临界电压、电阻、电容、电荷密度、应力迁移、电致迁移、偏压热应力、以及依时介电崩溃特性。
49.一种形成一阵列的材料于一阵列的区域上的方法,所述方法包括:
提供一包括两个或更多离散区域的基板,各区域包括一电介质部份与一导电部份;
形成一遮罩层于所述两个或更多区域中的至少一区域的电介质部份上;以及
形成一覆盖层于所述两个或更多区域中的至少一区域的导电部份上,其中至少一区域的覆盖层、遮罩层中的至少一层与至少一其他区域的覆盖层、遮罩层中的至少一层不同。
50.根据权利要求49所述的方法,其特征在于所述方法进一步包括在两个或更多区域之间形成一空间,其中所述空间的尺寸被构造为大体可防止材料在所述两个或更多区域之间相互扩散。
51.根据权利要求49所述的方法,其特征在于,不形成所述遮罩层于至少一区域的导电部份上。
52.根据权利要求49所述的方法,其特征在于,所述方法进一步包括在形成至少一区域的覆盖层之后移除所述遮罩层,其中所述移除提高所述至少一区域的覆盖层的选择性。
53.根据权利要求49所述的方法,其特征在于,不形成所述覆盖层于至少一区域的电介质部份上。
54.根据权利要求49所述的方法,其特征在于,所述遮罩层抑制覆盖层材料形成于至少一区域的电介质部份内。
55.一种基板,所述基板包括:
两个或更多离散区域,各区域包括一导电部份与一电介质部份;
一遮罩层,所述遮罩层在所述两个或更多区域中的至少一区域的电介质部份上;以及,
一覆盖层,所述覆盖层在所述两个或更多区域中的至少一区域的导电部份上,其中至少一区域的覆盖层、遮罩层中的至少一层与至少一其他区域的覆盖层、遮罩层中的至少一层不同。
56.根据权利要求55所述的基板,其特征在于,所述至少一区域被构造成在至少一其他区域之间可提供一空间,其中所述空间的尺寸被构造为大体可防止材料在所述区域之间相互扩散。
57.根据权利要求55所述的基板,其特征在于,不形成所述遮罩层于至少一区域的导电部份上。
58.根据权利要求55所述的基板,其特征在于,在形成至少一区域的覆盖层之后移除所述遮罩层,其中所述遮罩层的移除提高所述至少一区域的覆盖层的选择性。
59.根据权利要求55所述的基板,其特征在于,至少一区域的电介质部份不包括所述覆盖层。
60.根据权利要求55所述的基板,其特征在于,所述遮罩层抑制覆盖层材料形成于至少一区域的电介质部份内。
CN200680037944.XA 2005-10-11 2006-04-07 离散加工方法及基板区域的加工次序的整合 Expired - Fee Related CN101512720B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US72518605P 2005-10-11 2005-10-11
US60/725,186 2005-10-11
US11/352,077 2006-02-10
US11/352,077 US8084400B2 (en) 2005-10-11 2006-02-10 Methods for discretized processing and process sequence integration of regions of a substrate
PCT/US2006/012917 WO2007046852A2 (en) 2005-10-11 2006-04-07 Discretized processing and process sequence integration of substrate regions

Publications (2)

Publication Number Publication Date
CN101512720A true CN101512720A (zh) 2009-08-19
CN101512720B CN101512720B (zh) 2015-11-25

Family

ID=41003573

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200680037944.XA Expired - Fee Related CN101512720B (zh) 2005-10-11 2006-04-07 离散加工方法及基板区域的加工次序的整合

Country Status (2)

Country Link
US (3) US7544574B2 (zh)
CN (1) CN101512720B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103563083A (zh) * 2011-06-08 2014-02-05 国际商业机器公司 半导体开关器件及其制造方法
CN108890529A (zh) * 2018-07-25 2018-11-27 浙江工业大学 光催化钴基合金加工控制系统及控制方法
US11373536B1 (en) 2021-03-09 2022-06-28 Wm Intellectual Property Holdings, L.L.C. System and method for customer and/or container discovery based on GPS drive path and parcel data analysis for a waste / recycling service vehicle
US11386362B1 (en) * 2020-12-16 2022-07-12 Wm Intellectual Property Holdings, L.L.C. System and method for optimizing waste / recycling collection and delivery routes for service vehicles
US11414740B2 (en) 2019-06-10 2022-08-16 Applied Materials, Inc. Processing system for forming layers
US11425340B1 (en) 2018-01-09 2022-08-23 Wm Intellectual Property Holdings, Llc System and method for managing service and non-service related activities associated with a waste collection, disposal and/or recycling vehicle
US11475417B1 (en) 2019-08-23 2022-10-18 Wm Intellectual Property Holdings, Llc System and method for auditing the fill status of a customer waste container by a waste services provider during performance of a waste service activity
US11488118B1 (en) 2021-03-16 2022-11-01 Wm Intellectual Property Holdings, L.L.C. System and method for auditing overages and contamination for a customer waste container by a waste services provider during performance of a waste service activity

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8944002B2 (en) * 2004-01-14 2015-02-03 Honda Motor Co., Ltd. High throughput physical vapor deposition system for material combinatorial studies
US7879710B2 (en) * 2005-05-18 2011-02-01 Intermolecular, Inc. Substrate processing including a masking layer
KR100817174B1 (ko) * 2005-06-21 2008-03-27 세향산업 주식회사 다층박막 캐패시터와 그 제조방법 및 장치
US7544574B2 (en) * 2005-10-11 2009-06-09 Intermolecular, Inc. Methods for discretized processing of regions of a substrate
EP1994550A4 (en) * 2006-02-10 2012-01-11 Intermolecular Inc METHOD AND DEVICE FOR COMBINATORY VARIANT MATERIALS, UNIT PROCESS AND PROCESS PROCESS
US8535972B2 (en) * 2007-07-13 2013-09-17 Intermolecular, Inc. Methods for coating a substrate with an amphiphilic compound
US8772933B2 (en) * 2007-12-12 2014-07-08 International Business Machines Corporation Interconnect structure and method of making same
EP2075059A1 (en) * 2007-12-14 2009-07-01 Biotage AB Devices and methods for performing microwave-assisted chemical synthesis
US9044774B2 (en) * 2007-12-18 2015-06-02 Intermolecular, Inc. Vented combinatorial processing cell
US8220502B1 (en) * 2007-12-28 2012-07-17 Intermolecular, Inc. Measuring volume of a liquid dispensed into a vessel
JP4836092B2 (ja) * 2008-03-19 2011-12-14 国立大学法人東北大学 半導体装置の形成方法
US9016233B1 (en) * 2008-04-23 2015-04-28 Intermolecular, Inc. Volume combinatorial processing chamber
JP5319342B2 (ja) * 2009-03-17 2013-10-16 富士フイルム株式会社 ガスバリア膜の製造方法、太陽電池用ガスバリアフィルム、および、ディスプレイ用ガスバリアフィルム
US8048814B2 (en) * 2009-05-19 2011-11-01 Innovalight, Inc. Methods and apparatus for aligning a set of patterns on a silicon substrate
US8263427B2 (en) * 2009-06-02 2012-09-11 Intermolecular, Inc. Combinatorial screening of transparent conductive oxide materials for solar applications
JP2013506272A (ja) * 2009-09-20 2013-02-21 インターモレキュラー,インコーポレーテッド 組合せ的スクリーニングにおいて用いられる結晶シリコン太陽電池の構築方法
KR20130098143A (ko) 2010-05-04 2013-09-04 인터몰레큘러 인코퍼레이티드 Cigs 태양 전지 제조를 위한 통합적 방법
US8673783B2 (en) 2010-07-02 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Metal conductor chemical mechanical polish
US9140978B2 (en) 2010-10-12 2015-09-22 Weng-Dah Ken Semiconductor multi-project or multi-product wafer process
US20120160264A1 (en) * 2010-12-23 2012-06-28 Richard Endo Wet Processing Tool with Site Isolation
US8525339B2 (en) 2011-07-27 2013-09-03 International Business Machines Corporation Hybrid copper interconnect structure and method of fabricating same
US8716115B2 (en) 2011-10-18 2014-05-06 Intermolecular, Inc. High productivity combinatorial dual shadow mask design
US8647446B2 (en) 2011-12-07 2014-02-11 Intermolecular, Inc. Method and system for improving performance and preventing corrosion in multi-module cleaning chamber
US8807550B2 (en) * 2011-12-13 2014-08-19 Intermolecular, Inc. Method and apparatus for controlling force between reactor and substrate
US8858766B2 (en) * 2011-12-27 2014-10-14 Intermolecular, Inc. Combinatorial high power coaxial switching matrix
US8603837B1 (en) 2012-07-31 2013-12-10 Intermolecular, Inc. High productivity combinatorial workflow for post gate etch clean development
JP2014040633A (ja) * 2012-08-22 2014-03-06 Jtekt Corp パターン形成装置及びパターン形成方法
US9076674B2 (en) * 2012-09-25 2015-07-07 Intermolecular, Inc. Method and apparatus for improving particle performance
US8663397B1 (en) * 2012-10-22 2014-03-04 Intermolecular, Inc. Processing and cleaning substrates
US20140162384A1 (en) * 2012-12-06 2014-06-12 Intermolecular Inc. PVD-ALD-CVD hybrid HPC for work function material screening
US20140166107A1 (en) * 2012-12-13 2014-06-19 Intermolecular, Inc. Back-Contact Electron Reflectors Enhancing Thin Film Solar Cell Efficiency
US8652861B1 (en) * 2012-12-20 2014-02-18 Intermolecular, Inc. HPC optimization of contacts to optoelectronic devices
US9105841B2 (en) 2013-03-12 2015-08-11 International Business Machines Corporation Forming magnetic microelectromechanical inductive components
US20140262028A1 (en) * 2013-03-13 2014-09-18 Intermolecular, Inc. Non-Contact Wet-Process Cell Confining Liquid to a Region of a Solid Surface by Differential Pressure
US9460932B2 (en) * 2013-11-11 2016-10-04 Applied Materials, Inc. Surface poisoning using ALD for high selectivity deposition of high aspect ratio features
US9082729B2 (en) * 2013-11-20 2015-07-14 Intermolecular, Inc. Combinatorial method for solid source doping process development
US9087864B2 (en) 2013-12-19 2015-07-21 Intermolecular, Inc. Multipurpose combinatorial vapor phase deposition chamber
US9797593B2 (en) * 2015-05-11 2017-10-24 Msp Corporation Apparatus and method for vapor generation and film deposition
US10287679B2 (en) 2015-05-11 2019-05-14 Msp Corporation Apparatus and method for vapor generation and film deposition
KR102420015B1 (ko) * 2015-08-28 2022-07-12 삼성전자주식회사 Cs-ald 장치의 샤워헤드
US9697310B2 (en) * 2015-11-02 2017-07-04 Winbond Electronics Corporation Level faults interception in integrated circuits
JP1563719S (zh) * 2015-12-28 2016-11-21
JP1563718S (zh) * 2015-12-28 2016-11-21
KR102578815B1 (ko) * 2016-08-08 2023-09-15 에스케이하이닉스 주식회사 박막 가공 방법
US11928693B1 (en) 2021-03-09 2024-03-12 Wm Intellectual Property Holdings, L.L.C. System and method for customer and/or container discovery based on GPS drive path analysis for a waste / recycling service vehicle

Family Cites Families (106)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2004A (en) * 1841-03-12 Improvement in the manner of constructing and propelling steam-vessels
US2003A (en) * 1841-03-12 Improvement in horizontal windivhlls
US2005A (en) * 1841-03-16 Improvement in the manner of constructing molds for casting butt-hinges
DE1251283B (de) 1967-10-05 Siemens Aktiengesellschaft, Berlin und München, München Vorrichtung zum gleichzeitigen Herstellen einer Vielzahl von einkristallinen Halbleiterkörpern
US2002A (en) * 1841-03-12 Tor and planter for plowing
DE2307649B2 (de) 1973-02-16 1980-07-31 Robert Bosch Gmbh, 7000 Stuttgart Anordnung zum Aufstäuben verschiedener Materialien auf einem Substrat
US4743954A (en) 1985-06-07 1988-05-10 University Of Utah Integrated circuit for a chemical-selective sensor with voltage output
US6943034B1 (en) 1991-11-22 2005-09-13 Affymetrix, Inc. Combinatorial strategies for polymer synthesis
WO1993009668A1 (en) 1991-11-22 1993-05-27 Affymax Technology N.V. Combinatorial strategies for polymer synthesis
US6864101B1 (en) 1991-11-22 2005-03-08 Affymetrix, Inc. Combinatorial strategies for polymer synthesis
US5356756A (en) 1992-10-26 1994-10-18 The United States Of America As Represented By The Secretary Of Commerce Application of microsubstrates for materials processing
JPH07211605A (ja) 1994-01-14 1995-08-11 Hitachi Ltd 処理装置および処理方法
US6045671A (en) 1994-10-18 2000-04-04 Symyx Technologies, Inc. Systems and methods for the combinatorial synthesis of novel materials
US5985356A (en) 1994-10-18 1999-11-16 The Regents Of The University Of California Combinatorial synthesis of novel materials
US6004617A (en) 1994-10-18 1999-12-21 The Regents Of The University Of California Combinatorial synthesis of novel materials
US5603351A (en) 1995-06-07 1997-02-18 David Sarnoff Research Center, Inc. Method and system for inhibiting cross-contamination in fluids of combinatorial chemistry device
US5646870A (en) 1995-02-13 1997-07-08 Advanced Micro Devices, Inc. Method for setting and adjusting process parameters to maintain acceptable critical dimensions across each die of mass-produced semiconductor wafers
US6063633A (en) 1996-02-28 2000-05-16 The University Of Houston Catalyst testing process and apparatus
US6159644A (en) 1996-03-06 2000-12-12 Hitachi, Ltd. Method of fabricating semiconductor circuit devices utilizing multiple exposures
ZA975891B (en) * 1996-07-05 1998-07-23 Combimatrix Corp Electrochemical solid phase synthesis of polymers
US6468806B1 (en) 1996-10-02 2002-10-22 Symyx Technologies, Inc. Potential masking systems and methods for combinatorial library synthesis
US7112449B1 (en) 2000-04-05 2006-09-26 Nanogram Corporation Combinatorial chemical synthesis
US6576906B1 (en) 1999-10-08 2003-06-10 Symyx Technologies, Inc. Method and apparatus for screening combinatorial libraries for semiconducting properties
US6818110B1 (en) 1997-09-30 2004-11-16 Symyx Technologies, Inc. Combinatorial electrochemical deposition and testing system
US6187164B1 (en) 1997-09-30 2001-02-13 Symyx Technologies, Inc. Method for creating and testing a combinatorial array employing individually addressable electrodes
KR20010032498A (ko) 1997-11-26 2001-04-25 조셉 제이. 스위니 손상없는 스컵쳐 코팅 증착
DE19822077A1 (de) 1998-05-16 1999-11-18 Studiengesellschaft Kohle Mbh Kombinatorisches Verfahren zur Herstellung und Charakterisierung von kristallinen und amorphen Materialbibliotheken im Mikrogramm-Maßstab
US6287977B1 (en) 1998-07-31 2001-09-11 Applied Materials, Inc. Method and apparatus for forming improved metal interconnects
US6306658B1 (en) 1998-08-13 2001-10-23 Symyx Technologies Parallel reactor with internal sensing
EP1038996B1 (en) 1998-09-11 2007-09-05 Japan Science and Technology Agency Combinatorial molecular layer epitaxy device
ATE268735T1 (de) 1998-09-18 2004-06-15 Symyx Technologies Inc Herstellung von kombinatorischen arrays von materialen durch methoden der synthese in lösung
US6683446B1 (en) 1998-12-22 2004-01-27 John Pope Electrode array for development and testing of materials
US6364956B1 (en) 1999-01-26 2002-04-02 Symyx Technologies, Inc. Programmable flux gradient apparatus for co-deposition of materials onto a substrate
US6830663B2 (en) 1999-01-26 2004-12-14 Symyx Technologies, Inc. Method for creating radial profiles on a substrate
JP2002537202A (ja) 1999-02-17 2002-11-05 オクセル オキサイド エレクトロニクス テクノロジー, インコーポレイテッド 組み合わせ分子線エピタキシー(combe)装置を使用するライブラリの調製方法
US6319476B1 (en) 1999-03-02 2001-11-20 Perseptive Biosystems, Inc. Microfluidic connector
US6749814B1 (en) 1999-03-03 2004-06-15 Symyx Technologies, Inc. Chemical processing microsystems comprising parallel flow microreactors and methods for using same
KR100436319B1 (ko) * 1999-03-30 2004-06-18 제이에스알 가부시끼가이샤 실리콘 막의 형성방법
US6323128B1 (en) 1999-05-26 2001-11-27 International Business Machines Corporation Method for forming Co-W-P-Au films
US7052545B2 (en) 2001-04-06 2006-05-30 California Institute Of Technology High throughput screening of crystallization of materials
US6180049B1 (en) 1999-06-28 2001-01-30 Nanotek Instruments, Inc. Layer manufacturing using focused chemical vapor deposition
US6342733B1 (en) 1999-07-27 2002-01-29 International Business Machines Corporation Reduced electromigration and stressed induced migration of Cu wires by surface coating
US6750152B1 (en) 1999-10-01 2004-06-15 Delphi Technologies, Inc. Method and apparatus for electrically testing and characterizing formation of microelectric features
DE19959974A1 (de) 1999-12-13 2001-06-21 Basf Ag Verfahren zur Herstellung von Materialbibliotheken durch elektrochemische Abscheidung
AU2277001A (en) * 1999-12-20 2001-07-03 Penn State Research Foundation, The Deposited thin films and their use in detection, attachment, and bio-medical applications
US6420250B1 (en) 2000-03-03 2002-07-16 Micron Technology, Inc. Methods of forming portions of transistor structures, methods of forming array peripheral circuitry, and structures comprising transistor gates
US6491759B1 (en) 2000-03-14 2002-12-10 Neocera, Inc. Combinatorial synthesis system
US6983233B1 (en) 2000-04-19 2006-01-03 Symyx Technologies, Inc. Combinatorial parameter space experiment design
US7491286B2 (en) * 2000-04-21 2009-02-17 International Business Machines Corporation Patterning solution deposited thin films with self-assembled monolayers
US6911129B1 (en) 2000-05-08 2005-06-28 Intematix Corporation Combinatorial synthesis of material chips
CA2344946A1 (en) 2000-05-10 2001-11-10 Symyx Technologies, Inc. Polymer libraries on a substrate, method of forming polymer libraries on a substrate and characterization methods with same
AU2001288225A1 (en) 2000-07-24 2002-02-05 The University Of Maryland College Park Spatially programmable microelectronics process equipment using segmented gas injection showerhead with exhaust gas recirculation
KR100396879B1 (ko) * 2000-08-11 2003-09-02 삼성전자주식회사 동일 물질로 이루어진 이중막을 포함하는 다중막으로캡슐화된 캐패시터를 구비한 반도체 메모리 소자 및 그의제조 방법
US6420178B1 (en) 2000-09-20 2002-07-16 General Electric Company High throughput screening method, array assembly and system
US6503834B1 (en) 2000-10-03 2003-01-07 International Business Machines Corp. Process to increase reliability CuBEOL structures
US20020079487A1 (en) 2000-10-12 2002-06-27 G. Ramanath Diffusion barriers comprising a self-assembled monolayer
US20020105081A1 (en) 2000-10-12 2002-08-08 G. Ramanath Self-assembled near-zero-thickness molecular layers as diffusion barriers for Cu metallization
KR100570576B1 (ko) * 2000-10-17 2006-04-13 샤프 가부시키가이샤 산화물 재료, 산화물 박막의 제조 방법 및 상기 재료를사용한 소자
WO2002048841A2 (en) 2000-12-15 2002-06-20 Symyx Technologies, Inc. Methods and apparatus for designing high-dimensional combinatorial experiments
US20020142474A1 (en) 2001-02-12 2002-10-03 Lagraff John Robert Contaminant library method and array plate
US6495413B2 (en) 2001-02-28 2002-12-17 Ramtron International Corporation Structure for masking integrated capacitors of particular utility for ferroelectric memory integrated circuits
US6607977B1 (en) 2001-03-13 2003-08-19 Novellus Systems, Inc. Method of depositing a diffusion barrier for copper interconnect applications
US20030124028A1 (en) 2001-08-10 2003-07-03 Carlson Eric D. Apparatuses and methods for creating and testing pre-formulations and systems for same
US20030032198A1 (en) 2001-08-13 2003-02-13 Symyx Technologies, Inc. High throughput dispensing of fluids
KR100434946B1 (ko) 2001-09-28 2004-06-10 학교법인 성균관대학 무전해도금방식을 이용한 반도체 소자의 구리배선형성방법
US6758951B2 (en) 2001-10-11 2004-07-06 Symyx Technologies, Inc. Synthesis and characterization of materials for electrochemical cells
US7294564B2 (en) 2001-10-12 2007-11-13 Siltronic Ag Method for forming a layered semiconductor technology structure and corresponding layered semiconductor technology structure
US6689218B2 (en) * 2001-10-23 2004-02-10 General Electric Company Systems for the deposition and curing of coating compositions
US7280230B2 (en) 2001-12-19 2007-10-09 Kla-Tencor Technologies Corporation Parametric profiling using optical spectroscopic systems
US7335153B2 (en) 2001-12-28 2008-02-26 Bio Array Solutions Ltd. Arrays of microparticles and methods of preparation thereof
WO2003058671A2 (en) 2002-01-14 2003-07-17 Universität Augsburg Target end station for the combinatory ion implantation and method of ion implantation
US7138014B2 (en) 2002-01-28 2006-11-21 Applied Materials, Inc. Electroless deposition apparatus
US7136796B2 (en) 2002-02-28 2006-11-14 Timbre Technologies, Inc. Generation and use of integrated circuit profile-based simulation information
US6908807B2 (en) 2002-03-26 2005-06-21 Micron Technology, Inc. Methods of forming semiconductor constructions
US6949267B2 (en) 2002-04-08 2005-09-27 Engelhard Corporation Combinatorial synthesis
US20030224105A1 (en) 2002-05-30 2003-12-04 Symyx Technologies, Inc. Apparatus and methods for forming films on substrates
US20040071888A1 (en) 2002-05-30 2004-04-15 Symyx Technologies, Inc. Apparatus and method of research for creating and testing thin films
JP4261931B2 (ja) 2002-07-05 2009-05-13 株式会社荏原製作所 無電解めっき装置および無電解めっき後の洗浄方法
US7077992B2 (en) 2002-07-11 2006-07-18 Molecular Imprints, Inc. Step and repeat imprint lithography processes
US7247346B1 (en) 2002-08-28 2007-07-24 Nanosolar, Inc. Combinatorial fabrication and high-throughput screening of optoelectronic devices
US6767824B2 (en) 2002-09-23 2004-07-27 Padmapani C. Nallan Method of fabricating a gate structure of a field effect transistor using an alpha-carbon mask
US6821909B2 (en) 2002-10-30 2004-11-23 Applied Materials, Inc. Post rinse to improve selective deposition of electroless cobalt on copper for ULSI application
US6641899B1 (en) * 2002-11-05 2003-11-04 International Business Machines Corporation Nonlithographic method to produce masks by selective reaction, articles produced, and composition for same
JP2004175927A (ja) * 2002-11-27 2004-06-24 Canon Inc 表面改質方法
JP4071612B2 (ja) 2002-12-11 2008-04-02 三菱電機株式会社 銅下地膜形成材料、銅下地膜形成方法、銅下地膜および半導体装置
US6975032B2 (en) 2002-12-16 2005-12-13 International Business Machines Corporation Copper recess process with application to selective capping and electroless plating
US6858527B2 (en) 2003-04-14 2005-02-22 Intel Corporation Method to increase electromigration resistance of copper using self-assembled organic thiolate monolayers
US7432006B2 (en) 2003-05-27 2008-10-07 Intematix Corporation Electrochemical probe for screening multiple-cell arrays
US7883739B2 (en) 2003-06-16 2011-02-08 Lam Research Corporation Method for strengthening adhesion between dielectric layers formed adjacent to metal layers
US7416911B2 (en) 2003-06-24 2008-08-26 California Institute Of Technology Electrochemical method for attaching molecular and biomolecular structures to semiconductor microstructures and nanostructures
EP1644517A4 (en) 2003-06-30 2010-04-21 Raustech Pty Ltd MANUFACTURE AND PRODUCTION IN MICRO AND NANOMASS STABS BY SPATIAL SELECTION OF DEPOSITS
US7008871B2 (en) 2003-07-03 2006-03-07 International Business Machines Corporation Selective capping of copper wiring
US7071022B2 (en) 2003-07-18 2006-07-04 Corning Incorporated Silicon crystallization using self-assembled monolayers
US6905958B2 (en) 2003-07-25 2005-06-14 Intel Corporation Protecting metal conductors with sacrificial organic monolayers
US7179758B2 (en) 2003-09-03 2007-02-20 International Business Machines Corporation Recovery of hydrophobicity of low-k and ultra low-k organosilicate films used as inter metal dielectrics
US7827930B2 (en) 2004-01-26 2010-11-09 Applied Materials, Inc. Apparatus for electroless deposition of metals onto semiconductor substrates
GB2406860A (en) 2003-10-09 2005-04-13 Univ Southampton Vapour deposition method
US7465358B2 (en) 2003-10-15 2008-12-16 Applied Materials, Inc. Measurement techniques for controlling aspects of a electroless deposition process
US20050224897A1 (en) 2004-03-26 2005-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. High-K gate dielectric stack with buffer layer to improve threshold voltage characteristics
US8084400B2 (en) 2005-10-11 2011-12-27 Intermolecular, Inc. Methods for discretized processing and process sequence integration of regions of a substrate
US20060258128A1 (en) 2005-03-09 2006-11-16 Peter Nunan Methods and apparatus for enabling multiple process steps on a single substrate
US20060214213A1 (en) * 2005-03-28 2006-09-28 Fujitsu Limited Thin-film capacitor element and semiconductor device
US7084060B1 (en) 2005-05-04 2006-08-01 International Business Machines Corporation Forming capping layer over metal wire structure using selective atomic layer deposition
US20070029189A1 (en) 2005-08-02 2007-02-08 The University Of Chicago Combinatorial electrochemical deposition system
US7544574B2 (en) * 2005-10-11 2009-06-09 Intermolecular, Inc. Methods for discretized processing of regions of a substrate
US8776717B2 (en) 2005-10-11 2014-07-15 Intermolecular, Inc. Systems for discretized processing of regions of a substrate

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103563083B (zh) * 2011-06-08 2016-05-11 国际商业机器公司 半导体开关器件及其制造方法
CN103563083A (zh) * 2011-06-08 2014-02-05 国际商业机器公司 半导体开关器件及其制造方法
US11425340B1 (en) 2018-01-09 2022-08-23 Wm Intellectual Property Holdings, Llc System and method for managing service and non-service related activities associated with a waste collection, disposal and/or recycling vehicle
US11616933B1 (en) 2018-01-09 2023-03-28 Wm Intellectual Property Holdings, L.L.C. System and method for managing service and non-service related activities associated with a waste collection, disposal and/or recycling vehicle
CN108890529B (zh) * 2018-07-25 2023-06-23 浙江工业大学 光催化钴基合金加工控制系统及控制方法
CN108890529A (zh) * 2018-07-25 2018-11-27 浙江工业大学 光催化钴基合金加工控制系统及控制方法
US11414740B2 (en) 2019-06-10 2022-08-16 Applied Materials, Inc. Processing system for forming layers
US11475417B1 (en) 2019-08-23 2022-10-18 Wm Intellectual Property Holdings, Llc System and method for auditing the fill status of a customer waste container by a waste services provider during performance of a waste service activity
US11475416B1 (en) 2019-08-23 2022-10-18 Wm Intellectual Property Holdings Llc System and method for auditing the fill status of a customer waste container by a waste services provider during performance of a waste service activity
US11386362B1 (en) * 2020-12-16 2022-07-12 Wm Intellectual Property Holdings, L.L.C. System and method for optimizing waste / recycling collection and delivery routes for service vehicles
US11790290B1 (en) 2020-12-16 2023-10-17 Wm Intellectual Property Holdings, L.L.C. System and method for optimizing waste / recycling collection and delivery routes for service vehicles
US11373536B1 (en) 2021-03-09 2022-06-28 Wm Intellectual Property Holdings, L.L.C. System and method for customer and/or container discovery based on GPS drive path and parcel data analysis for a waste / recycling service vehicle
US11727337B1 (en) 2021-03-09 2023-08-15 Wm Intellectual Property Holdings, L.L.C. System and method for customer and/or container discovery based on GPS drive path and parcel data analysis for a waste / recycling service vehicle
US11488118B1 (en) 2021-03-16 2022-11-01 Wm Intellectual Property Holdings, L.L.C. System and method for auditing overages and contamination for a customer waste container by a waste services provider during performance of a waste service activity

Also Published As

Publication number Publication date
US7544574B2 (en) 2009-06-09
US20070082485A1 (en) 2007-04-12
US20070082487A1 (en) 2007-04-12
US7871928B2 (en) 2011-01-18
US20090227049A1 (en) 2009-09-10
CN101512720B (zh) 2015-11-25
US7902063B2 (en) 2011-03-08

Similar Documents

Publication Publication Date Title
CN101512720B (zh) 离散加工方法及基板区域的加工次序的整合
US9076716B2 (en) Methods for discretized processing and process sequence integration of regions of a substrate
US8776717B2 (en) Systems for discretized processing of regions of a substrate
US8882914B2 (en) Processing substrates using site-isolated processing
US8011317B2 (en) Advanced mixing system for integrated tool having site-isolated reactors
US8772772B2 (en) System and method for increasing productivity of combinatorial screening
US20060292846A1 (en) Material management in substrate processing
US20080128696A1 (en) Methods for discretized processing and process sequence integration of regions of a substrate
US8836123B2 (en) Methods for discretized formation of masking and capping layers on a substrate

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151125

Termination date: 20160407

CF01 Termination of patent right due to non-payment of annual fee