CN101546743A - 半导体器件的安装结构体及使用安装结构体的电子设备 - Google Patents

半导体器件的安装结构体及使用安装结构体的电子设备 Download PDF

Info

Publication number
CN101546743A
CN101546743A CN200910129848A CN200910129848A CN101546743A CN 101546743 A CN101546743 A CN 101546743A CN 200910129848 A CN200910129848 A CN 200910129848A CN 200910129848 A CN200910129848 A CN 200910129848A CN 101546743 A CN101546743 A CN 101546743A
Authority
CN
China
Prior art keywords
semiconductor device
supporter
circuit board
assembling structure
flexible circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910129848A
Other languages
English (en)
Other versions
CN101546743B (zh
Inventor
渡边真司
山崎隆雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101546743A publication Critical patent/CN101546743A/zh
Application granted granted Critical
Publication of CN101546743B publication Critical patent/CN101546743B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

提供一种半导体器件的安装结构体及使用安装结构体的低成本的电子设备，该安装结构体具有良好的平坦度，成品率高，并且能够以低成本的封装堆栈型层叠，所述电子设备通过适用本安装结构体，实现高功能化及小型化。在安装结构体(60)中，半导体封装(50)下表面的焊锡凸点(5)熔融连接在挠性布线基板(7)的电极上，半导体封装(50)的侧面及外部端子形成面的表背相反面被包围，安装结构体(60)包括具有突出部(9a)的支撑体(9)，用挠性布线基板(7)包围支撑体(9)侧面的一部分及上表面的一部分而粘接固定，在半导体封装(50)的上表面形成有电极。

Description

半导体器件的安装结构体及使用安装结构体的电子设备
技术领域
本发明涉及一种半导体器件的安装结构体，尤其涉及将多个半导体器件安装结构体层叠而安装的三维安装型的安装结构体。并且涉及使用这些安装结构体的电子设备。
背景技术
随着电子设备的高功能化，带来部件的增加，设备的小型化及薄型化的发展，随之半导体封装也要求小型化、薄型化。其中，作为适用于具有小型化要求的移动设备上的半导体封装，例如可以列举如专利文献1中记载的被称为BGA(Ball Grid Array，球栅阵列)或CSP(Chip Size Package，芯片尺寸封装)的封装的底面作为连接端子将焊锡球配置成格子状的如图5所示的封装，因其占据区域窄，能够配置更多端子，因此被广泛使用。在图5中，110是半导体器件，112是基板，114是半导体芯片，116是凸点，118是结构物，120是粘接剂，122是底层树脂，124是凸球，126是凹陷部，128是间隙。
近几年，进一步开发了在一个半导体封装中内置多个半导体芯片的芯片堆栈型的半导体封装，其特别在移动设备中，成为必须的封装。
另外，在半导体封装上内置多个芯片时，在半导体芯片不是进行过充分检查的合格的半导体芯片的情况下，或在组合了不能确保高成品率的半导体芯片的情况下，封装后的成品率急剧恶化，因此高成本成为问题。
并且，在组合的半导体芯片由其他公司供货的情况下，由于半导体芯片的状态很难得到与半导体封装同等的质量保证，所以无法期望高成品率，并且有必要实施用于品质保证的单独检查，从而有必要进行检查设备的引进、检查程序的开发等，因此成为成本增加的主要原因。
因此，如图6所示，本申请人提出了一种封装堆栈型半导体封装，其将半导体芯片分别进行封装化，将这些封装分别检查后层叠(专利文献2)。在图6中，101是半导体芯片，102是热塑性树脂，103是绝缘性树脂，104是导体，105是电极垫，106是平板，108是焊锡凸点，109是主板，110是布线图案，111是软质内插基板。
专利文献1：日本专利第3395164号公报
专利文献2：日本特开2004-146751号公报
发明内容
但是，即使在这种情况下，也不能解决半导体芯片由其他公司供货时无法得到与半导体封装同等的质量保证的问题，因此半导体芯片的可用性、低成本化的问题依然存在。
因此，不将引起高成本的半导体芯片构成为能够以封装的状态层叠的封装，而将普通的半导体器件、质量有保障的市场上出售的半导体封装作为“能够层叠封装的封装(安装结构体)”而重构(Reconstruction)。但是根据本发明人们的观点，在外部端子采用焊锡凸点的半导体器件中，存在很难确保焊锡凸点所需的平坦度的问题。
此外，作为用于解决该问题的一个方法，申请人在2007年9月19日申请的日本特愿2007-242396中，提出了一种挠性电路基板在最外部焊锡球的外侧区域弯曲的半导体器件。
在本发明的第1方面，安装结构体将作为外部端子具有焊锡凸点的一个或多个半导体器件，用形成有布线的具有挠性的布线基板(以下，称为“挠性布线基板”)包覆，并且在半导体器件的外部端子形成面一侧及外部端子形成面一侧的表背相反面一侧这两侧具有外部电极，在挠性布线基板上，形成有至少一层布线层，所述安装结构体还包括支撑体，支撑体构成为包围半导体器件的侧面及外部端子形成面的表背相反面，并且从半导体器件的侧面朝外部端子形成面一侧方向突出。
并且，优选的是，上述支撑体从半导体器件的侧面突出的长度，与在没有支撑体的情况下通过回流法将半导体器件和挠性布线基板熔融接合的状态下、焊锡凸点的高度相同，或比该高度稍大。
并且，优选的是，上述支撑体对半导体器件上外部端子形成面的表背相反面进行包围的部分的至少一部分，与挠性布线基板粘接固定。
并且，优选的是，上述支撑体对半导体器件侧面进行包围的部分的至少一部分，与挠性布线基板粘接固定。
并且，优选的是，在挠性布线基板的内侧的表面配置有用于与支撑体粘接固定的粘接层，支撑体从半导体器件的侧面突出的长度，与在没有支撑体的情况下通过回流法将半导体器件与挠性布线基板熔融接合的状态下、从半导体器件的焊锡凸点搭载面到粘接层的距离相等，或者比该距离稍大。
并且，优选的是，上述支撑体具有与挠性布线基板的热膨胀系数相同或者在其以下的热膨胀系数。
并且，优选的是，上述支撑体与半导体器件接触而固定。
并且，优选的是，上述支撑体被分割为两个以上，半导体器件侧面的至少一部分与支撑体接触而固定。
并且，优选的是，上述支撑体被分割为两个以上，半导体器件侧面分与支撑体夹着粘接层粘接固定。
并且，优选的是，上述支撑体与挠性布线基板和半导体器件双方通过粘接剂粘接固定。
并且，上述粘接剂也可以为导电性粘接剂。
并且，优选的是，上述支撑体和半导体器件上外部端子形成面的表背相反面夹着导热介质粘接或接触，支撑体还发挥该半导体器件的散热板的作用。
并且，上述导热介质可以为导电性粘接剂，也可以为散热凝胶。
并且，优选的是，上述支撑体由具有弹性的材料构成。
并且，优选的是，上述支撑体由具有导电性的材料构成，并且在挠性布线基板上构成的接地图案和支撑体通过导电性凸点电连接。
并且，优选的是，与弯曲挠性布线基板的位置相应的、支撑体的最外周角部，被去掉角而成为C倒角或圆弧形的形状。
并且，优选的是，在挠性布线基板的内侧的表面形成有至少1层粘接层，半导体器件或支撑体与挠性布线基板的至少一部分通过粘接层粘接固定。
并且，上述粘接层可以是热塑性树脂，也可以是热固化前的热固性树脂。
本发明第2方面的层叠型半导体器件的特征在于，包括上述任意的安装结构体。
上述层叠型半导体器件，还安装有无源部件。
本发明第3方面的电子设备的特征在于，包括上述任一个或两个层叠型半导体器件。
根据本发明，能够提供一种具有良好平坦度的高成品率的安装结构体，并且能够提供一种低成本的封装堆栈型安装结构体，进而能够提供一种通过适用本安装结构体而实现高功能化及小型化的低成本电子设备。
附图说明
图1是本发明实施例1中的安装结构体的概略剖视图及制造方法。
图2是本发明实施例2中的安装结构体的概略剖视图。
图3是本发明实施例3中的安装结构体的概略剖视图。
图4是本发明实施例4中的安装结构体的概略(局部)剖视图。
图5是现有的半导体封装的第1例子的概略剖视图。
图6是现有的半导体封装的第2例子的概略剖视图。
图7是没有使用本发明所涉及的结构而重构的半导体器件的概略剖视图及制造方法。
具体实施方式
在说明本发明所涉及的安装结构体之前，对发明者所经历的问题进行说明。在将普通的半导体器件、质量有保障的市面上销售的半导体封装，作为“能够层叠封装的封装(安装结构体)”重构的情况下，会发生如图7所示的状况。
图7(a)是在适合高密度安装的外部端子上采用焊锡凸点的普通CSP封装(半导体器件)的剖视图。半导体芯片1安装在布线基板3上，半导体芯片1的电极与布线基板3的布线图案通过引线接合法，用接合线2进行电连接。进而，以将这些用模具树脂4覆盖而封合。在布线基板3的安装有半导体芯片1的面相反侧的面上，作为用于与安装半导体封装的布线基板连接的外部端子，形成有焊锡凸点5。
图7(b)、图7(c)、图7(d)表示能够层叠封装的半导体器件(安装结构体)的结构剖面及其制造流程，所述半导体器件，为了能够将在外部端子上具有焊锡凸点5的普通的半导体封装(半导体器件)以三维方式层叠，通过具有将半导体器件下表面的电极与上表面的电极电连接的布线图案的挠性布线基板7，包覆半导体器件而重构。
图7(b)是在具有布线图案的挠性布线基板7上将半导体器件通过回流法等普通的安装方法安装之后的剖视图。在挠性布线基板7的半导体器件安装面上，以将半导体器件与布线基板粘接固定为目的，形成热塑性树脂6。
图7(c)是将半导体器件用挠性布线基板7包覆并粘接固定而重构的半导体器件的剖视图。在室温下，焊锡为固体，因而焊锡凸点5的高度保持着半导体器件安装在挠性布线基板7上时的状态。另一方面，在挠性布线基板7上，由于包覆半导体器件而与焊锡凸点5连接的部位，会残留左右方向的拉伸应力。
图7(d)是通过回流法将用于连接其他配线基板的焊锡凸点8安装后的重构的半导体器件的剖视图。在形成焊锡凸点8时，由于在半导体器件整体上施加了熔点以上的温度，因此焊锡凸点5也会熔融，残留在挠性布线基板7上的拉伸应力会被释放。因此，挠性布线基板7成为弯曲的状态，即使焊锡凸点5处于固化的状态，也会保持弯曲的状态。因此，所有的焊锡凸点8难以接触同一平面(绝对平面)。
其中，例如在形成焊锡凸点8时，即便通过局部加热而在焊锡凸点5没有熔融的状态下形成的情况下，在将本半导体器件安装在其他安装基板上时，由于施加由回流产生的热负荷，结果焊锡凸点5也会熔融，导致挠性布线基板7产生弯曲。
即，将该半导体器件安装在其他布线基板上时的最大问题在于，由挠性布线基板7的弯曲所产生的焊锡凸点8的平坦度。在一般情况下，公知的是，在焊锡凸点的平坦度超过0.08mm时，会发生焊接不良，而半导体器件的焊锡凸点的平坦度的标准在0.08mm以下。因此，如该半导体器件，若挠性布线基板7为弯曲的结构，则难以保证0.08mm以下的平坦度。
以下参照附图，对解决该问题的本发明的实施例进行详细说明。
(实施例1)
图1表示本发明涉及的安装结构体的基本的一个实施例及其制造方法的概略剖视图。图1(a)是适合高密度安装的外部端子采用了焊锡凸点5的普通CSP封装(半导体器件)50的剖视图。半导体芯片1安装在布线基板3上，半导体芯片1的电极与布线基板3的布线图案，通过引线接合法，用接合线2电连接。并且，用模具树脂4进行封合，以覆盖上述各部分。在布线基板3上安装有半导体芯片1的面的相反侧的面上，作为用于与安装半导体封装50的布线基板连接的外部端子，形成有焊锡凸点5。
在这里，作为一个例子，记载了通过引线接合法构成的半导体封装，但不限于此，只要是在半导体封装的下表面形成有焊锡凸点的封装，则同样可以适用于通过倒装芯片法构成的封装等。
图1(b)至图1(d)表示能够层叠封装的安装结构体60的一例的概略结构剖视图及其制造流程，所述安装结构体60，为了能够将在外部端子上具有焊锡凸点5的普通的封装型半导体器件50以三维方式层叠，通过具有将半导体器件50下表面的电极与上表面的电极电连接的布线图案的挠性布线基板7，包覆半导体器件50而重构。
图1(b)是在半导体器件50上通过粘接材料10粘接固定一分为二的支撑体9(上)、并在挠性布线基板7的上表面涂敷热塑性树脂6(下)后的剖视图。此时，支撑体9具有比半导体器件50上焊锡凸点5的接合面突出的结构(9a)。其突出量为以下长度：与通过回流而熔融接合没有支撑体的半导体器件和挠性布线基板7时的焊锡凸点5的高度相同的高度减去热塑性树脂6的厚度，优选为能够使支撑体9的突出部9a的前端部与热塑性树脂6的表面接触的长度，为了更可靠地接触，优选设置为，比从熔融接合时的焊锡凸点5的高度减去热塑性树脂6的厚度而得到的长度稍长。由此，使该突出部9a具有制动器的功能，防止挠性布线基板7弯曲，使挠性布线基板7与焊锡凸点5的接触面保持平坦。
在本实施例1中，由于在挠性布线基板7的与半导体器件50熔融连接的表面上涂敷有热塑性树脂6，因此支撑体9的突出部9a为到达该热塑性树脂6表面的长度，但也考虑了没有热塑性树脂6的情况(未图示)。在该情况下，支撑体9的突出部9a的长度为，到达挠性布线基板7表面的长度、或者比该长度稍长的长度。由此，与上述同样地，能够使支撑体9具有防止挠性布线基板7弯曲的制动器的作用。
另外，在图1(b)中，半导体器件50的上表面、侧面均通过粘接材料进行了粘接，但粘接材料的粘接可以仅在上表面或侧面中的一方上实施。其中，粘接材料可以适用膜状材料及液体状材料等多种材料。
图1(c)表示将图1(b)的半导体器件50通过回流法在挠性布线基板7上安装的状态。焊锡凸点5通过与挠性布线基板7的电极熔融接合而消沉，支撑体9的突出部9a的前端部与挠性布线基板7上的热塑性树脂6接触。
图1(d)为从图1(c)的状态用挠性布线基板7包覆支撑体9而粘接固定的安装结构体60的剖视图。通过加热使热塑性树脂6显现粘接性，从而使支撑体9与挠性布线基板7夹着热塑性树脂6而固定。
在这里，优选支撑体9的侧面与挠性布线基板7粘接固定。其原因在于，半导体器件50的布线基板3通常采用玻璃环氧，其热膨胀系数在从常温时到回流温度区域的范围内为10～15ppm/℃，相对于此，挠性布线基板7的热膨胀系数在20ppm/℃左右，因此在回流热负荷时，挠性布线基板7膨胀并松弛的状态，因此若支撑体9的侧面没有被粘接固定，则焊锡凸点5的平坦度会恶化。
因此，通过将支撑体9的侧面与挠性布线基板7粘接固定，能够抑制平坦度的恶化，因此即使在支撑体9的侧面形状存在凹凸的情况等难以在整个侧面区域上进行粘接固定时，也优选在至少支撑体9的侧面的一部分与挠性布线基板7粘接固定。
该结构的最大优点在于，即使半导体器件50下表面的几乎全部领域被焊锡凸点5占据，在半导体器件50的下表面与挠性布线基板7之间无法配置支撑体9的情况下，也能够适用。
并且，通过将支撑体分割为两个，在半导体器件50的上表面、侧面双方均使半导体器件50与支撑体9紧密贴合地配置，也就是说使支撑体9抵接半导体器件50就能够确定位置，因此无需高精度的组装装置。
由此，可以将半导体器件50与支撑体9紧密贴合地配置，因此能够将由配置支撑体9而引起的尺寸增加控制在最低限度。并且，通过该紧密贴合地配置的结构，能够高精度地构成安装有支撑体9的封装的外形，由此能够固定由挠性布线基板7所包覆的长度，因此具有能够抑制在半导体器件50上表面的挠性布线基板7上形成的电极产生位置偏离的效果。
另外，在焊锡凸点5熔融时，挠性布线基板7的电极上涂满了焊锡，所以焊锡凸点5的高度会小于熔融前的高度，然而在本发明中，通过用挠性布线基板7包覆支撑体9，使支撑体9成为制动器，从而能够控制焊锡的消沉量，能够降低半导体器件50的安装高度所产生的偏离，因此同样具有能够抑制在半导体器件50上方的挠性布线基板7上形成的电极产生位置偏离的效果。
并且，支撑体9的材料，优选热膨胀系数接近其他布线基板3、半导体器件50、或挠性布线基板7的材料，但不限于此，也可适用多种材料。
更为优选的是，支撑体9的热膨胀系数选择比挠性布线基板7小的材料。其原因在于，在从回流温度冷却时，相比支撑体9，挠性布线基板7的收缩量大，处于挠性布线基板7上施加有张力的状态，因此容易将挠性布线基板7进一步平坦化。
并且，作为支撑体9的材料，可以适用弹性高的材料即弹性材料。此时，在图1(d)所示的用挠性布线基板7包覆支撑体9的工序中，将支撑体9的侧面向半导体器件50一侧稍稍按压而进行包覆，从而能够在挠性布线基板7的配置有半导体器件50下部的焊锡凸点5的部分产生拉伸方向的张力。
由此，在回流热负荷时，即使在挠性布线基板7产生膨胀时，由于支撑体9的刚性，在挠性布线基板7上作用有拉伸的力，因此具有能够提高焊锡凸点5的平坦度的效果。
并且，在本实施例1中，在支撑体9与半导体器件50的上表面之间配置有粘接材料10，但粘接材料不是必须的，即使在没有粘接材料的情况下，也能构成平坦度优异的重构的半导体器件(安装结构体60)。
在支撑体9上即使进行过贯通孔等开孔加工，也可以毫无问题地适用。通过该开孔加工，可以得到较轻的安装结构体60，从而能够有利于使用本发明的重构半导体器件(安装结构体60)的电子设备的轻量化。
如上所述，通过具有包围半导体器件50的支撑体9，并且将支撑体9的侧面与挠性布线基板7粘接固定，在回流热负荷时，并且在回流后的常温时这两种状态下，均能够实现与具有良好平坦度的封装层叠相对应的安装结构体60。
并且，也可以在半导体器件50的下表面与挠性布线基板7之间填充底层树脂(未图示)。由此，对于伴随动作时的发热及环境变化而产生的温度周期性负荷、跌落撞击等负荷，能够提高连接部的可靠性。
在想在多家厂商使用如存储器等虽然外部端子的布置方式相同、但半导体器件(封装)50的外形根据厂商而不同的器件时，通过根据外形最大的器件设计挠性布线基板7，在是尺寸小的半导体器件50的情况下，通过在半导体器件50与支撑体9之间夹持垫片的方法，或根据半导体器件50的大小变更支撑体9的厚度，能够用共同的布线基板应对多家厂商。
(实施例2)
接着，参照图2对层叠了本发明所涉及的安装结构体60的一个实施例进行说明。图2是封装层叠型安装结构体的概略剖视图，该封装层叠型安装结构体在下层配置3层本发明所涉及的重构的半导体器件(安装结构体60)，在最上层层叠没有重构的半导体器件50后，进行了回流焊连接。
在图2中，半导体器件50为同一种制品，但作为最上层的半导体器件50，也可以配置不同的制品，或者配置晶片级CSP等不同结构的半导体器件、传感器、无源部件(电容器、电阻、逆变器等)等而构成。并且，对于层叠3层而重构的半导体器件(安装结构体60)，与层数无关，并且不限于对同一种半导体器件制品进行安装结构体化。
此外，层叠的全部半导体器件，可以用本发明的重构的半导体器件(安装结构体60)构成。
本结构的其他效果在于，通过在支撑体9上适用导热率高的材料，能够使半导体器件50散热。作为这种情况下的支撑体9的材料，可以适当地利用以铜、铝、不锈钢为代表的金属材料及碳石墨等。并且，在该情况下，对于粘接材料10也优选导热率高的材料，例如可以适当利用含有金属填料的导电性粘接剂等。
粘接材料10可以不是固化而粘接的材料，例如可以为胶状的散热化合物及润滑脂等。
并且，优选的是，在与挠性布线基板7弯曲的部分相应的支撑体9的最外周角部实施C倒角、圆弧状倒角加工(在图4的放大部分图中示出其一个例子)。由此，可以减小挠性布线基板7上的布线的曲率，从而不仅可以抑制由机械性弯曲引起的布线断线，还可以降低通过布线的高速信号的反射引起的电噪音，因此可以更为适当地利用。
(实施例3)
以上，对使用分割的支撑体9的安装结构体进行了说明，但也可以使用一体型的支撑体。图3表示其实施例。这种情况下，在组装半导体器件50和支撑体9时，若半导体器件50与支撑体9的侧面之间没有微小的空隙(空间)，则很难进行组装。因此，虽然会存在最终的封装尺寸增大与该空间相应的量的缺点，但在所适用的半导体器件50的外形根据多厂商化等而不同的情况下，通过根据最大的器件来设计支撑体9、挠性布线基板7，具有支撑体9、挠性布线基板7均能够通用的优点。在图3中，下数第3层半导体器件50比其他半导体器件50小，但适用共同的支撑体9、挠性布线基板7。
但是，在该一体型的支撑体9的情况下，同样为了降低由回流工序中的热引起的挠性布线基板7松弛，优选将支撑体9侧面的一部分或整个面与挠性布线基板7粘接固定(未图示)。
(实施例4)
接着，参照图4对本发明所涉及的安装结构体的其他实施例进行详细说明。图4中的放大图(圆内)是表示在图3所示结构的安装结构体的一部分上通过导电性凸点14将支撑体9与构成于挠性布线基板7上的接地图案11电连接的例子的概略剖视图。图4还表示配置于挠性布线基板7上的布线图案12、包覆挠性布线基板7的绝缘层13及覆盖树脂15、和配置于覆盖树脂15的布线图案12。
其中，支撑体9的材料可以适用具有导电性的材料，例如可以由铝、铜、不锈钢等构成。由此，在配置于半导体器件上层的半导体制品和下层的半导体器件或安装这些半导体器件的其他布线基板之间进行高速信号处理时，能够将配置于挠性布线基板7上的用于传递信号的布线图案12形成为微带传输线结构。
在挠性布线基板7只具有单层布线层的情况下，不能作为微带传输线结构，但通过包括由具有导电性的材料构成的支撑体，并且将支撑体9与配置于挠性布线基板7的接地图案11进行电连接，即使在只具有单层布线层的挠性布线基板7中，也能构成微带传输线。由此，在非常高速的半导体制品中，同样能够实现具有优异的电特性的封装层叠型的、重构的半导体封装(安装结构体)。
以上，对本发明的实施例作了各种说明，但本发明不限于上述实施例，在不脱离本发明主旨的范围内，当然还能进行更多的改变。

Claims (21)

1.一种安装结构体，将在下表面具有焊锡凸点作为外部端子的一个或多个半导体器件用形成有布线的具有挠性的布线基板包覆，并且在该半导体器件的该外部端子形成面一侧及外部端子形成面一侧的表背相反面一侧这两侧具有外部电极，所述安装结构体的特征在于，
在该挠性布线基板上形成有至少一层布线层，
所述安装结构体还包括支撑体，该支撑体构成为包围该半导体器件的侧面及该外部端子形成面的表背相反面，并且从该半导体器件的侧面朝该外部端子形成面一侧方向突出。
2.如权利要求1所述的安装结构体，其特征在于，
所述支撑体从所述半导体器件的侧面突出的长度，与在没有该支撑体的情况下通过回流法将所述半导体器件和所述挠性布线基板熔融接合的状态下、所述焊锡凸点的高度相同，或比该高度稍大。
3.如权利要求1所述的安装结构体，其特征在于，
所述支撑体对所述半导体器件上所述外部端子形成面的表背相反面进行包围的部分的至少一部分，与所述挠性布线基板粘接固定。
4.如权利要求1所述的安装结构体，其特征在于，
所述支撑体对所述半导体器件侧面进行包围的部分的至少一部分，与所述挠性布线基板粘接固定。
5.如权利要求1所述的安装结构体，其特征在于，
在所述挠性布线基板的内侧的表面配置有用于与所述支撑体粘接固定的粘接层，
所述支撑体从所述半导体器件的侧面突出的长度，与在没有该支撑体的情况下通过回流法将所述半导体器件与所述挠性布线基板熔融接合的状态下、从该半导体器件的所述焊锡凸点搭载面到该粘接层的距离相等，或者比该距离稍大。
6.如权利要求1至5中任一项所述的安装结构体，其特征在于，
所述支撑体具有与所述挠性布线基板的热膨胀系数相同或者在其以下的热膨胀系数。
7.如权利要求1至5中任一项所述的安装结构体，其特征在于，
所述支撑体与所述半导体器件接触而固定。
8.如权利要求1至5中任一项所述的安装结构体，其特征在于，
所述支撑体被分割为两个以上，所述半导体器件侧面的至少一部分与该支撑体接触而固定。
9.如权利要求1至5中任一项所述的安装结构体，其特征在于，
所述支撑体被分割为两个以上，所述半导体器件侧面的至少一部分与该支撑体夹着粘接层粘接固定。
10.如权利要求1至5中任一项所述的安装结构体，其特征在于，
所述支撑体与所述挠性布线基板和所述半导体器件双方通过粘接剂粘接固定。
11.如权利要求10所述的安装结构体，其特征在于，
所述粘接剂为导电性粘接剂。
12.如权利要求1至5中任一项所述的安装结构体，其特征在于，
所述支撑体和所述半导体器件上外部端子形成面的表背相反面夹着导热介质粘接或接触，该支撑体还发挥该半导体器件的散热板的作用。
13.如权利要求12所述的安装结构体，其特征在于，
所述导热介质为导电性粘接剂或散热凝胶。
14.如权利要求1至5中任一项所述的安装结构体，其特征在于，
所述支撑体由具有弹性的材料构成。
15.如权利要求1至5中任一项所述的安装结构体，其特征在于，
所述支撑体由具有导电性的材料构成，并且在所述挠性布线基板上构成的接地图案和该支撑体通过导电性凸点电连接。
16.如权利要求1至5中任一项所述的安装结构体，其特征在于，
与弯曲所述挠性布线基板的位置相应的、所述支撑体的最外周角部，被去掉角而成为C倒角或圆弧形的形状。
17.如权利要求1至5中任一项所述的安装结构体，其特征在于，
在所述挠性布线基板的内侧的表面形成有至少1层粘接层，所述半导体器件或所述支撑体与所述挠性布线基板的至少一部分通过该粘接层粘接固定。
18.如权利要求17所述的安装结构体，其特征在于，
所述粘接层由热塑性树脂或热固化前的热固性树脂构成。
19.一种层叠型半导体器件，其特征在于，
包括权利要求1至5中任一项所述的安装结构体。
20.如权利要求19所述的层叠型半导体器件，其特征在于，
还安装有无源部件。
21.一种电子设备，其特征在于，
包括权利要求19及20中的任一项或两项所述的层叠型半导体器件。
CN2009101298483A 2008-03-26 2009-03-26 半导体器件的安装结构体及使用安装结构体的电子设备 Expired - Fee Related CN101546743B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008080371A JP5012612B2 (ja) 2008-03-26 2008-03-26 半導体デバイスの実装構造体及び実装構造体を用いた電子機器
JP2008080371 2008-03-26
JP2008-080371 2008-03-26

Publications (2)

Publication Number Publication Date
CN101546743A true CN101546743A (zh) 2009-09-30
CN101546743B CN101546743B (zh) 2012-11-14

Family

ID=41115851

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101298483A Expired - Fee Related CN101546743B (zh) 2008-03-26 2009-03-26 半导体器件的安装结构体及使用安装结构体的电子设备

Country Status (3)

Country Link
US (1) US8093706B2 (zh)
JP (1) JP5012612B2 (zh)
CN (1) CN101546743B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102036470A (zh) * 2010-12-05 2011-04-27 新高电子材料（中山）有限公司 低热阻高散热金属基电路板
CN106960860A (zh) * 2016-01-11 2017-07-18 三星显示有限公司 柔性显示装置
CN108386823A (zh) * 2017-02-02 2018-08-10 法雷奥照明公司 用于半导体光源的电力供应的控制设备
CN114823555A (zh) * 2022-03-04 2022-07-29 珠海越亚半导体股份有限公司 封装结构及其制作方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101125567B1 (ko) * 2009-12-24 2012-03-22 삼성모바일디스플레이주식회사 고분자 기판 및 그 제조 방법과 상기 고분자 기판을 포함하는 표시 장치 및 그 제조 방법
JP5527806B2 (ja) * 2010-02-17 2014-06-25 Ｎｅｃネットワークプロダクツ株式会社 半導体装置の製造方法
TW201212187A (en) * 2010-09-02 2012-03-16 Hon Hai Prec Ind Co Ltd Chip
CN102856296A (zh) * 2012-09-24 2013-01-02 日月光半导体制造股份有限公司 堆迭式半导体封装件

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
JP2570628B2 (ja) * 1994-09-21 1997-01-08 日本電気株式会社 半導体パッケージおよびその製造方法
JPH08335663A (ja) * 1995-06-08 1996-12-17 Sony Corp 半導体装置及び半導体装置の製造方法
US5646446A (en) * 1995-12-22 1997-07-08 Fairchild Space And Defense Corporation Three-dimensional flexible assembly of integrated circuits
US6300679B1 (en) * 1998-06-01 2001-10-09 Semiconductor Components Industries, Llc Flexible substrate for packaging a semiconductor component
US6255140B1 (en) * 1998-10-19 2001-07-03 Industrial Technology Research Institute Flip chip chip-scale package
JP3395164B2 (ja) * 1998-11-05 2003-04-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体装置
JP2000232182A (ja) * 1998-12-08 2000-08-22 Nec Kyushu Ltd Ｂｇａ構造の半導体装置及びその製造方法
JP3602000B2 (ja) * 1999-04-26 2004-12-15 沖電気工業株式会社 半導体装置および半導体モジュール
US6376769B1 (en) * 1999-05-18 2002-04-23 Amerasia International Technology, Inc. High-density electronic package, and method for making same
US6441476B1 (en) * 2000-10-18 2002-08-27 Seiko Epson Corporation Flexible tape carrier with external terminals formed on interposers
JP2001217388A (ja) * 2000-02-01 2001-08-10 Sony Corp 電子装置およびその製造方法
JP3495305B2 (ja) * 2000-02-02 2004-02-09 Ｎｅｃエレクトロニクス株式会社 半導体装置及び半導体モジュール
JP4532782B2 (ja) * 2000-07-04 2010-08-25 キヤノン株式会社 放射線撮像装置及びシステム
DE10034865B4 (de) * 2000-07-18 2006-06-01 Infineon Technologies Ag Optoelektronisches oberflächenmontierbares Modul
EP1306900A3 (en) * 2000-12-28 2005-07-06 Texas Instruments Incorporated Chip-scale packages stacked on folded interconnector for vertical assembly on substrates
DE10138278C1 (de) * 2001-08-10 2003-04-03 Infineon Technologies Ag Elektronisches Bauteil mit aufeinander gestapelten elektronischen Bauelementen und Verfahren zur Herstellung derselben
KR20030029743A (ko) * 2001-10-10 2003-04-16 삼성전자주식회사 플랙서블한 이중 배선기판을 이용한 적층 패키지
US20060255446A1 (en) * 2001-10-26 2006-11-16 Staktek Group, L.P. Stacked modules and method
US20050009234A1 (en) * 2001-10-26 2005-01-13 Staktek Group, L.P. Stacked module systems and methods for CSP packages
JP4085788B2 (ja) * 2002-08-30 2008-05-14 日本電気株式会社 半導体装置及びその製造方法、回路基板、電子機器
US20040156177A1 (en) * 2003-02-12 2004-08-12 Matsushita Electric Industrial Co., Ltd. Package of electronic components and method for producing the same
JP2005184036A (ja) * 2005-03-24 2005-07-07 Hitachi Ltd 電子部品および電子部品モジュール
US7202552B2 (en) * 2005-07-15 2007-04-10 Silicon Matrix Pte. Ltd. MEMS package using flexible substrates, and method thereof
JP4692254B2 (ja) * 2005-12-02 2011-06-01 ソニー株式会社 半導体モジュール及び半導体モジュールの製造方法
JP5018483B2 (ja) * 2006-01-25 2012-09-05 日本電気株式会社 電子デバイスパッケージ、モジュール、および電子機器
WO2007142052A1 (ja) * 2006-06-06 2007-12-13 Nec Corporation 半導体パッケージ、その製造方法、半導体装置、及び電子機器
US7425758B2 (en) * 2006-08-28 2008-09-16 Micron Technology, Inc. Metal core foldover package structures
KR100813626B1 (ko) * 2006-12-20 2008-03-14 삼성전자주식회사 적층형 반도체 소자 패키지

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102036470A (zh) * 2010-12-05 2011-04-27 新高电子材料（中山）有限公司 低热阻高散热金属基电路板
CN102036470B (zh) * 2010-12-05 2012-11-21 新高电子材料（中山）有限公司 低热阻高散热金属基电路板
CN106960860A (zh) * 2016-01-11 2017-07-18 三星显示有限公司 柔性显示装置
CN106960860B (zh) * 2016-01-11 2022-03-04 三星显示有限公司 柔性显示装置
CN108386823A (zh) * 2017-02-02 2018-08-10 法雷奥照明公司 用于半导体光源的电力供应的控制设备
CN108386823B (zh) * 2017-02-02 2020-07-17 法雷奥照明公司 用于半导体光源的电力供应的控制设备
CN114823555A (zh) * 2022-03-04 2022-07-29 珠海越亚半导体股份有限公司 封装结构及其制作方法

Also Published As

Publication number Publication date
US8093706B2 (en) 2012-01-10
CN101546743B (zh) 2012-11-14
US20090243075A1 (en) 2009-10-01
JP5012612B2 (ja) 2012-08-29
JP2009238854A (ja) 2009-10-15

Similar Documents

Publication Publication Date Title
CN101546743B (zh) 半导体器件的安装结构体及使用安装结构体的电子设备
US5952611A (en) Flexible pin location integrated circuit package
US6025648A (en) Shock resistant semiconductor device and method for producing same
EP0747952B1 (en) Thermally enhanced ball grid array package
US6633078B2 (en) Semiconductor device, method for manufacturing an electronic equipment, electronic equipment and portable information terminal
CN101569008B (zh) 半导体装置及其制造方法
US20060151206A1 (en) Semiconductor device and manufacturing method therefor
JP5279631B2 (ja) 電子部品内蔵配線基板と電子部品内蔵配線基板の製造方法
US20090261465A1 (en) Semiconductor device and its manufacturing method
US8325005B2 (en) Surface mounted chip resistor with flexible leads
CN101546742B (zh) 半导体器件的安装结构体及使用安装结构体的电子设备
KR20130129100A (ko) 반도체 장치 및 그 제조 방법
US11482500B2 (en) Method of forming an electronic device structure having an electronic component with an on-edge orientation and related structures
US20090102048A1 (en) Electronic device and manufacturing method thereof
US7843051B2 (en) Semiconductor package and method of fabricating the same
CN107342237B (zh) 制造半导体封装件的方法和制造PoP半导体装置的方法
JP2001036246A (ja) 配線基板およびこれを用いた多層配線基板
JP2003218317A (ja) 半導体電力変換装置
US7573128B2 (en) Semiconductor module in which a semiconductor package is bonded on a mount substrate
JP5609037B2 (ja) 半導体パッケージ内蔵配線板、及び半導体パッケージ内蔵配線板の製造方法
JP2005268706A (ja) 半導体装置と半導体装置用多層基板
JP2010171407A5 (zh)
TWI254429B (en) Flexible flip chip package structure
US10741462B2 (en) Resin substrate, component-mounting resin substrate, and method of manufacturing component-mounting resin substrate
TWI306217B (en) Insertion-type semiconductor device and fabrication method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121114

Termination date: 20160326

CF01 Termination of patent right due to non-payment of annual fee