CN101562153A - 半导体装置及半导体装置的制造方法 - Google Patents

半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN101562153A
CN101562153A CNA2009101328205A CN200910132820A CN101562153A CN 101562153 A CN101562153 A CN 101562153A CN A2009101328205 A CNA2009101328205 A CN A2009101328205A CN 200910132820 A CN200910132820 A CN 200910132820A CN 101562153 A CN101562153 A CN 101562153A
Authority
CN
China
Prior art keywords
semiconductor layer
substrate
single crystal
crystal semiconductor
island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2009101328205A
Other languages
English (en)
Other versions
CN101562153B (zh
Inventor
大沼英人
野村典嗣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101562153A publication Critical patent/CN101562153A/zh
Application granted granted Critical
Publication of CN101562153B publication Critical patent/CN101562153B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1233—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different thicknesses of the active layer in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Abstract

本发明名称为半导体装置及半导体装置的制造方法。中间夹着绝缘层贴合具有脆弱层的单晶半导体衬底和基础衬底，通过热处理以脆弱层为界线分离单晶半导体衬底，并在基础衬底上固定单晶半导体层，对单晶半导体层照射激光束，使单晶半导体层处于部分熔化状态来进行再单晶化，而修复结晶缺陷。并且，使用光掩模对成为n型晶体管的岛状单晶半导体层进行沟道掺杂，接着使用该光掩模对该成为n型晶体管的岛状单晶半导体层进行回蚀刻，来将其减薄到薄于成为p型晶体管的岛状单晶半导体层的厚度。

Description

半导体装置及半导体装置的制造方法
技术领域
本发明涉及半导体装置及半导体装置的制造方法。本发明尤其涉及使用通过氢离子注入剥离法形成的单晶半导体膜的半导体装置及半导体装置的制造方法。
背景技术
近年开发出利用在绝缘表面上存在有较薄的单晶半导体膜的SOI(Silicon on Insulator；绝缘体上硅)衬底来代替大块状硅片的集成电路。因为通过有效地利用形成在绝缘膜上的薄的单晶硅层的特长，可以使集成电路中的晶体管彼此完全分离地形成，并且可以将晶体管制造成完全耗尽型，所以可以实现高集成、高速驱动、低耗电等的附加价值高的半导体集成电路。
作为制造SOI衬底的方法之一，已知组合氢离子注入和剥离的氢离子注入剥离法。以下说明利用氢离子注入剥离法的SOI衬底的制造方法的概要。首先，通过利用离子注入法对成为剥离用衬底的硅片注入氢离子，而在离表面有预定的深度的位置形成离子注入层。接下来，中间夹着氧化硅膜将注入有氢离子的硅片接合(粘合)到其他硅片。然后，通过进行热处理，以离子注入层为劈开面，注入有氢离子的剥离用硅片剥离成薄膜状，而可以在被剥离用硅片上形成单晶硅膜。另外，氢离子注入剥离法有时也称为智能切割法(注册商标)。
此外，还提出有利用这种氢离子注入剥离法在由玻璃等构成的基础衬底上形成单晶硅膜的方法(例如，参照专利文献1及2)。在专利文献1中对剥离面进行机械研磨，以便去除因离子注入形成的缺陷层、剥离面上的几nm至几十nm的水平差。另外，在专利文献2中，在剥离工序之后照射激光束以改善半导体薄膜层的结晶品质并使半导体薄膜层和透明的绝缘衬底牢固地结合。
[专利文献1]日本专利申请公开H11-097379号公报
[专利文献2]日本专利申请公开2005-252244号公报
在使用离子注入法形成单晶半导体膜的情况下，由于离子的注入而使单晶半导体膜的缺陷增大。在单晶半导体膜中存在有多个缺陷的情况下，例如，因为在与栅极绝缘膜之间的界面中易形成缺陷的能级，所以使用此制造的半导体元件的特性欠佳。
常规上，贴合到硅片上的半导体膜的结晶缺陷通过以高温(例如800℃以上)进行加热来去除。然而，虽然通过使用玻璃衬底作为基础衬底可以制造大面积且廉价的SOI衬底，但是因为其应变点为700℃以下耐热性低，所以不可以使用这种高温处理来去除单晶半导体膜的缺陷。
在专利文献2中示出对进行剥离之后的单晶半导体膜照射激光束来改善单晶半导体膜的结晶性的方法。然而，虽然通过照射激光可以修复结晶缺陷，但是在该修复不充分的情况下会产生空穴陷阱。
这种空穴陷阱对当使用单晶半导体膜形成晶体管时的S值产生影响。在表示栅极电压Vg和漏电流Id的关系的图表中，S值是指Id-Vg曲线(晶体管的亚阈值区域中)的上升部分的系数，并且S值表示漏电流Id陡峭地上升的地点的曲线的倾斜度。换言之，S值是指该漏电流Id增大时的栅极电压的变化。该S值越小晶体管的特性越优选。
发明内容
本发明的一个方式的目的在于提供如下半导体装置及半导体装置的制造方法，其中使使用玻璃衬底作为基础衬底并使用离子注入剥离法形成单晶半导体膜的晶体管的S值变小。另外，本发明的一个方式的目的在于提供一种使使用玻璃衬底作为基础衬底并使用离子注入剥离法形成单晶半导体膜的晶体管中的半导体层的结晶性良好的半导体装置及半导体装置的制造方法。
本发明之一的半导体装置具有使用通过氢离子注入剥离法形成的单晶半导体膜的晶体管。特别地，通过对单晶半导体膜照射激光束只使单晶半导体膜的上层熔化(以下，也写作激光部分熔化处理)，而进行使上层结晶成长的处理以与基底的结晶性一致。另外，特别地，上述晶体管具有由第一厚度的单晶硅膜构成的n沟道型晶体管和由厚于第一厚度的第二厚度的单晶硅膜构成的p沟道型晶体管。通过采用这种结构，不但可以通过激光部分熔化处理得到良好的结晶性，而且还可以使S值变小。
本发明人发现：当使用氢离子注入剥离法在由玻璃等构成的基础衬底上形成单晶硅膜，并且进行激光部分熔化处理，而形成晶体管时，如将n沟道型晶体管与p沟道型晶体管进行比较，则得到n沟道型晶体管的S值大的结果。另一方面，如在进行激光部分熔化处理之后将单晶半导体层薄膜化，则有n沟道型晶体管的S值变小，而p沟道型晶体管的S值反而增大的趋势。通常情况下，有当将有源层减薄时S值变小的趋势。本发明人将如上所述的n沟道型晶体管和p沟道型晶体管的趋势的差异的原因分析为如下，即在接近于衬底的有源层的界面近旁存在有产生空穴陷阱的多个缺陷，并且p沟道型晶体管受到影响的原因是因为多数载流子是空穴，所以当将有源层减薄时基底近旁的缺陷影响到p沟道型晶体管特性。另一方面，因为n沟道型晶体管的多数载流子是电子，所以此不影响到n沟道型晶体管特性。因此，当将有源层减薄时只有p沟道型晶体管的S值变大。
进而，本发明人研究考察出如下，即S值和单晶半导体层厚度的关系在n沟道型晶体管和p沟道型晶体管中不同的原因在于单晶半导体层的形成方法。本发明人认为，因为一般已知由氢掺杂产生成为空穴陷阱的结晶缺陷，所以该结果的原因是在贴合面一侧的单晶半导体区域中存在有由氢掺杂产生的成为空穴陷阱的结晶缺陷。换言之，本发明人研究考察出如下，即使用氢离子注入剥离法形成的单晶半导体层在其层中具有结晶缺陷，虽然通过激光部分熔化处理在单晶半导体层的表面层中的结晶缺陷被修复，但是不被激光部分熔化处理熔化的接近于基础衬底的区域的单晶半导体层中的结晶缺陷不被修复。并且，因为该结晶缺陷作为空穴陷阱起作用，所以随着薄膜化的进展而沟道区域靠近该空穴陷阱，只有其特性易受到空穴陷阱影响的p沟道型晶体管的S值变大。
根据如上所述的研究考察，本发明人认为，通过对n沟道型晶体管进行薄膜化处理(也称为回蚀刻)，可以使n沟道型晶体管和p沟道晶体管都得到小的S值。作为用于实现此的工序，例如可以举出，对n沟道型晶体管在进行激光部分熔化处理之后进行有源层的薄膜化处理，而对p沟道型晶体管只在进行激光部分熔化处理之前进行薄膜化处理。
分别控制用于使用离子注入剥离法形成单晶半导体膜的晶体管的n沟道型晶体管和p沟道型晶体管的单晶半导体膜的厚度。由此，可以提供使S值变小的半导体装置及半导体装置的制造方法。
在使用离子注入剥离法形成单晶半导体膜的晶体管中，通过使用激光部分熔化处理，可以提供半导体层的结晶性良好的半导体装置及半导体装置的制造方法。
附图说明
图1A至1F是表示半导体装置的制造工序的图；
图2A至2D是表示半导体装置的制造工序的图；
图3A至3D是表示半导体装置的制造工序的图；
图4A及4B是半导体装置的平面图及截面图；
图5是半导体装置的截面图；
图6是表示半导体装置的电特性的图；
图7A及7B是表示半导体装置的模拟结果的图；
图8A及8B是表示半导体装置的电特性和模拟结果的图；
图9A至9C是表示半导体装置的模拟结果的图；
图10A至10F是表示半导体装置的模拟结果的图；
图11A至11H是表示使用半导体装置的电子设备的图；
图12A至12C是表示使用半导体装置的电子设备的图。
本发明的选择图是图10A至10F。
具体实施方式
实施方式1
在本实施方式中，参照图1A至4B说明本发明的半导体装置的制造方法。
首先，准备基础衬底110(参照图1A)。作为基础衬底110，可以优选地使用用于液晶显示装置等的具有透光性的玻璃衬底。作为玻璃衬底，可以使用其应变点是580℃以上且680℃以下(优选的是600℃以上且680℃以下)的玻璃衬底。此外，玻璃衬底优选是无碱玻璃衬底。作为无碱玻璃衬底，例如使用铝硅酸盐玻璃、铝硼硅酸盐玻璃、钡硼硅酸盐玻璃等的玻璃材料。
注意，作为基础衬底(也称为支撑衬底)110，除了玻璃衬底以外，还可以使用陶瓷衬底、石英衬底或蓝宝石衬底等的由绝缘体构成的衬底、由硅等的半导体材料构成的衬底、由金属或不锈钢等导体构成的衬底等。
虽然在本实施方式中没有表示，但是也可以在基础衬底110的表面上形成绝缘层。通过设置该绝缘层，在基础衬底110包含杂质(碱金属或碱土金属等)的情况下可以防止该杂质扩散到半导体层。绝缘层可以是单层结构或叠层结构。作为构成绝缘层的材料，可以举出氧化硅、氮化硅、氧氮化硅、氮氧化硅等。
接着，准备单晶半导体衬底100。作为单晶半导体衬底100，例如可以使用由硅、锗、硅锗、碳化硅等的第14族元素构成的单晶半导体衬底。当然，也可以使用由砷化镓、磷化铟等的化合物半导体构成的衬底。在本实施方式中，作为单晶半导体衬底100，使用单晶硅衬底。虽然对单晶半导体衬底100的形状或尺寸没有限制，但是例如也可以将8英寸(200mm)、12英寸(300mm)、18英寸(450mm)等的圆形半导体衬底加工为矩形来使用。注意，在本说明书中，单晶是指以一定的规则性形成结晶结构并且所有部分的晶轴都朝向相同方向的结晶。换言之，在本说明书中与缺陷的多少无关。
在清洗单晶半导体衬底100之后，在单晶半导体衬底100的表面上形成绝缘层。虽然可以采用不设置绝缘层的结构，但是优选设置绝缘层，以便防止在后面步骤中照射离子时单晶半导体衬底100受到污染以及其表面受到损伤。
接着，隔着上述绝缘层由利用电场进行加速的离子构成的离子束引入到单晶半导体衬底100中，以在离单晶半导体衬底100的表面有预定深度的区域中形成脆弱区域102。形成脆弱区域102的区域的深度可以根据离子束的加速能量和离子束的入射角控制。在此，脆弱区域102形成在与离子平均侵入深度相同程度的深度的区域中。
从单晶半导体衬底100分离的半导体层的厚度取决于形成脆弱区域102的深度。形成脆弱区域102的深度是离单晶半导体衬底100的表面有50nm以上且500nm以下的深度，优选是离单晶半导体衬底100的表面有50nm以上且200nm以下的深度。如果形成脆弱层102的深度比上述过深或过浅，就会使被分离的半导体层过厚或过薄。如果被分离的半导体层过厚，则该厚度不适合于形成的晶体管。如果被分离的半导体层过薄，则当从单晶半导体衬底100分离时成为不良的原因。
当对单晶半导体衬底100照射离子时，可以使用离子注入装置或者离子掺杂装置。在离子注入装置中，激发源气体来产生离子种，并且对所产生的离子种进行质量分离，而对被处理物注入具有预定的质量的离子种。在离子掺杂装置中，激发源气体来产生离子种，对所产生的离子种不进行质量分离而将其照射到被处理物中。此外，在具备质量分离装置的离子掺杂装置中，与离子注入装置同样地也可以进行有质量分离的离子注入。在本说明书中，只在特别需要使用离子注入装置及离子掺杂装置中的其中一方的情况下明确记载，而在没有特别明确记载的情况下可以使用任一方装置来进行离子照射。
使用离子掺杂装置时的离子照射工序例如可以以下面的条件进行。
·加速电压10kV以上且100kV以下(优选的是30kV以上且80kV以下)
·剂量1×1016ions/cm2以上且4×1016ions/cm2以下
·射束电流密度2μA/cm2以上(优选的是5μA/cm2以上，更优选的是10μA/cm2以上)
在使用离子掺杂装置的情况下，可以使用包含氢的气体作为离子照射工序的源气体。通过使用该气体，可以产生H+、H2 +、H3 +作为离子种。在作为源气体使用该气体的情况下，优选多照射H3 +。具体而言，优选使离子束相对于H+、H2 +、H3 +的总量包含70％以上的H3 +离子。此外，优选将H3 +离子的比例设定为80％以上。如此，通过提高H3 +的比例，可以以少的离子照射使脆弱区域102包含1×1020atoms/cm3以上的浓度的氢。由此，容易进行从脆弱区域102的剥离。此外，通过多照射H3 +离子，与照射H+、H2 +时相比，离子的照射效率得到提高。换言之，可以缩短离子照射所需要的时间。
在使用离子注入装置的情况下，优选通过质量分离注入H3 +离子。当然，也可以注入H2 +。但是，因为在使用离子注入装置的情况下选择离子种来注入，所以与使用离子掺杂装置的情况相比，有可能离子照射的效率降低。
在形成上述脆弱区域102之后，去掉绝缘层，新形成绝缘层111(参照图1B)。在此，去掉绝缘层是因为当进行上述离子照射时绝缘层受到损伤的可能性高。注意，如在脆弱区域102的形成之前形成的绝缘层的损伤不成为问题的情况下，则不需要去掉绝缘层。在此情况下，也可以将在脆弱区域102的形成之前形成的绝缘层用作绝缘层111，而不形成绝缘层111。
因为绝缘层111是形成贴合时的粘合的层，所以其表面优选具有高平坦性。作为这种绝缘层111，例如可以利用使用有机硅烷气体通过化学气相成长法形成的氧化硅膜。注意，虽然在本实施方式中绝缘层111采用单层结构，但是也可以采用两层以上的叠层结构。
另外，绝缘层111也可以通过在氧化性气氛下对单晶半导体衬底100进行热处理来形成。另外，绝缘层111也可以通过在形成脆弱区域102之前在氧化性气氛下对单晶半导体衬底100进行热处理来形成。作为热氧化处理，优选进行对氧化性气氛中添加卤素的氧化。在通过添加卤素进行热氧化来形成的绝缘层中含有卤素，并且通过包含1×1016atoms/cm3以上2×1021atoms/cm3以下的浓度的卤素，可以使其发挥捕获碱金属等的杂质而防止单晶半导体衬底100的污染的保护膜的机能。
然后，贴合上述基础衬底110和单晶半导体衬底100(参照图1C)。具体而言，在通过超声波清洗等的方法清洗基础衬底110和绝缘层111的表面之后，使基础衬底110的表面和绝缘层111的表面彼此接触地配置，并且进行加压处理以使基础衬底110的表面和绝缘层111的表面之间形成粘合(接合)。一般认为范德瓦耳斯力、氢键作用于粘合的形成。
注意，也可以在形成粘合之前对基础衬底110或绝缘层111的表面进行氧等离子体处理或臭氧处理，来使其表面成为亲水性。因为通过该处理对基础衬底110或绝缘层111的表面附加羟基，所以可以效率好地形成氢键。
接着，对彼此贴合的基础衬底110及单晶半导体衬底100进行加热处理，而使该贴合牢固。需要将此时的加热处理的温度设定为不使脆弱区域102中的分离进展的温度。例如，可以将其设定为小于400℃，优选设定为300℃以下。对加热处理时间没有特别的限制，根据处理速度和贴合强度的关系适当地设定最适的条件即可。在本实施方式中，以200℃进行2小时的加热处理。在此，也可以只对涉及贴合的区域照射微波并局部地进行加热。注意，在贴合强度没有问题的情况下，也可以省略上述加热处理。
接着，在脆弱区域102上将单晶半导体衬底100分离成单晶半导体层112和单晶半导体衬底118(参照图1D)。通过加热处理进行单晶半导体衬底100的分离。作为该加热处理的温度，可以以基础衬底110的耐热温度为基准。例如，在作为基础衬底110使用玻璃衬底的情况下，优选将加热温度设定为400℃以上且650℃以下。但是，若是较短的时间，则可以进行400℃以上且700℃以下的加热处理。注意，在本实施方式中以600℃进行2小时的加热处理。
通过进行如上述那样的加热处理，形成在脆弱区域102中的微小的空孔的体积发生变化，而在脆弱区域102中产生裂缝。其结果是，沿着脆弱区域102对单晶半导体衬底100进行劈开。因为绝缘层111与基础衬底110贴合在一起，所以在基础衬底110上固定有从单晶半导体衬底100分离的单晶半导体层112。此外，通过该加热处理加热涉及基础衬底110和绝缘层111的贴合的界面，所以在涉及贴合的界面中形成共价键，而使基础衬底110和绝缘层111的结合力进一步得到提高。
然后，进行以单晶半导体层112的缺陷的降低等为目的的激光部分熔化处理。在本实施方式中，对单晶半导体层112照射激光束113(参照图1E)。
密贴到支撑衬底110上的单晶半导体层112的结晶性由于脆弱区域102的形成及脆弱区域102中的劈开等受到损伤。换言之，加工之前的单晶半导体衬底没有的转变等的结晶缺陷、悬空键等的微小的结晶缺陷形成在单晶半导体层112中。另外，因为单晶半导体层112的表面是从单晶半导体衬底进行分离的面，所以其平坦性受到了损伤。使单晶半导体层112熔化以便恢复单晶半导体层112的结晶性，并且照射激光束113以便使其再单晶化。另外，照射激光束113使单晶半导体层112熔化，以便将单晶半导体层112的表面平坦化。注意，单晶半导体层的再单晶化是指单晶结构的半导体层经过与其单晶结构不同的状态(例如，是液相状态)，而再成为单晶结构的情况。或者，单晶半导体层的再单晶化也可以指将具有如上所述那样的结晶缺陷的单晶半导体层再结晶化，而形成单晶半导体层的情况。
照射激光束113之后，单晶半导体层112吸收激光束113，并且照射了激光束113的部分的温度上升。当该部分的温度成为单晶半导体衬底的熔点以上的温度时，该部分熔化。当停止照射激光束113时，单晶半导体层112的熔化部分的温度降低，然后熔化部分凝固并进行再单晶化。通过扫描激光束113，对整个单晶半导体层112照射激光束113。或者，也可以只对单晶半导体层112的需要进行再单晶化的区域照射激光束113。
受到了激光照射处理的单晶半导体层120的结晶性比单晶半导体层112高。或者，通过进行激光照射处理可以提高平坦性。这是因为通过使单晶半导体层112熔化而可以修复存在于单晶半导体层112中的悬空键中的微小缺陷的缘故。另外，可以通过如下方法评价单晶半导体层120的结晶性：即电子背散射衍射(EBSP；Electron Back ScatterDiffraction Pattern)的测量；X射线衍射图像的测量；利用光学显微镜及电子显微镜的观察；以及拉曼光谱的测量等。另外，通过利用原子力显微镜的观察等可以评价单晶半导体层120表面的平坦性。
通过照射激光束113，使单晶半导体层112中的被照射激光束113的区域部分地熔化。使单晶半导体层112部分地熔化是指将被熔化的深度设定为比与第一绝缘层之间的界面(单晶半导体层112的厚度)浅地使单晶半导体层112熔化。换言之，单晶半导体层112处于部分熔化状态是指上层熔化而变成液相，而下层不熔化并保持固相的单晶半导体的状态。
当照射激光束113，使单晶半导体层112部分地熔化时，因变成液相的半导体的表面张力而使平坦化得到进展。同时，由于热扩散到支撑衬底所以单晶半导体层112的冷却得到进展，在单晶半导体层112中在深度方向上产生温度梯度，并且固液界面从支撑衬底一侧移动到单晶半导体层112表面，而实现再单晶化。即，产生所谓的纵生长。另外，在上述晶化中，以下层的不熔化的区域为晶种而进行再单晶化。
下层中的固相部分是单晶，因为晶体取向一致，所以不形成晶界。从而可以使进行激光部分熔化处理之后的单晶半导体层120成为没有晶界的单晶半导体层。另外，被熔化的上层通过凝固而被再单晶化。此时，形成其晶体取向与下层的保持固相地残留的单晶半导体一致的单晶半导体。因此，在将主表面的晶面取向是(100)的单晶硅片用于单晶半导体衬底的情况下，单晶半导体层112的主表面的晶面取向是(100)，并且通过进行激光部分熔化处理而被再单晶化了的单晶半导体层120的主表面的晶面取向是(100)。
另外，通过该激光部分熔化处理，可以将单晶半导体层112形成为其表面平坦的单晶半导体层120。这是因为如下缘故：由于单晶半导体层112的被熔化的部分是液体，所以单晶半导体层112的表面因表面张力的作用而使其表面面积成为最小。换言之，液体部分变为没有凹部及凸部的形状，并且因为该液体部分凝固而实现再单晶化，所以可以形成其表面平坦化了的单晶半导体层120。
通过将单晶半导体层112的表面平坦化，可以将形成在单晶半导体层120上的栅极绝缘膜的厚度减薄成5nm至50nm左右。因此，可以形成抑制了栅电压并导通电流高的晶体管。
作为用于该激光部分熔化处理工序的脉冲振荡激光器，例如有XeCl激光器、KrF激光器等的受激准分子激光器、Ar激光器、Kr激光器等的气体激光器。也可以使用固体激光器，例如有YAG激光器、YVO4激光器、YLF激光器、YAlO3激光器、GdVO4激光器、KGW激光器、KYW激光器、Y2O3激光器等。作为激光束113，可以使用上述激光振荡器的基波、高次谐波(二次谐波、三次谐波、四次谐波等)。在上述固体激光器中，也有即使使用同一激光媒质其振荡方法也成为连续振荡或准连续振荡的振荡器。
另外，作为振荡激光束113的激光振荡器，选择其振荡波长在紫外光区域至可见光区域中的激光振荡器。激光束113的波长是被单晶半导体层112吸收的波长。可以考虑到激光束的趋肤深度(skin depth)等而决定该波长。例如，可以将波长设定为250nm以上且700nm以下的范围内。
可以考虑到激光束113的波长、激光束113的趋肤深度、单晶半导体层112的厚度等决定激光束113的能量。在使用脉冲振荡激光器的情况下，例如，可以将激光束113的能量密度设定为300mJ/cm2以上且700mJ/cm2以下的范围内。
照射激光束113时的气氛既可以是不控制气氛的大气气氛，又可以是惰性气体气氛。大气气氛及惰性气体气氛的双方都具有恢复单晶半导体层112的结晶性及将其平坦化的效果。另外，与大气气氛相比，惰性气体气氛是更优选的。与大气气氛相比，氮等的惰性气体气氛的提高单晶半导体层112的平坦性的效果更高。此外，与大气气氛相比，惰性气体气氛更可以抑制裂缝等的变形的发生，从而使用于实现结晶缺陷的减少及平坦化的激光束113可以使用的能量范围变广。
在如上所述照射激光束113之后，也可以进行将单晶半导体层112的厚度减薄的薄膜化工序。作为单晶半导体层112的薄膜化，使用干蚀刻及湿蚀刻中的一方或者组合双方的蚀刻处理(回蚀刻处理)即可。例如，在单晶半导体层112是由硅材料构成的层的情况下，通过将Cl2气体或CF4和O2的混合气体用于处理气体的干蚀刻处理可以将单晶半导体层112减薄。
注意，虽然在本实施方式中举出在通过激光束的照射进行平坦化等之后进行蚀刻处理的例子，但是本发明不应该解释为限定于此。例如，也可以在激光束的照射之前进行蚀刻处理。另外，也可以在激光束的照射之前及之后的双方进行蚀刻处理。另外，也可以交替重复激光束的照射和上述处理。
通过上述工序，可以制造具有其表面的平坦性得到提高并且缺陷得到减少的单晶半导体层120(单晶硅半导体层)的半导体衬底(参照图1F)。然而，因为通过这种部分熔化不可以修复存在于单晶半导体层120和绝缘层111之间的界面中的微小的缺陷，所以存在于该缺陷中的空穴陷阱残留。图2A是图1F的截面图的扩大图。在界面区域701附近残留有实施方式1所说明的空穴陷阱，而这成为使p沟道型晶体管的S值变大的原因。
对单晶半导体层120添加硼、铝、镓等的p型杂质或者磷、砷等的n型杂质，以便控制晶体管的阈值电压。添加杂质的区域及添加的杂质的种类可以适当地变更。例如，可以对n沟道型晶体管的形成区域添加p型杂质，而对p沟道型晶体管的形成区域添加n型杂质。当添加上述杂质时，将单晶半导体层中的杂质浓度设定为1×1015atoms/cm3以上且1×1017atoms/cm3以下左右即可。然后将单晶半导体层120分离成岛状，而形成半导体层702及半导体层704(参照图2B)。注意，如上所述的杂质添加也可以在形成半导体层702及半导体层704之后进行。
在此，当对n沟道型晶体管的形成区域添加p型杂质时，形成使该添加的区域露出的光掩模。此时，通过干蚀刻将单晶半导体层也就是半导体层702减薄。此时也是进行干蚀刻及湿蚀刻中的一方或组合双方的蚀刻处理(回蚀刻处理)即可。另外，当对半导体层702进行蚀刻处理时，也可以利用在添加n型杂质时使用的掩模。通过这些处理，n沟道型晶体管的半导体层702的厚度薄于p沟道型晶体管的半导体层704的厚度。
接着，覆盖半导体层702和半导体层704地形成栅极绝缘层706(参照图2C)。在此，使用等离子体CVD法以单层形成氧化硅膜。除了此以外，还可以以单层结构或叠层结构形成包含氧氮化硅、氮氧化硅、氮化硅、氧化铪、氧化铝、氧化钽等的膜作为栅极绝缘层706。
作为除了等离子体CVD法以外的制造方法，可以举出溅射法、利用高密度等离子体处理的氧化或氮化的方法。高密度等离子体处理例如使用氦、氩、氪、氙等的稀有气体和氧、氧化亚氮、氨、氮、氢等的气体的混合气体而进行。在此情况下，通过引入微波进行等离子体的激发，可以以低电子温度产生高密度等离子体。通过利用由这样的高密度等离子体产生的氧自由基(有时包含OH自由基)或氮自由基(有时包含NH自由基)将半导体层的表面氧化或氮化，以接触于半导体层地形成1nm以上且20nm以下，优选的是2nm以上且10nm以下的绝缘层。
因为上述的利用高密度等离子体处理的半导体层的氧化或氮化是固相反应，所以可以将栅极绝缘层706和半导体层702及704之间的界面密度设定得极低。另外，通过利用高密度等离子体处理将半导体层直接氧化或氮化，可以抑制所形成的绝缘层的厚度的不均匀性。另外，因为半导体层具有结晶性，所以在利用高密度等离子体处理由固相反应将半导体层的表面氧化的情况下，也可以形成抑制了晶粒界面中的不均匀的氧化，具有均匀性，并且界面态密度低的栅极绝缘层。如此，通过将利用高密度等离子体处理形成的绝缘层用于晶体管的栅极绝缘层的一部分或全部，可以抑制特性的不均匀性。
对利用等离子体处理的绝缘层的制造方法的更具体的一例进行说明。使用氩(Ar)将氧化亚氮(N2O)稀释为1倍以上且3倍以下(流量比)，在10Pa以上且30Pa以下的压力下施加3kW以上且5kW以下的微波(2.45GHz)电力，而使半导体层702及704的表面氧化或氮化。通过该处理，形成1nm以上且10nm以下(优选的是2nm以上且6nm以下)的栅极绝缘层706的下层。进而，引入氧化亚氮(N2O)和硅烷(SiH4)，在10Pa以上且30Pa以下的压力下施加3kW以上且5kW以下的微波(2.45GHz)电力，并且通过气相成长法形成氧氮化硅膜作为栅极绝缘层706的上层。如上所述，通过组合固相反应和气相成长法形成栅极绝缘层706，可以形成界面态密度低且绝缘耐压性优越的栅极绝缘层706。注意，在此情况下栅极绝缘层706采用两层结构。
或者，也可以通过将半导体层702和半导体层704热氧化，形成栅极绝缘层706。在使用这种热氧化的情况下，优选使用耐热性较高的基础衬底。
另外，也可以通过形成包含氢的栅极绝缘层706，然后进行350℃以上且450℃以下的温度的加热处理，而将包含在栅极绝缘层706中的氢扩散到半导体层702和半导体层704中。在此情况下，作为栅极绝缘层706，可以使用利用等离子体CVD法的氮化硅或氮氧化硅。注意，优选将处理温度设定为350℃以下。如此，通过给半导体层702和半导体层704供应氢，可以有效地减少半导体层702中、半导体层704中、栅极绝缘层706和半导体层702之间的界面中以及栅极绝缘层706和半导体层704之间的界面中的缺陷。
接着，通过在栅极绝缘层706上形成导电层之后将该导电层加工(构图)为所希望的形状，在半导体层702和半导体层704的上方形成电极708(参照图2D)。作为导电层的形成，可以使用CVD法、溅射法等。导电层可以使用钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)、铌(Nb)等的材料形成。另外，作为导电层，既可以使用以上述金属为主要成分的合金材料，又可以使用包含上述金属的化合物。或者，也可以使用对半导体掺杂赋予导电型的杂质元素的多晶硅等的半导体材料形成导电层。
虽然在本实施方式中使用单层的导电层形成电极708，但是本发明的半导体装置不局限于该结构。电极708也可以由叠层的多个导电层形成。在采用两层结构的情况下，例如将钼膜、钛膜、氮化钛膜等用于下层，而作为上层使用铝膜等即可。在采用三层结构的情况下，优选采用钼膜、铝膜和钼膜的叠层结构或钛膜、铝膜和钛膜的叠层结构等。
另外，用于形成电极708的掩模可以使用氧化硅、氮氧化硅等的材料形成。在此情况下，增加对氧化硅膜、氮氧化硅膜进行构图形成掩模的工序，但是因为与抗蚀剂材料相比，进行蚀刻时的掩模的膜的减少量少，所以可以形成更准确的形状的电极708。另外，也可以不使用掩模而使用液滴喷出法选择性地形成电极708。在此，液滴喷出法是指通过喷射或喷出包含预定的组成物的液滴而形成预定的图案的方法，从而喷墨法等包括在其范畴内。
另外，也可以通过使用ICP(Inductively Coupled Plasma：电感耦合等离子体)蚀刻法，适当地调节蚀刻条件(施加到线圈型电极层的电力量、施加到衬底一侧的电极层的电力量、衬底一侧的电极温度等)，对导电层进行蚀刻，以使其具有所希望的锥形形状，而形成电极708。另外，锥形形状也可以通过掩模的形状控制。另外，作为蚀刻用气体，可以适当地使用氯、氯化硼、氯化硅或四氯化碳等的氯基气体、四氟化碳、氟化硫或氟化氮等的氟基气体或者氧等。
接着，以电极708为掩模对半导体层702、半导体层704添加赋予一导电型的杂质元素(参照图3A)。在本实施方式中，对半导体层702添加赋予n型的杂质元素(例如是磷、砷)，而对半导体层704添加赋予p型的杂质元素(例如是硼)。注意，当对半导体层702添加赋予n型的杂质元素时，使用掩模等覆盖添加p型的杂质元素的半导体层704，而选择性地进行赋予n型的杂质元素的添加。另外，也可以利用在进行半导体层702的蚀刻处理时使用的掩模覆盖半导体层704。另外，当对半导体层704添加赋予p型的杂质元素时，使用掩模等覆盖添加n型的杂质元素的半导体层702，而选择性地进行赋予p型的杂质元素的添加。或者，也可以在对半导体层702及半导体层704添加赋予p型的杂质元素及赋予n型的杂质元素中的一方之后，只对一方的半导体层以更高的浓度添加赋予p型的杂质元素及赋予n型的杂质元素中的另一方。通过添加上述杂质，在半导体层702中形成杂质区域710，并且在半导体层704中形成杂质区域712。
接着，在电极708的侧面形成侧壁714(参照图3B)。例如，通过覆盖栅极绝缘层706及电极708地新形成绝缘层，并且以垂直方向为主体的各向异性刻蚀对该绝缘层部分地进行蚀刻，而可以形成侧壁714。另外，也可以通过上述各向异性刻蚀对栅极绝缘层706部分地进行蚀刻。作为用于形成侧壁714的绝缘层，通过等离子体CVD法、溅射法等以单层或叠层结构形成包含硅、氧化硅、氮化硅、氧氮化硅、氮氧化硅、有机材料等的膜即可。在本实施方式中，通过等离子体CVD法形成厚度是100nm的氧化硅膜。另外，作为蚀刻气体，可以使用CHF3和氦的混合气体。注意，形成侧壁714的工序不局限于此。
接着，以栅极绝缘层706、电极708及侧壁714为掩模对半导体层702、半导体层704添加赋予一导电型的杂质元素(参照图3C)。注意，对半导体层702、半导体层704以更高的浓度添加与在以前的工序中分别添加的杂质元素相同的导电型的杂质元素。注意，当对半导体层702添加赋予n型的杂质元素时，使用掩模等覆盖添加p型的杂质的半导体层704，而选择性地进行赋予n型的杂质元素的添加。另外，当对半导体层704添加赋予p型的杂质元素时，使用掩模等覆盖添加n型的杂质的半导体层702，而选择性地进行赋予p型的杂质元素的添加。
通过上述杂质元素的添加，在半导体层702中形成一对高浓度杂质区域716、一对低浓度杂质区域718和沟道形成区域720。另外，通过上述杂质元素的添加，在半导体层704中形成一对高浓度杂质区域722、一对低浓度杂质区域724和沟道形成区域726。高浓度杂质区域716和高浓度杂质区域722用作源极或漏极，而低浓度杂质区域718和低浓度杂质区域724用作LDD(轻掺杂漏，Lightly Doped Drain)区域。
另外，形成在半导体层702上的侧壁714和形成在半导体层704上的侧壁714既可以形成为在载流子移动的方向(所谓平行于沟道长度的方向)上的长度彼此相同，又可以形成为该长度彼此不同。优选将成为p沟道型晶体管的半导体层704上的侧壁714的长度设定为比成为n沟道型晶体管的半导体层702上的侧壁714的长度长。这是因为用于在p沟道型晶体管中形成源极及漏极而注入的硼容易扩散，而容易引起短沟道效应的缘故。通过在p沟道型晶体管中将侧壁714的长度设定得更长，可以将高浓度的硼添加到源极及漏极，而可以将源极及漏极低电阻化。
也可以形成将半导体层702及半导体层704的一部分硅化物化了的硅化物层，以便将源极及漏极进一步低电阻化。通过使金属接触于半导体层，并且进行加热处理(例如，GRTA法、LRTA法等)来使半导体膜中的硅和金属发生反应，而进行硅化物化。作为硅化物层，使用钴硅化物或镍硅化物即可。在半导体层702、半导体层704的厚度薄的情况下，也可以使硅化物反应进展到半导体膜704的底部。作为可用于进行硅化物化的金属材料，可以举出钛(Ti)、镍(Ni)、钨(W)、钼(Mo)、钴(Co)、锆(Zr)、铪(Hf)、钽(Ta)、钒(V)、钕(Nd)、铬(Cr)、铂(Pt)、钯(Pd)等。另外，通过照射激光束等也可以形成硅化物层。
通过上述工序，形成n沟道型晶体管728和p沟道型晶体管730。注意，虽然在图3C所示的阶段中没有形成用作源电极或漏电极的导电层，但是有时将这些用作源电极或漏电极的导电层包括在内称为晶体管。
接着，覆盖n沟道型晶体管728、p沟道型晶体管730地形成绝缘层732(参照图3D)。绝缘层732不一定需要设置，但是通过形成绝缘层732，可以防止碱金属、碱土金属等的杂质侵入n沟道型晶体管728、p沟道型晶体管730。具体而言，优选使用氧化硅、氮化硅、氧氮化硅、氮氧化硅、氮化铝、氧化铝等的材料形成绝缘层732。在本实施方式中，将厚度是600nm左右的氮氧化硅膜用作绝缘层732。在此情况下，上述氢化的工序也可以在形成该氮氧化硅膜之后进行。注意，虽然在本实施方式中绝缘层732采用单层结构，但是当然也可以采用叠层结构。例如，在采用两层结构的情况下，可以采用氧氮化硅膜和氮氧化硅膜的叠层结构。
接着，覆盖n沟道型晶体管728、p沟道型晶体管730地在绝缘层732上形成绝缘层734。绝缘层734优选使用聚酰亚胺、丙烯、苯并环丁烯、聚酰胺、环氧等的具有耐热性的有机材料形成。另外，除了上述有机材料以外，还可以使用低介电常数材料(low-k材料)、硅氧烷树脂、氧化硅、氮化硅、氧氮化硅、氮氧化硅、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)、矾土等。在此，硅氧烷树脂相当于以硅氧烷材料为初起材料形成的包含Si-O-Si结合的树脂。作为硅氧烷树脂的取代基，除了氢以外，还可以具有选自氟、烷基、芳香烃中的一种。另外，也可以通过层叠多个由这些材料形成的绝缘层，而形成绝缘层734。
作为绝缘层734的形成，根据其材料可以使用CVD法、溅射法、SOG法、旋涂法、浸渍法、喷射涂布法、液滴喷出法(喷墨法、丝网印刷、胶印刷等)、刮刀法、辊涂法、帘涂法、刮刀涂敷法等。
接着，在绝缘层732、绝缘层734中形成使半导体层702、半导体层704的一部分露出的接触孔。然后，形成通过该接触孔接触于半导体层702、半导体层704的导电层736、导电层738(参照图4A)。导电层736、导电层738用作晶体管的源电极或漏电极。注意，虽然在本实施方式中将CHF3和He的混合气体用于形成接触孔时的蚀刻，但是不局限于此。
导电层736、导电层738可以通过CVD法、溅射法等形成。具体而言，作为导电层736、导电层738，可以使用铝(Al)、钨(W)、钛(Ti)、钽(Ta)、钼(Mo)、镍(Ni)、铂(Pt)、铜(Cu)、金(Au)、银(Ag)、锰(Mn)、钕(Nd)、碳(C)、硅(Si)等。另外，既可以使用以上述材料为主要成分的合金，又可以使用包含上述材料的化合物。另外，导电层736、导电层738可以采用单层结构，也可以采用叠层结构。
作为以铝为主要成分的合金的例子，可以举出以铝为主要成分包含镍的合金。另外，也可以举出以铝为主要成分包含镍和碳、硅中的一方或者双方的合金。因为铝、铝硅(Al-Si)廉价并其电阻率低，所以优选将其用作形成导电层736、导电层738的材料。特别地，优选使用铝硅，因为其可以抑制进行构图时的由抗蚀剂焙烧产生的小丘。另外，也可以使用对铝混入0.5％左右的Cu的材料代替硅。
在导电层736、导电层738采用叠层结构的情况下，优选采用例如阻挡膜、铝硅膜和阻挡膜的叠层结构或阻挡膜、铝硅膜和氮化钛膜和阻挡膜的叠层结构等。注意，阻挡膜是指使用钛、钛的氮化物、钼或钼的氮化物等形成的膜。当在阻挡膜之间夹着铝硅膜地形成导电层时，可以进一步防止铝、铝硅的小丘的产生。另外，当使用还原性高的元素的钛形成阻挡膜时，即使在半导体层702、半导体层704上形成有薄的氧化膜，包含在阻挡膜中的钛也将该氧化膜还原，而可以使导电层736和半导体层702以及导电层738和半导体层704以良好的状态接触。另外，也可以层叠多个阻挡膜而使用。在此情况下，例如导电层736、导电层738也可以采用如从下层层叠钛、氮化钛、铝硅、钛、氮化钛的五层结构或其以上的叠层结构。
另外，作为导电层736、导电层738，也可以使用利用WF6气体和SiH4气体并通过化学气相成长法形成的钨硅化物。另外，也可以使用对WF6进行氢还原来形成的钨作为导电层736、导电层738。
另外，导电层736连接到n沟道型晶体管728的高浓度杂质区域716。导电层738连接到p沟道型晶体管730的高浓度杂质区域722。
图4B表示图4A所示的n沟道型晶体管728及p沟道型晶体管730的平面图。在此，图4B的沿A-B的截面对应于图4A。但是，在图4B中为了简化起见省略导电层736、导电层738以及绝缘层732、绝缘层734等。
注意，虽然在本实施方式中表示出n沟道型晶体管728和p沟道型晶体管730分别具有一个用作栅电极的电极708的情况，但是本发明不局限于此。根据本发明制造的晶体管可以具有多个用作栅电极的电极，并且也可以具有该多个电极彼此电连接的多栅结构。
在本实施方式中，照射激光束以减少单晶半导体层的缺陷、表面凹凸。进而，根据本发明可以将每个晶体管的半导体层的厚度最适化，并且可以使半导体装置内的晶体管特性的S值变小。
本实施方式可以与其他实施方式适当地组合而使用。
实施方式2
在本实施方式中，参照图5至图10F说明在根据实施方式1制造的本发明的半导体装置中的优选的单晶半导体层的厚度。
图5表示用于在本发明的方式中评价晶体管特性的在实施方式1中制造的晶体管的截面。在此，不形成侧壁714，并且采用没有形成一对低浓度杂质区域718和一对低浓度杂质区域724的单漏极结构。
图5表示的晶体管具有形成在基础衬底200上的基底绝缘层201、形成在其上的单晶半导体层206、形成在其上的栅极绝缘膜212、形成在其上的栅电极214。另外，在单晶半导体层206中形成有一对高浓度杂质区域208、高浓度杂质区域210，并且此成为源区域及漏区域。另外，在本实施方式中，在栅电极214下的单晶半导体层206区别成接近于基础衬底200的第一区域202和接近于栅极绝缘膜212的第二区域204。另外，如实施方式1所示，通过形成脆弱区域102并在该区域中进行分离，而形成单晶半导体层206。以下表示制造图5的晶体管时的条件。
作为用于在本实施方式中形成脆弱层102的离子的照射，在此使用离子掺杂法并以H3 +离子为主离子照射离子。加速电压选自10kV至200kV的范围内即可。在此，将加速电压设定为40kV。离子的照射量的剂量选自5×1015ions/cm2至5×1016ions/cm2的范围内即可，而在此将其设定为2×1016ions/cm2。
栅极绝缘膜212采用氮氧化硅膜和氧氮化硅膜的叠层结构。氮氧化硅膜以SiH4、N2O、NH3和H2为原料气体通过等离子体CVD法形成。气体流量比是SiH4/N2O/NH3/H2＝10/18/100/400，成膜温度是400℃，RF频率是27.12MHz，RF功率是50W，并且RF功率密度是0.083W/cm2。膜厚是50nm。氧氮化硅膜以SiH4、N2O为原料气体通过等离子体CVD法形成。气体流量比是SiH4/N2O＝4/800，成膜温度是400℃，RF频率是27.12MHz，RF功率是50W，并且RF功率密度是0.083W/cm2。膜厚是50nm。注意，氧氮化硅膜是指如下膜：在其组成中氧的含量比氮的含量多，并且在使用卢瑟福背散射光谱学法(RBS：Rutherford Backscattering Spectrometry)以及氢前方散射法(HFS：Hydrogen Forward Scattering)进行测量的情况下，其包含的浓度范围是如下：50原子％以上且70原子％以下的氧；0.5原子％以上且15原子％以下的氮；25原子％以上且35原子％以下的硅；0.1原子％以上且10原子％以下的氢。另外，氮氧化硅膜是指如下膜：在其组成中氮的含量比氧的含量多，并且在使用RBS及HFS进行测量的情况下，其包含的浓度范围是如下：5原子％以上且30原子％以下的氧；20原子％以上且55原子％以下的氮；25原子％以上且35原子％以下的硅；10原子％以上且30原子％以下的氢。但是，当将构成氧氮化硅或氮氧化硅的原子的总计设定为100原子％时，氮、氧、硅及氢的含有比率包含在上述范围内。
在激光部分熔化处理中，从单晶半导体层表面照射受激准分子激光、YAG激光的固体激光第二高次谐波。受激准分子激光有ArF：193nm、KrF：248nm、XeCl：308nm、XeF：353nm，而在此使用了XeCl：308nm。对单晶半导体表面在进行脉冲照射的同时扫描将其光束形状设定为线状的受激准分子光束。将每个部分的照射次数设定为3次至30次，并且将能量密度设定为300mJ/cm2至900mJ/cm2的范围内。在此将能量密度设定为650mJ/cm2。进而，进行热处理来进行缺陷的修复。将到达温度设定为600℃，使用电阻加热炉，并且将到达温度下的处理时间设定为4小时。
接着进行干蚀刻以便使单晶半导体层具有所希望的厚度。干蚀刻使用Cl2气体或CF4和O2的混合气体进行，并且将进行蚀刻后的单晶半导体层的厚度设定为60nm。
在沟道掺杂中，通过离子注入法或离子掺杂法对n沟道型晶体管区域或n沟道型晶体管中的有源层区域添加预定量的硼。硼的添加在单晶半导体层的峰值浓度是5×1015atoms/cm3至5×1017atoms/cm3的范围内进行，而可以得到所希望的晶体管的阈值电压。
作为栅电极214，在此通过溅射成膜形成厚度是30nm的氮化钽，在其上形成厚度是370nm的钨。
对如此形成的图5所示的晶体管的电特性进行测定。其结果是，当将单晶半导体层的厚度减薄时，在n沟道型晶体管中S值降低，而在p沟道型晶体管中S值上升。在图6中表示将单晶半导体膜的厚度设定为100nm左右时(条件1)和将其厚度设定为60nm左右时(条件2)的晶体管特性中的S值。一般当将单晶半导体层减薄时S值降低，但是在p沟道型晶体管中S值上升。因为已知因氢掺杂而产生空穴陷阱缺陷，所以本发明人认为该结果的原因是如下，即在贴合面一侧的单晶半导体层区域中存在有因氢掺杂而产生的空穴陷阱缺陷。换言之，本发明人认为：使用氢离子注入剥离法形成单晶硅膜的单晶半导体层在其层中具有结晶缺陷，虽然激光部分熔化处理修复单晶半导体层的表面层中的结晶缺陷，但是在不被激光部分熔化处理熔化的接近于基础衬底的区域中的单晶半导体层中的结晶缺陷不被修复。因为该结晶缺陷作为空穴陷阱起作用，所以随着薄膜化的进展而沟道区域靠近该空穴陷阱，只在其特性容易受到空穴陷阱的影响的p沟道型晶体管中S值变大。
如图7A所示在离贴合面一侧的衬底一侧近旁有5nm左右的单晶半导体层区域(图5中的第一区域202)中只假定成为空穴陷阱的类似施体(donor like)的能级，而如图7B所示在其他区域(图5中的第二区域204)中假定成为电子陷阱、空穴陷阱的Exponential(指数规律)型的能级(浅的能级)，来进行计算，以便查找由于p沟道型晶体管的单晶半导体层薄膜化发生的S值上升的原因。另外，作为深的能级，假定Gaussian(高斯)型的能级。图7A表示带隙中的态密度(density of states)，并且表示假定Exponential型的电子陷阱、Exponential型的空穴陷阱的能级的情况。图7B表示带隙中的态密度，并且表示假定Exponential型的电子陷阱、Gaussian型的空穴陷阱的能级的情况。用于计算的结构是单漏极结构，L/W＝10/8um、GI厚度是20nm，并且没有栅电极下的杂质掺杂。因为实际上使用P型衬底作为衬底，所以在整个单晶半导体层中假定1.0×1015/cm3的P型杂质。将用于计算的参数设定为如下，即用作玻璃衬底的SiO2的厚度是1um左右，并且介电常数是4.1。将栅极绝缘膜的介电常数也设定为4.1。假定栅电极是钨，而将其功函数设定为4.6eV。将大量的杂质元素(硼)添加到栅电极端至装置端以使其具有导电型(P+区域)。该P+区域的杂质添加使用对应于本公司内部的杂质掺杂轮廓的函数。在该计算中使用矽谷科技公司(Silvaco Data Systems LTD)制造的器件仿真系统“Atlas”。
以态密度的方式记载由氢掺杂形成的陷阱能级。态密度表示可以以能量态(energy state)存在的态的个数。在此存在有存在概率，载流子陷阱密度根据该存在概率而设定。该载流子陷阱密度对晶体管特性的S值产生大的影响。虽然在本模拟中假定了Gaussian型的空穴陷阱数和Exponential型的空穴陷阱数，但是载流子陷阱密度几乎不受到Exponential型的陷阱的影响。这是因为如下缘故，即根据费米-狄拉克的分布函数，在存在概率低的区域中状态数高。换言之，若该Exponential型的倾斜小，则空穴陷阱增加。由此，浅能级的陷阱不影响到S值。因此，在本实施方式中与假定Gaussian型的空穴陷阱而进行模拟的结果进行比较。
图8A表示单晶半导体层厚度是100nm(条件1)的状态下的对应于p沟道型晶体管的Id-Vg曲线的测定值的计算结果，并且图8B表示单晶半导体层厚度是60nm(条件2)的状态下的对应于p沟道型晶体管的Id-Vg曲线的测定值的计算结果。横轴表示Vg，并且纵轴表示Id。由于图8A、8B的结果的测定值及模拟值一致，所以认为实现了充分的对应，而在该条件下进行相对于单晶半导体层厚度的S值的计算。其结果是，如图9A所示可以得到如下结果，即膜厚越薄S值越高。进而，因为通过计算了解到S值影响到深的能级的陷阱，所以使Gaussian型的空穴陷阱个数变化而算出单晶半导体层的厚度和S值的关系。其结果是，若增加第一区域的深的能级的空穴陷阱来算出相对于厚度的S值，则如图9B所示与图9A相比，相对于单晶半导体层的厚度的S值的变化更大，而若减少第一区域的深的能级的空穴陷阱来算出相对于厚度的S值，则如图9C所示S值几乎不依赖于单晶半导体层的厚度。根据图9A至9C的结果可以了解到第一区域的深的能级的空穴陷阱对相对于p沟道型晶体管的单晶半导体层厚度的S值的关系影响甚大。
接着调查第一区域的深的能级的空穴陷阱怎样影响到p沟道型晶体管的S值。图10A至10F是表示根据空穴陷阱密度的差异的电位分布的模拟结果。在各附图中表示出电子电流密度的等高线p0至p4。在此，示出在S值成为最小时的栅电压中的电位分布，其中，Vg＝-0.6V，Vd＝-1.0V。图10B及10E是在对应于本发明人制造的晶体管的测定结果的条件下的模拟结果。图10A及10D分别是在空穴陷阱比图10B及10E少的条件下进行模拟的结果。图10C及10F分别是在空穴陷阱比图10B及10E过剩的条件下进行模拟的结果。另外，图10A至10C是将单晶半导体膜的厚度设定为100nm左右时(条件1)的模拟结果，并且图10D至10F是将单晶半导体膜的厚度设定为60nm左右时(条件2)的模拟结果。由此，通过计算可以确认到根据空穴陷阱电位分布产生变化。
根据图10A至10F的比较可以得知：空穴陷阱捕捉空穴电荷，并且由于该被捕捉的空穴的电位，S值产生差异。换言之，因为单晶半导体层的厚度越厚，沟道区域离空穴陷阱多的区域越远，所以由被捕捉的空穴的电位产生的对S值的影响变小。该电位抑制由栅电极产生的电场效应，抑制漏电流的流动(抑制Id-Vg曲线的上升)，并且使S值上升。即使在有源层底部产生空穴载流子陷阱也对n沟道型晶体管特性的影响小的原因是如下，即n沟道型晶体管的多数载流子是电子，而对n沟道型晶体管特性几乎不产生影响。而对p沟道型晶体管产生影响的原因是因为多数载流子是空穴。
如上所述，本发明人根据试验和模拟确认到如下事实，即通过将n沟道型晶体管的单晶半导体层薄膜化，并使p沟道型晶体管的单晶半导体层的厚度变厚，而可以得到小的S值。
实施方式3
使用根据本发明的半导体衬底制造晶体管等的半导体装置，并且通过使用该半导体装置可以完成各种各样的电子设备。因为使设置在根据本发明的半导体衬底中的单晶半导体层中的结晶缺陷减少，所以可以在与栅极绝缘层之间的界面中降低定域能级密度。通过将该单晶半导体层用于有源层，可以制造漏电流被降低，并且电特性得到提高了的半导体元件。换言之，通过使用根据本发明的半导体衬底，可以制造电流驱动能力和可靠性高的半导体元件。其结果是，可以生产率好地制造品质良好的最终产品的电子设备。在本实施方式中，使用附图说明具体的电子设备的应用例。
作为使用半导体装置(特别是显示装置)而制造的电子设备，可以举出摄像机、数码相机、护目镜式显示器(头戴式显示器)、导航系统、声音再现装置(汽车音响组件等)、计算机、游戏机、便携式信息终端(移动计算机、手机、便携式游戏机、电子图书等)、具备记录媒体的图像再现装置(具体而言，再现诸如数字视频光盘(DVD)之类的记录媒体并且具备能够显示其图像的显示器的装置)等。
图11A是电视接收机或个人计算机的监视器。其包括框体1001、支撑台1002、显示部1003、扬声器部1004、视频输入端子1005等。在显示部1003中使用有本发明的半导体装置。根据本发明，可以以低价格提供可靠性及性能高的电视接收机或个人计算机的监视器。
图11B是数码相机。在主体1011的正面部分设置有图像接收部1013，并且在主体1011的上面部分设置有快门按钮1016。此外，在主体1011的背面部分设置有显示部1012、操作键1014以及外部连接端口1015。在显示部1012中使用有本发明的半导体装置。根据本发明，可以以低价格提供可靠性及性能高的数码相机。
图11C是笔记本型个人计算机。在主体1021中设置有键盘1024、外部连接端口1025、定位设备1026。此外，在主体1021中安装有具有显示部1023的框体1022。在显示部1023中使用有本发明的半导体装置。根据本发明，可以以低价格提供可靠性及性能高的笔记本型个人计算机。
图11D是移动计算机，其包括主体1031、显示部1032、开关1033、操作键1034、红外线端口1035等。在显示部1032中设置有有源矩阵显示装置。在显示部1032中使用有本发明的半导体装置。根据本发明，可以以低价格提供可靠性及性能高的移动计算机。
图11E是图像再现装置。在主体1041中设置有显示部1044、记录媒体读取部1045以及操作键1046。此外，在主体1041中安装有具有扬声器部1047及显示部1043的框体1042。在显示部1043及显示部1044中分别使用有本发明的半导体装置。根据本发明，可以以低价格提供可靠性及性能高的图像再现装置。
图11F是电子图书。在主体1051中设置有操作键1053。此外，在主体1051中安装有多个显示部1052。在显示部1052中使用有本发明的半导体装置。根据本发明，可以以低价格提供可靠性及性能高的电子图书。
图11G是摄像机，在主体1061中设置有外部连接端口1064、遥控接收部1065、图像接收部1066、电池1067、音频输入部1068以及操作键1069。此外，在主体1061中安装有具有显示部1062的框体1063。在显示部1062中使用有本发明的半导体装置。根据本发明，可以以低价格提供可靠性及性能高的摄像机。
图11H是手机，其包括主体1071、框体1072、显示部1073、音频输入部1074、音频输出部1075、操作键1076、外部连接端口1077以及天线1078等。在显示部1073中使用有本发明的半导体装置。根据本发明，可以以低价格提供可靠性及性能高的手机。
图12A至12C是兼有电话的功能及信息终端的功能的便携式电子设备1100的结构的一例。在此，图12A是正面图，图12B是背面图，并且图12C是展开图。便携式电子设备1100具有电话和信息终端双方的功能，它是除了声音通话以外还可以进行各种数据处理的称为所谓智能手机的电子设备。
便携式电子设备1100由框体1101及框体1102构成。框体1101包括显示部1111、扬声器1112、麦克风1113、操作键1114、定位设备1115、影像拍摄装置用透镜1116、外部连接端子1117等，并且框体1102包括键盘1121、外部存储器插槽1122、影像拍摄装置用透镜1123、灯1124、耳机端子1125等。此外，天线安装在框体1101的内部。除了上述结构以外，还可以内置有非接触IC芯片、小型记录装置等。
在显示部1111中安装有本发明的半导体装置。注意，显示在显示部1111上的图像(及其显示方向)根据便携式电子设备1100的使用方式而千变万化。此外，因为在与显示部1111同一个面上具有影像拍摄装置用透镜1116，所以可以进行带有图像的声音通话(所谓的电视电话)。注意，扬声器1112及麦克风1113不局限于声音通话而可以用于录音、再生等。在使用影像拍摄装置用透镜1123(以及灯1124)拍摄静止图像及运动图像的情况下，将显示部1111用作取景器。操作键1114用于拨打电话/接收电话、电子邮件等简单的信息输入、画面的卷动、光标的移动等。
彼此重叠的框体1101和框体1102(图12A)滑动，如图12C所示那样展开，而可以用作信息终端。在此情况下，可以利用键盘1121、定位设备1115进行顺利的操作。外部连接端子1117可以与交流整流器、USB电缆等各种电缆连接，而可以进行充电、与计算机等的数据通讯。此外，对外部存储器插槽1122插入记录媒体，以能够对应于更大容量的数据的保存及移动。除了上述功能以外，还可以具有使用红外线等电磁波的无线通讯功能、电视接收功能等。根据本发明，可以提供可靠性及性能高的便携式电子设备。
如上所述，本发明的应用范围极广，而可以用于所有领域的电子设备。注意，本实施方式可以与实施方式1至2适当地组合来使用。
本申请基于2008年4月18日在日本专利局受理的日本专利申请序列号2008-109180而制作，所述申请内容包括在本说明书中。

Claims (19)

1.一种半导体装置的制造方法，包括如下步骤：
在单晶半导体衬底中形成脆弱区域；
将所述单晶半导体衬底贴合并固定到衬底；
通过加热所述单晶半导体衬底在所述脆弱区域中产生裂缝，以从所述单晶半导体衬底的一部分进行分离而形成半导体层，其中所述半导体层贴合到所述衬底；
对所述半导体层照射激光束而将所述半导体层再晶化；
从所述半导体层形成第一岛状半导体层和第二岛状半导体层，其中所述第一岛状半导体层的厚度薄于所述第二岛状半导体层的厚度；
将赋予n型导电型的杂质元素添加到所述第一岛状半导体层的一部分中而形成源区域和漏区域；以及
将赋予p型导电型的杂质元素添加到所述第二岛状半导体层的一部分中而形成源区域和漏区域。
2.根据权利要求1所述的半导体装置的制造方法，其还包括如下步骤：即形成具有所述第一岛状半导体层的n型晶体管和具有所述第二岛状半导体层的p型晶体管。
3.根据权利要求1所述的半导体装置的制造方法，其还包括如下步骤：即进行热处理而更有效地使所述衬底和所述单晶半导体衬底彼此粘合。
4.根据权利要求3所述的半导体装置的制造方法，其中通过对与所述衬底和所述单晶半导体衬底的粘合有关的区域照射微波而进行所述热处理。
5.根据权利要求1所述的半导体装置的制造方法，其还包括如下步骤：即在所述第一和所述第二岛状半导体层的所述源区域和所述漏区域中形成硅化物层。
6.根据权利要求5所述的半导体装置的制造方法，其中包含在所述硅化物层中的金属选自由钛、镍、钨、钼、钴、锆、铪、钽、钒、钕、铬、铂和钯构成的组中。
7.一种半导体装置的制造方法，包括如下步骤：
在单晶半导体衬底中形成脆弱区域；
将所述单晶半导体衬底贴合并固定到衬底；
通过加热所述单晶半导体衬底在所述脆弱区域中产生裂缝，以从所述单晶半导体衬底的一部分进行分离而形成半导体层，其中所述半导体层贴合到所述衬底；
对所述半导体层照射激光束而将所述半导体层再晶化；
将所述半导体层分离成第一岛状半导体层和第二岛状半导体层；
通过使用掩模对所述第一岛状半导体层进行蚀刻，而使所述第一岛状半导体层的厚度薄于所述第二岛状半导体层的厚度；
通过使用所述掩模将赋予n型导电型的杂质元素添加到所述第一岛状半导体层的一部分中而形成源区域和漏区域；以及
将赋予p型导电型的杂质元素添加到所述第二岛状半导体层的一部分中而形成源区域和漏区域。
8.根据权利要求7所述的半导体装置的制造方法，其还包括如下步骤：即形成具有所述第一岛状半导体层的n型晶体管和具有所述第二岛状半导体层的p型晶体管。
9.根据权利要求7所述的半导体装置的制造方法，其还包括如下步骤：即进行热处理而更有效地使所述衬底和所述单晶半导体衬底彼此粘合。
10.根据权利要求9所述的半导体装置的制造方法，其中通过对与所述衬底和所述单晶半导体衬底的粘合有关的区域照射微波而进行所述热处理。
11.根据权利要求7所述的半导体装置的制造方法，其还包括如下步骤：即在所述第一和所述第二岛状半导体层的所述源区域和所述漏区域中形成硅化物层。
12.根据权利要求11所述的半导体装置的制造方法，其中包含在所述硅化物层中的金属选自由钛、镍、钨、钼、钴、锆、铪、钽、钒、钕、铬、铂和钯构成的组中。
13.一种半导体装置的制造方法，包括如下步骤：
在单晶半导体衬底中形成脆弱区域；
将所述单晶半导体衬底贴合并固定到衬底；
通过加热所述单晶半导体衬底在所述脆弱区域中产生裂缝，以从所述单晶半导体衬底的一部分进行分离而形成半导体层，其中所述半导体层贴合到所述衬底；
对所述半导体层照射激光束而将所述半导体层再晶化；
将所述半导体层分离成第一岛状半导体层和第二岛状半导体层；
通过使用第一掩模对所述第一岛状半导体层进行蚀刻，而使所述第一岛状半导体层的厚度薄于所述第二岛状半导体层的厚度；
在所述第一岛状半导体层和所述第二岛状半导体层的上方形成栅极绝缘膜；
在所述第一岛状半导体层的上方形成第一电极，并且在所述第二岛状半导体层的上方形成第二电极；
通过使用所述第一掩模和作为第二掩模的所述第一电极，将赋予n型导电型的杂质元素添加到所述第一岛状半导体层的一部分中而形成源区域和漏区域；以及
通过使用所述第二电极作为第三掩模，将赋予p型导电型的杂质元素添加到所述第二岛状半导体层的一部分中而形成源区域和漏区域。
14.根据权利要求13所述的半导体装置的制造方法，其还包括如下步骤：即进行热处理而更有效地使所述衬底和所述单晶半导体衬底彼此粘合。
15.根据权利要求14所述的半导体装置的制造方法，其中通过对与所述衬底和所述单晶半导体衬底的粘合有关的区域照射微波而进行所述热处理。
16.根据权利要求13所述的半导体装置的制造方法，其还包括如下步骤：即在所述第一和所述第二岛状半导体层的所述源区域和所述漏区域中形成硅化物层。
17.根据权利要求16所述的半导体装置的制造方法，其中包含在所述硅化物层中的金属选自由钛、镍、钨、钼、钴、锆、铪、钽、钒、钕、铬、铂和钯构成的组中。
18.根据权利要求13所述的半导体装置的制造方法，其中所述栅极绝缘膜包含氢。
19.根据权利要求13所述的半导体装置的制造方法，其中通过高密度等离子体处理将所述第一岛状半导体层和所述第二岛状半导体层氧化或氮化而形成所述栅极绝缘膜。
CN200910132820.5A 2008-04-18 2009-04-14 半导体装置及半导体装置的制造方法 Expired - Fee Related CN101562153B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008109180 2008-04-18
JP2008-109180 2008-04-18
JP2008109180 2008-04-18

Publications (2)

Publication Number Publication Date
CN101562153A true CN101562153A (zh) 2009-10-21
CN101562153B CN101562153B (zh) 2014-03-05

Family

ID=41201451

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910132820.5A Expired - Fee Related CN101562153B (zh) 2008-04-18 2009-04-14 半导体装置及半导体装置的制造方法

Country Status (4)

Country Link
US (2) US7939389B2 (zh)
JP (1) JP5553523B2 (zh)
CN (1) CN101562153B (zh)
TW (1) TWI470732B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107256869A (zh) * 2017-06-07 2017-10-17 武汉华星光电技术有限公司 一种阵列基板及其制作方法
CN107867673A (zh) * 2016-09-27 2018-04-03 英飞凌科技股份有限公司 单晶衬底和微机械结构的加工方法
CN113711335A (zh) * 2019-11-14 2021-11-26 华为数字能源技术有限公司 半导体衬底及其制造方法、半导体器件
CN107867673B (zh) * 2016-09-27 2024-04-16 英飞凌科技股份有限公司 单晶衬底和微机械结构的加工方法

Families Citing this family (192)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8378715B2 (en) 2009-04-14 2013-02-19 Monolithic 3D Inc. Method to construct systems
US9509313B2 (en) 2009-04-14 2016-11-29 Monolithic 3D Inc. 3D semiconductor device
US8384426B2 (en) 2009-04-14 2013-02-26 Monolithic 3D Inc. Semiconductor device and structure
US8362800B2 (en) 2010-10-13 2013-01-29 Monolithic 3D Inc. 3D semiconductor device including field repairable logics
US8405420B2 (en) 2009-04-14 2013-03-26 Monolithic 3D Inc. System comprising a semiconductor device and structure
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US8669778B1 (en) 2009-04-14 2014-03-11 Monolithic 3D Inc. Method for design and manufacturing of a 3D semiconductor device
US8754533B2 (en) 2009-04-14 2014-06-17 Monolithic 3D Inc. Monolithic three-dimensional semiconductor device and structure
US9711407B2 (en) 2009-04-14 2017-07-18 Monolithic 3D Inc. Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer
US8373439B2 (en) 2009-04-14 2013-02-12 Monolithic 3D Inc. 3D semiconductor device
US9577642B2 (en) 2009-04-14 2017-02-21 Monolithic 3D Inc. Method to form a 3D semiconductor device
US8258810B2 (en) 2010-09-30 2012-09-04 Monolithic 3D Inc. 3D semiconductor device
US8395191B2 (en) 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8427200B2 (en) 2009-04-14 2013-04-23 Monolithic 3D Inc. 3D semiconductor device
US7986042B2 (en) 2009-04-14 2011-07-26 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US8536023B2 (en) 2010-11-22 2013-09-17 Monolithic 3D Inc. Method of manufacturing a semiconductor device and structure
US8476145B2 (en) 2010-10-13 2013-07-02 Monolithic 3D Inc. Method of fabricating a semiconductor device and structure
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US8742476B1 (en) 2012-11-27 2014-06-03 Monolithic 3D Inc. Semiconductor device and structure
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US8581349B1 (en) 2011-05-02 2013-11-12 Monolithic 3D Inc. 3D memory semiconductor device and structure
US9099424B1 (en) 2012-08-10 2015-08-04 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US8450804B2 (en) 2011-03-06 2013-05-28 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US8294159B2 (en) 2009-10-12 2012-10-23 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US8373230B1 (en) 2010-10-13 2013-02-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8492886B2 (en) 2010-02-16 2013-07-23 Monolithic 3D Inc 3D integrated circuit with logic
US8026521B1 (en) 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US8298875B1 (en) 2011-03-06 2012-10-30 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8541819B1 (en) 2010-12-09 2013-09-24 Monolithic 3D Inc. Semiconductor device and structure
US8461035B1 (en) 2010-09-30 2013-06-11 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
JP5669439B2 (ja) * 2010-05-21 2015-02-12 株式会社半導体エネルギー研究所 半導体基板の作製方法
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
US8901613B2 (en) 2011-03-06 2014-12-02 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US9953925B2 (en) 2011-06-28 2018-04-24 Monolithic 3D Inc. Semiconductor system and device
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US8163581B1 (en) 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US8273610B2 (en) 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US8114757B1 (en) 2010-10-11 2012-02-14 Monolithic 3D Inc. Semiconductor device and structure
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US8283215B2 (en) 2010-10-13 2012-10-09 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US9197804B1 (en) 2011-10-14 2015-11-24 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US8379458B1 (en) 2010-10-13 2013-02-19 Monolithic 3D Inc. Semiconductor device and structure
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US8975670B2 (en) 2011-03-06 2015-03-10 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US9112036B2 (en) * 2011-06-10 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
JP5659118B2 (ja) * 2011-09-20 2015-01-28 株式会社東芝 半導体装置及びその製造方法
US8687399B2 (en) 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US9029173B2 (en) 2011-10-18 2015-05-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9000557B2 (en) 2012-03-17 2015-04-07 Zvi Or-Bach Semiconductor device and structure
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US8686428B1 (en) 2012-11-16 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US8574929B1 (en) 2012-11-16 2013-11-05 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US8674470B1 (en) 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US9385058B1 (en) 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US9871034B1 (en) 2012-12-29 2018-01-16 Monolithic 3D Inc. Semiconductor device and structure
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US8994404B1 (en) 2013-03-12 2015-03-31 Monolithic 3D Inc. Semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US9117749B1 (en) 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
CN115942752A (zh) 2015-09-21 2023-04-07 莫诺利特斯3D有限公司 3d半导体器件和结构
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
WO2020081226A1 (en) * 2018-10-15 2020-04-23 Mattson Technology, Inc. Ozone for selective hydrophilic surface treatment
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
CN113380799B (zh) * 2021-05-28 2022-06-14 重庆中科渝芯电子有限公司 低位错密度高可靠性高低压cmos自对准双阱工艺方法及器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6372609B1 (en) * 1998-10-16 2002-04-16 Shin-Etsu Handotai Co., Ltd. Method of Fabricating SOI wafer by hydrogen ION delamination method and SOI wafer fabricated by the method
CN1981386A (zh) * 2004-07-06 2007-06-13 国际商业机器公司 全硅化金属栅极

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02137272A (ja) * 1988-11-17 1990-05-25 Ricoh Co Ltd Ｃｍｏｓ型薄膜トランジスター
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH07106579A (ja) 1993-10-08 1995-04-21 Hitachi Ltd 半導体装置とその製造方法
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
US6534380B1 (en) 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JPH1197379A (ja) 1997-07-25 1999-04-09 Denso Corp 半導体基板及び半導体基板の製造方法
US6388652B1 (en) 1997-08-20 2002-05-14 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
JPH11163363A (ja) 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2000012864A (ja) 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6271101B1 (en) 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100365411B1 (ko) * 2000-06-30 2002-12-18 주식회사 하이닉스반도체 절연층상의 실리콘 금속 산화물 전계 효과 트랜지스터의제조 방법
JP3961240B2 (ja) * 2001-06-28 2007-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6764917B1 (en) * 2001-12-20 2004-07-20 Advanced Micro Devices, Inc. SOI device with different silicon thicknesses
JP4772258B2 (ja) 2002-08-23 2011-09-14 シャープ株式会社 Ｓｏｉ基板の製造方法
US7119365B2 (en) * 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
US7276402B2 (en) * 2003-12-25 2007-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4759919B2 (ja) * 2004-01-16 2011-08-31 セイコーエプソン株式会社 電気光学装置の製造方法
JP5110772B2 (ja) 2004-02-03 2012-12-26 株式会社半導体エネルギー研究所 半導体薄膜層を有する基板の製造方法
US20070281440A1 (en) * 2006-05-31 2007-12-06 Jeffrey Scott Cites Producing SOI structure using ion shower
SG178762A1 (en) 2007-04-13 2012-03-29 Semiconductor Energy Lab Display device, method for manufacturing display device, and soi substrate
US7767542B2 (en) * 2007-04-20 2010-08-03 Semiconductor Energy Laboratory Co., Ltd Manufacturing method of SOI substrate
EP1993128A3 (en) * 2007-05-17 2010-03-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
EP1993127B1 (en) * 2007-05-18 2013-04-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate
JP5548395B2 (ja) * 2008-06-25 2014-07-16 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6372609B1 (en) * 1998-10-16 2002-04-16 Shin-Etsu Handotai Co., Ltd. Method of Fabricating SOI wafer by hydrogen ION delamination method and SOI wafer fabricated by the method
CN1981386A (zh) * 2004-07-06 2007-06-13 国际商业机器公司 全硅化金属栅极

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107867673A (zh) * 2016-09-27 2018-04-03 英飞凌科技股份有限公司 单晶衬底和微机械结构的加工方法
CN107867673B (zh) * 2016-09-27 2024-04-16 英飞凌科技股份有限公司 单晶衬底和微机械结构的加工方法
CN107256869A (zh) * 2017-06-07 2017-10-17 武汉华星光电技术有限公司 一种阵列基板及其制作方法
CN113711335A (zh) * 2019-11-14 2021-11-26 华为数字能源技术有限公司 半导体衬底及其制造方法、半导体器件

Also Published As

Publication number Publication date
TWI470732B (zh) 2015-01-21
US8288215B2 (en) 2012-10-16
CN101562153B (zh) 2014-03-05
TW201003838A (en) 2010-01-16
US7939389B2 (en) 2011-05-10
JP2009278073A (ja) 2009-11-26
US20110171791A1 (en) 2011-07-14
JP5553523B2 (ja) 2014-07-16
US20090263942A1 (en) 2009-10-22

Similar Documents

Publication Publication Date Title
CN101562153B (zh) 半导体装置及半导体装置的制造方法
JP5383143B2 (ja) 半導体基板の作製方法および半導体装置の作製方法
JP5452900B2 (ja) 半導体膜付き基板の作製方法
JP5404064B2 (ja) レーザ処理装置、および半導体基板の作製方法
US8633590B2 (en) Semiconductor device and method for manufacturing the same
KR101581728B1 (ko) 반도체 기판의 제작 방법 및 반도체장치
JP5548351B2 (ja) 半導体装置の作製方法
JP2009094488A (ja) 半導体膜付き基板の作製方法
KR101554470B1 (ko) 반도체 기판의 제작 방법
KR20090045004A (ko) 반도체 기판의 제작 방법, 반도체 장치, 및 전자기기
KR20100065145A (ko) 반도체 장치 및 전자 기기
KR20090057903A (ko) 반도체 장치 및 그 제조 방법
JP2011049398A (ja) レーザ照射装置及び半導体基板の作製方法
US7772089B2 (en) Method for manufacturing semiconductor device
CN101714519B (zh) 半导体装置的制造方法
JP5583916B2 (ja) 半導体基板の作製方法及び半導体装置の作製方法
KR20090079170A (ko) 반도체 기판의 제조장치
JP5284669B2 (ja) 半導体装置の作製方法
JP5576617B2 (ja) 単結晶半導体層の結晶性評価方法
KR101641499B1 (ko) Ｓｏｉ 기판의 제작 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140305

Termination date: 20190414

CF01 Termination of patent right due to non-payment of annual fee