CN101577141B - 存储器装置及其操作方法 - Google Patents

存储器装置及其操作方法 Download PDF

Info

Publication number
CN101577141B
CN101577141B CN200910137115.4A CN200910137115A CN101577141B CN 101577141 B CN101577141 B CN 101577141B CN 200910137115 A CN200910137115 A CN 200910137115A CN 101577141 B CN101577141 B CN 101577141B
Authority
CN
China
Prior art keywords
electrode
memory component
pulse
storage unit
change memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910137115.4A
Other languages
English (en)
Other versions
CN101577141A (zh
Inventor
陈逸舟
林昱佑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN101577141A publication Critical patent/CN101577141A/zh
Application granted granted Critical
Publication of CN101577141B publication Critical patent/CN101577141B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse

Abstract

本发明公开了一种存储器装置及其操作方法，该方法包含：向存储单元施加复位偏压配置，以使电阻状态自较低电阻状态改变至较高电阻状态；所述复位偏压配置包括第一电压脉冲；所述方法更包含向所述存储单元施加设定偏压配置，以使电阻状态自较高电阻状态改变至较低电阻状态；所述设定偏压配置包括第二电压脉冲，所述第二电压脉冲具有与所述第一电压脉冲的电压极性不同的电压极性。

Description

存储器装置及其操作方法
技术领域
本发明是有关于以基于相变的存储器材料(包含基于硫族化物的材料)及其它可编程电阻性材料为基础的存储器装置，以及操作此等装置的方法。
背景技术
可通过以适合在集成电路中实施的电平施加电流来致使基于相变的存储器材料(如基于硫族化物的材料及类似材料)在非晶态与结晶态之间变相。一般非晶态的特征在于电阻率高于一般结晶态的电阻率，其可容易被感测以指示数据。此等属性已在使用可编程电阻性材料来形成可用随机存取进行读取及写入的非易失性存储器电路中引起关注。
在相变存储器中，通过在相变材料的主动区域中引起非晶相与结晶相之间的转变来储存数据。图1为各包含一相变存储器元件的若干存储单元的电阻的实例分布。所述存储单元的相变存储器元件可编程至多个电阻状态，包含高电阻复位(擦除)状态102及至少一较低电阻设定(编程)状态100。每一电阻状态对应于一非重叠电阻范围。
较低电阻状态100的最高电阻R1与高电阻复位状态102的最低电阻R2之间的差异界定读取边限(read margin)101，其用于区分处于较低电阻状态100的存储单元与处于高电阻状态102的存储单元。可通过判定存储单元是具有对应于较低电阻状态100亦或具有对应于高电阻状态102的电阻，例如通过测量存储单元的电阻是高于亦或低于读取边限101内的临限电阻值RSA 103，来确定储存于存储单元中的数据。
自高电阻状态102至较低电阻状态100的改变(本文称为设定(或编程))一般是较低电流操作，其中电流将相变材料加热至高于转变温度，以引起自非晶相至结晶相的转变。自较低电阻状态100至高电阻状态102的改变(本文称为复位)一般是较高电流操作，其包含用以熔化或破坏结晶结构的较短的高电流密度脉冲，在此之后相变材料迅速冷却，从而使相变过程骤冷且允许相变材料的至少一部分稳定于非晶相。
可通过减小相变存储器元件的大小，以使得经过相变存储器元件的较小的绝对电流值达成较高的电流密度，来减小复位所需的电流的量值。然而，减小相变存储器元件的大小可能导致「难以设定」现象。具体而言，致使相变材料的主动区域自高电阻状态102的非晶相转变至较低电阻状态100的结晶相可能变得困难。
因此，需提供用于操作特征在于所述难以设定行为的存储器装置的方法。
发明内容
本发明的主要目的在于提供一种用于操作存储单元的方法，所述存储单元包括相变存储器元件，所述相变存储器元件可编程至包含较高电阻状态及较低电阻状态的多个电阻状态。所述方法包括向所述存储单元施加复位偏压配置(reset bias arrangement)，以使电阻状态自较低电阻状态改变至较高电阻状态。所述复位偏压配置包括第一电压脉冲。所述方法更包括向所述存储单元施加设定偏压配置，以使电阻状态自较高电阻状态改变至较低电阻状态。所述设定偏压配置包括第二电压脉冲，所述第二电压脉冲具有与所述第一电压脉冲的电压极性不同的电压极性。
如本文所描述的存储器装置包括存储单元，其包括相变存储器元件，所述相变存储器元件可编程至包含较高电阻状态及较低电阻状态的多个电阻状态。所述存储器装置更包括偏压电路，用以施加如上所述的设定偏压配置及复位偏压配置。
本文所描述的包括具有相反极性脉冲的设定及复位偏压配置的操作已被证明能够克服存储单元结构(诸如小型桥式存储单元)的「难以设定」行为，所述存储单元结构遭受引起相变材料的主体中的不对称发热的显著热电效应。遭受此「难以设定」行为的代表性组态具有主动区域，所述主动区域在设定操作期间具有发热区，所述发热区与接触相变材料的电极间隔开。
在实施例中，设定偏压配置的第二电压脉冲具有60ns或更小的脉冲宽度。因此，本文所述的相变存储器装置及操作方法克服通常与相变存储器装置相关联的缓慢设定行为，且将其有用性延伸至诸如DRAM的要求小于或等于60ns的设定脉冲宽度的高速应用中。
在审阅图式、详细描述以及附加的权利要求范围之后，可见本发明的其它态样及优点。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
图1为各包含一相变存储器元件的若干存储单元的电阻的实例分布，所述相变存储器元件可编程至高电阻状态及低电阻状态。
图2A至图2D绘示现有技术存储单元结构，可对其应用本文所描述的操作以克服极小装置的「难以设定」行为。
图3为沿穿过存储器元件的电流路径具有不对称发热的桥式存储单元的横截面图。
图4A及图4B分别为可克服「难以设定」行为的复位操作及设定操作的流程图。
图5A及图5B说明图4A的复位操作及图4B的设定操作的时序图的第一实施例。
图6为包含发热区的桥式存储单元的横截面图，所述发热区比图3的装置的发热区更接近装置的中部。
图7A至图7B、图8A至图8B及图9A至图9B说明图4A的复位操作及图4B的设定操作的时序图的替代实施例。
图10为桥式存储单元的SEM影像。
图11A为施加至图10的桥式存储单元的操作序列的流程图。
图11B为图11A的操作序列的步骤1100的简化时序图。
图11C为图11A的操作序列的步骤1110的简化时序图。
图11D为针对图11A的序列的各个步骤而测量到的经过存储器元件的电流。
图11E为在图11A的序列的每一步骤之后存储器元件的测量电阻。
图12A为随具有在自1.2V至4.0V范围内的各种脉冲高度的设定脉冲的脉冲宽度而变的存储器元件的测量电阻。
图12B为随脉冲高度而变的存储器元件的测量电阻。
图13A及图13B为克服将存储器元件自较高电阻复位状态编程至较低电阻状态的「难以设定」行为的图4A的复位操作及图4B的设定操作的简化时序图。
图13C为使用图13A至图13B的设定及复位操作的存储单元的循环耐久性测试的测量电阻。
图14A为施加至图10的存储单元的操作序列的流程图。
图14B为图14A的操作序列的步骤1410的简化时序图。
图14C为图14A的操作序列的步骤1430的简化时序图。
图14D为针对图14A的序列的各个步骤而测量到的经过存储器元件的电流。
图14E为在图14A的序列的每一步骤之后存储器元件的测量电阻。
图15A为图10的存储单元的测量电阻-电压特征，其针对通过改变图15B的设定及复位脉冲的脉冲高度而进行的设定至复位及复位至设定转变两者。
图16为复位及设定操作期间存储单元的测量电流-电压曲线。
图17为其中可实施本文所描述的操作的集成电路的简化方块图。
图18为图17的集成电路的存储器阵列的一部分的示意图。
【主要元件符号说明】
100：较低电阻设定(编程)状态
101：读取边限
102：高电阻复位(擦除)状态
103：临限电阻值RSA
200、300、600：桥式存储单元
212：第一电极
213：介电间隔物
214：第二电极
215、221、241、260、1000：宽度
218：主动区域219、610：发热区
220、1846、1848、1850、1852：存储器元件
223、243：顶部表面
229、249：底部表面
231：侧壁表面
235：介电间隔物
250：厚度
400：复位操作
410、420、430、460、470、480、1100、1110、1400、1410、1420、1430：步骤标号
450：设定操作
500、520：电压脉冲
510、530：脉冲宽度
1700：集成电路
1705：存储单元的存储器阵列
1710：字线译码器及驱动器
1715、1856、1858：字线
1720：位线译码器
1725、1860、1862：位线
1730：区块
1735：数据总线
1740：数据输入线
1745：数据输出线
1750：控制器
1755：偏压电路电压及电流源
1760：总线
1765：其它电路
1830、1832、1834、1836：存储单元
1854：源极线
1855：偏压电路电压及电流源
1880：电流路径
R1：最高电阻
R2：最低电阻
RSA：临限电阻值
VSET、VRESET：脉冲高度
具体实施方式
本发明的以下描述通常将参考具体的结构实施例及方法。应理解，无意使本发明限于具体揭露的实施例及方法，相反，可使用其它特征、元件、方法及实施例来实践本发明。描述较佳实施例是为了说明本发明，而非限制本发明的范畴，本发明的范畴由权利要求范围界定。熟习此项技术者将认识到关于以下描述内容的多种等效变化。各种实施例中之相同元件通常以相同参考标号指代。
如上文所提及，随着相变存储器元件的大小减小，引起至较低电阻状态100的转变可能变得愈来愈困难。
图2A至图2D绘示代表性现有技术存储单元结构，可对其应用本文所描述的双极操作以克服极小装置的「难以设定」特征。遭受此「难以设定」行为的图2A至图2D的代表性存储单元结构具有主动区域218，其在设定操作期间具有发热区，所述发热区与接触相变材料的电极间隔开，如下文更详细地论述。
图2A为「桥式」存储单元200之简化横截面图，说明耦接至第一电极212及第二电极214的存储器元件220的第一组态。第一电极212可(例如)耦接至诸如晶体管的存取装置的端子，而第二电极214可耦接至位线。
具有宽度215的介电间隔物213使第一电极212与第二电极214分离。存储器元件220的相变材料具有厚度250，且延伸越过介电间隔物213上以接触第一电极212与第二电极214，以此界定第一电极212与第二电极214之间的电极间路径，其具有由介电间隔物213的宽度215界定的路径长度。在操作中，在电流经过第一电极212与第二电极214之间且穿过存储器元件220时，存储器元件220的相变材料的主动区域218比存储器元件220的其余部分更迅速地变热。
图2B为「柱式」存储单元的简化横截面图，说明具有由介电质围绕且耦接至第一电极212及第二电极214的柱形存储器元件220的第二组态。存储器元件220的相变材料具有主动区域218，且分别在顶部表面223及底部表面229处接触第一电极212及第二电极214。存储器元件220具有与第一电极212及第二电极214的宽度相同的宽度(在一些实施例中为直径)221。
图2C为「侧壁式」存储单元的简化横截面图，说明耦接至第一电极212及第二电极214的存储器元件220的第三组态，存储单元220的相变材料具有主动区域218。第一电极212与第二电极214由介电间隔物235分离。第一电极212及第二电极214以及介电间隔物235具有侧壁表面231。存储单元220的相变材料位于侧壁表面231上，且延伸越过介电间隔物235以接触第一电极212及第二电极214。
图2D为「孔式」存储单元的简化横截面图，说明具有由介电质围绕且耦接至第一电极212及第二电极214的存储器元件220的第四组态。存储器元件220的相变材料具有主动区域218，且分别在顶部表面243及底部表面249处接触第一电极212及第二电极214。存储器元件220具有小于第一电极212及第二电极214的宽度的宽度(在一些实施例中为直径)241。
可通过在存储器元件220上施加适当的偏压配置来达成对存储单元200的读取或写入。所述偏压配置包括向第一电极212及第二电极214中的一者或两者施加脉冲，以引发经过存储器元件220的电流。所施加脉冲的电平及持续时间取决于所执行的操作(例如，读取操作或编程操作)，且可凭经验为每一实施例而确定。偏压配置可包含具有自第二电极214至第一电极212的正电压的脉冲(本文称之为存储器元件220上的正电压)，且/或可包含具有自第二电极214至第一电极212的负电压的脉冲(本文称之为存储器元件220上的负电压)。
在存储单元200的读取(或感测)操作中，耦接至第一电极212及第二电极214的偏压电路在存储器元件220上施加具有合适幅值及持续时间的读取偏压配置，以引发电流流动，其并不导致存储器元件220经受电阻性状态的改变。经过存储器元件220的电流取决于存储器元件220的电阻。因此，经过存储器元件220的电流指示储存于存储单元200中的数据值。
在存储单元200的复位(或擦除)操作中，耦接至第一电极212及第二电极214的偏压电路施加具有合适幅值及持续时间的复位偏压配置，以引发电流流经存储器元件220，以此使至少主动区域的温度升高至高于存储器元件220的相变材料的转变(结晶)温度，且亦高于熔化温度，以至少使主动区域218处于液态。随后(例如)通过终止施加至第一电极212及第二电极214的电压脉冲而终止电流，从而导致相对较快的骤冷时间，因为主动区域218快速冷却以稳定于非晶相。
在存储单元200的设定(或擦除)操作中，耦接至第一电极212及第二电极214的偏压电路施加具有合适幅值及持续时间的设定偏压配置，以引发电流流经存储器元件220，以此使主动区域218的至少一部分的温度升高至高于转变温度，且引起主动区域218的至少一部分自非晶相至结晶相的转变，此转变降低存储单元220的电阻，且将存储单元200设定至所要状态。
随着相变存储器元件220的大小减小，致使主动区域218自高电阻状态的非晶相转变至较低电阻状态的结晶相可能变得愈来愈困难。如下文参看图3所论述，理论说明「难以设定」行为是归因于诸如Thomson效应的显著热电效应，其导致相变材料的不对称发热。
图3中说明桥式存储单元300，其具有第一电极212及第二电极214，以及延伸越过介电间隔物213以接触电极212、214的相变存储器元件220。相变存储器元件220界定第一电极与第二电极之间的电极间路径，其具有由介电间隔物213的宽度260界定的电极间路径长度。在操作中，沿电极212、214之间的电流路径的不对称发热导致处于较高电阻复位状态的非晶主动区域218，其更靠近一个电极214而非另一电极212。
在设定操作期间，发热发生于非晶主动区域218内，因为非晶相中的电阻高于结晶相中的电阻。归因于不对称发热，施加与复位脉冲具有相同电压极性的设定脉冲会导致非晶主动区域218内发生发热的不对称发热区219。如图3所示，发热区219更靠近第二电极214。
电极214的相对较高的热导率用以自主动区域218的发热区219汲走热量，从而导致设定操作期间相当大量的热损失。不对称发热区219及高热损失导致低效发热，以致使主动区域218转变至低电阻结晶相，从而导致「难以设定」行为。
图4A至图4B分别为可克服对存储器元件220进行编程的「难以设定」特征的复位操作400及设定操作450的流程图。图4A为用于将存储器元件220自较低电阻状态100编程至较高电阻状态102的复位操作400的流程图。图4B为用于将存储器元件220自较高电阻状态102编程至较低电阻状态100的设定操作450的流程图。
图5A至图5B说明图4A至图4B的复位操作400及设定操作450的时序图的第一实施例。如将理解，图5A至图5B的时序图为简化的，且不一定按比例绘制。
存储单元200的复位操作400开始于图4A的步骤410。步骤410可包含读取操作，或在一些实施例中在读取操作之后，读取操作用以判定存储单元200是否需要由复位操作400编程。
接下来，在步骤420处，将包括在存储器元件220上具有第一电压极性的电压脉冲的复位偏压配置施加至存储单元200。可通过改变施加至一个电极的电压或改变施加至第一电极212及第二电极214中的两者的电压，来将步骤420的具有第一电压极性的电压脉冲施加于存储器元件220上。
在图5A的所说明实施例中，步骤420的复位偏压配置包括在存储器元件220上具有脉冲高度VRESET及脉冲宽度510的电压脉冲500，且具有自第二电极214至第一电极212的正电压极性。
电压脉冲500引发电流自第二电极214经由存储器元件220流动至第一电极212。所述电流足以使至少主动区域218的温度升高至高于转变温度，且亦高于熔化温度，以至少使主动区域218处于液态。所述电流随后由电压脉冲500的下降沿终止，从而允许主动区域218快速冷却且稳定于非晶相，以此建立较高电阻状态102。复位操作随后在步骤430处结束。
存储单元200的设定操作450开始于图4B的步骤460。步骤460可包含读取操作，或在一些实施例中在读取操作之后，读取操作用以判定存储单元是否需要由设定操作460编程。
接下来，在步骤470处，将包括在存储器元件220上具有第二电压极性的电压脉冲的设定偏压配置施加至存储单元200。第二电压极性与复位操作400的步骤420的电压脉冲的第一电压极性相反。可通过改变施加至一个电极的电压或改变施加至第一电极212及第二电极214中的两者的电压来将步骤470的具有第二电压极性的电压脉冲施加于存储器元件220上。
在图5B的所说明实施例中，步骤470的设定偏压配置包括在存储器元件上具有脉冲高度VSET及脉冲宽度530的电压脉冲520，且具有自第二电极214至第一电极212的负电压极性。
电压脉冲520引发电流自第一电极212经由存储器元件220流动至第二电极214。所述电流足以使主动区域218的温度升高至高于相变材料的转变温度(结晶)温度，以致使主动区域218转变至结晶相，以此建立较低电阻状态100。设定操作随后在步骤480处结束。
在实施例中，步骤470的设定偏压配置的电压脉冲520可具有小于或等于60ns的脉冲宽度530。因此，本文所描述的相变存储器装置及操作方法克服通常与相变存储器装置相关联的缓慢设定行为，且将其有用性延伸至诸如DRAM的要求小于或等于60ns的设定脉冲宽度的高速应用中。
在图5A至图5B的所说明实施例中，电压脉冲500具有自第二电极214至第一电极212的正电压极性，且电压脉冲520具有自第二电极214至第一电极212的负电压极性。在一替代实施例中，电压脉冲500具有自第二电极214至第一电极212的负电压极性，且电压脉冲520具有自第二电极214至第一电极212的正电压极性。
如上文所述，图4B的设定操作450引发与图4A的复位操作400的电流相反的电流流经存储器元件220。由于在操作期间电流在两个方向上流经存储器元件220，因此复位操作400及设定操作450可补偿由诸如Thomson效应的热电效应引起的不对称发热。此情形在下文参看图6更详细地阐释。
图6中说明类似于图3的桥式存储单元的桥式存储单元600。复位操作400引发自第二电极214至第一电极212的复位电流。如图6所示，由复位期间诸如Thomson效应的热电效应引起的不对称发热会导致主动区域218更靠近第二电极214而非第一电极212。复位操作400中的电流方向因此界定主动区域218的不对称位置，且因此用于为设定操作450判定电流方向。
设定操作450引发自第一电极212至第二电极214的设定电流。归因于不对称发热，在设定期间发生发热的发热区610在主动区域218的一更靠近第一电极212而非第二电极214的部分内。因此，发热区610比图3的发热区219更靠近装置的中部。此情形导致充足的发热效率以致使主动区域218转变至结晶相，以此建立较低电阻状态。
图7A至图7B、图8A至图8B及图9A至图9B说明可在一些替代实施例中使用的步骤420及470的偏压配置的脉冲的一些实例。
在图5至图9的所说明实施例中，步骤420及470的偏压配置各包括单个电压脉冲。更一般而言，步骤420及470的偏压配置可各包括施加于存储器元件220上之一或多个脉冲。在本文所描述的操作方法中，步骤420的复位偏压配置的至少一脉冲在存储器元件上具有与步骤470的设定偏压配置的至少一脉冲的电压极性相反的电压极性。在一些实施例中，步骤420的复位偏压配置的每一脉冲在存储器元件上具有与步骤470的设定偏压配置的每一脉冲的电压极性相反的电压极性。可凭经验为每一实施例确定所述偏压配置中的每一者的脉冲数目及脉冲形状(包含脉冲高度及脉冲宽度)。
图10为包含存储器元件220的桥式存储单元的俯视图的SEM影像，所述存储器元件220包括Ge2Sb2Te5，且掺杂有约1.7at％的Ti、约16.6at％的N以及约13.7at％的Fe。在图6中，存储器元件220在电极212与电极214之间具有约140nm的长度260，具有约20nm的宽度1000，以及约5nm的厚度。在本文所呈现的测量结果中，构建并测试具有约20及50nm的宽度、5nm的厚度以及50nm及以上的长度的桥式存储单元。
下文相对于图11A至图11E及图12A至图12B而论述的测量结果绘示使用具有相同电压极性的设定及复位操作来将存储单元设定至较低电阻状态的困难。因此，图10的存储单元被表征为「难以设定」。
图11A为施加至图10的桥式存储单元的操作序列的流程图，所述存储单元具有约50nm的宽度及约50nm的长度的存储器元件220。
所述序列在步骤1100处通过在存储器元件220上施加具有40ns的脉冲宽度的5.5V复位脉冲而开始。所述脉冲的上升及下降时间被设定为尽可能小。归因于仪器限制，上升及下降时间在测量结果中实际上各为约2ns。步骤1100的复位脉冲绘示于图11B的简化时序图中。
接下来，在步骤1110处，在存储器元件220上施加与步骤1100的复位脉冲具有相同电压极性的3.0V设定脉冲。所述脉冲的上升及下降时间被设定为尽可能小。归因于仪器限制，上升及下降时间在测量结果中实际上各为约2ns。如自步骤1110至步骤1100的箭头所表示，序列随后返回至步骤1100。步骤1110的设定脉冲的脉冲宽度对于步骤1110的第一施加以40ns开始。所述设定脉冲的脉冲宽度对于区块1110的每一相继操作而步进升高，至多达3000ns。
图11D为针对图11A的序列的各个步骤而测量到的经过存储器元件的电流。
图11E为在图11A的序列的每一步骤之后，存储器元件220的测量电阻。如在图11E的数据中可见，在存储器元件220上与步骤1100的复位操作具有相同电压极性的步骤1110的设定操作无法成功地将装置设定至较低电阻状态。
图12A及图12B进一步绘示使用具有相同电压极性的设定及复位操作来将图10的存储单元设定至较低电阻状态中的困难。图12A及图12B为随图10的存储单元的设定脉冲宽度及设定脉冲幅值而变的测量电阻。图12A至图12B的数据是在具有约20nm的宽度及约60nm的长度的存储器元件220上测得的。
可使用具有30ns的脉冲宽度的高于3V的复位脉冲来复位装置。图12A为随具有在自1.2V至4.0V范围内的各种脉冲高度的设定脉冲的脉冲宽度而变的存储器元件220的测量电阻。图12B为随具有5ns的上升时间及30ns的下降时间以及50ns及100ns的脉冲宽度的设定脉冲的脉冲高度而变的存储器元件220的测量电阻。如在图12A至图12B的数据中可见，当使用具有相同电压极性的设定及复位操作时，电阻仅在设定脉冲高度较高且/或脉冲宽度较长时减小。高设定电压及长脉冲宽度是不合意的，因为其可对装置施加较大的电应力及机械应力，较大的电应力及机械应力可最终损坏装置且导致装置发生故障。
图13A及图13B分别为克服图10的存储单元的「难以设定」行为的图4A的复位操作400及图4B的设定操作450的简化时序图，所述存储单元具有约50nm的宽度及约50nm的长度的存储器元件220。在图13A中，步骤420的复位偏压配置为具有6.5V的脉冲高度及40ns的脉冲宽度的电压脉冲。在图13B中，步骤470的设定偏压配置为具有4.0V的脉冲高度及120ns的脉冲宽度的电压脉冲。所述脉冲的上升及下降时间被设定为尽可能小。归因于仪器限制，上升及下降时间在测量结果中实际上各为约2ns。步骤470的复位偏压配置的电压脉冲在存储器元件220上具有与步骤420的设定偏压配置的电压脉冲的电压极性相反的电压极性。
图13C为使用图13A的脉冲来改变至较低电阻状态且使用图13B的脉冲来改变至较高电阻状态的存储器元件220的循环耐久性测试的测量电阻。如在图13C的数据中可见，「难以设定」行为被克服，且存储单元被成功设定至较低电阻状态。
下文相对于图14A至图14C的论述进一步证明本文所述的设定及复位操作的相反极性脉冲对克服「难以设定」行为的效用。
图14A为施加至图10的存储单元的操作序列的流程图，所述存储单元具有约50nm的宽度及约50nm的长度的存储器元件220。所述序列在步骤1400处通过在存储器元件上施加具有40ns的脉冲宽度的5.5V复位脉冲而开始。所述脉冲之上升及下降时间被设定为尽可能小。归因于仪器限制，上升及下降时间在测量结果中实际上各为约2ns。
接下来，在步骤1410处，在存储器元件上施加与步骤1400的复位脉冲具有相同电压极性的设定脉冲。如图14B的简化时序图所表示，步骤1410的设定脉冲具有3.0V的脉冲高度及40ns的脉冲宽度。
接下来，在步骤1420处，施加具有40ns的脉冲宽度的5.5V复位脉冲。接下来，在步骤1430处，在存储器元件上施加与步骤1400及1410的复位脉冲具有相反电压极性的设定脉冲。如图14C的简化时序图所表示，步骤1430的设定脉冲具有3.0V的脉冲高度及40ns的脉冲宽度。
图14D为针对图14A的序列的各个步骤而测量到的经过存储器元件的电流。
图14E为在图14A的序列的每一步骤之后，存储器元件的测量电阻。
如在图14E的数据中可见，步骤1410的设定操作无法成功地将装置设定至较低电阻状态，而步骤1430的设定操作成功地将装置设定至较低电阻状态。
图15A为图10的存储单元的测量电阻-电压(resistance-voltage，R-V)特征，其针对通过改变如图15B所示的设定及复位电压脉冲的脉冲高度而进行的设定至复位及复位至设定转变两者。图15A的数据是在具有约20nm的宽度及约60nm的长度的存储器元件220上测得的。此数据显示在不同编程脉冲之后，较低电阻设定状态与较高电阻复位状态之间的电阻转变。对于设定至复位测试，装置总是在复位脉冲被施加之前被编程至设定状态，且对于复位至设定测试，装置总是在设定脉冲被施加之前被编程至复位状态。图15B的用于获得图15A的数据的复位脉冲具有5ns的上升时间、2ns之下降时间以及20ns的脉冲宽度。图15B的用于获得图15A的数据的设定脉冲具有5ns的上升时间、30ns的下降时间以及20ns的脉冲宽度。
如图15A中可见，通过使用具有大于2.8V的脉冲高度的正复位脉冲，电阻自设定状态陡增至复位状态。复位状态至设定状态的转变是使用具有小于-2.2V的脉冲高度的负设定脉冲来完成的。
因此，如在图15A的数据中可见，可使用60ns或更小的脉冲宽度来设定相变存储器装置。因此，本文所述的相变存储器装置及操作方法克服通常与相变存储器装置相关联的缓慢设定行为，且将其有用性延伸至诸如DRAM的要求小于或等于60ns的设定脉冲宽度的高速应用中。
为确认如图15所示的电阻性切换行为是相变操作，图16中针对复位及设定操作而描绘四个电流-电压(IV曲线)。图16的数据是在具有约20nm的宽度及约60nm的长度的存储器元件220上测得的。复位及设定脉冲的脉冲高度分别为3.4V及(+/-)2.5V。复位脉冲具有20ns的脉冲宽度以及分别为5ns及0ns的上升及下降时间，且设定脉冲具有20ns的脉冲宽度以及分别为5ns及30ns的上升及下降时间。
图16的线(2)及线(3)为起初处于较高电阻复位状态的装置的测量IV曲线。在线(2)的数据中，初始电阻为805k欧姆，且在存储器元件上施加+2.5V的设定脉冲。在线(3)的数据中，初始电阻为704k欧姆，且在存储器元件上施加-2.5V的设定脉冲。
如在线(2)的数据中可见，施加与复位脉冲具有相同电压极性的+2.5V设定脉冲显示随着电压接近+2.5V而向较低电阻的转变。然而，如在线(2)的数据中可见，此较低电阻转变为暂时的，且装置的电阻在+2.5V的设定脉冲终止之后返回至较高电阻状态。在线(2)的数据中，一旦设定脉冲达到约0.8V的电压VHOLD，装置便返回至较高电阻状态。
如在线(3)的数据中可见，施加与复位脉冲具有相反电压极性的-2.5V设定脉冲亦显示向较低电阻的转变。然而，不同于线(2)的数据，线(3)的较低电阻转变在-2.5V的设定脉冲终止之后维持，其指示存储器元件已经历相变。
图16的线(1)及线(4)为起初处于较低电阻设定状态的装置的测量IV曲线。在线(1)及线(4)的数据中，初始电阻小于20k欧姆。线(1)及线(4)为设定装置的特征。
在线(4)的数据中，施加+3.4V复位脉冲会引起自较低电阻状态至较高电阻状态的转变。在线(1)的数据中，施加-2.5V设定脉冲会引起装置的电阻的略微减小，但装置维持较低电阻状态。
图16的数据指示电阻性切换行为是相变操作，且单极性操作对此装置而言并不实用。
本文所描述的包括具有相反极性脉冲的设定及复位偏压配置的操作已被证明能克服存储单元结构(诸如小型桥式存储单元)的「难以设定」行为，所述存储单元结构遭受引起相变材料的主体中的不对称发热的显著热电效应。遭受此「难以设定」行为的代表性组态具有主动区域，其在设定操作期间具有发热区，所述发热区与接触相变材料的电极间隔开。具有约3nm与20nm之间的厚度的桥式存储单元及具有小于25nm的宽度或直径的柱式存储单元是可应用本文所述的操作来克服「难以设定」行为的典型结构。
遭受此「难以设定」行为的代表性组态亦可具有穿过相变材料的相对较长的电流路径，及相对于电流路径而言较小的横截面。实例包含具有小于10nm的厚度及电极之间由绝缘部件的宽度界定的大于10nm的长度的桥式存储单元。
特定而言，「难以设定」存储单元包含诸如GexSbyTez及GexTey的相变材料，其在成核支配模式下向设定状态转变，在成核支配模式下，结晶自材料内的许多位置起始。
图17为其中可实施如本文所描述的克服「难以设定」行为的操作的集成电路1700的简化方块图。集成电路1700包含存储单元的存储器阵列1705，其具有可编程至包含较低电阻状态及较高电阻状态的多个电阻状态的相变存储器元件。具有读取模式、复位验证模式、设定验证模式、使用具有第一极性的电压脉冲进行复位的模式以及使用具有第二极性的电压脉冲进行设定的模式的字线译码器1710耦接至沿存储器阵列1705中的列配置的多个字线1715并与的电连通。位线(行)译码器1720与沿阵列1705中的行配置的多个位线1725电连通，以对阵列1705中的存储单元(未图标)进行读取及编程。
在总线1760上将地址供应至字线译码器及驱动器1710以及位线译码器1720。区块1730中的感测电路(感测放大器)及数据输入结构(包含用于读取及编程模式的电压及/或电流源)经由数据总线1735耦接至位线译码器1720。数据经由数据输入线1740自集成电路1700上的输入/输出端或自集成电路1700内部或外部的其它数据源供应至区块1730中的数据输入结构。集成电路1700上可包含其它电路1765，诸如通用处理器或专用应用电路，或提供阵列1705所支持的芯片上系统功能性的模块的组合。数据经由数据输出线1745自区块1730中的感测放大器供应至集成电路1700上的输入/输出端，或供应至集成电路1700内部或外部的其它数据目的地。
集成电路1710包含控制器1750，用于阵列1705的存储单元的读取模式、复位验证模式、设定验证模式、使用具有第一极性的电压脉冲进行复位的模式以及使用具有第二极性的电压脉冲进行设定的模式。在此实例中，使用偏压配置状态机来实施控制器1750，控制器1750控制偏压电路电压及电流源1755对包含对字线1715、位线1725以及(在一些实施例中)源极线的读取、设定及复位的偏压配置的应用的应用。可使用此项技术中已知的专用逻辑电路来实施控制器1750。在替代实施例中，控制器1750包括通用处理器，其可实施于同一集成电路上以执行计算机程序以控制装置的操作。在其它实施例中，专用逻辑电路与通用处理器的组合可用于实施控制器1750。
如图18所示，阵列1705的每一存储单元包含一存取晶体管(或诸如二极管的其它存取装置)及一相变存储器元件。在图18中，说明具有相应的存储器元件1846、1848、1850、1852，的四个存储单元1830、1832、1834、1836，其表示一可包含数百万个存储单元的阵列的一小部分。存储器元件可编程至包含较低电阻状态及较高电阻状态的多个电阻状态。
存储单元1830、1832、1834、1836的存取晶体管中的每一者的源极共同连接至源极线1854，源极线1854终止于源极线终止电路1855(诸如接地端子)中。在另一实施例中，存取装置的源极线未电连接，而是可独立控制。源极线终止电路1855可包含诸如电压源及电流源的偏压电路，以及用于在一些实施例中向源极线1854施加偏压配置(不同于接地)的译码电路。
包含字线1856、1858的多个字线沿第一方向并列延伸。字线1856、1858与字线译码器1710电连通。存储单元1830及1834的存取晶体管的栅极连接至字线1856，且存储单元1832及1836的存取晶体管的栅极共同连接至字线1858。
包含位线1860、1862的多个位线沿第二方向并列延伸，且与位线译码器1818电连通。在所说明的实施例中，所述存储器元件中的每一者配置于对应存取装置的漏极与对应位线之间。或者，存储器元件可位于对应存取装置的源极侧。
将理解，存储器阵列1805不限于图18中所说明的阵列组态，且亦可使用额外阵列组态。另外，代替MOS晶体管，双极晶体管在一些实施例中可用作存取装置。
在操作中，阵列1805中的每一存储单元依据对应存储器元件的电阻而储存数据。可(例如)通过感测电路1824的感测放大器对用于选定存储单元的一位线上的电流与一合适参考电流之比较来确定数据值。可将参考电流建立为使得一预定电流范围对应于逻辑「0」，且一不同的电流范围对应于逻辑「1」。在具有三个或三个以上状态的存储单元中，可将参考电流建立为使得多个不同的位线电流范围对应于所述三个或三个以上状态中的每一者。
可通过向字线1856、1858中的一者施加一合适电压，且将位线1860、1862中的一者耦接至一电压，以使得电流流经选定存储单元，来达成对阵列1705的存储单元的读取或写入。举例而言，通过向位线1860、字线1858以及源极线1854施加电压，来建立穿过选定存储单元(在此实例中为存储单元1832及对应存储器元件1848)的电流路径1880，所述电压足以接通存储单元1832的存取晶体管且引发路径1880中的电流自位线1860向源极线1854流动(反之亦然)。所施加电压的电平及持续时间取决于所执行的操作。
在存储单元1832的读取(或感测)操作中，字线译码器1810促进向字线1858提供合适电压，以接通存储单元1832的存取晶体管。位线译码器1820促进向位线1860供应具有合适幅值及持续时间的电压，以引发电流流动，所述电流流动不会导致存储器元件1848经历电阻性状态的改变。位线1860上及经过存储器元件1848的电流取决于存储单元1832的存储器元件1848的电阻，且因此取决于与存储器元件1848相关联的数据状态。因此，可(例如)通过感测电路1830的感测放大器对位线1860上的电流与一合适参考电流的比较来确定存储单元的数据状态。
在待储存于存储单元1832中的数据值的复位操作中，耦接至阵列1705的偏压电路电压及电流源1855将如本文所述的包括一或多个脉冲的复位偏压配置施加至位线1860及/或字线1858及/或源极线1854，以在路径1880中引发电流。存储器元件1848上的所得脉冲将存储器元件1848的电阻状态自较低电阻状态改变为较高电阻状态。
在待储存于存储单元1832中的数据值的设定操作中，耦接至阵列1705的偏压电路电压及电流源1855将如本文所述的包括一或多个脉冲的设定偏压配置施加至位线1860及/或字线1858及/或源极线1854，以在路径1880中引发电流。存储器元件1848上的所得脉冲将存储器元件1848的电阻状态自较高电阻状态改变为较低电阻状态。
本文所描述的存储单元的实施例包含用于存储器元件的基于相变的存储器材料，包含基于硫族化物的材料及其它材料。硫族元素包含形成周期表的第VI主族的部分的四个元素氧(O)、硫(S)、硒(Se)及碲(Te)中的任一者。硫族化物包括硫族元素与一更具正电性的元素或自由基的化合物。硫族化物合金包括硫族化物与诸如过渡金属的其它材料的组合。硫族化物合金通常含有来自元素周期表的第IV主族的一或多个元素，诸如锗(Ge)及锡(Sn)。通常，硫族化物合金包含包括锑(Sb)、镓(Ga)、铟(In)及银(Ag)中之一或多者的组合。许多基于相变的存储器材料已在技术文献中得以描述，包含以下合金：Ga/Sb、In/Sb、In/Se、Sb/Te、Ge/Te、Ge/Sb/Te、In/Sb/Te、Ga/Se/Te、Sn/Sb/Te、In/Sb/Ge、Ag/In/Sb/Te、Ge/Sn/Sb/Te、Ge/Sb/Se/Te及Te/Ge/Sb/S。在Ge/Sb/Te合金族系中，较宽范围的合金组合物可起作用。所述组合物可被表征为TeaGebSb100-(a+b)。一研究者已将最有用的合金描述为经沉积材料中Te的平均浓度充分低于70％(通常低于约60％)，且范围为大体自低至约23％至多达约58％的Te，且最佳为约48％至58％的Te。材料中Ge的浓度高于约5％，且范围为自约8％的低值至约30％的平均值，保持大体低于50％。最佳地，Ge的浓度范围为自约8％至约40％。此组合物中的主要构成元素的其余部分为Sb。此等百分比为原子百分比，其总计为构成元素的原子的100％。(Ovshinsky，美国专利第5,687,112号(请确认，谢谢！)，第10至11行)。另一研究者所评估的特定合金包含Ge2Sb2Te5、GeSb2Te4及GeSb4Te7(Noboru Yamada，「Potentialof Ge-Sb-Te Phase-Change Optical Disks for High-Data-Rate Recording」，SPIE v.3109，第28至37页(1997))。更一般而言，过渡金属(诸如铬(Cr)、铁(Fe)、镍(Ni)、铌(Nb)、钯(Pd)、铂(Pt)及其混合物或合金)可与Ge/Sb/Te组合，以形成具有可编程电阻性特性的相变合金。可能有用的存储器材料的具体实例给定于Ovshinsky‘112中第11至13行处，其实例特此以引用的方式并入本文中。
在一些实施例中，硫族化物及其它相变材料掺杂有杂质，以使用经掺杂之硫族化物来修改存储器元件的传导性、转变温度、熔化温度以及其它特性。用于掺杂硫族化物的代表性杂质包含氮、硅、氧、二氧化硅、氮化硅、铜、银、金、铝、氧化铝、钽、氧化钽、氮化钽、钛及氧化钛。参见(例如)美国专利第6,800,504号，以及美国专利申请公开案第U.S.2005/0029502号。
相变合金能够以第一结构状态及第二结构状态在存储单元的主动通道区域中的局部次序在所述结构状态之间切换，在第一结构状态下，材料处于大体非晶固相，且在第二结构状态下，材料处于大体结晶固相。此等合金至少为双稳态的。术语「非晶」用于指代比单晶体无序的有序性相对较低的结构，其具有可检测特征，诸如比结晶相高的电阻率。术语「结晶」用于指代比非晶结构中有序的有序性相对较高的结构，其具有可检测特征，诸如比非晶相低的电阻率。通常，相变材料可在于完全非晶状态与完全结晶状态之间的谱上具有局部次序的不同的可检测状态之间电切换。受非晶相与结晶相之间的改变影响的其它材料特征包含原子次序、自由电子密度及活化能量。材料可切换至不同固相中或两个或两个以上固相的混合物中，从而提供完全非晶状态与完全结晶状态之间的灰度阶。材料中的电特性可相应地改变。
相变材料可通过电脉冲的施加而自一个相态改变至另一相态。已观察到，较短、较高幅值的脉冲趋于使相变材料改变至大体非晶状态。较长、较低幅值的脉冲趋于使相变材料改变至大体结晶状态。较短、较高幅值的脉冲中的能量足够高以允许结晶结构的键断开，且足够短以防止原子再对准为结晶状态。脉冲的适当分布可在无异常实验的情况下确定，具体而言适合于特定相变合金。在本发明的以下部分中，将相变材料称为GST，且将理解，可使用其它类型的相变材料。对实施本文所述的PCRAM有用的材料为Ge2Sb2Te5。
用于形成硫族化物材料的例示性方法使用化学气相沉积CVD，诸如题为「Chemical Vapor Deposition of Chalcogenide Materials」的美国公开案第2006/0172067号中所揭露的化学气相沉积CVD，所述美国公开案以引用的方式并入本文中。
视情况而执行在真空或N2环境中进行之后沉积退火处理，以改良硫族化物材料的结晶状态。退火温度通常在自100℃至400℃的范围内，其中退火时间小于30分钟。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求所界定的范围为准。

Claims (16)

1.一种操作存储单元的方法，所述存储单元包括相变存储器元件，所述相变存储器元件可编程至包含较高电阻状态及较低电阻状态的多个电阻状态，其特征在于，所述方法包括：
向所述存储单元施加复位偏压配置，以使所述电阻状态自所述较低电阻状态改变至所述较高电阻状态，所述复位偏压配置包括第一电压脉冲，该第一电压脉冲是具有大于2.8V的脉冲高度的正复位脉冲；以及
向所述存储单元施加设定偏压配置，以使所述电阻状态自所述较高电阻状态改变至所述较低电阻状态，所述设定偏压配置包括第二电压脉冲，该第二电压脉冲是具有小于-2.2V的脉冲高度的负设定脉冲，所述第二电压脉冲具有与所述第一电压脉冲的电压极性不同的电压极性，且对所述存储单元进行复位操作时施加的电压极性与对所述存储单元进行设定操作时施加的电压极性恒相反；
其中，设定偏压配置的第二电压脉冲具有小于或等于60ns的脉冲宽度。
2.根据权利要求1所述的操作存储单元的方法，其特征在于，所述存储单元更包括第一及第二电极，所述相变存储器元件将所述第一电极电耦接至所述第二电极，且所述相变存储器元件具有与所述第一及第二电极间隔开的主动区域。
3.根据权利要求1所述的操作存储单元的方法，其特征在于，所述存储单元更包括第一及第二电极，以及位于所述第一电极与所述第二电极之间的介电间隔物，所述相变存储器元件包括相变材料桥，所述相变材料桥在所述相变存储器元件上延伸以接触所述第一及第二电极，所述相变存储器元件界定所述第一电极与第二电极之间的电极间路径，其具有由绝缘部件的宽度界定的电极间路径长度。
4.根据权利要求3所述的操作存储单元的方法，其特征在于，所述相变存储器元件具有在3nm与20nm之间的厚度。
5.根据权利要求3所述的操作存储单元的方法，其特征在于，所述相变存储器元件具有小于10nm的厚度，且所述绝缘部件的所述宽度大于10nm。
6.根据权利要求1所述的操作存储单元的方法，其特征在于，所述存储单元更包括第一及第二电极，所述相变存储器元件包括由介电质围绕且将所述第一电极电耦接至所述第二电极的相变材料柱，所述相变材料柱具有小于所述第一及第二电极的宽度的宽度。
7.根据权利要求6所述的操作存储单元的方法，其特征在于，所述相变材料柱的所述宽度小于25nm。
8.根据权利要求1所述的操作存储单元的方法，其特征在于，所述相变存储器元件包括成核支配材料。
9.一种存储器装置，其特征在于，包括：
存储单元，包括相变存储器元件，所述相变存储器元件可编程至包含较高电阻状态及较低电阻状态的多个电阻状态；以及
偏压电路，用以向所述存储单元施加偏压配置，所述偏压配置包括：
复位偏压配置，用以将所述电阻状态自所述较低电阻状态改变至所述较高电阻状态，所述复位偏压配置包括第一电压脉冲，该第一电压脉冲是具有大于2.8V的脉冲高度的正复位脉冲；以及
设定偏压配置，用以将所述电阻状态自所述较高电阻状态改变至所述较低电阻状态，所述设定偏压配置包括第二电压脉冲，该第二电压脉冲是具有小于-2.2V的脉冲高度的负设定脉冲，所述第二电压脉冲具有与所述第一电压脉冲的电压极性不同的电压极性，且对所述存储单元进行复位操作时施加的电压极性与对所述存储单元进行设定操作时施加的电压极性恒相反；
其中，设定偏压配置的第二电压脉冲具有小于或等于60ns的脉冲宽度。
10.根据权利要求9所述的存储器装置，其特征在于，所述存储单元更包括第一及第二电极，所述相变存储器元件将所述第一电极电耦接至所述第二电极，且所述相变存储器元件具有与所述第一及第二电极间隔开的主动区域。
11.根据权利要求9所述的存储器装置，其特征在于，所述存储单元更包括第一及第二电极，以及位于所述第一电极与所述第二电极之间的介电间隔物，所述相变存储器元件包括相变材料桥，所述相变材料桥在所述相变存储器元件上延伸以接触所述第一及第二电极，所述相变存储器元件界定所述第一电极与第二电极之间的电极间路径，其具有由绝缘部件的宽度界定的电极间路径长度。
12.根据权利要求11所述的存储器装置，其特征在于，所述相变存储器元件具有在3nm与20nm之间的厚度。
13.根据权利要求11所述的存储器装置，其特征在于，所述相变存储器元件具有小于10nm的厚度，且所述绝缘部件的所述宽度大于10nm。
14.根据权利要求9所述的存储器装置，其特征在于，所述存储单元更包括第一及第二电极，所述相变存储器元件包括由介电质围绕且将所述第一电极电耦接至所述第二电极的相变材料柱，所述相变材料柱具有小于所述第一及第二电极的宽度的宽度。
15.根据权利要求14所述的存储器装置，其特征在于，所述相变材料柱的所述宽度小于25nm。
16.根据权利要求9所述的存储器装置，其特征在于，所述相变存储器元件包括成核支配材料。
CN200910137115.4A 2008-05-07 2009-05-07 存储器装置及其操作方法 Active CN101577141B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US5132708P 2008-05-07 2008-05-07
US61/051,327 2008-05-07
US12/432,055 2009-04-29
US12/432,055 US8077505B2 (en) 2008-05-07 2009-04-29 Bipolar switching of phase change device

Publications (2)

Publication Number Publication Date
CN101577141A CN101577141A (zh) 2009-11-11
CN101577141B true CN101577141B (zh) 2013-01-09

Family

ID=41266753

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910137115.4A Active CN101577141B (zh) 2008-05-07 2009-05-07 存储器装置及其操作方法

Country Status (3)

Country Link
US (1) US8077505B2 (zh)
CN (1) CN101577141B (zh)
TW (1) TWI437703B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101744757B1 (ko) 2010-06-22 2017-06-09 삼성전자 주식회사 가변 저항 소자, 상기 가변 저항 소자를 포함하는 반도체 장치 및 상기 반도체 장치의 동작 방법
JP5269151B2 (ja) * 2011-06-09 2013-08-21 シャープ株式会社 半導体記憶装置
US8891293B2 (en) * 2011-06-23 2014-11-18 Macronix International Co., Ltd. High-endurance phase change memory devices and methods for operating the same
JP5727948B2 (ja) 2012-01-16 2015-06-03 株式会社東芝 半導体記憶装置
US9082972B2 (en) * 2012-07-24 2015-07-14 Hewlett-Packard Development Company, L.P. Bipolar resistive switch heat mitigation
KR101431215B1 (ko) * 2012-12-04 2014-08-19 성균관대학교산학협력단 반도체 메모리 장치, 리프레쉬 방법 및 시스템
US9076522B2 (en) * 2013-09-30 2015-07-07 Taiwan Semiconductor Manufacturing Co., Ltd. Memory cells breakdown protection
US9343149B2 (en) * 2014-07-10 2016-05-17 Micron Technology, Inc. Enhancing nucleation in phase-change memory cells
US9990990B2 (en) * 2014-11-06 2018-06-05 Micron Technology, Inc. Apparatuses and methods for accessing variable resistance memory device
CN106653079B (zh) * 2015-10-30 2021-07-06 华邦电子股份有限公司 电阻式存储器装置及其写入方法
US10134470B2 (en) 2015-11-04 2018-11-20 Micron Technology, Inc. Apparatuses and methods including memory and operation of same
US9978810B2 (en) 2015-11-04 2018-05-22 Micron Technology, Inc. Three-dimensional memory apparatuses and methods of use
US9910639B2 (en) * 2015-11-30 2018-03-06 International Business Machines Corporation Random number generation using threshold switching mechanism
US10446226B2 (en) 2016-08-08 2019-10-15 Micron Technology, Inc. Apparatuses including multi-level memory cells and methods of operation of same
US10157670B2 (en) 2016-10-28 2018-12-18 Micron Technology, Inc. Apparatuses including memory cells and methods of operation of same
US10755781B2 (en) 2018-06-06 2020-08-25 Micron Technology, Inc. Techniques for programming multi-level self-selecting memory cell
CN112041930A (zh) * 2018-11-09 2020-12-04 华为技术有限公司 对相变存储单元的操作方法及相关装置
WO2022104802A1 (zh) * 2020-11-23 2022-05-27 江苏时代全芯存储科技股份有限公司 相变存储器的脉冲设定方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1574093A (zh) * 2003-06-03 2005-02-02 三星电子株式会社 在相变存储器件中的用于脉冲宽度控制的器件和方法
CN1996492A (zh) * 2006-01-05 2007-07-11 三星电子株式会社 用于相变存储器件的多位操作方法

Family Cites Families (309)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3271591A (en) 1963-09-20 1966-09-06 Energy Conversion Devices Inc Symmetrical current controlling device
US3530441A (en) 1969-01-15 1970-09-22 Energy Conversion Devices Inc Method and apparatus for storing and retrieving information
IL61678A (en) 1979-12-13 1984-04-30 Energy Conversion Devices Inc Programmable cell and programmable electronic arrays comprising such cells
US4452592A (en) 1982-06-01 1984-06-05 General Motors Corporation Cyclic phase change coupling
JPS60137070A (ja) 1983-12-26 1985-07-20 Toshiba Corp 半導体装置の製造方法
US4719594A (en) 1984-11-01 1988-01-12 Energy Conversion Devices, Inc. Grooved optical data storage device including a chalcogenide memory layer
US4876220A (en) 1986-05-16 1989-10-24 Actel Corporation Method of making programmable low impedance interconnect diode element
JP2685770B2 (ja) 1987-12-28 1997-12-03 株式会社東芝 不揮発性半導体記憶装置
JP2606857B2 (ja) 1987-12-10 1997-05-07 株式会社日立製作所 半導体記憶装置の製造方法
US5534712A (en) 1991-01-18 1996-07-09 Energy Conversion Devices, Inc. Electrically erasable memory elements characterized by reduced current and improved thermal stability
US5166758A (en) 1991-01-18 1992-11-24 Energy Conversion Devices, Inc. Electrically erasable phase change memory
US5177567A (en) 1991-07-19 1993-01-05 Energy Conversion Devices, Inc. Thin-film structure for chalcogenide electrical switching devices and process therefor
JP2825031B2 (ja) 1991-08-06 1998-11-18 日本電気株式会社 半導体メモリ装置
US5166096A (en) 1991-10-29 1992-11-24 International Business Machines Corporation Process for fabricating self-aligned contact studs for semiconductor structures
JPH05206394A (ja) 1992-01-24 1993-08-13 Mitsubishi Electric Corp 電界効果トランジスタおよびその製造方法
US5958358A (en) 1992-07-08 1999-09-28 Yeda Research And Development Co., Ltd. Oriented polycrystalline thin films of transition metal chalcogenides
JP2884962B2 (ja) 1992-10-30 1999-04-19 日本電気株式会社 半導体メモリ
US5515488A (en) 1994-08-30 1996-05-07 Xerox Corporation Method and apparatus for concurrent graphical visualization of a database search and its search history
US5785828A (en) 1994-12-13 1998-07-28 Ricoh Company, Ltd. Sputtering target for producing optical recording medium
US5879955A (en) 1995-06-07 1999-03-09 Micron Technology, Inc. Method for fabricating an array of ultra-small pores for chalcogenide memory cells
US5831276A (en) 1995-06-07 1998-11-03 Micron Technology, Inc. Three-dimensional container diode for use with multi-state material in a non-volatile memory cell
US5869843A (en) 1995-06-07 1999-02-09 Micron Technology, Inc. Memory array having a multi-state element and method for forming such array or cells thereof
US6420725B1 (en) 1995-06-07 2002-07-16 Micron Technology, Inc. Method and apparatus for forming an integrated circuit electrode having a reduced contact area
US5789758A (en) 1995-06-07 1998-08-04 Micron Technology, Inc. Chalcogenide memory cell with a plurality of chalcogenide electrodes
US5837564A (en) 1995-11-01 1998-11-17 Micron Technology, Inc. Method for optimal crystallization to obtain high electrical performance from chalcogenides
KR0182866B1 (ko) 1995-12-27 1999-04-15 김주용 플래쉬 메모리 장치
US5687112A (en) 1996-04-19 1997-11-11 Energy Conversion Devices, Inc. Multibit single cell memory element having tapered contact
US6025220A (en) 1996-06-18 2000-02-15 Micron Technology, Inc. Method of forming a polysilicon diode and devices incorporating such diode
US5866928A (en) 1996-07-16 1999-02-02 Micron Technology, Inc. Single digit line with cell contact interconnect
US5814527A (en) 1996-07-22 1998-09-29 Micron Technology, Inc. Method of making small pores defined by a disposable internal spacer for use in chalcogenide memories
US5789277A (en) 1996-07-22 1998-08-04 Micron Technology, Inc. Method of making chalogenide memory device
US6337266B1 (en) 1996-07-22 2002-01-08 Micron Technology, Inc. Small electrode for chalcogenide memories
US5985698A (en) 1996-07-22 1999-11-16 Micron Technology, Inc. Fabrication of three dimensional container diode for use with multi-state material in a non-volatile memory cell
US5998244A (en) 1996-08-22 1999-12-07 Micron Technology, Inc. Memory cell incorporating a chalcogenide element and method of making same
US5688713A (en) 1996-08-26 1997-11-18 Vanguard International Semiconductor Corporation Method of manufacturing a DRAM cell having a double-crown capacitor using polysilicon and nitride spacers
US6147395A (en) 1996-10-02 2000-11-14 Micron Technology, Inc. Method for fabricating a small area of contact between electrodes
US6087674A (en) 1996-10-28 2000-07-11 Energy Conversion Devices, Inc. Memory element with memory material comprising phase-change material and dielectric material
US5716883A (en) 1996-11-06 1998-02-10 Vanguard International Semiconductor Corporation Method of making increased surface area, storage node electrode, with narrow spaces between polysilicon columns
US6015977A (en) 1997-01-28 2000-01-18 Micron Technology, Inc. Integrated circuit memory cell having a small active area and method of forming same
US5952671A (en) 1997-05-09 1999-09-14 Micron Technology, Inc. Small electrode for a chalcogenide switching device and method for fabricating same
US6031287A (en) 1997-06-18 2000-02-29 Micron Technology, Inc. Contact structure and memory element incorporating the same
US5933365A (en) 1997-06-19 1999-08-03 Energy Conversion Devices, Inc. Memory element with energy control mechanism
US5902704A (en) 1997-07-02 1999-05-11 Lsi Logic Corporation Process for forming photoresist mask over integrated circuit structures with critical dimension control
US6768165B1 (en) 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US6617192B1 (en) 1997-10-01 2003-09-09 Ovonyx, Inc. Electrically programmable memory element with multi-regioned contact
US6969866B1 (en) 1997-10-01 2005-11-29 Ovonyx, Inc. Electrically programmable memory element with improved contacts
US7023009B2 (en) 1997-10-01 2006-04-04 Ovonyx, Inc. Electrically programmable memory element with improved contacts
FR2774209B1 (fr) 1998-01-23 2001-09-14 St Microelectronics Sa Procede de controle du circuit de lecture d'un plan memoire et dispositif de memoire correspondant
US6087269A (en) 1998-04-20 2000-07-11 Advanced Micro Devices, Inc. Method of making an interconnect using a tungsten hard mask
US6372651B1 (en) 1998-07-17 2002-04-16 Advanced Micro Devices, Inc. Method for trimming a photoresist pattern line for memory gate etching
US6141260A (en) 1998-08-27 2000-10-31 Micron Technology, Inc. Single electron resistor memory device and method for use thereof
US6034882A (en) 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6483736B2 (en) 1998-11-16 2002-11-19 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6351406B1 (en) 1998-11-16 2002-02-26 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
JP2000164830A (ja) 1998-11-27 2000-06-16 Mitsubishi Electric Corp 半導体記憶装置の製造方法
US6487106B1 (en) 1999-01-12 2002-11-26 Arizona Board Of Regents Programmable microelectronic devices and method of forming and programming same
US6291137B1 (en) 1999-01-20 2001-09-18 Advanced Micro Devices, Inc. Sidewall formation for sidewall patterning of sub 100 nm structures
US6245669B1 (en) 1999-02-05 2001-06-12 Taiwan Semiconductor Manufacturing Company High selectivity Si-rich SiON etch-stop layer
AU3769900A (en) 1999-03-25 2000-10-09 Energy Conversion Devices Inc. Electrically programmable memory element with improved contacts
US6943365B2 (en) 1999-03-25 2005-09-13 Ovonyx, Inc. Electrically programmable memory element with reduced area of contact and method for making same
US6750079B2 (en) 1999-03-25 2004-06-15 Ovonyx, Inc. Method for making programmable resistance memory element
US6177317B1 (en) 1999-04-14 2001-01-23 Macronix International Co., Ltd. Method of making nonvolatile memory devices having reduced resistance diffusion regions
US6075719A (en) 1999-06-22 2000-06-13 Energy Conversion Devices, Inc. Method of programming phase-change memory element
US6077674A (en) 1999-10-27 2000-06-20 Agilent Technologies Inc. Method of producing oligonucleotide arrays with features of high purity
US6326307B1 (en) 1999-11-15 2001-12-04 Appllied Materials, Inc. Plasma pretreatment of photoresist in an oxide etch process
US6314014B1 (en) 1999-12-16 2001-11-06 Ovonyx, Inc. Programmable resistance memory arrays with reference cells
US6576546B2 (en) 1999-12-22 2003-06-10 Texas Instruments Incorporated Method of enhancing adhesion of a conductive barrier layer to an underlying conductive plug and contact for ferroelectric applications
TW586154B (en) 2001-01-05 2004-05-01 Macronix Int Co Ltd Planarization method for semiconductor device
US6927411B2 (en) 2000-02-11 2005-08-09 Axon Technologies Corporation Programmable structure, an array including the structure, and methods of forming the same
US6420216B1 (en) 2000-03-14 2002-07-16 International Business Machines Corporation Fuse processing using dielectric planarization pillars
US6444557B1 (en) 2000-03-14 2002-09-03 International Business Machines Corporation Method of forming a damascene structure using a sacrificial conductive layer
US6420215B1 (en) 2000-04-28 2002-07-16 Matrix Semiconductor, Inc. Three-dimensional memory array and method of fabrication
US6888750B2 (en) 2000-04-28 2005-05-03 Matrix Semiconductor, Inc. Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication
US6501111B1 (en) 2000-06-30 2002-12-31 Intel Corporation Three-dimensional (3D) programmable device
US6440837B1 (en) 2000-07-14 2002-08-27 Micron Technology, Inc. Method of forming a contact structure in a semiconductor device
US6563156B2 (en) 2001-03-15 2003-05-13 Micron Technology, Inc. Memory elements and methods for making same
US6512263B1 (en) 2000-09-22 2003-01-28 Sandisk Corporation Non-volatile memory cell array having discontinuous source and drain diffusions contacted by continuous bit line conductors and methods of forming
US6429064B1 (en) 2000-09-29 2002-08-06 Intel Corporation Reduced contact area of sidewall conductor
US6555860B2 (en) 2000-09-29 2003-04-29 Intel Corporation Compositionally modified resistive electrode
US6567293B1 (en) 2000-09-29 2003-05-20 Ovonyx, Inc. Single level metal memory cell using chalcogenide cladding
US6339544B1 (en) 2000-09-29 2002-01-15 Intel Corporation Method to enhance performance of thermal resistor device
KR100382729B1 (ko) 2000-12-09 2003-05-09 삼성전자주식회사 반도체 소자의 금속 컨택 구조체 및 그 형성방법
US6569705B2 (en) 2000-12-21 2003-05-27 Intel Corporation Metal structure for a phase-change memory device
US6627530B2 (en) 2000-12-22 2003-09-30 Matrix Semiconductor, Inc. Patterning three dimensional structures
US6271090B1 (en) 2000-12-22 2001-08-07 Macronix International Co., Ltd. Method for manufacturing flash memory device with dual floating gates and two bits per cell
TW490675B (en) 2000-12-22 2002-06-11 Macronix Int Co Ltd Control method of multi-stated NROM
US6534781B2 (en) 2000-12-26 2003-03-18 Ovonyx, Inc. Phase-change memory bipolar array utilizing a single shallow trench isolation for creating an individual active area region for two memory array elements and one bipolar base contact
KR100574715B1 (ko) 2001-01-30 2006-04-28 가부시키가이샤 히타치세이사쿠쇼 반도체 집적 회로 장치
KR100400037B1 (ko) 2001-02-22 2003-09-29 삼성전자주식회사 콘택 플러그를 구비하는 반도체 소자 및 그의 제조 방법
US6487114B2 (en) 2001-02-28 2002-11-26 Macronix International Co., Ltd. Method of reading two-bit memories of NROM cell
US6596589B2 (en) 2001-04-30 2003-07-22 Vanguard International Semiconductor Corporation Method of manufacturing a high coupling ratio stacked gate flash memory with an HSG-SI layer
US6730928B2 (en) 2001-05-09 2004-05-04 Science Applications International Corporation Phase change switches and circuits coupling to electromagnetic waves containing phase change switches
US6514788B2 (en) 2001-05-29 2003-02-04 Bae Systems Information And Electronic Systems Integration Inc. Method for manufacturing contacts for a Chalcogenide memory device
DE10128482A1 (de) 2001-06-12 2003-01-02 Infineon Technologies Ag Halbleiterspeichereinrichtung sowie Verfahren zu deren Herstellung
US6589714B2 (en) 2001-06-26 2003-07-08 Ovonyx, Inc. Method for making programmable resistance memory element using silylated photoresist
US6613604B2 (en) 2001-08-02 2003-09-02 Ovonyx, Inc. Method for making small pore for use in programmable resistance memory element
US6774387B2 (en) 2001-06-26 2004-08-10 Ovonyx, Inc. Programmable resistance memory element
US6673700B2 (en) 2001-06-30 2004-01-06 Ovonyx, Inc. Reduced area intersection between electrode and programming element
US6511867B2 (en) 2001-06-30 2003-01-28 Ovonyx, Inc. Utilizing atomic layer deposition for programmable device
US6605527B2 (en) 2001-06-30 2003-08-12 Intel Corporation Reduced area intersection between electrode and programming element
US6643165B2 (en) 2001-07-25 2003-11-04 Nantero, Inc. Electromechanical memory having cell selection circuitry constructed with nanotube technology
US6737312B2 (en) 2001-08-27 2004-05-18 Micron Technology, Inc. Method of fabricating dual PCRAM cells sharing a common electrode
US6709958B2 (en) 2001-08-30 2004-03-23 Micron Technology, Inc. Integrated circuit device and fabrication using metal-doped chalcogenide materials
US6507061B1 (en) 2001-08-31 2003-01-14 Intel Corporation Multiple layer phase-change memory
US6586761B2 (en) 2001-09-07 2003-07-01 Intel Corporation Phase change material memory device
US6861267B2 (en) 2001-09-17 2005-03-01 Intel Corporation Reducing shunts in memories with phase-change material
US7045383B2 (en) 2001-09-19 2006-05-16 BAE Systems Information and Ovonyx, Inc Method for making tapered opening for programmable resistance memory element
US6566700B2 (en) 2001-10-11 2003-05-20 Ovonyx, Inc. Carbon-containing interfacial layer for phase-change memory
US6800563B2 (en) 2001-10-11 2004-10-05 Ovonyx, Inc. Forming tapered lower electrode phase-change memories
US6545907B1 (en) 2001-10-30 2003-04-08 Ovonyx, Inc. Technique and apparatus for performing write operations to a phase change material memory device
US6791859B2 (en) 2001-11-20 2004-09-14 Micron Technology, Inc. Complementary bit PCRAM sense amplifier and method of operation
US6545903B1 (en) 2001-12-17 2003-04-08 Texas Instruments Incorporated Self-aligned resistive plugs for forming memory cell with phase change material
US6625054B2 (en) 2001-12-28 2003-09-23 Intel Corporation Method and apparatus to program a phase change memory
US6512241B1 (en) 2001-12-31 2003-01-28 Intel Corporation Phase change material memory device
US6867638B2 (en) 2002-01-10 2005-03-15 Silicon Storage Technology, Inc. High voltage generation and regulation system for digital multilevel nonvolatile memory
JP3948292B2 (ja) 2002-02-01 2007-07-25 株式会社日立製作所 半導体記憶装置及びその製造方法
US7151273B2 (en) 2002-02-20 2006-12-19 Micron Technology, Inc. Silver-selenide/chalcogenide glass stack for resistance variable memory
US6972430B2 (en) 2002-02-20 2005-12-06 Stmicroelectronics S.R.L. Sublithographic contact structure, phase change memory cell with optimized heater shape, and manufacturing method thereof
US7122281B2 (en) 2002-02-26 2006-10-17 Synopsys, Inc. Critical dimension control using full phase and trim masks
JP3796457B2 (ja) 2002-02-28 2006-07-12 富士通株式会社 不揮発性半導体記憶装置
US6579760B1 (en) 2002-03-28 2003-06-17 Macronix International Co., Ltd. Self-aligned, programmable phase change memory
JP3624291B2 (ja) 2002-04-09 2005-03-02 松下電器産業株式会社 不揮発性メモリおよびその製造方法
US6864500B2 (en) 2002-04-10 2005-03-08 Micron Technology, Inc. Programmable conductor memory cell structure
US6605821B1 (en) 2002-05-10 2003-08-12 Hewlett-Packard Development Company, L.P. Phase change material electronic memory structure and method for forming
US6864503B2 (en) 2002-08-09 2005-03-08 Macronix International Co., Ltd. Spacer chalcogenide memory method and device
US6850432B2 (en) 2002-08-20 2005-02-01 Macronix International Co., Ltd. Laser programmable electrically readable phase-change memory method and device
JP4190238B2 (ja) 2002-09-13 2008-12-03 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
AU2003259447A1 (en) 2002-10-11 2004-05-04 Koninklijke Philips Electronics N.V. Electric device comprising phase change material
US6992932B2 (en) 2002-10-29 2006-01-31 Saifun Semiconductors Ltd Method circuit and system for read error detection in a non-volatile memory array
US6940744B2 (en) 2002-10-31 2005-09-06 Unity Semiconductor Corporation Adaptive programming technique for a re-writable conductive memory device
JP4928045B2 (ja) 2002-10-31 2012-05-09 大日本印刷株式会社 相変化型メモリ素子およびその製造方法
US6791102B2 (en) 2002-12-13 2004-09-14 Intel Corporation Phase change memory
US7589343B2 (en) 2002-12-13 2009-09-15 Intel Corporation Memory and access device and method therefor
US6744088B1 (en) 2002-12-13 2004-06-01 Intel Corporation Phase change memory device on a planar composite layer
US6815266B2 (en) 2002-12-30 2004-11-09 Bae Systems Information And Electronic Systems Integration, Inc. Method for manufacturing sidewall contacts for a chalcogenide memory device
EP1439583B1 (en) 2003-01-15 2013-04-10 STMicroelectronics Srl Sublithographic contact structure, in particular for a phase change memory cell, and fabrication process thereof
KR100476690B1 (ko) 2003-01-17 2005-03-18 삼성전자주식회사 반도체 장치 및 그 제조방법
KR101009891B1 (ko) 2003-01-31 2011-01-20 엔엑스피 비 브이 자기 저항 메모리 셀, 자기 저항 메모리 셀의 매트릭스,자기 저항 메모리 셀의 매트릭스에 값을 기록하는 방법 및자기 저항 메모리 셀 제조 방법
KR100486306B1 (ko) 2003-02-24 2005-04-29 삼성전자주식회사 셀프 히터 구조를 가지는 상변화 메모리 소자
US7115927B2 (en) 2003-02-24 2006-10-03 Samsung Electronics Co., Ltd. Phase changeable memory devices
US7323734B2 (en) 2003-02-25 2008-01-29 Samsung Electronics Co., Ltd. Phase changeable memory cells
US6936544B2 (en) 2003-03-11 2005-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method of removing metal etching residues following a metal etchback process to improve a CMP process
US7400522B2 (en) 2003-03-18 2008-07-15 Kabushiki Kaisha Toshiba Resistance change memory device having a variable resistance element formed of a first and second composite compound for storing a cation
KR100504698B1 (ko) 2003-04-02 2005-08-02 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
WO2004090984A1 (en) 2003-04-03 2004-10-21 Kabushiki Kaisha Toshiba Phase change memory device
JP4634014B2 (ja) 2003-05-22 2011-02-16 株式会社日立製作所 半導体記憶装置
KR100979710B1 (ko) 2003-05-23 2010-09-02 삼성전자주식회사 반도체 메모리 소자 및 제조방법
US20060006472A1 (en) 2003-06-03 2006-01-12 Hai Jiang Phase change memory with extra-small resistors
US7067865B2 (en) 2003-06-06 2006-06-27 Macronix International Co., Ltd. High density chalcogenide memory cells
US6838692B1 (en) 2003-06-23 2005-01-04 Macronix International Co., Ltd. Chalcogenide memory device with multiple bits per cell
US20050018526A1 (en) 2003-07-21 2005-01-27 Heon Lee Phase-change memory device and manufacturing method thereof
US7132350B2 (en) 2003-07-21 2006-11-07 Macronix International Co., Ltd. Method for manufacturing a programmable eraseless memory
KR100615586B1 (ko) 2003-07-23 2006-08-25 삼성전자주식회사 다공성 유전막 내에 국부적인 상전이 영역을 구비하는상전이 메모리 소자 및 그 제조 방법
US7893419B2 (en) 2003-08-04 2011-02-22 Intel Corporation Processing phase change material to improve programming speed
DE102004039977B4 (de) 2003-08-13 2008-09-11 Samsung Electronics Co., Ltd., Suwon Programmierverfahren und Treiberschaltung für eine Phasenwechselspeicherzelle
US6815704B1 (en) 2003-09-04 2004-11-09 Silicon Storage Technology, Inc. Phase change memory device employing thermally insulating voids
US6927410B2 (en) 2003-09-04 2005-08-09 Silicon Storage Technology, Inc. Memory device with discrete layers of phase change memory material
KR100505709B1 (ko) 2003-09-08 2005-08-03 삼성전자주식회사 상 변화 메모리 장치의 파이어링 방법 및 효율적인파이어링을 수행할 수 있는 상 변화 메모리 장치
KR100541816B1 (ko) 2003-09-19 2006-01-10 삼성전자주식회사 반도체 메모리에서의 데이터 리드 회로 및 데이터 리드 방법
US20050062087A1 (en) 2003-09-19 2005-03-24 Yi-Chou Chen Chalcogenide phase-change non-volatile memory, memory device and method for fabricating the same
DE10345455A1 (de) 2003-09-30 2005-05-04 Infineon Technologies Ag Verfahren zum Erzeugen einer Hartmaske und Hartmasken-Anordnung
US6910907B2 (en) 2003-11-18 2005-06-28 Agere Systems Inc. Contact for use in an integrated circuit and a method of manufacture therefor
US7485891B2 (en) 2003-11-20 2009-02-03 International Business Machines Corporation Multi-bit phase change memory cell and multi-bit phase change memory including the same, method of forming a multi-bit phase change memory, and method of programming a multi-bit phase change memory
KR100558548B1 (ko) 2003-11-27 2006-03-10 삼성전자주식회사 상변화 메모리 소자에서의 라이트 드라이버 회로 및라이트 전류 인가방법
US6937507B2 (en) 2003-12-05 2005-08-30 Silicon Storage Technology, Inc. Memory device and method of operating same
US7928420B2 (en) 2003-12-10 2011-04-19 International Business Machines Corporation Phase change tip storage cell
US7291556B2 (en) 2003-12-12 2007-11-06 Samsung Electronics Co., Ltd. Method for forming small features in microelectronic devices using sacrificial layers
KR100569549B1 (ko) 2003-12-13 2006-04-10 주식회사 하이닉스반도체 상 변화 저항 셀 및 이를 이용한 불휘발성 메모리 장치
KR100564602B1 (ko) 2003-12-30 2006-03-29 삼성전자주식회사 상 변화 메모리 어레이의 셋 프로그래밍 방법 및 기입드라이버 회로
US7038230B2 (en) 2004-01-06 2006-05-02 Macronix Internation Co., Ltd. Horizontal chalcogenide element defined by a pad for use in solid-state memories
JP4124743B2 (ja) 2004-01-21 2008-07-23 株式会社ルネサステクノロジ 相変化メモリ
KR100564608B1 (ko) 2004-01-29 2006-03-28 삼성전자주식회사 상변화 메모리 소자
US6936840B2 (en) 2004-01-30 2005-08-30 International Business Machines Corporation Phase-change memory cell and method of fabricating the phase-change memory cell
US7858980B2 (en) 2004-03-01 2010-12-28 Taiwan Semiconductor Manufacturing Co., Ltd. Reduced active area in a phase change memory structure
KR100574975B1 (ko) 2004-03-05 2006-05-02 삼성전자주식회사 상 변화 메모리 어레이의 셋 프로그래밍 방법 및 기입드라이버 회로
JP4529493B2 (ja) 2004-03-12 2010-08-25 株式会社日立製作所 半導体装置
KR100598100B1 (ko) 2004-03-19 2006-07-07 삼성전자주식회사 상변환 기억 소자의 제조방법
DE102004014487A1 (de) 2004-03-24 2005-11-17 Infineon Technologies Ag Speicherbauelement mit in isolierendes Material eingebettetem, aktiven Material
KR100532509B1 (ko) 2004-03-26 2005-11-30 삼성전자주식회사 ＳｉＧｅ를 이용한 트렌치 커패시터 및 그 형성방법
US7158411B2 (en) 2004-04-01 2007-01-02 Macronix International Co., Ltd. Integrated code and data flash memory
US7482616B2 (en) 2004-05-27 2009-01-27 Samsung Electronics Co., Ltd. Semiconductor devices having phase change memory cells, electronic systems employing the same and methods of fabricating the same
US6977181B1 (en) 2004-06-17 2005-12-20 Infincon Technologies Ag MTJ stack with crystallization inhibiting layer
KR100618836B1 (ko) 2004-06-19 2006-09-08 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 프로그래밍방법
US7359231B2 (en) 2004-06-30 2008-04-15 Intel Corporation Providing current for phase change memories
KR100657897B1 (ko) 2004-08-21 2006-12-14 삼성전자주식회사 전압 제어층을 포함하는 메모리 소자
US7365385B2 (en) 2004-08-30 2008-04-29 Micron Technology, Inc. DRAM layout with vertical FETs and method of formation
KR100610014B1 (ko) 2004-09-06 2006-08-09 삼성전자주식회사 리키지 전류 보상 가능한 반도체 메모리 장치
US7443062B2 (en) 2004-09-30 2008-10-28 Reliance Electric Technologies Llc Motor rotor cooling with rotation heat pipes
TWI277207B (en) 2004-10-08 2007-03-21 Ind Tech Res Inst Multilevel phase-change memory, operating method and manufacture method thereof
KR100626388B1 (ko) 2004-10-19 2006-09-20 삼성전자주식회사 상변환 메모리 소자 및 그 형성 방법
JP2006127583A (ja) 2004-10-26 2006-05-18 Elpida Memory Inc 不揮発性半導体記憶装置及び相変化メモリ
DE102004052611A1 (de) 2004-10-29 2006-05-04 Infineon Technologies Ag Verfahren zur Herstellung einer mit einem Füllmaterial mindestens teilweise gefüllten Öffnung, Verfahren zur Herstellung einer Speicherzelle und Speicherzelle
US7364935B2 (en) 2004-10-29 2008-04-29 Macronix International Co., Ltd. Common word line edge contact phase-change memory
US7238959B2 (en) 2004-11-01 2007-07-03 Silicon Storage Technology, Inc. Phase change memory device employing thermally insulating voids and sloped trench, and a method of making same
US7608503B2 (en) 2004-11-22 2009-10-27 Macronix International Co., Ltd. Side wall active pin memory and manufacturing method
US7202493B2 (en) 2004-11-30 2007-04-10 Macronix International Co., Inc. Chalcogenide memory having a small active region
JP2006156886A (ja) 2004-12-01 2006-06-15 Renesas Technology Corp 半導体集積回路装置およびその製造方法
KR100827653B1 (ko) 2004-12-06 2008-05-07 삼성전자주식회사 상변화 기억 셀들 및 그 제조방법들
US7220983B2 (en) 2004-12-09 2007-05-22 Macronix International Co., Ltd. Self-aligned small contact phase-change memory method and device
TWI260764B (en) 2004-12-10 2006-08-21 Macronix Int Co Ltd Non-volatile memory cell and operating method thereof
US20060131555A1 (en) 2004-12-22 2006-06-22 Micron Technology, Inc. Resistance variable devices with controllable channels
US20060138467A1 (en) 2004-12-29 2006-06-29 Hsiang-Lan Lung Method of forming a small contact in phase-change memory and a memory cell produced by the method
JP4646634B2 (ja) 2005-01-05 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置
US7419771B2 (en) 2005-01-11 2008-09-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a finely patterned resist
DE602005009793D1 (de) 2005-01-21 2008-10-30 St Microelectronics Srl Phasenwechselspeicher-Vorrichtung und Verfahren zu ihrer Herstellung
US20060172067A1 (en) 2005-01-28 2006-08-03 Energy Conversion Devices, Inc Chemical vapor deposition of chalcogenide materials
US7214958B2 (en) 2005-02-10 2007-05-08 Infineon Technologies Ag Phase change memory cell with high read margin at low power operation
US7099180B1 (en) 2005-02-15 2006-08-29 Intel Corporation Phase change memory bits reset through a series of pulses of increasing amplitude
US7229883B2 (en) 2005-02-23 2007-06-12 Taiwan Semiconductor Manufacturing Company, Ltd. Phase change memory device and method of manufacture thereof
JP2006244561A (ja) 2005-03-01 2006-09-14 Renesas Technology Corp 半導体装置
US7154774B2 (en) 2005-03-30 2006-12-26 Ovonyx, Inc. Detecting switching of access elements of phase change memory cells
US7488967B2 (en) 2005-04-06 2009-02-10 International Business Machines Corporation Structure for confining the switching current in phase memory (PCM) cells
DE602005011249D1 (de) 2005-04-08 2009-01-08 St Microelectronics Srl Phasenwechselspeicher mit rohrförmiger Heizstruktur sowie deren Herstellungsverfahren
US7166533B2 (en) 2005-04-08 2007-01-23 Infineon Technologies, Ag Phase change memory cell defined by a pattern shrink material process
KR100675279B1 (ko) 2005-04-20 2007-01-26 삼성전자주식회사 셀 다이오드들을 채택하는 상변이 기억소자들 및 그제조방법들
US7408240B2 (en) 2005-05-02 2008-08-05 Infineon Technologies Ag Memory device
KR100682946B1 (ko) 2005-05-31 2007-02-15 삼성전자주식회사 상전이 램 및 그 동작 방법
KR100668846B1 (ko) 2005-06-10 2007-01-16 주식회사 하이닉스반도체 상변환 기억 소자의 제조방법
US7388273B2 (en) 2005-06-14 2008-06-17 International Business Machines Corporation Reprogrammable fuse structure and method
US7696503B2 (en) 2005-06-17 2010-04-13 Macronix International Co., Ltd. Multi-level memory cell having phase change element and asymmetrical thermal boundary
US7238994B2 (en) 2005-06-17 2007-07-03 Macronix International Co., Ltd. Thin film plate phase change ram circuit and manufacturing method
US7321130B2 (en) 2005-06-17 2008-01-22 Macronix International Co., Ltd. Thin film fuse phase change RAM and manufacturing method
US7514288B2 (en) 2005-06-17 2009-04-07 Macronix International Co., Ltd. Manufacturing methods for thin film fuse phase change ram
US8237140B2 (en) 2005-06-17 2012-08-07 Macronix International Co., Ltd. Self-aligned, embedded phase change RAM
US7598512B2 (en) 2005-06-17 2009-10-06 Macronix International Co., Ltd. Thin film fuse phase change cell with thermal isolation layer and manufacturing method
US7534647B2 (en) 2005-06-17 2009-05-19 Macronix International Co., Ltd. Damascene phase change RAM and manufacturing method
US7514367B2 (en) 2005-06-17 2009-04-07 Macronix International Co., Ltd. Method for manufacturing a narrow structure on an integrated circuit
US20060289847A1 (en) 2005-06-28 2006-12-28 Richard Dodge Reducing the time to program a phase change memory to the set state
US20060289848A1 (en) 2005-06-28 2006-12-28 Dennison Charles H Reducing oxidation of phase change memory electrodes
TWI290369B (en) 2005-07-08 2007-11-21 Ind Tech Res Inst Phase change memory with adjustable resistance ratio and fabricating method thereof
US7309630B2 (en) 2005-07-08 2007-12-18 Nanochip, Inc. Method for forming patterned media for a high density data storage device
US7345907B2 (en) 2005-07-11 2008-03-18 Sandisk 3D Llc Apparatus and method for reading an array of nonvolatile memory cells including switchable resistor memory elements
US20070037101A1 (en) 2005-08-15 2007-02-15 Fujitsu Limited Manufacture method for micro structure
TWI273703B (en) 2005-08-19 2007-02-11 Ind Tech Res Inst A manufacture method and structure for improving the characteristics of phase change memory
KR100655443B1 (ko) 2005-09-05 2006-12-08 삼성전자주식회사 상변화 메모리 장치 및 그 동작 방법
US7615770B2 (en) 2005-10-27 2009-11-10 Infineon Technologies Ag Integrated circuit having an insulated memory
US7417245B2 (en) 2005-11-02 2008-08-26 Infineon Technologies Ag Phase change memory having multilayer thermal insulation
US7397060B2 (en) 2005-11-14 2008-07-08 Macronix International Co., Ltd. Pipe shaped phase change memory
US20070111429A1 (en) 2005-11-14 2007-05-17 Macronix International Co., Ltd. Method of manufacturing a pipe shaped phase change memory
US7394088B2 (en) 2005-11-15 2008-07-01 Macronix International Co., Ltd. Thermally contained/insulated phase change memory device and method (combined)
US7450411B2 (en) 2005-11-15 2008-11-11 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7786460B2 (en) 2005-11-15 2010-08-31 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7635855B2 (en) 2005-11-15 2009-12-22 Macronix International Co., Ltd. I-shaped phase change memory cell
US7414258B2 (en) 2005-11-16 2008-08-19 Macronix International Co., Ltd. Spacer electrode small pin phase change memory RAM and manufacturing method
US7479649B2 (en) 2005-11-21 2009-01-20 Macronix International Co., Ltd. Vacuum jacketed electrode for phase change memory element
US7449710B2 (en) 2005-11-21 2008-11-11 Macronix International Co., Ltd. Vacuum jacket for phase change memory element
US7829876B2 (en) 2005-11-21 2010-11-09 Macronix International Co., Ltd. Vacuum cell thermal isolation for a phase change memory device
US7507986B2 (en) 2005-11-21 2009-03-24 Macronix International Co., Ltd. Thermal isolation for an active-sidewall phase change memory cell
US7599217B2 (en) 2005-11-22 2009-10-06 Macronix International Co., Ltd. Memory cell device and manufacturing method
US7459717B2 (en) 2005-11-28 2008-12-02 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7688619B2 (en) 2005-11-28 2010-03-30 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7233054B1 (en) 2005-11-29 2007-06-19 Korea Institute Of Science And Technology Phase change material and non-volatile memory device using the same
US7605079B2 (en) 2005-12-05 2009-10-20 Macronix International Co., Ltd. Manufacturing method for phase change RAM with electrode layer process
KR100773095B1 (ko) 2005-12-09 2007-11-02 삼성전자주식회사 상 변화 메모리 장치 및 그것의 프로그램 방법
US7642539B2 (en) 2005-12-13 2010-01-05 Macronix International Co., Ltd. Thin film fuse phase change cell with thermal isolation pad and manufacturing method
KR100735750B1 (ko) 2005-12-15 2007-07-06 삼성전자주식회사 복수개의 균일한 기준 데이터들을 생성하는 기준 셀 블록및 감지증폭 유니트들을 구비하는 반도체 소자들 및 이를채택하는 시스템들
WO2007072308A1 (en) 2005-12-20 2007-06-28 Koninklijke Philips Electronics N.V. A vertical phase change memory cell and methods for manufacturing thereof
US7531825B2 (en) 2005-12-27 2009-05-12 Macronix International Co., Ltd. Method for forming self-aligned thermal isolation cell for a variable resistance memory array
US8062833B2 (en) 2005-12-30 2011-11-22 Macronix International Co., Ltd. Chalcogenide layer etching method
US20070156949A1 (en) 2005-12-30 2007-07-05 Rudelic John C Method and apparatus for single chip system boot
US7292466B2 (en) 2006-01-03 2007-11-06 Infineon Technologies Ag Integrated circuit having a resistive memory
KR100763908B1 (ko) 2006-01-05 2007-10-05 삼성전자주식회사 상전이 물질, 이를 포함하는 상전이 메모리와 이의 동작방법
US7741636B2 (en) 2006-01-09 2010-06-22 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US20070158632A1 (en) 2006-01-09 2007-07-12 Macronix International Co., Ltd. Method for Fabricating a Pillar-Shaped Phase Change Memory Element
US7560337B2 (en) 2006-01-09 2009-07-14 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7595218B2 (en) 2006-01-09 2009-09-29 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7825396B2 (en) 2006-01-11 2010-11-02 Macronix International Co., Ltd. Self-align planerized bottom electrode phase change memory and manufacturing method
US7351648B2 (en) 2006-01-19 2008-04-01 International Business Machines Corporation Methods for forming uniform lithographic features
US7432206B2 (en) 2006-01-24 2008-10-07 Macronix International Co., Ltd. Self-aligned manufacturing method, and manufacturing method for thin film fuse phase change ram
US7456421B2 (en) 2006-01-30 2008-11-25 Macronix International Co., Ltd. Vertical side wall active pin structures in a phase change memory and manufacturing methods
US7956358B2 (en) 2006-02-07 2011-06-07 Macronix International Co., Ltd. I-shaped phase change memory cell with thermal isolation
US7426134B2 (en) 2006-02-24 2008-09-16 Infineon Technologies North America Sense circuit for resistive memory
US7910907B2 (en) 2006-03-15 2011-03-22 Macronix International Co., Ltd. Manufacturing method for pipe-shaped electrode phase change memory
US20070252127A1 (en) 2006-03-30 2007-11-01 Arnold John C Phase change memory element with a peripheral connection to a thin film electrode and method of manufacture thereof
US20070235811A1 (en) 2006-04-07 2007-10-11 International Business Machines Corporation Simultaneous conditioning of a plurality of memory cells through series resistors
US7928421B2 (en) 2006-04-21 2011-04-19 Macronix International Co., Ltd. Phase change memory cell with vacuum spacer
US20070249090A1 (en) 2006-04-24 2007-10-25 Philipp Jan B Phase-change memory cell adapted to prevent over-etching or under-etching
US7514705B2 (en) 2006-04-25 2009-04-07 International Business Machines Corporation Phase change memory cell with limited switchable volume
US8129706B2 (en) 2006-05-05 2012-03-06 Macronix International Co., Ltd. Structures and methods of a bistable resistive random access memory
US7608848B2 (en) 2006-05-09 2009-10-27 Macronix International Co., Ltd. Bridge resistance random access memory device with a singular contact structure
US20070267618A1 (en) 2006-05-17 2007-11-22 Shoaib Zaidi Memory device
US7423300B2 (en) 2006-05-24 2008-09-09 Macronix International Co., Ltd. Single-mask phase change memory element
US7696506B2 (en) 2006-06-27 2010-04-13 Macronix International Co., Ltd. Memory cell with memory material insulation and manufacturing method
US7663909B2 (en) 2006-07-10 2010-02-16 Qimonda North America Corp. Integrated circuit having a phase change memory cell including a narrow active region width
US7785920B2 (en) 2006-07-12 2010-08-31 Macronix International Co., Ltd. Method for making a pillar-type phase change memory element
US7542338B2 (en) 2006-07-31 2009-06-02 Sandisk 3D Llc Method for reading a multi-level passive element memory cell array
US7505330B2 (en) 2006-08-31 2009-03-17 Micron Technology, Inc. Phase-change random access memory employing read before write for resistance stabilization
US7684225B2 (en) 2006-10-13 2010-03-23 Ovonyx, Inc. Sequential and video access for non-volatile memory arrays
US20080225489A1 (en) 2006-10-23 2008-09-18 Teledyne Licensing, Llc Heat spreader with high heat flux and high thermal conductivity
US20080101110A1 (en) 2006-10-25 2008-05-01 Thomas Happ Combined read/write circuit for memory
US7476587B2 (en) 2006-12-06 2009-01-13 Macronix International Co., Ltd. Method for making a self-converged memory material element for memory cell
US7682868B2 (en) 2006-12-06 2010-03-23 Macronix International Co., Ltd. Method for making a keyhole opening during the manufacture of a memory cell
US20080137400A1 (en) 2006-12-06 2008-06-12 Macronix International Co., Ltd. Phase Change Memory Cell with Thermal Barrier and Method for Fabricating the Same
US7473576B2 (en) 2006-12-06 2009-01-06 Macronix International Co., Ltd. Method for making a self-converged void and bottom electrode for memory cell
US20080165569A1 (en) 2007-01-04 2008-07-10 Chieh-Fang Chen Resistance Limited Phase Change Memory Material
US7515461B2 (en) 2007-01-05 2009-04-07 Macronix International Co., Ltd. Current compliant sensing architecture for multilevel phase change memory
US20080164453A1 (en) 2007-01-07 2008-07-10 Breitwisch Matthew J Uniform critical dimension size pore for pcram application
US7440315B2 (en) 2007-01-09 2008-10-21 Macronix International Co., Ltd. Method, apparatus and computer program product for stepped reset programming process on programmable resistive memory cell
US7456460B2 (en) 2007-01-29 2008-11-25 International Business Machines Corporation Phase change memory element and method of making the same
US7535756B2 (en) 2007-01-31 2009-05-19 Macronix International Co., Ltd. Method to tighten set distribution for PCRAM
US7701759B2 (en) 2007-02-05 2010-04-20 Macronix International Co., Ltd. Memory cell device and programming methods
US7463512B2 (en) 2007-02-08 2008-12-09 Macronix International Co., Ltd. Memory element with reduced-current phase change element
US8138028B2 (en) 2007-02-12 2012-03-20 Macronix International Co., Ltd Method for manufacturing a phase change memory device with pillar bottom electrode
US8008643B2 (en) 2007-02-21 2011-08-30 Macronix International Co., Ltd. Phase change memory cell with heater and method for fabricating the same
US20080265234A1 (en) 2007-04-30 2008-10-30 Breitwisch Matthew J Method of Forming Phase Change Memory Cell With Reduced Switchable Volume
US7906368B2 (en) 2007-06-29 2011-03-15 International Business Machines Corporation Phase change memory with tapered heater
US7745807B2 (en) 2007-07-11 2010-06-29 International Business Machines Corporation Current constricting phase change memory element structure
US7755935B2 (en) 2007-07-26 2010-07-13 International Business Machines Corporation Block erase for phase change memory
US7660152B2 (en) 2008-04-30 2010-02-09 International Business Machines Corporation Method and apparatus for implementing self-referencing read operation for PCRAM devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1574093A (zh) * 2003-06-03 2005-02-02 三星电子株式会社 在相变存储器件中的用于脉冲宽度控制的器件和方法
CN1996492A (zh) * 2006-01-05 2007-07-11 三星电子株式会社 用于相变存储器件的多位操作方法

Also Published As

Publication number Publication date
US8077505B2 (en) 2011-12-13
US20090279350A1 (en) 2009-11-12
TW200947699A (en) 2009-11-16
TWI437703B (zh) 2014-05-11
CN101577141A (zh) 2009-11-11

Similar Documents

Publication Publication Date Title
CN101577141B (zh) 存储器装置及其操作方法
CN101958147B (zh) 一种相变化存储装置及其操作方法
CN101770788B (zh) 一种存储装置与用以操作此装置的方法
CN101958146B (zh) 一种存储器装置及其操作方法
CN101231884B (zh) 用于多阶相变化存储器的电流顺从感测架构
US8605495B2 (en) Isolation device free memory
Hosoi et al. High speed unipolar switching resistance RAM (RRAM) technology
Ielmini et al. Thermochemical resistive switching: materials, mechanisms, and scaling projections
US7920415B2 (en) Memory cell device and programming methods
CN102522499B (zh) 磁性记忆体、电子系统、记忆体及其提供方法
CN101887903B (zh) 具有晶体管、电阻及电容的相变化存储装置及其操作方法
US8036014B2 (en) Phase change memory program method without over-reset
US8335100B2 (en) Circuit, biasing scheme and fabrication method for diode accessed cross-point resistive memory array
TWI420524B (zh) 寫入相變記憶體元件的方法
CN101924072B (zh) 具有稳定微结构的相变存储器装置及集成电路的制造方法
WO2009134664A2 (en) Method and apparatus for implementing self-referencing read operation for pcram devices
CN109493904A (zh) 集成电路及存储器阵列中的被选存储单元的写入方法
JP2020013970A (ja) セレクタデバイスのためのテルル不含有のヒ素、セレン、及びゲルマニウムカルコゲン化物並びにそれを用いたメモリデバイス
CN101241756B (zh) 具有不同读取与程序化路径的存储单元
CN101685669B (zh) 相变式存储装置和其操作方法
US20070238225A1 (en) Phase change memory with improved temperature stability
JP2018174333A (ja) 調整可能なセルビット形状を有する不揮発性メモリ
CN100527276C (zh) 存储设备和其擦除方法、以及半导体设备
US20220351774A1 (en) Semiconductor memory devices with different word lines
Attenborough et al. An alternative concept for phase change random access memory

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant