CN101645295B

CN101645295B - 使用分数参考电压来访问存储器

Info

Publication number: CN101645295B
Application number: CN200910159261.7A
Authority: CN
Inventors: 杨雪石; 吴子宁
Original assignee: Mawier International Trade Co Ltd
Current assignee: Kaiwei International Co; Marvell International Ltd; Marvell Asia Pte Ltd
Priority date: 2008-08-08
Filing date: 2009-08-10
Publication date: 2014-10-29
Anticipated expiration: 2029-08-10
Also published as: US8406048B2; US20100034018A1; JP2010123236A; US8867268B2; US20130229869A1; JP5519209B2; CN101645295A; JP2014160534A

Abstract

本发明公开了使用分数参考电压来访问存储器。描述了与使用分数参考电压来访问存储器相关联的设备、系统、方法和其他实施例。在一个实施例中，一种装置包括比较逻辑。比较逻辑比较存储单元的阈值电压与至少一对分数参考电压，以生成比较结果。所述装置包括读取逻辑，以至少部分地基于比较结果来确定存储单元的比特值。

Description

使用分数参考电压来访问存储器

技术领域

本发明涉及使用分数参考电压(fractional reference voltage)来访问存储器的装置和方法。

背景技术

数字数据常常被存储在存储器中并从存储器中检索。存储器可以在硅中制造。刻蚀到硅上的半导体材料允许在硅上实现许多晶体管，以产生高密度存储器。晶体管可被配置成形成逻辑门、反相器和其他用来实现存储器的功能。

为了增加存储器密度，单个存储单元(memory cell)现在被设计成包含两比特数据或更多比特数据。例如，用作电容器的浮动栅极晶体管可用于存储表示两比特数据的单元电压。可以通过将电子注入到晶体管浮动栅极上来对单元电压进行编程。在一个存储单元中存储两比特或更多比特增大了可被存储到该存储单元中的数据的密度。

然而，读取两比特数据或更多比特数据比读取一比特数据难得多。例如，当单元电压为第一电平时，该存储单元可存储比特值00。当单元电压为第二、三、四电压电平时，该存储单元中表示的比特值可以分别是01、10和11。为了确定单元电压现在表示什么比特值需要四次或更多次电压比较，这是因为单元电压现在表示四个电压电平中的一个。希望有一种更好的办法来访问存储器。

发明内容

一个实施例包括一种装置。该装置包括比较逻辑。所述比较逻辑将存储器单元的阈值电压与至少一对分数参考电压作比较以生成比较结果。所述装置包括至少部分地基于所述比较结果来确定存储单元的比特值的读取逻辑。

在一个实施例中，比较逻辑生成至少一对分数参考电压，其中包括第一参考电压和第二参考电压。比特值对应于第一值或第二值之一。第一阈值电压范围中的阈值电压与第一值相关联。第二阈值电压范围中的阈值电压与第二值相关联。第一阈值电压范围与第二阈值电压范围不重叠。

另一实施例包括一种方法。该方法包括将存储器单元阈值电压与至少一对分数参考电压作比较以生成比较结果。所述方法至少部分地基于所述比较结果来确定存储单元中表示的比特值。

在一个实施例中，所述方法生成存储器页面，其中比特值与该存储器页面相关联。所述方法将存储器页面转发到向存储器页面请求数据的请求逻辑。

另一实施例包括一种装置。所述装置包括分数电压发生器、访问逻辑和结果发生逻辑。分数电压发生器用于生成一对分数参考电压。访问逻辑用于确定与闪存相关的存储器中表示的电压值。访问逻辑用于通过将存储器的电压电平与这对分数参考电压作比较来确定电压值。访问逻辑还用于生成作为电压值的函数的对数似然比(LLR)。结果发生逻辑用于至少部份地基于该对数似然比来产生比特值。

在一个实施例中，存储单元的比特值之间的边界对应于积分参考电压。所述一对分数参考电压的电压值是与积分参考电压不同的电压值。

附图说明

结合到说明书中并构成说明书的一部分的附图例示了本发明的各个方面的各种示例系统、方法和其他示例实施例。将理解，图中所例示的元素边界(例如，方框、方框组或其他形状)代表这些边界的一个示例。本领域普通技术人员将理解，在某些示例中，一个元素可以被设计为多个元素或者多个元素可以被设计为一个元素。在某些示例中，被示为另一元素的内部部件的元素可以实现为外部部件，反之亦然。此外，元素可能未按比例绘制。

图1例示了与存储单元相关联的积分参考电压的一个实施例；

图2例示了与存储单元相关联的分数参考电压的一个实施例；

图3例示了与访问存储器相关联的存储器映射的一个实施例；

图4例示了与访问存储器相关联的存储系统的一个实施例；

图5例示了与访问存储单元中的两比特或更多比特相关联的装置的一个实施例；

图6例示了与访问存储单元中的两比特或更多比特相关联的装置的另一实施例；

图7例示了与访问存储单元中的两比特或更多比特相关联的方法的一个实施例；

图8例示了与访问存储单元中的两比特或更多比特相关联的方法的另一实施例；

图9例示了与访问存储单元中的两比特或更多比特相关联的示例系统、方法和等同物可以工作的计算环境的实施例。

具体实施方式

本文描述与访问存储单元中的两比特或更多比特相关联的示例系统、方法和其他实施例。在一个实施例中，一种装置控制闪存的多电平单元(MLC)的访问。MLC可包含表示最高有效位(MSB)和最低有效位(LSB)的电压。MSB和LSB可用浮动栅极晶体管的单个单元阈值电压电平来表示。

所述装置被配置成通过令MLC单元比较单元电压与分数参考电压来控制两比特值的读取。比特值不使用积分参考电压就被确定。分数参考电压和积分参考电压在下面参考图1和图2来定义。MSB和LSB接连被确定。单元电压被与初始分数参考电压相比较，以首先确定MSB。MSB被确定后，单元电压被与两个或更多个次要(secondary)分数参考电压对相比较，以确定LSB。在一个实施例中，次要分数参考电压对是基于MSB的值来确定的，如稍后所述。

在一个实施例中，一种装置利用MLC、第一比特检测逻辑、比较逻辑和第二比特检测逻辑来实现。该装置令第一比特检测逻辑确定MLC中存储的第一比特的值。第一比特检测逻辑通过将表示比特值的MLC的电压电平与初始一对分数参考电压值相比较来确定第一比特的值。比较逻辑通过将至少一个次要分数参考电压对的电压电平与MLC的电压电平相比较以生成比较结果来开始确定第二比特。控制逻辑控制比较逻辑以便电压电平在第一比特被知晓后被比较。第二比特检测逻辑至少部份地基于比较结果来确定第二比特。将意识到，当将(一个或多个)值与阈值进行比较时，可以在阈值以多种方式被触发或满足的情况下来实现该装置。例如，被比较的值可以大于等于、小于等于、大于、小于或简单地等于阈值。实施方式可能依赖于为阈值选择的值以及想要的比较类型。当然，可以使用其他实施方式。

下文包括本文采用的所选术语的定义。定义包括各种示例和/或落入术语范围内并可用于实施的其他形式的成分。示例不打算成为限制性的。单数和复数形式的术语都可在定义范围内。

对“一个实施例”、“实施例”、“一个示例”、“示例”等的引用指示这样描述的(一个或多个)实施例或示例可包括特定特征、结构、特性、属性、元素或限制，但不是每个实施例或示例都一定包括该特定特征、结构、特性、属性、元素或限制。另外，短语“在一个实施例中”的重复使用不一定指代同一实施例，尽管有这种可能。

如本文所使用的那样，“计算机可读介质”指代存储信号、指令和/或数据的介质。计算机可读介质可采用包括但不限于非易失性介质和易失性介质在内的形式。非易失性介质例如可包括光盘、磁盘、闪存等。易失性介质例如可包括半导体存储器、动态存储器等。常见的计算机可读介质形式可包括但不限于软盘、柔性盘、硬盘、磁带、其他磁性介质、专用集成电路(ASIC)、可编程逻辑器件、致密盘(CD)、其他光学介质、随机存取存储器(RAM)、只读存储器(ROM)、存储芯片或卡、记忆棒以及计算机、处理器或其他电子设备可以读取的其他介质形式。

如本文所使用的那样，“逻辑”包括但不限于机器上存储或运行的硬件、固件、软件，以及/或者它们每一个的组合，以执行(一个或多个)功能或动作，以及/或者导致来自另一逻辑、方法和/或系统的功能或动作。逻辑可包括软件控制的微处理器、离散逻辑(例如，ASIC)、模拟电路、数字电路、编程的逻辑器件、包含指令的存储器件等。逻辑可包括一个或多个门、门的组合或其他电路组件。当描述多个逻辑性逻辑时，可以将多个逻辑性逻辑结合到一个物理逻辑中。类似地，当描述单个逻辑性逻辑时，可以将单个逻辑性逻辑分散到多个物理逻辑中。

如本文所使用的那样，“存储器访问”包括但不限于写、读、内容可寻址存储器(CAM)匹配和对存储单元或存储位置群组的编程。存储器访问可包括使用两个读取端口对同一存储器双重读取。存储器访问包括本领域普通技术人员将理解的其他类型的与存储器的交互。

图1例示了与多电平单元(MLC)相关联的积分参考电压的一个实施例。MLC可与闪存相关联。图1示出从0到Z伏的MLC的单元电压范围100。该单元电压范围100中的不同电压表示不同的比特值。MLC被充电得到的单元电压表示MLC中存储的MSB和LSB的值。电子可以被注入晶体管的浮动栅极以创建该单元电压。

单元电压被分割成不重叠的电压带(voltage band)。电压带与一个或多个比特值相关联。例如，对于图1所表示的MLC，存在四个电压带1-4。电压带1-4表示与MSB和LSB的值相关联的单元电压范围100。电压带1表示比特值“11”，电压带2-4分别表示比特值“10”、“00”和“01”。

理想地，单元电压将被设置成与MLC中存储的比特相对应的电压带1-4之一的中心电压。例如，当MLC值“11”被存储在MLC中时，单元电压将被设置成V₁₁。对于MLC中存储的相应值“10”、“00”和“01”，单元电压将被设置成V₁₀、V₀₀和V₀₁。积分参考电压IRV0-3是电压带1-4之间的电压值。虽然图1是针对两比特示例而示出的，但是可以存在其他数目的电压带1-4、积分参考电压IRV0-3、单元电压范围100、理想中心电压、比特值等等。

图2例示了与图1的MLC相关联的分数参考电压的一个实施例。图2示出与图1的单元电压范围100相似的单元电压范围200。单元电压范围200表示从0到Z伏的可能的单元电压值。单元电压表示两比特，MSB和LSB。本领域普通技术人员将理解，其他MLC可存储不同数目的比特并且单元电压可表示不同的电压范围。

分数参考电压是图1所示的电压带0-3之一中的参考电压。例如，图2的分数参考电压V’_1-x在图1的电压带2中。图2的分数参考电压V’_x在图1的电压带3中。分数参考电压V’_1-x和V’_x形成一对分数参考电压。分数参考电压对用于检测单元电压何时接近电压带边界。分数参考电压对V’_1-x和V’_x可用于检测单元电压何时接近电压带1和电压带2的边界。当接近电压带边界时，单元电压值可能不可靠。

通过将单元电压与由分数参考电压对表示的电压相比较来确定单元电压接近边界。例如，被确定为在分数参考对V’_x和V’_1-x之间的单元电压接近电压带1和2之间的边界。接近电压带边界的单元电压可能是不可靠的，因为可能无法以高置信度知晓单元电压位于哪一侧。不可靠的单元电压可以被标记并转移给软译码器，以便基于不可靠的单元电压确定MLC中存储的实际比特值。如下面所讨论的，不可靠的单元电压可以被量化并发送到软译码器以增大正确的比特值被确定的几率。软译码器可包含差错校正逻辑以确定与不可靠单元电压相关联的正确比特值。

在一个实施例中，分数参考电压对V_x和V_1-x(图2所示)用于确定MLC中表示的两比特中的MSB。需要一对分数参考电压来比较单元电压以便确定该MSB。仅需要一对是因为比特值被进行格雷编码，MSB在单元电压范围200的左半边为“1”。MSB在单元电压范围200的右半边为“0”。当单元电压在V_x左边时，MSB为“1”；当单元电压大于V_1-x时，MSB为“0”。当单元电压在V_x和V_1-x之间时，单元电压不可靠。

其他分数参考电压对可用于确定其他比特。为了确定LSB，单元电压可能需要被与多于一对分数参考电压进行比较。分数参考电压对V’_1-x、V’_x和V”_1-x、V”_x可用于确定图2的LSB。若单元电压小于V’_x或大于V”_1-x，则LSB为“1”。若单元电压在V’_1-x和V”_x之间，则单元电压为“0”。若单元电压在V’_x和V’_1-x之间或者在V”_x和V”_1-x之间，则单元电压不可靠并按上面讨论的那样被处理。

与存储两比特的MLC相对，一比特存储单元存储一比特。与一比特存储单元中存储的一比特相对应的一比特软值(soft value)可以被确定。一比特软值可通过将分数参考电压与一比特存储单元的单元电压相比较来确定。软值表示一比特对应的值的概率。

例如，一比特存储单元的被表示为V_th的单元电压被与图2的初始参考电压对V_x、V_1-x相比较，以确定一比特软值。当V_th小于V_x时，一比特软值被确定为0。当V_th位于V_x和V_1-x之间时，一比特软值被确定为(V_x+V_1-x)/2。当V_th大于V_1-x时，一比特软值被确定为值Z。软值可以被输入到软译码器以生成表示存储器中存储的比特的值，如下面所讨论的。

对数似然比(LLR)可以作为一比特存储单元的单元电压的函数而生成。LLR可以是某个值已作为第一值被存储在存储器中的概率。例如，当存储单元参考电压小于V_x时，一比特存储单元的LLR可以表示成：

LLR＝0.5Log(S₂/S₁)+(m₂-m₁)²/S₂，

电压分布的方差值被表示为S₁和S₂。值m₁和m₂表示高斯分布均值。当存储单元参考电压位于V_x和V_1-x之间时，一比特存储单元的LLR可以表示成：

LLR＝0.5Log(S₂/S₁)+(v-m₁)²/S₂-(v-m₂)²/S₂，

当存储单元参考电压大于V_1-x时，一比特存储单元的LLR可以表示成：

LLR＝0.5Log(S₂/S₁)-(m₂-m₁)²/S₁，

LLR可以被输入到软译码器以生成表示存储器中存储的比特的值，如下面所讨论的。

在一个实施例中，V’_x和V”_1-x都用于确定MLC的LSB。这是因为作为字线(对应于MSB或LSB页面)的一部分的MLC中的所有单元一次可以应用单一的参考电压(例如，V’_x)。第一次比较完成后，可以应用下一参考电压(例如，V”_1-x)，LSB可以基于比较结果来确定。用于确定LSB的分数参考电压可以在不比较用于确定MSB的分数参考电压的情况下被比较。这是因为NAND器件的MLC支持“随机”读取。随机读取允许主机请求LSB页面而不请求MSB页面。当在不请求MSB的情况下读取LSB页面时，MSB仍是未知的。

返回两比特MLC示例，三对分数参考电压V’_x/V’_1-x、V_x/V_1-x和V”_x/V”_1-x将单元电压线分割成七个区域R1-7，如图2所示。一般地，诸如首先确定MSB然后基于MSB的值确定LSB之类的条件比较在作为NAND器件的MLC中不被允许。然而，有趣的是，注意到当MSB为“1”时，分数参考电压对V’_x、V’_1-x足以确定LSB，这是因为当MSB为“1”时，LSB将位于区域1、2或3中。比较单元电压与分数参考电压对V’_x、V’_1-x就足以确定LSB，这是因为当MSB为“1”时，LSB不可能位于区域R5-7中。当MSB为“0”时，分数参考电压对V”_x、V”_1-x足以确定LSB。V”_x、V”_1-x对就足够了是因为当MSB为“0”时、LSB将位于区域5、6或7中。当MSB为“0”时、LSB不可能位于区域R1-3中。

图3例示了与访问存储器相关联的存储器映射300的一个实施例。存储器映射300可例示用MLC实现的闪存的存储器映射。图3示出存储表示MSB和LSB的值的4096个MLC的阵列。4096个单元被称为字线。不同MLC的LSB的群组被组合以形成存储器的第一页面(页面0)。MSB被组合以形成存储器的第二页面(页面1)。存储器的页面表示被一起访问的单元(编号为0至4095的单元)的群组。理想地，一组单元在硅中构造并排列，以便该群组在单一的时钟周期中被访问。第一页面(页面0)的4096个单元在一个时钟周期中被并行地访问。

确定LSB的值可能比确定MSB的值花费更长时间。例如，当确定LSB或MSB的值时，电压比较在MLC的单元电压和分数参考电压对之间进行，如参考图2所讨论的那样。在某些实例中，LSB页面可能需要两个分数电压对的比较。额外的LSB比较使得LSB的访问时间比MSB访问时间长。因此，图1中与“页面0”的LSB字线相关联的访问时间将比“页面1”的访问时间长。

图4例示了与访问存储单元中的两个或更多个比特相关联的系统400的一个实施例。系统400包含控制器410，控制器410通过调度对闪存器件1-N的页面请求来控制存储器的访问。闪存器件1-N是用表示多于一比特数据的MLC实现的。控制器410指导闪存器件1-N通过比较单元电压与分数参考电压对来确定表示比特值的单元电压。控制器410通过控制闪存器件1-N进行单元电压与分数参考电压的比较来更有效地控制闪存器件1-N。控制器410阻止闪存器件1-N将单元电压与积分参考电压作比较。将参考图5、装置500及本文解释的其他附图来讨论控制器410的细节和实施例。

图5例示了与确定存储单元510的比特值相关联的装置500的一个实施例。装置500控制存储单元510以使得存储单元510使用分数参考电压来访问存储单元510中的数据。装置500可以被实现以访问用存储单元510的阵列实现的闪存芯片中的闪存的页面。存储单元510可以是MLC存储器单元。存储器单元可以是NAND MLC。在一个实施例中，装置500被实现为芯片形式的存储控制器。芯片可以是在半导体材料上制造的一组微型化电子电路。

在一个实施例中，装置500用比较逻辑520和读取逻辑530实现。比较逻辑510确定存储单元510中的比特值。比特值可通过将单元电压与如上面参考图2描述的一对分数参考电压作比较以产生比较结果来确定。读取逻辑530基于比较结果确定比特值。

比特值可表示存储单元510中存储的、作为两比特中的MSB的第一比特。第一比特和第二比特根据二进制格雷码被存储在MLC中。第二比特是LSB。格雷码对二进制值进行如下排列：相邻的二进制值之间，一个比特在值上发生改变。

为了确定LSB，比较逻辑520被配置为将MLC的单元电压与其他分数参考电压对作比较以生成比较结果。比较结果可以表示为对数似然比(LLR)。LLR是某个单元值已被存储在存储单元510中的概率。如下面所讨论的，译码器将基于LLR、相邻比特的值以及差错校正算法来确定实际的单元值。

在一个实施例中，为了便于确定第二比特，比较逻辑520被配置为生成包含第一参考电压和第二参考电压的另一分数参考电压对。第一和第二参考电压是不重叠的不同MLC阈值电压范围中的不同电压值。不重叠的MLC阈值电压范围对应于不同的第二比特值。因为第一和第二参考电压是不同MLC阈值电压范围中的比特电压值并因此符合上面参考图2描述的分数参考电压对的定义，所以第一参考电压和第二参考电压形成分数参考电压对。

比较逻辑520被配置成通过对存储第二比特的MLC中的晶体管的栅极施加第一参考电压来将存储单元510的电压电平与第一参考电压相比较。读取逻辑530被配置成确定电流是否在晶体管中流动。当漏极到源极电流在晶体管中流动时，读取逻辑530确定电压电平小于第一参考电压。通过将电子注入到存储了单元电压的晶体管栅极中，存储单元510被早期编程。

读取逻辑530将第二比特的值确定为比较结果的函数。第二比特的值是通过比较单元电压是大于还是小于分数参考电压对来确定的，如参考图2所讨论的那样。第一比特和第二比特可按任何顺序来读取，并且第二比特可以在不读取第一比特的情况下被读取，反之亦然。

在一个实施例中，比较逻辑520使用两对分数参考电压来确定第二比特值。分数参考电压对被与单元电压作比较，如上面参考图2所讨论的那样。在另一示例中，比较逻辑520使用一对分数参考电压来确定存储两比特的存储单元510的第二比特值。

在一种实施方式中，第一比特和第二比特对应于MLC阈值电压值，其中不同的MLC阈值电压值对应于不同的不重叠的MLC阈值电压范围。阈值电压范围对应于图1的电压带1-4。例如，当阈值电压范围位于图1的电压带1或电压带2中时，MSB为“1”。

分数参考电压对包含位于图2所示的不同电压区域R1-7中的第一参考电压和第二参考电压。不同的电压范围不重叠。其他实施例可具有其他数目的电压范围和其他数目的分数参考电压对。

在一种配置中，MLC阈值电压范围之间的边界对应于积分参考电压。第一参考电压不同于积分参考电压的电压值。第二参考电压不同于积分参考电压的电压值。

在一个实施例中，比较逻辑520可向软译码器提供表示软比特值的电压比较结果。软比特值是软比特值对应于特定比特值的概率。软译码器将比较相关比特的软值并可以分析其他相邻的存储单元510的软比特值。软译码器基于相关软值的分析和比较来确定实际的第一比特值和实际的第二比特值。当比特值包含差错时，软译码器可使用差错校正逻辑来校正比特值。例如，软译码器可以是低密度奇偶校验(LDPC)译码器或turbo译码器，并且可使用与第一比特和第二比特相关联的奇偶校验比特来校正比特差错。

在一个示例中，比较逻辑520将通过比较存储单元510的单元电压V_th与参考电压对V_x和V_1-x来确定第一比特(例如，两比特存储单元的MSB)的软值。参考电压对示于图2。可能的比较结果示于下面的表1。表1的输出是三个有效的比较结果的相应软值。一个比较结果是不可能的，因为V_th不能同时小于V_x并大于V_1-x。

表1

与V_x比较	V_th＜V_x	V_th＜V_x	V_th＞＝V_x	V_th＞＝V_x
					与V_1-x比较	V_th＜V_1-x	V_th＞＝V_1-x	V_th＜V_1-x	V_th＞＝V_1-x
输出Y	(V₁₁+V₁₀)/2	不可能	(V_x+V_1-x)/2	(V₀₀+V₀₁)/2

输出Y是阈值电压的软值。V₀₀、V₀₁、V₁₀和V₁₁的值可以是表示图2所示的理想二进制比特值00、01、10、11的电压。当阈值电压位于阈值参考电压对之间时，软值为(V_x+V_1-x)/2。阈值参考电压对之间的阈值电压可指示具有低置信度的软值。当置信度低时，软译码器将更仔细地查看有关的相邻软比特值。软译码器可给予与具有低置信度的软比特值相邻的软比特值更多的权重。

比较逻辑520被配置成在次要分数参考电压和阈值电压之间进行类似的比较以确定与第二比特(例如，两比特存储单元的LSB)相关联的软比特值。读取逻辑530至少部份地基于次要分数参考电压的比较结果来确定可以是软值的第二比特值。比较结果和根据比较结果确定的第二比特值示于下面的表2。

表2

比较结果	V_th＜V’_xV_th＜V’_1-xV_th＜V”_xV_th＜V”_1-x	V_th＞＝V’_xV_th＜V’_1-xV_th＜V”_xV_th＜V”_1-x	V_th＞＝V’_xV_th＞＝V’_1-xV_th＜V”_xV_th＜V”_1-x	V_th＞＝V’_xV_th＞＝V’_1-xV_th＞＝V”_xV_th＜V”_1-x	V_th＞＝V’_xV_th＞＝V’_1-xV_th＞＝V”_xV_th＞＝V”_1-x
						输出Y	V₁₁	(V’_x+V’_1-x)/2	(V₁₀+V₀₀)/2	(V”_x+V”_1-x)/2	V₀₁

图6例示了与访问存储单元中的比特数据相关联的装置600的一个实施例。装置600在不使用积分参考电压的情况下使用分数参考电压确定存储单元的比特值。存储单元可以是存储两比特或更多比特值的多电平单元(MLC)。装置600可以在不确定MLC的其他比特值的情况下使用分数参考电压确定MLC的一比特值。分数参考电压和积分参考电压在上面参考图1和2进行了描述。装置600可以被实现为访问在闪存中实现的MLC。装置600可以在控制闪存的控制器中实现。

在一个实施例中，装置600用分数电压发生器610、访问逻辑620和结果发生逻辑630实现。装置600可接收存储器访问指令。存储器访问指令可请求对闪存的第一页面和第二页面的访问。在一个实施例中，指令译码逻辑被配置成对接收到的存储器访问指令进行译码。指令可以由用组合逻辑实现的指令译码逻辑来译码。

分数电压发生器610生成分数参考电压对。分数参考电压对被生成，以使得访问逻辑620可以确定存储器640中表示的电压值。电压值可表示闪存的第一页面的比特值，并且存储器640可以是闪存单元。访问逻辑620通过将存储器640的电压电平与分数参考电压对作比较以产生比较结果来确定电压值。

例如，分数参考电压对可以是图2所示的分数参考电压对V_x、V_1-x。结果发生逻辑630基于比较结果将电压值设置成表1的输出电压值Y。例如，当存储单元640的电压电平位于V_x和V_1-x之间时，结果发生逻辑630将电压值设置成近似值(V_x+V_1-x)/2。该近似值稍后可指示译码器：该近似值是低置信值并且可能需要执行差错校正来确定具有更高置信度的第一值。

在一个实施例中，比特值可表示MLC的MSB。结果发生逻辑630被配置成生成作为比较结果的函数的、MSB的对数似然比(LLR)。LLR可以是某个值已作为电压值被存储到存储单元640上的概率。例如，MSB的LLR可表示为：

LL R_{MSB} = \frac{\log (\frac{1}{\sqrt{2 π} σ_{11}} e^{- \frac{{(y - v_{11})}^{2}}{{2 σ_{11}}^{2}}} + \frac{1}{\sqrt{2 π} σ_{10}} e^{- \frac{{(y - v_{10})}^{2}}{2 {σ_{10}}^{2}}})}{\log (\frac{1}{\sqrt{2 π} σ_{10}} e^{- \frac{{(y - v_{00})}^{2}}{{2 σ}_{00}^{2}}} + \frac{1}{\sqrt{2 π} σ_{00}} e^{- \frac{{(y - v_{01})}^{2}}{{2 σ}_{01}^{2}}})}

两比特MLC的第二比特(LSB)的LLR可表示为：

{LLR}_{LSB} = \frac{\log (\frac{1}{\sqrt{2 π} σ_{11}} e^{- \frac{{(y - v_{11})}^{2}}{{2 σ}_{11}^{2}}} + \frac{1}{\sqrt{2 π} σ_{01}} e^{- \frac{{(y - v_{01})}^{2}}{{2 σ}_{01}^{2}}})}{\log (\frac{1}{\sqrt{2 π} σ_{10}} e^{- \frac{{(y - v_{10})}^{2}}{{2 σ}_{10}^{2}}} + \frac{1}{\sqrt{2 π} σ_{00}} e^{- \frac{{(y - v_{01})}^{2}}{{2 σ}_{01}^{2}}})}

变量y是读出的单元电压。变量v₁₁、v₁₀、v₀₁和v₀₀分别是图1和2中单元电压范围100、200上示出的电压V₁₁、V₁₀、V₀₁和V₀₀。变量σ₁₁、σ₁₀、σ₀₁，和σ₀₀分别是电压V₁₁、V₁₀、V₀₁和V₀₀的分布函数的标准差。

结果发生逻辑630对MSB进行量化。量化是将诸如存储单元640的电压电平之类的连续范围的值近似成一组离散的符号或值的过程。在数字信号处理中，通过将连续范围的值近似成一组离散的符号或整数值来量化多维信号。相反，离散信号无需量化。

在一个实施例中，访问逻辑610读取存储单元640的电压电平。结果发生逻辑630将电压电平量化成量化值以产生量化值。然后，结果发生逻辑630生成作为量化值的函数的对数似然比(LLR)。结果发生逻辑630用译码器来实现，以将LLR转换成特定比特。

在另一实施例中，结果发生逻辑630可将比特值量化成非二进制数。装置600可用比特译码逻辑来实现，以将作为非二进制量化值的比特值译码成二进制值。

例如，采样器可采用存储器640的电压的另一采样。比特译码逻辑可将模拟电压采样量化成二进制值。比特译码逻辑可以是一次译码多于一比特的turbo译码器或低密度奇偶校验(LDPC)译码器。例如，LDPC译码器可使用LDPC算法来校正八比特数据中的比特差错。比特译码逻辑可利用其他差错校正方法来校正差错并可使用奇偶比特来校正差错。

在一个实施例中，控制逻辑被配置成控制结果发生逻辑630以确定存储页面的一页数据值。比特值表示该页数据值的一个比特。页面可以是从闪存单元库中读取的一个比特串。该比特串可对应于与字线相关联的比特的串。例如，第一页面可包含4096(4K)比特数据。比特值表示第一页面中这4096个比特之一。其他4096比特与装置600如何确定比特值相类似地被并行确定。

在一个实施例中，装置600可通过生成不同的分数参考电压对的分数电压发生器610来与其他比特值相独立地确定第二比特。访问逻辑620将不同的分数参考电压对与存储单元640的阈值电压相比较。在一个示例中，第二对分数参考电压可对应于图2的分数参考电压对V’_x，V’_1-x和V”_x，V”_1-x。通过将存储单元640的电压电平与不同的分数参考电压对相比较，对应于第二页面的第二值被从存储单元640读取。结果发生逻辑630可被配置成量化第二值以产生第二量化比特值。结果发生逻辑630可基于第二量化比特值创建第二LLR值。第二LLR值可以被如上所述的软译码器转换成实际的比特值。

图7例示了与访问存储单元中的比特数据相关联的方法700的一个实施例。方法700在不比较积分参考电压的情况下通过比较分数参考电压并确定比特值改进了对多比特存储单元的读取。存储单元可以是多电平单元(MLC)。分数参考电压对已在上面参考图2、5和6进行了讨论。方法700可以在闪存芯片中实现。该方法可以硬件(例如芯片)、软件或硬件和软件的结合的形式来实现。

方法700在710处将存储单元阈值电压与一对分数参考电压(分数参考电压对)作比较以产生比较结果。存储单元将一个或多个比特值存储为存储单元阈值电压。该比较可以使用比较器来进行。比较器通过将分数参考电压施加到存储单元中晶体管的栅极来比较电压电平与第一参考电压。当漏极到源极电流在晶体管中流动时，电压电平小于分数参考电压。其他分数参考电压可以被施加到存储单元以生成其他比较结果。

在720处确定生成存储单元中表示的比特值。在720处，该确定至少部分地基于比较结果而不使用积分参考电压。该比特值可以通过首先根据如上面所讨论的表1和2生成量化比特值来确定。如下面所讨论的，量化比特值可以被转换成对数似然比(LLR)并被发送到软译码器。软译码器将至少部分地基于量化值来确定存储单元阈值电压所表示的比特值。

图8例示了与访问存储单元中的比特数据相关联的方法800的一个实施例。方法800在不比较积分参考电压的情况下通过比较分数参考电压并确定比特值改进了对存储比特的存储单元的读取。方法800可使用硬件(例如芯片)、存储器上存储的可执行指令或硬件与指令的结合来实现。

方法800在810处将存储单元阈值电压与一对分数参考电压作比较以产生比较结果。在820处生成比特值的量化值。在一个实施例中，比特值被量化成(V₁₁+V₁₀)/2、(V_x+V_1-x)/2和(V₀₀+V₀₁)/2这三个值之一。值V_x和V_1-x是分数参考电压对的电压值。单元电压可根据上面讨论的表1来量化。当存储单元是两比特多电平单元(MLC)时，比特值可根据上面讨论的表2来量化。比特值可用本领域普通技术人员理解的其他方式来量化。

量化比特值可以在830处被转换成对数似然比。LLR对应于存储单元阈值电压并与比特值相关联。LLR可以是某个值已作为第一值被存储到存储单元上的概率。对于在一个单元中存储两比特数据的存储单元，一个存储电压将表示MSB和LSB。LSB和MSB的LLR根据下式来计算：

{LLR}_{LSB} = \frac{\log (\frac{1}{\sqrt{2 π} σ_{11}} e^{- \frac{{(y - v_{11})}^{2}}{{2 σ}_{11}^{2}}} + \frac{1}{\sqrt{2 π} σ_{01}} e^{- \frac{{(y - v_{01})}^{2}}{{2 σ}_{01}^{2}}})}{\log (\frac{1}{\sqrt{2 π} σ_{10}} e^{- \frac{{(y - v_{10})}^{2}}{{2 σ}_{10}^{2}}} + \frac{1}{\sqrt{2 π} σ_{00}} e^{- \frac{{(y - v_{00})}^{2}}{{2 σ}_{00}^{2}}})}

和

LL R_{MSB} = \frac{\log (\frac{1}{\sqrt{2 π} σ_{11}} e^{- \frac{{(y - v_{11})}^{2}}{{2 σ_{11}}^{2}}} + \frac{1}{\sqrt{2 π} σ_{10}} e^{- \frac{{(y - v_{10})}^{2}}{2 {σ_{10}}^{2}}})}{\log (\frac{1}{\sqrt{2 π} σ_{10}} e^{- \frac{{(y - v_{00})}^{2}}{{2 σ}_{00}^{2}}} + \frac{1}{\sqrt{2 π} σ_{00}} e^{- \frac{{(y - v_{01})}^{2}}{{2 σ}_{01}^{2}}})}

LLR_MSB和LLR_LSB的值分别是第一比特值和第二比特值的LLR值。变量y是单元电压。变量v₁₁、v₁₀、v₀₀和v₀₁分别是中心电压V₁₁、V₁₀、V₀₀和V₀₁，如图1和2中单元电压范围100、200上所示。变量σ₁₁、σ₁₀、σ₀₁和σ₀₀分别是电压V₁₁、V₁₀、V₀₁和V₀₀的分布函数。

方法800在840处将LLR发送到软译码器。软译码器将实际的第一比特值确定为LLR的函数。软译码器可以是至少部份地基于LLR来确定第一比特值的turbo译码器或低密度奇偶校验(LDPC)译码器。如上所述，软译码器至少部份地基于LLR、其他MLC比特值和差错校正算法来确定实际的第一比特值。

在另一实施例中，在850处生成存储器的页面。比特值表示存储器页面的比特之一。存储器的一个页面可以是4096比特数据并可对应于闪存阵列中的一位线的数据。存储器页面的其他比特可以与其他MLC的其他比特值相关联。其他比特值可以与所述比特值相类似地被确定。存储器的页面可以是其他大小，具有不同于4096比特数目的比特。存储器页面的大小取决于存储单元阵列的构造以及其他标准。

将意识到，在一个实施例中，本文的方法可以作为计算机可读介质上包含并存储的计算机可执行指令来实现。当被机器(例如处理器、设备)执行时，该指令导致机器执行本文的方法及其等同物。所述方法还可以用电路来实现。

图9例示了可以实现本文描述的示例系统、方法和等同物的示例计算机900。示例计算机900包含处理器910、存储器920和可操作地通过总线940连接的输入/输出端口930。在一个示例中，计算机900包含存储器访问逻辑950以访问存储单元中的一个或多个比特。存储器访问逻辑950被配置成通过比较存储单元电压与分数参考电压来确定存储单元中的一个或多个比特。存储器访问逻辑950被配置成与可被存储在存储单元中的其他比特相独立地访问存储单元中的一个比特。

存储器访问逻辑950提供用于选择性地访问闪存、固态存储器、存储器920或另一存储器的存储单元中的数据的手段(例如，硬件、存储的软件和固件)。存储器访问逻辑950可以与装置500、600以及/或者它们的特征的组合相类似地实现。存储器访问逻辑950可以包括例如作为ASIC或其他类型的电路来实现的逻辑。

一般在描述计算机900的示例配置时，处理器910可以是各种各样的处理器，包括双微处理器及多处理器结构。存储器920可包括易失性存储器和/或非易失性存储器。非易失性存储器例如可包括只读存储器(ROM)、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)等。易失性存储器例如可包括随机存取存储器(RAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等。

盘960可以经由例如输入/输出接口(例如，卡、设备)970和输入/输出端口930可操作地连接到计算机900。盘960例如可以是磁盘驱动器、固态盘驱动器、软盘驱动器、磁带驱动器、Zip驱动器、闪存卡、记忆棒等。另外，盘960可以是致密盘只读存储器(CD-ROM)驱动器、可记录致密盘(CD-R)驱动器、可改写致密盘(CD-RW)驱动器、数字视频盘只读存储器(DVD ROM)等。存储器920例如可以存储过程980和/或数据990。盘960和/或存储器920可以存储控制和分配计算机900的资源的操作系统。

总线940可以是单一内部总线互连结构和/或其他总线或格状结构。虽然例示了单一总线，但是将理解，计算机900可使用其他总线(例如，外围组件互连专线(PCIE)、1394、通用串行总线(USB)、以太网)与各种设备、逻辑和外设通信。总线940可以是例如包括存储器总线、存储器控制器、外围总线、外部总线、纵横开关和/或逻辑总线在内的各种类型。

计算机900可经由包括存储器访问逻辑950的输入/输出(I/O)接口970和输入/输出端口930来与输入/输出设备进行交互。输入/输出设备例如可以是键盘、麦克风、点选设备、摄录机、视频卡、显示器、盘960、网络设备999等。输入/输出端口930例如可包括串行端口、并行端口、USB端口。

计算机900可以在网络环境下操作，因此可以经由I/O接口970和/或其他I/O端口930连接到网络设备999。通过网络设备999，计算机900可与网络进行交互。通过网络，计算机900可逻辑地连接到远程计算机。计算机900可与之交互的网络包括但不限于局域网(LAN)、宽带局域网(WLAN)、广域网(WAN)和其他网络。

虽然已通过描述示例例示了示例系统、方法等，并且已通过大量细节描述了这些示例，但是申请人的意图不是将权利要求的范围约束或以任何方式限制在这些细节上。当然，不可能为了描述本文记载的系统、方法等而描述每个可想到的组件或方法的组合。因此，本发明不限于所示出和描述的特定细节、代表性装置和说明性示例。因此，本申请希望涵盖落入权利要求范围内的变更、修改和替代。

Claims

1.一种用于使用分数参考电压来访问存储器的装置，包括：

比较模块，被配置成将存储单元的阈值电压与至少一对分数参考电压相比较以生成比较结果；以及

读取模块，被配置成至少部分地基于所述比较结果来确定所述存储单元的比特值，

其中所述装置在所述阈值电压是可靠电压时以及在所述阈值电压是不可靠电压时不使用积分参考电压来确定所述比特值。

2.根据权利要求1所述的装置，其中所述比较模块被配置成生成包含第一参考电压和第二参考电压的所述至少一对分数参考电压，其中所述比特值对应于第一值和第二值之一，其中第一阈值电压范围中的阈值电压与所述第一值相关联，第二阈值电压范围中的阈值电压与所述第二值相关联，并且其中所述第一阈值电压范围和所述第二阈值电压范围不重叠。

3.根据权利要求1所述的装置，其中所述存储单元是以下各项中的一项：存储一比特数据的单电平单元SLC，存储两比特数据或更多比特数据的多电平单元MLC，并且其中所述比较模块被配置为在所述阈值电压是不可靠电压时将所述阈值电压与仅一对分数参考电压相比较。

4.根据权利要求1所述的装置，其中所述比较模块被配置成生成包含第一参考电压的所述至少一对分数参考电压，其中所述比较模块用于通过将所述第一参考电压施加到所述存储单元中晶体管的栅极以确定电流是否在所述晶体管中流动，来比较所述存储单元的所述阈值电压与所述第一参考电压，并且其中当漏极到源极电流在所述晶体管中流动时，所述比较模块确定所述阈值电压小于所述第一参考电压。

5.根据权利要求1所述的装置，其中所述存储单元是同时被访问的一字线的存储单元中的一个单元，其中所述字线的存储单元被访问以读取一字线的数据，并且其中所述字线的数据被用差错校正码ECC进行编码。

6.根据权利要求1所述的装置，其中所述读取模块用于确定作为这样的字线数据的一部分的存储单元的比特值，所述字线数据被与软译码器相关联的差错校正码ECC译码器译码，所述软译码器是低密度奇偶校验LDPC译码器或turbo译码器之一。

7.根据权利要求1所述的装置，其中所述装置被配置成读取存储被格雷编码的比特值的存储单元。

8.根据权利要求1所述的装置，其中所述至少一对分数参考电压包含小于第二参考电压的第一参考电压。

9.根据权利要求1所述的装置，其中所述至少一对分数参考电压将整个单元阈值电压范围划分成多个不重叠的电压范围，并且其中所述读取模块被配置成基于所述比较结果来确定量化值。

10.一种用于使用分数参考电压来访问存储器的方法，包括：

将存储单元阈值电压与一对分数参考电压相比较以生成比较结果；以及

至少部分地基于所述比较结果来确定存储单元中表示的比特值，

其中确定所述存储单元中表示的所述比特值包括在所述存储单元阈值电压是可靠电压时以及在所述存储单元阈值电压是不可靠电压时不使用积分参考电压来确定所述比特值。

11.根据权利要求10所述的方法，还包括：

生成存储器的页面，其中所述比特值与所述存储器的页面相关联；以及

将所述存储器的页面转发到向所述存储器的页面请求数据的请求模块。

12.根据权利要求10所述的方法，其中不同的存储器值对应于不同的不重叠的多个存储单元阈值电压范围，并且其中所述一对分数参考电压包含第一参考电压和第二参考电压，所述第一参考电压和第二参考电压是位于不同的存储单元阈值电压范围中的不同电压值，并且确定所述比特值是至少部分地基于所述多个存储单元阈值电压范围的。

13.根据权利要求10所述的方法，还包括：

生成与所述存储单元阈值电压相对应的对数似然比LLR，其中所述对数似然比与所述比特值相关联，并且

其中在所述存储单元阈值电压是不可靠电压时将所述存储单元阈值电压与仅一对分数参考电压相比较。

14.根据权利要求13所述的方法，其中确定比特值还包括：

将所述对数似然比发送到软译码器，其中所述软译码器至少部分地将所述比特值确定为所述对数似然比的函数。

15.根据权利要求10所述的方法，还包括：

控制所述存储单元将所述存储单元阈值电压与至少一个次要分数参考电压对进行比较，以确定所述存储单元中表示的第二比特值，其中所述比特值和所述第二比特值表示可以独立地使用不同的分数参考电压对来确定的不同字线的数据的比特值。

16.一种用于使用分数参考电压来访问存储器的装置，包括：

分数电压发生器，被配置成生成一对分数参考电压；

访问模块，被配置成确定与闪存相关的存储单元中表示的电压值，其中所述访问模块用于通过比较所述存储单元的电压电平和所述一对分数参考电压来确定所述电压值，并且其中所述访问模块用于生成作为所述电压值的函数的对数似然比LLR；以及

结果发生模块，被配置成至少部分地基于所述对数似然比来产生比特值，

其中所述访问模块在所述电压电平是可靠电压时以及在所述电压电平是不可靠电压时不使用积分参考电压来确定所述电压值。

17.根据权利要求16所述的装置，其中所述存储单元的比特值之间的边界对应于积分参考电压，并且其中所述一对分数参考电压的电压值是不同于所述积分参考电压的电压值，并且其中所述访问模块在所述电压电平是不可靠电压时将所述电压电平与仅一对分数参考电压相比较。

18.根据权利要求16所述的装置，其中所述结果发生模块用于量化所述存储单元的电压值以产生量化电压，并且其中所述结果发生模块用于至少部分地基于所述量化电压生成所述比特值。

19.根据权利要求16所述的装置，其中闪存单元是以下各项中的一项：存储一比特数据的单电平单元SLC，存储两比特数据或更多比特数据的多电平单元MLC。