CN101657748B - 光耦合器封装 - Google Patents

光耦合器封装 Download PDF

Info

Publication number
CN101657748B
CN101657748B CN2008800116689A CN200880011668A CN101657748B CN 101657748 B CN101657748 B CN 101657748B CN 2008800116689 A CN2008800116689 A CN 2008800116689A CN 200880011668 A CN200880011668 A CN 200880011668A CN 101657748 B CN101657748 B CN 101657748B
Authority
CN
China
Prior art keywords
substrate
optical
lead frame
transmitting set
moulding compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008800116689A
Other languages
English (en)
Other versions
CN101657748A (zh
Inventor
崔伦华
权容锡
M·C·Y·基尼奥内斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of CN101657748A publication Critical patent/CN101657748A/zh
Application granted granted Critical
Publication of CN101657748B publication Critical patent/CN101657748B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

公开了一种方法。该方法包括用引线框和模塑料形成一个基片。模塑料填充引线框的内部空间并且形成一个坝结构。一个光发射器和一个光接收器安置于基片上。在光发射器和光接收器之间形成透光介质。

Description

光耦合器封装
相关申请参照
无
发明背景
光耦合器封装包含至少一个光发射器，该光发射器通过透光介质光耦合到光接收器。这种结构准许将信息从一个包含该光发射器的电路传递到另一个包含该光接收器的电路。在这两个电路之间保持高度电隔离。因为信息是横跨绝缘空隙以光的形式来传递的，所以传递是单向的。例如，光接收器不能改变包含该光发射器的电路的操作。该特征是重要的，例如因为发射器可以是使用微处理器或逻辑门由低电压电路驱动的，而输出光接收器可以是高电压DC或AC负载电路的一部分。这种光隔离还防止由相对恶劣的输出电路对输入电路所造成的损坏。
一种常见的光耦合器封装形式是双列直插式封装或DIP。这种封装广泛用于收容(house)集成电路，并且也用于常规的光耦合器。普遍制造的各种形式光耦合器DIP封装具有4，6，8或16个引脚。
图1(a)示出了改进的光耦合器封装。图1(a)示出了光耦合器封装900的透视图。其包括基片902和包含透光介质的“团形顶”906。团形顶906覆盖住上述的光发射器和光接收器，这样将他们与外部环境隔离。焊接球904位于基片902上并且将团形顶906包围。在使用中，将光耦合器封装翻转过来并安装到印刷电路板或类似器件上。
尽管图1(a)示出的封装900是有效的，但是如图1(b)中间体封装结构901所示，在制造过程中可能出现的一个问题是团形顶906可能会向焊区905侵溢，而焊接球904(如图1(a)所示)当位于焊区905之上。团形顶906通常以液态或者半固态形式沉积在的基片902上，然后使其固化。未固化的团形顶906在其固化之前可以流动，而且可能会流到焊区905上。如果发生这种情况，将无法将焊接球904焊接至焊区905上，因此需要对中间体封装结构重新加工。
可以在基片上单独沉积一个坝结构以便在团形顶906成型过程中界定其范围。然而，这需要额外的步骤并且增加了最终成型的封装的成本。并且这种坝仅仅是在团形顶906的成型过程中阻止溢流。而坝没有任何其他功能。
本发明的各个实施方式单独地或共同地解决这些和其它问题。
发明内容
本发明涉及光耦合器封装及其制造方法。
本发明的一个实施方式涉及一种方法。该方法包括用引线框和模塑料形成基片。模塑料填充引线框的内部空间并且形成一个坝结构。在基片上安装光发射器和光接收器。在光发射器和光接收器之间形成透光介质。
本发明的另一个实施方式涉及一种包括基片的光耦合器的封装，其中的基片包括引线框和模塑料。模塑料填充引线框的间隙并且形成一个坝结构。所述坝结构与填充引线框间隙的模塑料的至少一部分是一体的。在基片上安装有光发射器和光接收器。在光发射器和光接收器之间设有透光介质。
本发明的另一个实施方式涉及一种包括基片和坝结构的光耦合器封装，其中的基片包括引线框和塑型复合物，其中所述塑封料填充引线框的间隙，其中的坝结构界定器件安装区域。在基片上安装有光发射器和光接收器。在光发射器和光接收器之间设有透光介质，基片上有多个导电结构。各个导电结构与坝结构有接触。
在下文中进一步详细描述这些和其它实施方式。
附图说明
图1(a)示出一种光耦合器封装的俯视透视图。
图1(b)示出了一种带有侵溢团形顶的光耦合器封装中间体的平面图。
图2(a)示出了根据本发明一实施方式的光耦合器封装的透视图，其中示出了封装中的器件。
图2(b)示出了图2(a)示出的光耦合器封装的俯视透视图。未示出封装中的器件。
图2(c)示出了将图2(b)示出的将光耦合器封装翻转的视图。
图3(a)示出了引线框和塑型复合物。
图3(b)示出了预成型基片的侧俯视图。
图3(c)示出了预成型基片的侧仰视图。
图4(a)-(e)分别示出了成型中的光耦合器封装。
图4(f)示出了图(e)示出的光耦合器封装的侧面横截面图。
图5(a)示出了引线框的俯视平面图。
图5(b)示出了预成型基片的俯视平面图。
图5(c)示出了5(b)示出的预成型基片的侧面横截面图。
图5(d)示出了安装好器件和形成金属焊线之后的光耦合器封装俯视图。
图5(e)示出了在预成型基片上安装了器件之后的光耦合器封装俯视图。
图5(f)示出了根据本发明一实施方式的光耦合器封装的侧面横截面图。该光耦合器封装的引线框无需进行局部蚀刻。
图6(a)-(e)示出了其它光耦合器封装实施方式的侧面横截面图。
图7(a)示出了预成型基片的仰视透视图。
图7(b)示出了使用了图7(a)中的预成型基片并安装于印刷电路板上的光耦合器封装的仰视透视图。
图8示出了另一光耦合器封装的侧面横截面图。
图9(a)-(c)示出了使用包含两组成型模具的成型工具的成型过程示意图。
在上述图中，相同的附图标记指代相同的部件，对于某些部件不做重复描述。
具体实施方式
本发明涉及光耦合器封装。每个光耦合器封装可以包括光发射器(例如，发光二极管)和光接收器(例如，光电二极管)。光接收器和光发射器可以安装于包括引线框和成型材料的预成型基片上，金属焊线在器件和基片之间形成，然后光接收器和光发射器被覆盖以一种透光耦合凝胶和不透明、高反射率的环氧基聚合物。
诸如控制芯片等逻辑器件也可以置于基于引线框的基片上，并且也可以位于光耦合器封装中。此外，包括诸如带有槽栅和不带有槽栅的功率MOSFET等MOSFET(金属氧化物半导体场效应晶体管)在内的芯片可以置于基片上并在该封装中。这种芯片或器件可以置于基片上，并且可以电耦合到诸如光发射器和光接收器等组件。
图2(a)示出了根据本发明一实施方式的光耦合器封装100。为了便于参考，图2(a)中的光耦合器封装100的视图被表征为俯视透视图。封装100最后将翻转并安装于电路板(未在图中示出)上，这样当封装100安装于电路板上时，在图中示出的封装100部分为其仰视图。
光耦合器封装100包括预成型基片10。该基片包括引线框1和涂覆于引线框1上的模塑料2。引线框1可以包括管芯附着区域，两个或更多个包括光接收器和光发射器在内的器件可被置于该区域。两个或更多个引线可以从该芯片附着区域中引伸出来，并且可以形成引线框的各个接线端。术语“引线框”包括可能已经处理过(例如，通过蚀刻)或未经处理的引线框结构。
引线框1可以包括任何合适的金属，并且可以具有任何合适的厚度。例如，较佳的是高机械强度的铜合金。引线框1可以在蚀刻或非蚀刻区域中具有约0.2毫米((8密耳)或更小的厚度。对于本领域技术人员而言，许多蚀刻工艺都是已知的。引线框1也可以包括诸如Ni，Pd，Au或Ag等镀层。在本实施方式中，引线框1经部分蚀刻。
基片10中的塑型复合物2构成了基片10的主体。塑型复合物填充了引线框1的各种间隙和部分蚀刻或半蚀刻的区域。模塑料2可以包括聚合物型和/或复合型材料，需要或不需要后成型固化(post mold curing)皆可。这些材料可以包含环氧树脂、硬化剂、弹性体、非磷阻燃剂、润滑油、二氧化硅填充剂等。这些材料可以具有均衡的粒子大小，以确保完全填充引线框1的半蚀刻区域。这些材料也可以包含足够量的碳黑颜料，以便有更好的激光标记对比度。模塑料2其余的组成材料可以被用来防止基片扭曲变形。
如图2(a)-(c)中示出，预成型基片10可以是“双侧塑型”结构，因为预成型基片10的上下两个表面都覆盖有模塑料2。
光发射器3(例如，由AlGaAs制成的发光二极管LED管芯)安装于基片10上。当对光耦合器施加正向电流时，光发射器3产生光子，导致管芯3中的P-N结发射光。可以使用高度为9密尔或更小的LED。
在某些情况下，光接收器4(例如，硅光电晶体管)也安装于基片10上。光接收器4探测光发射器3发射的光子并将其转换为电子，在光耦合器封装100的输出端产生电流。在某些实施方式中光接收器4的高度为8密尔或更小。
管芯附着材料(未在图中示出)可以将光发射器3和光接收器4的背面分别焊接到基片10上指定的管芯附着焊区。管芯附着材料可以是任何导电焊接材料。示例包括银填充环氧树脂、软焊料等。
金属焊线5将光发射器3和光接收器4的接线端连接到基片10上引线框1的指定管芯附着区。金属焊线5包括任何合适的金属-金、铜、铝、或这些金属的掺杂形式和合金等。
用无暇透光凝胶(例如硅或透明环氧树脂)将金属焊线连接的光接收器和光发射器组合件耦合到一起。耦合凝胶6的透光性使光发射器3发射的光有效地向光接收器4传递。耦合凝胶6覆盖了整个的金属焊线连接的管芯组合件，并且形成近似半球形的顶，使出射光有最大的透射率。
在金属焊线连接的光发射器3和光接收器4组合件上的透光半球顶6，可以覆盖有一层白色反射涂层7(例如，白色环氧团形顶涂层)。白色反射涂层7将发射光限制在半球形顶内。涂层7与球形顶形状吻合，可以完全覆盖无暇透明耦合凝胶6(或者透光材料)。涂层以粘合的形式将球形顶密封。在本发明的一些实施方式中，涂层7的最小厚度大约为0.2mm。
如图2(a)所示，在所示的示例中，光耦合器封装100具有4个焊接球8，这4个焊接球位于基片10的四角。焊接球可以包括任何合适的金属，包括Pb-Sn合金、或如SnAgCu或InSb无铅焊料在内。尽管详细描述了焊接球，但是也可以换用诸如铜柱等其它导电结构(例如，预先成型的或电镀的)。这些导电结构的高度大于封装100中光接收器4和光发射器3的高度，以便进行倒装法安装。
图2(a)和图2(b)所示的封装100处于“正面向下”(dead bug)状态，而图2(c)所示的安装于电路板的封装100处于“正面向上”(live bug)状态。
图2(b)所示的模塑料2包括外表面2(b)，其露出导电焊区(未示出)并且基本上与导电焊区共平面。在本例中，封装100的四个角上各有一个外表面2(b)，它们至少部分地确定出坝结构2(a)。坝结构2(a)环绕着光发射器3和光接收器4的安装区，并且限定耦合凝胶6的范围，使耦合凝胶6不会向用来安置焊接球8的导电焊区流动。坝结构2(a)的边沿支撑焊接球8，以便将焊接球8锚定于基片10上。形成坝结构2(a)的模塑料2与引线框1间隙中的其它模塑料2部分是一个整体。
图3(a)示出了蚀刻引线框1和成型前的模塑料15的透视图。蚀刻引线框1包括蚀刻区1(b)，蚀刻区限定出安装焊接球的导电焊区1(a)。用于器件和金属焊线的其他导电焊区1(c)在引线框1的内部。引线框1不同部分之间存在间隙1(d)。在一个实施例中，引线框1厚度可以是0.25mm，可以是镀有NiPdAu的蚀刻铜合金引线框。
图3(b)示出了基片10的俯视透视图。如图所示，模塑料2的表面2(b)与导电焊区1(a)基本上共平面。在本例中，有四个导电焊区1(a)，每个角上一个。坝结构2(a)可以环绕着一个安装器件(例如上述光发射器3和光接收器4)的器件安装区16。坝结构2(a)的厚度可以比外表面2(b)厚0.10mm，而基片10的厚度大约为0.45mm。在本例中，坝结构2(a)的连续内部边沿为环形。在其他的实施例中，坝结构可以是不连续的。
图3(c)示出了基片10的底面。在某些实施方式中，基片10底部的塑型(overmold)厚度(即引线框1底面上的模塑料的厚度)可以大约为0.10mm或更小。
可以通过任何合适的方法成型基片10。在优选的实施方式中，使用包括两个成型模具的成型工具。图9(a)-(c)示出了使用包括两组成型模具的成型工具的成型过程示意图。这种类型的成型工具可以用来成型这里所述任何预成型基片。
图9(a)示出了一组压钳在引线框1各个部分上的成型模具55(a)和55(b)。模塑料的前体2’可以成型在引线框1周围，并且可以是部分凝固的。如图9(b)所示，在一段时间之后，可以收回一个成型模具55(b)，其之前所压钳的位置可以填充进模塑料2。如图9(c)所示，在模塑料2完全固化后，可以收回另一个成型模具55(a)，这样就形成了基片10。
图4(a)-(e)分别示出了在基片10形成后形成光耦合器封装的过程。
参照图4(a)，在获得基片10后，光发射器3和光接收器4安装到基片10上的导电焊区。可以采用任何合适的粘合剂(例如导电的或者不导电的环氧树脂或者焊料)来安装光发射器3和光接收器4。如果使用环氧树脂则需要将其固化。
参照图4(b)，在光发射器3和光接收器4安装到基片10之后，可以在光发射器3与其周围的导电焊区之间以及光接收器4与其周围的导电焊区之间形成金属焊线5。可以用热超声或超声波引线结合工艺，或者其他合适的引线结合工艺。同样，也可以用导电针或者类似器件代替金属焊线。
参照图4(c)，在基片10上涂覆耦合凝胶6。当将其涂覆到基片10上时，耦合凝胶6能够流动，但是由坝2(a)将其限定在基片10上预设的区域内。在凝胶6涂覆好后，可将其固化。
参照图4(d)，在耦合凝胶6上形成团形顶涂层7。团形顶涂层7可以用任何合适的涂覆和固化方法形成。
参照图4(e)，在形成团形顶涂层7之后，可以执行熔融、焊球附着、重熔过程。其结果是，焊球附着到基片上，并且与坝结构2(a)相接触。此后即形成了封装100。如果封装100是封装阵列，则可以执行一些额外过程，包括刀片锯切、测试、标记和TNR。
图4(f)示出了如图4(e)所示的封装100的侧面横截面图。为了视图简单，在图4(f)中未示出金属焊线5。
图5(a)示出了根据本发明的另一个实施方式的引线框1的俯视平面图。如同图3(a)所示，在第一、第二、第三、第四引线框部分1(g)-1到1(g)-4之间有三个间隙。与图5(a)示出的引线框1不同，在本实施方式中，引线框1未经部分蚀刻(例如半蚀刻)，或者至少是上面安置焊接球和/或器件的导电焊区并非通过部分蚀刻来形成。如图所示，引线框1可以通过仅仅压制法形成，蚀刻或者不蚀刻皆可。
图5(a)示出若干系杆(tie bar)1(i)。这些系杆1(i)可以用来将引线框1连接到引线框阵列中的其它引线框，这样可以并行生产出许多个封装。
图5(b)示出了成型后的预成型基片10的俯视平面图。如图所示，模塑料2涂覆在引线框1上。在模塑料2中形成一个第一窗口2(f)和多个第二窗口2(e)，并暴露出各个确定第一导电焊区和第二导电焊区1(g)-1’、1(g)-2’、1(g)-3’、1(g)-4’和1(h)的导电表面。第一导电焊区1(g)-1’、1(g)-2’、1(g)-3’、1(g)-4’可以作为器件安装区域或者金属引线连接焊区。第二导电焊区1(h)可以作为连接诸如焊接球等导电结构的焊区。在本例中，根据本发明的一个实施方式，形成第一窗口2(f)和各个第二窗口2(e)的模塑料2的部分可以形成坝结构2(a)。
图5(c)示出了5(b)所示基片沿图5(b)中的5(b)-5(b)线的侧面横截面图。如图5(c)所示，引线框1的边沿涂覆了模塑料2边沿部分2(h)。边沿部分2(h)的优点在于将模塑料2锁定到引线框1上，由此减少了模塑料2与引线框1分离的危险。
如图5(d)所示，可以通过管芯附着工艺(如上所述)将光发射器3和光接收器4附着到导电焊区1(g)-1’至1(g)-3’。金属引线接合法(如上所述)也可以用来形成光发射器3和导电焊区1(g)-4’之间、光接收器4和导电焊区1(g)-2’之间的引线连接(wirebond)。
如图5(e)和图5(f)所示，焊接球8可以沉积在由坝结构2(a)所界定的导电焊区1(h)。如图5(f)所示，焊接球与形成第二窗口2(e)的坝结构2(a)的内部边沿接触。此后，可以在第一窗口2(f)中形成耦合胶和团形顶涂层结构66(如上所述)。坝结构2(a)的构形可以避免结构66中的耦合胶和团形顶涂层到达焊接球8或者安装焊接球8的导电焊区1(h)。
参照图5(f)，引线框1的示例性厚度t3大约为8密尔。形成坝结构2(a)的前侧涂层厚度t1可以大约为50微米，后侧涂层厚度t2也可以大约为50微米。
图6(a)所示的实施方式与图5(f)所示的实施方式类似，并且相同的附图标记指代相同的部件。然而，图6(a)中，引线框1在引线框1的外边沿包括一个部分蚀刻区域1(b)。这样焊接球8就不需要外部坝结构支撑了。如图所示，坝结构2(a)的构造可以使得仅仅焊接球8内侧部与坝结构2(a)接触，并且没有坝结构的外侧部与焊接球接触。
图6(b)示出另一个与图6(a)所示实施方式类似的实施方式，但在基片10底部形成另一窗口14，在基片10上与安装光发射器3和光接收器4相对的侧面暴露出焊区1(i)。所暴露的焊区1(i)可以用来提供与引线框1的导电连接，或者窗口14可以填充灌注材料。
图6(c)示出与图5(f)所示实施方式类似的另一个实施方式，但也包括一个窗口14并暴露出焊区1(i)。
图6(d)示出一个与图6(b)所示实施方式类似的实施方式，但在上述窗口14中填充了灌注材料15。灌注材料15可以包括与模塑料相类似的材料。或者，灌注材料15可以包括一种热传导系数比模塑料2高，或者绝缘强度与模塑料2相同的材料。
图6(e)示出一个与图6(c)所示实施方式类似的实施方式，但是在上述窗口14中填充了灌注材料15。灌注材料15可以包括与模塑料类似的材料。或者，灌注材料15可以包括一种热传导系数比模塑料2高或者绝缘强度与模塑料2相同的材料。
图7(a)示出了带有窗口14和暴露的焊区1(i)的基片的仰视透视图。模塑料的边界2(k)确定了窗口14。图7(b)示出填充了灌注材料15的窗口14。所示封装100安装于电路板90(电路板90中的电路线未示出)上，可构成一个电气组合件92。
图8示出了本发明的另一实施方式的侧面横截面图。在本实施方式中，涂料22涂覆预成型基片10的背面。与上述灌注材料15相似，涂料可以比上述模塑料2提供更好的热传递率。如同上述实施方式，引线框1上设置坝结构2(a)。然而，在某些实施方式中，坝结构2(a)并不是必要的，也可以在封装100中省略掉。
可以将上述封装安装于例如电路板等基片上构成电气组合件。这样的电气组合件可以用在诸如电源系统、服务器等系统中。
本发明的实施方式有许多优点。第一，如上所述，一些实施方式包括在预成型基片的正面和背面都塑型(overmolded)的。基片可以用成型模具制造，所不需要用上封带覆盖引线框。这种方法降低了分层的风险，因为封带上的粘合剂并不会与引线框接触。第二，本发明的实施方式采用的坝结构可以防止团形顶材料侵溢到焊接球附着区域。第三，因为坝结构起到锚固焊接球的作用，改善了焊接球的附着性。第四，由于引线框的正面和背面都涂覆有成型材料和/或灌注材料，预成型基片中的热应力得到平衡。此外，在引线框的正面和背面都涂覆可以减少在重熔过程中由于热量失配带来的翘曲变化。第五，本发明的实施方式允许有暴露的金属背面，必要时可以在该面上覆盖灌注材料。第六，压制的引线框和蚀刻的引线框都可以使用。第七，本发明的实施方式可以采用封装锯切法或者冲切分割法。
注意，本发明并不局限于上述较佳的实施方式，并且很明显，在本发明的精神和范围之内，本领域的技术人员可以完成各种变化和修改。此外，本发明的任何一个或多个实施方式都可以在不背离本发明的精神和范围的情况下而与本发明的一个或多个实施方式相结合。例如，尽管上述的封装带有一个光发射器、一个光接收器、5个以下的导电结构(例如，焊接球)，但本发明的实施方式可以有更多或者更少的上述器件。
涉及顶部、底部等时，都是指图中所示的各种器件的方位，并不是指实际应用中这些器件的绝对位置。
任何引述“一个”、“一”、“该”，其含义是“一个或多个”，除非已特别做出相反指示。

Claims (24)

1.一种用于形成光耦合器封装的方法，包括：
形成包括引线框和模塑料的基片，其中所述模塑料填充所述引线框的内部空间并且形成一个坝结构，所述坝结构与填充引线框内部空间的模塑料的至少一部分是一体的且该两者由相同材料组成；
在所述基片上安装光发射器；
在所述基片上安装光接收器；以及
在光发射器和光接收器之间形成透光介质，其中所述透光介质被所述坝结构限定在所述基片上预设的区域内。
2.如权利要求1所述的方法，其特征在于，形成所述基片包括：
将所述引线框置于带有第一成型模具和第二成型模具的成型工具中；
在成型模具之间提供模塑料前体；
部分凝固所述模塑料；
之后收回所述第一成型模具；
然后使所述模塑料凝固；以及
之后收回所述第二成型模具。
3.如权利要求1所述的方法，其特征在于，所述坝结构有连续的内部边沿。
4.如权利要求1所述的方法，进一步包括将所述光发射器和光接收器金属引线连到基片中的引线框上。
5.如权利要求1所述的方法，其特征在于，所述引线框包括由模塑料中的窗口确定出的焊区，所述方法进一步包括：
在所述焊区上沉积导电结构。
6.如权利要求5所述的方法，其特征在于，所述坝结构接触并支撑所述焊区上的至少一个导电结构。
7.如权利要求5所述的方法，其特征在于，所述引线框包括铜。
8.如权利要求5所述的方法，其特征在于，所述导电结构是焊接球，其中焊接球具有的高度大于光发射器和光接收器的高度。
9.如权利要求1所述的方法，其特征在于，在基片中窗口通过模塑料形成，且其中形成所述基片进一步包括：
用灌注材料填充所述窗口。
10.如权利要求1所述的方法，进一步包括：
在基片上与支撑光发射器和光接收器相对的一面形成一个层。
11.如权利要求1所述的方法，进一步包括：
在基片上沉积焊接球结构来形成光耦合器封装；
将所述光耦合器封装翻转；以及
将所述光耦合器封装安装在电路板上。
12.一种光耦合器封装，包括：
基片，该基片包括引线框和模塑料，其中，所述模塑料填充引线框的内部空间并形成一个坝结构，所述坝结构与填充引线框内部空间的模塑料的至少一部分是一体的且该两者由相同材料组成；
光发射器，在所述基片上；
光接收器，在所述基片上，其中所述光发射器和光接收器电耦合到所述引线框上；以及
透光介质，设置在所述光发射器和光接收器之间，其中所述透光介质被所述坝结构限定在所述基片上预设的区域内。
13.如权利要求12所述的光耦合器封装，进一步包括：
多个导电结构，在所述基片上，其中所述基片上的规格导电结构的高度大于所述光发射器和光接收器的高度。
14.如权利要求13所述的光耦合器封装，其特征在于，所述导电结构是焊接球。
15.如权利要求12所述的光耦合器封装，其特征在于，所述模塑料形成窗口，且其中所述基片进一步包括填充所述窗口的灌注材料。
16.如权利要求12所述的光耦合器封装，进一步包括将所述光发射器和光接收器耦合至所述基片的金属引线。
17.如权利要求12所述的光耦合器封装，进一步包括在所述透光介质上的反射涂层。
18.一种电气组合件，包括：
电路板；以及
置于所述电路板上的如权利要求13所述的光耦合器封装。
19.一种具有光耦合器封装的系统，包括如权利要求18所述的电气组合件。
20.一种光耦合器封装，包括：
基片，该基片包括引线框和模塑料，其中所述模塑料填充所述引线框的内部空间并形成一个坝结构，所述坝结构与填充引线框内部空间的模塑料的至少一部分是一体的且该两者由相同材料组成，并且所述坝结构确定器件安装区域；
光发射器，在所述基片上；
光接收器，在所述基片上，其中所述光发射器和光接收器电耦合到所述引线框；
透光介质，设置在所述光发射器和光接收器之间，其中所述透光介质被所述坝结构限定在所述基片上预设的区域内；以及
多个导电结构，其中所述导电结构与所述坝结构相接触。
21.如权利要求20所述的光耦合器封装，其特征在于，所述导电结构是焊接球。
22.如权利要求20所述的光耦合器封装，进一步包括将所述光发射器和光接收器耦合至所述基片的金属引线。
23.一种电气组合件，包括：
电路板；以及
安装于所述电路板上的如权利要求20所述的光耦合器封装。
24.一种具有光耦合器封装的系统，包括如权利要求23所述的电气组合件。
CN2008800116689A 2007-04-13 2008-03-11 光耦合器封装 Active CN101657748B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/735,257 US7659531B2 (en) 2007-04-13 2007-04-13 Optical coupler package
US11/735,257 2007-04-13
PCT/US2008/056493 WO2008127816A1 (en) 2007-04-13 2008-03-11 Optical coupler package

Publications (2)

Publication Number Publication Date
CN101657748A CN101657748A (zh) 2010-02-24
CN101657748B true CN101657748B (zh) 2013-01-16

Family

ID=39852875

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800116689A Active CN101657748B (zh) 2007-04-13 2008-03-11 光耦合器封装

Country Status (7)

Country Link
US (1) US7659531B2 (zh)
JP (1) JP2010524260A (zh)
KR (1) KR101443249B1 (zh)
CN (1) CN101657748B (zh)
MY (1) MY151840A (zh)
TW (1) TW200844529A (zh)
WO (1) WO2008127816A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7564066B2 (en) * 2005-11-09 2009-07-21 Intel Corporation Multi-chip assembly with optically coupled die
US8785897B2 (en) * 2007-09-05 2014-07-22 Finisar Corporation Monolithic opto-isolators
TW201031957A (en) * 2009-02-27 2010-09-01 Everlight Electronics Co Ltd Photo-coupler
US20120037939A1 (en) * 2009-04-13 2012-02-16 Youji Urano Light emitting diode
US8410463B2 (en) * 2009-11-12 2013-04-02 Fairchild Semiconductor Corporation Optocoupler devices
DE102010044470B4 (de) 2010-09-06 2018-06-28 Heraeus Noblelight Gmbh Verfahren zur Beschichtung eines optoelektronischen Chip-On-Board-Moduls, optoelektronisches Chip-On-Board-Modul und System damit
AU2011353319B2 (en) * 2010-12-28 2014-01-23 Nichia Corporation Light emitting device and method for manufacturing same
US20130181232A1 (en) * 2012-01-17 2013-07-18 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Optocoupler with Surface Functional Coating Layer
US20140161468A1 (en) * 2012-12-07 2014-06-12 General Electric Company Optical isolation system and assembly
CN103236444B (zh) * 2013-04-25 2015-10-07 沈震强 光耦封装结构
DE102013222703A1 (de) * 2013-11-08 2015-05-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
TWI623486B (zh) * 2017-03-28 2018-05-11 思鷺科技股份有限公司 封裝結構
JP6637003B2 (ja) * 2017-09-08 2020-01-29 サンコール株式会社 バスバーアッセンブリ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6309916B1 (en) * 1999-11-17 2001-10-30 Amkor Technology, Inc Method of molding plastic semiconductor packages
CN1550044A (zh) * 2001-08-31 2004-11-24 �Ѳ���°뵼�����޹�˾ 表面可装配的光耦合器预装件
CN1943004A (zh) * 2004-04-02 2007-04-04 费查尔德半导体有限公司 表面贴装多通道光耦合器

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3956821A (en) 1975-04-28 1976-05-18 Fairchild Camera And Instrument Corporation Method of attaching semiconductor die to package substrates
US4058899A (en) 1976-08-23 1977-11-22 Fairchild Camera And Instrument Corporation Device for forming reference axes on an image sensor array package
US4680613A (en) 1983-12-01 1987-07-14 Fairchild Semiconductor Corporation Low impedance package for integrated circuit die
US4751199A (en) 1983-12-06 1988-06-14 Fairchild Semiconductor Corporation Process of forming a compliant lead frame for array-type semiconductor packages
US4772935A (en) 1984-12-19 1988-09-20 Fairchild Semiconductor Corporation Die bonding process
JPS62156882A (ja) * 1985-12-28 1987-07-11 Sharp Corp ホトカプラ
US4890153A (en) 1986-04-04 1989-12-26 Fairchild Semiconductor Corporation Single bonding shelf, multi-row wire-bond finger layout for integrated circuit package
US4720396A (en) 1986-06-25 1988-01-19 Fairchild Semiconductor Corporation Solder finishing integrated circuit package leads
US4791473A (en) 1986-12-17 1988-12-13 Fairchild Semiconductor Corporation Plastic package for high frequency semiconductor devices
US4839717A (en) 1986-12-19 1989-06-13 Fairchild Semiconductor Corporation Ceramic package for high frequency semiconductor devices
US4731701A (en) 1987-05-12 1988-03-15 Fairchild Semiconductor Corporation Integrated circuit package with thermal path layers incorporating staggered thermal vias
JPH0514530Y2 (zh) * 1987-07-17 1993-04-19
US4796080A (en) 1987-07-23 1989-01-03 Fairchild Camera And Instrument Corporation Semiconductor chip package configuration and method for facilitating its testing and mounting on a substrate
US5327325A (en) 1993-02-08 1994-07-05 Fairchild Space And Defense Corporation Three-dimensional integrated circuit package
US5340993A (en) * 1993-04-30 1994-08-23 Motorola, Inc. Optocoupler package wth integral voltage isolation barrier
US5389578A (en) * 1994-01-04 1995-02-14 Texas Instruments Incorporated Optical coupler
US5646446A (en) 1995-12-22 1997-07-08 Fairchild Space And Defense Corporation Three-dimensional flexible assembly of integrated circuits
US5753929A (en) * 1996-08-28 1998-05-19 Motorola, Inc. Multi-directional optocoupler and method of manufacture
US6388264B1 (en) * 1997-03-28 2002-05-14 Benedict G Pace Optocoupler package being hermetically sealed
US6133634A (en) 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
US6424035B1 (en) 1998-11-05 2002-07-23 Fairchild Semiconductor Corporation Semiconductor bilateral switch
KR100335480B1 (ko) 1999-08-24 2002-05-04 김덕중 칩 패드가 방열 통로로 사용되는 리드프레임 및 이를 포함하는반도체 패키지
KR100335481B1 (ko) 1999-09-13 2002-05-04 김덕중 멀티 칩 패키지 구조의 전력소자
US6720642B1 (en) 1999-12-16 2004-04-13 Fairchild Semiconductor Corporation Flip chip in leaded molded package and method of manufacture thereof
JP3964590B2 (ja) * 1999-12-27 2007-08-22 東芝電子エンジニアリング株式会社 光半導体パッケージ
US6989588B2 (en) 2000-04-13 2006-01-24 Fairchild Semiconductor Corporation Semiconductor device including molded wireless exposed drain packaging
US6556750B2 (en) 2000-05-26 2003-04-29 Fairchild Semiconductor Corporation Bi-directional optical coupler
KR100370231B1 (ko) 2000-06-13 2003-01-29 페어차일드코리아반도체 주식회사 리드프레임의 배면에 직접 부착되는 절연방열판을구비하는 전력 모듈 패키지
KR100403608B1 (ko) 2000-11-10 2003-11-01 페어차일드코리아반도체 주식회사 스택구조의 인텔리젠트 파워 모듈 패키지 및 그 제조방법
KR100374629B1 (ko) 2000-12-19 2003-03-04 페어차일드코리아반도체 주식회사 얇고 작은 크기의 전력용 반도체 패키지
US6469384B2 (en) 2001-02-01 2002-10-22 Fairchild Semiconductor Corporation Unmolded package for a semiconductor device
US6891257B2 (en) 2001-03-30 2005-05-10 Fairchild Semiconductor Corporation Packaging system for die-up connection of a die-down oriented integrated circuit
US6645791B2 (en) 2001-04-23 2003-11-11 Fairchild Semiconductor Semiconductor die package including carrier with mask
JP4899252B2 (ja) * 2001-04-27 2012-03-21 パナソニック株式会社 発光表示装置の製造方法
US6893901B2 (en) 2001-05-14 2005-05-17 Fairchild Semiconductor Corporation Carrier with metal bumps for semiconductor die packages
JP2002344006A (ja) * 2001-05-15 2002-11-29 Sharp Corp 光結合装置
US7061080B2 (en) 2001-06-11 2006-06-13 Fairchild Korea Semiconductor Ltd. Power module package having improved heat dissipating capability
US6683375B2 (en) 2001-06-15 2004-01-27 Fairchild Semiconductor Corporation Semiconductor die including conductive columns
US6558750B2 (en) * 2001-07-16 2003-05-06 Technic Inc. Method of processing and plating planar articles
US6449174B1 (en) 2001-08-06 2002-09-10 Fairchild Semiconductor Corporation Current sharing in a multi-phase power supply by phase temperature control
US6774465B2 (en) 2001-10-05 2004-08-10 Fairchild Korea Semiconductor, Ltd. Semiconductor power package module
US6891256B2 (en) 2001-10-22 2005-05-10 Fairchild Semiconductor Corporation Thin, thermally enhanced flip chip in a leaded molded package
US6642738B2 (en) 2001-10-23 2003-11-04 Fairchild Semiconductor Corporation Method and apparatus for field-effect transistor current sensing using the voltage drop across drain to source resistance that eliminates dependencies on temperature of the field-effect transistor and/or statistical distribution of the initial value of drain to source resistance
US6674157B2 (en) 2001-11-02 2004-01-06 Fairchild Semiconductor Corporation Semiconductor package comprising vertical power transistor
US6566749B1 (en) 2002-01-15 2003-05-20 Fairchild Semiconductor Corporation Semiconductor die package with improved thermal and electrical performance
US6830959B2 (en) 2002-01-22 2004-12-14 Fairchild Semiconductor Corporation Semiconductor die package with semiconductor die having side electrical connection
US6867489B1 (en) 2002-01-22 2005-03-15 Fairchild Semiconductor Corporation Semiconductor die package processable at the wafer level
WO2003079407A2 (en) 2002-03-12 2003-09-25 Fairchild Semiconductor Corporation Wafer-level coated copper stud bumps
US7122884B2 (en) 2002-04-16 2006-10-17 Fairchild Semiconductor Corporation Robust leaded molded packages and methods for forming the same
US6836023B2 (en) 2002-04-17 2004-12-28 Fairchild Semiconductor Corporation Structure of integrated trace of chip package
KR100843737B1 (ko) 2002-05-10 2008-07-04 페어차일드코리아반도체 주식회사 솔더 조인트의 신뢰성이 개선된 반도체 패키지
US7061077B2 (en) 2002-08-30 2006-06-13 Fairchild Semiconductor Corporation Substrate based unmolded package including lead frame structure and semiconductor die
US6777800B2 (en) 2002-09-30 2004-08-17 Fairchild Semiconductor Corporation Semiconductor die package including drain clip
US6943434B2 (en) 2002-10-03 2005-09-13 Fairchild Semiconductor Corporation Method for maintaining solder thickness in flipchip attach packaging processes
JP3833996B2 (ja) * 2002-12-02 2006-10-18 シャープ株式会社 光結合装置
US6806580B2 (en) 2002-12-26 2004-10-19 Fairchild Semiconductor Corporation Multichip module including substrate with an array of interconnect structures
KR100958422B1 (ko) 2003-01-21 2010-05-18 페어차일드코리아반도체 주식회사 고전압 응용에 적합한 구조를 갖는 반도체 패키지
US7217594B2 (en) 2003-02-11 2007-05-15 Fairchild Semiconductor Corporation Alternative flip chip in leaded molded package design and method for manufacture
US7271497B2 (en) 2003-03-10 2007-09-18 Fairchild Semiconductor Corporation Dual metal stud bumping for flip chip applications
US6867481B2 (en) 2003-04-11 2005-03-15 Fairchild Semiconductor Corporation Lead frame structure with aperture or groove for flip chip in a leaded molded package
US6943378B2 (en) * 2003-08-14 2005-09-13 Agilent Technologies, Inc. Opto-coupler
US7242076B2 (en) 2004-05-18 2007-07-10 Fairchild Semiconductor Corporation Packaged integrated circuit with MLP leadframe and method of making same
JP2006086408A (ja) * 2004-09-17 2006-03-30 Stanley Electric Co Ltd Ｌｅｄ装置
US7256479B2 (en) 2005-01-13 2007-08-14 Fairchild Semiconductor Corporation Method to manufacture a universal footprint for a package with exposed chip

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6309916B1 (en) * 1999-11-17 2001-10-30 Amkor Technology, Inc Method of molding plastic semiconductor packages
CN1550044A (zh) * 2001-08-31 2004-11-24 �Ѳ���°뵼�����޹�˾ 表面可装配的光耦合器预装件
CN1943004A (zh) * 2004-04-02 2007-04-04 费查尔德半导体有限公司 表面贴装多通道光耦合器

Also Published As

Publication number Publication date
TW200844529A (en) 2008-11-16
KR20090128557A (ko) 2009-12-15
MY151840A (en) 2014-07-14
KR101443249B1 (ko) 2014-11-03
US7659531B2 (en) 2010-02-09
CN101657748A (zh) 2010-02-24
WO2008127816A1 (en) 2008-10-23
US20080251739A1 (en) 2008-10-16
JP2010524260A (ja) 2010-07-15

Similar Documents

Publication Publication Date Title
CN101657748B (zh) 光耦合器封装
US20220123187A1 (en) Method of manufacturing a light emitting device
CN101893742B (zh) 表面贴装多通道光耦合器
CN100364114C (zh) 光耦合器预装件、其形成方法以及光耦合器装置
US8106406B2 (en) Die package including substrate with molded device
CN115810589A (zh) 芯片封装结构及其制作方法
CN115241297B (zh) 芯片封装结构及其制作方法
CN102412224A (zh) 用于半导体封装的连接芯片焊盘的引线框架

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant