CN101669174A - 用于测试页解码器的方法和设备 - Google Patents

用于测试页解码器的方法和设备 Download PDF

Info

Publication number
CN101669174A
CN101669174A CN200880011899A CN200880011899A CN101669174A CN 101669174 A CN101669174 A CN 101669174A CN 200880011899 A CN200880011899 A CN 200880011899A CN 200880011899 A CN200880011899 A CN 200880011899A CN 101669174 A CN101669174 A CN 101669174A
Authority
CN
China
Prior art keywords
page
leaf
bit sequence
storer
unique bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200880011899A
Other languages
English (en)
Inventor
奇罗·科尔切利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atmel Corp
Original Assignee
Atmel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Corp filed Critical Atmel Corp
Publication of CN101669174A publication Critical patent/CN101669174A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/024—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in decoders

Abstract

本发明提供一种用于测试存储器中的页解码器的正确操作的方法(300)和设备。在一个实施方案中，所述方法包括：擦除所述存储器(302)以复位与所述存储器中的N个页中的每一者相关联的所有存储器单元；以及反复地产生具有M个位的唯一位序列(304)，且在给定时间将所述唯一位序列编程到多个所述N个页(306)中，直到所述N个页中的每一者相对于所述存储器中的其它页含有唯一位序列为止(308)。响应于所述N个页中的每一者具有唯一位序列，所述方法进一步包括使用所述页解码器来读出与所述N个页相关联的每一唯一位序列以检验所述页解码器的正确操作(310)。

Description

用于测试页解码器的方法和设备
主张优先权
在此主张2007年4月13日申请的第11/735,182号美国专利申请案的优先权权益，所述申请案以引用的方式并入本文中。
技术领域
本文献中所揭示的实施例大体上涉及数字电路，且更明确地说，涉及地址解码器。
背景技术
快闪存储器是可电擦除和再编程的非易失性计算机存储器。图1说明常规的快闪存储器100，其经组织为多个页(例如，页1到N)。每一页(1到N)通常含有若干字，且每一字含有预定数目的位(例如，16个位)。可用指针(或程序计数器)借助于地址解码器来存取给定页的每一字。如图1所示，地址解码器由页解码器102和字解码器104组成。明确地说，在对快闪存储器100进行读取期间，页解码器102对程序计数器的最高有效位进行解码以确定将选择哪个页，且字解码器104对程序计数器的最低有效位进行解码以确定将读取(选定页内的)哪个字。每一字具有位线群组(大小与字大小相同)，其在对应字被选定时升高。字解码器104选择用以将数据多路复用到指令总线(未图示)上的正确位线。为了对快闪存储器100进行写入，向页锁存器106加载数据。程序计数器的最低有效位通常用于以与在字解码器中类似的方式将数据加载到页锁存器106的正确部分(或可使用同一字解码器)。每一页锁存器连接到对应的位线。在读取期间，来自页锁存器106的输出通常为三态的，以避免驱动器争用。
测试快闪存储器的正确操作通常需要测试字解码器和页解码器两者的功能性。测试字解码器的功能性通常不成问题，因为其通常足以编程(即，将值写入到)仅一个页且接着读回编程到所述页的值。然而，测试页解码器的功能性通常需要编程快闪存储器内的所有页。也就是说，将唯一签名写入到快闪存储器的每一页中，随后从快闪存储器的每一页读取所述唯一签名。这确保页解码器指向快闪存储器内的正确位置。但是，对快闪存储器的每一页进行编程是非常耗时的过程，且测试时间是生产流中的重要因素。另一种用于测试页解码器的功能性的方法是在页解码器的输出处插入观测点(例如，扫描链)。如果页解码器正确地工作，那么一次只有一个线(用以存取页)是活动的。然而，此方法并不确保输出线与页之间的连接没有任何错误。
在附图和以下描述中陈述一个或一个以上实施方案实施例的细节。从所述描述和图式中以及从权利要求书中将明白其它特征和优点。
附图说明
图1是常规快闪存储器的框图；
图2是根据一些实施例的快闪存储器的框图；
图3是根据一些实施例的用于测试快闪存储器的页解码器的功能性的方法；
图4是根据一些实施例的页解码器的示意图；以及
图5是根据一些实施例的包括页解码器的存储器的框图。
具体实施方式
本发明的实施例大体上涉及数字电路，且更明确地说，涉及地址解码器。呈现以下对各种实施例的描述以使得所属领域的技术人员能够制作和使用本发明，且在专利申请案及其要求的背景下提供所述描述。不希望本发明限于所展示的实施例，而是将赋予其与本文中所描述和主张的原理和特征一致的最广范围。各种图式中的相同参考符号指示相同元件。
图2说明根据一个实施方案的快闪存储器200。在一个实施方案中，快闪存储器200被组织成多个页(例如，页1到N)，且包括地址解码器(包含页解码器202和字解码器204)以用于存取快闪存储器200内的给定页的每一字。在一个实施方案中，在对快闪存储器200进行读取期间，页解码器202对程序计数器(未图示)的最高有效位进行解码以确定选择哪个页，且字解码器204对程序计数器的最低有效位进行解码以确定将读取(选定页内的)哪个字。在一个实施方案中，为了对快闪存储器200进行写入，向页锁存器206加载待写入到快闪存储器200内的对应位位置(或存储器单元)的数据(或位序列)——即，每一页锁存器连接到对应的位线。程序计数器的最低有效位可用以将数据加载到页锁存器206的正确部分。在一个实施方案中，通过将存储器单元的逻辑电平设置为0来对快闪存储器200的每一存储器单元进行写入。因此，在此实施方案中，擦除存储器单元需要将存储器单元的逻辑电平设置为1。在一个实施方案中，在编程操作期间，同时对整个页进行写入，且与所述页相关联的存储器单元的所得逻辑值取决于先前在页锁存器206中加载的内容。也就是说，页锁存器中的逻辑1将使快闪存储器的对应存储器单元的内容(或逻辑电平)不变，而页锁存器中的逻辑0将对快闪存储器中的对应存储器单元进行写入(存储器单元的逻辑电平被设置为0)。
，测试快闪存储器的正确操作通常需要测试字解码器和页解码器两者的功能性。测试字解码器的功能性通常不成问题，因为通常对仅一个页进行编程且接着将所编程的值读回到所述页中即足矣。然而，在一些实施例中，测试页解码器的功能性通常需要用唯一签名对(快闪存储器内的)所有页进行编程，随后从快闪存储器的每一页读取所述唯一签名。与需要N个操作以对快闪存储器的N个页进行编程的常规页解码器不同，页解码器202可操作以在给定时间对多个页进行编程以减少用唯一签名对快闪存储器的所有页进行编程所需要的时间量。减少对快闪存储器的页进行编程所需要的时间量减少了测试快闪存储器的功能性所需要的总时间和成本。在一个实施方案中，对快闪存储器的N个页中的每一者进行编程(用唯一签名)所需要的操作数目被减少到log2N，如下文更详细地描述。
图3说明根据一个实施方案的用于测试快闪存储器的页解码器(例如，页解码器202)的功能性的方法300。擦除快闪存储器(例如，快闪存储器200)(步骤302)。在一个实施方案中，擦除快闪存储器包含将(快闪存储器的)每一存储器单元的逻辑电平设置为1。在快闪存储器被擦除之后，(例如，通过逻辑)产生待加载到快闪存储器中的唯一位序列(或签名)(步骤304)。在一个实施方案中，唯一位序列中的位的数目等于快闪存储器的给定页中的位的数目。举例来说，如果页含有32个位，那么唯一位序列含有32个位。具有此长度的位序列准许同时对整个页进行编程。一次将唯一位序列编程到快闪存储器的多个页中(步骤306)。在一个实施方案中，用唯一位序列对N/2个页进行编程，其中N为快闪存储器内的页的总数目。
确定(例如，通过逻辑)快闪存储器的每一页相对于所述快闪存储器中的其它页是否含有唯一位序列(或唯一签名)(步骤308)。如果快闪存储器的每一页尚未被编程为具有唯一签名，那么方法300返回到步骤304，以产生待加载到快闪存储器中的另一唯一位序列。在一个实施方案中，在每一反复期间，对快闪存储器的N/2个页进行编程。因此，在此实施方案中，仅需要log2N次反复(或操作)来用唯一签名对快闪存储器的每一页进行编程。如果在步骤306处确定已用唯一签名对快闪存储器的每一页进行编程，那么从快闪存储器的对应页读取每一唯一签名(步骤310)。
现在将提供实例。以下表1展示在快闪存储器已被擦除之后(即，每一存储器单元具有逻辑电平1)快闪存储器的内容。在所述实例中，快闪存储器仅具有8个页，且每一页含有5个位。
 页1  1   1  1  1   1
 页2  2   2  2  2   2
 页3  3   3  3  3   3
 页4  4   4   4   4   4
 页5  5   5   5   5   5
 页6  6   6   6   6   6
 页7  7   7   7   7   7
 页8  8   8   8   8   8
表1
以下表2展示在第一多个页(例如，N/2个页)已用唯一签名被编程之后快闪存储器的内容。被编程到快闪存储器中的唯一签名为[01111]，且此签名在被写入到快闪存储器中之前首先被加载到页锁存器中。“H”意味着对应于页1到4的页线被设置为高。因此，因为只有页锁存器中的第一位被设置为0而所有其它位被设置为1，所以所存取页(即，页1到4)中的每一者中的仅第一位被写入而其它位不变。
  页锁存器  0  1  1
 H   页1  0  1  1
 H   页2  0  1  1
 H   页3  0  1  1
 H   页4  0  1  1
  页5  1  1  1
  页6  1  1  1  1  1
  页7  1  1  1  1  1
  页8  1  1  1  1  1
表2
在第二编程步骤中，再次同时存取快闪存储器的N/2个页。然而，如以下表3所示，存取快闪存储器的前半部分的前两个页和快闪存储器的后半部分的前两个页。而且，在此编程步骤中，仅页锁存器中的第二位被设置为0。表3展示在第二编程步骤之后快闪存储器的内容。
  页锁存器  1   0  1
 H   页1  0   0  1
 H   页2  0   0  1
  页3  0   1  1
  页4  0   1  1
 H   页5  1   0  1
 H   页6  1   0  1
  页7  1   1  1
  页8  1   1  1
表3
在第三(且为最后的)编程步骤中，再次同时存取N/2个页，然而，此时以交替方式。在此编程步骤中，仅页锁存器中的第三位被设置为逻辑电平0。表4展示在第三编程步骤之后快闪存储器的内容。
  页锁存器  1  1  0
 H   页1  0  0  0
  页2  0  0  1
 H   页3  0  1  0
  页4  0  1  1
 H   页5  1  0  0
  页6  1  0  1
 H   页7  1  1  0
  页8  1  1  1
如以上表4所示，编程测试序列仅用log2N(或三)个编程操作就在每一页中留下唯一签名。这些签名可接着用以通过读取操作来测试页解码器的功能性。如以上实例中所示，在每一编程步骤期间，用给定唯一位序列编程页1。相反，在所有编程步骤中，页8保持不变。
一般来说，为了将此编程技术应用于具有N个页的快闪存储器，需要程序计数器的最高log2N个位。程序计数器的这些位中的每一者可与测试模式信号(也具有大小log2N)组合以一次存取快闪存储器的N/2个页。图4说明可操作以一次对快闪存储器的N/2个页进行编程的页解码器400的一个实施方案。页解码器400包括反相器(INV0到INV2)、“或”门(OR0-OR2)以及“与”门(AND0-AND11)。为了如以上实例中所陈述在给定时间存取N/2个页，可实施以下编程约束条件：
编程步骤1：
PC[2:0]＝3′000
TM[2:0]＝3′b101
编程步骤2：
PC[2:0]＝3′b000
TM[2:0]＝3′b110
编程步骤3：
PC[2:0]＝3′b000
TM[2:0]＝3′b110
结论
本说明书描述用于测试包含N个页的存储器中的页解码器的正确操作的方法实施例，其中所述N个页中的每一者具有M个存储器单元。所述方法尤其包含：擦除所述存储器以复位与所述存储器中的所述N个页中的每一者相关联的所有存储器单元；反复地产生具有M个位的唯一位序列，且在给定时间将所述唯一位序列编程到多个所述N个页中，直到所述N个页中的每一者相对于所述存储器中的其它页含有唯一位序列为止；以及响应于所述N个页中的每一者具有唯一位序列，使用所述页解码器来读出与所述N个页相关联的每一唯一位序列以检验所述页解码器的正确操作。
特定实施方案实施例可包括以下特征中的一者或一者以上。擦除所述存储器可包括将与所述N个页中的每一者相关联的所有存储器单元设置为逻辑电平1。将所述唯一位序列编程到多个所述N个页中可包括将给定页的M个存储器单元中的一者或一者以上设置为逻辑电平0。在给定时间将所述唯一位序列编程到多个所述N个页中可包括在给定时间将所述唯一位序列编程到所述存储器的N/2个页中。在一个方面中，直到所述N个页中的每一者相对于所述存储器中的其它页含有唯一位序列为止，仅需要log2N次反复。在每一反复期间可用给定的唯一位序列编程多个N个页中的至少一者。所述存储器可为快闪存储器。
本说明书还描述包括N个页的存储器的实施例，其中所述N个页中的每一者具有M个存储器单元。所述存储器进一步包括：页锁存器，其用以在给定时间反复地将具有M个位的唯一位序列加载到多个所述N个页中，直到所述N个页中的每一者相对于所述存储器中的其它页含有唯一位序列为止；以及页解码器，其用以当所述N个页中的每一者相对于所述存储器中的其它页具有唯一位序列时读出与所述N个页相关联的每一唯一位序列。
在一些实施例中，提供用于完全测试页解码器的功能性的方法和系统，其不需要使用观测点(例如，扫描链)。在一些实施例中，本文中所描述的技术通过减少将唯一签名放置到快闪存储器的每一页中所需要的编程操作的数目来减少快闪存储器的总测试时间。
已描述了用于快闪存储器的页解码器的各种实施方案实施例。然而，可对所述实施方案做出各种修改。举例来说，尽管大体上相对于快闪存储器描述了上述页解码器的实例性实施例，但根据本发明的页解码器可实施于其它类型的存储器内，如图5所示。
图5说明存储器500，其包括页解码器502和字解码器504。页解码器502可操作以在给定时间对存储器内的多个页(或存储器块)(未图示)进行编程，以减少用唯一签名对所有页(或存储器块)进行编程所需要的时间量。除了多电平单元装置(其可每存储器单元存储多于1个位)之外，所述存储器还可为(例如)RAM(随机存取存储器)、ROM(只读存储器)、混合存储器。另外，上文所论述的方法的步骤可以不同次序执行且仍实现所需结果。因此，可在不脱离所附权利要求书的范围的情况下做出许多修改。

Claims (16)

1.一种用于测试包含N个页的存储器中的页解码器的正确操作的方法，所述N个页中的每一者具有M个存储器单元，所述方法包含：
擦除所述存储器以复位与所述存储器中的所述N个页中的每一者相关联的所有存储器单元；
反复地产生具有M个位的唯一位序列，且在给定时间将所述唯一位序列编程到多个所述N个页中，直到所述N个页中的每一者相对于所述存储器中的其它页含有唯一位序列为止；以及
响应于所述N个页中的每一者具有唯一位序列，使用所述页解码器来读出与所述N个页相关联的每一唯一位序列以检验所述页解码器的正确操作。
2.根据权利要求1所述的方法，其中：
擦除所述存储器包含将与所述N个页中的每一者相关联的所有存储器单元设置为逻辑电平1；以及
将所述唯一位序列编程到多个所述N个页中包含将给定页的所述M个存储器单元中的一者或一者以上设置为逻辑电平0。
3.根据权利要求1所述的方法，其中在给定时间将所述唯一位序列编程到多个所述N个页中包含在给定时间将所述唯一位序列编程到所述存储器的N/2个页中。
4.根据权利要求3所述的方法，其中直到所述N个页中的每一者相对于所述存储器中的其它页含有唯一位序列为止，仅需要log2N次反复。
5.根据权利要求4所述的方法，其中在每一反复期间用给定的唯一位序列编程所述多个N个页中的至少一者。
6.根据权利要求5所述的方法，其中所述存储器是快闪存储器。
7.一种包含N个页的存储器，所述N个页中的每一者具有M个存储器单元，所述存储器包含：
用于擦除所述存储器以复位与所述存储器中的所述N个页中的每一者相关联的所有存储器单元的构件；
用于反复地产生具有M个位的唯一位序列且在给定时间将所述唯一位序列编程到多个所述N个页中直到所述N个页中的每一者相对于所述存储器中的其它页含有唯一位序列为止的构件；以及
响应于所述N个页中的每一者具有唯一位序列，用于读出与所述N个页相关联的每一唯一位序列以检验所述存储器的正确操作的构件。
8.根据权利要求7所述的存储器，其中：
所述用于擦除所述存储器的构件包含用于将与所述N个页中的每一者相关联的所有存储器单元设置为逻辑电平1的构件；以及
所述用于反复地产生具有M个位的唯一位序列且将所述唯一位序列编程到多个所述N个页中的构件包含用于将给定页的所述M个存储器单元中的一者或一者以上设置为逻辑电平0的构件。
9.根据权利要求7所述的存储器，其中所述用于反复地产生具有M个位的唯一位序列且将所述唯一位序列编程到多个所述N个页中的构件包含用于在给定时间将所述唯一位序列编程到所述存储器的N/2个页中的构件。
10.根据权利要求9所述的存储器，其中所述用于反复地产生具有M个位的唯一位序列且将所述唯一位序列编程到多个所述N个页中的构件直到所述N个页中的每一者相对于所述存储器中的其它页含有唯一位序列为止仅需要log2N次反复。
11.根据权利要求10所述的存储器，其中所述多个N个页中的至少一者在每一反复期间被编程有给定的唯一位序列。
12.根据权利要求11所述的存储器，其中所述存储器是快闪存储器。
13.一种存储器，其包含：
N个页，所述N个页中的每一者具有M个存储器单元；
页锁存器，其用以在给定时间反复地将具有M个位的唯一位序列加载到多个所述N个页中，直到所述N个页中的每一者相对于所述存储器中的其它页含有唯一位序列为止；以及
页解码器，其用以当所述N个页中的每一者相对于所述存储器中的其它页具有唯一位序列时读出与所述N个页相关联的每一唯一位序列。
14.根据权利要求13所述的存储器，其中所述页锁存器可操作以在给定时间反复地将给定的唯一位序列加载到所述存储器的N/2个页中。
15.根据权利要求14所述的存储器，其中直到所述N个页中的每一者相对于所述存储器中的其它页含有唯一位序列为止，仅需要log2N次反复。
16.根据权利要求15所述的存储器，其中所述存储器是快闪存储器。
CN200880011899A 2007-04-13 2008-04-10 用于测试页解码器的方法和设备 Pending CN101669174A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/735,182 US7646645B2 (en) 2007-04-13 2007-04-13 Method and apparatus for testing the functionality of a page decoder
US11/735,182 2007-04-13

Publications (1)

Publication Number Publication Date
CN101669174A true CN101669174A (zh) 2010-03-10

Family

ID=39591056

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880011899A Pending CN101669174A (zh) 2007-04-13 2008-04-10 用于测试页解码器的方法和设备

Country Status (5)

Country Link
US (1) US7646645B2 (zh)
CN (1) CN101669174A (zh)
DE (1) DE112008000991T5 (zh)
TW (1) TW200907991A (zh)
WO (1) WO2008127616A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7646645B2 (en) 2007-04-13 2010-01-12 Atmel Corporation Method and apparatus for testing the functionality of a page decoder
US10218388B2 (en) * 2015-12-18 2019-02-26 SK Hynix Inc. Techniques for low complexity soft decoder for turbo product codes

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4672610A (en) * 1985-05-13 1987-06-09 Motorola, Inc. Built in self test input generator for programmable logic arrays
US5623620A (en) * 1993-06-30 1997-04-22 Intel Corporation Special test modes for a page buffer shared resource in a memory device
US5954831A (en) * 1997-10-08 1999-09-21 Ects Inc. Method for testing a memory device
FR2787233B1 (fr) * 1998-12-11 2001-02-16 St Microelectronics Sa Procede pour verifier l'integrite des circuits de decodage d'une memoire
JP3983969B2 (ja) * 2000-03-08 2007-09-26 株式会社東芝 不揮発性半導体記憶装置
JP4413406B2 (ja) * 2000-10-03 2010-02-10 株式会社東芝 不揮発性半導体メモリ及びそのテスト方法
US6865702B2 (en) * 2001-04-09 2005-03-08 Micron Technology, Inc. Synchronous flash memory with test code input
ITRM20010556A1 (it) * 2001-09-12 2003-03-12 Micron Technology Inc Decodificatore per decodificare i comandi di commutazione a modo di test di circuiti integrati.
JP3898481B2 (ja) * 2001-10-03 2007-03-28 富士通株式会社 半導体記憶装置
TW567500B (en) * 2002-07-09 2003-12-21 Spirox Corp Diagonal test method of flash memory
JP3863124B2 (ja) * 2003-05-08 2006-12-27 株式会社東芝 半導体記憶装置及びそのテスト方法
JP2004348803A (ja) * 2003-05-20 2004-12-09 Sharp Corp 不揮発性メモリ素子のプログラム検証方法および半導体記憶装置とそれを備えた携帯電子機器
FR2856186A1 (fr) * 2003-06-12 2004-12-17 St Microelectronics Sa Memoire flash comprenant des moyens de controle et de rafraichissement de cellules memoire dans l'etat efface
KR100632947B1 (ko) * 2004-07-20 2006-10-12 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 프로그램 방법
US7325177B2 (en) * 2004-11-17 2008-01-29 Silicon Storage Technology, Inc. Test circuit and method for multilevel cell flash memory
JP2006310457A (ja) * 2005-04-27 2006-11-09 Toshiba Corp 半導体集積回路
KR100666185B1 (ko) * 2005-07-29 2007-01-09 삼성전자주식회사 3-레벨 불휘발성 반도체 메모리 장치 및 이에 대한구동방법
US7130222B1 (en) * 2005-09-26 2006-10-31 Macronix International Co., Ltd. Nonvolatile memory with program while program verify
US7646645B2 (en) 2007-04-13 2010-01-12 Atmel Corporation Method and apparatus for testing the functionality of a page decoder

Also Published As

Publication number Publication date
TW200907991A (en) 2009-02-16
DE112008000991T5 (de) 2010-05-12
WO2008127616A1 (en) 2008-10-23
US7646645B2 (en) 2010-01-12
US20080253207A1 (en) 2008-10-16

Similar Documents

Publication Publication Date Title
KR100327136B1 (ko) 반도체 메모리 장치 및 이 장치의 병렬 비트 테스트 방법
US8799725B2 (en) Macro and command execution from memory array
US20060140027A1 (en) Semiconductor memory device and method of operating the same
KR20080069389A (ko) 플래시 메모리 장치 및 동작 방법
US20060007739A1 (en) Semiconductor device and test method thereof
KR20110078752A (ko) 반도체 메모리 장치의 동작 방법
JP2006277921A (ja) 複数のストリングを使用して状態情報を保存する方法及び不揮発性保存装置
JP2010176761A (ja) 半導体記憶装置
US7684239B2 (en) Flash memory device for over-sampling read and interfacing method thereof
US8094495B2 (en) Nonvolatile memory device
WO2022083633A1 (zh) 存储器的读取方法以及存储器
US20120002469A1 (en) Nonvolatile semiconductor memory device
US8407406B2 (en) Semiconductor memory device and method of testing the same
US9396769B1 (en) Memory device and operating method of same
CN101669174A (zh) 用于测试页解码器的方法和设备
KR100232231B1 (ko) 비휘발성 메모리 소자의 데이터 기입 장치 및 방법
JP2009099202A (ja) 半導体記憶装置
EP1435574B1 (en) A structure and method for detecting errors in a multilevel memory device with improved programming granularity
CN106158031B (zh) 半导体存储器以及数据写入方法
US7649772B2 (en) Memory and method for programming in multiple storage region multi-level cells
US20110209012A1 (en) Method and apparatus for optimizing address generation for simultaneously running proximity-based BIST algorithms
JPH10134588A (ja) 半導体不揮発性記憶装置及びその書き込み方法
CN114185611B (zh) 一种待配置器件多列自动复制配置方法及电路
CN101842843A (zh) Mram测试
KR100833396B1 (ko) 불휘발성 메모리 장치의 카피백 프로그램 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20100310