CN101669200B - 具有垂直存取装置的存储器 - Google Patents

具有垂直存取装置的存储器 Download PDF

Info

Publication number
CN101669200B
CN101669200B CN2008800085055A CN200880008505A CN101669200B CN 101669200 B CN101669200 B CN 101669200B CN 2008800085055 A CN2008800085055 A CN 2008800085055A CN 200880008505 A CN200880008505 A CN 200880008505A CN 101669200 B CN101669200 B CN 101669200B
Authority
CN
China
Prior art keywords
dimple
degree
depth
membrane structure
conducting membrane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008800085055A
Other languages
English (en)
Other versions
CN101669200A (zh
Inventor
沃纳·云林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN101669200A publication Critical patent/CN101669200A/zh
Application granted granted Critical
Publication of CN101669200B publication Critical patent/CN101669200B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS

Abstract

本发明揭示具有垂直存取装置的半导体存储器装置。在一些实施例中，一种形成所述装置的方法包含在半导体衬底(12)中提供凹座(50)，其包含一对相对的侧壁(46)和在所述相对的侧壁之间延伸的底面(48)。可在所述凹座的所述侧壁和所述底面上沉积介电层(62)。可在所述介电层上形成导电薄膜(64)，且对其进行处理以选择性地从所述凹座的所述底面移除所述薄膜，并从所述相对的侧壁移除所述导电薄膜的至少一部分。

Description

具有垂直存取装置的存储器
相关申请案
本专利申请案主张2007年1月22日申请的第11/656,125号美国申请案的优先权益，所述申请案以引用的方式并入本文中。 
技术领域
本文中揭示的信息大体上涉及集成电路装置和制造方法，包含半导体存储器装置和形成所述装置的方法。 
背景技术
许多电子装置例如个人计算机、工作站、计算机服务器、大型主机和其它与计算机有关的设备(例如打印机、扫描仪和硬盘驱动器)需要提供较大数据存储能力同时招致的功率损耗较低的存储器装置。一种类型的非常适合用于前述装置的存储器装置是动态随机存取存储器(DRAM)。 
简而言之，且一般而言，DRAM包含具有多个合适地布置成行和列的存储器单元的存储器阵列。多个导电“字线”沿阵列的行定位以耦合相应行中的单元，而多个导电“位线”沿阵列的列定位，且耦合到相应列中的单元。阵列中的存储器单元包含存取装置(例如晶体管)和存储装置(例如电容器)。所述存取装置和所述存储装置可操作地耦合，以便通过在存储装置上外加预定的电荷状态(对应于选定逻辑状态)并通过存取装置存取电荷状态以检索存储的信息而将信息存储在存储器单元内。 
通过激活字线中的特定一者，同时激活位线中的特定一者来选择存储器阵列中的个别存储器单元。因此，为了写入到存储器单元，将选定位线驱动到高或低逻辑状态，其中将存取装置接通足够的时间以便将存储装置充电到高或低逻辑状态。随后将存取装置断开，从而在存储装置上留下选定的逻辑状态。由于通常会发生电流泄漏，所以周期性地对存储装置进行刷新，以便在存储装置中维持所要的逻辑状态。为了对存储在存储器单元中的逻辑状态进行读取或刷新，准许位线在存取装置接通时浮动，从而可感测并合适地放大位线上的微小电位差。如果电位差超过了预定阈值，则对单元进行刷新。 
为了增加DRAM装置的存储器容量，已稳定地减小存储器单元的组件占据的表面积，以便可增加半导体衬底上的存储器单元的堆积密度。已通过以下方式来实现表面积的减小和堆积密度的相应提高：存储器单元组件的特征尺寸总体减小，且形成显著三维的存储器单元组件，使得存储器单元组件除了大体上在衬底的表面上延伸之外还延伸到衬底中。 
一种显著提高存储器装置中的存储器单元的堆积密度的有用的结构是垂直存取装置。一般而言，在蚀刻于衬底中的凹座中形成垂直存取装置。因此形成一对垂直侧壁，其中一水平底面在所述垂直侧壁之间延伸。通常将介电层施加于凹座内部，且采用选择性掺杂向侧壁区施加所要的导电性。栅极结构通常邻近所述侧壁区定位。如所属领域中众所周知，垂直存取装置的各个部分于是可操作地耦合到存储器装置的各个其它部分。 
虽然垂直存取装置通常会提高堆积密度，但现有技术垂直存取装置中存在的一个显著缺点是隅角区可能产生相对高的静电电位，其可能会导致隅角区中的局部介电击穿。虽然隅角区中的介电击穿可至少部分地通过介电绝缘层的厚度的增加而受到抑制，但此方法会引起若干缺陷。举例来说，随着选定介电层的厚度增加，装置中的栅极电容减小，这可能会对装置的开关时间产生不利影响。 
发明内容
本申请案中已揭示各种实施例。在一方面中，一种用于存储器装置的存储器阵列可包含：多个存储器单元，其形成在半导体衬底上且耦合到形成在所述衬底上的字线和大体上垂直的位线。每一存储器单元可进一步包含：存储装置；及存取装置，其形成在所述衬底上，且耦合到所述存储装置并耦合到所述字线中的选定一者及所述位线中的选定一者。所述阵列可进一步包含：凹座，其形成在所述衬底中，其可包含一对相对侧壁及在所述侧壁之间延伸的底面，所述侧壁可包含所述存取装置的有源区。所述阵列还包含导电薄膜结构，其至少部分地设置在所述凹座的相应侧壁上；以及介电层，其插入在所述有源区与所述导电薄膜结构之间。 
在另一方面中，一种用于存储器装置的存储器阵列可包含：多个存储器单元，其形成在半导体衬底上且耦合到形成在所述衬底上的字线和大体上垂直的位线。所述存储器阵列可进一步包含：多个存储装置；以及多个存取装置，其形成在所述衬底中，且可操作地耦合到所述存储装置并耦合到所述字线中的选定一者及所述位线中的选定一者。所述阵列还可包含：凹座，其形成在所述半导体衬底中且在所述存取装置之间延伸，且包 含一对相对侧壁及在所述侧壁之间延伸的底面，其中所述侧壁可包含所述存取装置的有源区。导电薄膜结构可至少部分地设置在所述凹座的相应侧壁上，且介电层可插入在所述有源区与所述导电薄膜结构之间。 
在再一方面中，一种用于存储器装置的存储器阵列可包含：多个存储器单元，其定位在半导体衬底上且耦合到形成在半导体衬底上的字线和大体上垂直的位线。每一存储器单元可进一步包含：存储装置；以及存取装置，其耦合到所述存储装置且耦合到所述字线中的特定一者和所述位线中的特定一者。所述阵列可进一步包含：凹座，其延伸到所述衬底中，且可包含相对侧壁和在所述侧壁之间延伸的底面。所述侧壁可包含具有特定导电性的有源区。导电薄膜结构可至少部分地设置在所述凹座的相应侧壁上，且介电层可插入在所述有源区与所述导电薄膜结构之间。 
附图说明
下文参看以下各图详细描述本发明的各种实施例。 
图1是根据本发明的各种实施例的存储器装置的图解方框图。 
图2是图1所示的存储器阵列的部分示意图。 
图3是图2的存储器阵列的存储器单元的示意图。 
图4是展示根据本发明的若干实施例形成的多个垂直存取装置的存储器装置的部分等角视图。 
图5是根据本发明的若干实施例的存取装置的部分侧面正视图。 
图6是根据本发明的若干实施例的存取装置的另一部分侧面正视图。 
图7是根据本发明的若干实施例的存取装置的又一部分侧面正视图。 
图8是根据本发明的若干实施例的存取装置的再一部分侧面正视图。 
图9是根据本发明的若干实施例的存取装置的部分侧面正视图。 
图10是根据本发明的若干实施例的存取装置的另一部分侧面正视图。 
图11是根据本发明的若干实施例的存取装置的又一部分侧面正视图。 
图12是根据本发明的若干实施例的存储器装置的部分侧面正视图。 
图13是根据本发明的若干实施例的存储器装置的另一部分侧面正视图。 
图14是根据本发明的若干实施例的存储器装置的另一部分侧面正视图。 
图15是根据本发明的若干实施例的存储器装置的部分俯视平面图。 
图16是根据本发明的另一实施例的处理系统的图解方框图。 
具体实施方式
所揭示的各种实施例中的许多实施例涉及存储器装置和制造所述装置的方法，且特别涉及存储器装置的垂直存取装置。在以下描述且在图1到图16中阐述本发明的特定实施例的具体细节，以提供对所述实施例的透彻了解。然而，所属领域的技术人员将了解，实施例是可能的，且许多实施例可在没有以下描述中描述的若干细节的情况下实践。 
图1是根据本发明的实施例的存储器装置10的图解方框图。通过各种制造方法在半导体衬底12上制造存储器装置10，所述制造方法包含选择性掩蔽、光刻、蚀刻、材料沉积、选择性掺杂、平坦化和其它已知的制造方法。通过选择性地应用前述制造方法在半导体衬底12上设置具有多个存储器单元(图1中未图示)的存储器阵列14。存储器阵列14中包含的存储器单元各包含根据本发明的实施例构造的存取装置，下文将对其进行更详细地论述。存储器装置10还包含一个或一个以上外围电路16，其通过多个控制线18可操作地耦合到存储器阵列14。所述外围电路16大体上包含经配置以对存储器阵列14内的存储器单元寻址以便可存储和存取信息的电路。因此，存储器装置10中的外围电路16可包含读出放大器、合适的多路复用和多路分用电路、锁存电路、缓冲器电路，以及经配置以与外部装置通信的输入和输出电路。外围电路16还可包含各种可操作以将电力供应到存储器装置10和/或调整所述电力的电路。 
图2是根据图1所示的实施例的存储器阵列14的部分示意图。存储器阵列14包含多个耦合到大体上垂直的字线20和位线22的存储器单元18。字线20和位线22协作地形成多个地址线，所述地址线可耦合到图1的外围电路16。如下文将更详细论述，存储器单元18各包含一存取装置和一存储装置(图2中未图示)，其可操作地耦合到相应的字线20和位线22。确切地说，所述存取装置是根据本发明的实施例构造的，下文中也将更详细地对所述实施例进行论述。虽然图示了单个存储器阵列14，但应了解，存储器阵列14可被隔离成多个存储体，其中每一存储体具有专用的输入和输出端口，所述端口进一步耦合到共用内部总线，从而可循序或同时向不同存储体写入信息和从不同存储体存取信息。 
图3是根据图2所示的实施例的存储器单元18的示意图。存储器单元18包含存取装置30，其可为金属氧化物半导体场效晶体管(MOSFET)。因此，如果沟道区由n型半导体材料构成则存取装置30可为p-MOSFET装置，或替代地，如果沟道区由p型半导体材料构成则存取装置30可为n-MOSFET装置。在任一情况下，存取装置30均大体上通过合适地掺杂半导体衬底12(图1)形成，所述半导体衬底12可为由硅或由半导体材料的混合物(例如硅和锗(SiGe))构成的块状衬底。或者，衬底12可包含绝缘体上硅结 构，例如蓝宝石上硅衬底。随后，合适掺杂的区可通过将掺杂的区互连而可操作地耦合到存储器单元18的其它部分。所述互连可由选定金属形成，或替代地由其它导电材料(例如多晶硅)形成。同样，所述存取装置30是根据本发明的实施例构造的，下文中将更详细地对所述实施例进行论述。存储器单元18还包含耦合到存取装置30的存储装置38。存储装置38可为电容性结构，其具有合适大的电容，以便可由存取装置30将适当的信号传送到外围电路16(图1)。因此，电容性结构可包含三维电容结构，例如沟槽和堆叠电容器结构。举例来说，所述电容性结构可包含授予德波尔(DeBoer)等人的标题为“使用双面电极的DRAM电容器设计”(″DRAM Capacitor Formulation Using a Double-SidedElectrode″)的第6,635,540号美国专利中揭示的三维电容性装置，所述专利以引用的方式并入本文中。 
图4是展示位于图1的半导体衬底12上的多个垂直存取装置42的存储器装置40的部分等角视图，其将用于描述各种实施例。为了说明的清晰起见，可省略存储器装置40的若干部分，但所述部分可能在授予沃纳·张格林(Werner Juengling)的2004年9月1日申请的标题为“具有垂直晶体管的DRAM单元”(″DRAM Cells with VerticalTransistors″)的第US 2006/0046407 A1号美国公开申请案中详细揭示，所述申请案以引用的方式并入本文中。垂直存取结构42中的每一者可在x方向上相互隔开选定距离d1。垂直存取结构42各包含相对的一对柱状部分44，其从衬底12向外延伸，从而界定相对的一对大体上平行的侧壁45，其具有在侧壁45之间延伸的底面47。柱状部分44在y方向上隔开选定距离d2。如下文将详细论述，柱状部分44通过分别提供源极/漏极区和沟道区而协作地形成垂直存取装置42。如下文将详细描述，多个相互对准的第一沟槽50沿着结构42且在结构42之间延伸，且经配置以容纳可通过各种方法在第一沟槽50中沉积的导电字线(图4中未图示)。大约垂直于第一沟槽50的多个相互对准的第二沟槽52由侧壁45和底面47界定。还在装置40中形成相对较深的第三沟槽53，其大约与第二沟槽52对准，且位于垂直存取结构42之间。 
现在将使用图5到图11来说明根据各种实施例的形成具有垂直存取装置42的存储器装置40的方法。现在参看图5，其展示衬底12的部分侧面正视图，衬底12包含在形成图4所示的结构期间施加于衬底12的介电层60。半导体衬底12可包含任何具有半导体表面的基于半导体的结构，所述基于半导体的结构可包含硅、绝缘体上硅(SOI)和蓝宝石上硅(SOS)结构。此外，衬底12可包含掺杂和未掺杂半导体材料，和/或支撑在半导体底座上的硅的外延层。此外，构成半导体衬底12的材料无需完全基于硅。举例来说， 衬底12也可包含完全由锗形成或由硅与锗组合形成或由砷化镓形成的部分。现在将在下文中进一步详细论述根据实施例的掺杂结构。介电层60可包含任何合适的介电材料，其可包含使用化学气相沉积(CVD)沉积在表面上的相对较厚的二氧化硅层。或者，介电层60可为通过在高温下将衬底12暴露于氧气气氛而形成的热生长层。 
垂直存取结构42包含第二沟槽52，其是通过将衬底12合适地蚀刻到深度d3而形成。沟槽52可使用湿式蚀刻工艺来蚀刻，或者其可使用干式蚀刻工艺来蚀刻，干式蚀刻工艺可包含等离子蚀刻、离子研磨和反应离子蚀刻(RIE)。沟槽50和沟槽53大体上形成到大于深度d3的深度，且也可使用湿式蚀刻或干式蚀刻工艺来形成。沟槽50被蚀刻到大约1.5F的深度，其中F为装置40的相关垂直特征尺寸。一般来说，相关特征尺寸是由用于形成装置40的光掩模上的最小可分辨特征确定。在各种实施例中，沟槽50的深度大约为1750埃 
Figure G60494500150138000D000061
但沟槽50可形成到其它可小于或大于此深度的合适深度。 
现在参看图6，可将介电填充物49沉积到沟槽52中，所述介电填充物49至少部分地填充沟槽52。虽然可使用各种介电材料，但在各种实施例中，可例如通过二氧化硅来形成介电填充物45，所述二氧化硅是通过使用低压化学气相沉积(LPCVD)、等离子增强化学气相沉积(PECVD)或其它类似的沉积方法对正硅酸乙酯(TEOS)进行高温分解而形成。可在沟槽53中填充介电材料55，其可包含例如使用化学气相沉积(CVD)或通过其它已知方法沉积的二氧化硅。 
图7是图4的存储器装置40的部分侧面正视图，其将用于进一步描述形成方法。可向沟槽50的侧壁46和底面48沉积沟槽介电层62。虽然沟槽介电层62可为任何可在侧壁46和底面48上生长或沉积的合适的介电材料，但沟槽介电层62可包含热生长二氧化硅(SiO2)层。一般来说，热生长SiO2层将形成受衬底12的结晶取向控制的厚度。因此，在侧壁46上产生热生长SiO2层达所需的厚度，而在底面48上形成的二氧化硅层可相对比侧壁46上形成的SiO2层的厚度薄。或者，沟槽介电层62可包含氮化硅(Si3N4)层。随后可向至少沟槽50的侧壁46和底面48沉积导电薄膜64达所需厚度。导电薄膜64可包含金属，例如过渡金属，或者其可包含其它导电材料，例如氮化钛(TiN)和氮化钽(TaN)，和各种硅化物，例如硅化钴(CoSi)和硅化镍(NiSi)。构成薄膜64的导电材料还可包含多晶硅，其可为掺杂或未掺杂的。导电薄膜64可使用化学气相沉积(CVD)方法来沉积，所述方法可包含低压化学气相沉积(LPCVD)。在各种实施例中，导电薄膜64可沉积在侧壁46和底面48上达大约0.25F与大约0.5F之间的范围内的厚度，其中F为装置40的相关特征尺寸。也可将导电薄膜64形成到大约150 
Figure G60494500150138000D000062
与大约350 
Figure G60494500150138000D000063
之间的 范围内的厚度。可向至少沟槽50施加辅助层66，所述辅助层66可包含SiO2层或Si3N4层，且可使用CVD或其它合适方法沉积。此外，可对层66使用其它合适的材料，其可包含导电材料。 
现在参看图8，可选择性蚀刻辅助层66以移除辅助层66和导电薄膜64的若干部分。在各种实施例中，沟槽50的底部68可经间隔物蚀刻(spacer-etch)，以便移除邻近底部68的辅助层66。此外，可通过间隔物蚀刻以类似方式移除导电薄膜64的邻近底部68的部分，以便使导电薄膜64的其余部分相互电隔离。在各种实施例中，沟槽52的底部68可经间隔物蚀刻穿过辅助层66和导电薄膜64，且向下蚀刻到沟槽介电层62中。如图8所示，在沟槽52的底部68处引导的间隔物蚀刻也移除辅助层66的在沟槽50外部的部分。对沟槽50的底部68中的辅助层66和导电薄膜64进行间隔物蚀刻可使用各向异性干式蚀刻方法进行，所述方法例如是等离子蚀刻、离子束蚀刻和反应离子蚀刻(RIE)。 
虽然图8展示了朝辅助层66和导电薄膜64引导的间隔物蚀刻，但应了解，也可朝所揭示的结构的其它部分引导间隔物蚀刻。举例来说，间隔物蚀刻也可蚀刻下伏硅材料的显著部分，或间隔物蚀刻可通过选择适当的蚀刻技术来实现层66、薄膜64和下伏硅材料的减少。 
遵照图8所示的间隔物蚀刻程序，且现在参看图9，可进一步蚀刻导电薄膜64，使得薄膜64对辅助层66进行底切。因此，导电薄膜64的下边缘70延伸到沟槽50中达深度d4，其大体上大于沟槽52的深度d3(图5)，使得下边缘70定位成远离侧壁46和底面48的交叉部分。也可蚀刻导电薄膜64以对导电薄膜64进行底切，使得上边缘72延伸到沟槽50中达深度d5。下边缘70和上边缘72的位置可使用湿式和/或干式蚀刻方法来合适地定位，以便向装置42施加所需的特性。举例来说，下边缘70和上边缘72的位置可经过合适的配置，以便在装置42中提供所要的栅极电容，或施加其它的所需操作特性，例如提供装置42的所需阈值电压。在图9所示的底切程序期间，辅助层66保护导电薄膜64的纵向表面，以便维持导电薄膜64的所要厚度t。如图10所示，可任选地选择性地从导电薄膜64移除辅助层66的其余部分。可通过使层66变致密来增强层66(图9)对于移除的选择性。举例来说，当介电层66包含沉积的Si3N4层时，可通过使层66暴露于氮化气氛来使层66变致密，所述氮化气氛在预定条件下维持固定的一段时间。 
现在转向图11，垂直存取结构42包含至少部分地在柱状部分44中延伸的第一掺杂区74，和延伸到衬底12中的第二掺杂区76。为了在图11中清晰地说明，移除装置42的正面部分上的导电薄膜64，而保留装置42的背面部分上的导电薄膜64。然而，应了 解，导电薄膜64可存在于垂直存取装置42的相对侧上。可通过离子植入工艺来选择性形成第一掺杂区74，以便向区74施加所需的导电性。在各种实施例中，离子植入工艺可包含对选定化学物质的有角度的离子植入，使得离子植入不会延伸到沟槽52中。用于离子植入的合适化学物质可包含例如磷、砷和硼离子，但也可使用其它合适的化学物质。 
在各种实施例中，可掺杂第一掺杂区74以产生n+导电性，同时可掺杂第二掺杂区76以产生p-导电性。在各种实施例中的又一实施例中，可选择性掺杂第一掺杂区74以产生p+导电性，同时掺杂第二掺杂区76以产生n-导电性。在其它各种实施例中，可选择性掺杂第一掺杂区74和第二掺杂区76以产生其它导电性。举例来说，可掺杂第一掺杂区74以产生第一导电性，所述第一导电性可为p或n型导电性，且可掺杂第二掺杂区76以产生第二导电性，所述第二导电性也可为p或n型导电性，其中第一导电性不同于第二导电性。在各种实施例中的又一实施例中，可将额外离子植入工艺引导到沟槽50(图10)中以改进沟槽介电层62和衬底12的邻近沟槽50的底面48的部分的绝缘性质。 
仍参看图11，可在衬底12中形成第一掺杂区74达深度d6。深度d6可大于深度d5，但小于深度d4，从而使得导电薄膜64延伸超过第一掺杂区74。然而，在各种实施例中的其它实施例中，深度d6可向下延伸到深度d4，甚至延伸超过深度d4。 
图12是包含根据各种实施例形成的至少一个垂直存取装置的存储器装置100的部分侧面正视图。存储器装置100包含支撑衬底102，其可包含掺杂或未掺杂半导体材料，其可为硅的块状衬底。或者，所述块状衬底可由半导体材料的混合物构成，例如硅和锗(SiGe)。衬底102还可包含其它已知的半导体结构，例如绝缘体上硅结构。存储器装置100还包含至少一个根据前述方法形成的垂直存取装置104，其与介电材料106邻接。介电材料106可包含前述介电材料中的任一材料，例如二氧化硅。在存储器装置100上形成导电薄膜106，其在垂直存取装置104的有源区上延伸，从而形成装置100的导电字线。如前所述，导电薄膜106可由金属导电薄膜、半导体材料(例如掺杂或未掺杂的多晶硅)或硅化物构成。导电薄膜106可延伸到装置100的终端部分108，所述部分可由介电材料构成，例如先前揭示的介电材料中的任一者。导电薄膜106的沿终端部分108延伸的部分可与终端部分108的实质侧面部分邻接。导电薄膜106也可围绕终端部分108连续延伸，并延伸到终端部分108的相对侧上。现在也参看图13，存储器装置100的背面正视图将导电薄膜106展示为围绕终端部分108延伸，使得导电薄膜106耦合到设置在终端部分109的相对侧上的导电薄膜106。虽然导电薄膜106展示为围绕终端部分108延伸，但应了解，终端部分108的相应侧上的导电薄膜106可通过提供在相应侧上的薄 膜106之间延伸的接触结构来电耦合，下文将对其进行更详细的描述。 
仍参看图12，导电薄膜106可耦合到接触结构108，接触结构108也可合适地形成以在终端部分108的顶部部分上延伸，使得导电薄膜106的沿终端部分108的相对侧延伸的部分也耦合到接触结构108。接触结构108可由通过已知的金属沉积方法设置在终端部分108上的金属构成。接触结构108也可由导电非金属材料构成，例如掺杂或未掺杂多晶硅乃至硅化物材料。可在存储器装置100中包括其它结构以准许装置100作为非易失性存储器装置而操作。一个或一个以上导电结构112可以可操作地耦合到存取装置104，所述导电结构形成装置100的导电位线。导电结构112也可由通过已知方法设置在存取装置104上的金属构成。导电结构112也可由导电非金属材料构成，例如掺杂或未掺杂多晶硅乃至硅化物材料。存储装置114也可以可操作地耦合到存取装置104以便为预定逻辑状态提供存储构件。存储装置114可包含容器电容器或其它类似结构，其大体上在装置100的制造期间形成。 
图14是存储器装置100的另一侧面正视图。存储器装置100进一步包含位于导电薄膜106与存取装置104之间的介电层116。介电层116可根据前述方法形成，且可由先前揭示的介电材料中的任一者构成。 
图15是存储器装置100的部分俯视平面图。如该图中所示，导电薄膜106和导电结构112协作地分别形成大约垂直的字线和位线的网，所述字线和位线耦合到存取装置104，存取装置104又可以可操作地耦合到存储装置114以形成存储器装置100。虽然图12到图15中只展示了存储器阵列的一部分，但应了解，如此项技术中已知，存储器装置100可被隔离成不同的存储体。此外，存储器装置100还可包含读出放大器、寻址电路、锁存电路、多路复用电路和图15中未展示的其它已知电路。 
图16是根据本发明的另一实施例的处理系统200的图解方框图。处理系统200包含中央处理单元(CPU)202，其可包含任何能够接收数据和经编程指令且进一步经配置以根据所述经编程指令来处理数据的数字装置。因此，CPU 202可包含微处理器，例如通用单芯片或多芯片微处理器，或者其可包含数字信号处理单元或其它类似的可编程处理单元。CPU 202经配置以经由通信总线206与存储器单元204通信。存储器单元204包含根据本发明的前述实施例构造的垂直存取装置，例如图12所示的垂直存取装置42。处理系统200也可包含耦合到总线206的各种其它装置，其可操作以协作地与CPU 202和存储器单元204交互。举例来说，处理系统200可包含一个或一个以上输入/输出(I/O)装置208，例如打印机、显示装置、键盘、鼠标或其它已知的输入/输出装置。处理系统 200也可包含大容量存储装置210，其可包含硬盘驱动器、软盘驱动器、光盘装置(CD-ROM)或其它类似装置。 
虽然已说明和描述了本发明的各种实施例，但如上所述，在不偏离本发明的精神和范围的情况下可进行许多改变。举例来说，虽然参看DRAM存储器装置描述了垂直存取装置的若干实施例，但应了解，也可不加显著修改而将若干实施例并入在各种各样的其它存储器装置中，所述存储器装置例如是静态存储器，动态存储器，例如动态随机存取存储器(DRAM))、扩展数据输出(EDO)DRAM、同步动态随机存取存储器、双数据速率同步动态随机存取存储器(DDR SDRAM)、同步链路动态随机存取存储器(SLDRAM)、视频随机存取存储器(VRAM)、RAMBUS动态随机存取存储器(RDRAM)、静态随机存取存储器(SRAM)，快闪存储器以及其它已知的存储器装置。 
形成本文的一部分的附图以说明而非限制的方式展示了可实践标的物的特定实施例。以充分的细节描述所说明的实施例以使得所属领域的技术人员能够实践本文中揭示的教示。可利用和从中导出其它实施例，从而可在不偏离本发明的范围的情况下进行结构性和逻辑上的代替和改变。因此，本实施方式不应以限制性意义来理解，且各种实施例的范围仅由所附权利要求书连同所述权利要求书被赋予的等效物的完整范围来定义。 
因此，虽然本文中已说明和描述了特定实施例，但应了解，可用任何经计算以实现相同目的的布置来代替所展示的特定实施例。本发明意图涵盖对各种实施例的任何和所有修改或变动。所属领域的技术人员在审阅了以上描述后将容易理解以上实施例与本文中未具体描述的其它实施例的组合。 
发明摘要是遵照37 C.F.R.§1.72(b)而提供，所述法条要求一份将使读者能快速确定技术揭示内容的本质的摘要。发明摘要是在其将不用于解释或限制权利要求书的范围或意义的理解上提交的。此外，在前述实施方式中，可看出为了使揭示内容简单化而可将各种特征在单个实施例中分组在一起。所揭示的此方法不应解释为反映所主张的实施例需要多于每一权利要求中明确叙述的特征的意图。相反，如所附权利要求书所反映，发明标的物在于少于单个揭示的实施例中的所有特征。因此，所附权利要求书在此并入到实施方式中，其中每一权利要求独立地作为单独的实施例。 

Claims (64)

1.一种形成用于存储器装置的存储器装置结构的方法，其包括：
在衬底中提供凹座，所述凹座具有一对相对的侧壁和在所述相对的侧壁之间延伸的底面；
向所述凹座的所述侧壁和所述底面沉积介电层；
在所述介电层上形成导电薄膜；及
对所述导电薄膜进行处理以从所述凹座的所述底面移除所述薄膜并从所述相对的侧壁移除所述导电薄膜的至少一部分，其中对所述导电薄膜进行处理进一步包括：
向所述导电薄膜沉积辅助层；
对所述辅助层和所述导电薄膜进行间隔物蚀刻以从所述凹座的所述底面移除所述辅助层和所述导电薄膜；及
对所述导电薄膜的定位于所述辅助层与所述介电层之间且邻近所述侧壁的部分进行底切以用可调整的方式获得选定操作特性。
2.根据权利要求1所述的方法，其中提供凹座进一步包括将所述凹座蚀刻到1.5F的深度，其中F是所述存储器装置的特征尺寸。
3.根据权利要求2所述的方法，其中将所述凹座蚀刻到1.5F的深度进一步包括将所述凹座蚀刻到1750埃
Figure FSB00000402267500011
的深度。
4.根据权利要求1所述的方法，其中向所述凹座的所述侧壁和所述底面沉积介电层进一步包括生长二氧化硅层和氮化硅层中的一者。
5.根据权利要求1所述的方法，其中在所述介电层上形成导电薄膜进一步包括将所述导电薄膜沉积到0.25F与0.5F之间的范围内的厚度，其中F是所述存储器装置的特征尺寸。
6.根据权利要求5所述的方法，其中将所述导电薄膜沉积到0.25F与0.5F之间的范围内的厚度进一步包括将所述薄膜形成到150埃
Figure FSB00000402267500012
与350埃
Figure FSB00000402267500013
之间的范围内的厚度。
7.根据权利要求6所述的方法，其中在所述介电层上形成导电薄膜进一步包括沉积金属层、多晶硅层、氮化钛(TiN)层、氮化钽(TaN)层、硅化钴(CoSi)层和硅化镍(NiSi)层中的一者。
8.根据权利要求1所述的方法，其进一步包括移除所述辅助层的邻近所述侧壁的部分。
9.根据权利要求1所述的方法，其进一步包括通过形成邻近所述导电薄膜的具有选定导电性的区而在所述装置中提供有源区域。
10.根据权利要求9所述的方法，其中通过形成具有选定导电性的区而在所述装置中提供有源区域进一步包括形成具有n导电性的区。
11.根据权利要求9所述的方法，其中通过形成具有选定导电性的区而在所述装置中提供有源区域进一步包括形成具有p导电性的区。
12.根据权利要求1所述的方法，其进一步包括提供具有第一导电性的第一区和具有第二导电性的第二区，其中所述第一导电性不同于所述第二导电性。
13.根据权利要求1所述的方法，其进一步包括通过在所述凹座中沉积导电材料而在所述凹座中形成导电栅极结构，及将所述导电栅极结构耦合到导电字线结构。
14.一种存储器装置结构，其包括：
多个凹座，其形成在半导体衬底中，所述凹座中的每一者包含一对相对侧壁，所述侧壁包含具有选定导电性的有源区；
导电薄膜结构，其至少部分地设置在所述凹座的相应侧壁上；
介电层，其插入在所述有源区与所述导电薄膜结构之间；及
多个第一沟槽，其形成在所述多个凹座中的邻近凹座之间，且在垂直于所述多个凹座的多对相对侧壁的方向上延伸，且具有大于所述多个凹座的深度的深度。
15.根据权利要求14所述的存储器装置结构，其中所述半导体衬底进一步包括块状硅衬底与绝缘体上硅衬底中的一者。
16.根据权利要求15所述的存储器装置结构，其中所述半导体衬底进一步包括包含掺杂和未掺杂半导体材料、硅的外延层、由锗形成的部分、由硅和锗组合形成的部分和由砷化镓形成的部分中的至少一者。
17.根据权利要求14所述的存储器装置结构，其中所述凹座延伸到所述衬底中达1.5F的深度，其中F是所述存储器装置的特征尺寸。
18.根据权利要求14所述的存储器装置结构，其中所述凹座延伸到凹座深度，且所述导电薄膜结构沿所述凹座的相应侧壁延伸到小于所述凹座深度的深度。
19.根据权利要求14所述的存储器装置结构，其中所述有源区延伸到所述侧壁中达第一深度，且所述导电薄膜结构沿所述凹座的相应侧壁延伸到大于所述第一深度的第二深度。
20.根据权利要求19所述的存储器装置结构，其中所述导电薄膜结构进一步包括上边缘，其中所述上边缘凹陷在所述凹座内达第三深度，所述第三深度小于所述第一深度和所述第二深度。
21.根据权利要求14所述的存储器装置结构，其进一步包括在所述对相对侧壁之间延伸的底面，且其中所述导电薄膜结构包括延伸远离所述侧壁与所述底面的交叉部分的下边缘。
22.根据权利要求14所述的存储器装置结构，其进一步包括定位于所述对相对侧壁之间的底面，其中所述介电层进一步包括覆盖所述底面和所述对相对侧壁的沟槽介电层。
23.根据权利要求14所述的存储器装置结构，其进一步包括定位于所述凹座内的导电栅极结构。
24.根据权利要求14所述的存储器装置结构，其中所述有源区经掺杂以向所述有源区施加n+和p-导电性中的至少一者。
25.一种存储器装置，其包括：
至少一个外围电路，其定位于半导体衬底上；及
存储器阵列，其形成在所述衬底上，且可操作地耦合到所述至少一个外围电路，所述存储器阵列包含至少一个垂直存取装置，所述存储器装置进一步包括：
多个凹座，其形成在所述半导体衬底中，所述凹座中的每一者包含一对相对侧壁，所述侧壁包含所述垂直存取装置的具有选定导电性的有源区；
导电薄膜结构，其至少部分地设置在所述凹座的靠近所述有源区的相应侧壁上；及
介电层，其插入在所述有源区与所述导电薄膜结构之间；及
多个第一沟槽，其形成在所述多个凹座中的邻近凹座之间，且在垂直于所述多个凹座的多对相对侧壁的方向上延伸，且具有大于所述多个凹座的深度的深度。
26.根据权利要求25所述的存储器装置，其中所述凹座延伸到凹座深度，且所述导电薄膜结构沿所述凹座的相应侧壁延伸到小于所述凹座深度的深度。
27.根据权利要求25所述的存储器装置，其中所述有源区延伸到所述侧壁中达第一深度，且所述导电薄膜结构沿所述凹座的相应侧壁延伸到大于所述第一深度的第二深度。
28.根据权利要求27所述的存储器装置，其中所述导电薄膜结构进一步包括上边缘，其中所述上边缘凹陷在所述凹座内达第三深度，所述第三深度小于所述第一深度和所述第二深度。
29.根据权利要求25所述的存储器装置，其进一步包括在所述对相对侧壁之间延伸的底面，且其中所述导电薄膜结构包括延伸远离所述侧壁与所述底面的交叉部分的下边缘。
30.根据权利要求25所述的存储器装置，其进一步包括定位于所述对相对侧壁之间的底面，其中所述介电层进一步包括覆盖所述底面和所述对相对侧壁的沟槽介电层。
31.根据权利要求25所述的存储器装置，其中所述导电薄膜结构包括定位于所述凹座内的导电栅极结构。
32.根据权利要求25所述的存储器装置，其中所述有源区经掺杂以向所述有源区施加n+和p-导电性中的至少一者。
33.根据权利要求25所述的存储器装置，其进一步包括多个控制线，所述控制线将所述至少一个外围电路耦合到所述存储器阵列。
34.根据权利要求25所述的存储器装置，其中所述至少一个外围电路包括读出放大器、多路复用电路、多路分用电路、锁存电路、缓冲器电路和输入及输出电路中的至少一者。
35.一种用于存储器装置的存储器阵列，其包括：
多个存储器单元，其形成在半导体衬底上且耦合到形成在所述衬底上的字线和垂直的位线，每一存储器单元进一步包括：
存储装置；及
存取装置，其形成在所述衬底上，且耦合到所述存储装置并耦合到所述字线中的选定一者及所述位线中的选定一者，所述阵列进一步包括：
多个凹座，其形成在所述半导体衬底中，所述凹座中的每一者包含一对相对侧壁及在所述侧壁之间延伸的底面，所述侧壁包含所述存取装置的具有选定导电性的有源区；
导电薄膜结构，其至少部分地设置在所述凹座的相应侧壁上；
介电层，其插入在所述有源区与所述导电薄膜结构之间；
多个第一沟槽，其形成在所述多个凹座中的邻近凹座之间，且在垂直于所述多个凹座的多对相对侧壁的方向上延伸，且具有大于所述多个凹座的深度的深度。
36.根据权利要求35所述的存储器阵列，其中所述凹座延伸到所述衬底中达凹座深度，且所述导电薄膜结构沿所述凹座的相应侧壁延伸到小于所述凹座深度的深度。
37.根据权利要求35所述的存储器阵列，其中所述有源区延伸到所述侧壁中达第一深度，且所述导电薄膜结构沿所述凹座的相应侧壁延伸到大于所述第一深度的第二深度。
38.根据权利要求37所述的存储器阵列，其中所述导电薄膜结构进一步包括上边缘，其中所述上边缘凹陷在所述凹座内达第三深度，所述第三深度小于所述第一深度和所述第二深度。
39.根据权利要求35所述的存储器阵列，其中所述导电薄膜结构包括延伸远离所述侧壁与所述底面的交叉部分的下边缘。
40.根据权利要求35所述的存储器阵列，其中所述介电层进一步包括覆盖所述底面和所述对相对侧壁的沟槽介电层。
41.根据权利要求35所述的存储器阵列，其中所述有源区经掺杂以向所述有源区施加n+和p-导电性中的至少一者。
42.根据权利要求35所述的存储器阵列，其中所述存储装置进一步包括三维电容器结构。
43.一种处理系统，其包括：
中央处理单元(CPU)；及
存储器装置，其通过通信总线可操作地耦合到所述CPU，所述存储器装置包含至少一个存取装置，所述存储器装置进一步包括：
多个凹座，其延伸到半导体衬底中，所述凹座中的每一者包含一对相对侧壁及在所述侧壁之间延伸的底面，所述侧壁包含所述存取装置的形成在其中的有源区；
导电薄膜结构，其至少部分地设置在所述凹座的相应侧壁上；
介电层，其插入在所述有源区与所述导电薄膜结构之间；及
多个第一沟槽，其形成在所述多个凹座中的邻近凹座之间，且在垂直于所述多个凹座的多对相对侧壁的方向上延伸，且具有大于所述多个凹座的深度的深度。
44.根据权利要求43所述的处理系统，其中所述凹座延伸到所述衬底中达凹座深度，且所述导电薄膜结构沿所述凹座的相应侧壁延伸到小于所述凹座深度的深度。
45.根据权利要求43所述的处理系统，其中所述有源区延伸到所述侧壁中达第一深度，且所述导电薄膜结构沿所述凹座的相应侧壁延伸到大于所述第一深度的第二深度。
46.根据权利要求45所述的处理系统，其中所述导电薄膜结构进一步包括上边缘，其中所述上边缘凹陷在所述凹座内达第三深度，所述第三深度小于所述第一深度和所述第二深度。
47.根据权利要求46所述的处理系统，其中所述导电薄膜结构包括延伸远离所述侧壁与所述底面的交叉部分的下边缘。
48.根据权利要求43所述的处理系统，其中所述介电层进一步包括覆盖所述底面和所述对相对侧壁的沟槽介电层。
49.根据权利要求43所述的处理系统，其中所述有源区经掺杂以向所述有源区施加n+和p-导电性中的至少一者。
50.根据权利要求43所述的处理系统，其进一步包括可操作地耦合到所述通信总线的至少一个输入/输出(I/O)装置和一大容量存储装置。
51.根据权利要求50所述的处理系统，其中所述至少一个I/O装置包含打印机、显示装置、键盘和鼠标中的至少一者，且进而其中所述大容量存储装置包含硬盘驱动器、软盘驱动器和光盘驱动器中的至少一者。
52.一种用于存储器装置的存储器阵列，其包括：
多个存储器单元，其形成在半导体衬底上且耦合到形成在所述衬底上的字线和垂直的位线，每一存储器单元进一步包括：
多个存储装置；及
多个存取装置，其形成在所述衬底中，且可操作地耦合到所述存储装置并耦合到所述字线中的选定一者及所述位线中的选定一者，所述阵列进一步包括：
多个凹座，其形成在所述半导体衬底中，所述凹座中的每一者在所述存取装置之间延伸且包含一对相对侧壁及在所述侧壁之间延伸的底面，其中所述侧壁包含所述存取装置的有源区；
导电薄膜结构，其至少部分地设置在所述凹座的相应侧壁上；
介电层，其插入在所述有源区与所述导电薄膜结构之间；及
多个第一沟槽，其形成在所述多个凹座中的邻近凹座之间，且在垂直于所述多个凹座的多对相对侧壁的方向上延伸，且具有大于所述多个凹座的深度的深度。
53.根据权利要求52所述的存储器阵列，其中所述凹座延伸到所述衬底中达凹座深度，且所述导电薄膜结构沿所述凹座的相应侧壁延伸到小于所述凹座深度的深度。
54.根据权利要求52所述的存储器阵列，其中所述有源区延伸到所述侧壁中达第一深度，且所述导电薄膜结构沿所述凹座的相应侧壁延伸到大于所述第一深度的第二深度。
55.根据权利要求54所述的存储器阵列，其中所述导电薄膜结构进一步包括上边缘，其中所述上边缘凹陷在所述凹座内达第三深度，所述第三深度小于所述第一深度和所述第二深度。
56.根据权利要求52所述的存储器阵列，其中所述导电薄膜结构包括延伸远离所述侧壁与所述底面的交叉部分的下边缘。
57.根据权利要求52所述的存储器阵列，其中所述介电层进一步包括覆盖所述底面和所述对相对侧壁的沟槽介电层。
58.根据权利要求52所述的存储器阵列，其中所述有源区经掺杂以向所述有源区施加n+和p-导电性中的至少一者。
59.根据权利要求52所述的存储器阵列，其中所述存储装置进一步包括三维电容器结构。
60.根据权利要求52所述的存储器阵列，其进一步包括终端部分，所述终端部分包含第一侧和相对第二侧，其中所述终端部分与所述相对侧壁中的一者邻接，且与所述凹座对准。
61.根据权利要求60所述的存储器阵列，其中所述终端部分由介电材料构成。
62.根据权利要求60所述的存储器阵列，其中所述导电薄膜沿所述终端部分延伸。
63.根据权利要求62所述的存储器阵列，其进一步包括所述终端部分的末端部分，所述末端部分在所述第一侧与所述相对第二侧之间延伸，其中所述导电薄膜沿所述第一侧、所述末端部分连续延伸且延伸到所述相对第二侧上。
64.根据权利要求62所述的存储器阵列，其进一步包括耦合到所述导电薄膜的接触结构。
CN2008800085055A 2007-01-22 2008-01-22 具有垂直存取装置的存储器 Active CN101669200B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/656,125 2007-01-22
US11/656,125 US7859050B2 (en) 2007-01-22 2007-01-22 Memory having a vertical access device
PCT/US2008/000785 WO2008091579A2 (en) 2007-01-22 2008-01-22 Memory having a vertical access device

Publications (2)

Publication Number Publication Date
CN101669200A CN101669200A (zh) 2010-03-10
CN101669200B true CN101669200B (zh) 2011-12-21

Family

ID=39462124

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800085055A Active CN101669200B (zh) 2007-01-22 2008-01-22 具有垂直存取装置的存储器

Country Status (7)

Country Link
US (2) US7859050B2 (zh)
EP (1) EP2126970B1 (zh)
JP (1) JP4868265B2 (zh)
KR (1) KR101425247B1 (zh)
CN (1) CN101669200B (zh)
TW (1) TWI384586B (zh)
WO (1) WO2008091579A2 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7859050B2 (en) 2007-01-22 2010-12-28 Micron Technology, Inc. Memory having a vertical access device
JP4685147B2 (ja) * 2008-10-14 2011-05-18 エルピーダメモリ株式会社 半導体装置の製造方法
US8692310B2 (en) 2009-02-09 2014-04-08 Spansion Llc Gate fringing effect based channel formation for semiconductor device
JP2011014666A (ja) * 2009-07-01 2011-01-20 Toshiba Corp 半導体装置及びその製造方法
US8039340B2 (en) 2010-03-09 2011-10-18 Micron Technology, Inc. Methods of forming an array of memory cells, methods of forming a plurality of field effect transistors, methods of forming source/drain regions and isolation trenches, and methods of forming a series of spaced trenches into a substrate
US9484269B2 (en) * 2010-06-24 2016-11-01 Globalfoundries Inc. Structure and method to control bottom corner threshold in an SOI device
US9385132B2 (en) 2011-08-25 2016-07-05 Micron Technology, Inc. Arrays of recessed access devices, methods of forming recessed access gate constructions, and methods of forming isolation gate constructions in the fabrication of recessed access devices
US9177872B2 (en) 2011-09-16 2015-11-03 Micron Technology, Inc. Memory cells, semiconductor devices, systems including such cells, and methods of fabrication
KR101906406B1 (ko) 2011-12-30 2018-12-10 삼성전자주식회사 수직 구조의 비휘발성 메모리 소자 및 그 제조방법
US8878271B2 (en) 2013-03-01 2014-11-04 Micron Technology, Inc. Vertical access device and apparatuses having a body connection line, and related method of operating the same
US9005463B2 (en) 2013-05-29 2015-04-14 Micron Technology, Inc. Methods of forming a substrate opening
US10014305B2 (en) 2016-11-01 2018-07-03 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
US9761580B1 (en) 2016-11-01 2017-09-12 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
US10062745B2 (en) 2017-01-09 2018-08-28 Micron Technology, Inc. Methods of forming an array of capacitors, methods of forming an array of memory cells individually comprising a capacitor and a transistor, arrays of capacitors, and arrays of memory cells individually comprising a capacitor and a transistor
US9935114B1 (en) 2017-01-10 2018-04-03 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
US9837420B1 (en) 2017-01-10 2017-12-05 Micron Technology, Inc. Arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, methods of forming a tier of an array of memory cells, and methods of forming an array of memory cells individually comprising a capacitor and an elevationally-extending transistor
US9842839B1 (en) 2017-01-12 2017-12-12 Micron Technology, Inc. Memory cell, an array of memory cells individually comprising a capacitor and a transistor with the array comprising rows of access lines and columns of digit lines, a 2T-1C memory cell, and methods of forming an array of capacitors and access transistors there-above
US10388658B1 (en) 2018-04-27 2019-08-20 Micron Technology, Inc. Transistors, arrays of transistors, arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, and methods of forming an array of transistors
US10546863B1 (en) 2018-08-02 2020-01-28 Micron Technology, Inc. Method for fabricating bit line contact
WO2020076758A1 (en) 2018-10-09 2020-04-16 Micron Technology, Inc. Devices including vertical transistors having hydrogen barrier materials, and related methods
US20230180467A1 (en) * 2021-12-02 2023-06-08 Micron Technology, Inc. Vertical access line in a folded digitline sense amplifier

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5196722A (en) * 1992-03-12 1993-03-23 International Business Machines Corporation Shadow ram cell having a shallow trench eeprom
US5587340A (en) * 1990-07-25 1996-12-24 Semiconductor Energy Laboratory Co., Ltd. Method of forming a semiconductor device in a substrate depression

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4811067A (en) * 1986-05-02 1989-03-07 International Business Machines Corporation High density vertically structured memory
JP2507502B2 (ja) 1987-12-28 1996-06-12 三菱電機株式会社 半導体装置
US5045490A (en) * 1990-01-23 1991-09-03 Texas Instruments Incorporated Method of making a pleated floating gate trench EPROM
US5250450A (en) * 1991-04-08 1993-10-05 Micron Technology, Inc. Insulated-gate vertical field-effect transistor with high current drive and minimum overlap capacitance
US5208172A (en) 1992-03-02 1993-05-04 Motorola, Inc. Method for forming a raised vertical transistor
JP3311070B2 (ja) 1993-03-15 2002-08-05 株式会社東芝 半導体装置
US5554550A (en) * 1994-09-14 1996-09-10 United Microelectronics Corporation Method of fabricating electrically eraseable read only memory cell having a trench
US5529944A (en) 1995-02-02 1996-06-25 International Business Machines Corporation Method of making cross point four square folded bitline trench DRAM cell
US5885864A (en) 1996-10-24 1999-03-23 Micron Technology, Inc. Method for forming compact memory cell using vertical devices
US6072209A (en) * 1997-07-08 2000-06-06 Micro Technology, Inc. Four F2 folded bit line DRAM cell structure having buried bit and word lines
US6177699B1 (en) 1998-03-19 2001-01-23 Lsi Logic Corporation DRAM cell having a verticle transistor and a capacitor formed on the sidewalls of a trench isolation
US6737696B1 (en) 1998-06-03 2004-05-18 Micron Technology, Inc. DRAM capacitor formulation using a double-sided electrode
US6026019A (en) * 1998-06-19 2000-02-15 International Business Machines Corporation Two square NVRAM cell
US6261913B1 (en) 2000-08-23 2001-07-17 Micron Technology, Inc. Method for using thin spacers and oxidation in gate oxides
DE10129958B4 (de) * 2001-06-21 2006-07-13 Infineon Technologies Ag Speicherzellenanordnung und Herstellungsverfahren
US6617213B2 (en) * 2002-01-25 2003-09-09 Infineon Technologies Ag Method for achieving high self-aligning vertical gate studs relative to the support isolation level
US6794699B2 (en) 2002-08-29 2004-09-21 Micron Technology Inc Annular gate and technique for fabricating an annular gate
US7269071B2 (en) * 2003-12-16 2007-09-11 Micron Technology, Inc. NROM memory cell, memory array, related devices and methods
US7148538B2 (en) * 2003-12-17 2006-12-12 Micron Technology, Inc. Vertical NAND flash memory array
US7241654B2 (en) * 2003-12-17 2007-07-10 Micron Technology, Inc. Vertical NROM NAND flash memory array
KR100526891B1 (ko) * 2004-02-25 2005-11-09 삼성전자주식회사 반도체 소자에서의 버티컬 트랜지스터 구조 및 그에 따른형성방법
US7518182B2 (en) * 2004-07-20 2009-04-14 Micron Technology, Inc. DRAM layout with vertical FETs and method of formation
US7442976B2 (en) * 2004-09-01 2008-10-28 Micron Technology, Inc. DRAM cells with vertical transistors
TWI270977B (en) * 2005-06-27 2007-01-11 Powerchip Semiconductor Corp Non-volatile memory and manufacturing method and operating method thereof
US8338887B2 (en) * 2005-07-06 2012-12-25 Infineon Technologies Ag Buried gate transistor
US7476933B2 (en) 2006-03-02 2009-01-13 Micron Technology, Inc. Vertical gated access transistor
US7645671B2 (en) * 2006-11-13 2010-01-12 Micron Technology, Inc. Recessed access device for a memory
US7859050B2 (en) 2007-01-22 2010-12-28 Micron Technology, Inc. Memory having a vertical access device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5587340A (en) * 1990-07-25 1996-12-24 Semiconductor Energy Laboratory Co., Ltd. Method of forming a semiconductor device in a substrate depression
US5196722A (en) * 1992-03-12 1993-03-23 International Business Machines Corporation Shadow ram cell having a shallow trench eeprom

Also Published As

Publication number Publication date
JP2010517269A (ja) 2010-05-20
KR20090117744A (ko) 2009-11-12
EP2126970B1 (en) 2019-08-21
WO2008091579A2 (en) 2008-07-31
EP2126970A2 (en) 2009-12-02
US8617953B2 (en) 2013-12-31
TW200845308A (en) 2008-11-16
TWI384586B (zh) 2013-02-01
CN101669200A (zh) 2010-03-10
WO2008091579A3 (en) 2009-01-15
US20110081757A1 (en) 2011-04-07
US7859050B2 (en) 2010-12-28
JP4868265B2 (ja) 2012-02-01
US20080173920A1 (en) 2008-07-24
KR101425247B1 (ko) 2014-08-01

Similar Documents

Publication Publication Date Title
CN101669200B (zh) 具有垂直存取装置的存储器
KR0135783B1 (ko) 고성능 복합 필러 dRAM 셀 및 이의 형성 방법
US6559491B2 (en) Folded bit line DRAM with ultra thin body transistors
TWI267979B (en) SOI trench capacitor DRAM cell incorporating a low-leakage floating body array transistor
US5670805A (en) Controlled recrystallization of buried strap in a semiconductor memory device
US7795651B2 (en) One transistor DRAM device and method of forming the same
US7898014B2 (en) Semiconductor device structures with self-aligned doped regions and methods for forming such semiconductor device structures
US6426253B1 (en) Method of forming a vertically oriented device in an integrated circuit
US6355520B1 (en) Method for fabricating 4F2 memory cells with improved gate conductor structure
US20020109176A1 (en) Open bit line dram with ultra thin body transistors
EP0967644A2 (en) DRAM trench capacitor
US20080048186A1 (en) Design Structures Incorporating Semiconductor Device Structures with Self-Aligned Doped Regions
US20080277738A1 (en) Memory cells, memory banks, memory arrays, and electronic systems
CN102184926A (zh) 沟道穿过埋入介电层的存储单元
US20070002691A1 (en) Buried strap contact for a storage capacitor and method for fabricating it
US6593613B1 (en) Memory cell for plateline sensing
US4942554A (en) Three-dimensional, one-transistor cell arrangement for dynamic semiconductor memories comprising trench capacitor and method for manufacturing same
US20050280001A1 (en) Memory cell using silicon carbide
EP2355143A1 (en) Device having a contact between semiconductor regions through a buried insulating layer, and process for fabricating said device
US20080067568A1 (en) Capacitor with hemispherical silicon-germanium grains and a method for making the same
US7320912B2 (en) Trench capacitors with buried isolation layer formed by an oxidation process and methods for manufacturing the same
WO2023137800A1 (zh) 半导体结构及其制造方法
US20120153378A1 (en) Semiconductor device and method for forming the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant