CN101677020B - 闪速存储器件和系统及其读取方法 - Google Patents

闪速存储器件和系统及其读取方法 Download PDF

Info

Publication number
CN101677020B
CN101677020B CN200910174634.8A CN200910174634A CN101677020B CN 101677020 B CN101677020 B CN 101677020B CN 200910174634 A CN200910174634 A CN 200910174634A CN 101677020 B CN101677020 B CN 101677020B
Authority
CN
China
Prior art keywords
storage unit
read
bit line
reading
select storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910174634.8A
Other languages
English (en)
Other versions
CN101677020A (zh
Inventor
姜相求
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101677020A publication Critical patent/CN101677020A/zh
Application granted granted Critical
Publication of CN101677020B publication Critical patent/CN101677020B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches

Abstract

提供一种闪速存储器件的读取方法，其包括：读取连接到与多个已选择存储单元的字线不同的字线的多个邻近存储单元；利用多个耦合补偿参数读取所述多个已选择存储单元一次或多次；以及基于所述邻近存储单元的读取结果选择性地锁存所述已选择存储单元的读取结果。

Description

闪速存储器件和系统及其读取方法
技术领域
本发明涉及非易失性半导体存储器件。更具体地，本发明涉及非易失性存储器件和系统及其读取方法。
背景技术
可以将半导体存储器件粗略地分类为易失性存储器件和非易失性存储器件。
在易失性存储器件的情况下，它们的读取和写入速度快，然而它们具有这样的缺点，其中所存储的内容在断电时消失。另一方面，在非易失性存储器件的情况下，即便在断电时也保持其中所存储的内容。为此，可以使用非易失性半导体存储器件来保持无论是否供电都要保留的内容。非易失性半导体存储器件可以包括掩模只读存储器(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)等。
通常，MROM、PROM、和EPROM无法由系统自身自由擦除和写入，所以不便于一般用户更新所存储的内容。另一方面，EEPROM能够电擦除或写入。EEPROM的应用拓宽到辅助存储器、或其中需要连续更新的系统编程(闪速EEPROM)。特别地，闪速EEPROM(以下，称为闪速存储器)表现出比常规EEPROM更高的集成度，因而有利于大辅助存储器应用。
根据存储单元和位线的互连，可以将闪速存储器分为NAND闪速存储器和NOR闪速存储器。NOR闪速存储器消耗大量电流，所以其不利于高集成度。另一方面，NOR闪速存储器有利于高速。NAND闪速存储器消耗单元电流的量比NOR闪速存储器少，所以其有利于高集成度。
闪速存储器的每个存储单元在载体(bulk)区域与其控制栅极之间具有浮置栅极或电荷俘获层。闪速存储器借助通过在存储单元的浮置栅极或电荷俘获层上或里面累积或俘获电荷而调整该存储单元的阈电压来存储数据。将该操作称为所谓的写入或编程操作。
每个已编程存储单元具有分别与N个编程状态或已编程数据值对应的多个阈电压分布之一(N为大于或等于2的整数)。在编程操作中，在已选择存储单元与邻近存储单元之间可能发生耦合。耦合导致各自与编程状态对应的每个阈电压分布变宽、以及邻近编程状态之间的间隔变窄。将这样的耦合称为电场耦合或F-poly耦合。
由于耦合，邻近存储单元的阈电压的变化很大而且邻近编程状态之间的间隔变窄，难以可靠地从存储单元读出数据。随着每个单元存储的位的数量增加，这样的现象将愈演愈烈。
发明内容
示例实施例关注于提供增强存储单元的可靠性的闪速存储器件和多块删除方法。
示例实施例的一个方面提供一种闪速存储器件的读取方法，其包括：读取连接到与多个已选择存储单元的字线不同的字线的多个邻近存储单元；利用多个耦合补偿参数读取所述多个已选择存储单元一次或多次；以及基于所述邻近存储单元的读取结果选择性地锁存所述已选择存储单元的读取结果。
示例实施例的另一个方面提供一种闪速存储器件的读取方法，其包括：读取连接到与多个已选择存储单元的字线不同的字线的多个邻近存储单元；利用第一耦合补偿参数，读取各自与具有第一数据值的邻近存储单元对应的已选择存储单元；锁存从应用第一耦合补偿参数的存储单元读取的结果；利用第二耦合补偿参数，读取各自与具有第二数据值的邻近存储单元对应的已选择存储单元；锁存从应用第二耦合补偿参数的存储单元读取的结果；利用第三耦合补偿参数，读取各自与具有第三数据值的邻近存储单元对应的已选择存储单元；锁存从应用第三耦合补偿参数的存储单元读取的结果；利用第四耦合补偿参数，读取各自与具有第四数据值的邻近存储单元对应的已选择存储单元；以及锁存从应用第四耦合补偿参数的存储单元读取的结果。
示例实施例的另一个方面提供一种闪速存储器件的读取方法，其包括：读取连接到与多个已选择存储单元的字线不同的字线的多个邻近存储单元；利用第一耦合补偿参数读取所述已选择存储单元；锁存所述已选择存储单元的读取结果中与具有第一数据值的邻近存储单元对应的读取结果；利用第二耦合补偿参数读取所述已选择存储单元；锁存所述已选择存储单元的读取结果中与具有第二数据值的邻近存储单元对应的读取结果；利用第三耦合补偿参数读取所述已选择存储单元；锁存所述已选择存储单元的读取结果中与具有第三数据值的邻近存储单元对应的读取结果；利用第四耦合补偿参数读取所述已选择存储单元；以及锁存所述已选择存储单元的读取结果中与具有第四数据值的邻近存储单元对应的读取结果。
示例实施例的另一个方面提供一种闪速存储器件的读取方法，其包括：读取连接到与多个已选择存储单元的字线不同的字线的多个邻近存储单元；利用第一耦合补偿参数读取所述已选择存储单元；锁存应用第一耦合补偿参数的读取结果；利用第二耦合补偿参数读取所述已选择存储单元；锁存应用第二耦合补偿参数的读取结果；利用第三耦合补偿参数读取所述已选择存储单元；锁存应用第三耦合补偿参数的读取结果；利用第四耦合补偿参数读取所述已选择存储单元；以及锁存应用第四耦合补偿参数的读取结果。
示例实施例的另一个方面提供一种闪速存储器件的读取方法，其包括：读取连接到与多个已选择存储单元的字线不同的字线的多个邻近存储单元；基于所述邻近存储单元的读取结果，确定各自应用于所述已选择存储单元的多个耦合补偿参数；利用应用于各个已选择存储单元的耦合补偿参数读取所述已选择存储单元；以及锁存读取结果。
示例实施例的另一个方面提供一种闪速存储器件，其包括：存储单元阵列，具有多个存储单元；以及页缓冲器电路，被配置为通过调整各自与已选择存储单元连接的每条位线的预充电电压的电平、或用于读出每条位线的电压的读出时段的长度来读取所述已选择存储单元至少一次或多次，其中所述页缓冲器电路被配置为基于连接到与所述已选择存储单元不同的字线的多个邻近存储单元的读取结果选择性地锁存所述已选择存储单元的读取结果。
示例实施例的另一个方面提供一种存储器系统，其包括：闪速存储器件；以及控制器，被配置为控制所述闪速存储器件，其中所述闪速存储器件包括：存储单元阵列，具有多个存储单元；以及页缓冲器电路，被配置为通过调整各自与已选择存储单元连接的每条位线的预充电电压的电平、或用于读出每条位线的电压的读出时段的长度来读取所述已选择存储单元一次或多次，其中所述页缓冲器电路被配置为基于连接到与所述已选择存储单元不同的字线的多个邻近存储单元的读取结果选择性地锁存所述已选择存储单元的读取结果。
示例实施例的另一个方面提供一种计算系统，其包括：主机；闪速存储器件；以及控制器，被配置为根据所述主机的请求控制所述闪速存储器件，其中所述闪速存储器件包括：存储单元阵列，具有多个存储单元；以及页缓冲器电路，被配置为通过调整各自与已选择存储单元连接的每条位线的预充电电压的电平、或用于读出每条位线的电压的读出时段的长度来读取所述已选择存储单元一次或多次，其中所述页缓冲器电路被配置为基于连接到与所述已选择存储单元不同的字线的多个邻近存储单元的读取结果选择性地锁存所述已选择存储单元的读取结果。
附图说明
通过参照附图详细描述示例实施例，示例实施例的以上和其他特征和优点将变得更加显而易见。附图旨在描绘示例实施例，而不应当被解读为限制权利要求所意指的范围。除非明确注明，附图不应被考虑为按比例绘制。
图1是示出根据一个示例实施例的闪速存储器件的示意性配置的图；
图2和3是用于描述邻近存储单元之间导致的电场耦合或F-poly耦合的图；
图4是示出根据示例实施例的页缓冲器电路的示意性配置的图；
图5是示出根据一个示例实施例的闪速存储器件的读取方法的流程图；
图6是示出根据另一个示例实施例的闪速存储器件的读取方法的流程图；
图7至11是用于描述通过根据邻近存储单元的编程状态调整读出间隔的长度的读取方法的图；
图12至17是用于描述通过根据邻近存储单元的编程状态调整位线的预充电电压的电平的读取方法的图；
图18是示出包含图1中所示的闪速存储器件的存储器系统的示意性配置的图；以及
图19是示出包含图1中所示的闪速存储器件的计算系统的示意性配置的图。
具体实施方式
这里公开详细示例实施例。然而，这里公开的具体结构和功能细节仅仅表示用于描述示例实施例的目的。但是示例实施例可以以许多替换形式实现，而不应当被解读为仅限于这里阐述的实施例。
从而，虽然示例实施例能够具有多种变体和替换形式，其实施例在附图中作为示例示出并将在这里详细描述。然而，应当理解，不意欲将示例实施例限于所公开的具体形式，相反，示例实施例将涵盖落入示例实施例范围内的全部变体、等价物、和替换物。附图描述的全文中类似的数字指代类似的元件。
不难理解，虽然这里可能使用术语第一、第二等来描述各种元件，但是这些元件不应当被这些术语所限制。这些术语仅用于将一个元件与另一个元件区分开来。例如，可以将第一元件称为第二元件，而且类似地，可以将第二元件称为第一元件，而不背离示例实施例的范围。如这里使用的，术语“和/或”包括一个或多个相关联的列出条目的任何和全部组合。
不难理解，当一个元件被称为“连接到”或“耦接到”另一个元件时，其可以直接连接到或耦接到另一个元件，或者可以存在居间元件。相反，当一个元件被称为“直接连接到”或“直接耦接到”另一个元件时，不存在居间元件。应当以类似的方式解释用于描述元件之间的关系的其他词语(例如，“在…之间”与“直接在…之间”、“邻近”与“直接邻近”等)。
这里使用的术语仅仅是用于描述具体实施例的目的，不意欲限制示例实施例。如这里使用的，单数形式“一”、“一个”、和“该”意欲同样包括复数形式，除非上下文清楚地另外指明。另外不难理解，这里使用的术语“包括”和/或“包含”指明所述特征、整数、步骤、操作、元件、和/或组件的存在，但是不排除存在或附加一个或多个其他特征、整数、步骤、操作、元件、组件、和/或其群组。
还应当注意，在某些替换实现中，所述的功能/动作可能不以附图中注明的次序发生。例如，依赖于涉及的功能/动作，接连示出的两个图可能实际上基本同时执行、或可能有时以相反次序执行。
根据示例实施例的闪速存储器件的读取方法能够消除连接到与已选择字线不同的字线的存储单元的耦合效应。为此，首先，在读取已选择存储单元之前对与邻近字线相连的存储单元进行读操作。可以通过改变耦合补偿参数(例如，位线预充电电压或读出时段的长度)对已选择存储单元执行至少一次或多次读操作。可以根据连接到不同的字线的存储单元的编程状态选择性地锁存对已选择存储单元的所述至少一次或多次读操作的结果。下面，将参照附图更全面地描述根据示例实施例的闪速存储器件及其读取方法。
图1是示出根据一个示例实施例的闪速存储器件的示意性配置的图。
参照图1，闪速存储器件100包括单元阵列10、页缓冲器电路20、和行译码器电路30。单元阵列10可以由多个存储器块形成，每个存储器块包括排列为多个行(或，字线WL0至WLn-1)和多个列(或，位线BL0至BLm-1)的存储单元。如图1中所示将存储单元配置为具有NAND串结构。但是，虽然图中未示出，存储单元也能够被配置为具有NOR结构。
单元阵列10的行由行译码器电路30驱动，而列由页缓冲器电路20驱动。每个存储单元可以存储1位数据或多位数据(例如，两位或更多位数据)。存储1位数据的存储单元称为单个位单元或单电平单元(SLC)，而存储多位数据的存储单元称为多个位单元、多电平单元(MLC)、或多状态单元。有可能将每个存储器块形成为使得同时具有单电平单元和多电平单元。
由页缓冲器电路20执行的读操作包括普通读操作和检验读操作。可以对与已选择字线相连的多个存储单元以一个或多个页为单位进行读操作。页缓冲器电路20在读操作时担当读出放大器用于从存储单元读取数据，而在编程操作时担当驱动器用于根据要编程的数据驱动位线。页缓冲器电路20可以包括多个页缓冲器，每个页缓冲器与一条字线或一对字线对应。
如下面将描述的，根据示例实施例的页缓冲器电路20可以参照与邻近已选择字线(例如，WLi)的字线(例如，WLi+1)(以下，称为邻近字线)相连的存储单元(以下，称为邻近存储单元)的编程状态来调整耦合补偿参数(例如，读出时间，位线预充电电压的电平等)。耦合补偿参数用于补偿读操作时在邻近存储单元之间导致的耦合效应。根据上述读取方法，虽然邻近存储单元的阈电压的分布因电场耦合/F-poly耦合而改变，但是能够进行准确的读取。
下面，将描述具有NAND串结构的MLC闪速存储器的示例。但是，下面将要描述的闪速存储器的配置和工作特性不限于具体存储器结构。例如，下面将要描述的闪速存储器的配置和工作特性能够应用于全部NAND闪速存储器件和NOR闪速存储器件。进一步，它们能够应用于多种类型的闪速存储器件，无论闪速存储器件的电荷存储层的结构如何。将把与已选择字线WLi的邻近字线WLi+1相连的存储单元的编程状态描述为考虑用于补偿耦合效应的耦合的要素。但是，不难理解，这里考虑影响耦合的多种要素，诸如排列在不同位置的存储单元、因编程已选择存储单元自身造成的阈电压的变化等。
图2和3是用于描述邻近存储单元之间导致的电场耦合或F-poly耦合的图。
图2示出多电平单元的阈电压分布，例如，2位单元，其中一个单元中存储2位数据。在其中一个存储单元中存储2位数据的情况下，存储单元具有处于分别与数据状态‘11’、‘10’、‘00’、和‘01’对应的四种阈电压分布E、P1、P2、和P3之一中的阈电压。
图2中，实线411、412、413、和414指示与四种数据状态对应的阈电压分布存在于给定阈电压窗口内的情况。该情况下，不难理解，以给定的容限(margin)W1适当地排列邻近数据状态的阈电压分布。精细地控制阈电压分布以使得，与四种数据状态对应的阈电压分布分别存在于给定阈电压窗口内。为此，已经提出一种利用增量步进脉冲编程(ISPP)方案的编程方法。根据ISPP方案，导致存储单元的阈电压移动一对于每次编程循环施加的编程电压的增量。因而，有可能通过将编程电压的增量设置得较小来更精细地控制存储单元的阈电压。这意味着充分地确保数据状态之间的容限W1。尽管有该ISPP方案，但是与每种数据状态对应的阈电压分布仍可能因电场耦合或F-poly耦合而改变。
参照图3，假定存储单元MCA是被编程为具有四种状态之一的存储单元，而且其连接到第i字线WLi。假定存储单元MCB是被编程为具有四种状态之一的存储单元，而且其连接到第i+1字线WLi+1。第i+1字线WLi+1是在上方邻近第i字线WLi的字线。假定首先编程连接到第i字线WLi的存储单元(例如，MCA)而且接着编程连接到第i+1字线WLi+1的存储单元(例如，MCB)。
在编程存储单元MCB时，其浮置栅极上累积电荷而且其阈电压变高。此时，之前编程的存储单元的浮置栅极的电势可以因与存储单元MCB的浮置栅极的耦合而变高。在存储单元MCB的编程完成之后，存储单元MCA的浮置栅极的增加的电势因邻近浮置栅极之间的耦合而继续维持。此时，强制作用到存储单元MCA的耦合来自于位于字线/位线方向上的全部邻近存储单元。该耦合使得已编程存储单元MCA的阈电压变高。这意味着存储单元MCA的阈电压分布被拓宽，如虚线421至424、431至434、以及441至444所示。随着每种数据状态的阈电压分布因耦合效应而拓宽，如由W2、W3、和W4标出的邻近数据状态之间的容限减小。邻近数据状态之间容限的减小增加读取结果出错的概率。
邻近存储单元MCB的编程状态的变化越大，因耦合造成的存储单元MCA的阈电压的变化就越大。例如，图2的实线411至414指示邻近存储单元MCB被编程为与LSB阈电压分布对应的数据状态“E”时存储单元MCA的阈电压分布。即，如果邻近存储单元MCB被编程为数据状态“E”，则几乎不产生耦合。虚线421至424指示邻近存储单元MCB被编程为数据状态“P1”时存储单元MCA的阈电压分布。在邻近存储单元MCB被编程为数据状态“P1”的情况下，与邻近存储单元MCB被编程为数据状态“E”时相比耦合效应增加。
虚线431至434指示当邻近存储单元MCB被编程为数据状态“P2”时存储单元MCA的阈电压分布。在邻近存储单元MCB被编程为数据状态“P2”的情况下，与邻近存储单元MCB被编程为数据状态“P1”时相比耦合效应增加。虚线441至444指示当邻近存储单元MCB被编程为数据状态“P3”时存储单元MCA的阈电压分布。在邻近存储单元MCB被编程为数据状态“P3”的情况下，与邻近存储单元MCB被编程为数据状态“P2”时相比耦合效应增加。
示例实施例中，通过参照连接到邻近位线(例如，WLi+1)的存储单元的编程状态(或，已编程数据值)对连接到已选择字线(例如，WLi)的存储单元执行读操作来补偿邻近存储单元之间的耦合效应。在根据示例实施例的读操作的情况下，根据连接到邻近位线(例如，WLi+1)的存储单元(即，邻近存储单元)的编程状态确定耦合补偿参数(例如，读出时间、预充电电压电平等)。邻近存储单元的编程状态与由邻近存储单元导致的耦合效应紧密相关。根据邻近存储单元的编程状态不同地调整耦合补偿参数的值。于是，在读操作时有效地补偿邻近存储单元之间导致的耦合效应，并进行准确的读取。
图4示出根据示例实施例的页缓冲器电路的示意性配置。
参照图4，页缓冲器电路20包括多个、例如四个页缓冲器PB0至PB3。页缓冲器PB0至PB3被配置为彼此相同。页缓冲器PB0至PB3分别电连接到相应的位线BL0至BL3。经由列选通电路50进行页缓冲器PB0至PB3的数据PB_DIO0至PB_DIO3的输入/输出。图4示出其中将页缓冲器PB0至PB3分配给各条位线BL0至BL3的示例配置。例如，页缓冲器PB0至PB3以一对一的方式连接到位线，而不由至少两条或更多位线共享。页缓冲器PB0至PB3与位线之间的互连能够以多种方式改变。各个页缓冲器PB0至PB3的配置如下。
页缓冲器PB0至PB3中的每一个包括位线选择和偏压电路21、预充电电路23、以及读出和锁存电路25。分别在预充电电路23与读出和锁存电路25之间提供读出节点SN0至SN3，用于读出已编程到相应的存储单元的数据状态。
位线选择和偏压电路21响应于位线选择信号BLSLT执行选择将要对其进行数据读出的位线的功能。预充电电路23响应于预充电控制信号PLOAD和BLSHF预充电已选择位线和读出节点。在为连接到已选择位线的存储单元执行读出操作之前进行预充电操作。在已选择位线被预充电之后，已选择位线的电压在读出时段期间根据已选择存储单元中已编程的数据值变化。在读出时段过去之后，读出和锁存电路25响应于锁存控制信号LCH读出读出节点SN0的电压，并在锁存器中存储所读出的结果作为读出结果。可以从闪速存储器件100中的控制逻辑(未示出)产生用于控制页缓冲器PB0至PB3的操作的控制信号BLSLT、PLOAD、BLSHF、和LCH。
如图4中所示，电容元件CSN0至CSN3分别存在于页缓冲器PB0至PB3的读出节点SN0至SN3处，而且电容元件CBL0至CBL2分别存在于邻近读出节点SN0至SN3之间。页缓冲器PB0至PB3中的电容元件CSN0至CSN3和CBL0至CBL2与读出节点SN0至SN3的电压电平以及流向已选择存储单元的电流的量具有紧密关系。从而，有可能通过控制页缓冲器PB0至PB3中的电容元件CSN0至CSN3和CBL0至CBL2的尺寸来调整已选择位线以及读出节点SN0至SN3的演化(develop)时间段。可以在设计页缓冲器电路20时调整页缓冲器PB0至PB3中的电容元件CSN0至CSN3和CBL0至CBL2的尺寸。
但是，存在于邻近读出节点SN0至SN3之间的电容元件CBL0至CBL2是寄生电容元件的类型。于是，控制电容元件CBL0至CBL2的尺寸并不容易。另一方面，电容元件CSN0至CSN3能够在设计页缓冲器电路20时定量地控制。于是，根据示例实施例的页缓冲器PB0至PB3，将电容元件CSN0至CSN3的尺寸设置为使得在预充电操作之后直接执行读出操作而没有演化时段。即，页缓冲器PB0至PB3的读操作由预充电时段和读出时段形成。利用页缓冲器PB0至PB3的上述配置，因为不需要演化时段，故而快速完成读操作。因而，根据示例实施例的读取方法适合于需要重复读取的多电平单元的读取操作。这里使用具有快速读出特性的页缓冲器，其不需要单独的演化时段。
页缓冲器PB0至PB3中的每一个可以包括多个、例如3个或更多个锁存器，其可以在页缓冲器PB0至PB3的读取和锁存电路25中实现。在页缓冲器PB0至PB3中的每一个中的多个锁存器当中，至少一个锁存器(例如，一个或两个锁存器)可以用于存储从邻近存储单元(例如，与字线WLi+1相连的邻近存储单元)读出的数据值。其余一个或多个锁存器可以用于存储从已所选择存储单元(例如，与已选择字线WLi相连的存储单元)读出的数据值。存储在页缓冲器PB0至PB3中的邻近存储单元的数据可以用于调整何时锁存从已选择存储单元读出的数据值的时间点、或已选择存储单元的位线预充电电压的电平。结果，根据邻近存储单元的数据状态补偿强制作用于每个存储单元的耦合的效应。
不难理解，可以在示例实施例的范围内以多种方式修改或改变上述电路21、23、和25。从而，电路21、23、和25的配置不限于图4中所示的特定结构。进一步，页缓冲器PB0至PB3的电容元件CSN0至CSN3的尺寸和设置不限于本公开。
图5是示出根据示例实施例的闪速存储器件的读取方法的流程图。
参照图5，在步骤S1000，从与已选择存储单元MCAi的邻近字线WLi+1相连的邻近存储单元MCBi读出数据。基于读取的数据判定与邻近字线WLi+1相连的邻近存储单元MCBi的已编程数据状态。在步骤S1100，基于所判定的邻近存储单元MCBi的数据状态确定耦合补偿参数(例如，读出时间、位线预充电电压的电平等)。耦合补偿参数能够从预定参数得到，而不是在每次执行读操作时确定。耦合补偿参数值能够根据邻近存储单元MCBi中存储的数据值来定义。
在步骤S1200，通过将所确定的耦合补偿参数应用于与已选择字线WLi相连的每个存储单元MCAi来读取数据。步骤S1200中执行的对已选择存储单元MCAi的读操作可以相对于与已选择字线WLi相连的存储单元执行一次或多次。可以基于邻近存储单元MCBi的编程状态对读操作应用不同的耦合补偿参数。不同的耦合补偿参数能够应用于已选择字线WLi的每个读操作中包含的预充电时段或读出时段。耦合补偿参数用于补偿在读操作中编程邻近存储单元时导致的耦合的效应。
在步骤S1300，根据邻近存储单元MCBi的编程状态从各条位线选择性地锁存从已选择存储单元MCAi读取的数据。即，为每个存储单元执行读操作一次或多次，同时通过一个锁存操作存储从每个存储单元读取的数据。
图5中所述的读取方法需要软件操作，其用于基于邻近存储单元MCBi的编程状态确定锁存已选择存储单元MCAi的数据值的定时。如果为读操作分配的读出时间不足以执行软件操作，则根据示例实施例的读取方法可以通过下面的重复读出方案执行读操作。
图6是示出根据另一个示例实施例的闪速存储器件的读取方法的流程图。
参照图6，在操作S2000，从与已选择存储单元MCAi的邻近字线WLi+1相连的邻近存储单元MCBi读出数据。基于读取的数据判定与邻近字线WLi+1相连的邻近存储单元MCBi的编程状态。在步骤S2100，基于所判定的邻近存储单元MCBi的编程状态确定耦合补偿参数(例如，读出时间、位线预充电电压的电平等)。耦合补偿参数能够从预定参数得到，而不是在每次执行读操作时确定。耦合补偿参数值能够根据邻近存储单元MCBi中存储的数据值来定义。
在步骤S2200，通过应用所确定的耦合补偿参数从与已选择字线WLi相连的存储单元MCAi重复读取数据。在步骤S2300，锁存通过重复读操作读取的数据。
不同的耦合补偿参数能够分别应用于步骤2200的重复读操作。不同的耦合补偿参数能够应用于与已选择字线WLi相连的存储单元MCAi的读操作的预充电时段或读出时段。耦合补偿参数用于补偿在读操作中编程邻近存储单元时导致的耦合的效应。根据能够存储在每个存储单元中的数据状态的数量定义步骤S2200中重复的读操作的数量。
如果每个存储单元被编程为四种数据状态之一，则对全部已选择存储单元MCAi进行四次读操作。此时，将不同的耦合补偿参数分别应用于四次读操作。步骤S2300中可以通过四次锁存操作锁存步骤S2200中通过四次读操作读取的数据。该情况下，对与已选择字线WLi相连的每个存储单元MCAi执行四次读操作和四次锁存操作。根据图6中所述的读取方法，有可能在分配到读操作的读出时间较短时通过应用重复读出方案执行准确的读操作。
根据图6中所述的读取方法，考虑邻近存储单元MCBi的全部数据值重复对存储单元MCAi的读操作和锁存操作。从而，没有必要在为读操作分配的短暂读出时段期间考虑邻近存储单元MCBi的数据值确定是否锁存。于是，虽然为读操作分配的读出时间不足以执行用于确定是否锁存的软件操作，但是可以通过补偿邻近存储单元造成的耦合的效应进行准确的读取。
将图5和6的步骤S1200和S2200中执行的对已选择存储单元MCAi的读操作分为第一和第二实施例。第一实施例是根据邻近存储单元MCBi的编程状态调整读出时段的长度的方法，将参照图7至11对其进行更全面的描述。第二实施例是根据邻近存储单元MCBi的编程状态调整预充电时段期间施加到位线的位线预充电电压的电平的方法，将参照图12至17对其进行更全面的描述。
图7至11是用于描述通过根据邻近存储单元MCBi的编程状态调整读出时段的长度来补偿邻近存储单元MCBi造成的耦合效应的读取方法的图。
参照图7，在从与已选择字线WLi相连的多个存储单元MCA0至MCA3(例如，与一个页对应的存储单元)读出数据的情况下，首先，对与邻近已选择存储单元MCA0至MCA3的字线WLi+1相连的多个邻近存储单元MCB0至MCB3(例如，与一个页对应的存储单元)进行读操作。可以将从多个邻近存储单元MCB0至MCB3读取的数据值分别存储在相应的页缓冲器PB0至PB3中的至少一个或多个锁存器中。
图7示出与第一位线BL0相连的邻近存储单元MCB0被编程为数据状态“E”且与第二位线BL1相连的邻近存储单元MCB1被编程为数据状态“P1”的示例。进一步，在该示例中，与第三位线BL2相连的邻近存储单元MCB2被编程为数据状态“P2”，而与第四位线BL3相连的邻近存储单元MCB3被编程为数据状态“P3”。图2中示出与数据状态“E”至“P3”对应的存储单元的阈电压分布。
参照图2和7，在邻近存储单元MCB0被编程为数据状态“E”且已选择存储单元MCA0被编程为数据状态“P1”的情况下，已选择存储单元MCA0不受来自邻近存储单元MCB0的耦合效应的影响。该情况下，已选择存储单元MCA0的阈电压分布可以与图2中由41_2标出的状态对应。此时，可以在第一读出时间trd期间读出并锁存已选择存储单元MCA0中已编程的数据。如果连接到与已选择存储单元MCA0相同的字线WLi的多个存储单元(例如，与一个或多个页对应的存储单元)的邻近存储单元MCBi的编程状态为状态“E”，则可以应用该读取特性无需位线的位置。
如果邻近存储单元MCB1被编程为数据状态“P1”且已选择存储单元MCA1被编程为数据状态“P1”，则存储单元MCA1的阈电压分布因遭受来自邻近存储单元MCB1的耦合效应而从41_2变为42_2。此时，可以在第二读出时间trd+toffset1期间读出并锁存已选择存储单元MCA1中已编程的数据以补偿耦合效应。如果连接到与已选择存储单元MCA1相同的字线WLi的多个存储单元(例如，与一个或多个页对应的存储单元)的邻近存储单元MCBi的编程状态为状态“P1”，则可以应用该读取特性无需位线的位置。
如果邻近存储单元MCB2被编程为数据状态“P2”且已选择存储单元MCA2被编程为数据状态“P1”，则存储单元MCA2的阈电压分布因遭受来自邻近存储单元MCB2的耦合效应而从41_2变为43_2。此时，可以在第三读出时间trd+toffset2期间读出并锁存已选择存储单元MCA2中已编程的数据以补偿耦合效应。如果连接到与已选择存储单元MCA2相同的字线WLi的多个存储单元(例如，与一个或多个页对应的存储单元)的邻近存储单元MCBi的编程状态为状态“P2”，则可以应用该读取特性无需位线的位置。
如果邻近存储单元MCB3被编程为数据状态“P3”且已选择存储单元MCA3被编程为数据状态“P1”，则存储单元MCA3的阈电压分布因遭受来自邻近存储单元MCB3的耦合效应而从412变为442。此时，可以在第四读出时间trd+toffset3期间读出并锁存已选择存储单元MCA3中已编程的数据以补偿耦合效应。如果连接到与已选择存储单元MCA3相同的字线WLi的多个存储单元(例如，与一个或多个页对应的存储单元)的邻近存储单元MCBi的编程状态为状态“P3”，则可以应用该读取特性无需位线的位置。
图8和9示出其中在每条字线上进行一次预充电操作和一次读出操作的示例读取方法。
参照图8和9，对与字线WLi相连的多个已选择存储单元(例如，与一个页对应的存储单元)中的每一个执行一次预充电操作和一次读出操作。在每个存储单元被编程为具有四种阈电压分布E、P1、P2、和P3之一的情况下，根据邻近存储单元的编程状态在四个读出时段SEN0至SEN3之一内读出并锁存每个存储单元中已编程的数据。根据邻近存储单元的数据值，不同地确定是否在每条字线上执行四个读出时段SEN0至SEN3当中的任何时段的读出操作。读出时段SEN0至SEN3彼此可以具有不同的读出时间。改变的读出时间使得补偿根据邻近存储单元的编程状态变化的耦合的效应。每个单元中存储的数据位的数量增加得越多，可实用的(practicable)读出时间的各种类型就增加得越多。
如果从字线WLi选择一页存储单元用于读操作，则在第一读出时段SEN0期间，读出已选存储单元当中邻近处于状态“E”的存储单元的存储单元MCAi的数据。例如，在第一读出时段SEN0期间，对邻近被编程为状态“P1”、“P2”、或“P3”的存储单元MCBi的存储单元不进行读出操作。将第一读出时间trd应用于第一读出时段SEN0。存储单元MCAi的位线的预充电电压电平在第一读出时间trd期间下降直到预定的读出遮断(trip)电压的电平。如果读出节点的电压降低到读出遮断电压之下，则相应的存储单元被判定为‘ON单元’。如果读出节点的电压未降低到读出遮断电压之下，则相应的存储单元被判定为‘OFF单元’。将第一读出时段SEN0内读出的数据存储在相应的页缓冲器的锁存器中。
在第二读出时段SEN1期间读出所选页中的存储单元当中邻近处于状态“P1”的存储单元MCBi的存储单元MCAi的数据。将第二读出时间(trd+toffset1)应用于第二读出时段SEN1。被预充电的存储单元MCAi的位线的电压电平在第二读出时间(trd+toffset1)期间下降到预定的读出遮断电压电平。第二读出时间(trd+toffset1)具有比第一读出时间trd长出偏移时段toffset1的读出时间。增加的读出时间使得能够补偿由邻近存储单元MCBi造成的耦合效应。将读出的数据存储在相应的页缓冲器的锁存器中。
如果将第一读出时间trd而不是第二读出时间(trd+toffset1)应用于第二读出时段SEN1，则因为邻近存储单元MCBi的耦合效应，位线的电压电平在读出时段期间不下降到预定的读出遮断电压电平。如果位线的电压电平不下降到预定的读出遮断电压电平，则已选择存储单元的阈电压被识别为仿佛增加了一样(即，好像电流流入已选择存储单元似的)。在示例实施例中，通过根据邻近存储单元MCBi的数据值调整读出时间的长度来进行耦合效应的补偿。随着读出时间被调整，已选择存储单元的位线的电压电平下降到预定的读出遮断电压电平，而且由耦合效应造成的电流减少得到补偿。如上所述，不需要额外的电路元件来调整读出时间。
在第三读出时段SEN2期间读出所选页中的存储单元当中邻近处于状态“P2”的存储单元MCBi的存储单元MCAi的数据。将第三读出时间(trd+toffset2)应用于第三读出时段SEN2。被预充电的存储单元MCAi的位线的电压电平在第三读出时间(trd+toffset2)期间下降到预定的读出遮断电压电平。第三读出时间(trd+toffset2)具有比第二读出时间(trd+toffset1)长的读出时间。增加的读出时间使得能够补偿由邻近存储单元MCBi造成的耦合效应。将读出的数据存储在相应的页缓冲器的锁存器中。
在第四读出时段SEN3期间，读出所选页中的存储单元当中邻近处于状态“P3”的存储单元MCBi的存储单元MCAi的数据。将第四读出时间(trd+toffset3)应用于第四读出时段SEN3。被预充电的存储单元MCAi的位线的电压电平在第四读出时间(trd+toffset3)期间下降到预定的读出遮断电压电平。第四读出时间(trd+toffset3)具有比第三读出时间(trd+toffset2)长的读出时间。增加的读出时间使得能够补偿由邻近存储单元MCBi造成的耦合效应。将读出的数据存储在相应的页缓冲器的锁存器中。
如上所述，通过基于邻近存储单元MCBi的编程状态调整已选择存储单元MCAi的读出时间来补偿耦合效应。这是因为页缓冲器电路20具有快速读出特性，其不需要演化时段。
在页缓冲器电路20具有快速读出特性的情况下，在读出时段期间，读出节点SNi的电压急剧改变。读出时段期间在读出节点SNi处进行的急剧电压变化即便在很短的时间变化中也可以很大程度地实现读出结果。从而，如果调整读出时段的长度(即，调整数据锁存时间点)，则读出已选择存储单元MCAi的ON/OFF状态的读出遮断点被改变。遮断点的改变导致诸如补偿由已选择存储单元MCAi的最邻近存储单元MCBi造成的耦合之类的效果。使用用于调整读出时段的长度的偏移值toffset1至toffset3作为用于补偿由邻近存储单元MCBi造成的耦合的耦合补偿参数。
图10示出其中对多个已选择存储单元重复多个读出时段SEN0至SEN3并根据邻近存储单元的数据值选择性地进行锁存操作的示例读取方法。
参照图10，对已选择存储单元在不同的定时依次执行四个读出时段SEN0至SEN3。但是，不是对全部存储单元、而是根据邻近存储单元的数据值选择性地执行锁存操作。
例如，对全部已选择存储单元(例如，一个页中的存储单元)进行第一读出时段SEN0。对邻近具有‘E’状态的存储单元的存储单元选择性地进行锁存操作。有可能进行读操作以使得对于对其执行了锁存操作的存储单元不再进行进一步的读出和锁存操作。图10中，各自应用于读出时段SEN0至SEN3的每一读出时间与图9中所示的相同。
接着，对全部已选择存储单元、或对已选择存储单元当中对其尚未进行锁存操作的存储单元进行第二读出时段SEN1。在第二读出时段SEN1期间，对邻近具有与‘P1’对应的数据值的存储单元的存储单元选择性地执行锁存操作。随后，对全部已选择存储单元、或对已选择存储单元当中对其尚未进行锁存操作的存储单元依次进行第三和第四读出时段SEN2和SEN3。在第三读出时段SEN2期间，对已选择存储单元(例如，一个页中的存储单元)当中邻近具有与‘P2’对应的数据值的存储单元的存储单元选择性地执行锁存操作。在第四读出时段SEN3期间，对已选择存储单元(例如，一个页中的存储单元)当中邻近具有与‘P3’对应的数据值的存储单元的存储单元选择性地执行锁存操作。
图8至10中所述的读取方法与将读出时间作为耦合补偿参数应用于图5中所述的读取方法的情况对应。例如可以利用用于基于邻近存储单元MCBi的编程状态确定已选择存储单元MCAi的数据锁存定时的软件操作来执行该方法。如果分配给读操作的读取时间不足以执行软件操作，则应用下面的重复读取方案进行读操作。
图11示出其中根据邻近存储单元中存储的数据值调整读出时间、并通过重复读出操作补偿来自邻近存储单元的耦合效应的示例读取方法。图11中的读取方法与将读出时间作为耦合补偿参数应用于图6中所述的读取方法的情况对应。
参照图11，在根据示例实施例的读取方法的情况下，对与已选择字线WLi相连的多个存储单元重复进行预充电操作和读出操作预定次数。例如，假定每个存储单元被编程为具有四种阈电压分布E、P1、P2、和P3之一。可以在彼此具有不同的读出时间的四个读出时段SEN0至SEN3内重复读出编程在每个存储单元中的数据。该情况下，在与已选择存储单元相连的全部位线上执行的预充电和读出操作的定时彼此一致。
例如，对全部已选择存储单元(例如，一个页中的存储单元)进行预充电时段和第一读出时段SEN0。在第一读出时段SEN0期间对全部已选择存储单元进行数据读出。在相应的页缓冲器处锁存在第一读出时段SEN0读出的数据。在第二至第四读出时段SEN1至SEN3期间对全部已选择存储单元依次进行数据读出。在相应的页缓冲器处锁存在第二至第四读出时段SEN1至SEN3中的每一个读出的数据。图11中，各自应用于第一至第四读出时段SEN0至SEN3的每一读出时间与图9中的相同。每个单元中存储的数据位的数量越多，重复的预充电和读取操作的数量就越多。
如上所述，在图11中的读取方法的情况下，对每个已选择存储单元重复读出操作，应用所有情况的读出时间。该情况下，将不同的读出时间应用于锁存在各个页缓冲器中的数据。因而，可以通过选择锁存在各个页缓冲器中的数据之一来补偿来自邻近存储单元的耦合效应。根据上述读取方法，没有必要根据邻近存储单元MCBi的数据值预先确定用于锁存已选择存储单元MCAi的读出结果的定时。从而，虽然较短的读出时间被分配给读操作，但是有可能通过补偿耦合效应进行准确的读取。
图12至17示出用于描述通过根据邻近存储单元MCBi的编程状态调整位线的预充电电压的电平来补偿由于邻近存储单元MCBi造成的耦合效应的读取方法的图。
参照图12，在从与字线WLi相连的存储单元MCA0至MCA3读取数据的情况下，首先，对与邻近已选择存储单元MCA0至MCA3的字线WLi+1(以下，称为邻近字线)相连的存储单元MCB0至MCB3(以下，称为邻近存储单元)进行读操作。可以将从邻近存储单元MCB0至MCB3读出的数据值存储在相应的页缓冲器中的至少一个或多个锁存器中。在基于邻近存储单元MCB0至MCB3的数据状态调整位线的预充电电压的电平之后，使用经调整的预充电电压进行对已选择存储单元MCA0至MCA3的读出操作。将从已选择存储单元MCA0至MCA3读出的数据值存储在相应的页缓冲器的至少一个或多个锁存器中。
除了调整位线预充电电压而不是读出时间以便补偿耦合之外，图12中所示的读取方法与图7中的基本相同。从而，以相同的引用数字标出具有与图7中的组成元件相同的功能的组成元件，并略去其描述。如下面将要更全面地描述的，改变的预充电电压电平扮演补偿根据邻近存储单元的编程状态而变化的耦合效应的角色。
随着每个单元存储的数据位的数量增加，可应用于预充电操作的预充电电压电平的数量增加。如下所述，考虑邻近存储单元的编程状态进行根据示例实施例的存储单元的读出操作。
参照图13，对与字线WLi相连的每个已选择存储单元进行一次预充电操作和一次读出操作。在每个存储单元被编程为具有四种阈电压分布E、P1、P2、和P3之一的情况下，在读操作中可以根据邻近存储单元的编程状态利用四种预充电电压VBLC、VBLC+Voffset1、VBLC+Voffset2、和VBLC+Voffset3之一预充电与每个存储单元相连的位线。
在其中在读操作中在字线WLi中有与一个页对应的已选择存储单元的情况下，在第一预充电时段Precharge0期间，利用第一预充电电压VBLC预充电邻近处于‘E’状态的存储单元MCBi的存储单元MCAi的位线。该情况下，在第一预充电时段Precharge0期间不预充电邻近被编程为‘P1’至‘P3’之一的存储单元MCBi的存储单元的位线。经预充电的位线的电压在读出时段SEN期间被放电，使得其下降到预定的读出遮断电压电平。通过读出节点SNi读出在读出时段SEN期间放电的位线的电压，并将读出的结果存储在相应的页缓冲器的锁存器中。
在第二预充电时段Precharge1期间，利用第二预充电电压VBLC+Voffset1预充电邻近处于‘P1’状态的存储单元MCBi的存储单元MCAi的位线。该情况下，在第二预充电时段Precharge1期间不预充电邻近具有‘E’、‘P2’、和‘P3’之一的存储单元MCBi的存储单元的位线。经预充电的位线的电压在读出时段SEN期间被放电，使得其下降到预定的读出遮断电压电平。通过读出节点SNi读出在读出时段SEN期间放电的位线的电压，并将读出的结果存储在相应的页缓冲器的锁存器中。
第二预充电电压VBLC+Voffset1比第一预充电电压VBLC高出偏移电压Voffset1。增加的预充电电压使得能够补偿由邻近存储单元MCBi造成的耦合效应。
如果在第二预充电时段Precharge1期间，利用第一预充电电压VBLC而不是第二预充电电压VBLC+Voffset1来预充电位线，则因为邻近存储单元MCBi造成的耦合效应，位线的电压电平在读出时段期间没有达到预定的读出遮断电压电平。如果位线的电压电平不达到读出遮断电压电平，则已选择存储单元可能被识别为好像较少量的电流流入已选择存储单元似的。为了克服该现象，根据邻近存储单元MCBi的数据值调整位线的预充电电压的电平。随着位线预充电电压的电平增加，看起来好像流入位线的电流的量多了似的。从而，能够补偿因耦合造成的电流的减少。
在第三预充电时段Precharge2期间，利用第三预充电电压VBLC+Voffset2预充电邻近处于‘P2’状态的存储单元MCBi的存储单元MCAi的位线。该情况下，在第三预充电时段Precharge2期间不预充电邻近具有‘E’、‘P1’、和‘P3’之一的存储单元MCBi的存储单元的位线。经预充电的位线的电压在读出时段SEN期间被放电，使得其下降到预定的读出遮断电压电平。通过读出节点SNi读出在读出时段SEN期间放电的位线的电压，并将读出的结果存储在相应的页缓冲器的锁存器中。
在第四预充电时段Precharge3期间，利用第四预充电电压VBLC+Voffset3预充电邻近处于‘P3’状态的存储单元MCBi的存储单元MCAi的位线。该情况下，在第四预充电时段Precharge3期间不预充电邻近具有‘E’、‘P1’、和‘P2’之一的存储单元MCBi的存储单元的位线。经预充电的位线的电压在读出时段SEN期间被放电，使得其下降到预定的读出遮断电压电平。通过读出节点SNi读出在读出时段SEN期间放电的位线的电压，并将读出的结果存储在相应的页缓冲器的锁存器中。图12中，各自应用于读出时段SEN的读出时间彼此相同。
如上所述，通过基于邻近存储单元MCBi的编程状态调整已选择存储单元MCAi的位线预充电电压的电平来补偿耦合效应。使用用于调整预充电电压电平的偏移值Voffset1至Voffset3作为用于补偿由邻近存储单元MCBi造成的耦合的耦合补偿参数。
图14示出其中对已选择存储单元重复预充电和读出时段并根据邻近存储单元的数据值选择性地进行数据锁存操作的实施例。
参照图14，对全部已选择存储单元(例如，与一个页对应的存储单元)进行第一预充电时段Precharge0和读出时段SEN。对邻近具有‘E’状态的存储单元的存储单元选择性地进行数据锁存操作。对于已进行其锁存操作的存储单元不再进行进一步的锁存操作。
对全部已选择存储单元、或已选择存储单元当中未经历锁存操作的存储单元进行第二预充电时段Precharge1和读出时段SEN。对邻近具有‘P1’状态的存储单元的存储单元选择性地进行锁存操作。随后，对全部已选择存储单元、或已选择存储单元当中未经历锁存操作的存储单元进行第三预充电时段Precharge2和读出时段SEN。对邻近具有‘P2’状态的存储单元的存储单元选择性地进行数据锁存操作。对全部已选择存储单元、或已选择存储单元当中未经历锁存操作的存储单元进行第四预充电时段Precharge3和读出时段SEN。对邻近具有‘P3’状态的存储单元的存储单元选择性地进行数据锁存操作。
例如可以通过用于根据邻近存储单元MCBi的编程状态确定锁存已选择存储单元MCAi的数据值的锁存定时的软件操作来执行图13和14中所述的读取方法。如果分配给读操作的读取时间不足以执行软件操作，则利用下面的重复读取方案进行读操作。
图13和14中所述的读取方法与将预充电电压电平作为耦合补偿参数应用于图5中所述的读取方法的情况对应。该方法的情况下，需要软件操作用于根据邻近存储单元MCBi的编程状态确定锁存已选择存储单元MCAi的数据值的定时。如果分配给读操作的读取时间不足以执行软件操作，则利用下面的重复读取方案进行读操作。
图15示出其中根据邻近存储单元中已编程的数据值调整位线预充电电压电平、并通过重复锁存操作补偿由邻近存储单元造成的耦合效应的读取方法。图15中的读取方法与将预充电电压电平作为耦合补偿参数应用于图6中所示的读取方法的情况对应。
参照图15，对与已选择字线WLi相连的多个存储单元重复进行预充电操作和读出操作预定次数。例如，在其中每个存储单元被编程为具有四种阈电压分布E、P1、P2、和P3之一的情况下，重复具有不同的预充电电压电平的四个预充电时段Precharge0至Precharge3、以及与其对应的四个读出时段SEN。在每个读出时段结束时的时间点锁存读出的数据。此时，应用于预充电时段Precharge0至Precharge3中的每一个的预充电电压电平与图13中所述的相同。每个单元存储的数据位的数量越多，预充电和读取操作重复的数量就越多。
根据图15中所示的读取方法，与各条位线分别相连的每个页缓冲器重复地实施应用不同的预充电电压电平的多个预充电操作、以及与其对应的读出和锁存操作。不需要用于在锁存操作之前根据邻近存储单元MCBi的数据值确定是否锁存已选择存储单元MCAi的读出结果的软件操作。尽管分配给读操作的读出时间不足以实施软件操作，但是也有可能通过补偿耦合效应进行准确的读取。
图16示出其中根据邻近存储单元中已编程的数据值同时调整各条位线的预充电电压电平的读取方法。
参照图16，如果每个存储单元被编程为具有四种阈电压分布E、P1、P2、和P3之一，则在读操作中根据邻近存储单元的编程状态利用四种预充电电压VBLC、VBLC+Voffset1、VBLC+Voffset2、和VBLC+Voffset3之一预充电与每个存储单元相连的位线。分别对每条位线进行一次预充电操作、一次读出操作、和一次锁存操作。应用于各个预充电时段Precharge0至Precharge3的预充电电压VBLC、VBLC+Voffset1、VBLC+Voffset2、和VBLC+Voffset3与图13中所述的相同。
特别地，在图16中所示的读取方法中，对全部已选择存储单元(例如，一个页中的存储单元)同时实施预充电操作、读出操作、和锁存操作。从而，与上面描述的读取方法相比显著地减少读取时间tread′。例如，将读取时间tread′的预充电和读出时间减少四分之三。这使得用于根据邻近存储单元的编程状态控制施加到每条位线的预充电电压电平的构造成为必要。
图17是用于描述施加位线预充电电压以执行图16中所示的读取方法的方法的图。
参照图17，位线BL[i]和BL[i+1]分别与相应的页缓冲器PBi和PBi+1相连。页缓冲器PBi和PBi+1中的每一个具有多个、例如三个或更多个数据锁存器DL。每个页缓冲器中的至少一个数据锁存器DL存储与邻近字线WLi+1相连的邻近存储单元MCBi的数据值。在实施已选择存储单元的读操作之前存储编程在邻近存储单元MCBi中的数据值。如下面将要更全面地描述的，利用邻近存储单元MCBi中已编程的数据值来确定与每个已选择存储单元MCAi相连的位线的预充电电压电平。利用所确定的预充电电压从已选择存储单元MCAi读取数据。将与已选择字线WLi相连的存储单元MCAi的数据值存储在相应的页缓冲器中的多个数据锁存器DL中的至少一个中。
如下确定将要向每条位线提供的预充电电压的电平。
在与已选择字线WLi相连的存储单元MCAi的读操作中，可以向位线BL[i]和BL[i+1]中的每一条施加多种预充电电压VBLC、VBLC+Voffset1、VBLC+Voffset2、和VBLC+Voffset3中的任何一个。可以从嵌入在闪速存储器中的电压产生电路(未示出)提供预充电电压VBLC、VBLC+Voffset1、VBLC+Voffset2、和VBLC+Voffset3。可替换地，可以通过将从闪速存储器中的电压产生电路产生的内部电压分压来提供预充电电压VBLC、VBLC+Voffset1、VBLC+Voffset2、和VBLC+Voffset3。
使用存储在每个页缓冲器中的邻近存储单元MCBi的数据值作为用于选择将要向相应的位线提供的预充电电压的选择信号。页缓冲器PBi和PBi+1中的每一个具有用于切换多个预充电电压的多个开关S1至S4，而且通过开关S1至S4选择的一种预充电电压被施加到相应的位线。
利用存储在页缓冲器PBi和PBi+1中的每一个中的邻近存储单元MCBi的数据值来控制开关S1至S4。例如，在其中邻近存储单元MCBi的数据值为‘E’的情况下，开关S1被导通，而其余开关S2至S4被截止。这使得将第一预充电电压VBLC施加到相应的位线。如果邻近存储单元MCBi的数据值为‘P1’，则开关S2被导通，而其余开关S1、S3、和S4被截止。这使得将第二预充电电压VBLC+Voffset1施加到相应的位线。如果邻近存储单元MCBi的数据值为‘P2’，则开关S3被导通，而其余开关S1、S2、和S4被截止。这使得将第三预充电电压VBLC+Voffset2施加到相应的位线。在邻近存储单元MCBi的数据值为‘P3’的情况下，开关S4被导通，而其余开关S 1-S3被截止。这使得将第四预充电电压VBLC+Voffset3施加到相应的位线。
此时，在相同的预充电时段期间向每条字线施加预充电电压VBLC、VBLC+Voffset1、VBLC+Voffset2、和VBLC+Voffset3。通过相同的读出时段读出和锁存每条位线的预充电电压。即，根据图17中所示的读取方法，通过一次预充电操作和一次读出和锁存操作同时读取多个已选择存储单元。用于补偿邻近存储单元的耦合的实施例使得能够利用简单的电路配置显著地减少读取时间。
图18是示出包含图1中所示的闪速存储器件100的存储器系统的图。
参照图18，根据示例实施例的存储器系统包括闪速存储器件100和存储器控制器200。闪速存储器件100的配置与图1中所示的基本相同，故而略去其描述。存储器控制器200被配置为控制闪速存储器件100。与上述的读取方法一样，闪速存储器件100通过根据邻近存储单元的数据状态调整读出时段的长度、或位线的预充电电平来补偿由邻近存储单元造成的耦合效应。根据该读取方法，有可能有效地补偿邻近存储单元之间导致的耦合效应。于是，可以提升读取结果的可靠性。
可以将图18中所示的存储器系统配置为用于存储卡和/或存储卡系统。该情况下，可以将存储器控制器200配置为经由从通用串行总线(USB)接口、多媒体卡(MMC)接口、PCIExpress(PCI-E)接口、串行AT附件(SATA)接口、并行AT附件(PATA)接口、小型计算机系统接口(SCSI)、串行附件SCSI(SAS)接口、增强小型盘接口(ESDI)、以及集成驱动电子(IDE)接口等一组接口中选择的一种接口与外部设备(例如，主机)通信。
同时，闪速存储器件是即便没有供电也能够保持其中存储的数据的各种非易失性存储器。随着诸如蜂窝电话机、个人数字助理(PDA)、数字照相机、便携游戏控制台、以及MP3的移动装置的使用迅速增长，闪速存储器件被广泛用于作为代码存储器、以及数据存储器。闪速存储器件还可以用于诸如高清晰度电视、数字多功能光盘(DVD)、路由器、以及全球定位系统(GPS)的家庭应用。
图19是示出包含根据示例实施例的闪速存储器件的示意性计算系统的方框图。该计算系统被组织为包括：处理单元900，诸如微处理器或中央处理单元；用户接口800；调制解调器600，诸如基带芯片组；存储器控制器200；以及闪速存储器件100。可以将闪速存储器件100配置为基本与图1中所示的一样。在闪速存储器件100中，通过存储器控制器200存储将要由处理单元900处理的N位数据(N为正整数)。闪速存储器件100中存储的数据通过根据上述读取方法调整读出时间或位线预充电电压的电平来补偿由邻近存储单元造成的耦合效应。
如果图19中所示的计算系统为移动装置，则其进一步包括电池700，用于向其供电。虽然图19中未示出，该计算系统可以进一步装有应用芯片组、摄像机图像处理器(例如，CMOS图像传感器；CIS)、移动DRAM等。存储器控制器200和闪速存储器件100例如可以配置为、或用于利用非易失性存储器存储数据的固态驱动器/硬盘(SSD)。
可以以多种类型的封装来封装根据示例实施例的闪速存储器件和/或存储器控制器。例如，可以将根据示例实施例的闪速存储器件和/或存储器控制器封装为从层叠封装(PoP)、球栅阵列(BGA)、芯片尺寸封装(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插式封装(PDIP)、晶片中管芯封装(Die in Waffle Pack)、晶片中管芯形式(Die in Wafer Form)、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑料四方扁平封装(MQFP)、薄型四方扁平封装(TQFP)、小外形集成电路(SOIC)、收缩型小外形封装(SSOP)、薄型小外形封装(TSOP)、系统级封装(SIP)、多芯片封装(MCP)、晶圆级制作封装(WFP)、晶圆级堆叠封装(WSP)等一组封装中选择的一种封装。
在示例实施例中，可以利用各自具有电荷存储层的多种单元结构之一形成存储单元。具有电荷存储层的单元结构包括：电荷俘获闪速结构、其中阵列以多层堆叠的堆叠闪速结构、源极-漏极自由闪速结构、插针型闪速结构等。
如此描述示例实施例，显然其可以以许多形式变化。这样的变体不应被看作背离示例实施例意指的精神和范围，而且本领域技术人员显然可知，意欲将全部这样的变体包含在所附权利要求书的范围内。
对相关申请的交叉引用
本申请要求于2008年9月19日向韩国特许厅(KIPO)提交的韩国专利申请No.10-2008-0092251的优先权，通过引用将其内容合并于此。

Claims (25)

1.一种闪速存储器件的读取方法，包括：
读取连接到与多个已选择存储单元的字线不同的字线的多个邻近存储单元以获得第一读取结果；
通过调整多个耦合补偿参数来读取所述多个已选择存储单元一次或多次以获得第二读取结果；以及
基于所述邻近存储单元的第一读取结果选择性地锁存所述已选择存储单元的第二读取结果，
其中所述耦合补偿参数是读出操作中将要使用的位线预充电电压的电平、或用于读出位线电压的读出时段的长度，
其中，通过调整读出时段的长度或读出操作中将要使用的位线预充电电压的电平，使已选择存储单元的位线的电压电平下降到预定的读出遮断电压电平，
其中根据所述邻近存储单元中存储的数据值确定所述耦合补偿参数的值，
其中对所述已选择存储单元以位线为单位设置所述耦合补偿参数。
2.如权利要求1所述的读取方法，其中读取所述多个已选择存储单元包括分别对所述已选择存储单元在不多于N个读出时段中执行读出操作，其中N是所述邻近存储单元中能够存储的数据值的数量。
3.如权利要求2所述的读取方法，其中选择性地锁存包括基于从所述邻近存储单元读出的第一读取结果锁存N次读出操作的结果当中的一个结果作为第二读取结果。
4.如权利要求2所述的读取方法，其中读取所述多个已选择存储单元包括：
第一预充电各自与所述已选择存储单元对应的多条位线；以及
在N个读出时段之一经过之后读出位线的电压作为由N次读出操作读出的结果。
5.如权利要求4所述的读取方法，其中读取所述多个已选择存储单元包括：
第二预充电所述多条位线；以及
在N个读出时段中的另一个经过之后再次读出位线的电压作为由N次读出操作读出的结果。
6.如权利要求5所述的读取方法，其中不对所述已选择存储单元当中其读出结果已经被锁存的存储单元实施第二预充电和再次读出。
7.如权利要求1所述的读取方法，其中读取所述多个已选择存储单元包括向与所述已选择存储单元相连的各条位线施加N种不同的位线预充电电压中的至少一个，其中N是每个邻近存储单元中能够存储的数据值的数量。
8.如权利要求7所述的读取方法，其中读取所述多个已选择存储单元包括：
向各自与所述已选择存储单元对应的位线施加N种位线预充电电压之一；以及
在预定读出时段经过之后读出位线的电压作为由N次读出操作读出的结果。
9.如权利要求8所述的读取方法，其中读取所述多个已选择存储单元包括：
在读出之后向各自与所述已选择存储单元对应的位线再次施加N种位线预充电电压之一；以及
在预定读出时段经过之后再次读出位线的电压作为由N次读出操作读出的结果。
10.如权利要求9所述的读取方法，其中不对所述已选择存储单元当中其读出结果被锁存的存储单元实施再次施加和再次读出。
11.如权利要求7所述的读取方法，其中读取所述多个已选择存储单元包括：
选择N种位线预充电电压之一作为将要向每条位线施加的位线预充电电压；
向位线同时施加各条位线的已选择的位线预充电电压；以及
在预定读出时段经过之后读出位线的电压作为由N次读出操作读出的结果。
12.如权利要求7所述的读取方法，其中基于所述邻近存储单元的读出结果以位线为单位选择各条位线的位线预充电电压。
13.一种闪速存储器件的读取方法，包括：
读取连接到与多个已选择存储单元的字线不同的字线的多个邻近存储单元；
基于所述邻近存储单元的读取结果，确定各自应用于所述已选择存储单元的多个耦合补偿参数；
通过调整分别应用于各个已选择存储单元的耦合补偿参数来读取所述已选择存储单元；以及
锁存读取结果，
其中所述耦合补偿参数是读出操作中将要使用的位线预充电电压的电平、或用于读出位线电压的读出时段的长度，
其中，通过调整读出时段的长度或读出操作中将要使用的位线预充电电压的电平，使已选择存储单元的位线的电压电平下降到预定的读出遮断电压电平，
其中根据所述邻近存储单元中存储的数据值确定所述耦合补偿参数的值，
其中对所述已选择存储单元以位线为单位设置所述耦合补偿参数。
14.如权利要求13所述的方法，其中同时读取所述已选择存储单元。
15.一种闪速存储器件，包括：
存储单元阵列，具有多个存储单元；以及
页缓冲器电路，被配置为通过调整各自与已选择存储单元连接的每条位线的预充电电压的电平、或用于读出每条位线的电压的读出时段的长度，来读取所述已选择存储单元至少一次或多次，
其中所述页缓冲器电路被配置为基于连接到与所述已选择存储单元不同的字线的多个邻近存储单元的读取结果选择性地锁存所述已选择存储单元的读取结果，
其中，通过调整读出时段的长度或读出操作中将要使用的位线预充电电压的电平，使已选择存储单元的位线的电压电平下降到预定的读出遮断电压电平，
其中根据每个邻近存储单元中存储的数据值确定位线预充电电压的电平以及读出时段的长度，
其中对所述已选择存储单元以位线为单位设置位线预充电电压的电平和读出时段的长度。
16.如权利要求15所述的闪速存储器件，其中所述页缓冲器电路包括多个页缓冲器，其被配置为执行与每条字线相连的已选择存储单元和邻近存储单元的读操作。
17.如权利要求16所述的闪速存储器件，其中每个页缓冲器包括多个锁存器，每个锁存器存储已选择存储单元和邻近存储单元的读取结果。
18.如权利要求16所述的闪速存储器件，其中每个页缓冲器在预充电时段与读出时段之间不需要演化时段。
19.如权利要求16所述的闪速存储器件，其中当每个邻近存储单元中存储N个数据值时，每个页缓冲器对相应的已选择存储单元在不多于N个读出时段内执行N次读出操作，其中N是每个邻近存储单元中能够存储的数据值的数量。
20.如权利要求19所述的闪速存储器件，其中每个页缓冲器基于所述邻近存储单元当中的存储单元的读取结果锁存不多于N个读出结果当中的一个结果。
21.如权利要求16所述的闪速存储器件，其中每个页缓冲器进一步包括多个开关，其操作以向每条位线施加N种预充电电压之一，其中N是每个邻近存储单元中能够存储的数据值的数量。
22.如权利要求21所述的闪速存储器件，其中所述开关响应于每个页缓冲器中存储的邻近存储单元的读出结果而操作。
23.如权利要求21所述的闪速存储器件，其中向所述已选择存储单元同时提供经由每个页缓冲器切换的预充电电压。
24.一种存储器系统，包括：
闪速存储器件；以及
控制器，被配置为控制所述闪速存储器件，
其中所述闪速存储器件包括
存储单元阵列，具有多个存储单元；以及
页缓冲器电路，被配置为通过调整各自与已选择存储单元连接的每条位线的预充电电压的电平、或用于读出每条位线的电压的读出时段的长度，来读取所述已选择存储单元一次或多次，
其中所述页缓冲器电路被配置为基于连接到与所述已选择存储单元不同的字线的多个邻近存储单元的读取结果选择性地锁存所述已选择存储单元的读取结果，
其中，通过调整读出时段的长度或读出操作中将要使用的位线预充电电压的电平，使已选择存储单元的位线的电压电平下降到预定的读出遮断电压电平，
其中根据所述邻近存储单元中存储的数据值确定位线预充电电压的电平以及读出时段的长度，
其中对所述已选择存储单元以位线为单位设置位线预充电电压的电平以及读出时段的长度。
25.一种计算系统，包括：
主机；
闪速存储器件；以及
控制器，被配置为根据所述主机的请求控制所述闪速存储器件，
其中所述闪速存储器件包括
存储单元阵列，具有多个存储单元；以及
页缓冲器电路，被配置为通过调整各自与已选择存储单元连接的每条位线的预充电电压的电平、或用于读出每条位线的电压的读出时段的长度来读取所述已选择存储单元一次或多次，
其中所述页缓冲器电路被配置为基于连接到与所述已选择存储单元不同的字线的多个邻近存储单元的读取结果选择性地锁存所述已选择存储单元的读取结果，
其中，通过调整读出时段的长度或读出操作中将要使用的位线预充电电压的电平，使已选择存储单元的位线的电压电平下降到预定的读出遮断电压电平，
其中根据所述邻近存储单元中存储的数据值确定位线预充电电压的电平以及读出时段的长度，
其中对所述已选择存储单元以位线为单位设置位线预充电电压的电平以及读出时段的长度。
CN200910174634.8A 2008-09-19 2009-09-21 闪速存储器件和系统及其读取方法 Active CN101677020B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080092251A KR101468149B1 (ko) 2008-09-19 2008-09-19 플래시 메모리 장치 및 시스템들 그리고 그것의 읽기 방법
KR92251/08 2008-09-19

Publications (2)

Publication Number Publication Date
CN101677020A CN101677020A (zh) 2010-03-24
CN101677020B true CN101677020B (zh) 2015-06-17

Family

ID=42029541

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910174634.8A Active CN101677020B (zh) 2008-09-19 2009-09-21 闪速存储器件和系统及其读取方法

Country Status (3)

Country Link
US (2) US8023335B2 (zh)
KR (1) KR101468149B1 (zh)
CN (1) CN101677020B (zh)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101468149B1 (ko) * 2008-09-19 2014-12-03 삼성전자주식회사 플래시 메모리 장치 및 시스템들 그리고 그것의 읽기 방법
US8397131B1 (en) * 2008-12-31 2013-03-12 Apple Inc. Efficient readout schemes for analog memory cell devices
KR100996009B1 (ko) * 2009-02-02 2010-11-22 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 그 동작 방법
KR101528886B1 (ko) * 2009-04-09 2015-06-16 삼성전자주식회사 비휘발성 메모리 장치의 프로그램 방법
KR101126514B1 (ko) * 2009-12-31 2012-03-29 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 독출 방법
KR101710663B1 (ko) * 2010-03-02 2017-02-28 삼성전자주식회사 메모리 시스템 및 그것의 동작 방법
US8233324B2 (en) * 2010-03-25 2012-07-31 Sandisk Il Ltd. Simultaneous multi-state read or verify in non-volatile storage
KR20110126408A (ko) * 2010-05-17 2011-11-23 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함한 메모리 시스템 및 그것의 프로그램 방법
KR101810640B1 (ko) 2010-11-26 2017-12-20 삼성전자주식회사 불휘발성 메모리 장치 및 메모리 시스템 그리고 그것의 읽기 방법
US8498152B2 (en) * 2010-12-23 2013-07-30 Sandisk Il Ltd. Non-volatile memory and methods with soft-bit reads while reading hard bits with compensation for coupling
US8782495B2 (en) 2010-12-23 2014-07-15 Sandisk Il Ltd Non-volatile memory and methods with asymmetric soft read points around hard read points
US8320211B1 (en) * 2011-05-16 2012-11-27 National Tsing Hua University Current-sense amplifier with low-offset adjustment and method of low-offset adjustment thereof
US9030870B2 (en) * 2011-08-26 2015-05-12 Micron Technology, Inc. Threshold voltage compensation in a multilevel memory
US9076547B2 (en) 2012-04-05 2015-07-07 Micron Technology, Inc. Level compensation in multilevel memory
US8891297B2 (en) 2011-11-01 2014-11-18 Micron Technology, Inc. Memory cell sensing
US8780640B2 (en) * 2011-12-02 2014-07-15 Cypress Semiconductor Corporation System and method to enable reading from non-volatile memory devices
TWI483107B (zh) * 2012-04-03 2015-05-01 Winbond Electronics Corp 串列介面快閃記憶體裝置及其狀態暫存器的寫入方法
US11024352B2 (en) 2012-04-10 2021-06-01 Samsung Electronics Co., Ltd. Memory system for access concentration decrease management and access concentration decrease method
KR101967895B1 (ko) * 2012-05-02 2019-04-11 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 구동 방법
US8988942B2 (en) 2012-07-02 2015-03-24 Sandisk Technologies Inc. Methods for extending the effective voltage window of a memory cell
US8787057B2 (en) 2012-08-15 2014-07-22 Apple Inc. Fast analog memory cell readout using modified bit-line charging configurations
US20140089763A1 (en) * 2012-09-26 2014-03-27 Asolid Technology Co., Ltd. Flash memory and accessing method thereof
US20140269054A1 (en) * 2013-03-12 2014-09-18 Macronix International Co., Ltd. Non-volatile memory and method of operation thereof
US20140269061A1 (en) 2013-03-15 2014-09-18 Silicon Storage Technology, Inc. High Speed Sensing For Advanced Nanometer Flash Memory Device
TWI514395B (zh) * 2013-04-02 2015-12-21 Macronix Int Co Ltd 非揮發性記憶體及其操作方法
CN107204204B (zh) * 2016-03-16 2020-01-31 建兴储存科技(广州)有限公司 固态储存装置的断电期间估计方法
US9805809B1 (en) * 2016-08-31 2017-10-31 Sandisk Technologies Llc State-dependent read compensation
KR102620820B1 (ko) * 2016-09-23 2024-01-03 삼성전자주식회사 비휘발성 메모리 장치의 데이터 독출 방법
DE102017113967A1 (de) * 2016-09-26 2018-03-29 Sandisk Technologies Llc Adaptiver betrieb von 3-d-speicher
KR20180036880A (ko) 2016-09-30 2018-04-10 삼성전자주식회사 트립 전압의 변화를 보상하는 메모리 장치 및 그것의 읽기 방법
US9952944B1 (en) 2016-10-25 2018-04-24 Sandisk Technologies Llc First read solution for memory
US10262743B2 (en) 2016-10-25 2019-04-16 Sandisk Technologies Llc Command sequence for first read solution for memory
KR20180057431A (ko) * 2016-11-22 2018-05-30 삼성전자주식회사 비휘발성 메모리 장치
KR102320045B1 (ko) * 2017-09-20 2021-11-01 삼성전자주식회사 비휘발성 메모리 장치 및 이의 동작 방법
KR102336661B1 (ko) * 2017-09-25 2021-12-07 삼성전자 주식회사 비휘발성 메모리 장치 및 그것의 센싱 방법
US10347315B2 (en) 2017-10-31 2019-07-09 Sandisk Technologies Llc Group read refresh
KR102470726B1 (ko) * 2018-03-14 2022-11-25 삼성전자주식회사 비휘발성 메모리 장치
CN110223724A (zh) * 2019-05-10 2019-09-10 北京兆易创新科技股份有限公司 一种nand flash的读操作方法和装置
US10964372B2 (en) * 2019-06-14 2021-03-30 Micron Technology, Inc. Memory cell biasing techniques
JP7458740B2 (ja) * 2019-10-21 2024-04-01 キオクシア株式会社 メモリシステム及び制御方法
KR20210155432A (ko) * 2020-06-15 2021-12-23 삼성전자주식회사 불휘발성 메모리 장치, 및 그것의 동작 방법
JP6928698B1 (ja) * 2020-08-05 2021-09-01 ウィンボンド エレクトロニクス コーポレーション 半導体装置および読出し方法
KR20220020451A (ko) * 2020-08-11 2022-02-21 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 읽기 방법
KR20220054493A (ko) 2020-10-23 2022-05-03 삼성전자주식회사 비휘발성 메모리 장치, 그것을 갖는 저장 장치, 및 그것의 리드 방법
US11393540B2 (en) * 2020-10-26 2022-07-19 Western Digital Technologies, Inc. Adjacent memory cell interference mitigation
KR20230040214A (ko) 2021-09-15 2023-03-22 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1926635A (zh) * 2004-01-26 2007-03-07 桑迪士克股份有限公司 读取nand存储器以补偿存储元件之间的耦合效应的方法
CN101199022A (zh) * 2005-04-05 2008-06-11 桑迪士克股份有限公司 对非易失性存储设备中的耦合的补偿

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW408332B (en) * 1997-07-29 2000-10-11 Toshiba Corp Semiconductor memory and method for controlling programming the same
DE10240345B3 (de) * 2002-09-02 2004-02-12 Infineon Technologies Ag Ausleseschaltung für eine dynamische Speicherschaltung
JP2006344289A (ja) * 2005-06-08 2006-12-21 Toshiba Corp 強誘電体記憶装置
JP2007012180A (ja) * 2005-06-30 2007-01-18 Renesas Technology Corp 半導体記憶装置
JP4177847B2 (ja) 2006-01-06 2008-11-05 株式会社東芝 不揮発性半導体記憶装置
WO2007103038A1 (en) * 2006-03-03 2007-09-13 Sandisk Corporation Read operation for non-volatile storage with compensation for floating gate coupling
US7352628B2 (en) * 2006-06-19 2008-04-01 Sandisk Corporation Systems for programming differently sized margins and sensing with compensations at select states for improved read operations in a non-volatile memory
KR100805840B1 (ko) * 2006-09-01 2008-02-21 삼성전자주식회사 캐시를 이용한 플래시 메모리 장치 및 그것의 프로그램방법
US7447076B2 (en) * 2006-09-29 2008-11-04 Sandisk Corporation Systems for reverse reading in non-volatile memory with compensation for coupling
US7616505B2 (en) * 2006-12-28 2009-11-10 Sandisk Corporation Complete word line look ahead with efficient data latch assignment in non-volatile memory read operations
KR101080394B1 (ko) * 2006-12-29 2011-11-07 샌디스크 코포레이션 비휘발성 저장장치에 대한 저항 감지 및 보상
US7502255B2 (en) * 2007-03-07 2009-03-10 Sandisk Corporation Method for cache page copy in a non-volatile memory
KR100865821B1 (ko) * 2007-03-14 2008-10-28 주식회사 하이닉스반도체 불휘발성 메모리 장치의 독출 방법
KR101468149B1 (ko) * 2008-09-19 2014-12-03 삼성전자주식회사 플래시 메모리 장치 및 시스템들 그리고 그것의 읽기 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1926635A (zh) * 2004-01-26 2007-03-07 桑迪士克股份有限公司 读取nand存储器以补偿存储元件之间的耦合效应的方法
CN101199022A (zh) * 2005-04-05 2008-06-11 桑迪士克股份有限公司 对非易失性存储设备中的耦合的补偿

Also Published As

Publication number Publication date
KR20100033192A (ko) 2010-03-29
US8248858B2 (en) 2012-08-21
US20100074026A1 (en) 2010-03-25
CN101677020A (zh) 2010-03-24
US8023335B2 (en) 2011-09-20
KR101468149B1 (ko) 2014-12-03
US20110299342A1 (en) 2011-12-08

Similar Documents

Publication Publication Date Title
CN101677020B (zh) 闪速存储器件和系统及其读取方法
CN106683702B (zh) 非易失性存储器装置及其读方法
US10090045B2 (en) Programming method of non volatile memory device according to program speed of memory cells
JP5383889B2 (ja) ページバッファとそれを含む不揮発性メモリ装置
JP5361213B2 (ja) 不揮発性メモリ装置及びその駆動方法
US7787306B2 (en) Nonvolatile semiconductor memories for preventing read disturbance and reading methods thereof
CN102177555B (zh) 具有通过忽略最快和/或最慢编程位减少编程验证的非易失性存储器和方法
US7787305B2 (en) Flash memory devices and programming methods that vary programming conditions in response to a selected step increment
US7978522B2 (en) Flash memory device including a dummy cell
US10573378B2 (en) Methods of programming memory devices
US8625357B2 (en) Local self-boosting method of flash memory device and program method using the same
US20070047300A1 (en) Flash memory device with improved read speed
US9564227B2 (en) Memory device having a different source line coupled to each of a plurality of layers of memory cell arrays
US7701741B2 (en) Verifying an erase threshold in a memory device
US20150003167A1 (en) Nonvolatile memory device and related programming method
KR20080079572A (ko) 비휘발성 메모리 장치 및 그것의 구동 방법
JP5336053B2 (ja) 不揮発性メモリ装置及びその動作方法
US8045382B2 (en) Flash memory devices and erasing methods thereof
KR101458792B1 (ko) 플래시 메모리 장치
US8441857B2 (en) Programming a nonvolatile memory device using a bias voltage to a well of a memory block
US7978511B2 (en) Data line management in a memory device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant