CN101771048A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN101771048A
CN101771048A CN200910265276A CN200910265276A CN101771048A CN 101771048 A CN101771048 A CN 101771048A CN 200910265276 A CN200910265276 A CN 200910265276A CN 200910265276 A CN200910265276 A CN 200910265276A CN 101771048 A CN101771048 A CN 101771048A
Authority
CN
China
Prior art keywords
type metal
mis
insulator semiconductor
semiconductor
channel region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910265276A
Other languages
English (en)
Other versions
CN101771048B (zh
Inventor
大西和博
塚本和宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN101771048A publication Critical patent/CN101771048A/zh
Application granted granted Critical
Publication of CN101771048B publication Critical patent/CN101771048B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82345—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/762—Charge transfer devices
    • H01L29/765—Charge-coupled devices
    • H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Abstract

本发明公开了一种半导体器件及其制造方法。目的在于：在使用阈值电压的绝对值互异的多个金属绝缘体半导体晶体管的情况下，可抑制阈值电压的绝对值较大的金属绝缘体半导体晶体管驱动电流的下降。第二n型金属绝缘体半导体晶体管T2n的阈值电压比第一n型金属绝缘体半导体晶体管T1n的阈值电压大，第二n型金属绝缘体半导体晶体管T2n所具有的第二n型金属绝缘体半导体高介电常数膜H2n中的镧原子浓度与镁原子浓度之和小于第一n型金属绝缘体半导体晶体管T1n所具有的第一n型金属绝缘体半导体高介电常数膜H1n中的镧原子浓度与镁原子浓度之和。

Description

半导体器件及其制造方法
技术领域
本发明涉及一种半导体器件及其制造方法。特别涉及一种具有不同阈值电压的多个金属绝缘体半导体(MIS：Metal Insulator-Semiconductor)晶体管的半导体器件及其制造方法。
背景技术
为适应半导体器件的细微化要求而进行栅极绝缘膜的薄膜化，引发了栅极绝缘膜出现漏电流的问题。为了克服栅极绝缘膜的漏电流问题，曾研究探讨过导入高介电常数膜(高k膜)作为栅极绝缘膜的构成材料。但是在导入时也有可能面临金属绝缘体半导体晶体管的阈值电压的钉扎(pinning)现象的问题。例如，为解决此问题日本公开特许公报特开2007-329237号(专利文献1)记述了在铪系高介电常数膜和栅电极之间的界面插入铝系绝缘膜的内容。
例如，根据日本公开特许公报特开2006-13092号(专利文献2)，为控制具有高介电常数膜的金属绝缘体半导体晶体管的阈值电压，而调节金属绝缘体半导体晶体管的沟道区域的杂质浓度。
《专利文献1》
日本公开特许公报特开2007-329237号
《专利文献2》
日本公开特许公报特开2006-13092号
根据半导体器件的用途，有时候需要在同一半导体衬底上混装多个阈值电压的绝对值互异的金属绝缘体半导体晶体管。为通过调节杂质浓度而提高阈值电压的绝对值，就需要提高沟道区域的杂质浓度。但是，如果沟道区域的杂质浓度提高，迁移率就会由于杂质散射而下降。因此，存在着多个金属绝缘体半导体晶体管中阈值电压的绝对值大的金属绝缘体半导体晶体管的驱动电流下降的问题。
发明内容
鉴于上述问题，进行了本案研究。目的在于：提供一种半导体器件及其制造方法，在使用阈值电压的绝对值互异的多个金属绝缘体半导体晶体管的情况下，可抑制阈值电压的绝对值较大的金属绝缘体半导体晶体管的驱动电流的下降。
本发明一实施方式中的半导体器件包括：具有第一n型金属绝缘体半导体阈值电压的第一n型金属绝缘体半导体晶体管和具有第二n型金属绝缘体半导体阈值电压的第二n型金属绝缘体半导体晶体管。第一n型金属绝缘体半导体晶体管具有第一n型金属绝缘体半导体沟道区域、第一n型金属绝缘体半导体高介电常数膜以及第一n型金属绝缘体半导体金属电极。第一n型金属绝缘体半导体沟道区域设在半导体衬底上。第一n型金属绝缘体半导体高介电常数膜设在第一n型金属绝缘体半导体沟道区域上且至少含有镧与镁中的一种金属。第一n型金属绝缘体半导体金属电极设在第一n型金属绝缘体半导体高介电常数膜上。第二n型金属绝缘体半导体晶体管具有第二n型金属绝缘体半导体沟道区域、第二n型金属绝缘体半导体高介电常数膜以及第二n型金属绝缘体半导体金属电极。第二n型金属绝缘体半导体沟道区域设在半导体衬底上。第二n型金属绝缘体半导体高介电常数膜设在第二n型金属绝缘体半导体沟道区域上。第二n型金属绝缘体半导体金属电极设在第二n型金属绝缘体半导体高介电常数膜上。第二n型金属绝缘体半导体阈值电压的绝对值大于第一n型金属绝缘体半导体阈值电压的绝对值，第二n型金属绝缘体半导体高介电常数膜中的镧原子浓度与镁原子浓度之和小于第一n型金属绝缘体半导体高介电常数膜中的镧原子浓度与镁原子浓度之和。
本发明另一实施方式中的半导体器件包括：具有第一p型金属绝缘体半导体阈值电压的第一p型金属绝缘体半导体晶体管和具有第二p型金属绝缘体半导体阈值电压的第二p型金属绝缘体半导体晶体管。其中，第一p型金属绝缘体半导体晶体管具有第一p型金属绝缘体半导体沟道区域、第一p型金属绝缘体半导体高介电常数膜以及第一p型金属绝缘体半导体金属电极。第一p型金属绝缘体半导体沟道区域设在半导体衬底上。第一p型金属绝缘体半导体高介电常数膜设在第一p型金属绝缘体半导体沟道区域上且含有铝。第一p型金属绝缘体半导体金属电极设在第一p型金属绝缘体半导体高介电常数膜上。第二p型金属绝缘体半导体晶体管具有第二p型金属绝缘体半导体沟道区域、第二p型金属绝缘体半导体高介电常数膜以及第二p型金属绝缘体半导体金属电极。第二p型金属绝缘体半导体沟道区域设在半导体衬底上。第二p型金属绝缘体半导体高介电常数膜设在第二p型金属绝缘体半导体沟道区域上。第二p型金属绝缘体半导体金属电极设在第二p型金属绝缘体半导体高介电常数膜上。第二p型金属绝缘体半导体阈值电压的绝对值大于第一p型金属绝缘体半导体阈值电压的绝对值，第二p型金属绝缘体半导体高介电常数膜中的铝原子浓度小于第一p型金属绝缘体半导体高介电常数膜中的铝原子浓度。
本发明一实施方式中的半导体器件的制造方法，包括以下工序：通过将p型杂质注入半导体衬底上来形成具有p型导电型的第一与第二n型金属绝缘体半导体沟道区域的工序；在第一与第二n型金属绝缘体半导体沟道区域上形成高介电常数膜的工序；为覆盖高介电常数膜中第一n型金属绝缘体半导体沟道区域上的部分且使高介电常数膜中第二n型金属绝缘体半导体沟道区域上的部分露出，而形成含有镧与镁中的至少一种金属的n型金属绝缘体半导体盖膜的工序；在第一n型金属绝缘体半导体沟道区域上隔着高介电常数膜及n型金属绝缘体半导体盖膜而形成第一n型金属绝缘体半导体金属电极，且在第二n型金属绝缘体半导体沟道区域上隔着高介电常数膜形成第二n型金属绝缘体半导体金属电极的工序；使n型金属绝缘体半导体盖膜所含有的镧与镁中的至少一种金属扩散到高介电常数膜的第一n型金属绝缘体半导体沟道区域上的部分的工序。
本发明另一实施方式中的半导体器件的制造方法包括以下工序：
通过将n型杂质注入半导体衬底上来形成具有n型导电型的第一与第二p型金属绝缘体半导体沟道区域的工序；
在第一与第二p型金属绝缘体半导体沟道区域上形成高介电常数膜的工序；为覆盖高介电常数膜中第一p型金属绝缘体半导体沟道区域上的部分且使高介电常数膜中第二p型金属绝缘体半导体沟道区域上的部分露出而形成含有铝的p型金属绝缘体半导体盖膜的工序。
在第一p型金属绝缘体半导体沟道区域上隔着高介电常数膜及p型金属绝缘体半导体盖膜而形成第一p型金属绝缘体半导体金属电极，且在第二p型金属绝缘体半导体沟道区域上隔着高介电常数膜形成第二p型金属绝缘体半导体金属电极的工序；
使p型金属绝缘体半导体盖膜所含有的铝扩散到高介电常数膜的第一p型金属绝缘体半导体沟道区域上的部分的工序。
根据本发明一实施方式中的半导体器件及其制造方法，其中，第二n型金属绝缘体半导体高介电常数膜中的镧原子浓度与镁原子浓度之和小于第一n型金属绝缘体半导体高介电常数膜中的镧原子浓度与镁原子浓度之和。因此，即使不提高沟道区域的杂质浓度，也可使具有第二n型金属绝缘体半导体高介电常数膜的第二n型金属绝缘体半导体晶体管的阈值电压的绝对值大于具有第一n型金属绝缘体半导体高介电常数膜的第一n型金属绝缘体半导体晶体管的阈值电压的绝对值。结果，既可使第二n型金属绝缘体半导体晶体管的阈值电压的绝对值大于第一n型金属绝缘体半导体晶体管的阈值电压的绝对值，又可抑制第二n型金属绝缘体半导体晶体管的驱动电流的下降。
根据本发明另一实施方式中的半导体器件及其制造方法，其中，第二p型金属绝缘体半导体高介电常数膜中的铝原子浓度小于第一p型金属绝缘体半导体高介电常数膜中的铝原子浓度。因此，即使不提高沟道区域的杂质浓度，也可使具有第二p型金属绝缘体半导体高介电常数膜的第二p型金属绝缘体半导体晶体管的阈值电压的绝对值大于具有第一p型金属绝缘体半导体高介电常数膜的第一p型金属绝缘体半导体晶体管的阈值电压的绝对值。结果，既可使第二p型金属绝缘体半导体晶体管的阈值电压的绝对值大于第一p型金属绝缘体半导体晶体管的阈值电压的绝对值，又可抑制第二p型金属绝缘体半导体晶体管的驱动电流的下降。
附图说明
下面，参考附图说明本发明的实施方式。
图1为一个部分剖面图，概略地示出了本发明实施方式1中半导体器件的结构。
图2为一个部分剖面图，概略地示出了本发明实施方式1中半导体器件的制造方法中的第一工序。
图3为一个部分剖面图，概略地示出了本发明实施方式1中半导体器件的制造方法中的第二工序。
图4为一个部分剖面图，概略地示出了本发明实施方式1中半导体器件的制造方法中的第三工序。
图5为一个部分剖面图，概略地示出了本发明实施方式1中半导体器件的制造方法中的第四工序。
图6为一个部分剖面图，概略地示出了实施方式1的比较例中半导体器件的结构。
图7为一个部分剖面图，概略地示出了本发明实施方式2中半导体器件的结构。
图8为一个部分剖面图，概略地示出了本发明实施方式2中半导体器件的制造方法中的第一工序。
图9为一个部分剖面图，概略地示出了本发明实施方式2中半导体器件的制造方法中的第二工序。
图10为一个部分剖面图，概略地示出了本发明实施方式2中半导体器件的制造方法中的第三工序。
图11为一个部分剖面图，概略地示出了本发明实施方式2中半导体器件的制造方法中的第四工序。
图12为一个部分剖面图，概略地示出了本发明实施方式3中半导体器件的结构。
图13为一个部分剖面图，概略地示出了本发明实施方式4中半导体器件的结构。
图14为一框图，概略地示出了本发明实施方式5中的作为半导体器件的半导体存储装置的结构。
图15为一等效电路图，概略地示出了图14中的半导体存储装置的存储单元的结构。
符号的说明
CPn     n型金属绝缘体半导体盖膜
CPp     p型金属绝缘体半导体盖膜
Cnl     第一n型金属绝缘体半导体沟道区域
Cn2     第二n型金属绝缘体半导体沟道区域
Cp1     第一p型金属绝缘体半导体沟道区域
Cp2     第二p型金属绝缘体半导体沟道区域
HK，HK1 高介电常数膜
H1n     第一n型金属绝缘体半导体高介电常数膜
H2n     第二n型金属绝缘体半导体高介电常数膜
H1p     第一p型金属绝缘体半导体高介电常数膜
H2p     第二p型金属绝缘体半导体高介电常数膜
M1n     第一n型金属绝缘体半导体金属电极
M2n     第二n型金属绝缘体半导体金属电极
M1p     第一p型金属绝缘体半导体金属电极
M2p     第二p型金属绝缘体半导体金属电极
Q1，Q2，Q3，Q4，Q5，Q6 晶体管
SB      半导体衬底
T1n    第一n型金属绝缘体半导体晶体管
T2n    第二n型金属绝缘体半导体晶体管
T1p    第一p型金属绝缘体半导体晶体管
T2p    第二p型金属绝缘体半导体晶体管
100c，100cV，100n，100p 半导体器件
100s   静态随机存取存储器装置
具体实施方式
(实施方式1)
图1为一个部分剖面图，概略地示出了本发明实施方式1中半导体器件的结构。
如图1所示，本实施方式中的半导体器件100n具有第一与第二n型金属绝缘体半导体晶体管T1n、T2n。在半导体衬底SB上，第一与第二n型金属绝缘体半导体晶体管T1n、T2n被用于隔离元件的氧化硅膜51相互隔开。其中，第一与第二n型金属绝缘体半导体晶体管T1n、T2n各自具有第一与第二n型金属绝缘体半导体阈值电压。所述第二n型金属绝缘体半导体阈值电压的绝对值大于第一n型金属绝缘体半导体阈值电压的绝对值。
第一n型金属绝缘体半导体晶体管T1n具有：第一n型金属绝缘体半导体沟道区域Cn1、第一n型金属绝缘体半导体高介电常数膜H1n、第一n型金属绝缘体半导体金属电极M1n、栅多晶硅层GPS、一对n型源极/漏极区域SDn、n型源极前延和漏极前延EXn、硅化镍层SCg、SCs、偏置隔离膜OS、氧化硅膜SO以及氮化物膜SN。
第二n型金属绝缘体半导体晶体管T2n具有：第二n型金属绝缘体半导体沟道区域Cn2、第二n型金属绝缘体半导体高介电常数膜H2n、第二n型金属绝缘体半导体金属电极M2n、栅多晶硅层GPS、一对n型源极/漏极区域SDn、n型源极前延和漏极前延EXn、硅化镍层SCg、SCs、偏置隔离膜OS、氧化硅膜SO以及氮化物膜SN。
第一与第二n型金属绝缘体半导体沟道区域Cn1、Cn2是为了形成n沟道而添加了p型杂质的区域，设在半导体衬底SB上。最好是第一与第二n型金属绝缘体半导体沟道区域Cn1、Cn2中各沟道区域的杂质浓度相同。
第一与第二n型金属绝缘体半导体高介电常数膜H1n、H2n是分别设在第一与第二n型金属绝缘体半导体沟道区域Cn1、Cn2上的铪系绝缘膜。其中，铪系绝缘膜例如以二氧化铪或者氧氮化铪硅(HfSiON)为主要成分。第一n型金属绝缘体半导体高介电常数膜H1n含有镧和镁中的至少一种金属。第二n型金属绝缘体半导体高介电常数膜H2n中的镧原子浓度与镁原子浓度之和小于第一n型金属绝缘体半导体高介电常数膜H1n中的镧原子浓度与镁原子浓度之和。最好是第二n型金属绝缘体半导体高介电常数膜H2n中既不含镧，也不含镁。
第一与第二n型金属绝缘体半导体金属电极M1n、M2n分别设在第一与第二n型金属绝缘体半导体高介电常数膜H1n、H2n上。第一与第二n型金属绝缘体半导体金属电极M1n、M2n最好由同一材料形成，例如由TiN(氮化钛)形成。
接下来，对半导体器件100n的制造方法进行说明。图2至图5均为部分剖面图，概略地示出了本发明实施方式1中半导体器件的制造方法中的第一到第四工序。
如图2所示，通过将p型杂质注入半导体衬底SB上来形成具有p型导电型的第一与第二n型金属绝缘体半导体沟道区域Cn1、Cn2。最好同时形成第一与第二n型金属绝缘体半导体沟道区域Cn1、Cn2。如上所述，同时形成第一与第二n型金属绝缘体半导体沟道区域Cn1、Cn2时的结果为：第一与第二n型金属绝缘体半导体沟道区域Cn1、Cn2的杂质浓度相同。
如图3所示，在第一与第二n型金属绝缘体半导体沟道区域Cn1、Cn2上形成高介电常数膜HK。所述高介电常数膜HK为介电常数比氧化硅膜高的铪系绝缘膜。
如图4所示，为覆盖高介电常数膜HK中第一n型金属绝缘体半导体沟道区域Cn1上的部分且使高介电常数膜HK中第二n型金属绝缘体半导体沟道区域Cn2上的部分露出，而形成n型金属绝缘体半导体盖膜CPn。n型金属绝缘体半导体盖膜CPn是至少含有镧和镁中的一种金属的膜。例如为氧化镧膜或者氧化镁膜。接下来，再依次沉积金属层和多晶硅层。沉积所述金属层，以使所述金属层在第一n型金属绝缘体半导体沟道区域Cn1与第二n型金属绝缘体半导体沟道区域Cn2上，分别和n型金属绝缘体半导体盖膜CPn及高介电常数膜HK接触。金属层的材料例如为TiN(氮化钛)。
如图5所示，对所述多晶硅层和金属层、n型金属绝缘体半导体盖膜CPn以及高介电常数膜HK进行图案化。
如上所述，在第一n型金属绝缘体半导体沟道区域Cn1上形成以下各膜的叠层体，分别是：高介电常数膜HK被图案化后形成的高介电常数膜HK1、n型金属绝缘体半导体盖膜CPn、所述金属层被图案化后形成的第一n型金属绝缘体半导体金属电极M1n以及所述多晶硅层被图案化后形成的栅多晶硅层GPS。而且，同时在第二n型金属绝缘体半导体沟道区域Cn2上形成以下各膜的叠层体，分别是：高介电常数膜HK被图案化后形成的第二n型金属绝缘体半导体高介电常数膜H2n、所述金属层被图案化后形成的第二n型金属绝缘体半导体金属电极M2n以及所述多晶硅层被图案化后形成的栅多晶硅层GPS。
接下来，形成n型源极前延和漏极前延EXn以及偏置隔离膜OS。
接着如图1所示，形成氧化硅膜SO和氮化硅膜SN。接下来，形成n型源极/漏极区域SDn。再接着形成硅化镍层SCg、SCs。由于伴随着所述硅化镍层SCg、SCs的形成而进行的热处理或者另外进行的热处理，n型金属绝缘体半导体盖膜CPn(图5)将被扩散到高介电常数膜HK1中，由此而形成第一n型金属绝缘体半导体高介电常数膜H1n。也就是说，n型金属绝缘体半导体盖膜CPn所含的镧与镁中的至少一种金属扩散到高介电常数膜HK1(图5)，亦即扩散到高介电常数膜HK(图4)的第一n型金属绝缘体半导体沟道区域Cn1上的部分。
如上所述制造出了本实施方式中的半导体器件100n。图6为一个部分剖面图，概略地示出了实施方式1的比较例中半导体器件的结构。如图6所示，在比较例所涉及的半导体器件100nZ中，n型金属绝缘体半导体晶体管TLnZ和THnZ都具有高介电常数膜HCn。为了使n型金属绝缘体半导体晶体管THnZ的阈值电压大于n型金属绝缘体半导体晶体管TLnZ的阈值电压，n型金属绝缘体半导体晶体管THnZ的沟道区域CHn的杂质浓度就高于n型金属绝缘体半导体晶体管TLnZ的沟道区域的杂质浓度CLn。因此，在沟道区域CHn中，迁移率伴随着杂质散射的增大而下降。从而导致n型金属绝缘体半导体晶体管THnZ的驱动电流的下降。
根据本实施方式，镧与镁中的至少一种金属的原子从n型金属绝缘体半导体盖膜CPn扩散到第一n型金属绝缘体半导体高介电常数膜H1n中。其结果，第一n型金属绝缘体半导体晶体管T1n中的第一n型金属绝缘体半导体金属电极M1n的功函数减小。具体而言，功函数从上述的无扩散状态的值即4.50eV左右减小到接近4.05eV。其结果，造成了第一n型金属绝缘体半导体晶体管T1n的阈值电压的绝对值下降。
另一方面，与第一n型金属绝缘体半导体高介电常数膜H1n不同，镧与镁中的任何一种金属的原子都不扩散到第二n型金属绝缘体半导体高介电常数膜H2n中。因此，第二n型金属绝缘体半导体高介电常数膜H2n中的镧原子浓度与镁原子浓度之和小于第一n型金属绝缘体半导体高介电常数膜H1n中的镧原子浓度与镁原子浓度之和。结果使第二n型金属绝缘体半导体金属电极M2n的功函数大于第一n型金属绝缘体半导体金属电极M1n的功函数。第二n型金属绝缘体半导体晶体管T2n的阈值电压的绝对值也因此大于第一n型金属绝缘体半导体晶体管T1n的阈值电压的绝对值。
也就是说，即使不提高第二n型金属绝缘体半导体沟道区域Cn2的杂质浓度，也可使第二n型金属绝缘体半导体晶体管T2n的阈值电压的绝对值增大。这样，既可避免迁移率随着杂质散射的增大而下降，又可使第二n型金属绝缘体半导体晶体管T2n的阈值电压的绝对值增大。结果，既可使第二n型金属绝缘体半导体晶体管T2n的阈值电压的绝对值大于第一n型金属绝缘体半导体晶体管T1n的阈值电压的绝对值，又可抑制第二n型金属绝缘体半导体晶体管T2n的驱动电流的下降。
如本实施方式所述，既可使第一与第二n型金属绝缘体半导体晶体管T1n、T2n的阈值电压互异，又可同时形成第一与第二n型金属绝缘体半导体沟道区域Cn1、Cn2。结果可简化第一与第二n型金属绝缘体半导体沟道区域Cn1、Cn2的形成工序。
(实施方式2)
图7为一个部分剖面图，概略地示出了本发明实施方式2中半导体器件的结构。
如图7所示，本实施方式中的半导体器件100p具有第一与第二p型金属绝缘体半导体晶体管T1p、T2p。在半导体衬底SB上，第一与第二p型金属绝缘体半导体晶体管T1p、T2p被用于隔离元件的氧化硅膜51相互隔离开。其中，第一与第二p型金属绝缘体半导体晶体管T1p、T2p各自具有第一与第二p型金属绝缘体半导体阈值电压。所述第二p型金属绝缘体半导体的阈值电压的绝对值大于第一p型金属绝缘体半导体阈值电压的绝对值。
第一p型金属绝缘体半导体晶体管T1p具有：第一p型金属绝缘体半导体沟道区域Cp1、第一p型金属绝缘体半导体高介电常数膜H1p、第一p型金属绝缘体半导体金属电极M1p、栅多晶硅层GPS、一对p型源极/漏极区域SDp、p型源极前延和漏极前延EXp、硅化镍层SCg、SCs、偏置隔离膜OS、氧化硅膜SO以及氮化物膜SN。
第二p型金属绝缘体半导体晶体管T2p具有：第二p型金属绝缘体半导体沟道区域Cp2、第二p型金属绝缘体半导体高介电常数膜H2p、第二p型金属绝缘体半导体金属电极M2p、栅多晶硅层GPS、一对p型源极/漏极区域SDp、p型源极前延和漏极前延EXp、硅化镍层SCg、SCs、偏置隔离膜OS、氧化硅膜SO以及氮化物膜SN。
第一与第二p型金属绝缘体半导体沟道区域Cp1、Cp2是为了形成p沟道而添加了n型杂质的区域，设在半导体衬底SB上。最好是第一与第二p型金属绝缘体半导体沟道区域Cp1、Cp2的杂质浓度相同。
第一与第二p型金属绝缘体半导体高介电常数膜H1p、H2p是分别设在第一与第二p型金属绝缘体半导体沟道区域Cp1、Cp2上的铪系绝缘膜。其中，第一p型金属绝缘体半导体高介电常数膜H1p中含有铝。第二p型金属绝缘体半导体高介电常数膜H2p中的铝原子浓度小于第一p型金属绝缘体半导体高介电常数膜H1p中的铝原子浓度。最好是第二p型金属绝缘体半导体高介电常数膜H2p中不含铝。
第一与第二p型金属绝缘体半导体金属电极M1p、M2p分别设在第一与第二p型金属绝缘体半导体高介电常数膜H1p、H2p上。其中，第一与第二p型金属绝缘体半导体金属电极M1p、M2p最好由同一材料形成，例如由TiN(氮化钛)形成。
接下来，对半导体器件100p的制造方法进行说明。图8至图11均为部分剖面图，概略地示出了本发明实施方式2中半导体器件的制造方法中的第一到第四工序。
如图8所示，通过将n型杂质注入半导体衬底SB上来形成具有n型导电型的第一与第二p型金属绝缘体半导体沟道区域Cp1、Cp2。最好同时形成第一与第二p型金属绝缘体半导体沟道区域Cp1、Cp2。如上所述，同时形成第一与第二p型金属绝缘体半导体沟道区域Cp1、Cp2时的结果为：第一与第二p型金属绝缘体半导体沟道区域Cp1、Cp2的杂质浓度相同。
如图9所示，在第一与第二p型金属绝缘体半导体沟道区域Cp1、Cp2上形成高介电常数膜HK。所述高介电常数膜HK为介电常数比氧化硅膜高的铪系绝缘膜。
如图10所示，为覆盖所述高介电常数膜HK中第一p型金属绝缘体半导体沟道区域Cp1上的部分且使高介电常数膜HK中第二p型金属绝缘体半导体沟道区域Cp2上的部分露出，而形成p型金属绝缘体半导体盖膜CPp。p型金属绝缘体半导体盖膜CPp是含有铝的膜。例如为氧化铝膜。接下来，再依次沉积金属层和多晶硅层。沉积所述金属层，以使所述金属层在第一p型金属绝缘体半导体沟道区域Cp1与第二p型金属绝缘体半导体沟道区域Cp2上，分别和p型金属绝缘体半导体盖膜CPp及高介电常数膜HK接触。金属层的材料例如为TiN(氮化钛)。
如图11所示，对所述多晶硅层和金属层、p型金属绝缘体半导体盖膜CPp以及高介电常数膜HK进行图案化。
如上所述，可在第一p型金属绝缘体半导体沟道区域Cp1上形成以下各膜的叠层体，分别是：高介电常数膜HK被图案化后形成的高介电常数膜HK1、p型金属绝缘体半导体盖膜CPp、所述金属层被图案化后形成的第一p型金属绝缘体半导体金属电极M1p以及所述多晶硅层被图案化后形成的栅多晶硅层GPS。而且，同时在第二p型金属绝缘体半导体沟道区域Cp2上形成以下各膜的叠层体，分别是：高介电常数膜HK被图案化后形成的第二p型金属绝缘体半导体高介电常数膜H2p、所述金属层被图案化后形成的第二p型金属绝缘体半导体金属电极M2p以及所述多晶硅层被图案化后形成的栅多晶硅层GPS。
接下来，形成p型源极前延和漏极前延EXp和偏置隔离膜OS。
接着如图7所示，形成氧化硅膜SO和氮化硅膜SN。接下来形成p型源极/漏极区域SDp。再接着形成氮化镍层SCg、SCs。由于伴随着所述氮化镍层SCg、SCs的形成而进行的热处理或者另外进行的热处理，p型金属绝缘体半导体盖膜CPp(图11)将被扩散到高介电常数膜HK1中，由此而形成第一p型金属绝缘体半导体高介电常数膜H1p。也就是说，p型金属绝缘体半导体盖膜CPp中所含的铝扩散到高介电常数膜HK1(图11)中，亦即扩散到高介电常数膜HK(图10)中的第一p型金属绝缘体半导体沟道区域Cp1上的部分。
如上所述制造出了本实施方式中的半导体器件100p。此外，由于上述之外的构成要素与上述实施方式1中的构成要素大致相同，所以用同一个符号表示相同或者相对应的构成要素，不进行重复说明。
根据本实施方式，铝原子从p型金属绝缘体半导体盖膜CPp扩散到第一p型金属绝缘体半导体高介电常数膜H1p中。其结果，第一p型金属绝缘体半导体晶体管T1p中的第一p型金属绝缘体半导体金属电极M1p的功函数增大。具体而言，功函数从上述的无扩散状态的值即4.50eV左右增大到接近5.17eV。其结果，造成了第一p型金属绝缘体半导体晶体管T1p的阈值电压的绝对值下降。
另一方面，与第一p型金属绝缘体半导体高介电常数膜H1p不同，铝原子不会扩散到第二p型金属绝缘体半导体高介电常数膜H2p中。第二p型金属绝缘体半导体高介电常数膜H2p中的铝原子浓度小于第一p型金属绝缘体半导体高介电常数膜H1p中的铝原子浓度。结果使第二p型金属绝缘体半导体金属电极M2p的功函数比第一p型金属绝缘体半导体金属电极M1p的功函数小。第二p型金属绝缘体半导体晶体管T2p的阈值电压的绝对值也因此大于第一p型金属绝缘体半导体晶体管T1p的阈值电压的绝对值。
就是说，即使不提高第二p型金属绝缘体半导体沟道区域Cp2的杂质浓度，也可使第二p型金属绝缘体半导体晶体管T2p的阈值电压的绝对值增大。这样，既可避免迁移率伴随着杂质散射的增大而下降，又可使第二p型金属绝缘体半导体晶体管T2p的阈值电压的绝对值增大。结果，既可使第二p型金属绝缘体半导体晶体管T2p的阈值电压的绝对值大于第一p型金属绝缘体半导体晶体管T1p的阈值电压的绝对值，又可抑制第二p型金属绝缘体半导体晶体管T2p的驱动电流的下降。
如本实施方式所述，既可使第一与第二p型金属绝缘体半导体晶体管T1p、T2p的阈值电压互异，又可同时形成第一与第二p型金属绝缘体半导体沟道区域Cp1、Cp2。结果可简化第一与第二p型金属绝缘体半导体沟道区域Cp1、Cp2的形成工序。
(实施方式3)
图12为一个部分剖面图，概略地示出了本发明实施方式3中半导体器件的结构。如图12所示，本实施方式中的半导体器件100c不仅具有实施方式2中半导体器件100p的结构，还具有实施方式1中的第一与第二n型金属绝缘体半导体晶体管T1n、T2n。
此外，由于上述之外的构成要素与上述实施方式1或者实施方式2中的构成要素大致相同，所以用同一符号表示相同或者相对应的构成要素，不再进行重复说明。
如本实施方式所述，可获得和实施方式1、实施方式2一样的效果。而且，还可形成同时具有n型金属绝缘体半导体结构与p型金属绝缘体半导体结构的互补金属绝缘体半导体(CMIS)结构。
(实施方式4)
图13为一个部分剖面图，概略地示出了本发明实施方式4中半导体器件的结构。如图13所示，本实施方式中的半导体器件100cV不仅具有实施方式2中的半导体器件100p的结构，还具有实施方式1中第一n型金属绝缘体半导体晶体管T1n以及第二n型金属绝缘体半导体晶体管T2nV。第二n型金属绝缘体半导体晶体管T2nV的结构与实施方式1中第一n型金属绝缘体半导体晶体管T1n的结构相同。
此外，由于上述之外的构成要素与上述实施方式1或实施方式2中的构成要素大致相同，所以用同一符号表示相同或者相对应的构成要素，不再进行重复说明。
如本实施方式所述，可获得与实施方式2一样的效果。而且能够形成同时具有n型金属绝缘体半导体结构与p型金属绝缘体半导体结构的CMIS结构。但是，与实施方式3不同，所述实施方式不需要形成n型金属绝缘体半导体盖膜CPn(图4)的工序。
(实施方式5)
图14是一个框图，概略地示出了本发明实施方式5中的作为半导体器件的半导体存储装置的结构。
如图14所示，本实施方式5中作为半导体器件的半导体存储装置，即SRAM装置(Static Random Access Memory，静态随机存取存储器)100s具有存储阵列MR和外围电路部。外围电路部包括：控制电路70、字驱动器60以及列选择电路/输入和输出控制电路65。
存储阵列MR具有：集成布置为矩阵状的多个存储单元MC(单元部)、沿行方向(X方向)延伸的多条字线WL和沿列方向(Y方向)延伸的多条位线BL。存储单元MC是用以存储信息的单元结构。
控制电路70根据地址ADD和控制信号CT的输入对整个SRAM装置100s进行控制，并向字驱动器60与列选择电路/输入和输出控制电路65发出必要的指令或者对字驱动器60与列选择电路/输入和输出控制电路65进行控制。字驱动器60对驱动字线WL而选出的行存储单元MC进行存取。列选择电路/输入和输出控制电路65响应来自控制电路70的指令并选择存储阵列MR的列和进行选择位线BL的列选择操作。例如在写入数据时，基于输入数据DIN以规定的逻辑电平将位线BL进行驱动到，并进行数据写入；在读出数据时，基于在经由位线BL选择出的存储单元MC中流动的读出电流选出的存储单元MC，生成并输出所述存储单元MC所保持的输出数据DOUT。
图15是等效电路图，概略地示出了图14的半导体存储装置中的存储单元的结构。
如图15所示，某个存储单元MC布置在多条位线BL(图14)中所包括的互补型数据线107、108与多条字线WL(图14)中所包括的字线WL 109的交叉部。存储单元MC由触发电路和一对存取晶体管Q3、Q4构成。其中触发电路由一对反相电路构成。
触发电路构成交叉耦合的两个存储节点N1、N2。存储节点N1、N2具有一方为高电平、另一方为低电平的双稳定状态。可通过向存储单元MC提供规定的电源电压，持续地保持所述双稳定状态。
一对存取晶体管Q3、Q4都为MOS(金属氧化物半导体)晶体管。存取晶体管Q3的源极/漏极区域中之一区域连接在存储节点N1上，源极/漏极区域中之另一区域连接在位线107上；存取晶体管Q4的源极/漏极区域中之一区域连接在存储节点N2上，源极/漏极区域中之另一区域连接在位线108上。存取晶体管Q3、Q4各自的栅极连接在字线109上。这样一来，便能够由字线109控制存取晶体管Q3、Q4的导通与非导通状态。
反相电路由一个驱动晶体管Q1(或Q2)与一个负载晶体管Q5(或Q6)构成。一对驱动晶体管Q1、Q2都为MOS晶体管。一对驱动晶体管Q1、Q2的源极区域各自连接在GND(接地电位)112与113上。驱动晶体管Q1的漏极区域连接在存储节点N1上，驱动晶体管Q2的漏极区域连接在存储节点N2上。驱动晶体管Q1的栅极连接存储节点N2上，驱动晶体管Q2的栅极连接在存储节点N1上。
负载晶体管Q5、Q6都为MOS晶体管。负载晶体管Q5、Q6各自的源极区域连接在Vcc电源110、111上。负载晶体管Q5、Q6各自的漏极区域分别连接在存储节点N1、N2上。负载晶体管Q5的栅极连接在驱动晶体管Q1的栅极和驱动晶体管Q2的漏极区域上；负载晶体管Q6的栅极连接在驱动晶体管Q2的栅极和驱动晶体管Q1的漏极区域上。
这样，通过使一对反相电路交叉耦合，便形成了触发电路。
向存储单元MC写入数据时，选择字线109并使存取晶体管Q3、Q4导通，根据所希望的逻辑值将电压强制地施加给位线对107、108。由此将触发电路的双稳定状态设定为导通状态或非导通状态。当从存储单元MC读出数据时，让存取晶体管Q3、Q4导通，将存储节点N1、N2的电位传达给位线107、108。
晶体管Q1到Q6中的每个晶体管，都具有与在实施方式1或实施方式2中说明的第二n型金属绝缘体半导体晶体管T2n及第二p型金属绝缘体半导体晶体管T2p中的晶体管之一相同的结构。外围电路部(图14中存储阵列MR以外的部分)所具有的晶体管，包括在实施方式1与实施方式2中说明的第一n型金属绝缘体半导体晶体管T1n与第一p型金属绝缘体半导体晶体管T1p中的最少一个。
如本实施方式所述，既可使晶体管Q1到Q6的阈值电压的绝对值成为存储阵列MR工作时充分大的值，又可抑制外围电路部的阈值电压的绝对值。因此可使半导体存储装置高速运行。
在特别要求细微化的区域，即存储阵列MR区域中，既无需分开形成第一与第二n型金属绝缘体半导体晶体管T1n、T2n，也无需分开形成第一与第二p型金属绝缘体半导体晶体管T1p、T2p。因此，既可抑制伴随因分开形成而导致的半导体存储装置的集成度的下降，又可获得上述效果。
本发明的申请范围并不仅限于上述的内容，而是等同于权利要求书中所述的内容。所以，除了上述说明的内容以外，还包括在权利要求书中所述的范围内对上述的说明进行的各种变更。
本发明尤其是适用于具有阈值电压互为不同的多个金属绝缘体半导体晶体管的半导体器件及其制造方法。

Claims (20)

1.一种半导体器件，其包括：具有第一n型金属绝缘体半导体阈值电压的第一n型金属绝缘体半导体晶体管；和具有第二n型金属绝缘体半导体阈值电压的第二n型金属绝缘体半导体晶体管，其中，
所述第一n型金属绝缘体半导体晶体管具有：设在半导体衬底上的第一n型金属绝缘体半导体沟道区域；设在所述第一n型金属绝缘体半导体沟道区域上且含有镧和镁中的至少一种金属的第一n型金属绝缘体半导体高介电常数膜；以及设在所述第一n型金属绝缘体半导体高介电常数膜上的第一n型金属绝缘体半导体金属电极，
所述第二n型金属绝缘体半导体晶体管具有：设在半导体衬底上的第二n型金属绝缘体半导体沟道区域；设在所述第二n型金属绝缘体半导体沟道区域上的第二n型金属绝缘体半导体高介电常数膜；以及设在所述第二n型金属绝缘体半导体高介电常数膜上的第二n型金属绝缘体半导体金属电极，
其中，所述第二n型金属绝缘体半导体阈值电压的绝对值大于所述第一n型金属绝缘体半导体阈值电压的绝对值，所述第二n型金属绝缘体半导体高介电常数膜中的镧原子浓度与镁原子浓度之和小于所述第一n型金属绝缘体半导体高介电常数膜中的镧原子浓度与镁原子浓度之和。
2.根据权利要求1所述的半导体器件，其中：
所述第一n型金属绝缘体半导体高介电常数膜和所述第二n型金属绝缘体半导体高介电常数膜是铪系绝缘膜。
3.根据权利要求1或2所述的半导体器件，其中：
所述第二n型金属绝缘体半导体高介电常数膜中既不含镧也不含镁。
4.根据权利要求1至3中任何一项所述的半导体器件，其中：
所述第一n型金属绝缘体半导体金属电极和所述第二n型金属绝缘体半导体金属电极由同一种材料制成。
5.根据权利要求1至4中任何一项所述的半导体器件，其中：
所述第一n型沟道区域和所述第二n型沟道区域的各n型沟道区域中的杂质浓度相同。
6.根据权利要求1至5中任何一项所述的半导体器件，其中：
所述半导体器件是具有用于存储信息的多个单元部、以及外围电路部的静态随机存取存储器装置，其中，所述外围电路部分别与所述多个单元部电连接且对所述多个单元部进行信息的读写；
所述外围电路部包括所述第一n型金属绝缘体半导体晶体管，所述单元部包括所述第二n型金属绝缘体半导体晶体管。
7.一种半导体器件，其包括：具有第一p型金属绝缘体半导体阈值电压的第一p型金属绝缘体半导体晶体管；和具有第二p型金属绝缘体半导体阈值电压的第二p型金属绝缘体半导体晶体管，其中，
所述第一p型金属绝缘体半导体晶体管具有：设在半导体衬底上的第一p型金属绝缘体半导体沟道区域；设在所述第一p型金属绝缘体半导体沟道区域上且含有铝的第一p型金属绝缘体半导体高介电常数膜；以及设在所述第一p型金属绝缘体半导体高介电常数膜上的第一p型金属绝缘体半导体金属电极，
所述第二p型金属绝缘体半导体晶体管具有：设在半导体衬底上的第二p型金属绝缘体半导体沟道区域；设在所述第二p型金属绝缘体半导体沟道区域上的第二p型金属绝缘体半导体高介电常数膜；以及设在所述第二p型金属绝缘体半导体高介电常数膜上的第二p型金属绝缘体半导体金属电极，
其中，所述第二p型金属绝缘体半导体阈值电压的绝对值大于所述第一p型金属绝缘体半导体阈值电压的绝对值，所述第二p型金属绝缘体半导体高介电常数膜中的铝原子浓度小于所述第一p型金属绝缘体半导体高介电常数膜中的铝原子浓度。
8.根据权利要求7所述的半导体器件，其中：
所述第一p型金属绝缘体半导体高介电常数膜和所述第二p型金属绝缘体半导体高介电常数膜是铪系绝缘膜。
9.根据权利要求7或8所述的半导体器件，其中：
所述第二p型金属绝缘体半导体高介电常数膜中不含有铝。
10.根据权利要求7至9中任何一项所述的半导体器件，其中：
所述第一p型金属绝缘体半导体金属电极和所述第二p型金属绝缘体半导体金属电极由同一种材料制成。
11.根据权利要求7至10中任何一项所述的半导体器件，其中：
所述第一p型沟道区域和所述第二p型沟道区域的各p型沟道区域中的杂质浓度相同。
12.根据权利要求7至11中任何一项所述的半导体器件，其中：
所述半导体器件是具有用于存储信息的多个单元部、以及外围电路部的静态随机存取存储器装置，其中，所述外围电路部分别与所述多个单元部电连接且对所述多个单元部进行信息的读写，
所述外围电路部包括所述第一p型金属绝缘体半导体晶体管，所述单元部包括所述第二p型金属绝缘体半导体晶体管。
13.根据权利要求7至12中任何一项所述的半导体器件，其中：
还包括：具有第一n型金属绝缘体半导体阈值电压的第一n型金属绝缘体半导体晶体管；和具有第二n型金属绝缘体半导体阈值电压的第二n型金属绝缘体半导体晶体管，其中，
所述第一n型金属绝缘体半导体晶体管具有：设在半导体衬底上的第一n型金属绝缘体半导体沟道区域；设在所述第一n型金属绝缘体半导体沟道区域上且含有镧和镁中的至少一种金属的第一n型金属绝缘体半导体高介电常数膜；以及设在所述第一n型金属绝缘体半导体高介电常数膜上的第一n型金属绝缘体半导体金属电极，
所述第二n型金属绝缘体半导体晶体管具有：设在半导体衬底上的第二n型金属绝缘体半导体沟道区域；设在所述第二n型金属绝缘体半导体沟道区域上的第二n型金属绝缘体半导体高介电常数膜；以及设在所述第二n型金属绝缘体半导体高介电常数膜上的第二n型金属绝缘体半导体金属电极，
其中，所述第二n型金属绝缘体半导体阈值电压的绝对值大于所述第一n型金属绝缘体半导体阈值电压的绝对值，所述第二n型金属绝缘体半导体高介电常数膜中的镧原子浓度与镁原子浓度之和小于所述第一n型金属绝缘体半导体高介电常数膜中的镧原子浓度与镁原子浓度之和。
14.根据权利要求7至12中任何一项所述的半导体器件，其中：
还包括：具有第一n型金属绝缘体半导体阈值电压的第一n型金属绝缘体半导体晶体管；和具有第二n型金属绝缘体半导体阈值电压的第二n型金属绝缘体半导体晶体管，其中，
所述第一n型金属绝缘体半导体晶体管具有：设在半导体衬底上的第一n型金属绝缘体半导体沟道区域；设在所述第一n型金属绝缘体半导体沟道区域上且含有镧和镁中的至少一种金属的第一n型金属绝缘体半导体高介电常数膜；以及设在所述第一n型金属绝缘体半导体高介电常数膜上的第一n型金属绝缘体半导体金属电极，
所述第二n型金属绝缘体半导体晶体管具有：设在半导体衬底上的第二n型金属绝缘体半导体沟道区域；设在所述第二n型金属绝缘体半导体沟道区域上且含有镧和镁中的至少一种金属的第二n型金属绝缘体半导体高介电常数膜；以及设在所述第二n型金属绝缘体半导体高介电常数膜上的第二n型金属绝缘体半导体金属电极，
所述第二n型金属绝缘体半导体阈值电压的绝对值大于所述第一n型金属绝缘体半导体阈值电压的绝对值。
15.一种半导体器件的制造方法，其包括：
通过将p型杂质注入半导体衬底上来形成具有p型导电型的第一n型金属绝缘体半导体沟道区域和第二n型金属绝缘体半导体沟道区域的工序；
在所述第一n型金属绝缘体半导体沟道区域和所述第二n型金属绝缘体半导体沟道区域上形成高介电常数膜的工序；
为覆盖所述高介电常数膜中的所述第一n型金属绝缘体半导体沟道区域上的部分且使所述高介电常数膜中的所述第二n型金属绝缘体半导体沟道区域上的部分露出，而形成含有镧和镁中的至少一种金属的n型金属绝缘体半导体盖膜的工序；
在所述第一n型金属绝缘体半导体沟道区域上隔着所述高介电常数膜和所述n型金属绝缘体半导体盖膜来形成第一n型金属绝缘体半导体金属电极，且在所述第二n型金属绝缘体半导体沟道区域上隔着所述高介电常数膜来形成第二n型金属绝缘体半导体金属电极的工序；以及
使所述n型金属绝缘体半导体盖膜所含有的镧和镁中的至少一种金属扩散到所述高介电常数膜的所述第一n型金属绝缘体半导体沟道区域上的部分的工序。
16.根据权利要求15所述的半导体器件的制造方法，其中：
所述第一n型金属绝缘体半导体金属电极和所述第二n型金属绝缘体半导体金属电极由同一种材料制成。
17.根据权利要求15或16所述的半导体器件的制造方法，其中：
形成所述第一n型金属绝缘体半导体沟道区域和所述第二n型金属绝缘体半导体沟道区域的工序是通过同时形成所述第一n型金属绝缘体半导体沟道区域和所述第二n型金属绝缘体半导体沟道区域来进行的。
18.一种半导体器件的制造方法，其包括：
通过将n型杂质注入半导体衬底上来形成具有n型导电型的第一p型金属绝缘体半导体沟道区域和第二p型金属绝缘体半导体沟道区域的工序；
在所述第一p型金属绝缘体半导体沟道区域和所述第二p型金属绝缘体半导体沟道区域上形成高介电常数膜的工序；
为覆盖所述高介电常数膜中的所述第一p型金属绝缘体半导体沟道区域上的部分且使所述高介电常数膜中的所述第二p型金属绝缘体半导体沟道区域上的部分露出，而形成含有铝的p型金属绝缘体半导体盖膜的工序；
在所述第一p型金属绝缘体半导体沟道区域上隔着所述高介电常数膜和所述p型金属绝缘体半导体盖膜来形成第一p型金属绝缘体半导体金属电极，且在所述第二p型金属绝缘体半导体沟道区域上隔着所述高介电常数膜来形成第二p型金属绝缘体半导体金属电极的工序；以及
使所述p型金属绝缘体半导体盖膜所含有的铝扩散到所述高介电常数膜的所述第一p型金属绝缘体半导体沟道区域上的部分的工序。
19.根据权利要求18所述的半导体器件的制造方法，其中：
所述第一p型金属绝缘体半导体金属电极和所述第二p型金属绝缘体半导体金属电极由同一种材料制成。
20.根据权利要求18或19所述的半导体器件的制造方法，其中：
形成所述第一p型金属绝缘体半导体沟道区域和所述第二p型金属绝缘体半导体沟道区域的工序是通过同时形成所述第一p型金属绝缘体半导体沟道区域和所述第二p型金属绝缘体半导体沟道区域来进行的。
CN200910265276.1A 2008-12-29 2009-12-28 半导体器件及其制造方法 Active CN101771048B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008335656A JP5464853B2 (ja) 2008-12-29 2008-12-29 半導体装置の製造方法
JP2008-335656 2008-12-29

Publications (2)

Publication Number Publication Date
CN101771048A true CN101771048A (zh) 2010-07-07
CN101771048B CN101771048B (zh) 2014-08-13

Family

ID=42283833

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910265276.1A Active CN101771048B (zh) 2008-12-29 2009-12-28 半导体器件及其制造方法

Country Status (5)

Country Link
US (2) US8384160B2 (zh)
JP (1) JP5464853B2 (zh)
KR (1) KR101658236B1 (zh)
CN (1) CN101771048B (zh)
TW (1) TWI493691B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367406A (zh) * 2012-03-30 2013-10-23 美国博通公司 包括只读存储器（rom）阵列的第一存储单元晶体管的集成电路（ic）及其制作方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5147588B2 (ja) * 2008-08-04 2013-02-20 パナソニック株式会社 半導体装置
JP5444176B2 (ja) 2010-09-14 2014-03-19 パナソニック株式会社 半導体装置
WO2012107970A1 (ja) * 2011-02-10 2012-08-16 パナソニック株式会社 半導体装置
US20130049134A1 (en) * 2011-08-30 2013-02-28 Renesas Electronics Corporation Semiconductor device and method of making same
KR101923946B1 (ko) 2012-08-31 2018-11-30 삼성전자 주식회사 반도체 장치 및 그 제조 방법
KR20210040176A (ko) * 2013-09-27 2021-04-12 인텔 코포레이션 공통 기판 상의 상이한 일함수를 가지는 비-평면 ｉ／ｏ 및 논리 반도체 디바이스들
KR102155511B1 (ko) * 2013-12-27 2020-09-15 삼성전자 주식회사 반도체 장치 및 그 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020135030A1 (en) * 2001-03-22 2002-09-26 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
US20020187596A1 (en) * 2001-06-12 2002-12-12 Hitachi, Ltd. Method of manufacturing a semiconductor integrated circuit device
US7432548B2 (en) * 2006-08-31 2008-10-07 Micron Technology, Inc. Silicon lanthanide oxynitride films
US7544604B2 (en) * 2006-08-31 2009-06-09 Micron Technology, Inc. Tantalum lanthanide oxynitride films
US7563730B2 (en) * 2006-08-31 2009-07-21 Micron Technology, Inc. Hafnium lanthanide oxynitride films

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3419597B2 (ja) * 1995-07-11 2003-06-23 株式会社日立製作所 半導体集積回路装置の製造方法
JP2005025907A (ja) * 2003-07-03 2005-01-27 Hitachi Ltd 半導体集積回路装置
JP2006013092A (ja) 2004-06-25 2006-01-12 Rohm Co Ltd 半導体装置及びその製造方法
KR101095741B1 (ko) * 2006-05-31 2011-12-21 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치
JP4282691B2 (ja) * 2006-06-07 2009-06-24 株式会社東芝 半導体装置
EP1944801A1 (en) * 2007-01-10 2008-07-16 Interuniversitair Microelektronica Centrum Methods for manufacturing a CMOS device with dual work function
JP5196954B2 (ja) * 2007-10-31 2013-05-15 株式会社東芝 半導体装置の製造方法
JP2010056239A (ja) * 2008-08-27 2010-03-11 Fujitsu Microelectronics Ltd 半導体装置及び半導体装置の製造方法
JP2010123669A (ja) * 2008-11-18 2010-06-03 Nec Electronics Corp 半導体装置およびその製造方法
JP5127694B2 (ja) * 2008-12-26 2013-01-23 パナソニック株式会社 半導体装置及びその製造方法
JP2010157587A (ja) * 2008-12-26 2010-07-15 Panasonic Corp 半導体装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020135030A1 (en) * 2001-03-22 2002-09-26 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
US20020187596A1 (en) * 2001-06-12 2002-12-12 Hitachi, Ltd. Method of manufacturing a semiconductor integrated circuit device
US7432548B2 (en) * 2006-08-31 2008-10-07 Micron Technology, Inc. Silicon lanthanide oxynitride films
US7544604B2 (en) * 2006-08-31 2009-06-09 Micron Technology, Inc. Tantalum lanthanide oxynitride films
US7563730B2 (en) * 2006-08-31 2009-07-21 Micron Technology, Inc. Hafnium lanthanide oxynitride films

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367406A (zh) * 2012-03-30 2013-10-23 美国博通公司 包括只读存储器（rom）阵列的第一存储单元晶体管的集成电路（ic）及其制作方法
US9276004B2 (en) 2012-03-30 2016-03-01 Broadcom Corporation ROM arrays having memory cell transistors programmed using metal gates

Also Published As

Publication number Publication date
TWI493691B (zh) 2015-07-21
JP2010157641A (ja) 2010-07-15
US8580632B2 (en) 2013-11-12
US20100164007A1 (en) 2010-07-01
TW201025569A (en) 2010-07-01
US8384160B2 (en) 2013-02-26
US20130137231A1 (en) 2013-05-30
KR20100080412A (ko) 2010-07-08
JP5464853B2 (ja) 2014-04-09
CN101771048B (zh) 2014-08-13
KR101658236B1 (ko) 2016-09-22

Similar Documents

Publication Publication Date Title
CN101771048B (zh) 半导体器件及其制造方法
JP2596695B2 (ja) Ｅｅｐｒｏｍ
US20090184350A1 (en) Non-volatile semiconductor memory device
TW426999B (en) Integrated circuit memory devices having independently biased sub-well regions therein and methods of forming same
US8599604B2 (en) Semiconductor memory device and driving method thereof
US7535752B2 (en) Semiconductor static random access memory device
US5327002A (en) SRAM with gate oxide films of varied thickness
TW200945345A (en) Semiconductor memory device
US20130308376A1 (en) Apparatuses including current compliance circuits and methods
US20080061373A1 (en) System-in-package type static random access memory device and manufacturing method thereof
US10102911B2 (en) Non-volatile semiconductor storage device for reducing the number of memory cells arranged along a control to which a memory gate voltage is applied
TWI709226B (zh) 非揮發性記憶體及其製造方法
JP2004356614A (ja) 半導体記憶装置
US9865606B2 (en) Semiconductor device and semiconductor memory device
JPS62276868A (ja) 半導体集積回路装置
JP2006024680A (ja) 半導体不揮発性メモリへの情報の記録方法
JP4471408B2 (ja) Ｃｍｏｓ半導体装置
US20230309287A1 (en) Semiconductor memory device
US20240098962A1 (en) Semiconductor device and semiconductor memory device
TW201241967A (en) Non-volatile semiconductor device and method for operating the same
US20220115080A1 (en) Semiconductor storage device
JPS634671A (ja) 半導体記憶装置
TW202415259A (zh) 半導體裝置及半導體記憶裝置
KR20080098846A (ko) 서브 워드 라인 드라이버의 배치구조 및 형성 방법
JP2594931B2 (ja) 半導体記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: RENESAS ELECTRONICS

Free format text: FORMER OWNER: RENESAS TECHNOLOGY CORP.

Effective date: 20100920

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: TOKYO, JAPAN TO: KANAGAWA PREFECTURE, JAPAN

TA01 Transfer of patent application right

Effective date of registration: 20100920

Address after: Kanagawa

Applicant after: Renesas Electronics Corporation

Address before: Tokyo, Japan, Japan

Applicant before: Renesas Technology Corp.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder

Address after: Tokyo, Japan, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa

Patentee before: Renesas Electronics Corporation

CP02 Change in the address of a patent holder