CN101777380A - 写入相变存储器元件的方法 - Google Patents

写入相变存储器元件的方法 Download PDF

Info

Publication number
CN101777380A
CN101777380A CN200910166450A CN200910166450A CN101777380A CN 101777380 A CN101777380 A CN 101777380A CN 200910166450 A CN200910166450 A CN 200910166450A CN 200910166450 A CN200910166450 A CN 200910166450A CN 101777380 A CN101777380 A CN 101777380A
Authority
CN
China
Prior art keywords
electrode
potential pulse
pulse
memory component
phase change
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910166450A
Other languages
English (en)
Inventor
陈逸舟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN101777380A publication Critical patent/CN101777380A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种存储器装置与操作此装置的方法。所述方法包括施予偏压配置至存储单元以改变电阻状态从较高电阻状态至较低电阻状态，其中施予偏压配置至存储单元包括施予跨过相变存储器元件的第一电压脉冲与第二电压脉冲，其中第二电压脉冲的电压极性不同于第一电压脉冲。

Description

写入相变存储器元件的方法
技术领域
本发明是有关于一种基于相变存储器材质，包括硫族化合物材质与其它可程序化电阻材质，的存储器装置及操作存储器装置的方法。
背景技术
具有相变的存储器材质可利用适于实现在集成电路的电流在位准上的应用改变其相位，而其相位介于非晶态(amorphous state)与晶态(crystalline state)之间，且具有相变的存储器材质可为硫族化合物(Chalcogenide)或其它类似的材质。普通非晶态的特征在于其电阻高于普通非晶态的电阻，且其可以容易被侦测据以指出资料。这些特性有利于可程序化电阻材质据以形成非挥发性存储器电路，其中非挥发性存储器电路可依据随机存取的方式以被读与写。
在相变存储器部分，资料的储存是根据相变材质的主动区在晶相(crystalline phase)与非晶相(amorphous phase)之间的转换。图1绘示多个存储单元的电阻分布，每个存储单元包括一个相变存储器元件。多个存储单元中的多个相变存储器元件可程序化为多个电阻状态，例如高电阻重置(擦除)状态102以及至少一个较低电阻程序化(设置)状态100。每个电阻状态对应于非重叠电阻区域。
较低电阻状态100的最高电阻R1与高电阻重置状态102的最低电阻R2之间的差距可定义为读取边缘(read margin)101，而读取边缘101用以区分在较低电阻状态100的单元与在高电阻状态102的单元。于是储存于存储单元的资料可利用存储单元的电阻是在较低电阻状态100，亦或是在高电阻状态102而据以判定。举例来说，判定的方法可依据测量存储单元的电阻是否高于或低于读取边缘101中的临界电阻值RSA103。
从高电阻状态102转变至较低电阻状态100，亦即前述的设置或程序化，通常以较低电流操作，而此电流可将相变材质加热超过转换温度，以转换非晶相至晶相。另一方面，从较低电阻状态100转变至高电阻状态102，亦即前述的重置，通常以较高电流操作，而此电流包括一个高电流密度的短脉冲，以融化或分解结晶架构，并且于相变材质快速冷却之后，平息相变处理并使得相变材质的一部份稳定于非晶相。
重置所需的电流量可以由缩小相变存储器元件而减少电流量，并使得具有穿过相变存储器元件的少量绝对电流值的较高电流密度被达成。然而缩小相变存储器元件会造成相变存储器元件难以设置(difficult to set)的现象。尤其在相变材质的应用时，难以使得相变材质的主动区，从高电阻状态102的非晶相转换至较低电阻状态100的晶相。这样特性的起因至今并未清楚。
因此针对难以设置的存储器装置，须要提出操作存储器装置的方法。
发明内容
本发明提供一种操作存储单元的方法，适用于包括相变存储器元件的存储单元，相变存储器元件可程序化至多个电阻状态，多个电阻状态包括较高电阻状态与较低电阻状态，操作方法包括施予偏压配置至存储单元以改变电阻状态从较高电阻状态至较低电阻状态，其中施予偏压配置至存储单元包括施予跨过相变存储器元件的第一电压脉冲与第二电压脉冲，其中第二电压脉冲的电压极性不同于第一电压脉冲。
本发明提供一种存储器装置，包括存储单元与偏压电路，存储单元包括相变存储器元件，相变存储器元件可程序化至多个电阻状态，电阻状态包括一较高电阻状态与一较低电阻状态。偏压电路用以施予上述偏压配置。
于此所述的设置操作利用不同极性的第一与第二电压脉冲以克服存储单元结构的难以设置特性，其中存储单元结构的承受大量热电效应导致相变材质非对称升温，例如微小桥式存储单元。可承受难以设置特性的典型结构在相变材质中，具有相当长的电流路径，且相变材质的切面相对小于电流路径长度。典型结构亦具有主动区，而在设置操作下，主动区的升温区是远离与相变材质接触的电极。
使用设置操作的典型单元可为桥式(bridge)单元与支柱(pillar)单元，其中桥式单元的厚度约为3-20纳米，而支柱单元的直径约为3-20纳米。更进一步而言，这些难以设置的存储单元的相变材质可为GexSbyTez与GexTey。这些相变材质于成核支配时转换至设置状态，其中晶化的过程从材质的多个区域开始。
附图说明
本发明其它实施例与优点可参照后述附图、详细说明以及申请专利范围。上述的概要说明以及后述的详细说明仅为示范与说明之用，但并非限定本发明以及申请专利范围，其中：
图1是多个存储单元的电阻分布的范例，每个存储单元包括一个相变存储器元件，且相变存储器元件可程序化为高电阻状态与低电阻状态。
图2A至2D是已知存储单元结构，其中设置操作应用于存储单元结构，以克服微小装置中难以设置的特性。
图3是桥式存储单元的切面，其中桥式存储单元在穿过存储器元件的电流路径升温是非对称。
图4是用以克服存储器元件难以设置特性的设置操作流程图，其中存储器元件从较高电阻重置状态程序化到较低电阻程序化状态。
图5是第一实施例的图4的设置操作流程图的时序图。
图6是桥式存储单元的俯视SEM影像。
图7是单一极性设置操作的时序图，其中设置操作不可设置图6的装置。
图8A是设置操作的简化时序图，其中设置操作用以克服图6中存储单元的难以设置特性。
图8B是图8A的循环耐久测试，其中设置脉波用以转变至较低电阻状态。
图9A是桥式存储单元的操作流程图。
图9B是图9A的步骤910的时序图。
图9C是图9A的步骤930的时序图。
图9D是根据图9A每个步骤测量穿过存储器元件的电流的测量结果。
图9E是根据图9A每个步骤测量存储器元件的电阻的测量结果。
图10是图4中设置操作的第二时序图。
图11A是桥式存储单元的操作流程图。
图11B是图11A的步骤1110的时序图。
图11C是图11A的步骤1130的时序图。
图11D是根据图11A每个步骤测量穿过存储器元件的电流的测量结果。
图11E是根据图11A每个步骤测量存储器元件的电阻的测量结果。
图12A是桥式存储单元的操作流程图，用以决定图10的时序图中最大可接受之间隙，其中间隙介于第一与第二电压脉冲之间。
图12B是根据图12A每个步骤测量存储单元的电阻的测量结果。
图12C是根据不同间隙值以测量穿过存储单元的电流测量结果。
图13是用以完成设置操作的集成电路的方块图。
图14是图13中集成电路的部分存储器阵列的示意图。
具体实施方式
现在将详细参照本发明的示范实施例，其示范实施例绘示于附图中。附带一提的是，整个附图中相同的参考标记用于表示相同或相似的部件。后述所提出的多个示范实施例并未限定本发明的示范实施例，仅是用以示范说明本发明的申请专利范围。后述所提出的多个实施例会参考特定结构与方法，但并非限定实施例。示范实施例亦可由其它特征、元件、方法或实施例据以实施。较佳的实施例仅为示范与说明之用，但并非限定本发明以及申请专利范围。任何所属技术领域中具有通常知识者可了解，后述示范实施例具有各种相对应的选择。各种实施例中相同的参考标记用于表示相同或相似的元件。
根据上述，当相变存储器的尺度缩小时，相变存储器难以转换至低电阻状态100。
图2A至2D绘示已知存储单元结构，其中设置操作应用于存储单元结构，以克服微小装置中难以设置的特性。
图2A绘示存储单元200的简化剖面图。图2A说明存储器元件220的第一种配置。存储器元件220耦接第一电极212与第二电极214。第一电极212可耦接于存取装置的一端，而第二电极214可耦接于位线，其中存取装置可为二极管或是晶体管。
具有宽度215的介电间隙物(dielectric spacer)213将第一电极212与第二电极214分开。存储器元件220的相变材质具有宽度250，且延展跨过介电间隙物213，据以接触第一电极212以及第二电极214。因此，第一电极212与第二电极214之间存在极间路径(inter-electrode path)，而极间路径的长度由介电间隙物213的宽度215决定。在操作上，当电流通过第一电极212、第二电极214以及穿过存储器元件220时，存储器元件220的相变材质的主动区218升温的情况较存储器元件220的其它部分快。
图2B绘示存储单元200的简化剖面图。图2B说明存储器元件220的第二种配置。存储器元件220耦接第一电极212与第二电极214。存储器元件220的相变材质具有主动区218，且相变材质的上表面223与下表面229个别和第一电极212与第二电极214接触。存储器元件220的宽度221与第一电极212与第二电极214的宽度相同，其中在其它实施例中，宽度221可以为直径。
图2C绘示存储单元200的简化剖面图。图2C说明存储器元件220的第三种配置。存储器元件220耦接第一电极212与第二电极214。存储器元件220的相变材质具有主动区218。介电间隙物235将第一电极212与第二电极214分开。第一电极212、第二电极214与介电间隙物235具有侧表面231。存储器元件220的相变材质在侧表面231的一侧，且延展跨过介电间隙物213，据以接触第一电极212以及第二电极214。
图2D绘示存储单元200的简化剖面图。图2D说明存储器元件220的第四种配置。存储器元件220耦接第一电极212与第二电极214。存储器元件220的相变材质具有主动区218，且相变材质的上表面243与下表面249个别和第一电极212与第二电极214接触。存储器元件220的宽度241小于第一电极212与第二电极214的宽度，其中在其它实施例中，宽度241可以为直径。
存储单元200可以利用施予适当的偏压配置于存储器元件220，以完成读取或写入。偏压配置可利用在第一电极212与第二电极214中至少一个电极施予脉冲据以实施，其中施予脉冲将诱导电流穿过存储器元件220。施予脉冲的位准与期间是根据所进行的操作，例如读取操作或是程序化操作。除此之外，位准与期间可由每个实施例的经验决定。偏压配置可包括从第二电极214到第一电极212的正电压脉冲，及/或包括从第二电极214到第一电极212的负电压脉冲，其中前者为跨过存储器元件220的正电压，而后者为跨过存储器元件220的负电压。
在存储单元200的读取或侦测操作上，偏压电路，例如图13的偏压电路电压与电流源1355，耦接第一电极212与第二电极214，并施予适当振幅与期间的读取偏压配置于存储器元件220，以诱导电流穿过存储器元件220，其中施予读取偏压配置并不会导致存储器元件220在电阻状态时转变。穿过存储器元件220的电流根据存储器元件220的电阻而获得，并以储存资料值于存储单元200中。
在存储单元200的重置操作上，偏压电路，例如图13的偏压电路电压与电流源1355，耦接第一电极212与第二电极214，并施予适当振幅与期间的重置偏压配置于存储器元件220，并诱导电流穿过存储器元件220。据此，至少一部份的主动区将加热高于存储器元件220的相变材质的转换温度，亦即晶化过程，并且加热高于融化温度以配置至少一部份的主动区218于液态状态。接着终止电流以使得当主动区218快速地冷却以稳定至非晶相时，能有较快的平息时间。举例来说，可以利用中止施予第一电极212与第二电极214电压脉冲达成终止电流。
随着相变存储器元件220的尺寸的缩小，会造成主动区218难以从高电阻状态102的非晶相转换至较低电阻状态100的晶相。请参照图3，后述以理论的方式说明难以设置的特性是起因于大量的热电效应。举例来说，根据汤姆生效应(Thomson Effect)相变材质会非对称的升温。
图3绘示具有第一电极212、第二电极214与相变存储器元件220的桥式存储单元300，其中相变存储器元件220延展跨过介电间隙物213，据以接触电极212与214。相变存储器元件220限定了第一电极212与第二电极214之间的极间路径，且极间路径的长度由介电间隙物213的宽度215决定。在操作上，沿着电极212与214之间电流路径的升温过程是非对称，因此在第一电极212与第二电极214之间靠近电极214的非晶主动区218将处于较高电阻重置状态。
在设置操作上，因为非晶相的电阻高于晶相的电阻，于是升温过程发生于非晶主动区218。基于非对称的升温，施予相同于重置脉波电压极性的设置脉波则导致非对称升温区219，其中升温过程发生于非晶主动区218。请参照图3，升温区219较靠近第二电极214。
具有较高热导率的电极214用以将热从主动区218的升温区219散出，并导致在设置操作期间大量热耗损。非对称升温区219与高热耗损将导致加热不足，引起主动区218转换至低电阻晶相，且导致难以设置的特性。
图4绘示用以克服存储器元件220难以设置特性的设置操作400流程图，其中存储器元件220从较高电阻重置状态102程序化到较低电阻程序化状态100。图5绘示第一实施例的图4的设置操作400流程图的时序图。图5的时序图为简化后的结果，用以说明之用且并非实际比例。
存储单元200的设置操作400启始于步骤410。在其它实施例中，步骤410可包括例如读取操作之前步骤，其中读取操作用以判定存储单元200是否须要由设置步骤400进行程序化。
接下来，步骤420中在存储单元200上施予设置偏压配置，其中设置偏压配置包括跨过存储器元件220的第一与第二电压脉冲，第一与第二电压脉冲具有不同极性。在后述更详细的说明中，设置偏压配置诱导第一与第二电流穿过存储器元件220，以将电阻状态从较高电阻状态转变至较低电阻状态，其中第一与第二电流方向相反。第一与第二电压脉冲可利用在第一电极212与第二电极214中至少一个电极施予脉冲据以实施。
请参照图5所示的实施例，步骤420的设置偏压配置包括穿过存储器元件220的第一电压脉冲500与第二电压脉冲510。第一电压脉冲500具有脉冲高度V1与脉冲宽度505，而第二电压脉冲510具有脉冲高度V2与脉冲宽度515，其中脉冲高度与脉冲宽度可由实施例的经验而得。在本实施例中，脉冲高度的比值V2/V1可以小于或等于1，例如介于0.5至1之间。除此之外，在其它实施例中，脉冲宽度505与515可以为相等。在本实施例中，第二电压脉冲510的脉冲高度V2可小于存储器元件220的临界电压Vth。临界电压是跨过存储器元件220的电压位准，且当超过临界电压Vth后，较高电阻状态开始转换至较低电阻状态。由于存储器元件220的相变材质经加热使得存储单元经历相变，于是临界电压Vth是根据存储单元的实施条件而得，例如存储单元结构，存储单元材质的导热与电气特性，以及施予能量的脉波波形，其中存储单元材质包括相变材质。临界电压Vth可由每个实施例的经验而得。
第一电压脉冲500诱导电流从第二电极214穿过存储器元件220至第一电极212。第二电压脉冲510诱导电流从第一电极212穿过存储器元件220至第二电极214。因为每个电流依照各自流向，双极性的设置操作可以补偿基于热电效应所导致的主动区的非对称升温，例如汤姆生效应。
举例来说，第一电压脉冲500诱导电流从第二电极214至第一电极212，使得主动区218产生的第一升温区较靠近第二电极214。第一升温区可导致部分的主动区218转换为晶相。不同极性的第二电压脉冲510可使得主动区218产生第二升温区。而相较于第一升温区，第二升温区较远离第二电极214且较靠近第一电极212。第二升温区可导致主动区218的其它部分进行转换。第二升温区与可相邻或分离于第一升温区，且第二升温区可使得主动区218有效地晶化，以形成较低电阻的电流路径于主动区218中。因此第一电压脉冲500与第二电压脉冲500足以提升主动区218的温度，并高于相变材质的转换(晶化)温度，以使得主动区218转换至晶相，并建立较低电阻状态。
请参照图4与图5的实施例，步骤420的设置偏压配置包括两个电压脉冲。在其它的实施例方面，步骤420的设置偏压配置可于第一电压脉冲与第二电压脉冲510之外，增加其它电压脉冲。
图6绘示桥式存储单元的俯视SEM影像，其中桥式存储单元包括掺杂约8％的硅氧化物于Ge2Sb2Te5。请参照图6，存储单元具有在电极212与214间50纳米的长度，存储器元件220的宽度221是25纳米，厚度是5纳米。根据测量的结果，形成的桥式存储单元经测试，宽度为25/45/90纳米，5纳米厚度，以及50纳米以上的长度。
根据图6所示存储单元的测量结果，存储单元不可能使用单一极性的设置操作而调整至较低电阻状态，此为难以设置的特性。举例来说，图7绘示电压脉冲的简化时序图，这电压脉冲为800纳秒，且具有最高10.5伏特的电压以及1600纳秒的尾波。这电压脉冲不可设置某些存储器元件的装置，例如为具有45纳米宽、5纳米厚度与60纳米长度的存储器元件。
图8A绘示设置操作的简化时序图，其中设置操作利用不同极性的第一与第二电压脉冲以克服图6中存储单元的难以设置特性。请参照图8A，第一电压脉冲500具有脉冲高度7伏特与脉冲宽度200纳秒，而第二电压脉冲510具有脉冲高度4.9伏特与脉冲宽度200纳秒。图8A中的上升与下降时间越短越好，而以一个实施例为例，上升与下降时间约为2.5纳秒。如图8A所示，跨过存储器元件的第二电压脉冲510与第一电压脉冲500具有不同极性。
图8B绘示图8A的循环耐久测试，其中设置脉波用以转变至较低电阻状态，而重置脉波用以转变至较高电阻重置状态，重置脉波为8.5伏特且具有80纳秒脉波宽度。除此之外，图8B是存储单元的测试结果，其中存储单元具有45纳米宽度、5纳米厚度与70纳米长度。如图8B所示，设置操作克服了存储单元的难以设置特性，且存储单元成功地设置于较低电阻状态。
图9A至9E更进一步说明在设置操作中，使用不同极性的电压脉冲以克服难以设置特性。
图9A绘示桥式存储单元的操作流程图，其中桥式存储单元包括掺杂约8％的硅氧化物于Ge2Sb2Te5，且存储单元具有45纳米宽度、5纳米厚度与50纳米长度。步骤900开始施予8伏特的重置脉波，这重置脉波具有120纳秒的脉波宽度，且上升与下降时间约2.5纳米。
接下来步骤910中，施予具有不同电压极性的第一与第二电压脉冲至存储器元件。根据图9B所示的简化时序图，步骤910中第一电压脉冲具有5.5伏特脉冲高度与250纳秒脉冲宽度，而第二电压脉冲具有3.85伏特脉冲高度与250纳秒脉冲宽度。
之后，步骤920中将施予具有8伏特脉冲高度与120纳秒脉冲宽度的重置脉冲。继之，步骤930将施予具有相同电压极性的第三与第四电压脉冲至存储器元件。根据图9C所示的简化时序图，步骤930中第三电压脉冲具有5.5伏特脉冲高度与250纳秒脉冲宽度，而第四电压脉冲具有3.85伏特脉冲高度与250纳秒脉冲宽度。接着步骤返回至步骤900。
图9D绘示根据图9A每个步骤测量穿过存储器元件的电流的测量结果。
图9E绘示根据图9A每个步骤测量存储器元件的电阻的测量结果。如图9E资料所示，步骤910中使用不同极性电压脉冲的设置操作可以达成存储器单元的设置，然而步骤930的操作则无法设置装置。
请参见图5所示的时序图，第一电压脉冲500的后缘与第二电压脉冲510的前缘皆于相同的时间550。在本实施例中，第二电压脉冲510的前缘与第一电压脉冲500的后缘之间隔可小于5纳秒。图10绘示图4中设置操作400的第二时序图，其中第一电压脉冲500与第二电压脉冲510之间有一个间隙1010。间隙1010的最大值可由每个实施例的经验而得。图12A至12C将做进一步说明。
图11A绘示桥式存储单元的操作流程图，其中桥式存储单元包括掺杂约8％的硅氧化物于Ge2Sb2Te5，且存储单元具有45纳米宽度、5纳米厚度与50纳米长度。步骤900开始施予8伏特的重置脉波，这重置脉波具有120纳秒的脉波宽度，且上升与下降时间约2.5纳米。
步骤1100开始施予8伏特的重置脉波，这重置脉波具有120纳秒的脉波宽度。
接着，步骤1110中施予具有不同电压极性的第一与第二电压脉冲至存储器元件，且两脉冲间隙为30纳秒。请参照图1B绘示的简化时序图，步骤1110中第一电压脉冲具有5.5伏特脉冲高度与250纳秒脉冲宽度，而第二电压脉冲具有3.85伏特脉冲高度与250纳秒脉冲宽度。
之后，步骤1120中将施予具有8伏特脉冲高度与120纳秒脉冲宽度的重置脉冲。继之，步骤1130将施予具有相同电压极性的第三与第四电压脉冲至存储器元件，且两脉冲间隙为30纳秒。根据图11C所示的简化时序图，步骤1130中第三电压脉冲具有5.5伏特脉冲高度与250纳秒脉冲宽度，而第四电压脉冲具有3.85伏特脉冲高度与250纳秒脉冲宽度。接着步骤返回至步骤1100。
图11D绘示根据图11A每个步骤测量穿过存储器元件的电流的测量结果。
图11E绘示根据图11A每个步骤测量存储器元件的电阻的测量结果。如图11E资料所示，步骤110中使用不同极性电压脉冲的设置操作可以达成存储器单元的设置，其中两脉冲间隙为30纳秒，然而步骤1130的操作则无法设置装置。
图12A绘示桥式存储单元的操作流程图，用以决定图10的时序图中，最大可接受的间隙1010。根据图12B与图12C的测量结果，桥式存储单元包括掺杂约8％的硅氧化物于Ge2Sb2Te5，且存储单元具有45纳米宽度、5纳米厚度与50纳米长度。
在步骤1200中，施予具有6.5伏特脉冲高度与120纳秒脉冲宽度的重置脉冲。接着于步骤1210中施予第一电压脉冲与第二电压脉冲，其中第一电压脉冲具有5.5伏特脉冲高度与250纳秒脉冲宽度，而第二电压脉冲具有3.85伏特脉冲高度与250纳秒脉冲宽度。另一方面，持续操作步骤1210，使得第一与第二电压脉冲之间的间隙在从0纳秒开始增加至最大800纳秒。一旦间隙到达800纳秒时，持续操作步骤1210并将间隙减少至0纳秒。
图12B绘示根据图12A每个步骤测量存储单元的电阻的测量结果。在图12B的测量结果，间隙小于200纳秒(图12B中区域A)则可以充分设置装置。间隙介于200纳秒与500纳秒之间(图12B中区域B)则可以适当地设置装置。然而当间隙大于500纳秒(图12B中区域C)则无法设置装置。在图12B中间隙最大至500纳秒，而小于或等于200纳秒较适当，而此意味着残余效应并非寄生电容效应。这是因为寄生电容效应可于很短的纳秒之内平息。
用以设置的电压脉冲之间最大间隙可最作为安定时间。安定时间为相变材质于相转换时瞬间残余效应的时间，其中第一电压脉冲引起瞬间残余效应，而相转换由第二电压脉冲引起。举例来说，残余效应可包括温度转变及/或相变材质的自由载子浓度。安定时间随着实施例有所不同，且可依据经验决定。根据上述，代表性的安定时间大约为小于500纳秒。
图12C绘示根据第一与第二电压脉冲之间不同间隙值以测量穿过存储单元的电流测量结果。请参照图12C，第二电压脉冲诱导的电流量随着间隙增加而减少。这意味着第一电压脉冲所产生的瞬间残余效应可能与瞬间自由带电载子相关，其中第一电压脉冲于相变材质激化瞬间自由带电载子，且于设置操作中一段时间(典型来说约百余纳秒内)内平息。理论上来说，第一电压脉冲会暂时增加相变材质的自由带电载子浓度。除此之外，若于第二电压脉冲内增加自由带电载子浓度，则会诱导足够的电流使得相变材质相转换至较低电阻状态。当电压脉冲间之间隙增加时，相变材质中激化自由带电载子数目则会减少。
举例来说，假设存储器元件具有初始临界电压，由第一电压脉冲于于存储器元件诱导的激化自由带电载子，可导致临界电压暂时降低。当电压脉冲间之间隙增加时，激化自由带电载子将会减少，且临界电压将会返回增加至原本的临界电压。只要第二电压脉冲启始够快以利用第一脉冲的瞬间残余效应，则暂时降低的临界电压可以使得第二电压脉冲使用时，第二电压脉冲可以具有小于存储器元件初始临界电压的脉冲高度。举例来说，具有小于70％初始临界电压的存储器元件，可以利用第二电压脉冲而设置到较低电阻状态，其中这第二电压脉冲的脉冲高度约小于70％的原本临界电压。
本实施例所述的设置操作包括具有不同极性的第一与第二电压脉冲，用以克服微小桥式存储单元难以设置的特性。惟设置操作可以用在其它形式的存储单元，例如基于承受大量热电效应导致相变材质非对称升温。可承受难以设置特性的典型结构在相变材质中，具有相当长的电流路径，且相变材质的切面相对小于电流路径长度。典型结构亦具有主动区，而在设置操作下，主动区的升温区是远离与相变材质接触的电极。
使用设置操作的典型单元可为桥式单元与支柱单元，其中桥式单元的厚度约为3-20纳米，而支柱单元的直径约为3-20纳米。更进一步而言，这些难以设置的存储单元的相变材质可为GexSbyTez与GexTey。这些相变材质于成核支配时转换至设置状态，其中晶化的过程从材质的多个区域开始。
图13绘示用以克服难以设置特性的集成电路1300的简化方块图。集成电路1300包括存储单元的存储器阵列1305，其中存储单元具有可程序为多个电阻状态的相变存储器元件，电阻状态包括较低电阻状态与较高电阻状态。方块1310中字符线译码器通过字符线1315电性耦接于存储器阵列1305的行，其中字符线译码器利用不同极性模式的第一与第二电压脉冲据以读取、重置、重置验证、设置验证与设置。位线(列)译码器1320通过位线1325电性耦接于阵列1305的列，用以读取与程序化阵列1305中的存储单元(未绘示)。
地址通过总线1360传输至方块1310中字符线译码器与驱动器以及位线译码器1320。包括电压及/或电流源的方块1330的侦测电路(侦测放大器)与输入资料结构通过资料总线1335耦接至位线译码器1320，其中电压及/或电流源用以读取与程序化模式。资料由资料输入线1340从集成电路1300的输出/入端口传输至方块1330的输入资料结构，亦可从其它集成电路1300内部或外部资料来源传输。集成电路1300可包括其它电路1365，例如通用处理器、特殊专用电路，或是多个模块结合，其中多个模块结合可提供阵列1305可支持的系统单芯片功能。资料由资料输出线1345从方块1330中侦测放大器传输至集成电路1300的输出/入端口，亦可传输至其它集成电路1300内部或外部资料终端。
集成电路1300包括控制器1350，控制器1350利用具有不同极性模式的第一与第二电压脉冲，据以读取，重置，重置验证，设置验证与设置，其中不同极性模式为阵列1305中存储单元的不同极性模式。本实施例中控制器1350利用偏压配置状态机完成，并用以控制偏压电路电压与电流源1355以进行偏压配置的应用，例如读取、设置或重置字符线1315、位线1325及其它实施例的源极线路。控制器可以利用已知的特殊专用逻辑电路完成。而在其它的实施例中，控制器1350包括通用处理器，其中通用处理器可利用相同的集成电路完成以执行计算机程序，并控制装置操作。除此之外在其它的实施例中，控制器1350的实施方式可采用特殊专用逻辑电路及通用处理器。
请参照图14，阵列1305中每个存储单元包括存取晶体管(其它存取装置例如二极管)以及相变存储器元件。图14中四个存储单元1430、1432、1434与1436各自具有存储器元件1446、1448、1450与1452，其中阵列可包括百万个存储单元，而本实施例以四个存储单元为代表。存储器元件可程序化为多个电阻状态，包括较低及较高电阻状态。
存储单元1430、1432、1434与1436中每个存取晶体管的源极共同耦接于源极线1454，而源极线1454终端连接至源极线终端1455，其中源极线终端1455例如接地端。在其它的实施例中，存取装置的源极线虽然并不电性连接，但可个别独立控制。源极线终端1455可包括偏压电路，例如电压源或电流源。其它实施例中，源极线1454可连接至用以施予偏压配置的译码电路。
多个字符线1456与1458以第一方向平行延展。字符线1456与1458电性导通于方块1310的字符线译码器。存储单元1430与1434中存取晶体管的栅极耦接于字符线1456，而存储单元1432与1436中存取晶体管的栅极耦接于字符线1458。
多个位线1460与1462以第二方向平行延展并电性导通于位线译码器1320。根据本实施例所示每个存储器元件安排于相对应的存取装置漏极与位线之间。另一方面，存储器元件可相对应配置于存取装置的源极侧。
存储器阵列1305并不限于图14所规划的阵列，亦可配置额外的阵列。除此之外，在其它实施例中除了可以采用MOS晶体管之外，亦可采用双极晶体管。
在操作阵列1305中每个存储单元部分，储存资料为依据相对应存储器元件的电阻状态。举例来说，资料值的可利用方块1330中侦测放大器而获得，也就是比较位线的电流与适当的参考电流而获得，其中位线用以选择存储单元。参考电流可利用预定电流范围以对应于逻辑“0”，利用差异电流范围以对应于“1”。在具有三个以上状态的存储单元上，位线的不同电流可根据参考电流以对应于三个以上状态。
读取或写入阵列1305的存储单元可利用施予适当电压且耦接位线至电压完成，使得电流穿过被选择的存储单元，其中适当电压可施予于字符线1456与1458其中之一，位线1460与1462之一可进行耦接。以存储单元1432及对应的存储器元件1460为例，位线1460、字符线1458与源极线1454上施予电压，使得电流路径1480穿过存储单元1432，据以开启存储单元1432的存取晶体管，并诱导电流从位线1460经由路径1480至源极线1454，且这流向可以相反。施予电压的位准与期间根据所进行的操作。
在存储单元1432的重置(擦除)操作中，字符线译码器1310协助提供字符线1458一个适当的电压，据以开启存储单元1432的存取晶体管。位线译码器1320协助提供至少一个适当振幅与期间的电压脉冲至位线1460，据以诱导电流穿过存储器元件1448，并使得至少一部份的主动区将加热高于存储器元件1448的相变材质的转换温度，且加热高于融化温度以配置至少一部份的主动区于液态状态。接着终止电流，其中终止电流可采用终止位线1460的电压脉冲与字符线1458的电压，使得当主动区快速地冷却以稳定至非晶相时，能有较快的平息时间。
在存储单元1432的设置(侦测)操作中，字符线译码器1310协助提供字符线1458一个适当的电压，据以开启存储单元1432的存取晶体管。位线译码器1320协助提供至少一个适当振幅与期间的电压脉冲至位线1460，据以诱导电流穿过存储器元件1448，且不使得存储器元件1448于电阻状态时经历相变。字符线1460与存储器元件1448上的电流根据存储单元1432的存储器元件的电阻与所储存的资料状态而定。举例来说，存储单元的资料状态可利用方块1330中侦测放大器而获得，也就是比较位线1460的电流与适当的参考电流而获得。
在资料储存于存储单元1430的设置操作上，请参照图13，以偏压电路电压与电流源1355为例，耦接于阵列1305的偏压电路施予设置偏压配置，其中设置偏压配置包括施予至少一个脉冲至位线1460及/或字符线1456及/或源极线1454，据以诱导电流行经路径1480。利用具有不同极性的第一与第二电压脉冲跨过存储器元件1448，可改变存储器元件1448的电阻状态，从较高电阻状态至较低电阻状态。
本实施例所述的存储单元包括相变存储器材质，相变存储器材质包含硫族化合物或其它存储器元件材质。硫族化合物包括氧(O)、硫(S)、硒(Se)与碲(Te)任何一个，也就是周期表部分IVA族。硫族化合物包含硫族与正电性元素或原子团的化合物。硫族合金包含硫族与其它例如过渡金属的组合。硫族合金通常包含周期表中只少一个IVA族的元素，例如锗(Ge)与锡(Sn)。一般来说硫族合金包括组合物，其中组合物包含至少一个锑(Sb)、镓(Ga)、铟(In)与银(Ag)。相关技术文献提出许多相变存储器材质，包括合金物：Ga/Sb、In/Sb、In/Se、Sb/Te、Ge/Te、Ge/Sb/Te、In/Sb/Te、Ga/Se/Te、Sn/Sb/Te、In/Sb/Ge、Ag/In/Sb/Te、Ge/Sn/Sb/Te、Ge/Sb/Se/Te与Te/Ge/Sb/S。在Ge/Sb/Te合金物的家族里，许多合金合成物可以采用。合成物具有特征TeaGebSbloo-(a+b)。先前研究者指出有用的合金的沉积材质，其中沉积材质的Te平均浓度小于70％。Te平均浓度一般约低于60％，或从23％至58％，且较佳约为48％至58％。Ge于材质的平均浓度约大于5％，或从8％至30％，一般约小于50％。较佳的Ge浓度约从8％至40％。另一方面，合成物中另一个主要的构成元素为Sb。上述百分比是依据构成元素中原子的比例(美国专利第5687112号)。其它研究者所提出的合金物包括Ge2Sb2Te5、GeSb2Te4与GeSb4Te7(Noboru Yamada，“Potential of Ge-Sb-TePhase-Change Optical Disks for High-Data-Rate Recording”，SPIEv.3109，pp.28-37(1997))。更进一步而言，例如铬(Cr)、铁(Fe)、镍(Ni)、铌(Nb)、钯(Pd)、铂(Pt)或其合金混和物的过渡金属，可与Ge/Sb/Te组合，以形成相变合金物，且相变合金物具有可程序化电阻的特性。本实施例可结合美国专利第5687112的第11-13列所举例的存储器材质。
在其它实施例中，硫族化合物与其它相变材质可掺杂硫族杂质以改变导电性、转换温度、融化温度以及其它存储器元件的特性。典型用于掺杂硫族的杂质包括氮、硅、硅氧化物、硅氮化物、铜、银、金、铝、铝氧化物、钽、钽氧化物、钽氮化物、钛、钛氧化物。请参见美国专利第6800504号与美国专利公开案第2005/0029502号。
相变合金物可以在第一构造状态与第二构造状态之间切换，其中材料于第一构造状态时为普通固态非晶相，而材料于第二构造状态时为普通固态晶相，而普通固态晶相在单元的主动信道区内局部排序。这些合金物至少为双稳态。非晶相用以描述较少排序的结构，或比单一晶体更无序的结构，且非晶相具有可被侦测的特性，例如比晶相具有较高电阻。晶相用以描述较多排序的结构，或比单一非晶体更有序的结构，且晶相具有可被侦测的特性，例如比晶相具有较低电阻。一般来说，相变材质可于局部秩序的不同可侦测状态中电性切换，其中局部秩序横跨的质谱介于非晶态与完全晶态之间。非晶相与晶相之间的转变影响材质其它的特性，例如原子排序、自由电子密度与激化能量。材质可切换至不同固态相或两个以上固态相的组合，并提供介于完全非晶态至完全晶态的灰阶。材质的电气特性据此而改变。
相变合金物可利用电性脉冲从一个相状态转变至另一个相状态。根据观察，具有高振幅的短脉冲易于转变相变材质至普通非晶态。具有低振幅的长脉冲易于转变相变材质至普通晶态。在较高振幅且较短脉冲的能量部分，振幅至少高于晶态结构被破坏的界限，短脉冲须要够短以避免原子重排至晶态。除此之外，无须过度的实验便可以决定适当脉冲的波形，尤其用于特殊相变合金物。后述部分中所述相变材质可参照GST，且其它型态的相变材质亦可使用。Ge2Sb2Te5适用于实施相变存储器。
形成硫族化合物材质的示范方法可利用化学气相沉积，例如美国专利公开案第2006/0172067号，本实施例可结合此专利公开案。
真空或N2大气之后沉积退火处理可以选择性利用，据以，据以改善硫族化合物材质的结晶状态。退火温度一般从100℃至400℃，且退火时间少于30分钟。
虽然本发明已以示范实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可根据上述的示范实施例所教导、揭露或暗示的内容作些许的更动与润饰，故本发明的保护范围当视权利要求范围所界定的为准。

Claims (16)

1.一种操作存储单元的方法，其中该存储单元包括一相变存储器元件，该相变存储器元件可程序化至多个电阻状态，所述电阻状态包括一较高电阻状态与一较低电阻状态，该操作存储单元的方法包括：
施予一偏压配置至该存储单元以将所述电阻状态从该较高电阻状态改变至该较低电阻状态，其中施予该偏压配置至该存储单元包括施予该相变存储器元件的一第一电压脉冲与一第二电压脉冲，且该第二电压脉冲的电压极性不同于该第一电压脉冲。
2.如权利要求1所述的操作存储单元的方法，其中该存储单元还包括一第一电极与一第二电极，该相变存储器元件电性耦接该第一电极至该第二电极，该相变存储器元件具有与该第一电极与该第二电极相隔的一主动区。
3.如权利要求1所述的操作存储单元的方法，其中该存储单元还包括一第一电极、一第二电极与一介电间隙物，其中该介电间隙物介于该第一电极与该第二电极之间，该相变存储器元件包括跨过该介电间隙物的一相变材质电桥以接触该第一电极与该第二电极，该相变存储器元件在该第一电极与该第二电极之间定义出一极间路径，该极间路径的长度由该介电间隙物的宽度决定。
4.如权利要求1所述的操作存储单元的方法，其中该相变存储器元件包括一成核支配相变材质。
5.如权利要求1所述的操作存储单元的方法，其中该第一电压脉冲与该第二电压脉冲各自具有前缘与后缘，该第二电压脉冲的前缘与该第一电压脉冲的后缘差距不超过5纳秒。
6.如权利要求1所述的操作存储单元的方法，其中该第一电压脉冲与该第二电压脉冲具有一间隔，该间隔小于该第一电压脉冲的残余效应的一安定时间；该第一电压脉冲与该第二电压脉冲具有小于或等于200纳秒的一间隔。
7.如权利要求1所述的操作存储单元的方法，其中该第一电压脉冲与该第二电压脉冲具有各自的脉冲高度与脉冲宽度，该第二电压脉冲的脉冲高度小于或等于该第一电压脉冲的脉冲高度；该第二电压脉冲的脉冲高度与该第一电压脉冲的脉冲高度的比值介于0.5至1之间。
8.如权利要求7所述的操作存储单元的方法，其中该第二电压脉冲的脉冲高度小于相变存储器元件的一临界电压。
9.一种存储器装置，包括：
一存储单元，包括一相变存储器元件，该相变存储器元件可程序化至多个电阻状态，所述电阻状态包括一较高电阻状态与一较低电阻状态；以及
一偏压电路，用以施予一偏压配置至该存储单元以将所述电阻状态从该较高电阻状态改变至该较低电阻状态，其中该偏压配置包括施予该相变存储器元件的一第一电压脉冲与一第二电压脉冲，且该第二电压脉冲的电压极性不同于该第一电压脉冲。
10.如权利要求9所述的存储器装置，其中该存储单元包括一第一电极与一第二电极，其中该相变存储器元件电性耦接该第一电极至该第二电极，该相变存储器元件具有与该第一电极与该第二电极相隔的一主动区。
11.如权利要求9所述的存储器装置，其中该存储单元包括一第一电极、一第二电极与一介电间隙物，其中该介电间隙物介于该第一电极与该第二电极之间，该相变存储器元件包括跨过该介电间隙物的一相变材质电桥以接触该第一电极与该第二电极，该相变存储器元件在该第一电极与该第二电极之间定义出一极间路径，该极间路径的长度由该介电间隙物的宽度决定。
12.如权利要求9所述的存储器装置，其中该相变存储器元件包括一成核支配相变材质。
13.如权利要求9所述的存储器装置，其中该第一电压脉冲与该第二电压脉冲具有各自前缘与后缘，该第二电压脉冲的前缘与该第一电压脉冲的后缘差距不超过5纳秒。
14.如权利要求9所述的存储器装置，其中该第一电压脉冲与该第二电压脉冲具有一间隔，该间隔小于该第一电压脉冲的残余效应的一安定时间；该第一电压脉冲与该第二电压脉冲具有小于或等于200纳秒的一间隔。
15.如权利要求9所述的存储器装置，其中该第一电压脉冲与该第二电压脉冲具有各自的脉冲高度与脉冲宽度，该第二电压脉冲的脉冲高度小于或等于该第一电压脉冲的脉冲高度；该第二电压脉冲的脉冲高度与该第一电压脉冲的脉冲高度的比值介于0.5至1之间。
16.如权利要求15所述的存储器装置，其中该第二电压脉冲的脉冲高度小于相变存储器元件的一临界电压。
CN200910166450A 2009-01-12 2009-08-17 写入相变存储器元件的方法 Pending CN101777380A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/352,534 US8107283B2 (en) 2009-01-12 2009-01-12 Method for setting PCRAM devices
US12/352,534 2009-01-12

Publications (1)

Publication Number Publication Date
CN101777380A true CN101777380A (zh) 2010-07-14

Family

ID=42318986

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910166450A Pending CN101777380A (zh) 2009-01-12 2009-08-17 写入相变存储器元件的方法

Country Status (3)

Country Link
US (1) US8107283B2 (zh)
CN (1) CN101777380A (zh)
TW (1) TWI420524B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102592664A (zh) * 2011-01-05 2012-07-18 旺宏电子股份有限公司 具有快速写入特性的相变存储装置
CN103366816A (zh) * 2012-03-26 2013-10-23 株式会社东芝 非易失性半导体存储器器件
WO2016011638A1 (zh) * 2014-07-24 2016-01-28 华为技术有限公司 相变存储器的数据存储方法及控制装置
US9899084B2 (en) 2014-07-24 2018-02-20 Huawei Technologies Co., Ltd. Data storage method and phase change memory
WO2020093387A1 (zh) * 2018-11-09 2020-05-14 华为技术有限公司 对相变存储单元的操作方法及相关装置
WO2022104802A1 (zh) * 2020-11-23 2022-05-27 江苏时代全芯存储科技股份有限公司 相变存储器的脉冲设定方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8355271B2 (en) * 2010-11-17 2013-01-15 Sandisk 3D Llc Memory system with reversible resistivity-switching using pulses of alternate polarity
US8462580B2 (en) * 2010-11-17 2013-06-11 Sandisk 3D Llc Memory system with reversible resistivity-switching using pulses of alternatrie polarity
JP5404683B2 (ja) * 2011-03-23 2014-02-05 株式会社東芝 抵抗変化メモリ
US9990990B2 (en) 2014-11-06 2018-06-05 Micron Technology, Inc. Apparatuses and methods for accessing variable resistance memory device
KR20180017693A (ko) 2016-08-10 2018-02-21 에스케이하이닉스 주식회사 반도체 메모리 장치
CN108630806A (zh) * 2017-03-17 2018-10-09 中芯国际集成电路制造(上海)有限公司 相变存储器及其形成方法
US10354729B1 (en) * 2017-12-28 2019-07-16 Micron Technology, Inc. Polarity-conditioned memory cell write operations
US11031543B2 (en) * 2018-10-23 2021-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Via landing enhancement for memory device
KR102477469B1 (ko) * 2021-05-28 2022-12-13 국민대학교산학협력단 광학적 특성 저장 디바이스 및 이를 이용하는 시스템

Family Cites Families (310)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3271591A (en) 1963-09-20 1966-09-06 Energy Conversion Devices Inc Symmetrical current controlling device
US3530441A (en) 1969-01-15 1970-09-22 Energy Conversion Devices Inc Method and apparatus for storing and retrieving information
IL61678A (en) 1979-12-13 1984-04-30 Energy Conversion Devices Inc Programmable cell and programmable electronic arrays comprising such cells
US4452592A (en) 1982-06-01 1984-06-05 General Motors Corporation Cyclic phase change coupling
JPS60137070A (ja) 1983-12-26 1985-07-20 Toshiba Corp 半導体装置の製造方法
US4719594A (en) 1984-11-01 1988-01-12 Energy Conversion Devices, Inc. Grooved optical data storage device including a chalcogenide memory layer
US4876220A (en) 1986-05-16 1989-10-24 Actel Corporation Method of making programmable low impedance interconnect diode element
JP2685770B2 (ja) 1987-12-28 1997-12-03 株式会社東芝 不揮発性半導体記憶装置
JP2606857B2 (ja) 1987-12-10 1997-05-07 株式会社日立製作所 半導体記憶装置の製造方法
US5166758A (en) 1991-01-18 1992-11-24 Energy Conversion Devices, Inc. Electrically erasable phase change memory
US5534712A (en) 1991-01-18 1996-07-09 Energy Conversion Devices, Inc. Electrically erasable memory elements characterized by reduced current and improved thermal stability
US5177567A (en) 1991-07-19 1993-01-05 Energy Conversion Devices, Inc. Thin-film structure for chalcogenide electrical switching devices and process therefor
JP2825031B2 (ja) 1991-08-06 1998-11-18 日本電気株式会社 半導体メモリ装置
US5166096A (en) 1991-10-29 1992-11-24 International Business Machines Corporation Process for fabricating self-aligned contact studs for semiconductor structures
JPH05206394A (ja) 1992-01-24 1993-08-13 Mitsubishi Electric Corp 電界効果トランジスタおよびその製造方法
US5958358A (en) 1992-07-08 1999-09-28 Yeda Research And Development Co., Ltd. Oriented polycrystalline thin films of transition metal chalcogenides
JP2884962B2 (ja) 1992-10-30 1999-04-19 日本電気株式会社 半導体メモリ
US5515488A (en) 1994-08-30 1996-05-07 Xerox Corporation Method and apparatus for concurrent graphical visualization of a database search and its search history
US5785828A (en) 1994-12-13 1998-07-28 Ricoh Company, Ltd. Sputtering target for producing optical recording medium
US5869843A (en) 1995-06-07 1999-02-09 Micron Technology, Inc. Memory array having a multi-state element and method for forming such array or cells thereof
US6420725B1 (en) 1995-06-07 2002-07-16 Micron Technology, Inc. Method and apparatus for forming an integrated circuit electrode having a reduced contact area
US5831276A (en) 1995-06-07 1998-11-03 Micron Technology, Inc. Three-dimensional container diode for use with multi-state material in a non-volatile memory cell
US5789758A (en) 1995-06-07 1998-08-04 Micron Technology, Inc. Chalcogenide memory cell with a plurality of chalcogenide electrodes
US5879955A (en) 1995-06-07 1999-03-09 Micron Technology, Inc. Method for fabricating an array of ultra-small pores for chalcogenide memory cells
US5837564A (en) 1995-11-01 1998-11-17 Micron Technology, Inc. Method for optimal crystallization to obtain high electrical performance from chalcogenides
KR0182866B1 (ko) 1995-12-27 1999-04-15 김주용 플래쉬 메모리 장치
US5687112A (en) 1996-04-19 1997-11-11 Energy Conversion Devices, Inc. Multibit single cell memory element having tapered contact
US6025220A (en) 1996-06-18 2000-02-15 Micron Technology, Inc. Method of forming a polysilicon diode and devices incorporating such diode
US5866928A (en) 1996-07-16 1999-02-02 Micron Technology, Inc. Single digit line with cell contact interconnect
US5985698A (en) 1996-07-22 1999-11-16 Micron Technology, Inc. Fabrication of three dimensional container diode for use with multi-state material in a non-volatile memory cell
US5789277A (en) 1996-07-22 1998-08-04 Micron Technology, Inc. Method of making chalogenide memory device
US5814527A (en) 1996-07-22 1998-09-29 Micron Technology, Inc. Method of making small pores defined by a disposable internal spacer for use in chalcogenide memories
US6337266B1 (en) 1996-07-22 2002-01-08 Micron Technology, Inc. Small electrode for chalcogenide memories
US5998244A (en) 1996-08-22 1999-12-07 Micron Technology, Inc. Memory cell incorporating a chalcogenide element and method of making same
US5688713A (en) 1996-08-26 1997-11-18 Vanguard International Semiconductor Corporation Method of manufacturing a DRAM cell having a double-crown capacitor using polysilicon and nitride spacers
US6147395A (en) 1996-10-02 2000-11-14 Micron Technology, Inc. Method for fabricating a small area of contact between electrodes
US6087674A (en) 1996-10-28 2000-07-11 Energy Conversion Devices, Inc. Memory element with memory material comprising phase-change material and dielectric material
US5716883A (en) 1996-11-06 1998-02-10 Vanguard International Semiconductor Corporation Method of making increased surface area, storage node electrode, with narrow spaces between polysilicon columns
US6015977A (en) 1997-01-28 2000-01-18 Micron Technology, Inc. Integrated circuit memory cell having a small active area and method of forming same
US5952671A (en) 1997-05-09 1999-09-14 Micron Technology, Inc. Small electrode for a chalcogenide switching device and method for fabricating same
US6031287A (en) 1997-06-18 2000-02-29 Micron Technology, Inc. Contact structure and memory element incorporating the same
US5933365A (en) 1997-06-19 1999-08-03 Energy Conversion Devices, Inc. Memory element with energy control mechanism
US5902704A (en) 1997-07-02 1999-05-11 Lsi Logic Corporation Process for forming photoresist mask over integrated circuit structures with critical dimension control
US6768165B1 (en) 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US6617192B1 (en) 1997-10-01 2003-09-09 Ovonyx, Inc. Electrically programmable memory element with multi-regioned contact
US6969866B1 (en) 1997-10-01 2005-11-29 Ovonyx, Inc. Electrically programmable memory element with improved contacts
US7023009B2 (en) 1997-10-01 2006-04-04 Ovonyx, Inc. Electrically programmable memory element with improved contacts
FR2774209B1 (fr) 1998-01-23 2001-09-14 St Microelectronics Sa Procede de controle du circuit de lecture d'un plan memoire et dispositif de memoire correspondant
US6087269A (en) 1998-04-20 2000-07-11 Advanced Micro Devices, Inc. Method of making an interconnect using a tungsten hard mask
US6372651B1 (en) 1998-07-17 2002-04-16 Advanced Micro Devices, Inc. Method for trimming a photoresist pattern line for memory gate etching
US6141260A (en) 1998-08-27 2000-10-31 Micron Technology, Inc. Single electron resistor memory device and method for use thereof
US6034882A (en) 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6351406B1 (en) 1998-11-16 2002-02-26 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US7157314B2 (en) 1998-11-16 2007-01-02 Sandisk Corporation Vertically stacked field programmable nonvolatile memory and method of fabrication
JP2000164830A (ja) 1998-11-27 2000-06-16 Mitsubishi Electric Corp 半導体記憶装置の製造方法
US6487106B1 (en) 1999-01-12 2002-11-26 Arizona Board Of Regents Programmable microelectronic devices and method of forming and programming same
US6291137B1 (en) 1999-01-20 2001-09-18 Advanced Micro Devices, Inc. Sidewall formation for sidewall patterning of sub 100 nm structures
US6245669B1 (en) 1999-02-05 2001-06-12 Taiwan Semiconductor Manufacturing Company High selectivity Si-rich SiON etch-stop layer
US6943365B2 (en) 1999-03-25 2005-09-13 Ovonyx, Inc. Electrically programmable memory element with reduced area of contact and method for making same
US6750079B2 (en) 1999-03-25 2004-06-15 Ovonyx, Inc. Method for making programmable resistance memory element
WO2000057498A1 (en) 1999-03-25 2000-09-28 Energy Conversion Devices, Inc. Electrically programmable memory element with improved contacts
US6177317B1 (en) 1999-04-14 2001-01-23 Macronix International Co., Ltd. Method of making nonvolatile memory devices having reduced resistance diffusion regions
US6075719A (en) 1999-06-22 2000-06-13 Energy Conversion Devices, Inc. Method of programming phase-change memory element
US6077674A (en) 1999-10-27 2000-06-20 Agilent Technologies Inc. Method of producing oligonucleotide arrays with features of high purity
US6326307B1 (en) 1999-11-15 2001-12-04 Appllied Materials, Inc. Plasma pretreatment of photoresist in an oxide etch process
US6314014B1 (en) 1999-12-16 2001-11-06 Ovonyx, Inc. Programmable resistance memory arrays with reference cells
US6576546B2 (en) 1999-12-22 2003-06-10 Texas Instruments Incorporated Method of enhancing adhesion of a conductive barrier layer to an underlying conductive plug and contact for ferroelectric applications
TW586154B (en) 2001-01-05 2004-05-01 Macronix Int Co Ltd Planarization method for semiconductor device
US6420216B1 (en) 2000-03-14 2002-07-16 International Business Machines Corporation Fuse processing using dielectric planarization pillars
US6444557B1 (en) 2000-03-14 2002-09-03 International Business Machines Corporation Method of forming a damascene structure using a sacrificial conductive layer
US6888750B2 (en) 2000-04-28 2005-05-03 Matrix Semiconductor, Inc. Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication
US6420215B1 (en) 2000-04-28 2002-07-16 Matrix Semiconductor, Inc. Three-dimensional memory array and method of fabrication
US6501111B1 (en) 2000-06-30 2002-12-31 Intel Corporation Three-dimensional (3D) programmable device
US6440837B1 (en) 2000-07-14 2002-08-27 Micron Technology, Inc. Method of forming a contact structure in a semiconductor device
US6563156B2 (en) 2001-03-15 2003-05-13 Micron Technology, Inc. Memory elements and methods for making same
US6512263B1 (en) 2000-09-22 2003-01-28 Sandisk Corporation Non-volatile memory cell array having discontinuous source and drain diffusions contacted by continuous bit line conductors and methods of forming
US6555860B2 (en) 2000-09-29 2003-04-29 Intel Corporation Compositionally modified resistive electrode
US6429064B1 (en) 2000-09-29 2002-08-06 Intel Corporation Reduced contact area of sidewall conductor
US6567293B1 (en) 2000-09-29 2003-05-20 Ovonyx, Inc. Single level metal memory cell using chalcogenide cladding
US6339544B1 (en) 2000-09-29 2002-01-15 Intel Corporation Method to enhance performance of thermal resistor device
KR100382729B1 (ko) 2000-12-09 2003-05-09 삼성전자주식회사 반도체 소자의 금속 컨택 구조체 및 그 형성방법
US6569705B2 (en) 2000-12-21 2003-05-27 Intel Corporation Metal structure for a phase-change memory device
US6271090B1 (en) 2000-12-22 2001-08-07 Macronix International Co., Ltd. Method for manufacturing flash memory device with dual floating gates and two bits per cell
US6627530B2 (en) 2000-12-22 2003-09-30 Matrix Semiconductor, Inc. Patterning three dimensional structures
TW490675B (en) 2000-12-22 2002-06-11 Macronix Int Co Ltd Control method of multi-stated NROM
US6534781B2 (en) 2000-12-26 2003-03-18 Ovonyx, Inc. Phase-change memory bipolar array utilizing a single shallow trench isolation for creating an individual active area region for two memory array elements and one bipolar base contact
JP4056392B2 (ja) 2001-01-30 2008-03-05 株式会社ルネサステクノロジ 半導体集積回路装置
KR100400037B1 (ko) 2001-02-22 2003-09-29 삼성전자주식회사 콘택 플러그를 구비하는 반도체 소자 및 그의 제조 방법
US6487114B2 (en) 2001-02-28 2002-11-26 Macronix International Co., Ltd. Method of reading two-bit memories of NROM cell
US6596589B2 (en) 2001-04-30 2003-07-22 Vanguard International Semiconductor Corporation Method of manufacturing a high coupling ratio stacked gate flash memory with an HSG-SI layer
US6730928B2 (en) 2001-05-09 2004-05-04 Science Applications International Corporation Phase change switches and circuits coupling to electromagnetic waves containing phase change switches
US6514788B2 (en) 2001-05-29 2003-02-04 Bae Systems Information And Electronic Systems Integration Inc. Method for manufacturing contacts for a Chalcogenide memory device
DE10128482A1 (de) 2001-06-12 2003-01-02 Infineon Technologies Ag Halbleiterspeichereinrichtung sowie Verfahren zu deren Herstellung
US6613604B2 (en) 2001-08-02 2003-09-02 Ovonyx, Inc. Method for making small pore for use in programmable resistance memory element
US6589714B2 (en) 2001-06-26 2003-07-08 Ovonyx, Inc. Method for making programmable resistance memory element using silylated photoresist
US6774387B2 (en) 2001-06-26 2004-08-10 Ovonyx, Inc. Programmable resistance memory element
US6673700B2 (en) 2001-06-30 2004-01-06 Ovonyx, Inc. Reduced area intersection between electrode and programming element
US6605527B2 (en) 2001-06-30 2003-08-12 Intel Corporation Reduced area intersection between electrode and programming element
US6511867B2 (en) 2001-06-30 2003-01-28 Ovonyx, Inc. Utilizing atomic layer deposition for programmable device
US6643165B2 (en) 2001-07-25 2003-11-04 Nantero, Inc. Electromechanical memory having cell selection circuitry constructed with nanotube technology
US6737312B2 (en) 2001-08-27 2004-05-18 Micron Technology, Inc. Method of fabricating dual PCRAM cells sharing a common electrode
US6709958B2 (en) 2001-08-30 2004-03-23 Micron Technology, Inc. Integrated circuit device and fabrication using metal-doped chalcogenide materials
US6507061B1 (en) 2001-08-31 2003-01-14 Intel Corporation Multiple layer phase-change memory
US6586761B2 (en) 2001-09-07 2003-07-01 Intel Corporation Phase change material memory device
US6861267B2 (en) 2001-09-17 2005-03-01 Intel Corporation Reducing shunts in memories with phase-change material
US7045383B2 (en) 2001-09-19 2006-05-16 BAE Systems Information and Ovonyx, Inc Method for making tapered opening for programmable resistance memory element
US6566700B2 (en) 2001-10-11 2003-05-20 Ovonyx, Inc. Carbon-containing interfacial layer for phase-change memory
US6800563B2 (en) 2001-10-11 2004-10-05 Ovonyx, Inc. Forming tapered lower electrode phase-change memories
US6791859B2 (en) 2001-11-20 2004-09-14 Micron Technology, Inc. Complementary bit PCRAM sense amplifier and method of operation
US6545903B1 (en) 2001-12-17 2003-04-08 Texas Instruments Incorporated Self-aligned resistive plugs for forming memory cell with phase change material
US6512241B1 (en) 2001-12-31 2003-01-28 Intel Corporation Phase change material memory device
US6867638B2 (en) 2002-01-10 2005-03-15 Silicon Storage Technology, Inc. High voltage generation and regulation system for digital multilevel nonvolatile memory
JP3948292B2 (ja) 2002-02-01 2007-07-25 株式会社日立製作所 半導体記憶装置及びその製造方法
US6972430B2 (en) 2002-02-20 2005-12-06 Stmicroelectronics S.R.L. Sublithographic contact structure, phase change memory cell with optimized heater shape, and manufacturing method thereof
US7151273B2 (en) 2002-02-20 2006-12-19 Micron Technology, Inc. Silver-selenide/chalcogenide glass stack for resistance variable memory
US7122281B2 (en) 2002-02-26 2006-10-17 Synopsys, Inc. Critical dimension control using full phase and trim masks
JP3796457B2 (ja) 2002-02-28 2006-07-12 富士通株式会社 不揮発性半導体記憶装置
WO2003079463A2 (en) 2002-03-15 2003-09-25 Axon Technologies Corporation Programmable structure, an array including the structure, and methods of forming the same
US6579760B1 (en) 2002-03-28 2003-06-17 Macronix International Co., Ltd. Self-aligned, programmable phase change memory
JP3624291B2 (ja) 2002-04-09 2005-03-02 松下電器産業株式会社 不揮発性メモリおよびその製造方法
US6864500B2 (en) 2002-04-10 2005-03-08 Micron Technology, Inc. Programmable conductor memory cell structure
KR20050005444A (ko) * 2002-04-16 2005-01-13 콜라제넥스 파마슈티칼스, 인크 안구 주사 및 적창의 동시 치료 방법
US6605821B1 (en) 2002-05-10 2003-08-12 Hewlett-Packard Development Company, L.P. Phase change material electronic memory structure and method for forming
US6864503B2 (en) 2002-08-09 2005-03-08 Macronix International Co., Ltd. Spacer chalcogenide memory method and device
US6850432B2 (en) 2002-08-20 2005-02-01 Macronix International Co., Ltd. Laser programmable electrically readable phase-change memory method and device
JP4190238B2 (ja) 2002-09-13 2008-12-03 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
EP1554763B1 (en) 2002-10-11 2006-08-02 Koninklijke Philips Electronics N.V. Electric device comprising phase change material
US6992932B2 (en) 2002-10-29 2006-01-31 Saifun Semiconductors Ltd Method circuit and system for read error detection in a non-volatile memory array
JP4928045B2 (ja) 2002-10-31 2012-05-09 大日本印刷株式会社 相変化型メモリ素子およびその製造方法
US6940744B2 (en) 2002-10-31 2005-09-06 Unity Semiconductor Corporation Adaptive programming technique for a re-writable conductive memory device
US6791102B2 (en) 2002-12-13 2004-09-14 Intel Corporation Phase change memory
US7589343B2 (en) 2002-12-13 2009-09-15 Intel Corporation Memory and access device and method therefor
US6744088B1 (en) 2002-12-13 2004-06-01 Intel Corporation Phase change memory device on a planar composite layer
US6815266B2 (en) 2002-12-30 2004-11-09 Bae Systems Information And Electronic Systems Integration, Inc. Method for manufacturing sidewall contacts for a chalcogenide memory device
EP1439583B1 (en) 2003-01-15 2013-04-10 STMicroelectronics Srl Sublithographic contact structure, in particular for a phase change memory cell, and fabrication process thereof
KR100476690B1 (ko) 2003-01-17 2005-03-18 삼성전자주식회사 반도체 장치 및 그 제조방법
JP4932471B2 (ja) 2003-01-31 2012-05-16 エヌエックスピー ビー ヴィ 低消費電力且つ高選択度のためのｍｒａｍアーキテクチャ
US7115927B2 (en) 2003-02-24 2006-10-03 Samsung Electronics Co., Ltd. Phase changeable memory devices
KR100486306B1 (ko) 2003-02-24 2005-04-29 삼성전자주식회사 셀프 히터 구조를 가지는 상변화 메모리 소자
US7323734B2 (en) 2003-02-25 2008-01-29 Samsung Electronics Co., Ltd. Phase changeable memory cells
US6936544B2 (en) 2003-03-11 2005-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method of removing metal etching residues following a metal etchback process to improve a CMP process
US7400522B2 (en) 2003-03-18 2008-07-15 Kabushiki Kaisha Toshiba Resistance change memory device having a variable resistance element formed of a first and second composite compound for storing a cation
KR100504698B1 (ko) 2003-04-02 2005-08-02 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
KR100979710B1 (ko) 2003-05-23 2010-09-02 삼성전자주식회사 반도체 메모리 소자 및 제조방법
US7085154B2 (en) 2003-06-03 2006-08-01 Samsung Electronics Co., Ltd. Device and method for pulse width control in a phase change memory device
US20060006472A1 (en) 2003-06-03 2006-01-12 Hai Jiang Phase change memory with extra-small resistors
US7067865B2 (en) 2003-06-06 2006-06-27 Macronix International Co., Ltd. High density chalcogenide memory cells
US6838692B1 (en) 2003-06-23 2005-01-04 Macronix International Co., Ltd. Chalcogenide memory device with multiple bits per cell
US7132350B2 (en) 2003-07-21 2006-11-07 Macronix International Co., Ltd. Method for manufacturing a programmable eraseless memory
US20050018526A1 (en) 2003-07-21 2005-01-27 Heon Lee Phase-change memory device and manufacturing method thereof
KR100615586B1 (ko) 2003-07-23 2006-08-25 삼성전자주식회사 다공성 유전막 내에 국부적인 상전이 영역을 구비하는상전이 메모리 소자 및 그 제조 방법
US7893419B2 (en) 2003-08-04 2011-02-22 Intel Corporation Processing phase change material to improve programming speed
DE102004039977B4 (de) 2003-08-13 2008-09-11 Samsung Electronics Co., Ltd., Suwon Programmierverfahren und Treiberschaltung für eine Phasenwechselspeicherzelle
US6927410B2 (en) 2003-09-04 2005-08-09 Silicon Storage Technology, Inc. Memory device with discrete layers of phase change memory material
US6815704B1 (en) 2003-09-04 2004-11-09 Silicon Storage Technology, Inc. Phase change memory device employing thermally insulating voids
KR100505709B1 (ko) 2003-09-08 2005-08-03 삼성전자주식회사 상 변화 메모리 장치의 파이어링 방법 및 효율적인파이어링을 수행할 수 있는 상 변화 메모리 장치
US20050062087A1 (en) 2003-09-19 2005-03-24 Yi-Chou Chen Chalcogenide phase-change non-volatile memory, memory device and method for fabricating the same
KR100541816B1 (ko) 2003-09-19 2006-01-10 삼성전자주식회사 반도체 메모리에서의 데이터 리드 회로 및 데이터 리드 방법
DE10345455A1 (de) 2003-09-30 2005-05-04 Infineon Technologies Ag Verfahren zum Erzeugen einer Hartmaske und Hartmasken-Anordnung
US6910907B2 (en) 2003-11-18 2005-06-28 Agere Systems Inc. Contact for use in an integrated circuit and a method of manufacture therefor
US7485891B2 (en) 2003-11-20 2009-02-03 International Business Machines Corporation Multi-bit phase change memory cell and multi-bit phase change memory including the same, method of forming a multi-bit phase change memory, and method of programming a multi-bit phase change memory
KR100558548B1 (ko) 2003-11-27 2006-03-10 삼성전자주식회사 상변화 메모리 소자에서의 라이트 드라이버 회로 및라이트 전류 인가방법
US6937507B2 (en) 2003-12-05 2005-08-30 Silicon Storage Technology, Inc. Memory device and method of operating same
US7928420B2 (en) 2003-12-10 2011-04-19 International Business Machines Corporation Phase change tip storage cell
US7291556B2 (en) 2003-12-12 2007-11-06 Samsung Electronics Co., Ltd. Method for forming small features in microelectronic devices using sacrificial layers
KR100569549B1 (ko) 2003-12-13 2006-04-10 주식회사 하이닉스반도체 상 변화 저항 셀 및 이를 이용한 불휘발성 메모리 장치
KR100564602B1 (ko) 2003-12-30 2006-03-29 삼성전자주식회사 상 변화 메모리 어레이의 셋 프로그래밍 방법 및 기입드라이버 회로
US7038230B2 (en) 2004-01-06 2006-05-02 Macronix Internation Co., Ltd. Horizontal chalcogenide element defined by a pad for use in solid-state memories
JP4124743B2 (ja) 2004-01-21 2008-07-23 株式会社ルネサステクノロジ 相変化メモリ
KR100564608B1 (ko) 2004-01-29 2006-03-28 삼성전자주식회사 상변화 메모리 소자
US6936840B2 (en) 2004-01-30 2005-08-30 International Business Machines Corporation Phase-change memory cell and method of fabricating the phase-change memory cell
US7858980B2 (en) 2004-03-01 2010-12-28 Taiwan Semiconductor Manufacturing Co., Ltd. Reduced active area in a phase change memory structure
KR100574975B1 (ko) 2004-03-05 2006-05-02 삼성전자주식회사 상 변화 메모리 어레이의 셋 프로그래밍 방법 및 기입드라이버 회로
JP4529493B2 (ja) 2004-03-12 2010-08-25 株式会社日立製作所 半導体装置
KR100598100B1 (ko) 2004-03-19 2006-07-07 삼성전자주식회사 상변환 기억 소자의 제조방법
DE102004014487A1 (de) 2004-03-24 2005-11-17 Infineon Technologies Ag Speicherbauelement mit in isolierendes Material eingebettetem, aktiven Material
KR100532509B1 (ko) 2004-03-26 2005-11-30 삼성전자주식회사 ＳｉＧｅ를 이용한 트렌치 커패시터 및 그 형성방법
US7158411B2 (en) 2004-04-01 2007-01-02 Macronix International Co., Ltd. Integrated code and data flash memory
US7482616B2 (en) 2004-05-27 2009-01-27 Samsung Electronics Co., Ltd. Semiconductor devices having phase change memory cells, electronic systems employing the same and methods of fabricating the same
US6977181B1 (en) 2004-06-17 2005-12-20 Infincon Technologies Ag MTJ stack with crystallization inhibiting layer
KR100618836B1 (ko) 2004-06-19 2006-09-08 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 프로그래밍방법
US7359231B2 (en) 2004-06-30 2008-04-15 Intel Corporation Providing current for phase change memories
KR100657897B1 (ko) 2004-08-21 2006-12-14 삼성전자주식회사 전압 제어층을 포함하는 메모리 소자
US7365385B2 (en) 2004-08-30 2008-04-29 Micron Technology, Inc. DRAM layout with vertical FETs and method of formation
KR100610014B1 (ko) 2004-09-06 2006-08-09 삼성전자주식회사 리키지 전류 보상 가능한 반도체 메모리 장치
US7443062B2 (en) 2004-09-30 2008-10-28 Reliance Electric Technologies Llc Motor rotor cooling with rotation heat pipes
TWI277207B (en) 2004-10-08 2007-03-21 Ind Tech Res Inst Multilevel phase-change memory, operating method and manufacture method thereof
KR100626388B1 (ko) 2004-10-19 2006-09-20 삼성전자주식회사 상변환 메모리 소자 및 그 형성 방법
US20080137504A1 (en) * 2004-10-19 2008-06-12 Koninklijke Philips Electronics, N.V. Method Of Writing Data On A Master Substrate For Optical Recording
JP2006127583A (ja) 2004-10-26 2006-05-18 Elpida Memory Inc 不揮発性半導体記憶装置及び相変化メモリ
US7364935B2 (en) 2004-10-29 2008-04-29 Macronix International Co., Ltd. Common word line edge contact phase-change memory
DE102004052611A1 (de) 2004-10-29 2006-05-04 Infineon Technologies Ag Verfahren zur Herstellung einer mit einem Füllmaterial mindestens teilweise gefüllten Öffnung, Verfahren zur Herstellung einer Speicherzelle und Speicherzelle
US7238959B2 (en) 2004-11-01 2007-07-03 Silicon Storage Technology, Inc. Phase change memory device employing thermally insulating voids and sloped trench, and a method of making same
US7608503B2 (en) 2004-11-22 2009-10-27 Macronix International Co., Ltd. Side wall active pin memory and manufacturing method
US7202493B2 (en) 2004-11-30 2007-04-10 Macronix International Co., Inc. Chalcogenide memory having a small active region
JP2006156886A (ja) 2004-12-01 2006-06-15 Renesas Technology Corp 半導体集積回路装置およびその製造方法
KR100827653B1 (ko) 2004-12-06 2008-05-07 삼성전자주식회사 상변화 기억 셀들 및 그 제조방법들
US7220983B2 (en) 2004-12-09 2007-05-22 Macronix International Co., Ltd. Self-aligned small contact phase-change memory method and device
TWI260764B (en) 2004-12-10 2006-08-21 Macronix Int Co Ltd Non-volatile memory cell and operating method thereof
US20060131555A1 (en) 2004-12-22 2006-06-22 Micron Technology, Inc. Resistance variable devices with controllable channels
US20060138467A1 (en) 2004-12-29 2006-06-29 Hsiang-Lan Lung Method of forming a small contact in phase-change memory and a memory cell produced by the method
JP4646634B2 (ja) 2005-01-05 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置
US7419771B2 (en) 2005-01-11 2008-09-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a finely patterned resist
KR101067582B1 (ko) * 2005-01-20 2011-09-27 삼성전자주식회사 메모리 소자의 다중 상태 구동 방법
US20060172067A1 (en) 2005-01-28 2006-08-03 Energy Conversion Devices, Inc Chemical vapor deposition of chalcogenide materials
US7214958B2 (en) 2005-02-10 2007-05-08 Infineon Technologies Ag Phase change memory cell with high read margin at low power operation
US7099180B1 (en) 2005-02-15 2006-08-29 Intel Corporation Phase change memory bits reset through a series of pulses of increasing amplitude
US7229883B2 (en) 2005-02-23 2007-06-12 Taiwan Semiconductor Manufacturing Company, Ltd. Phase change memory device and method of manufacture thereof
JP2006244561A (ja) 2005-03-01 2006-09-14 Renesas Technology Corp 半導体装置
US7154774B2 (en) 2005-03-30 2006-12-26 Ovonyx, Inc. Detecting switching of access elements of phase change memory cells
US7488967B2 (en) 2005-04-06 2009-02-10 International Business Machines Corporation Structure for confining the switching current in phase memory (PCM) cells
US7166533B2 (en) 2005-04-08 2007-01-23 Infineon Technologies, Ag Phase change memory cell defined by a pattern shrink material process
KR100675279B1 (ko) 2005-04-20 2007-01-26 삼성전자주식회사 셀 다이오드들을 채택하는 상변이 기억소자들 및 그제조방법들
US7408240B2 (en) 2005-05-02 2008-08-05 Infineon Technologies Ag Memory device
KR100682946B1 (ko) 2005-05-31 2007-02-15 삼성전자주식회사 상전이 램 및 그 동작 방법
EP2309516A1 (en) * 2005-06-03 2011-04-13 STMicroelectronics Srl Method for multilevel programming of phase change memory cells using a percolation algorithm
KR100668846B1 (ko) 2005-06-10 2007-01-16 주식회사 하이닉스반도체 상변환 기억 소자의 제조방법
US7388273B2 (en) 2005-06-14 2008-06-17 International Business Machines Corporation Reprogrammable fuse structure and method
US7238994B2 (en) 2005-06-17 2007-07-03 Macronix International Co., Ltd. Thin film plate phase change ram circuit and manufacturing method
US7534647B2 (en) 2005-06-17 2009-05-19 Macronix International Co., Ltd. Damascene phase change RAM and manufacturing method
US7514367B2 (en) 2005-06-17 2009-04-07 Macronix International Co., Ltd. Method for manufacturing a narrow structure on an integrated circuit
US8237140B2 (en) 2005-06-17 2012-08-07 Macronix International Co., Ltd. Self-aligned, embedded phase change RAM
US7321130B2 (en) 2005-06-17 2008-01-22 Macronix International Co., Ltd. Thin film fuse phase change RAM and manufacturing method
US7696503B2 (en) 2005-06-17 2010-04-13 Macronix International Co., Ltd. Multi-level memory cell having phase change element and asymmetrical thermal boundary
US7514288B2 (en) 2005-06-17 2009-04-07 Macronix International Co., Ltd. Manufacturing methods for thin film fuse phase change ram
US7598512B2 (en) 2005-06-17 2009-10-06 Macronix International Co., Ltd. Thin film fuse phase change cell with thermal isolation layer and manufacturing method
US20060289847A1 (en) 2005-06-28 2006-12-28 Richard Dodge Reducing the time to program a phase change memory to the set state
US20060289848A1 (en) 2005-06-28 2006-12-28 Dennison Charles H Reducing oxidation of phase change memory electrodes
TWI290369B (en) 2005-07-08 2007-11-21 Ind Tech Res Inst Phase change memory with adjustable resistance ratio and fabricating method thereof
US7309630B2 (en) 2005-07-08 2007-12-18 Nanochip, Inc. Method for forming patterned media for a high density data storage device
US7345907B2 (en) 2005-07-11 2008-03-18 Sandisk 3D Llc Apparatus and method for reading an array of nonvolatile memory cells including switchable resistor memory elements
US20070037101A1 (en) 2005-08-15 2007-02-15 Fujitsu Limited Manufacture method for micro structure
TWI273703B (en) 2005-08-19 2007-02-11 Ind Tech Res Inst A manufacture method and structure for improving the characteristics of phase change memory
KR100655443B1 (ko) 2005-09-05 2006-12-08 삼성전자주식회사 상변화 메모리 장치 및 그 동작 방법
US7615770B2 (en) 2005-10-27 2009-11-10 Infineon Technologies Ag Integrated circuit having an insulated memory
US7417245B2 (en) 2005-11-02 2008-08-26 Infineon Technologies Ag Phase change memory having multilayer thermal insulation
US20070111429A1 (en) 2005-11-14 2007-05-17 Macronix International Co., Ltd. Method of manufacturing a pipe shaped phase change memory
US7397060B2 (en) 2005-11-14 2008-07-08 Macronix International Co., Ltd. Pipe shaped phase change memory
US7450411B2 (en) 2005-11-15 2008-11-11 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7786460B2 (en) 2005-11-15 2010-08-31 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7635855B2 (en) 2005-11-15 2009-12-22 Macronix International Co., Ltd. I-shaped phase change memory cell
US7394088B2 (en) 2005-11-15 2008-07-01 Macronix International Co., Ltd. Thermally contained/insulated phase change memory device and method (combined)
US7414258B2 (en) 2005-11-16 2008-08-19 Macronix International Co., Ltd. Spacer electrode small pin phase change memory RAM and manufacturing method
US7507986B2 (en) 2005-11-21 2009-03-24 Macronix International Co., Ltd. Thermal isolation for an active-sidewall phase change memory cell
US7479649B2 (en) 2005-11-21 2009-01-20 Macronix International Co., Ltd. Vacuum jacketed electrode for phase change memory element
US7829876B2 (en) 2005-11-21 2010-11-09 Macronix International Co., Ltd. Vacuum cell thermal isolation for a phase change memory device
US7449710B2 (en) 2005-11-21 2008-11-11 Macronix International Co., Ltd. Vacuum jacket for phase change memory element
US7599217B2 (en) 2005-11-22 2009-10-06 Macronix International Co., Ltd. Memory cell device and manufacturing method
US7688619B2 (en) 2005-11-28 2010-03-30 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7459717B2 (en) 2005-11-28 2008-12-02 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7233054B1 (en) 2005-11-29 2007-06-19 Korea Institute Of Science And Technology Phase change material and non-volatile memory device using the same
US7605079B2 (en) 2005-12-05 2009-10-20 Macronix International Co., Ltd. Manufacturing method for phase change RAM with electrode layer process
US7642539B2 (en) 2005-12-13 2010-01-05 Macronix International Co., Ltd. Thin film fuse phase change cell with thermal isolation pad and manufacturing method
KR100735750B1 (ko) 2005-12-15 2007-07-06 삼성전자주식회사 복수개의 균일한 기준 데이터들을 생성하는 기준 셀 블록및 감지증폭 유니트들을 구비하는 반도체 소자들 및 이를채택하는 시스템들
US7531825B2 (en) 2005-12-27 2009-05-12 Macronix International Co., Ltd. Method for forming self-aligned thermal isolation cell for a variable resistance memory array
US8062833B2 (en) 2005-12-30 2011-11-22 Macronix International Co., Ltd. Chalcogenide layer etching method
US20070156949A1 (en) 2005-12-30 2007-07-05 Rudelic John C Method and apparatus for single chip system boot
US7292466B2 (en) 2006-01-03 2007-11-06 Infineon Technologies Ag Integrated circuit having a resistive memory
KR100738092B1 (ko) * 2006-01-05 2007-07-12 삼성전자주식회사 상전이 메모리 소자의 멀티-비트 동작 방법
KR100763908B1 (ko) 2006-01-05 2007-10-05 삼성전자주식회사 상전이 물질, 이를 포함하는 상전이 메모리와 이의 동작방법
US7595218B2 (en) 2006-01-09 2009-09-29 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7560337B2 (en) 2006-01-09 2009-07-14 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7741636B2 (en) 2006-01-09 2010-06-22 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US20070158632A1 (en) 2006-01-09 2007-07-12 Macronix International Co., Ltd. Method for Fabricating a Pillar-Shaped Phase Change Memory Element
US7825396B2 (en) 2006-01-11 2010-11-02 Macronix International Co., Ltd. Self-align planerized bottom electrode phase change memory and manufacturing method
US7351648B2 (en) 2006-01-19 2008-04-01 International Business Machines Corporation Methods for forming uniform lithographic features
US7432206B2 (en) 2006-01-24 2008-10-07 Macronix International Co., Ltd. Self-aligned manufacturing method, and manufacturing method for thin film fuse phase change ram
US7456421B2 (en) 2006-01-30 2008-11-25 Macronix International Co., Ltd. Vertical side wall active pin structures in a phase change memory and manufacturing methods
US7956358B2 (en) 2006-02-07 2011-06-07 Macronix International Co., Ltd. I-shaped phase change memory cell with thermal isolation
US7426134B2 (en) 2006-02-24 2008-09-16 Infineon Technologies North America Sense circuit for resistive memory
US7910907B2 (en) 2006-03-15 2011-03-22 Macronix International Co., Ltd. Manufacturing method for pipe-shaped electrode phase change memory
US20070235811A1 (en) 2006-04-07 2007-10-11 International Business Machines Corporation Simultaneous conditioning of a plurality of memory cells through series resistors
US7928421B2 (en) 2006-04-21 2011-04-19 Macronix International Co., Ltd. Phase change memory cell with vacuum spacer
US20070249090A1 (en) 2006-04-24 2007-10-25 Philipp Jan B Phase-change memory cell adapted to prevent over-etching or under-etching
US7514705B2 (en) 2006-04-25 2009-04-07 International Business Machines Corporation Phase change memory cell with limited switchable volume
US8129706B2 (en) 2006-05-05 2012-03-06 Macronix International Co., Ltd. Structures and methods of a bistable resistive random access memory
US7608848B2 (en) 2006-05-09 2009-10-27 Macronix International Co., Ltd. Bridge resistance random access memory device with a singular contact structure
US20070267618A1 (en) 2006-05-17 2007-11-22 Shoaib Zaidi Memory device
US7423300B2 (en) 2006-05-24 2008-09-09 Macronix International Co., Ltd. Single-mask phase change memory element
US7696506B2 (en) 2006-06-27 2010-04-13 Macronix International Co., Ltd. Memory cell with memory material insulation and manufacturing method
US7663909B2 (en) 2006-07-10 2010-02-16 Qimonda North America Corp. Integrated circuit having a phase change memory cell including a narrow active region width
US7785920B2 (en) 2006-07-12 2010-08-31 Macronix International Co., Ltd. Method for making a pillar-type phase change memory element
US7542338B2 (en) 2006-07-31 2009-06-02 Sandisk 3D Llc Method for reading a multi-level passive element memory cell array
US7505330B2 (en) 2006-08-31 2009-03-17 Micron Technology, Inc. Phase-change random access memory employing read before write for resistance stabilization
US7684225B2 (en) 2006-10-13 2010-03-23 Ovonyx, Inc. Sequential and video access for non-volatile memory arrays
US20080225489A1 (en) 2006-10-23 2008-09-18 Teledyne Licensing, Llc Heat spreader with high heat flux and high thermal conductivity
US20080101110A1 (en) 2006-10-25 2008-05-01 Thomas Happ Combined read/write circuit for memory
US20080137400A1 (en) 2006-12-06 2008-06-12 Macronix International Co., Ltd. Phase Change Memory Cell with Thermal Barrier and Method for Fabricating the Same
US7473576B2 (en) 2006-12-06 2009-01-06 Macronix International Co., Ltd. Method for making a self-converged void and bottom electrode for memory cell
US7682868B2 (en) 2006-12-06 2010-03-23 Macronix International Co., Ltd. Method for making a keyhole opening during the manufacture of a memory cell
US7476587B2 (en) 2006-12-06 2009-01-13 Macronix International Co., Ltd. Method for making a self-converged memory material element for memory cell
US20080165569A1 (en) 2007-01-04 2008-07-10 Chieh-Fang Chen Resistance Limited Phase Change Memory Material
US7515461B2 (en) 2007-01-05 2009-04-07 Macronix International Co., Ltd. Current compliant sensing architecture for multilevel phase change memory
US20080164453A1 (en) 2007-01-07 2008-07-10 Breitwisch Matthew J Uniform critical dimension size pore for pcram application
US7440315B2 (en) 2007-01-09 2008-10-21 Macronix International Co., Ltd. Method, apparatus and computer program product for stepped reset programming process on programmable resistive memory cell
US7456460B2 (en) 2007-01-29 2008-11-25 International Business Machines Corporation Phase change memory element and method of making the same
US7535756B2 (en) 2007-01-31 2009-05-19 Macronix International Co., Ltd. Method to tighten set distribution for PCRAM
US7701759B2 (en) 2007-02-05 2010-04-20 Macronix International Co., Ltd. Memory cell device and programming methods
US7463512B2 (en) 2007-02-08 2008-12-09 Macronix International Co., Ltd. Memory element with reduced-current phase change element
US8138028B2 (en) 2007-02-12 2012-03-20 Macronix International Co., Ltd Method for manufacturing a phase change memory device with pillar bottom electrode
US8008643B2 (en) 2007-02-21 2011-08-30 Macronix International Co., Ltd. Phase change memory cell with heater and method for fabricating the same
JP5539610B2 (ja) * 2007-03-02 2014-07-02 ピーエスフォー ルクスコ エスエイアールエル 相変化メモリのプログラム方法と読み出し方法
US20080265234A1 (en) 2007-04-30 2008-10-30 Breitwisch Matthew J Method of Forming Phase Change Memory Cell With Reduced Switchable Volume
US7859893B2 (en) * 2007-05-31 2010-12-28 Micron Technology, Inc. Phase change memory structure with multiple resistance states and methods of programming and sensing same
US7906368B2 (en) 2007-06-29 2011-03-15 International Business Machines Corporation Phase change memory with tapered heater
US7745807B2 (en) 2007-07-11 2010-06-29 International Business Machines Corporation Current constricting phase change memory element structure
US7755935B2 (en) 2007-07-26 2010-07-13 International Business Machines Corporation Block erase for phase change memory
TW200926356A (en) * 2007-12-11 2009-06-16 Ind Tech Res Inst Method for fabricating phase-change memory
KR101071705B1 (ko) * 2007-12-28 2011-10-11 한국과학기술연구원 쓰기/지우기 내구성 특성이 향상된 상변화 메모리 장치 및 그 프로그래밍 방법
US7660152B2 (en) 2008-04-30 2010-02-09 International Business Machines Corporation Method and apparatus for implementing self-referencing read operation for PCRAM devices

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102592664A (zh) * 2011-01-05 2012-07-18 旺宏电子股份有限公司 具有快速写入特性的相变存储装置
CN102592664B (zh) * 2011-01-05 2015-04-22 旺宏电子股份有限公司 具有快速写入特性的相变存储装置
CN103366816A (zh) * 2012-03-26 2013-10-23 株式会社东芝 非易失性半导体存储器器件
WO2016011638A1 (zh) * 2014-07-24 2016-01-28 华为技术有限公司 相变存储器的数据存储方法及控制装置
US9899084B2 (en) 2014-07-24 2018-02-20 Huawei Technologies Co., Ltd. Data storage method and phase change memory
US10083749B2 (en) 2014-07-24 2018-09-25 Huawei Technologies Co., Ltd Data storage method and phase change memory
WO2020093387A1 (zh) * 2018-11-09 2020-05-14 华为技术有限公司 对相变存储单元的操作方法及相关装置
WO2022104802A1 (zh) * 2020-11-23 2022-05-27 江苏时代全芯存储科技股份有限公司 相变存储器的脉冲设定方法

Also Published As

Publication number Publication date
TW201027533A (en) 2010-07-16
US20100177559A1 (en) 2010-07-15
TWI420524B (zh) 2013-12-21
US8107283B2 (en) 2012-01-31

Similar Documents

Publication Publication Date Title
CN101777380A (zh) 写入相变存储器元件的方法
Hosoi et al. High speed unipolar switching resistance RAM (RRAM) technology
CN101577141B (zh) 存储器装置及其操作方法
US7869270B2 (en) Set algorithm for phase change memory cell
US8036014B2 (en) Phase change memory program method without over-reset
CN101958147B (zh) 一种相变化存储装置及其操作方法
CN102592664B (zh) 具有快速写入特性的相变存储装置
US8605495B2 (en) Isolation device free memory
US7701750B2 (en) Phase change device having two or more substantial amorphous regions in high resistance state
US10388371B2 (en) Memory cell selector and method of operating memory cell
US7952909B2 (en) Nonvolatile semiconductor memory device
CN100541654C (zh) 存储器件
CN106463173A (zh) 用于交叉点式阵列的双向存取的设备及方法
CN103262171A (zh) 用于并发读取操作的电路及其方法
US8248836B2 (en) Non-volatile memory cell stack with dual resistive elements
CN101958146A (zh) 一种存储器装置及其操作方法
SG184696A1 (en) A method for programming a resistive memory cell, a method and a memory apparatus for programming one or more resistive memory cells in a memory array
JP2020013970A (ja) セレクタデバイスのためのテルル不含有のヒ素、セレン、及びゲルマニウムカルコゲン化物並びにそれを用いたメモリデバイス
US8134857B2 (en) Methods for high speed reading operation of phase change memory and device employing same
Lee et al. The impact of hole-induced electromigration on the cycling endurance of phase change memory
Song et al. Selector devices for x-point memory
Barclay Electrical switching properties of ternary and layered chalcogenide phase-change memory devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20100714