CN101785009B - 确定实际缺陷是潜在系统性缺陷还是潜在随机缺陷的计算机实现的方法 - Google Patents

确定实际缺陷是潜在系统性缺陷还是潜在随机缺陷的计算机实现的方法 Download PDF

Info

Publication number
CN101785009B
CN101785009B CN2008801035763A CN200880103576A CN101785009B CN 101785009 B CN101785009 B CN 101785009B CN 2008801035763 A CN2008801035763 A CN 2008801035763A CN 200880103576 A CN200880103576 A CN 200880103576A CN 101785009 B CN101785009 B CN 101785009B
Authority
CN
China
Prior art keywords
random
group
defective
actual defects
produces
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008801035763A
Other languages
English (en)
Other versions
CN101785009A (zh
Inventor
葛林恩·佛罗伦斯
艾伦·派克
彼得·罗斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KLA Corp
Original Assignee
KLA Tencor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KLA Tencor Corp filed Critical KLA Tencor Corp
Publication of CN101785009A publication Critical patent/CN101785009A/zh
Application granted granted Critical
Publication of CN101785009B publication Critical patent/CN101785009B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318314—Tools, e.g. program interfaces, test suite, test bench, simulation hardware, test compiler, test program languages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318371—Methodologies therefor, e.g. algorithms, procedures

Abstract

提供了确定实际缺陷是潜在系统性缺陷还是潜在随机缺陷的各种计算机实现的方法。一种确定实际缺陷是潜在系统性缺陷还是潜在随机缺陷的计算机实现的方法包括：比较组中的实际缺陷的数目与组中的随机产生缺陷的数目。所述实际缺陷是在晶片上检测到的。该晶片上与该组中的每一个所述实际缺陷以及该组中的每一个所述随机产生缺陷的位置接近的设计的部分是实质上相同的。该方法还包括基于比较步骤的结果确定该组中的所述实际缺陷是潜在系统性缺陷还是潜在随机缺陷。

Description

确定实际缺陷是潜在系统性缺陷还是潜在随机缺陷的计算机实现的方法
技术领域
本发明总地涉及确定实际缺陷是潜在系统性缺陷还是潜在随机缺陷的计算机实现的方法。某些实施方案涉及藉由比较按设计分组的实际缺陷与按设计分组的随机产生缺陷来确定实际缺陷是潜在系统性缺陷还是潜在随机缺陷。
背景技术
下列描述及实施例不由于其被包含在此章节中而承认为现有技术。
可使用诸如电子设计自动化(EDA)、计算机辅助设计(CAD)以及其他IC设计软件的方法或系统来开发集成电路(IC)设计。此类方法及系统亦可用以从IC设计产生电路图形数据库。电路图形数据库包括代表用于该IC各层的多个布局的数据。该电路图形数据库中的数据因此可用以确定多个掩模版(reticle)的布局。掩模版的布局一般包括定义该掩模版上图形中特征的多边形。每一掩模版是用以制造该IC的各层之一。该IC的所述层可包括例如半导体基底中的结图形、栅极介电图形、栅极电极图形、层间介电质中的接点图形以及金属化层中的互连图形。
制造诸如逻辑及存储器器件的半导体器件通常包括使用大量半导体制造工艺处理诸如半导体晶片的基底以形成所述半导体器件的各种特征及多个层级。例如，光刻是一种半导体制造工艺，其涉及将一图形从一掩模版传输至设置在一半导体晶片上的一抗蚀剂。半导体制造工艺的额外实施例包括但不限于化学机械抛光(CMP)、蚀刻、沉积以及离子植入。多个半导体器件可制造在单一半导体晶片上的一配置中并接着分成个别半导体器件。
检验过程是在半导体制造工艺期间用于各步骤以检测晶片上的缺陷来提高制造工艺中较高的产量并因此促进较高的利润。检验始终为制造半导体器件(例如IC)的一重要部分。然而，随着半导体器件的尺寸减小，检验对于可接受的半导体器件的成功制造变得更重要，因为较小缺陷能使所述器件出现故障。例如，随着半导体器件的尺寸减小，对减小大小的缺陷的检测已变得必要，因为甚至相对小的缺陷可能引起半导体器件中不合需要的异常。
然而，随着设计规则缩小，半导体制造工艺可能正操作为更接近于所述过程的性能能力的限制。另外，较小缺陷可能随着设计规则缩小而对器件的电参数有影响，这驱动更灵敏的检验。因此，随着设计规则缩小，由检验检测的潜在产量相关缺陷的数量引人注目地增长。因此，越来越多的缺陷可在晶片上被检测到，而且校正工艺以消除所述缺陷的全部可能是困难且昂贵的。这样，确定所述缺陷的哪些实际上对所述器件的电参数以及产量有影响可允许工艺控制方法集中在所述缺陷上，同时在很大程序上忽视其他缺陷。此外，以较小设计规则，工艺招致的故障可能在一些情况下倾向于为系统性的。即，工艺招致的故障倾向于在通常在设计内重复许多次的预定设计图形中出现故障。另外，尽管缺陷一般是与工艺和设计相互作用相关的，但是工艺招致的故障是从工艺变化现象造成的缺陷，所述现象并不一定是由于低劣的设计所致的。系统性缺陷是仍可能在空间上分布于随机位置处的结构性重复缺陷。系统性电相关缺陷的消除是重要的，因为消除此类缺陷能对产量有明显的总体影响。
目前使用的一种用于分离系统性和随机缺陷的方法使用重复器(repeator)进行分析。用于分离系统性和随机缺陷的另一方法依赖于一使用者定义的水平切割线(或阈值)，其是应用于帕累托图(Pareto chart)，所述帕累托图图示出基于设计片段(design clip)之间的相似性进行分组的缺陷。包括缺陷数目高于此切割线的组被定义为潜在系统性缺陷，但是，一般地，系统性缺陷不是单独基于缺陷计数来识别。具体来说，一般进行潜在系统性缺陷的审查。然而，此类方法具有若干缺点。例如，此类先前使用的方法需要使用者的介入及判断来确定阈值。另外，随机缺陷组是已知为通常具有的缺陷计数高于系统性缺陷组的缺陷计数。因此，这些先前使用的方法可能藉由将随机缺陷的组识别为潜在系统性缺陷而产生错误结果。另外，以帕累托图切割线为基础的方法对确定哪些缺陷容器(bin)包括潜在系统性缺陷可能并非有效，因为若假定一给定晶片上的所有缺陷是随机缺陷(即，假定0％系统性)，则在图示以设计为基础进行分组的结果的帕累托图中所示的缺陷计数可能仅报告该晶片上不同电路结构的相对区域。
因此，开发用于确定缺陷是潜在系统性缺陷还是潜在随机缺陷的计算机实现的方法可以是有利的，其能加以实行而无需使用者介入及判断，而且具有比目前使用的用于区分潜在系统性缺陷与潜在随机缺陷的方法高的精度。
发明内容
下列对计算机实现的方法的各种实施方案的描述并非以任何方式被解读为限制所附权利要求书的主旨。
一个实施方案是关于确定实际缺陷是潜在系统性缺陷还是潜在随机缺陷的计算机实现的方法。该方法包括将组中的实际缺陷的数目与组中的随机产生缺陷的数目进行比较。在晶片上检测所述实际缺陷。该晶片上接近于该组中的每一个所述实际缺陷以及该组中的每一个所述随机产生缺陷的位置的设计的部分是实质上相同的。该方法还包括基于该比较步骤的结果确定该组中的所述实际缺陷是潜在系统性缺陷还是潜在随机缺陷。
在一个实施方案中，该比较步骤包括将为所述实际缺陷产生的一帕累托图与为所述随机产生缺陷产生的一帕累托图进行比较。在另一实施方案中，该比较步骤包括确定该组中的所述实际缺陷的数目与该组中的所述随机产生缺陷的数目的比率。
在一个实施方案中，该设计的该部分对应于设计片段(design clip)。在另一实施方案中，对在该晶片上检测到的不同实际缺陷组单独地实行该方法。在一个这样的实施方案中，该晶片上接近于每一个不同组的每一个所述实际缺陷的位置的设计的部分是实质上相同的。在另一实施方案中，对在该晶片上检测的实际缺陷的所有组单独地实行该方法。在一个这样的实施方案中，该晶片上接近于全部所述组的每一个中的每一个所述实际缺陷的位置的设计的部分是实质上相同的。
在一个实施方案中，在无需使用者介入的情况下实行该方法。在一些实施方案中，藉由对晶片上的层的检验来检测所述实际缺陷，并且所述随机产生缺陷对用于该晶片上的层的检验工艺配置被产生一次而且用于对使用该检验工艺配置在多个晶片的层上检测到的缺陷实行该方法。
在一个实施方案中，该确定步骤包括：若组中实际缺陷数目大于组中随机产生缺陷数目，则确定该组中的实际缺陷是潜在系统性缺陷；而且若组中实际缺陷数目并非大于组中随机产生缺陷数目，则确定该组中的实际缺陷是潜在随机缺陷。
在另一实施方案中，该确定步骤包括：若组中实际缺陷数目在统计上大于组中随机产生缺陷数目，则确定该组中的实际缺陷是潜在系统性缺陷；并且若组中实际缺陷数目并非在统计上大于组中随机产生缺陷数目，则确定该组中的实际缺陷是潜在随机缺陷。
在一实施方案中，在该比较步骤之前，该方法包括基于在该晶片上检测的实际缺陷的总数目以及随机产生缺陷的总数目来将组中随机产生缺陷数目归一化(normalize)为组中实际缺陷数目。
在另一实施方案中，该方法包括将该组中的实际缺陷的数目与不同组中的不同随机产生缺陷的数目进行比较。接近于该组中的每一个所述实际缺陷的位置以及该不同组中的每一个所述不同随机产生缺陷的位置的设计的部分是实质上相同的。单独地产生所述随机产生缺陷以及所述不同随机产生缺陷。在一些此类实施方案中，该确定步骤包括基于对组中实际缺陷数目与组中随机产生缺陷数目以及该组中的不同随机产生缺陷的数目进行比较的结果来确定该组中的实际缺陷是潜在系统性缺陷还是潜在随机缺陷。
可如本文中描述的那样进一步实行以上描述的方法的每一个步骤。另外，以上描述的方法的每一个实施方案可包括本文中描述的任何其他方法的任何其他步骤。此外，可藉由本文中描述的任一个系统实行以上描述的方法的每一个实施方案。
另一实施方案是关于建立随机产生缺陷组的集合以供用于确定实际缺陷的组是潜在系统性缺陷还是潜在随机缺陷的计算机实现的方法。该方法包括横跨与晶片的至少部分的受检验区域对应的一区域在不同位置处随机产生缺陷集。该方法还包括将随机产生缺陷的该集入容器到组，以便该晶片上接近于每个所述组中随机产生缺陷的位置的设计的部分是实质上相同的。另外，该方法包括确定每个所述组中随机产生缺陷的数目。可将所述组中的随机产生缺陷的数目与对应组中的实际缺陷的数目进行比较，以确定对应组中的实际缺陷是潜在系统性缺陷还是潜在随机缺陷。
在一个实施方案中，实行该方法一次以上以确定不同的随机产生缺陷集的额外数目。在一个这样的实施方案中，可将所述数目及所述额外数目与对应组中的实际缺陷的数目进行比较，以确定对应组中的实际缺陷是潜在系统性缺陷还是潜在随机缺陷。在另一个这样的实施方案中，该方法包括使用额外数目来验证随机产生步骤。
在一实施方案中，随机产生该缺陷集的操作包括使用机率模拟来随机产生缺陷的该集。在另一实施方案中，随机产生缺陷的该集的操作包括横跨该区域在设置为格栅的位置处随机产生缺陷。在一额外实施方案中，随机产生缺陷的该集的操作包括横跨该区域在具有实质上均匀分布的位置处随机产生缺陷。在另一实施方案中，这样实行随机产生缺陷的该集的操作，即使得每个所述组中随机产生缺陷的频率近似等于横跨该区域接接近于每个所述组中随机产生缺陷的位置的该设计的该部分的频率。
在一个实施方案中，该晶片的至少部分的受检验区域近似等于该晶片上管芯的受检验区域。在另一实施方案中，该方法包括产生随机产生缺陷的该集的帕累托图。在一个这样的实施方案中，可藉由将随机产生缺陷的该集的帕累托图与实际缺陷的帕累托图进行比较来比较随机产生缺陷的数目与对应组中的实际缺陷的数目。
可如本文中描述的那样进一步实行以上描述的方法的每一个步骤。另外，以上描述的方法的每一个实施方案可包括本文中描述的任何其他方法的任何其他步骤。此外，可藉由本文中描述的任一个系统来实行以上描述的方法的每一个实施方案。
一额外实施方案是关于建立随机产生缺陷组的归一化集以供用于确定实际缺陷的对应组是潜在系统性缺陷还是潜在随机缺陷的计算机实现的方法。该方法包括确定在晶片的层上检测的所有实际缺陷的总数目。该方法还包括基于在该晶片上检测的全部实际缺陷的总数目来将组中的随机产生缺陷的数目归一化为对应组中的实际缺陷的数目。该晶片上接近于每个所述组中随机产生缺陷的位置的设计的部分是实质上相同的。可比较所述组中的随机产生缺陷的归一化数目与对应组中的实际缺陷的数目，以确定实际缺陷的对应组是潜在系统性缺陷还是潜在随机缺陷。
可如本文中描述的那样进一步实行以上描述的方法的每一个步骤。另外，以上描述的方法的实施方案可包括本文中描述的任何其他方法的任何其他步骤。此外，可藉由本文中描述的任一个系统来实行以上描述的方法的实施方案。
附图描述
得益于对较佳实施方案的以下详细描述并在参考附图之后，本领域技术人员可明白本发明的另外的优点，在所述附图中：
图1是图示管芯堆叠结果的一实施例的管芯分布图(die map)，示出在晶片上检测的实际缺陷；
图2是图示横跨与晶片至少一部分的检验区域对应的一区域在不同位置处随机产生缺陷集的一个实施方案的结果的一个实施例的管芯分布图；
图3是随机产生的缺陷集的帕累托图，其是依据本文中描述的实施方案配置并产生的；
图4是在一晶片上检测的实际缺陷的帕累托图，其是依据本文中描述的实施方案配置并产生的；
图5是依据本文中描述的实施方案配置并产生的帕累托图，其示出将为实际缺陷产生的一帕累托图与为随机产生缺陷产生的一帕累托图进行比较的结果；
图6是依据本文中描述的实施方案配置并产生的帕累托图，其示出将为实际缺陷产生的一帕累托图与为二个不同的随机产生缺陷集产生的二个帕累托图进行比较的结果；以及
图7是一示意图，其图示包括可在一计算机系统上执行以实行本文中描述的一个或更多个计算机实现的方法的一个或更多个实施方案的程序指令的计算机可读介质的一个实施方案，以及被配置来实行本文中描述的一个或更多个计算机实现的方法的系统的一个实施方案的侧视图。
虽然本发明允许有各种修改及替代形式，但是其特定实施方案以实施例的方式示出在附图中并在本文中加以详细描述。所述附图可能并未按比例绘制。然而，应该了解，所述附图及其详细描述并不预计将本发明限于所公开的特定形式，而相反，本发明涵盖落入如所附权利要求书所定义的本发明的精神及范畴内的全部修改、等同方案及替代方案。
具体实施方式
本文中所用的术语“实际缺陷”指晶片上检测到的实际缺陷。因此，术语“实际缺陷”并不指可能出现在晶片上但尚未在该晶片上被检测到的实际缺陷。
本文中使用的术语“晶片”一般指由半导体或非半导体材料形成的基底。此半导体或非半导体材料的实施例包括(但不限于)单晶硅、砷化镓以及磷化铟。此类基底通常可在半导体制造设施中找到和/或处理。
一晶片可包括形成于一基底上的一个或更多个层。例如，此类层可包括(但不限于)一抗蚀剂、一介电材料、一导电材料以及一半导体材料。许多不同类型的此类层在本领域中已为人所知，而且本文中所用的术语晶片是预计包含包括此类层的所有类型的晶片。
形成于一晶片上的一个或更多个层可以是图形化或未图形化的。例如，一晶片可包括多个管芯，每一个管芯具有可重复的图形化特征。此类材料层的形成及处理可最终导致完成的装置。许多不同类型的器件(例如集成电路(IC))可形成于晶片上，而且本文中所用的术语晶片是意欲包含上面正被制造本领域中已知的任何类型器件的晶片。
尽管本文中关于晶片描述实施方案，但是应了解所述实施方案可用于另一样品，例如掩模版，其亦可通常称为掩模或光掩模。许多不同类型的掩模版在本领域中已为人所知，而且本文中所用的术语“掩模版”、“掩模”及“光掩模”是意欲包含本领域中已知的掩模版的所有类型。
现在参考附图，应注意所述图并非按比例绘制。具体来说，在很大程度上夸大所述图中一些部件的比例以强调所述部件的特性。亦应注意所述图并非按相同比例绘制。已使用相同参考数字来指示在一个以上的图中所示出的可以同样配置的部件。
一般地，本文中描述的实施方案是关于区分潜在系统性缺陷及潜在随机缺陷。“潜在系统性缺陷”在本文中定义为很可能包含与随机缺陷相反的系统性缺陷的缺陷组(或容器)中的实际缺陷(尽管可使用一个或更多个其他方法(例如，缺陷审查)更明确地确认或确定该组是否包含系统性缺陷)。“潜在随机缺陷”是在本文中定义为很可能包含与系统性缺陷相反的随机缺陷的组(或容器)中的实际缺陷(尽管可使用一个或更多个其他方法(例如，缺陷审查)以更明确的方式确认或确定该组是否包含随机缺陷)。
一实施方案是关于建立这样的随机产生缺陷组的集合的计算机实现的方法，所述随机产生缺陷组的集合用于确定实际缺陷组是潜在系统性缺陷还是潜在随机缺陷的随机产生缺陷。所述实际缺陷是在晶片上检测的缺陷。具体来说，可在一图形化晶片上检测所述实际缺陷以便能基于设计来分组所述缺陷，如本文中进一步描述的那样。随机产生缺陷组的集合可用以确定实际缺陷组是潜在系统性缺陷还是潜在随机缺陷，如本文中进一步描述的。具体来说，随机产生缺陷组的集合可在用以确定实际缺陷是本文中进一步描述的潜在系统性缺陷还是潜在随机缺陷的方法的实施方案中。
该方法包括横跨与晶片至少一部分的检验区域对应的区域中在不同位置处随机产生缺陷集。例如，可在代表该晶片受检验部分(即管芯的受检验区域乘以受检验的管芯数目)的设计上随机产生缺陷集。以此方式，可采用与检测缺陷实质上相同的缺陷密度产生随机产生缺陷。在一实施方案中，随机产生缺陷集的操作包括使用机率模拟(例如，以某方式为非确定性的模拟，与确定性相反)随机产生缺陷集。例如，可使用任何适当机率模拟方法、系统、算法、技术等(例如，蒙地卡罗(Monte Carlo)模拟)来模拟随机产生的缺陷。以此方式，该随机产生缺陷集可包括真实随机产生的缺陷。
在另一实施方案中，随机产生缺陷集的操作包括在横跨该区域设置为一格栅中的位置处随机产生缺陷。例如，所述缺陷可横跨该区域取向为一规则格栅。在一额外实施方案中，随机产生缺陷集的操作包括横跨该区域在具有实质上均匀分布的位置处的随机产生缺陷。(以一规则格栅定向的随机产生缺陷亦可横跨该区域具有实质上均匀的分布。)在一些此类实施方案中，随机产生缺陷集的操作可包括从检验结果移除通过对晶片上的层进行检验所检测到的实际缺陷，并采用随机产生缺陷取代所述实际缺陷以便随机产生缺陷实质上横跨该区域均匀地分布。检验结果可包括任何适当检验结果(例如KLARF)，而且可采用类似文件格式将随机产生缺陷集储存在不同文件(例如，不同KLARF)中。因此，产生的文件可本质上为该晶片的层上随机缺陷的结果看起来的快照。
图1中示出藉由对晶片上的层的检验产生的检验结果的一个实施例，其可用以随机产生缺陷集。具体来说，图1示出管芯堆叠结果的管芯分布图10，所述管芯堆叠结果是藉由检验晶片的65nm多晶硅层产生的。具体来说，管芯分布图10示出在藉由管芯堆叠彼此覆盖的多晶硅层上的多个管芯中检测到的实际缺陷12的位置。可以任何适当方式产生管芯堆叠结果。管芯映射10的KLARF包括10,000个缺陷。管芯映射10的KLARF是用以藉由下列方式为随机产生缺陷产生另一KLARF：从管芯映射10移除藉由检验所检测到的实际缺陷，并采用随机产生的缺陷取代实际缺陷以便随机产生缺陷横跨该区域实质上均匀地分布。具体来说，管芯分布图10是用以产生图2中所示的管芯映射14，其示出横跨该区域的随机产生缺陷16的位置。随机产生缺陷16包括横跨该晶片的层上管芯的区域、以100缺陷乘以100缺陷的格栅(或二维阵列)设置的10,000个缺陷。
可以如本文中进一步描述的那样基于设计入容器二个KLARF中的缺陷，并且可如本文中进一步描述的那样比较对应组中的实际与随机产生缺陷的数目，以确定每一实际缺陷组包括潜在系统性缺陷还是潜在随机缺陷。以此方式，可以逐个组为基础来比较对实际缺陷及随机产生缺陷的以设计为基础进行分组的结果，以确定实际缺陷组包括潜在系统性缺陷还是潜在随机缺陷。
在另一实施方案中，实行随机产生缺陷集的操作，以便每个组中随机产生缺陷的频率近似等于该设计在横跨该区域的每个组中随机产生缺陷的位置附近的部分的频率。例如，可随机产生所述缺陷，以便随机产生缺陷具有的频率近似等于该设计内的某些结构的随机缺陷的预期频率。尽管随机缺陷率(defectivity)能在晶片间广泛地变化，但是某些结构越频繁地出现在设计中，在所述结构中一般检测到越多的随机缺陷。以此方式，对于该设计以较高频率横跨该晶片出现的部分，可随机产生较多缺陷，因而较佳地接近可在该设计不同部分中的晶片上检测的随机缺陷的数目。这样，随机产生缺陷可展现与设计片段横跨晶片的分布实质上相同的横跨晶片的分布，因而较佳地接近可实际上在该晶片上检测的随机缺陷的分布。
在一些实施方案中，该晶片的至少部分的受检验区域近似等于该晶片上的管芯的受检验区域。以此方式，不必横跨与整个晶片受检验区域相对应的一区域在不同位置处产生随机产生缺陷。相反，可为该晶片的整个受检验区域的仅一部分(例如，该晶片上的一管芯的受检验区域)产生随机产生缺陷，而且基于横跨该晶片的整个受检验区域检测到的实际缺陷的总数目、为其产生随机产生缺陷的整个受检验区域的部分、以及该晶片的整个受检验区域，可如本文中进一步描述的那样归一化每一个所述组中的随机产生缺陷的数目。另外，取代于横跨该晶片随机产生缺陷，可横跨管芯的受检验区域随机产生缺陷集(其等效于横跨晶片进行模拟并接着堆叠所述缺陷)。此外，如本文中进一步描述的，随机产生缺陷计数能被归一化以与检测的缺陷计数匹配。
该方法还包括将随机产生缺陷集入容器(bin)到组，以便该晶片上接近于每个所述组中的随机产生缺陷的位置的设计的部分是实质上相同的。以此方式，随机产生缺陷组的每一个对应于该设计的不同部分，而且每个所述组中随机产生缺陷是定位为接近于该设计的实质上相同部分。这样，可基于设计(例如，设计片段)将随机产生缺陷分成组。可如下列专利申请中描述的那样实行基于设计将随机产生缺陷集入容器到组的操作：由Kulkarni等人提供的共同拥有美国专利申请第11/561,735号，其于2007年7月5日公开为美国专利申请公开案2007/0156379号；以及由Zafar等人提供的第11/561,659号，其于2007年12月13日公开为美国专利申请公开案2007/0288219号，二者于2006年11月20日提出申请，而且二者是全部以引用方式并入本文中。本文中描述的的实施方案可包括这些专利申请中描述的任何方法的任何步骤。
该方法进一步包括确定每个所述组中随机产生缺陷的数目。可将所述组中的随机产生缺陷的数目与对应组中的实际缺陷的数目进行比较以确定对应组中的实际缺陷是潜在系统性缺陷还是潜在随机缺陷。能以任何适当方式确定所述组中的随机产生缺陷的数目(例如，缺陷计数)。依据本文中描述的实施方案的任一个，可比较所述组中随机产生缺陷的数目与对应组中的实际缺陷的数目。另外，依据本文中描述的任一个实施方案，可基于比较的结果来实行所述确定组中的实际缺陷是潜在系统性缺陷还是潜在随机缺陷的操作。
在一个实施方案中，该方法包括产生随机产生缺陷集的帕累托图。此“随机帕累托图”能使用本文中描述的随机产生缺陷的任一个(例如，真实随机产生缺陷或横跨该区域取向为一规则格栅的缺陷)加以构造。例如，如本文中进一步描述的，随机产生缺陷集可基于设计(例如，设计片段)被入容器到不同组，并且可使用入容器的结果为随机产生缺陷的该集而产生帕累托图。这样，所述组的任一个中的缺陷将全部定位成接近于该设计的相同(或实质上相同)部分。因此，随机产生缺陷的帕累托图将示出入容器到不同组的缺陷的数目，每个组对应于该设计的不同部分。
图3中示出这样的帕累托图的一个实施方案。具体来说，如图3中所示，为随机产生缺陷集产生的帕累托图示出沿x轴的GDS图形组ID以及沿y轴的缺陷计数。这样，该帕累托图以图解方式图示入容器到每个不同组的缺陷的数目，每个组对应于该GDS图形的一不同部分。以此方式，藉由将随机产生缺陷集的帕累托图与实际缺陷的帕累托图进行比较，可如本文中进一步描述的那样将随机产生缺陷的数目与对应组中实际缺陷的数目进行比较。具体来说，使用所述帕累托图，具有相同GDS图形组ID并因此为对应组的组中的随机产生缺陷及实际缺陷的数目可以进行比较。
可实行多趟随机产生缺陷集的操作以从受限样本提供总随机分布的统计上更明显的近似值。例如，在一个实施方案中，实行该方法一次以上以确定不同的随机产生缺陷集的额外数目。该方法可实行一次以上以便可单独地随机产生所述不同的随机产生缺陷集。可以相同或不同方式随机产生每一个不同的随机产生缺陷集(例如，依据本文中描述的任一个实施方案)。依据本文中描述的任一个实施方案，可确定不同的随机产生缺陷集的额外数目。可将所述数目及所述额外数目与对应组中实际缺陷的数目进行比较，以确定对应组中的实际缺陷是潜在系统性缺陷还是潜在随机缺陷。依据本文中描述的任一个实施方案，可将所述组中不同的随机产生缺陷集的数目与对应组中的实际缺陷的数目进行比较。另外，基于依据本文中描述的任一个实施方案，可比较不同的随机产生缺陷集的数目来实行确定对应组中的实际缺陷是潜在系统性缺陷还是潜在随机缺陷的操作。在一些此类实施方案中，该方法可包括在统计上组合来自随机产生缺陷的多个集的结果，以确定每一容器的计数的置信区间(confidence interval)。此置信区间能用以指派一给定容器是潜在系统性的可能性，或能用以设定一阈值(例如，将指示若计数大于90％的置信区间，则入容器为潜在系统性的)。以此方式，可在统计上重复随机产生步骤以改良随机产生族群(population)代表实际族群的置信性。
在另一实施方案中，实行该方法一次以上以确定不同的随机产生缺陷集的额外数目，而且该方法包括使用该额外数目来验证随机产生步骤(其中产生第一随机产生缺陷集)。例如，能多次产生随机产生缺陷集(以及随机帕累托图)以验证随机化过程的稳定性。具体来说，该方法可实行一次以上以便可单独地随机产生不同的随机产生缺陷集。在此实施方案中，优选以相同方式随机产生每一个不同的随机产生缺陷集(例如，依据本文中描述的任一个实施方案)。依据本文中描述的任一个实施方案，可确定不同的随机产生缺陷集的额外数目。对随机产生步骤进行验证的操作可包括比较不同的随机产生缺陷集的数目。依据本文中描述的任一个实施方案，能以逐个组为基础来比较所述组中不同的随机产生缺陷集的数目。另外，对随机产生步骤进行验证的操作可包括确定不同的随机产生缺陷集的数目是否是足够类似而被视为在统计上相同。可以任何适当方式实行确定所述数目是否是足够类似而被视为在统计上相同的操作。
以上描述的方法的实施方案可包括本文中描述的任何其他方法的任何其他步骤。另外，可藉由任一个本文中描述的系统来实行以上描述的方法的实施方案。
另一实施方案是关于建立这样的随机产生缺陷组的归一化集的计算机实现的方法，所述归一化集用于确定实际缺陷的对应组是潜在系统性缺陷还是潜在随机缺陷。该方法包括确定在晶片的层上检测到的所有实际缺陷的总数目。总数目中包括的实际缺陷优选不包括公害缺陷(nuisance defect)。具体来说，优选在确定总数目前以任何适当方式从检验结果移除公害缺陷。实际缺陷可包括在图形化晶片的层上检测的缺陷。另外，该方法可以包括或可以不包括如本文中进一步描述的那样检测该晶片的层上实际缺陷的操作。此外，该方法可以包括或可以不包括从检验结果移除公害缺陷的操作(例如，若藉由另一方法检验该晶片，则该方法可包括从检验结果移除公害缺陷，并因此不必藉由本文中描述的方法从检验结果移除公害缺陷)。可以任何适当方式实行确定在该层上检测的全部实际缺陷总数目的操作。
该方法还包括基于在该晶片上检测的全部实际缺陷的总数目来将组中随机产生缺陷的数目归一化为对应组中的实际缺陷的数目。接近于每一个所述组中随机产生缺陷的位置的晶片上设计的部分是实质上相同的。因此，藉由设计(例如，藉由设计片段)来分组随机产生缺陷，而且可基于在该晶片上检测的实际缺陷的总数目来归一化每个所述组中随机产生缺陷的数目。可以任何适当方式实行归一化每个所述组中随机产生缺陷的数目(例如，将每一组中随机产生缺陷的数目乘以某因子以便全部所述组中的随机产生缺陷的总数目近似等于在该晶片上检测的实际缺陷的总数目)。
在该晶片上检测的实际缺陷的总数目可横跨晶片剧烈变化(例如，由于用以制造晶片的一个或更多个工艺中的变化和/或由于晶片本身中的变化)。这样，如本文中进一步描述的，归一化每个所述组中随机产生缺陷的数目的操作可增加能从潜在随机缺陷区分潜在系统性缺陷的精度。另外，基于在任一给定晶片上检测的实际缺陷的总数目来归一化每个所述组中随机产生缺陷的数目的操作会增加随机产生缺陷集的效用(例如，能以相对高的精度将一个随机产生缺陷集用于多个晶片而不管不同晶片的实际缺陷率)。另外，将每个所述组中随机产生缺陷的数目归一化为缺陷密度，这允许数据在用于同一器件的检验工艺配置(recipe)间加以比较。此归一化对监控可能是特别有利。
可将所述组中随机产生缺陷的归一化数目与对应组中实际缺陷的数目进行比较以确定对应的实际缺陷组是潜在系统性缺陷还是潜在随机缺陷。依据本文中描述的任何实施方案，可将所述组中随机产生缺陷的归一化数目与对应组中实际缺陷的数目进行比较。此类比较的结果可用以依据本文中描述的任何实施方案来确定实际缺陷的对应组是潜在系统性缺陷还是潜在随机缺陷。
以上描述的方法的实施方案可包括本文中描述的任何其他方法的任何其他步骤。另外，可藉由本文中描述的系统的任一个来实行以上描述的方法的实施方案。
一额外实施方案是关于确定实际缺陷是潜在系统性缺陷还是潜在随机缺陷的计算机实现的方法。在一晶片上检测实际缺陷。具体来说，如本文中进一步描述的，可在图形化晶片上检测实际缺陷，以便可基于设计来分组所述实际缺陷。本文中描述的所述方法可以包括或可以不包括检测该晶片上的实际缺陷。例如，本文中描述的方法可包括使用任何适当的检验方法、系统和/或技术(例如，藉由以光扫描该晶片、在扫描期间检测从该晶片散射的光、以及使用响应该检测光的输出来检测该晶片上的缺陷)来检验该晶片。或者，本文中描述的方法可包括从另一系统(例如，检验系统)、另一方法(例如，实行以检测该晶片上的缺陷的方法)、储存介质(例如，制造数据库)等获得检验结果。
接近于组中每个实际缺陷以及对应组中每个随机产生缺陷位置的晶片上设计的部分是实质上相同的。具体来说，如本文中进一步描述的，基于接近于每个缺陷的位置的设计的部分，可将实际缺陷及随机产生缺陷入容器到组。以此方式，接近于组中缺陷位置的设计的部分可以是实质上相同的。另外，实际缺陷的不同组对应于设计的不同部分，而且随机产生缺陷的不同组对应于设计的不同部分。
在一个实施方案中，设计的部分对应于设计片段。本文中使用的术语“片段”指设计布局的相对小的部分。例如，术语“片段”能一般定义为缺陷周围的设计中的区域，而且能视为该缺陷的相邻者(neighborhood)。另外，多边形定义该片段内的图形，但是所述多边形能部分延伸至超出该片段。因此，每个组可对应于该设计的一不同部分，而且该设计的不同部分可包括该设计中的不同结构。这样，可基于设计片段将实际缺陷分成组，而且可基于设计片段将随机产生缺陷分成组。以此方式，如本文中进一步描述的，可将对应于相同设计片段分成组的实际及随机产生缺陷的数目进行比较。以类似方式，基于设计并使用缺陷的修补图像(patch image)，可将实际及随机产生缺陷分成组。修补图像可以任何适当方式来获得并可包括任何适当的此类图像。可基于设计(以及设计片段和/或修补图像)将实际及随机产生缺陷分成组，如在Kulkarni等人及Zafar等人提供的上述专利申请中所描述的，所述申请全文以引用方式并入本文中。
在一些实施方案中，在本文中进一步描述的比较步骤前，该方法包括基于在该晶片上检测的实际缺陷的总数目以及随机产生缺陷的总数目来将组中随机产生缺陷数目归一化为组中实际缺陷数目。例如，可在随机帕累托图已归一化为为实际缺陷产生的帕累托图后，实行本文中进一步描述的比较，以考虑随机产生缺陷与实际缺陷的间的总缺陷计数差异。依据本文中描述的任一个实施方案，所述组中随机产生缺陷的数目可归一化为一对应组中实际缺陷的数目。
该方法包括将组中实际缺陷的数目与组中随机产生缺陷数目进行比较。以此方式，该方法可包括将实际缺陷样本与随机缺陷样本进行比较。另外，比较一个组中实际缺陷的数目与对应组中随机产生缺陷的数目。具体来说，彼此对应的实际缺陷及随机产生缺陷组可包括这样的组，所述组包括接近于该设计的相同(或实质上相同)部分的缺陷。以此方式，定位成接近于设计的一个部分的实际缺陷的数目可与定位成接近于该设计的相同(或实质上相同)部分的随机产生缺陷的数目进行比较。这样，可以逐个组为基础并因此以逐个设计为基础来比较实际缺陷与随机产生缺陷的数目。依据本文中描述的任一实施方案，可以逐个组为基础实行比较对应组中所实际缺陷与随机产生缺陷的数目的操作。
在一个实施方案中，该比较步骤包括将为所述实际缺陷产生的帕累托图与为所述随机产生缺陷产生的帕累托图进行比较。以此方式，比较步骤可包括将随机产生缺陷横跨图形组的分布与实际缺陷横跨图形组的分布进行比较。具体来说，该方法可包括将为所述实际检测缺陷产生的设计片段帕累托图(实际帕累托图)与为所述随机产生缺陷产生的设计片段帕累托图(随机帕累托图)进行比较。
图4中示出依据本文中描述的实施方案为实际缺陷产生的帕累托图的一个实施例。具体来说，如图4中所示，为实际缺陷产生的帕累托图示出沿x轴的GDS图形组ID以及沿y轴的缺陷计数。这样，该帕累托图以图解方式图示入容器到每一个不同组的实际缺陷的数目，每个组对应于该GDS图形的一不同部分。因此，该帕累托图图示针对在晶片上检测的实际缺陷实行的以设计为基础的分组的结果。
以此方式，如本文中进一步描述的，藉由比较实际缺陷的帕累托图与随机产生缺陷的帕累托图，可比较组中实际缺陷的数目与对应组中随机产生缺陷的数目。例如，实际缺陷及随机产生缺陷的对应组可以为具有相同GDS图形组ID的组。因此，具有相同GDS图形组ID的实际缺陷及随机产生缺陷组可彼此比较以确定实际缺陷组的任一个是否是潜在系统性缺陷。
图5图示为实际缺陷产生的帕累托图与为随机产生缺陷产生的帕累托图的比较结果的一实施方案。具体来说，如图5中所示，为对应组中实际缺陷及随机产生缺陷的数目的比较而产生的帕累托图示出沿x轴的GDS图形组ID以及沿y轴的实际缺陷及随机产生缺陷两者的缺陷计数。这样，图5中所示的帕累托图以图解方式图示入容器到不同组的实际缺陷及随机产生缺陷的数目，每个组对应于该GDS图形的不同部分。
以此方式，图5中所示的帕累托图示出如何将不同组中实际缺陷的数目与对应组中随机产生缺陷的数目进行比较。以此方式，藉由图5中所示的帕累托图所图示的比较的结果能如本文中进一步描述的那样用以确定实际缺陷的组是潜在系统性缺陷还是潜在随机缺陷。具体来说，入容器到组2、3、4及10的实际缺陷可基于图5的帕累托图中所示的比较结果被确定为潜在系统性缺陷，而入容器到组0、5、7及9的实际缺陷可基于图5的帕累托图中所示的比较结果被确定为潜在随机缺陷。
在另一实施方案中，比较步骤包括确定组中实际缺陷的数目与该组中随机产生缺陷的数目的一比率。可以任何适当方式确定该组中的所述实际缺陷的数目与该组中的所述随机产生缺陷的数目的该比率。另外，该比率可以为相对比率，其亦可以任何适当方式加以确定。以此方式，可确定对应于设计相同(或实质上相同)部分的组中实际缺陷的数目与随机产生缺陷的数目的比率，其提供对应于该设计相同(或实质上相同)部分的实际缺陷与随机产生缺陷的数目之间差异的量度。因此，如本文中进一步描述的，该比率能用以确定实际缺陷组是潜在系统性缺陷还是潜在随机缺陷。
该方法还包括基于该比较步骤的结果确定该组中的实际缺陷是潜在系统性缺陷还是潜在随机缺陷。例如，若组中实际缺陷的数目与一对应组中随机产生缺陷的数目间存在明显差异，则可确定该组中的实际缺陷为潜在系统性缺陷。可在统计上定义明显差异(例如，一明显差异可以为一统计上明显的差异)。例如，几乎所有对应的实际缺陷及随机产生缺陷组可包括不同数目的实际缺陷及随机产生缺陷(例如，由于对所述晶片实行的工艺中的自然可变性和/或由于晶片本身中的自然变化)。因此，该方法可包括确定对应组中实际缺陷及随机产生缺陷的数目间的差异是否是统计上明显差异的，此可以任何适当方式加以实行。
在另一实施例中，组中实际缺陷数目与组中随机产生缺陷数目的比率(其可如以上描述的那样确定)可用以确定该组中的实际缺陷是否很可能为系统性缺陷。例如，若组中实际缺陷数目与组中随机产生缺陷数目的比率是1或统计上接近于1，则可确定该组中的实际缺陷为潜在随机缺陷。然而，若组中实际缺陷数目与组中随机产生缺陷数目的比率是统计上大于1的，则可确定该组中的实际缺陷为潜在系统性缺陷，因为系统性缺陷组可以为具有的实际缺陷计数与随机产生缺陷计数比率相对高的缺陷组。可以任何适当方式实行确定该比率是否是统计上大于1的操作。
用以确定该比率的组中随机产生缺陷数目可以为该组中随机产生缺陷的归一化数目，因为可以管芯为基础产生所述随机产生缺陷，而组中实际缺陷数目可以以晶片为基础(例如，基于横跨该晶片检测的实际缺陷的数目)或基于检验计划(例如，基于在该晶片上检验的区域)。因此，归一化可考虑产生随机产生缺陷而且检测实际缺陷所横跨的不同区域，因而增加确定实际缺陷是否很可能为系统性缺陷的精度。
可如本文中进一步描述的那样实行归一化。显然，若用以确定该比率的组中随机产生缺陷数目是归一化数目，则在确定该比率前实行此归一化。亦可在本文中描述的任何其他比较之前实行此归一化。如本文中进一步描述的，可实行归一化，因为缺陷的总数目可以是不同的。例如，除非随机产生缺陷及实际缺陷具有粗略相同的数目，否则比率1(或每趟的任何固定数目)可用以识别潜在系统性缺陷。在一个这样的实施例中，一随机产生缺陷族群可被产生为具有与实际缺陷族群实质上相同的计数，或者随机产生缺陷的预定族群可归一化为实际缺陷。观察此点的另一方式为基于每一个所述族群的总族群计数来归一化所述容器，以便我们能将其彼此比较。
在一个实施方案中，该确定步骤包括：若组中实际缺陷数目大于组中随机产生缺陷数目，则确定该组中的实际缺陷是潜在系统性缺陷；并且若组中实际缺陷数目并非大于组中随机产生缺陷数目，则确定该组中的实际缺陷是潜在随机缺陷。例如，若实际帕累托图中设计片段组的出现明显高于随机帕累托图中对应的设计片段组，则实际缺陷的设计片段组可入容器为潜在系统性的。此确定中比较的数目可包括绝对缺陷计数或相对缺陷计数。可以此方式识别潜在系统性缺陷，因为系统性缺陷倾向于比仅偶然引起的缺陷更频繁地出现。因此，若任何组中实际缺陷数目明显大于对应组中随机产生缺陷数目，则该组中的实际缺陷很可能为系统性缺陷，而且能藉由本文中描述的实施方案这样加以确定。另外，此类实施方案可包括匹配(或归一化)二个组中的缺陷密度，此可如本文中进一步描述的那样加以实行。此匹配或归一化可能是有利的，因为若存在二个组，即组a及组b，而且组b中缺陷数目是低的(例如，由于较低捕获率)，则组a中缺陷数目始终为足够高以使其为潜在系统性的，即使其可能是潜在随机的。
在另一实施方案中，该确定步骤包括：若组中实际缺陷数目在统计上大于组中随机产生缺陷数目，则确定该组中的实际缺陷是潜在系统性缺陷；并且若组中实际缺陷数目并非在统计上大于组中随机产生缺陷数目，则确定该组中的实际缺陷是潜在随机缺陷。以此方式，该方法可包括在潜在随机与潜在系统性缺陷之间进行统计上的区分。这样，所述方法可包括在统计上识别晶片上设计中图形的边缘(marginality)。具体来说，该方法可包括使用统计边缘，藉由将其与缺陷的随机分布进行比较来识别潜在系统性缺陷。例如，该方法可包括实行对比较结果的统计测试，以确定组中的实际缺陷与对应组中的随机产生缺陷间是否存在明显差异。若存在明显差异，则可确定该组中的实际缺陷为潜在系统性缺陷。此确定中比较的数目可包括绝对缺陷计数或相对缺陷计数。
在一个实施方案中，针对在该晶片上检测的实际缺陷的不同组单独地实行该方法，而且晶片上的设计这样的部分是实质上相同的，所述部分接近于每个不同组中每个实际缺陷的位置。例如，可如本文中进一步描述的那样比较实际及随机帕累托图，而且因为实际及随机帕累托图包括被分入基于设计的组(例如，设计片段组)的缺陷，所以每个所述组中的实际缺陷能藉由比较所述帕累托图而被单独地入容器为很可能包括系统性缺陷或随机缺陷。如本文中进一步描述的，可使用所述帕累托图的比较结果来识别很可能的系统性设计片段组。
在另一实施方案中，针对在该晶片上检测的实际缺陷的所有组单独地实行该方法，而且晶片上的设计这样的部分是实质上相同的，所述部分接近于全部组中每一个组中每个实际缺陷的位置。以此方式，该方法能确定潜在系统性缺陷是否出现在为实际缺陷产生的帕累托图上的任何处。另外，该方法能实质上精确地识别出现在实际帕累托图上任何处的潜在系统性缺陷。例如，帕累托图可包括基于设计入容器的数千个不同缺陷组，但是本文中描述的实施方案能轻易、迅速且实质上精确地确定该数千不同组的每一个很可能包括系统性或随机缺陷。以此方式，该方法并不需要了解在该帕累托图中何处(或该帕累托图中的哪些组)寻找潜在系统性缺陷，因为能测试所有组。
该方法亦可为晶片上的不同区域单独地加以实行。
在另一实施方案中，该方法包括将组中实际缺陷数目与不同组中不同的随机产生缺陷的数目进行比较。设计的这样的部分是实质上相同的，所述部分接近于该组中每一个所述实际缺陷的位置以及该不同组中每一个所述不同随机产生缺陷的位置。单独地产生所述随机产生缺陷以及所述不同随机产生缺陷。在一个这样的实施方案中，确定步骤包括基于将组中实际缺陷数目与组中随机产生缺陷数目以及该组中不同的随机产生缺陷的数目进行比较的结果来确定该组中的实际缺陷是潜在系统性缺陷还是潜在随机缺陷。
以此方式，该方法可包括将实际缺陷组与单独随机产生缺陷的多个组进行比较以确定实际缺陷组包括潜在系统性缺陷还是潜在随机缺陷。可依据本文中描述的任一个实施方案来实行此类比较。例如，可使用帕累托图实行此类比较。图6中示出帕累托图的一个实施方案，该帕累托图示出将为实际缺陷产生的帕累托图与为二个不同的随机产生缺陷集产生的二个帕累托图进行比较的结果。具体来说，如图6中所示，为实际缺陷以及二个不同的单独随机产生缺陷集的数目进行比较产生的帕累托图示出沿x轴的GDS图形组ID，以及沿y轴的实际缺陷和不同的随机产生缺陷集的缺陷计数。这样，该帕累托图以图解方式图示入容器到所述不同组的实际缺陷及单独随机产生缺陷的数目，所述不同组的每一个对应于该GDS图形的不同部分。以此方式，图6中所示的帕累托图示出如何将不同组中实际缺陷数目与对应组中单独随机产生缺陷数目进行比较。
如本文中进一步描述的，藉由图6中所示的帕累托图所图示的比较结果因此能用以确定实际缺陷组是潜在系统性缺陷还是潜在随机缺陷。具体来说，入容器到组2、3、4及10的实际缺陷可基于图6的帕累托图中所示的比较结果被确定为潜在系统性缺陷，而入容器到组0、5、7及9的实际缺陷可基于图6的帕累托图中所示的比较结果被确定为潜在随机缺陷。图5及6的帕累托图中具有相同ID的组对应于设计的相同部分。因此，图6中所示的结果确认图5中所示的结果，因而确认使用随机产生缺陷集来区别在晶片上检测的潜在系统性与潜在随机缺陷的有效性。另外，尽管如以上描述的可将不同组中实际缺陷数目与对应组中不同随机产生缺陷集的数目进行比较，但是不同的随机产生缺陷集的数据可被组合并接着与不同组中实际缺陷的数目进行比较以改良统计。
在一些实施方案中，藉由对晶片上的层的检验来检测实际缺陷，并且对用于晶片上层的检验工艺配置产生(并分组)随机产生缺陷一次(因为不同检验工艺配置可检验该晶片上的不同区域)而且所述随机产生缺陷用于对使用该检验工艺配置在多个晶片的层上检测到的缺陷实行该方法。例如，随机帕累托图能为工艺配置产生一次而且每次使用该检验工艺配置为任一晶片的层实行检验时加以储存并用于比较。依据本文中描述的任何实施方案，可实行每次为任一晶片的层实行检验时所实行的比较(例如，包括诸如随机产生缺陷的归一化步骤)。以此方式，每次使用检验工艺配置检验一晶片并且产生实际缺陷设计片段帕累托图时，可实施该方法。随机帕累托图可如本文中描述的那样产生并如本文中描述的那样使用。
在另一实施方案中，在无需使用者介入的情况下实行该方法。因为不需要使用者介入，所以该方法可以是自动化的。以此方式，可自动地实行该方法。这样，该方法提供确定藉由设计(例如，设计片段)分组的给定缺陷集合本质上是潜在系统性还是潜在随机的自动化方法。
可以若干不同方式使用本文中描述的实施方案。例如，当使用缺陷计数时，使用以设计为基础的入容器操作来进行系统性发现与监控，并不擅长于区分潜在系统性容器与潜在随机容器。一种建议的方法包括使用基于模拟随机缺陷设计的分组(DBG)容器分布来确定哪些容器是潜在系统性的。此方法假定容器间恒定的捕获率，其可以为实质上的限制假定。因此，对容器进行优先级化并确定切割线的更佳方式是合乎期望的。理想地，此类方法对横跨容器的捕获率差异不灵敏。
然而，本文中描述的实施方案可用于系统性发现。在一个这样的实施例中，确定为包括潜在系统性缺陷的容器可从最有可能为系统性的被优先级化为最不可能为系统性的。例如，可藉由本文中进一步描述的比率来对DBG组进行优先级化。在一个这样的实施例中，能基于比率对计数重新制作帕累托图。比率越高，组越可能为潜在系统性的。接着可以优先权的顺序(从最有可能包括系统性缺陷至最不可能包括系统性缺陷)来审查所述容器。
在另一实施例中，本文中描述的实施方案可用于监控。具体来说，本文中描述的实施方案可用于以与潜在随机缺陷分离的方式监控潜在系统性缺陷。若全部或至少一个容器内的系统计数太高，则结果能用以保持用于工程分析的批次(lot)(例如，系统性发现用途的情况)。
在另一实施例中，本文中描述的方法能用于基于设计的分类(DBC)用途的情况。可如由Kulkarni等人及Zafar等人提供的专利申请中所描述的那样实行DBC，所述专利申请以上以引用方式并入本文中。例如，具有实质数目的随机缺陷的晶片批将增加DBC容器中的计数，尤其是横跨晶片具有相对多的区域的容器。因为所有DBC容器的缺陷计数除由于随机成分以外不太可能按比例增加，所以可检查总缺陷族群以确定随机缺陷的最佳配合。接着，基于感兴趣图形(POI)的大小，缺陷密度容器可被确定并与此随机缺陷密度比较。接着能基于随机分布来校正DBC容器计数。
另外，若POI或POI集已知没有系统性缺陷，则在该POI或POI集中检测的缺陷能用作代用品或代用物来测量随机缺陷密度。该随机密度接着可从DBC容器减去并用以优先级化DBG容器。
在一些此类实施例中，将潜在随机缺陷容器与潜在系统性缺陷容器分离的操作可包括设定(setup)为按最普通的DBG容器确定等效面积。按最普通的DBG容器确定等效面积的操作可包括，在工艺配置建立时在检验区域中随机使缺陷降至预定义缺陷密度，实行DBG，而且对于每一容器，滤出相对低计数的容器(若在这些图形上存在系统性信号，则所述图形将易于认出)并基于计数及预定义缺陷密度来确定该容器的等效面积。例如，容器1的等效面积EA1可确定为(容器1计数)/(缺陷密度)。可采用工艺配置来储存等效面积信息及“种子(seed)”片段。
设定亦可包括选择一DBC容器来监控随机缺陷。例如，可选择一个或更多个不太可能具有任何系统性缺陷(例如，空白片段或简单图形)的感兴趣图形。这些DBC容器能用以监控随机缺陷。可从模拟的数据确定图形的有效区域。例如，可确定用于覆盖延伸界定框(extending bounding box，EBB)的图形区域加上边界。可为标记随机监控设计实施例，并且有效区域(EAr)可与DBC设计实施例一起储存。
将潜在随机缺陷容器与潜在系统性缺陷容器分离的操作亦可包括使用DBC来估计WPP期间的随机缺陷密度。例如，使用DBC来估计随机缺陷密度的操作可包括从此容器检验到的缺陷计数以及面积估计随机缺陷密度。若存在随机缺陷偏移(excursion)，则其由监控器加以检测。监控器计数可用以估计随机缺陷密度DDr＝(检验Binr计数)/EAr)。另外，可对多个监控器求平均。
将潜在随机缺陷容器与潜在系统性缺陷容器分离的操作亦可包括校正DBC容器计数。例如，若存在随机缺陷偏移，则其由监控器加以检测。这样，监控器计数可用以确定随机缺陷密度。对于每一DBC容器，可基于POI区域加上EBB(例如，DDn＝(Binn计数)/(EAn))将计数转换为缺陷密度。对于每一DBC容器，可减去估计的随机缺陷密度，以估计用于监控的真实系统性计数(例如，(Binn计数)sys＝(DDn-DDr)*(EAn))。大于约0的系统性容器计数是潜在系统性的。系统性容器计数越高，该容器越可能具有系统性问题。
将潜在随机缺陷容器与潜在系统性缺陷容器分离的操作可进一步包括校正DBG容器计数。例如，对于每一DBG容器，可使用等效面积将计数转换为缺陷密度(例如，DDn＝(Binn计数)/(EAn))。接着可减去估计的随机缺陷密度(基于EBB的区域)。结果是推测的系统性缺陷计数(例如，(Binn计数)sys＝(DDn-DDr)*(EAn))。大于约0的系统性容器计数是潜在系统性的。系统性容器计数越高，该容器越可能具有系统性问题。
此类方法的一明显优点是藉由使用DBC监控器，亦能监控随机缺陷分布的捕获率，而且假定其在监控器上为真实随机的，我们能精确地减去这些随机缺陷。具体来说，随机缺陷校正基于测量的随机缺陷捕获率。更佳的是假定随机缺陷捕获率为恒定的，而非捕获率在组之间是恒定的。捕获率仍可藉由图形密度而变化。因为组平均来说具有不同图形密度，所以仍可存在某固有错误。若监控的是跨越各种图形密度的DBC容器，而且采用内插DDr来校正容器，则补偿是可能的。此外，基于随机监控器计数，自动系统性阈值有利地为动态的。
在一个实施方案中，该方法的结果(例如，入容器的潜在系统性缺陷)可用于分析。该分析可包括任何适当分析(例如，对工艺和/或晶片的分析)。
本文中描述的全部方法可包括将所述方法实施方案的一个或更多个步骤的结果储存在一储存介质中。所述结果可包括本文中描述的任一结果并可以本领域中已知的任何方式加以储存。该储存介质可包括本文中描述的任一储存介质或本领域中已知的任何其他适当储存介质。在所述结果已被储存的后，所述结果可在该储存介质中被本文中描述的方法或系统实施方案的任一个访问并使用，被格式化以显示给用户，被另一软件模块、方法或系统等使用。例如，在以上描述的方法建立随机产生缺陷组的集合之后，该方法可包括将关于所述随机产生缺陷组的集合的信息储存在储存介质中。另外，本文中描述的实施方案的结果或输出可由一检验系统加以储存并访问，以便检验系统能使用所述结果(例如，随机产生缺陷集的帕累托图)来区别在晶片的层上检测的潜在系统性及潜在随机缺陷。此外，可“永久地”、“半永久地”、临时地或在某时间周期内储存所述结果。例如，储存介质可以为随机访问存储器(RAM)，而且所述结果并非必须无限期地保留在该储存介质中。
以上描述的方法的每一个实施方案可包括本文中描述的任何其他方法的任何其他步骤。另外，可藉由本文中描述的系统的任一个来实行以上描述的方法的每一个实施方案。
本文中描述的实施方案提供优于其他用于确定缺陷是潜在系统性缺陷还是潜在随机缺陷的方法的若干优点。例如，使用本文中描述的实施方案来识别潜在系统性及潜在随机缺陷的操作能在无需使用者介入及判断的情况下实行。具体来说，不需要使用者介入，因此整个程序能有利地被自动化(尽管使用者可审查被识别为潜在系统性及潜在随机的缺陷以确定哪些缺陷实际是系统性和/或随机缺陷)。另外，本文中描述的实施方案具有高于目前用于区分潜在系统性缺陷与潜在随机缺陷的方法的精度。此外，所述方法能更精确地确定潜在系统性缺陷是否出现在实际缺陷帕累托图上的任何处。因此，本文中描述的实施方案能提供识别潜在系统性缺陷的精度及自动化。
另一实施方案是关于这样的计算机可读介质，其包括可在计算机系统上执行以实行本文中描述的一个或更多个计算机实现的方法的程序指令。图7中示出此计算机可读介质的一个实施方案。具体来说，计算机可读介质18包括可在计算机系统22上执行以实行本文中描述的一个或更多个计算机实现的方法的程序指令20。另外，藉由所述程序指令在该计算机系统上执行的计算机实现的方法可包括本文中描述的任何方法的任何步骤。
可在计算机可读介质18上传输或储存实施诸如本文中描述方法的程序指令20。该计算机可读介质可以为传输介质，例如线路、电缆或无线传输链路。该计算机可读介质亦可以为储存介质，例如只读存储器、随机访问存储器、磁或光盘或磁带。
计算机系统22可采用各种形式，包括个人计算机系统、大型计算机系统、工作站、图像计算机、并行处理器，或本领域中已知的任何其他设备。一般地，术语“计算机系统”可广义地定义为包含具有一个或更多个处理器的任何设备，其执行来自一存储器介质的指令。
额外的实施方案关于被配置来实行本文中描述的一个或更多个实施方案的系统。该系统可包括被配置来检测晶片上实际缺陷的检验系统。图7中示出此系统的一个实施方案。例如，如图7中所示，该系统包括检验系统24。检验系统24被配置来检测晶片26上的实际缺陷。
在一个实施方案中，检验系统24包括光源28。光源28可包括本领域中已知的任何适当光源。光源28可被配置来将光引导至分束器30。分束器30可被配置为将来自光源28的光以基本上垂直的入射角引导至晶片26。分束器30可包括本领域中已知的任何适当光学部件。
从晶片26反射的光可穿过分束器30至检测器32。检测器32可包括本领域中已知的任何适当检测器。检测器32产生的输出可用以检测晶片26上的实际缺陷。例如，计算机系统34可被配置为使用由该检测器产生的输出来检测晶片26上的实际缺陷。该计算机系统可使用本领域中已知的任何方法和/或算法来检测该晶片上的实际缺陷。该计算机系统可以任何适当方式(例如，藉由图7中所示的虚线所指示的一个或更多个传输介质，其可包括本领域中已知的任何适当传输介质)耦合至该检测器，以便该计算机系统能接收藉由该检测器产生的输出。此外，若该检验系统包括一个以上检测器(未示出)，则如以上描述的，该计算机系统可耦合至每一检测器。可如本文中描述的进一步配置计算机系统34。在检验期间，可将晶片26布置在台36上。台36可包括本领域中已知的任何适当的机械和/或机器人组件。图7中所示的检验系统亦可包括本领域中已知的任何适当部件(未示出)。
如图7中所示，该检验系统被配置来检测从该晶片镜面反射的光。以此方式，将图7中所示的该检验系统配置为BF检验系统。然而，可由经配置为暗视野(DF)检验系统、边缘对比度(EC)检验系统、孔径模式检验系统、或本领域中已知的任何其他光学检验系统的检验系统取代该检验系统。另外，该检验系统可被配置来实行一个或更多个检验模式。例如，图7中所示的检验系统可被配置来藉由改变光引导至晶片的入射角和/或从晶片收集光的角度来实行DF检验。在另一实施例中，可配置图7中所示的检验系统，以便诸如孔径的一个或更多个光学部件(未示出)可定位在照明路径和收集路径中，以致该检验系统能实行EC模式检验和/或孔径模式检验。
应注意在本文中提供图7是用以一般性地图示可包括在本文描述的系统实施方案中的检验系统的配置。显然，本文中描述的该检验系统配置可加以改变以优化检验系统的性能，这通常在设计商用检验系统时加以实行。另外，本文中描述的系统可使用现有检验系统加以实施(例如，藉由添加本文中描述的功能至一现有检验系统)，该现有检验系统如可以商业方式从加州圣荷西市KLA-Tencor公司购得的Puma 9000及9100系列工具。对于一些此类系统，本文中描述的方法可被提供为该系统的可选功能性(例如，除该系统的其他功能性以外)。或者，本文中描述的系统可“从头开始”设计以提供一全新的系统。
在另一实施方案中，图7中所示的光学检验系统可由电子束检验系统取代。可包括在图7的系统中的商用电子束检验系统的实施例包括来自KLA-Tencor公司的eS25、eS30以及eS31系统。
计算机系统22和/或计算机系统34可被配置来实行本文中描述的一个或更多个计算机实现的方法实施方案(例如，使用由计算机系统34产生的检验结果)。在包括该检验系统的系统的实施方案中，计算机系统22可以本领域已知的任何方式耦合至该检验系统。例如，计算机系统22可耦合至检验系统24的计算机系统34，从而该计算机系统能接收由计算机系统34产生的检验结果。另外，计算机系统22可接收该检测器或计算机系统34的任何其他输出，例如图像数据及信号。
可将以上描述的计算机系统22配置为一独立系统，其并不形成处理、检验、测量、审查或其他工具的部分。在这样的实施方案中，计算机系统22可被配置为藉由可包括“有线”和/或“无线”部分的传输介质从其他系统接收和/或获得数据或信息(例如，来自一检验系统的检验结果)。以此方式，该传输介质可用作该计算机系统与其他系统之间的数据链路。另外，计算机系统22可经由传输介质发送数据至另一系统。此类数据可包括(例如)待用于检验系统的一个或更多个参数，所述检验系统检验由该计算机系统确定的额外晶片的层。或者，计算机系统22可形成该检验系统的部分。在一些此类实施方案中，该系统可包括图7中所示计算机系统中的仅一个，其被配置来实行缺陷检测以及本文中描述的一个或更多个实施方案。
可如本文中描述的那样进一步配置图7中所示的系统的实施方案。另外，该系统可被配置来实行本文中描述的方法任一个实施方案的任何步骤。
在查看了该描述后，本领域技术人员将清楚本发明各个方面的进一步的修改及替代性实施方案。例如，提供了用于确定实际缺陷是潜在系统性缺陷还是潜在随机缺陷的计算机实现的方法。因此，此描述应被视为仅为图示说明性的，而且是用于教导本领域技术人员实行本发明的一般方式的目的。应了解本文中所示并描述的本发明的形式是视为当前较佳的实施方案。部件及材料可代替本文中图示并描述的部件及材料，可倒转零件及过程，而且可独立地利用本发明的某些特征，本领域技术人员在得益于本发明的此描述后将明白所有这些内容。可在本文中描述的部件中进行改变，而不偏离如所附权利要求书中描述的本发明的精神及范畴。

Claims (21)

1.一种用于确定实际缺陷是潜在系统性缺陷还是潜在随机缺陷的计算机实现的方法，所述方法包括：
将组中的实际缺陷数目与组中的随机产生缺陷数目进行比较，其中所述实际缺陷是在晶片上检测到的，并且其中所述晶片上与所述组中每一个所述实际缺陷以及所述组中每一个所述随机产生缺陷的位置接近的设计的部分是实质上相同的；以及
基于所述比较的结果确定所述组中的所述实际缺陷是潜在系统性缺陷还是潜在随机缺陷，其中所述确定操作包括：若所述组中的所述实际缺陷的所述数目大于所述组中的所述随机产生缺陷的所述数目，则确定所述组中的所述实际缺陷是潜在系统性缺陷；并且若所述组中的所述实际缺陷的所述数目并非大于所述组中的所述随机产生缺陷的所述数目，则确定所述组中的所述实际缺陷是潜在随机缺陷。
2.如权利要求1的方法，其中所述比较操作包括将为所述实际缺陷产生的帕累托图与为所述随机产生缺陷产生的帕累托图进行比较。
3.如权利要求1的方法，其中所述比较操作包括确定所述组中所述实际缺陷的所述数目与所述组中所述随机产生缺陷的所述数目的比率。
4.如权利要求1的方法，其中所述设计的所述部分对应于设计片段。
5.如权利要求1的方法，其中对在所述晶片上检测到的不同实际缺陷组单独地实行所述方法，而且其中所述晶片上与每一个所述不同组中每一个所述实际缺陷的位置接近的所述设计的部分是实质上相同的。
6.如权利要求1的方法，其中对在所述晶片上检测到的所有实际缺陷组单独地实行所述方法，而且其中所述晶片上与每一个所述所有组中的每一个所述实际缺陷的位置接近的所述设计的部分是实质上相同的。
7.如权利要求1的方法，其中所述方法是在无需使用者介入的情况下实行的。
8.如权利要求1的方法，其中藉由对所述晶片上的层的检验来检测所述实际缺陷，并且其中所述随机产生缺陷对用于所述晶片上的所述层的检验工艺配置产生一次，而且用于对于使用所述检验工艺配置在多个晶片的所述层上检测到的缺陷实行所述方法。
9.如权利要求1的方法，其中所述确定操作进一步包括：若所述组中的所述实际缺陷的所述数目在统计上大于所述组中的所述随机产生缺陷的所述数目，则确定所述组中的所述实际缺陷是潜在系统性缺陷；并且若所述组中的所述实际缺陷的所述数目并非在统计上大于所述组中的所述随机产生缺陷的所述数目，则确定所述组中的所述实际缺陷是潜在随机缺陷。
10.如权利要求1的方法，其中，在所述比较之前，所述方法进一步包括：基于在所述晶片上检测的所述实际缺陷的总数目以及所述随机产生缺陷的总数目，将所述组中的所述随机产生缺陷的所述数目归一化为所述组中的所述实际缺陷的所述数目。
11.如权利要求1的方法，还包括：将所述组中的所述实际缺陷的所述数目与不同组中的不同随机产生缺陷的数目进行比较，其中与所述组中的每一个所述实际缺陷的所述位置以及所述不同组中的每一个所述不同随机产生缺陷的位置接近的所述设计的部分是实质上相同的，其中所述随机产生缺陷及所述不同随机产生缺陷是单独产生的，而且其中所述确定操作包括基于将所述组中的所述实际缺陷的所述数目与所述组中的所述随机产生缺陷的所述数目以及所述组中的所述不同随机产生缺陷的所述数目进行比较的所述结果来确定所述组中的所述实际缺陷是潜在系统性缺陷还是潜在随机缺陷。
12.一种用于建立随机产生缺陷组的集合以供用于确定实际缺陷组是潜在系统性缺陷还是潜在随机缺陷的计算机实现的方法，所述方法包括：
横跨与晶片至少部分的受检验区域对应的区域在不同位置处随机产生缺陷集；
将所述随机产生缺陷集入容器到组，从而所述晶片上与每个所述组中所述随机产生缺陷的位置接近的设计的部分是实质上相同的；以及
确定每个所述组中所述随机产生缺陷的数目，其中可以将所述组中的所述随机产生缺陷的所述数目与对应组中的实际缺陷的数目进行比较，以确定所述对应组中的所述实际缺陷是潜在系统性缺陷还是潜在随机缺陷，其中所述确定操作包括：若所述组中的所述实际缺陷的所述数目大于所述组中的所述随机产生缺陷的所述数目，则确定所述组中的所述实际缺陷是潜在系统性缺陷；并且若所述组中的所述实际缺陷的所述数目并非大于所述组中的所述随机产生缺陷的所述数目，则确定所述组中的所述实际缺陷是潜在随机缺陷。
13.如权利要求12的方法，其中所述方法被实行一次以上以确定不同的随机产生缺陷集的额外数目，而且其中可以将所述数目及所述额外数目与所述对应组中的所述实际缺陷的所述数目进行比较，以确定所述对应组中的所述实际缺陷是潜在系统性缺陷还是潜在随机缺陷。
14.如权利要求12的方法，其中所述方法被实行一次以上以确定不同的随机产生缺陷集的额外数目，而且其中所述方法还包括使用所述额外数目验证所述随机产生操作。
15.如权利要求12的方法，其中随机产生所述缺陷集的操作包括使用机率模拟来随机产生所述缺陷集。
16.如权利要求12的方法，其中随机产生所述缺陷集的操作包括横跨所述区域在设置为格栅的位置处随机产生所述缺陷。
17.如权利要求12的方法，其中随机产生所述缺陷集的操作包括横跨所述区域在具有实质上均匀的分布的位置处随机产生所述缺陷。
18.如权利要求12的方法，其中随机产生所述缺陷集的操作是这样进行的，即使得每个所述组中所述随机产生缺陷的频率近似等于横跨所述区域与每个所述组中所述随机产生缺陷的所述位置接近的所述设计的所述部分的频率。
19.如权利要求12的方法，其中所述晶片的至少所述部分的所述受检验区域近似等于所述晶片上管芯的受检验区域。
20.如权利要求12的方法，还包括为所述随机产生缺陷集产生帕累托图，其中藉由将所述随机产生缺陷的所述集的所述帕累托图与所述实际缺陷的帕累托图进行比较，可以将所述随机产生缺陷的所述数目与所述对应组中的所述实际缺陷的所述数目进行比较。
21.一种用于建立随机产生缺陷组的归一化集以供用于确定对应的实际缺陷组是潜在系统性缺陷还是潜在随机缺陷的计算机实现的方法，所述方法包括：
确定在晶片的层上检测的所有实际缺陷的总数目；以及
基于在所述晶片上检测的所述全部实际缺陷的所述总数目，将组中的随机产生缺陷的数目归一化为对应组中的所述实际缺陷的数目，其中所述晶片上与每个所述组中所述随机产生缺陷的位置接近的设计的部分是实质上相同的，而且其中可以将所述组中的所述随机产生缺陷的所述归一化数目与所述对应组中的所述实际缺陷的数目进行比较以确定所述对应的实际缺陷组是潜在系统性缺陷还是潜在随机缺陷，其中所述确定操作包括：若所述组中的所述实际缺陷的所述数目大于所述组中的所述随机产生缺陷的所述数目，则确定所述组中的所述实际缺陷是潜在系统性缺陷；并且若所述组中的所述实际缺陷的所述数目并非大于所述组中的所述随机产生缺陷的所述数目，则确定所述组中的所述实际缺陷是潜在随机缺陷。
CN2008801035763A 2007-08-20 2008-08-20 确定实际缺陷是潜在系统性缺陷还是潜在随机缺陷的计算机实现的方法 Active CN101785009B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US95682307P 2007-08-20 2007-08-20
US60/956,823 2007-08-20
PCT/US2008/073706 WO2009026358A1 (en) 2007-08-20 2008-08-20 Computer-implemented methods for determining if actual defects are potentially systematic defects or potentially random defects

Publications (2)

Publication Number Publication Date
CN101785009A CN101785009A (zh) 2010-07-21
CN101785009B true CN101785009B (zh) 2012-10-10

Family

ID=40378614

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801035763A Active CN101785009B (zh) 2007-08-20 2008-08-20 确定实际缺陷是潜在系统性缺陷还是潜在随机缺陷的计算机实现的方法

Country Status (6)

Country Link
US (1) US7975245B2 (zh)
JP (1) JP5425779B2 (zh)
KR (1) KR101448971B1 (zh)
CN (1) CN101785009B (zh)
TW (1) TWI469235B (zh)
WO (1) WO2009026358A1 (zh)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7676077B2 (en) 2005-11-18 2010-03-09 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
US8041103B2 (en) * 2005-11-18 2011-10-18 Kla-Tencor Technologies Corp. Methods and systems for determining a position of inspection data in design data space
US7570796B2 (en) 2005-11-18 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
US7877722B2 (en) 2006-12-19 2011-01-25 Kla-Tencor Corp. Systems and methods for creating inspection recipes
US8194968B2 (en) * 2007-01-05 2012-06-05 Kla-Tencor Corp. Methods and systems for using electrical information for a device being fabricated on a wafer to perform one or more defect-related functions
US7796804B2 (en) 2007-07-20 2010-09-14 Kla-Tencor Corp. Methods for generating a standard reference die for use in a die to standard reference die inspection and methods for inspecting a wafer
EP2255307A1 (en) * 2008-02-21 2010-12-01 Mentor Graphics Corporation Identifying the cause of a yield excursion through the statistical analysis of scan diagnosis results
US8139844B2 (en) * 2008-04-14 2012-03-20 Kla-Tencor Corp. Methods and systems for determining a defect criticality index for defects on wafers
KR101623747B1 (ko) 2008-07-28 2016-05-26 케이엘에이-텐코어 코오포레이션 웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하기 위한 컴퓨터-구현 방법들, 컴퓨터-판독 가능 매체, 및 시스템들
JP2010133929A (ja) * 2008-10-28 2010-06-17 Toshiba Corp 欠陥解析装置，および欠陥解析方法
US8775101B2 (en) 2009-02-13 2014-07-08 Kla-Tencor Corp. Detecting defects on a wafer
US8204297B1 (en) 2009-02-27 2012-06-19 Kla-Tencor Corp. Methods and systems for classifying defects detected on a reticle
US8112241B2 (en) * 2009-03-13 2012-02-07 Kla-Tencor Corp. Methods and systems for generating an inspection process for a wafer
TWI400652B (zh) * 2009-06-11 2013-07-01 Insyde Software Corp Dual operating system parallel processing methods, recording media and computer program products
US8781781B2 (en) 2010-07-30 2014-07-15 Kla-Tencor Corp. Dynamic care areas
US8594963B2 (en) * 2010-09-01 2013-11-26 Macronix International Co., Ltd. In-line inspection yield prediction system
JP2012155179A (ja) * 2011-01-27 2012-08-16 Toshiba Corp 欠陥検査支援装置、欠陥検査支援方法
US8656323B2 (en) * 2011-02-22 2014-02-18 Kla-Tencor Corporation Based device risk assessment
US9170211B2 (en) 2011-03-25 2015-10-27 Kla-Tencor Corp. Design-based inspection using repeating structures
US8930782B2 (en) * 2011-05-16 2015-01-06 Mentor Graphics Corporation Root cause distribution determination based on layout aware scan diagnosis results
US8669523B2 (en) * 2011-05-25 2014-03-11 Kla-Tencor Corporation Contour-based defect detection using an inspection apparatus
US20120316855A1 (en) * 2011-06-08 2012-12-13 Kla-Tencor Corporation Using Three-Dimensional Representations for Defect-Related Applications
US9087367B2 (en) 2011-09-13 2015-07-21 Kla-Tencor Corp. Determining design coordinates for wafer defects
EP2761272A4 (en) * 2011-09-27 2015-07-29 Kla Tencor Corp THIN-LAYER IDENTIFICATION AND ERROR DETECTION WITH HIGH THROUGHPUT
US9277186B2 (en) * 2012-01-18 2016-03-01 Kla-Tencor Corp. Generating a wafer inspection process using bit failures and virtual inspection
US8831334B2 (en) 2012-01-20 2014-09-09 Kla-Tencor Corp. Segmentation for wafer inspection
US8718353B2 (en) * 2012-03-08 2014-05-06 Kla-Tencor Corporation Reticle defect inspection with systematic defect filter
US8826200B2 (en) 2012-05-25 2014-09-02 Kla-Tencor Corp. Alteration for wafer inspection
US9189844B2 (en) 2012-10-15 2015-11-17 Kla-Tencor Corp. Detecting defects on a wafer using defect-specific information
US9057965B2 (en) * 2012-12-03 2015-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method of generating a set of defect candidates for wafer
US9053527B2 (en) 2013-01-02 2015-06-09 Kla-Tencor Corp. Detecting defects on a wafer
US9134254B2 (en) 2013-01-07 2015-09-15 Kla-Tencor Corp. Determining a position of inspection system output in design data space
US9311698B2 (en) 2013-01-09 2016-04-12 Kla-Tencor Corp. Detecting defects on a wafer using template image matching
US9202763B2 (en) 2013-01-16 2015-12-01 Kabushiki Kaisha Toshiba Defect pattern evaluation method, defect pattern evaluation apparatus, and recording media
WO2014149197A1 (en) 2013-02-01 2014-09-25 Kla-Tencor Corporation Detecting defects on a wafer using defect-specific and multi-channel information
US9865512B2 (en) * 2013-04-08 2018-01-09 Kla-Tencor Corp. Dynamic design attributes for wafer inspection
US9310320B2 (en) 2013-04-15 2016-04-12 Kla-Tencor Corp. Based sampling and binning for yield critical defects
US9142014B2 (en) * 2013-05-30 2015-09-22 Dmo Systems Limited System and method for identifying systematic defects in wafer inspection using hierarchical grouping and filtering
CN103279409A (zh) * 2013-06-03 2013-09-04 上海华力微电子有限公司 比特失效模式统计方法及装置
US9292652B2 (en) * 2014-05-06 2016-03-22 International Business Machines Corporation Generic design rule checking (DRC) test case extraction
US9400865B2 (en) * 2014-06-13 2016-07-26 Kla-Tencor Corp. Extracting comprehensive design guidance for in-line process control tools and methods
US9767548B2 (en) * 2015-04-24 2017-09-19 Kla-Tencor Corp. Outlier detection on pattern of interest image populations
US10346740B2 (en) * 2016-06-01 2019-07-09 Kla-Tencor Corp. Systems and methods incorporating a neural network and a forward physical model for semiconductor applications
CN107688527B (zh) * 2016-08-05 2020-08-07 华为技术有限公司 缺陷显示方法及装置
KR102599657B1 (ko) * 2016-08-17 2023-11-08 삼성전자주식회사 반도체 웨이퍼 검사 방법 및 시스템, 및 이를 이용한 반도체 소자의 제조 방법
US10190991B2 (en) * 2016-11-03 2019-01-29 Applied Materials Israel Ltd. Method for adaptive sampling in examining an object and system thereof
US10133838B2 (en) * 2017-01-30 2018-11-20 Dongfang Jingyuan Electron Limited Guided defect detection of integrated circuits
US10262408B2 (en) * 2017-04-12 2019-04-16 Kla-Tencor Corporation System, method and computer program product for systematic and stochastic characterization of pattern defects identified from a semiconductor wafer
US10620135B2 (en) 2017-07-19 2020-04-14 Kla-Tencor Corp. Identifying a source of nuisance defects on a wafer
US10460434B2 (en) 2017-08-22 2019-10-29 Applied Materials Israel Ltd. Method of defect detection and system thereof
US10818001B2 (en) 2018-09-07 2020-10-27 Kla-Tencor Corporation Using stochastic failure metrics in semiconductor manufacturing
US11600505B2 (en) * 2018-10-31 2023-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Systems and methods for systematic physical failure analysis (PFA) fault localization
US11475556B2 (en) * 2019-05-30 2022-10-18 Bruker Nano, Inc. Method and apparatus for rapidly classifying defects in subcomponents of manufactured component

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1790314A (zh) * 2004-12-13 2006-06-21 台湾积体电路制造股份有限公司 产品良率分析系统及方法

Family Cites Families (310)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3495269A (en) 1966-12-19 1970-02-10 Xerox Corp Electrographic recording method and apparatus with inert gaseous discharge ionization and acceleration gaps
US3496352A (en) 1967-06-05 1970-02-17 Xerox Corp Self-cleaning corona generating apparatus
US3909602A (en) 1973-09-27 1975-09-30 California Inst Of Techn Automatic visual inspection system for microelectronics
US4015203A (en) 1975-12-31 1977-03-29 International Business Machines Corporation Contactless LSI junction leakage testing method
US4247203A (en) 1978-04-03 1981-01-27 Kla Instrument Corporation Automatic photomask inspection system and apparatus
US4347001A (en) 1978-04-03 1982-08-31 Kla Instruments Corporation Automatic photomask inspection system and apparatus
FR2473789A1 (fr) 1980-01-09 1981-07-17 Ibm France Procedes et structures de test pour circuits integres a semi-conducteurs permettant la determination electrique de certaines tolerances lors des etapes photolithographiques.
US4378159A (en) 1981-03-30 1983-03-29 Tencor Instruments Scanning contaminant and defect detector
US4448532A (en) 1981-03-31 1984-05-15 Kla Instruments Corporation Automatic photomask inspection method and system
US4926489A (en) 1983-03-11 1990-05-15 Kla Instruments Corporation Reticle inspection system
US4579455A (en) 1983-05-09 1986-04-01 Kla Instruments Corporation Photomask inspection apparatus and method with improved defect detection
US4532650A (en) 1983-05-12 1985-07-30 Kla Instruments Corporation Photomask inspection apparatus and method using corner comparator defect detection algorithm
US4555798A (en) 1983-06-20 1985-11-26 Kla Instruments Corporation Automatic system and method for inspecting hole quality
US4578810A (en) 1983-08-08 1986-03-25 Itek Corporation System for printed circuit board defect detection
JPS6062122A (ja) 1983-09-16 1985-04-10 Fujitsu Ltd マスクパターンの露光方法
US4599558A (en) 1983-12-14 1986-07-08 Ibm Photovoltaic imaging for large area semiconductors
US4595289A (en) 1984-01-25 1986-06-17 At&T Bell Laboratories Inspection system utilizing dark-field illumination
JPS60263807A (ja) 1984-06-12 1985-12-27 Dainippon Screen Mfg Co Ltd プリント配線板のパタ−ン欠陥検査装置
US4633504A (en) 1984-06-28 1986-12-30 Kla Instruments Corporation Automatic photomask inspection system having image enhancement means
US4817123A (en) 1984-09-21 1989-03-28 Picker International Digital radiography detector resolution improvement
US4734721A (en) 1985-10-04 1988-03-29 Markem Corporation Electrostatic printer utilizing dehumidified air
US4641967A (en) 1985-10-11 1987-02-10 Tencor Instruments Particle position correlator and correlation method for a surface scanner
US4928313A (en) 1985-10-25 1990-05-22 Synthetic Vision Systems, Inc. Method and system for automatically visually inspecting an article
US5046109A (en) 1986-03-12 1991-09-03 Nikon Corporation Pattern inspection apparatus
US4814829A (en) 1986-06-12 1989-03-21 Canon Kabushiki Kaisha Projection exposure apparatus
US4805123B1 (en) 1986-07-14 1998-10-13 Kla Instr Corp Automatic photomask and reticle inspection method and apparatus including improved defect detector and alignment sub-systems
US4758094A (en) 1987-05-15 1988-07-19 Kla Instruments Corp. Process and apparatus for in-situ qualification of master patterns used in patterning systems
US4766324A (en) 1987-08-07 1988-08-23 Tencor Instruments Particle detection method including comparison between sequential scans
US4812756A (en) 1987-08-26 1989-03-14 International Business Machines Corporation Contactless technique for semicondutor wafer testing
US4845558A (en) 1987-12-03 1989-07-04 Kla Instruments Corporation Method and apparatus for detecting defects in repeated microminiature patterns
US4877326A (en) 1988-02-19 1989-10-31 Kla Instruments Corporation Method and apparatus for optical inspection of substrates
US5054097A (en) 1988-11-23 1991-10-01 Schlumberger Technologies, Inc. Methods and apparatus for alignment of images
US5155336A (en) 1990-01-19 1992-10-13 Applied Materials, Inc. Rapid thermal heating apparatus and method
US5124927A (en) 1990-03-02 1992-06-23 International Business Machines Corp. Latent-image control of lithography tools
JP3707172B2 (ja) 1996-01-24 2005-10-19 富士ゼロックス株式会社 画像読取装置
US5189481A (en) 1991-07-26 1993-02-23 Tencor Instruments Particle detector for rough surfaces
US5563702A (en) 1991-08-22 1996-10-08 Kla Instruments Corporation Automated photomask inspection apparatus and method
DE69208413T2 (de) 1991-08-22 1996-11-14 Kla Instr Corp Gerät zur automatischen Prüfung von Photomaske
ATE255902T1 (de) 1992-03-09 2003-12-15 San Diego Regional Cancer Ct Ein anti-idiotypischer antikörper und seine verwendung in der diagnose und therapie von hiv- verwandten krankheiten
US6205259B1 (en) 1992-04-09 2001-03-20 Olympus Optical Co., Ltd. Image processing apparatus
JP2667940B2 (ja) 1992-04-27 1997-10-27 三菱電機株式会社 マスク検査方法およびマスク検出装置
JP3730263B2 (ja) 1992-05-27 2005-12-21 ケーエルエー・インストルメンツ・コーポレーション 荷電粒子ビームを用いた自動基板検査の装置及び方法
JP3212389B2 (ja) 1992-10-26 2001-09-25 株式会社キリンテクノシステム 固体上の異物検査方法
KR100300618B1 (ko) 1992-12-25 2001-11-22 오노 시게오 노광방법,노광장치,및그장치를사용하는디바이스제조방법
US5448053A (en) 1993-03-01 1995-09-05 Rhoads; Geoffrey B. Method and apparatus for wide field distortion-compensated imaging
US5355212A (en) 1993-07-19 1994-10-11 Tencor Instruments Process for inspecting patterned wafers
US5453844A (en) 1993-07-21 1995-09-26 The University Of Rochester Image data coding and compression system utilizing controlled blurring
US5497381A (en) * 1993-10-15 1996-03-05 Analog Devices, Inc. Bitstream defect analysis method for integrated circuits
US5544256A (en) 1993-10-22 1996-08-06 International Business Machines Corporation Automated defect classification system
US5500607A (en) 1993-12-22 1996-03-19 International Business Machines Corporation Probe-oxide-semiconductor method and apparatus for measuring oxide charge on a semiconductor wafer
US5553168A (en) 1994-01-21 1996-09-03 Texas Instruments Incorporated System and method for recognizing visual indicia
US5696835A (en) 1994-01-21 1997-12-09 Texas Instruments Incorporated Apparatus and method for aligning and measuring misregistration
US5572608A (en) 1994-08-24 1996-11-05 International Business Machines Corporation Sinc filter in linear lumen space for scanner
US5608538A (en) 1994-08-24 1997-03-04 International Business Machines Corporation Scan line queuing for high performance image correction
US5528153A (en) 1994-11-07 1996-06-18 Texas Instruments Incorporated Method for non-destructive, non-contact measurement of dielectric constant of thin films
US6014461A (en) 1994-11-30 2000-01-11 Texas Instruments Incorporated Apparatus and method for automatic knowlege-based object identification
US5694478A (en) 1994-12-15 1997-12-02 Minnesota Mining And Manufacturing Company Method and apparatus for detecting and identifying microbial colonies
US5948972A (en) 1994-12-22 1999-09-07 Kla-Tencor Corporation Dual stage instrument for scanning a specimen
CA2139182A1 (en) 1994-12-28 1996-06-29 Paul Chevrette Method and system for fast microscanning
US5661408A (en) 1995-03-01 1997-08-26 Qc Solutions, Inc. Real-time in-line testing of semiconductor wafers
US5991699A (en) 1995-05-04 1999-11-23 Kla Instruments Corporation Detecting groups of defects in semiconductor feature space
TW341664B (en) 1995-05-12 1998-10-01 Ibm Photovoltaic oxide charge measurement probe technique
US5485091A (en) 1995-05-12 1996-01-16 International Business Machines Corporation Contactless electrical thin oxide measurements
US5644223A (en) 1995-05-12 1997-07-01 International Business Machines Corporation Uniform density charge deposit source
US6288780B1 (en) 1995-06-06 2001-09-11 Kla-Tencor Technologies Corp. High throughput brightfield/darkfield wafer inspection system using advanced optical techniques
US5594247A (en) 1995-07-07 1997-01-14 Keithley Instruments, Inc. Apparatus and method for depositing charge on a semiconductor wafer
US5773989A (en) 1995-07-14 1998-06-30 University Of South Florida Measurement of the mobile ion concentration in the oxide layer of a semiconductor wafer
US5621519A (en) 1995-07-31 1997-04-15 Neopath, Inc. Imaging system transfer function control method and apparatus
US5619548A (en) 1995-08-11 1997-04-08 Oryx Instruments And Materials Corp. X-ray thickness gauge
EP0853856B1 (en) 1995-10-02 2004-12-22 KLA-Tencor Corporation Alignment correction prior to image sampling in inspection systems
US5754678A (en) 1996-01-17 1998-05-19 Photon Dynamics, Inc. Substrate inspection apparatus and method
JPH09320505A (ja) 1996-03-29 1997-12-12 Hitachi Ltd 電子線式検査方法及びその装置並びに半導体の製造方法及びその製造ライン
US5673208A (en) 1996-04-11 1997-09-30 Micron Technology, Inc. Focus spot detection method and system
US5917332A (en) * 1996-05-09 1999-06-29 Advanced Micro Devices, Inc. Arrangement for improving defect scanner sensitivity and scanning defects on die of a semiconductor wafer
US5742658A (en) 1996-05-23 1998-04-21 Advanced Micro Devices, Inc. Apparatus and method for determining the elemental compositions and relative locations of particles on the surface of a semiconductor wafer
US6091846A (en) 1996-05-31 2000-07-18 Texas Instruments Incorporated Method and system for anomaly detection
US6205239B1 (en) 1996-05-31 2001-03-20 Texas Instruments Incorporated System and method for circuit repair
US6292582B1 (en) 1996-05-31 2001-09-18 Lin Youling Method and system for identifying defects in a semiconductor
US6246787B1 (en) 1996-05-31 2001-06-12 Texas Instruments Incorporated System and method for knowledgebase generation and management
US5822218A (en) * 1996-08-27 1998-10-13 Clemson University Systems, methods and computer program products for prediction of defect-related failures in integrated circuits
US5767693A (en) 1996-09-04 1998-06-16 Smithley Instruments, Inc. Method and apparatus for measurement of mobile charges with a corona screen gun
US6076465A (en) 1996-09-20 2000-06-20 Kla-Tencor Corporation System and method for determining reticle defect printability
KR100200734B1 (ko) 1996-10-10 1999-06-15 윤종용 에어리얼 이미지 측정 장치 및 방법
US5866806A (en) 1996-10-11 1999-02-02 Kla-Tencor Corporation System for locating a feature of a surface
US5928389A (en) 1996-10-21 1999-07-27 Applied Materials, Inc. Method and apparatus for priority based scheduling of wafer processing within a multiple chamber semiconductor wafer processing tool
US6259960B1 (en) 1996-11-01 2001-07-10 Joel Ltd. Part-inspecting system
US5852232A (en) 1997-01-02 1998-12-22 Kla-Tencor Corporation Acoustic sensor as proximity detector
US5955661A (en) 1997-01-06 1999-09-21 Kla-Tencor Corporation Optical profilometer combined with stylus probe measurement device
US5795685A (en) 1997-01-14 1998-08-18 International Business Machines Corporation Simple repair method for phase shifting masks
US5889593A (en) 1997-02-26 1999-03-30 Kla Instruments Corporation Optical system and method for angle-dependent reflection or transmission measurement
US5980187A (en) 1997-04-16 1999-11-09 Kla-Tencor Corporation Mechanism for transporting semiconductor-process masks
US6121783A (en) 1997-04-22 2000-09-19 Horner; Gregory S. Method and apparatus for establishing electrical contact between a wafer and a chuck
US6097196A (en) 1997-04-23 2000-08-01 Verkuil; Roger L. Non-contact tunnelling field measurement for a semiconductor oxide layer
US6078738A (en) 1997-05-08 2000-06-20 Lsi Logic Corporation Comparing aerial image to SEM of photoresist or substrate pattern for masking process characterization
KR100308811B1 (ko) 1997-05-10 2001-12-15 박종섭 Gps를이용한시간및주파수발생장치의시간오차개선방법
US6201999B1 (en) 1997-06-09 2001-03-13 Applied Materials, Inc. Method and apparatus for automatically generating schedules for wafer processing within a multichamber semiconductor wafer processing tool
US6011404A (en) 1997-07-03 2000-01-04 Lucent Technologies Inc. System and method for determining near--surface lifetimes and the tunneling field of a dielectric in a semiconductor
US6072320A (en) 1997-07-30 2000-06-06 Verkuil; Roger L. Product wafer junction leakage measurement using light and eddy current
US6104206A (en) 1997-08-05 2000-08-15 Verkuil; Roger L. Product wafer junction leakage measurement using corona and a kelvin probe
US5834941A (en) 1997-08-11 1998-11-10 Keithley Instruments, Inc. Mobile charge measurement using corona charge and ultraviolet light
US6191605B1 (en) 1997-08-18 2001-02-20 Tom G. Miller Contactless method for measuring total charge of an insulating layer on a substrate using corona charge
US6757645B2 (en) 1997-09-17 2004-06-29 Numerical Technologies, Inc. Visual inspection and verification system
US6578188B1 (en) 1997-09-17 2003-06-10 Numerical Technologies, Inc. Method and apparatus for a network-based mask defect printability analysis system
US7107571B2 (en) 1997-09-17 2006-09-12 Synopsys, Inc. Visual analysis and verification system using advanced tools
US6470489B1 (en) 1997-09-17 2002-10-22 Numerical Technologies, Inc. Design rule checking system and method
US5965306A (en) 1997-10-15 1999-10-12 International Business Machines Corporation Method of determining the printability of photomask defects
US5874733A (en) 1997-10-16 1999-02-23 Raytheon Company Convergent beam scanner linearizing method and apparatus
US6233719B1 (en) 1997-10-27 2001-05-15 Kla-Tencor Corporation System and method for analyzing semiconductor production data
US6097887A (en) 1997-10-27 2000-08-01 Kla-Tencor Corporation Software system and method for graphically building customized recipe flowcharts
US6104835A (en) 1997-11-14 2000-08-15 Kla-Tencor Corporation Automatic knowledge database generation for classifying objects and systems therefor
JPH11162832A (ja) 1997-11-25 1999-06-18 Nikon Corp 走査露光方法及び走査型露光装置
US5999003A (en) * 1997-12-12 1999-12-07 Advanced Micro Devices, Inc. Intelligent usage of first pass defect data for improved statistical accuracy of wafer level classification
US6614520B1 (en) 1997-12-18 2003-09-02 Kla-Tencor Corporation Method for inspecting a reticle
US6060709A (en) 1997-12-31 2000-05-09 Verkuil; Roger L. Apparatus and method for depositing uniform charge on a thin oxide semiconductor wafer
US6122017A (en) 1998-01-22 2000-09-19 Hewlett-Packard Company Method for providing motion-compensated multi-field enhancement of still images from video
US6175645B1 (en) 1998-01-22 2001-01-16 Applied Materials, Inc. Optical inspection method and apparatus
US6171737B1 (en) 1998-02-03 2001-01-09 Advanced Micro Devices, Inc. Low cost application of oxide test wafer for defect monitor in photolithography process
US5932377A (en) 1998-02-24 1999-08-03 International Business Machines Corporation Exact transmission balanced alternating phase-shifting mask for photolithography
US6091845A (en) 1998-02-24 2000-07-18 Micron Technology, Inc. Inspection technique of photomask
US6091257A (en) 1998-02-26 2000-07-18 Verkuil; Roger L. Vacuum activated backside contact
US6282309B1 (en) 1998-05-29 2001-08-28 Kla-Tencor Corporation Enhanced sensitivity automated photomask inspection system
US6137570A (en) 1998-06-30 2000-10-24 Kla-Tencor Corporation System and method for analyzing topological features on a surface
JP2000089148A (ja) 1998-07-13 2000-03-31 Canon Inc 光走査装置及びそれを用いた画像形成装置
US6324298B1 (en) 1998-07-15 2001-11-27 August Technology Corp. Automated wafer defect inspection system and a process of performing such inspection
US6266437B1 (en) 1998-09-04 2001-07-24 Sandia Corporation Sequential detection of web defects
US6466314B1 (en) 1998-09-17 2002-10-15 Applied Materials, Inc. Reticle design inspection system
US6040912A (en) 1998-09-30 2000-03-21 Advanced Micro Devices, Inc. Method and apparatus for detecting process sensitivity to integrated circuit layout using wafer to wafer defect inspection device
US6122046A (en) 1998-10-02 2000-09-19 Applied Materials, Inc. Dual resolution combined laser spot scanning and area imaging inspection
US6535628B2 (en) 1998-10-15 2003-03-18 Applied Materials, Inc. Detection of wafer fragments in a wafer processing apparatus
US6393602B1 (en) * 1998-10-21 2002-05-21 Texas Instruments Incorporated Method of a comprehensive sequential analysis of the yield losses of semiconductor wafers
JP3860347B2 (ja) 1998-10-30 2006-12-20 富士通株式会社 リンク処理装置
US6248486B1 (en) 1998-11-23 2001-06-19 U.S. Philips Corporation Method of detecting aberrations of an optical imaging system
US6476913B1 (en) * 1998-11-30 2002-11-05 Hitachi, Ltd. Inspection method, apparatus and system for circuit pattern
US6529621B1 (en) 1998-12-17 2003-03-04 Kla-Tencor Mechanisms for making and inspecting reticles
US6539106B1 (en) 1999-01-08 2003-03-25 Applied Materials, Inc. Feature-based defect detection
US6373975B1 (en) 1999-01-25 2002-04-16 International Business Machines Corporation Error checking of simulated printed images with process window effects included
US7106895B1 (en) 1999-05-05 2006-09-12 Kla-Tencor Method and apparatus for inspecting reticles implementing parallel processing
WO2000068738A1 (fr) 1999-05-07 2000-11-16 Nikon Corporation Table de montage, micro-appareil, masque photographique, procede d'exposition, et procede de fabrication d'appareil
KR20020011416A (ko) 1999-05-18 2002-02-08 조셉 제이. 스위니 마스트와 비교함으로써 물체의 검사를 수행하는 방법 및장치
US6526164B1 (en) 1999-05-27 2003-02-25 International Business Machines Corporation Intelligent photomask disposition
US6407373B1 (en) 1999-06-15 2002-06-18 Applied Materials, Inc. Apparatus and method for reviewing defects on an object
US6922482B1 (en) 1999-06-15 2005-07-26 Applied Materials, Inc. Hybrid invariant adaptive automatic defect classification
KR100702741B1 (ko) 1999-06-29 2007-04-03 어플라이드 머티어리얼스, 인코포레이티드 반도체 장치 제조를 위한 집적식 임계치수 제어
JP3816390B2 (ja) 1999-07-02 2006-08-30 富士通株式会社 サービス割り当て装置
US6776692B1 (en) 1999-07-09 2004-08-17 Applied Materials Inc. Closed-loop control of wafer polishing in a chemical mechanical polishing system
US6466895B1 (en) 1999-07-16 2002-10-15 Applied Materials, Inc. Defect reference system automatic pattern classification
US6248485B1 (en) 1999-07-19 2001-06-19 Lucent Technologies Inc. Method for controlling a process for patterning a feature in a photoresist
US6466315B1 (en) 1999-09-03 2002-10-15 Applied Materials, Inc. Method and system for reticle inspection by photolithography simulation
US20020144230A1 (en) 1999-09-22 2002-10-03 Dupont Photomasks, Inc. System and method for correcting design rule violations in a mask layout file
US6268093B1 (en) 1999-10-13 2001-07-31 Applied Materials, Inc. Method for reticle inspection using aerial imaging
FR2801673B1 (fr) 1999-11-26 2001-12-28 Pechiney Aluminium Procede de mesure du degre et de l'homogeneite de calcination des alumines
US7190292B2 (en) 1999-11-29 2007-03-13 Bizjak Karl M Input level adjust system and method
US6738954B1 (en) * 1999-12-08 2004-05-18 International Business Machines Corporation Method for prediction random defect yields of integrated circuits with accuracy and computation time controls
US6445199B1 (en) 1999-12-14 2002-09-03 Kla-Tencor Corporation Methods and apparatus for generating spatially resolved voltage contrast maps of semiconductor test structures
US6771806B1 (en) 1999-12-14 2004-08-03 Kla-Tencor Multi-pixel methods and apparatus for analysis of defect information from test structures on semiconductor devices
US6701004B1 (en) 1999-12-22 2004-03-02 Intel Corporation Detecting defects on photomasks
US6778695B1 (en) 1999-12-23 2004-08-17 Franklin M. Schellenberg Design-based reticle defect prioritization
US7120285B1 (en) 2000-02-29 2006-10-10 Advanced Micro Devices, Inc. Method for evaluation of reticle image using aerial image simulator
US6451690B1 (en) 2000-03-13 2002-09-17 Matsushita Electronics Corporation Method of forming electrode structure and method of fabricating semiconductor device
US6482557B1 (en) 2000-03-24 2002-11-19 Dupont Photomasks, Inc. Method and apparatus for evaluating the runability of a photomask inspection tool
US6569691B1 (en) 2000-03-29 2003-05-27 Semiconductor Diagnostics, Inc. Measurement of different mobile ion concentrations in the oxide layer of a semiconductor wafer
WO2001086698A2 (en) 2000-05-10 2001-11-15 Kla-Tencor, Inc. Method and system for detecting metal contamination on a semiconductor wafer
US6425113B1 (en) 2000-06-13 2002-07-23 Leigh C. Anderson Integrated verification and manufacturability tool
KR100885940B1 (ko) 2000-06-27 2009-02-26 가부시키가이샤 에바라 세이사꾸쇼 하전입자선에 의한 검사장치 및 그 검사장치를 사용한장치제조방법
US6636301B1 (en) 2000-08-10 2003-10-21 Kla-Tencor Corporation Multiple beam inspection apparatus and method
US6634018B2 (en) 2000-08-24 2003-10-14 Texas Instruments Incorporated Optical proximity correction
JP2002071575A (ja) * 2000-09-04 2002-03-08 Matsushita Electric Ind Co Ltd 欠陥検査解析方法および欠陥検査解析システム
TW513772B (en) 2000-09-05 2002-12-11 Komatsu Denshi Kinzoku Kk Apparatus for inspecting wafer surface, method for inspecting wafer surface, apparatus for judging defective wafer, method for judging defective wafer and information treatment apparatus of wafer surface
DE10044257A1 (de) 2000-09-07 2002-04-11 Infineon Technologies Ag Verfahren zum Erzeugen von Masken-Layout-Daten für die Lithografiesimulation und von optimierten Masken-Layout-Daten sowie zugehörige Vorrichtung und Programme
US6513151B1 (en) 2000-09-14 2003-01-28 Advanced Micro Devices, Inc. Full flow focus exposure matrix analysis and electrical testing for new product mask evaluation
WO2002037526A1 (fr) 2000-11-02 2002-05-10 Ebara Corporation Appareil a faisceau electronique et procede de fabrication d'un dispositif a semi-conducteur comprenant ledit appareil
US6857116B1 (en) 2000-11-15 2005-02-15 Reshape, Inc. Optimization of abutted-pin hierarchical physical design
US6753954B2 (en) 2000-12-06 2004-06-22 Asml Masktools B.V. Method and apparatus for detecting aberrations in a projection lens utilized for projection optics
US6602728B1 (en) 2001-01-05 2003-08-05 International Business Machines Corporation Method for generating a proximity model based on proximity rules
US6680621B2 (en) 2001-01-26 2004-01-20 Semiconductor Diagnostics, Inc. Steady state method for measuring the thickness and the capacitance of ultra thin dielectric in the presence of substantial leakage current
US6597193B2 (en) 2001-01-26 2003-07-22 Semiconductor Diagnostics, Inc. Steady state method for measuring the thickness and the capacitance of ultra thin dielectric in the presence of substantial leakage current
JP3998577B2 (ja) * 2001-03-12 2007-10-31 ピー・デイ・エフ ソリユーシヨンズ インコーポレイテツド 特徴付けビヒクル及びその設計方法、欠陥を識別する方法並びに欠陥サイズ分布を求める方法
US6873720B2 (en) 2001-03-20 2005-03-29 Synopsys, Inc. System and method of providing mask defect printability analysis
JP3973372B2 (ja) 2001-03-23 2007-09-12 株式会社日立製作所 荷電粒子線を用いた基板検査装置および基板検査方法
US6605478B2 (en) 2001-03-30 2003-08-12 Appleid Materials, Inc, Kill index analysis for automatic defect classification in semiconductor wafers
US6665065B1 (en) 2001-04-09 2003-12-16 Advanced Micro Devices, Inc. Defect detection in pellicized reticles via exposure at short wavelengths
JP4038356B2 (ja) 2001-04-10 2008-01-23 株式会社日立製作所 欠陥データ解析方法及びその装置並びにレビューシステム
JP4266082B2 (ja) 2001-04-26 2009-05-20 株式会社東芝 露光用マスクパターンの検査方法
JP4199939B2 (ja) 2001-04-27 2008-12-24 株式会社日立製作所 半導体検査システム
JP2002353099A (ja) 2001-05-22 2002-12-06 Canon Inc 位置検出方法及び装置及び露光装置及びデバイス製造方法
US20020186878A1 (en) 2001-06-07 2002-12-12 Hoon Tan Seow System and method for multiple image analysis
US6779159B2 (en) * 2001-06-08 2004-08-17 Sumitomo Mitsubishi Silicon Corporation Defect inspection method and defect inspection apparatus
JP3551163B2 (ja) 2001-06-08 2004-08-04 三菱住友シリコン株式会社 欠陥検査方法及び欠陥検査装置
US6581193B1 (en) 2001-06-13 2003-06-17 Kla-Tencor Apparatus and methods for modeling process effects and imaging effects in scanning electron microscopy
US7382447B2 (en) 2001-06-26 2008-06-03 Kla-Tencor Technologies Corporation Method for determining lithographic focus and exposure
US6593748B1 (en) 2001-07-12 2003-07-15 Advanced Micro Devices, Inc. Process integration of electrical thickness measurement of gate oxide and tunnel oxides by corona discharge technique
US20030014146A1 (en) 2001-07-12 2003-01-16 Kabushiki Kaisha Toshiba Dangerous process/pattern detection system and method, danger detection program, and semiconductor device manufacturing method
JP2003031477A (ja) 2001-07-17 2003-01-31 Hitachi Ltd 半導体装置の製造方法およびシステム
JP4122735B2 (ja) 2001-07-24 2008-07-23 株式会社日立製作所 半導体デバイスの検査方法および検査条件設定方法
US7030997B2 (en) 2001-09-11 2006-04-18 The Regents Of The University Of California Characterizing aberrations in an imaging lens and applications to visual testing and integrated circuit mask analysis
ATE540531T1 (de) 2001-09-12 2012-01-15 Panasonic Corp Bilddekodierungsverfahren
JP3870052B2 (ja) 2001-09-20 2007-01-17 株式会社日立製作所 半導体装置の製造方法及び欠陥検査データ処理方法
JP3955450B2 (ja) 2001-09-27 2007-08-08 株式会社ルネサステクノロジ 試料検査方法
US6670082B2 (en) 2001-10-09 2003-12-30 Numerical Technologies, Inc. System and method for correcting 3D effects in an alternating phase-shifting mask
US6918101B1 (en) 2001-10-25 2005-07-12 Kla -Tencor Technologies Corporation Apparatus and methods for determining critical area of semiconductor design data
WO2003036549A1 (en) 2001-10-25 2003-05-01 Kla-Tencor Technologies Corporation Apparatus and methods for managing reliability of semiconductor devices
US6948141B1 (en) 2001-10-25 2005-09-20 Kla-Tencor Technologies Corporation Apparatus and methods for determining critical area of semiconductor design data
US6751519B1 (en) 2001-10-25 2004-06-15 Kla-Tencor Technologies Corporation Methods and systems for predicting IC chip yield
US6734696B2 (en) 2001-11-01 2004-05-11 Kla-Tencor Technologies Corp. Non-contact hysteresis measurements of insulating films
JP2003151483A (ja) 2001-11-19 2003-05-23 Hitachi Ltd 荷電粒子線を用いた回路パターン用基板検査装置および基板検査方法
US6886153B1 (en) 2001-12-21 2005-04-26 Kla-Tencor Corporation Design driven inspection or measurement for semiconductor using recipe
US6789032B2 (en) 2001-12-26 2004-09-07 International Business Machines Corporation Method of statistical binning for reliability selection
US6658640B2 (en) 2001-12-26 2003-12-02 Numerical Technologies, Inc. Simulation-based feed forward process control
US6906305B2 (en) 2002-01-08 2005-06-14 Brion Technologies, Inc. System and method for aerial image sensing
US7236847B2 (en) 2002-01-16 2007-06-26 Kla-Tencor Technologies Corp. Systems and methods for closed loop defect reduction
US6691052B1 (en) 2002-01-30 2004-02-10 Kla-Tencor Corporation Apparatus and methods for generating an inspection reference pattern
JP3629244B2 (ja) 2002-02-19 2005-03-16 本多エレクトロン株式会社 ウエーハ用検査装置
US7257247B2 (en) 2002-02-21 2007-08-14 International Business Machines Corporation Mask defect analysis system
US20030223639A1 (en) 2002-03-05 2003-12-04 Vladimir Shlain Calibration and recognition of materials in technical images using specific and non-specific features
US20030192015A1 (en) 2002-04-04 2003-10-09 Numerical Technologies, Inc. Method and apparatus to facilitate test pattern design for model calibration and proximity correction
US6966047B1 (en) 2002-04-09 2005-11-15 Kla-Tencor Technologies Corporation Capturing designer intent in reticle inspection
US6642066B1 (en) 2002-05-15 2003-11-04 Advanced Micro Devices, Inc. Integrated process for depositing layer of high-K dielectric with in-situ control of K value and thickness of high-K dielectric layer
US20030229875A1 (en) 2002-06-07 2003-12-11 Smith Taber H. Use of models in integrated circuit fabrication
US7393755B2 (en) 2002-06-07 2008-07-01 Cadence Design Systems, Inc. Dummy fill for integrated circuits
US7124386B2 (en) 2002-06-07 2006-10-17 Praesagus, Inc. Dummy fill for integrated circuits
US7363099B2 (en) 2002-06-07 2008-04-22 Cadence Design Systems, Inc. Integrated circuit metrology
US6828542B2 (en) 2002-06-07 2004-12-07 Brion Technologies, Inc. System and method for lithography process monitoring and control
WO2003104921A2 (en) 2002-06-07 2003-12-18 Praesagus, Inc. Characterization adn reduction of variation for integrated circuits
US7152215B2 (en) 2002-06-07 2006-12-19 Praesagus, Inc. Dummy fill for integrated circuits
JP2004031709A (ja) 2002-06-27 2004-01-29 Seiko Instruments Inc ウエハレス測長レシピ生成装置
US6777676B1 (en) 2002-07-05 2004-08-17 Kla-Tencor Technologies Corporation Non-destructive root cause analysis on blocked contact or via
JP4073265B2 (ja) 2002-07-09 2008-04-09 富士通株式会社 検査装置及び検査方法
US7012438B1 (en) 2002-07-10 2006-03-14 Kla-Tencor Technologies Corp. Methods and systems for determining a property of an insulating film
WO2004008245A2 (en) 2002-07-12 2004-01-22 Cadence Design Systems, Inc. Method and system for context-specific mask inspection
WO2004008246A2 (en) 2002-07-12 2004-01-22 Cadence Design Systems, Inc. Method and system for context-specific mask writing
US6902855B2 (en) 2002-07-15 2005-06-07 Kla-Tencor Technologies Qualifying patterns, patterning processes, or patterning apparatus in the fabrication of microlithographic patterns
AU2003247868A1 (en) 2002-07-15 2004-02-02 Kla-Tencor Technologies Corp. Defect inspection methods that include acquiring aerial images of a reticle for different lithographic process variables
US6775818B2 (en) 2002-08-20 2004-08-10 Lsi Logic Corporation Device parameter and gate performance simulation based on wafer image prediction
US6784446B1 (en) 2002-08-29 2004-08-31 Advanced Micro Devices, Inc. Reticle defect printability verification by resist latent image comparison
US20040049722A1 (en) 2002-09-09 2004-03-11 Kabushiki Kaisha Toshiba Failure analysis system, failure analysis method, a computer program product and a manufacturing method for a semiconductor device
US7043071B2 (en) 2002-09-13 2006-05-09 Synopsys, Inc. Soft defect printability simulation and analysis for masks
KR100474571B1 (ko) 2002-09-23 2005-03-10 삼성전자주식회사 웨이퍼의 패턴 검사용 기준 이미지 설정 방법과 이 설정방법을 이용한 패턴 검사 방법 및 장치
US7061625B1 (en) 2002-09-27 2006-06-13 Kla-Tencor Technologies Corporation Method and apparatus using interferometric metrology for high aspect ratio inspection
US7379175B1 (en) 2002-10-15 2008-05-27 Kla-Tencor Technologies Corp. Methods and systems for reticle inspection and defect review using aerial imaging
US7027143B1 (en) 2002-10-15 2006-04-11 Kla-Tencor Technologies Corp. Methods and systems for inspecting reticles using aerial imaging at off-stepper wavelengths
US7123356B1 (en) 2002-10-15 2006-10-17 Kla-Tencor Technologies Corp. Methods and systems for inspecting reticles using aerial imaging and die-to-database detection
US6807503B2 (en) 2002-11-04 2004-10-19 Brion Technologies, Inc. Method and apparatus for monitoring integrated circuit fabrication
US7386839B1 (en) 2002-11-06 2008-06-10 Valery Golender System and method for troubleshooting software configuration problems using application tracing
US7457736B2 (en) 2002-11-21 2008-11-25 Synopsys, Inc. Automated creation of metrology recipes
JP2006515464A (ja) * 2002-12-11 2006-05-25 ピー・デイ・エフ　ソリユーシヨンズ　インコーポレイテツド 集積回路上の電気的故障を高速位置決めするシステムおよび方法
WO2004055472A2 (en) 2002-12-13 2004-07-01 Smith Bruce W Method for aberration detection and measurement
US6882745B2 (en) 2002-12-19 2005-04-19 Freescale Semiconductor, Inc. Method and apparatus for translating detected wafer defect coordinates to reticle coordinates using CAD data
US7162071B2 (en) 2002-12-20 2007-01-09 Taiwan Semiconductor Manufacturing Co., Ltd. Progressive self-learning defect review and classification method
US6718526B1 (en) 2003-02-07 2004-04-06 Kla-Tencor Corporation Spatial signature analysis
US7030966B2 (en) 2003-02-11 2006-04-18 Asml Netherlands B.V. Lithographic apparatus and method for optimizing an illumination source using photolithographic simulations
US7756320B2 (en) * 2003-03-12 2010-07-13 Hitachi High-Technologies Corporation Defect classification using a logical equation for high stage classification
JP3699960B2 (ja) 2003-03-14 2005-09-28 株式会社東芝 検査レシピ作成システム、欠陥レビューシステム、検査レシピ作成方法及び欠陥レビュー方法
US7053355B2 (en) 2003-03-18 2006-05-30 Brion Technologies, Inc. System and method for lithography process monitoring and control
US7508973B2 (en) 2003-03-28 2009-03-24 Hitachi High-Technologies Corporation Method of inspecting defects
US6859746B1 (en) 2003-05-01 2005-02-22 Advanced Micro Devices, Inc. Methods of using adaptive sampling techniques based upon categorization of process variations, and system for performing same
US7739064B1 (en) 2003-05-09 2010-06-15 Kla-Tencor Corporation Inline clustered defect reduction
JP2004340652A (ja) 2003-05-14 2004-12-02 Hitachi Ltd 欠陥検査装置および陽電子線応用装置
US6777147B1 (en) 2003-05-21 2004-08-17 International Business Machines Corporation Method for evaluating the effects of multiple exposure processes in lithography
US7346470B2 (en) 2003-06-10 2008-03-18 International Business Machines Corporation System for identification of defects on circuits or other arrayed products
US9002497B2 (en) 2003-07-03 2015-04-07 Kla-Tencor Technologies Corp. Methods and systems for inspection of wafers and reticles using designer intent data
US7135344B2 (en) 2003-07-11 2006-11-14 Applied Materials, Israel, Ltd. Design-based monitoring
US6988045B2 (en) 2003-08-04 2006-01-17 Advanced Micro Devices, Inc. Dynamic metrology sampling methods, and system for performing same
US7003758B2 (en) 2003-10-07 2006-02-21 Brion Technologies, Inc. System and method for lithography simulation
US7103484B1 (en) 2003-10-31 2006-09-05 Kla-Tencor Technologies Corp. Non-contact methods for measuring electrical thickness and determining nitrogen content of insulating films
JP2005183907A (ja) 2003-11-26 2005-07-07 Matsushita Electric Ind Co Ltd パターン解析方法及びパターン解析装置
JP4351522B2 (ja) 2003-11-28 2009-10-28 株式会社日立ハイテクノロジーズ パターン欠陥検査装置およびパターン欠陥検査方法
US8151220B2 (en) 2003-12-04 2012-04-03 Kla-Tencor Technologies Corp. Methods for simulating reticle layout data, inspecting reticle layout data, and generating a process for inspecting reticle layout data
JP4758358B2 (ja) 2004-01-29 2011-08-24 ケーエルエー−テンカー コーポレイション レチクル設計データにおける欠陥を検出するためのコンピュータに実装される方法
JP4426871B2 (ja) 2004-02-25 2010-03-03 エスアイアイ・ナノテクノロジー株式会社 Ｆｉｂ／ｓｅｍ複合装置の画像ノイズ除去
US7194709B2 (en) 2004-03-05 2007-03-20 Keith John Brankner Automatic alignment of integrated circuit and design layout of integrated circuit to more accurately assess the impact of anomalies
US7171334B2 (en) 2004-06-01 2007-01-30 Brion Technologies, Inc. Method and apparatus for synchronizing data acquisition of a monitored IC fabrication process
JP4347751B2 (ja) 2004-06-07 2009-10-21 株式会社アドバンテスト 不良解析システム及び不良箇所表示方法
US7207017B1 (en) 2004-06-10 2007-04-17 Advanced Micro Devices, Inc. Method and system for metrology recipe generation and review and analysis of design, simulation and metrology results
CA2573217C (en) 2004-08-09 2013-04-09 Bracco Research Sa An image registration method and apparatus for medical imaging based on mulptiple masks
US7310796B2 (en) 2004-08-27 2007-12-18 Applied Materials, Israel, Ltd. System and method for simulating an aerial image
TW200622275A (en) * 2004-09-06 2006-07-01 Mentor Graphics Corp Integrated circuit yield and quality analysis methods and systems
JP4904034B2 (ja) 2004-09-14 2012-03-28 ケーエルエー−テンカー コーポレイション レチクル・レイアウト・データを評価するための方法、システム及び搬送媒体
US7142992B1 (en) 2004-09-30 2006-11-28 Kla-Tencor Technologies Corp. Flexible hybrid defect classification for semiconductor manufacturing
WO2006044426A2 (en) 2004-10-12 2006-04-27 Kla-Tencor Technologies Corp. Computer-implemented methods and systems for classifying defects on a specimen
US7729529B2 (en) 2004-12-07 2010-06-01 Kla-Tencor Technologies Corp. Computer-implemented methods for detecting and/or sorting defects in a design pattern of a reticle
JP2006200972A (ja) 2005-01-19 2006-08-03 Tokyo Seimitsu Co Ltd 画像欠陥検査方法、画像欠陥検査装置及び外観検査装置
US7475382B2 (en) 2005-02-24 2009-01-06 Synopsys, Inc. Method and apparatus for determining an improved assist feature configuration in a mask layout
US7804993B2 (en) 2005-02-28 2010-09-28 Applied Materials South East Asia Pte. Ltd. Method and apparatus for detecting defects in wafers including alignment of the wafer images so as to induce the same smear in all images
US7813541B2 (en) 2005-02-28 2010-10-12 Applied Materials South East Asia Pte. Ltd. Method and apparatus for detecting defects in wafers
US7496880B2 (en) 2005-03-17 2009-02-24 Synopsys, Inc. Method and apparatus for assessing the quality of a process model
US7760929B2 (en) * 2005-05-13 2010-07-20 Applied Materials, Inc. Grouping systematic defects with feedback from electrical inspection
US7760347B2 (en) * 2005-05-13 2010-07-20 Applied Materials, Inc. Design-based method for grouping systematic defects in lithography pattern writing system
US7444615B2 (en) 2005-05-31 2008-10-28 Invarium, Inc. Calibration on wafer sweet spots
US7564017B2 (en) 2005-06-03 2009-07-21 Brion Technologies, Inc. System and method for characterizing aerial image quality in a lithography system
US7853920B2 (en) 2005-06-03 2010-12-14 Asml Netherlands B.V. Method for detecting, sampling, analyzing, and correcting marginal patterns in integrated circuit manufacturing
US7501215B2 (en) 2005-06-28 2009-03-10 Asml Netherlands B.V. Device manufacturing method and a calibration substrate
US20070002322A1 (en) 2005-06-30 2007-01-04 Yan Borodovsky Image inspection method
US7769225B2 (en) 2005-08-02 2010-08-03 Kla-Tencor Technologies Corp. Methods and systems for detecting defects in a reticle design pattern
US7488933B2 (en) 2005-08-05 2009-02-10 Brion Technologies, Inc. Method for lithography model calibration
CN101258498B (zh) 2005-08-08 2011-04-13 Asml荷兰有限公司 用于形成光刻工艺的焦点曝光模型的系统和方法
US7749666B2 (en) 2005-08-09 2010-07-06 Asml Netherlands B.V. System and method for measuring and analyzing lithographic parameters and determining optimal process corrections
KR100909474B1 (ko) 2005-08-10 2009-07-28 삼성전자주식회사 웨이퍼 결함지수를 사용하여 국부성 불량 모드를 갖는결함성 반도체 웨이퍼의 검출 방법들 및 이에 사용되는장비들
JP4203498B2 (ja) 2005-09-22 2009-01-07 アドバンスド・マスク・インスペクション・テクノロジー株式会社 画像補正装置、パターン検査装置、画像補正方法、及び、パターン欠陥検査方法
US7676077B2 (en) * 2005-11-18 2010-03-09 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
US7570796B2 (en) 2005-11-18 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
US8041103B2 (en) 2005-11-18 2011-10-18 Kla-Tencor Technologies Corp. Methods and systems for determining a position of inspection data in design data space
US7570800B2 (en) 2005-12-14 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for binning defects detected on a specimen
US7801353B2 (en) 2006-02-01 2010-09-21 Applied Materials Israel, Ltd. Method for defect detection using computer aided design data
JP2009526240A (ja) 2006-02-09 2009-07-16 ケーエルエー−テンカー テクノロジィース コーポレイション ウエハの特性決定のための方法とシステム
US8102408B2 (en) 2006-06-29 2012-01-24 Kla-Tencor Technologies Corp. Computer-implemented methods and systems for determining different process windows for a wafer printing process for different reticle designs
US7904845B2 (en) * 2006-12-06 2011-03-08 Kla-Tencor Corp. Determining locations on a wafer to be reviewed during defect review
US7877722B2 (en) * 2006-12-19 2011-01-25 Kla-Tencor Corp. Systems and methods for creating inspection recipes
US8194968B2 (en) 2007-01-05 2012-06-05 Kla-Tencor Corp. Methods and systems for using electrical information for a device being fabricated on a wafer to perform one or more defect-related functions
US7962864B2 (en) * 2007-05-24 2011-06-14 Applied Materials, Inc. Stage yield prediction
JP5068591B2 (ja) * 2007-06-29 2012-11-07 株式会社日立ハイテクノロジーズ 半導体欠陥分類方法、半導体欠陥分類装置、半導体欠陥分類装置のプログラム、半導体欠陥検査方法、および、半導体欠陥検査システム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1790314A (zh) * 2004-12-13 2006-06-21 台湾积体电路制造股份有限公司 产品良率分析系统及方法

Also Published As

Publication number Publication date
KR101448971B1 (ko) 2014-10-13
CN101785009A (zh) 2010-07-21
TWI469235B (zh) 2015-01-11
WO2009026358A1 (en) 2009-02-26
US20090055783A1 (en) 2009-02-26
JP5425779B2 (ja) 2014-02-26
TW200915461A (en) 2009-04-01
US7975245B2 (en) 2011-07-05
JP2010537199A (ja) 2010-12-02
KR20100044902A (ko) 2010-04-30

Similar Documents

Publication Publication Date Title
CN101785009B (zh) 确定实际缺陷是潜在系统性缺陷还是潜在随机缺陷的计算机实现的方法
US8194968B2 (en) Methods and systems for using electrical information for a device being fabricated on a wafer to perform one or more defect-related functions
KR101789004B1 (ko) 검사 데이터와 조합하여 설계 데이터를 활용하는 방법 및 시스템
CN104809264B (zh) 用于创建集成电路布局方法、计算机系统及可读储存媒介
US7739065B1 (en) Inspection plan optimization based on layout attributes and process variance
KR101584283B1 (ko) 웨이퍼 상의 결함들을 검출하고 상기 웨이퍼에 대한 검사 결과들을 발생시키기 위한 시스템들 및 방법들
WO2015021206A1 (en) Setting up a wafer inspection process using programmed defects
CN102683165A (zh) 智能缺陷筛选及取样方法
US7397556B2 (en) Method, apparatus, and computer program product for optimizing inspection recipes using programmed defects
CN101621016B (zh) 在制造集成电路中用于缺陷检测的方法和系统
KR100687870B1 (ko) 웨이퍼의 불량 검사 방법
US20180143248A1 (en) Early development of a database of fail signatures for systematic defects in integrated circuit (ic) chips
Ciplickas et al. Predictive yield modeling of VLSIC's
JP2004165395A (ja) 検査データ解析プログラムと検査方法
Koenemann Design/process learning from electrical test

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant