CN101802261B - 具有需要铜包覆电镀的孔的多层印刷线路板 - Google Patents

具有需要铜包覆电镀的孔的多层印刷线路板 Download PDF

Info

Publication number
CN101802261B
CN101802261B CN2008801019760A CN200880101976A CN101802261B CN 101802261 B CN101802261 B CN 101802261B CN 2008801019760 A CN2008801019760 A CN 2008801019760A CN 200880101976 A CN200880101976 A CN 200880101976A CN 101802261 B CN101802261 B CN 101802261B
Authority
CN
China
Prior art keywords
hole
circuit
layer
gap
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008801019760A
Other languages
English (en)
Other versions
CN101802261A (zh
Inventor
拉杰瓦特·辛格·西图
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dynamic Details Inc
Original Assignee
Dynamic Details Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dynamic Details Inc filed Critical Dynamic Details Inc
Publication of CN101802261A publication Critical patent/CN101802261A/zh
Application granted granted Critical
Publication of CN101802261B publication Critical patent/CN101802261B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

印刷电路板具有电路层，该电路层具有一个或多个具有铜包覆的填充通孔，以及制造该印刷电路板的方法。本发明的实施方式提供一种方法来增强印刷电路板的通孔的包覆镀层的连贯性，该印刷电路板需要通过填充为印刷电路板提供额外的可靠性，并且确保印刷电路板的设计者和/或制造者可以设计和制造具有相对好的特性和/或紧凑尺寸的板。

Description

具有需要铜包覆电镀的孔的多层印刷线路板
技术领域
本发明涉及具有需要铜包覆电镀的孔的多层印刷线路板及其制造方法。 
背景技术
大部分电子系统包括具有高密度电子互连的印刷线路(或电路)板。一块印刷电路板可包括一个或多个电路芯、衬底或载体。在一具有一个或多个电路载体的印刷电路板的制造方案中，在单个电路载体的相对侧面上制造电子电路(例如垫、电子互连、图形等)以形成一对电路层。然后这些电路板的电路层对通过以下步骤物理和电子地连接以形成印刷电路板：制造粘合剂(或预浸料或导热双面胶)，在压力机中堆叠电路层对和粘合剂，固化得到的电路板结构，机械钻出通孔(或激光钻孔)，然后用铜材料镀覆通孔以互连电路层对。 
在某些需要高可靠性的设计中，这些印刷电路板通过用导电油墨(例如由Dupont公司制造的CB100，或者来自不同供应商的等同替代物)或者非导电油墨(例如由San-Ei Kagaku有限公司制造的PHP-900，或者来自不同供应商的等同替代物)填充通孔来形成。这些油墨填充孔比未填充的孔更可靠，因为固化的油墨栓塞物支撑孔壁并使其保持原位。此外，填充导电油墨的孔比未填充的孔更能传导电信号，且散热量更高。 
然而，这些具有油墨填充孔的印刷电路板仍然存在可靠性问题。这些可靠性问题通常在印刷电路板的组件装配过程中发生，因为这正是印刷电路板暴露在一系列热量的热偏移中的时候。正是在这些热量的热偏移中，在填充有油墨材料的镀覆通孔表面上的导体(例如镀铜帽)能够与电解铜镀覆的孔 壁分离，如图1A、1B、2A和2B中所示。 
为了有助于减少这种分离，IPC(连接电子工业协会)引入了一些新的称为“包覆镀层厚度”的要求(IPC-6012B修正1-2006年12月针对固体印刷板的规格和性能说明书)。该包覆的铜的确有助于减少表面导体与具有滚镀铜的孔之间的分离的发生，如图3和4所示。 
然而，包覆镀层厚度并不能完全消除电路板失效的发生，例如如图5和6所示，表面导体与具有滚镀铜的孔的分离。在PCB制造工业中一直不断地努力在包覆厚度和板的设计(例如线宽度、特征之间的距离、任意导电层上需要的包覆数)之间创建平衡。这些电路板失效发生的主要原因在于： 
1.由于板上不一致的镀层厚度分布导致板上不一致的包覆厚度。 
2.为了从板的表面上除去过量的填孔材料，由于板上填孔工艺后不一致的平面化而在板上留下不一致的包覆厚度。 
同时，包覆镀层厚度使其很难且几乎不可能制造出一些具有连续层压周期的设计和/或具有多个起始于公共导体层的盲孔的设计。每个包覆工艺都使表面镀铜增加了约0.0005″。表面镀铜的这一增加减小了痕迹之间的间距，限制了在具有包覆镀层的层上制造出具有紧密间距的细导线的能力。 
此外，在通孔填充油墨并固化后，需要使填充导电或非导电油墨的孔平坦化(变平)。有时候，该平坦化操作去除了先前镀覆的包覆铜。按照IPC-6012B，没有包覆铜的印刷电路板容易被拒用。这一状况使得印刷电路板容易具有与孔壁分离的铜镀帽，如图1和2所示。不幸地，如上所述，在组件装配工艺中可能发生该帽与孔壁的分离。 
发明内容
本发明的实施方式的多个方面针对方法、系统和/或装置(1)，来增强具有(需要)填孔的印刷电路板的孔的包覆镀层的连贯性，从而给印刷电路板提供额外的可靠性，和/或使得印刷电路板的设计者和/或制造者能够设计 和制造具有相对好的特性和/或紧凑的几何尺寸的板。 
在本发明的一个实施方式中，参照图16A和16B，一块印刷电路板上设置有多个与通孔相比较大的蚀刻间隙(FLAT-WRAPTM(DDI公司商标)工序S2)，其后是用来连接在印刷电路板的不同层上的铜图形的通孔(FLAT-WRAPTM工序S3)的形成。在化学镀铜(或镀铜)(FLAT-WRAPTM工序S4)以在通孔内和通孔周围的蚀刻间隙内提供传导表面后，通孔(FLAT-WRAPTM工序S5)使用比FLAT-WRAPTM工序S2中蚀刻间隙大的点图案(或点)成像，且在通孔壁(FLAT-WRAPTM工序S6)上根据IPC或按照需要电镀到期望的厚度。在此，抗蚀剂剥离后(FLAT-WRAPTM工序S7)，该成像的且镀覆的通孔填充导电的或非导电的填充材料(FLAT-WRAPTM工序S8)并固化。在固化后，平坦化填充的通孔(FLAT-WRAPTM工序S9)，以去除多余的填充材料和在通孔和蚀刻间隙周围的固体铜层上电镀的铜点，直到铜表面的水平。在填充和平坦化到表面铜水平后，通孔通过化学镀铜工艺处理，从而金属化填充材料，成像的且电解的铜电镀以形成在整个通孔上的帽，通孔包括镀铜包覆和填充材料。与在工业中采用的现有方法相比，本发明的这一实施方式增强了整个板表面上的包覆厚度的连贯性，从而给印刷电路板提供了额外的可靠性。 
在本发明的一个实施方式中，提供一种制造具有多个电路层的印刷电路板的方法，具有通孔用来连接在印刷电路板不同层上的铜图形。该方法包括给至少一个具有电解铜镀层的通孔提供一致厚度的包覆镀层，填充和平面化，然后在填充滚镀通孔上形成一个表面导体(或帽)。 
在本发明的一个实施方式中，提供一种通过使用特殊的箔(例如，日本三菱，涂底漆的箔，或者相当的箔)来制造具有多个电路层的印刷电路板的方法，以便增强包覆镀层与通孔周围的蚀刻间隙中的树脂表面的结合强度。 
本发明的一个实施方式提供一种制造具有多个电路层的印刷电路板或者印刷电路板的子构件的方法，该电路层具有至少一个用来在电路板或者电 路板的子构件的不同电路层上互相连接铜图形的孔。该方法包括：多个电路层互相层压以形成具有第一固体铜层和第二固体铜层的电路板或者电路板子构件，第一固体铜层和第二固体铜层分别作为电路板或者电路板子构件的最外层；选择性地去除第一固体铜层和/或第二固体铜层的一部分以形成用来钻孔的间隙；在间隙处钻孔到层压的电路层；金属化具有钻孔的电路层以金属化孔；在两个最外层都涂上光刻胶；在带光点的电路层上成型光刻胶以曝光间隙和金属化的孔；利用电解电镀溶液电解铜电镀金属化的孔，以将金属化的孔电镀到期望的铜厚度，利用铜包覆连续地包覆从孔壁到金属化孔周围的间隙中的外表面；剥离光刻胶；用填充材料填充铜镀孔；在填充的孔中固化填充材料；将填充材料和电镀孔周围的间隙中的镀铜包覆平坦化到与第一固体铜层和/或第二固体铜层水平基本相同的水平；并形成传导图像来覆盖填充的和平坦化的孔以及平坦化的铜包覆。在此，该孔可以是但不限于，通过机械钻孔的钻孔，激光钻孔，或者机械钻孔和激光钻孔的结合，或者喷水钻孔。 
该方法还可以包括，在金属化的间隙处钻孔到层压的电路层之前，金属化具有间隙的电路板以金属化间隙。该具有间隙的电路层的金属化可以包括通过使用去污工序对间隙化学镀铜。可替代地，具有间隙的电路层的金属化可以包括在不使用去污工序的情况下对间隙化学镀铜。 
在一个实施方式中，金属化具有钻孔的钻孔电路层，从而金属化孔，该方法包括给该钻孔去污(去污工序)以及对去污的孔化学镀铜。 
在一个实施方式中，间隙的圆周尺寸大于钻孔的圆周尺寸。在一个实施方式中，光点的圆周尺寸不小于间隙的圆周尺寸。在一个实施方式中，间隙的圆周尺寸大于钻孔的圆周尺寸，且用于选择性滚镀的光点的相应圆周尺寸大于间隙圆周的尺寸。 
在一个实施方式中，多个电路层的层压包括多个基板互相层压，多个基板中的每一个插入到多个电路层中的一层以及相应一层之间，多个基板包括 树脂，且用来形成间隙的铜箔的去除包括选择性地去除铜箔直到树脂。 
在一个实施方式中，只在最外层的一层上生成间隙。在替代的实施方式中，在两个最外层上都生成间隙。 
在一个实施方式中，钻孔是通孔。在替代的实施方式中，钻出的钻孔没有穿过电路板或者电路板子构件的整个厚度。 
在一个实施方式中，光刻胶的图形包括对两个最外层都成像的点。在替代的实施方式中，该光刻胶的图形包括仅对最外层中的一层成像的点和对最外层的另一层成像的电路。 
在一个实施方式中，多个电路层的层压包括多个基板互相层压，多个基板中的每一个插入到多个电路层中的一层和相应一层之间，多个基板包括树脂，且用来形成间隙的铜箔的去除包括在不暴露树脂的情况下选择性地去除铜箔。 
本发明的另一个实施方式提供一种制造具有多个电路层的印刷电路板或者印刷电路板的子构件的方法，电路层具有至少一个用来在电路板或者电路板的子构件的不同电路层上互连铜图形的孔。该方法包括：多个电路层互相层压以形成具有第一固体铜层和第二固体铜层的电路板或者电路板子构件，第一固体铜层和第二固体铜层都分别作为电路板的最外层；钻孔到层压的电路层；为钻孔去污；选择性地去除第一固体铜层和/或第二固体铜层的一部分，以形成对应于去污的孔的间隙；金属化具有去污的孔和相应的间隙的电路层以金属化去污的孔；在两个最外层都涂上光刻胶；在带光点的电路层上成型光刻胶以曝光金属化的孔；利用电解电镀溶液电解铜电镀金属化的孔，以在金属化的孔中将金属化的孔电镀到期望的铜厚度，并且利用铜包覆连续地包覆从孔壁到金属化孔周围的间隙的外表面；剥离光刻胶；用填充材料填充镀铜孔；在填充的孔中固化填充材料；平坦化填充材料和电镀孔周围的间隙中的镀铜包覆，直到与第一固体铜层和/或第二固体铜层的水平基本相同的水平；以及形成传导图像来覆盖具有平坦化的铜包覆的填充的和平坦 化的孔。 
在一个实施方式中，钻孔电路层的金属化包括化学镀铜间隙和去污的孔。 
在一个实施方式中，间隙的圆周尺寸大于所钻通孔的圆周尺寸，且其中光点的圆周尺寸不小于间隙的圆周尺寸。 
本发明的另一个实施方式提供一种制造具有多个电路层的印刷电路板或者印刷电路板子构件的方法，电路层具有至少一个用来在电路板或者电路板子构件的不同电路层上互连铜图形的孔。该方法包括：多个电路层互相层压以形成具有第一固体铜层和第二固体铜层的电路板或者电路板子构件，第一固体铜层和第二固体铜层都分别作为电路板的最外层；钻孔到层压的电路层；为钻孔去污；金属化具有去污的孔的电路层以金属化该孔；在两个最外层都涂上第一光刻胶；在具有第一光点的电路层上成型第一光刻胶来曝光金属化的孔；利用电解电镀溶液电解铜电镀金属化的孔，以将金属化的孔电镀到期望的铜厚度；剥离第一光刻胶；平坦化围绕电镀孔的电镀的第一光点，直到与第一固体铜层或第二固体铜层中的至少一个水平基本相同的水平；选择性地去除第一固体铜层或第二固体铜层中至少一个的一部分，以形成对应于电镀孔的间隙；金属化具有电镀孔和间隙的电路层，以金属化孔周围的间隙；在两个最外层都涂上第二光刻胶；在具有第二光点的电路层上成型第二光刻胶以曝光金属化的间隙和孔；利用电解电镀溶液电解铜电镀金属化的孔，以在金属化的孔中将孔电镀到期望的铜厚度，且利用铜包覆连续地包覆从孔壁到孔周围的间隙中的外表面；剥离第二光刻胶；用填充材料填充镀铜孔，且在填充的孔中固化填充材料；平坦化该填充材料和电镀孔周围的间隙中的镀铜包覆，直到与第一固体铜层和/或第二固体铜层中至少一个水平基本相同的水平；以及形成传导图像来覆盖具有平坦化的铜包覆的填充的和平坦化的孔。 
在一个实施方式中，具有去污的孔的电路板的金属化包括化学镀铜该去 污的孔，具有电镀孔和间隙的电路层的金属化包括化学镀铜间隙和电镀孔。 
在一个实施方式中，间隙的圆周尺寸大于钻孔的圆周尺寸，且第二光点的圆周尺寸不小于间隙的圆周尺寸。 
在一个实施方式中，多个电路层的层压包括多个基板互相层压，多个基板中的每一个插入到多个电路层中的一层和相应一层之间，多个基板包括树脂，且用来形成间隙的第一固体铜层或第二固体铜层(或铜箔)的一部分的去除包括选择性地将第一固体铜层或第二固体铜层(或铜箔)去除到树脂。 
在本发明的一个实施方式中，多个电路层的层压包括多个基板互相层压，多个基板中的每一个插入到多个电路层中的一层和相应一层之间，多个基板包括树脂，且用来形成间隙的第一固体铜层和/或第二固体铜层(或铜箔)的一部分的去除包括在不暴露树脂的情况下选择性地去除第一固体铜层和/或第二固体铜层(或铜箔)的一部分。 
附图说明
附图与说明书一起，说明本发明的示例性实施方式，并连同说明书，用于解释本发明的原理。 
专利或专利申请文件中包含至少一个以彩色形式提供的附图/图片。在提出要求并缴纳必须费用之后，国际局将提供带有彩色附图/图片的专利或专利申请公布的副本。 
图1A、1B、2A和2B示出了一个电镀通孔，该电镀通孔在通孔的膝(knee)处的箔上具有不同程度地包覆电镀并且填充有油墨材料，其可以与电解铜电镀孔壁分离。 
图3和4示出了包覆在箔上的包覆铜有助于减少表面导体与带有滚镀铜的孔的分离的发生，然而增加了表面铜的厚度，这使得制造某些紧凑的几何设计有难度。 
图5和6是示出了较低的包覆电镀厚度没有完全消除表面导体与带有滚 镀铜的孔的分离的发生。由于较紧密的设计和几何尺寸，通常选择较低的包覆电镀。 
图7A、7B和7C示出了包括层压在电路板相对侧的铜箔的电路板。 
图8A、8B示出了印刷的电路板，并且其被选择性蚀刻以形成用于填充孔钻孔的间隙。 
图9A、9B和9C示出了填充孔，该孔在蚀刻间隙通过电路板钻出。 
图10示出了通过化学镀铜加工之后的钻孔和间隙以及与钻孔对应的光点成像图形。 
图11A、11B和11C示出了选择性滚镀(或者滚镀)来在通孔中电镀需要的铜厚度。 
图12A和12B是示出了在填充导电的或非导电的浆料(或材料)之后的通孔。 
图13A和13B示出了过量的材料(例如，该镀铜和填充浆料)平坦化到起始表面铜水平的情形(工艺流程S8，图13A和13B)。 
图14A、14B和14C示出了没有热应力的具有FLAT-WRAPTM的通孔的实施方式。 
图15A、15B和15C示出了每个在550F在5X热应力作用10秒的具有FLAT-WRAPTM的通孔的实施方式。 
图16A和16B根据本发明的实施方式说明了用于制造具有连接电路板不同层的图形的通孔的印刷线路的工艺流程。 
图17根据比较实施例示出了，在三个不同的填充通孔的共同层的包覆电镀过程中，箔上堆积的铜厚度。 
图18根据本发明的一个实施方式示出了，在三个不同的填充通孔的共同层的包覆电镀过程中，箔上无堆积的铜厚度。包覆电镀厚度和起始表面铜厚度的高度相同(或基本相同)。 
图19A和19B根据本发明的另一实施方式说明了用于制造具有连接电 路板不同层的图形的通孔的印刷电路的工艺流程。 
图20A和20B根据本发明的另一实施方式说明了用于制造具有连接电路板不同层的图形的通孔的印刷电路的工艺流程。 
图21A、21B和21C根据本发明的另一实施方式说明了用于制造具有连接电路板不同层的图形的通孔的印刷电路的工艺流程。 
图22、23、24、25、26和27示出了在首先钻出填充的孔后，用于FLAT-WRAPTM的可控蚀刻铜工艺。 
具体实施方式
在以下详细说明中，通过说明只示出和描述了本发明的特定的例示性实施方式。本领域技术人员知晓，描述的实施方式可以以不同的方式进行修改，这些都没有脱离本发明的精神或范围。因此，附图和描述是说明性的而不是限制性的。 
在本发明的上下文中，孔指通孔、盲孔、埋孔、和/或微孔和/或孔。此外，金属化涉及化学镀铜(或化学铜包覆)或使用例如Shadow工序(电化学公司)、蚀刻工序(Mcdermid公司)、Dylex工序(Okuno化学)等的替代的金属化工序。 
在此，钻孔并镀铜，达到印刷电路板中最小要求的孔壁厚度，从而连接不同层上的铜图形。在一个实施方式中，通过使用机械钻头的机械钻孔(替代的例如激光钻孔)以形成一个或多个孔。一些非组件孔填充导电的或非导电的填充材料。这样做是为了提供额外的可靠性并提高这些孔的热性能。在一些早期的表面导体与滚镀铜分离的失败之后，IPC推出特定的包覆电镀要求以便增加填充孔的可靠性。这些包覆要求促使制造商添加额外的铜来增加表面铜厚度，这反过来使制造具有更好、更紧凑特性的板变得困难。本发明的一个实施方式提供了一种替代方法，在维持表面铜厚度非常接近起始表面铜厚度时，来围绕孔的膝(knee)包覆铜。这样做是用来改进可制造性并增 加具有满足要求的孔的印刷电路板的可靠性，在本发明的一个实施方式中，包覆的镀层具有和经过孔填充和平坦化后留在表面的表面铜相同(或大致相同)的厚度。在本发明的另一个实施方式中，该起始表面铜可以选自任何合适厚度的从1/8盎司到1/4盎司的铜箔。然而在本发明的另一个实施方式中，铜箔层厚度将从3/8盎司、1/2盎司、3/4盎司或1盎司中选择。 
在本发明的一个实施方式中，印刷电路板包括一个或多个电路核心、基板或载体。在一个用于具有一个或多个电路载体的印刷电路板的制造方案中，电子线路(例如，垫，电子互接等)被加工到独立的电路载体的相对侧以形成电路层对。这些电路板的电路层对可以随后通过使用粘合剂(或预浸料，或导热双面胶)而物理地以及电子地连接以形成印刷电路板，堆叠电路层对并且让粘合剂承受一定压力，固化得到的电路板结构，钻孔，随后使用铜来电镀孔，下面将进行更详细的描述，由此来互连电路层对。 
在一个实施方式中，印刷电路板包括至少4个电路层。在一个实施方式中，印刷电路板包括至少5个电路层。在一个实施方式中，印刷电路板包括至少6个电路层。在一个实施方式中，印刷电路板包括至少7个电路层。在一个实施方式中，印刷电路板包括至少8个电路层。 
此外，根据本发明的一个实施方式的印刷电路板包括多个基板，该多个基板中的每个插入多个电路层的一层和相应一层之间。在此，在一个实施方式中，多个基板中的一个或多个包括选自包含金属、陶瓷、FR4、GPY和它们的组合的组的核心材料。 
在一个实施例中，具有一个包覆镀层厚度的层压操作后的制造方法步骤如下： 
1、钻孔； 
2、化学镀铜； 
3、整板电镀(0.0004″-0.0008″)-用于包覆铜； 
4、清洗/再次化学镀铜； 
5、涂抗蚀剂； 
6、光照(点图形)孔； 
7、电镀-达到最终的客户电镀厚度要求； 
8、剥离抗蚀剂； 
9、填充-导电的或非导电的； 
10、平坦化-注意最小化包覆镀层的减少； 
11、化学镀铜-来金属化帽； 
12、涂抗蚀剂； 
13、光照-成像导体图形； 
14、镀层成像； 
15、剥离抗蚀剂； 
16、蚀刻 
本发明的一个实施方式消除了在表面铜之上的额外的镀铜厚度，并在印刷电路板的整个表面上提供了更加一致的包覆镀层厚度，如图14和15所示。这有助于在表层导体的铜和电镀孔壁的铜之间的连接保持在适当位置，使得   制造具有更好特性以及更紧凑几何尺寸的板成为可能。 
图17和18示出了在根据比较实施例的通过包覆镀覆工艺形成的印刷电路板和根据本发明的一实施方式通过FLAT-WRAPTM电镀工艺形成的印刷电路板之间总的铜厚度的示意性的差别。在图18中，包覆镀层厚度和起始表面铜厚度处于相同的(或者基本相同的)高度。在一个实施方式中，铜包覆的水平在相应层的起始表面铜厚度的大约+0.0002″到-0.0002″的范围内。 
参照图14A、14B和14C，本发明的一个实施方式提供一个或多个具有包覆镀层的电镀通孔，该包覆镀层不含有在起始第一固体铜层和/或第二固体铜层之上的任何附加铜堆积。随后通过在滚镀的并填充的通孔上增加化学镀铜以及随后的电镀电解铜，表层导体(或帽)在表面上产生。更详细地，图14A、14B和14C示出了在热压制前(无热应力)铜附近的具有FLAT- WRAPTM(DDI公司的商标)的通孔。 
由于连贯的且稳定的包覆铜厚度，即使在极端的热应力条件下，表层导体也不和电镀的且填充的通孔的孔壁分隔开。也就是说，图15A、15B和15C示出了经过热压制的(在550F、5X热应力每次热压制10分钟)具有FLAT-WRAPTM的通孔。从图15A、15B和15C中可以看出，铜周边的具有FLAT-WRAPTM的通孔在铜帽没有显示出任何磨损，该铜帽结合到填充有填充材料的通孔的电镀孔壁上。 
结合到镀铜筒的铜帽中没有磨损的原因是由于本发明的实施方式最大化(或增加)包覆镀层厚度而没有为设计考虑而妥协。从另一个角度说，如图14A、14B、14C、15A、15B和15C中所示，本发明的实施方式提供连贯的(或一致的)具有相对高强度的包覆镀层厚度。 
鉴于前述情形，本发明实施方式不只提供具有最大化(或增加)的包覆镀层厚度的更好强度，还为设计者和制造者提供了无尽的机会，使设计者可以设计并使制造者可以制造具有相对更好的线路和更紧凑的几何尺寸的印刷电路板。 
本发明的实施方式提供以下一些好处： 
1.连续的包覆镀层厚度与表面箔厚度相匹配。在一个实施方式中，连续的包覆镀层厚度(或铜包覆)的水平在相应铜层的起始箔厚度的大约+0.0002″到-0.0002″的范围内。 
2.由于板的整个表面上的均匀的包覆镀层厚度而提高的可靠性。 
3.在用来填充通孔的共同层上多个包覆镀覆时无表面铜厚度堆积。 
4.均匀的表面铜有助于制造具有好的线路和更紧凑的几何尺寸的设计。 
5.不需要表面板电镀就可以完成在起始箔厚度上所需要的包覆，这有助于填充工序后的平坦化，因为在板的整个表面上的铜是均匀的。 
6.不需要表面板电镀就可以完成在起始箔厚度上所需要的包覆，这消除了铜厚度分布问题，带来技术提升并且由于改进的蚀刻增加了产量。 
7.无表面铜厚度堆积在起始箔厚度上，这使得环境改善并节约成本。 
8.具有铜填充孔的镀层上的阻抗值一致。这是由于最小量的铜以及通过本发明的实施方式获得的更均衡的表层电镀分布。 
9.在外侧下的镀层和随后的层压层之间的所有层压下的电介质厚度得到改善。 
10.在包覆镀层之上的较低的且均匀的铜厚度有助于减少总体的板的厚度并且同样减少板厚度的公差变化。 
11.生产更紧凑的设计的能力有助于设计者设计更紧凑尺寸的板。 
在本发明的一个实施方式中并参照图16A和16B，层压后的制造方法步骤如下： 
1.在此，示出的层压的电路板包括在电路板相对侧的铜箔。(工艺流程步骤S1，图7A、7B和7C)。在一个实施方式中，在两个铜箔之间的电路板的核心材料由陶瓷或绝缘材料制成(例如，FR4、LCP、聚醯胺短纤席材、BT、GPY，比如聚四氟乙烯、热传导碳(stablecor)、不含卤素等，其中GPY是不符合FR4分类的层压材料，比如聚酰亚胺、氮杂环丙烷固化环氧树脂、双马来酰亚胺、以及其它电子级的层压件)。然而本发明并不局限于此。同样地，在一个实施方式中，如图7B中所示的，基板上的铜箔具有大约0.00071″(H Oz.)的厚度。然而，本发明并不局限于此。 
2.随后电路板点图像印刷并选择性铜蚀刻以形成用于钻填充通孔的点间隙。在一个实施方式中，蚀刻的点间隙尺寸(或直径)比填充通孔大。(工艺流程步骤S2，图8A和8B) 
3.随后在蚀刻间隙穿过电路板钻出通孔。在一个实施方式中，钻出的通孔尺寸(或直径)比蚀刻间隙小。(工艺流程步骤S3，图9A、9B和9C) 
4.随后进行化学镀铜(或化学铜包覆)以金属化通孔和蚀刻间隙。(工艺流程步骤S4，图10) 
5.随后形成光点图形(或点)以和通孔相对应。在一个实施方式中，点 尺寸(或直径)比选择性蚀刻间隙大。(工艺流程步骤S5，图10) 
6.随后执行滚镀(或滚镀覆)以在通孔中电镀出需要的铜厚度。(工艺流程步骤S6，图11A，11B和11C) 
7.用来形成上面的点图形的抗蚀剂随后从电路板剥离。(工艺流程步骤S7) 
8.随后通孔填充导电的或非导电的浆料(或材料)。(工艺流程步骤S8，图12A和12B) 
9.过量的材料(例如，镀铜和填充的浆料)随后平坦化到表层铜/铜箔水平。(工艺流程步骤S9，图13A和13B)。在一个实施方式中，铜包覆的水平平坦化到相应铜层的起始表面铜/起始铜箔层的大约+0.0002″到-0.0002″的范围内。 
10.随后电路板通过化学镀铜再次加工，由此金属化填充材料以形成帽。 
11.其它的光刻胶应用在电路板上并成型，以形成包括在填充通孔上的帽图像的线路图像。 
12.随后线路图像电镀、抗蚀剂剥离以及蚀刻，由此形成包括在填充通孔上的铜帽的线路。(工艺流程步骤S10，图14A，14B和14C) 
在一个实施方式中，化学镀铜(或化学铜包覆)包括四个基本操作：清洗、活化、加速和沉积。此外，还可以在沉积后执行抗变色淋浴。 
更详细地，清洗操作开始于清洗一调节器，该清洗-调节器设计用来去除有机物并调节用于随后催化剂摄取的具有一个或多个通孔的多个电路层(或电路板)。该清洗一调节器可以包括一碱性溶液。 
通过催化剂和两个工艺槽的使用可以执行活化和加速操作。也就是说，预浸入槽用于激活或催化剂浴的带入保护，并且通常包含盐酸和可能的氯化锡或氯化钠。激活或催化剂浴包括盐酸、氯化锡和/或氯化钯。+2价锡离子将+2价铅还原为铅，其沉淀在具有一个或多个通孔的多个电路层上。残余的+2价锡和+4价锡通过加速剂选择性移除(也称为后活化剂)。合适的加 速剂包括氟硼酸和/或具有联氨的硫酸。 
化学镀铜化学的主要成分是氢氧化钠、甲醛、乙二胺四乙酸(或其它螯合剂)，以及铜盐。在复杂反应中，通过钯催化，甲醛将铜离子还原到金属铜。 
本发明的一个实施方式，滚镀(或镀覆)是基于正电荷导电性和电镀金属(例如铜)和电子的反应的电解铜电镀工艺。 
镀铜过程由四个重要部分组成： 
1.阴极-电解中的负极，其中生成负电子并且释放阳离子；物体(也就是电路板)将被电镀； 
2.阳极-电解中的正极，其中释放阴离子并且生成阳离子；它和电镀金属是相同的材料； 
3.电解液-导电介质，其中电流的流动和物质(例如，水溶液如酸、碱和盐)的运动在一起； 
4.直流电-从阳极流到阴极的电流。 
在此，在电镀过程中，直流电通过电解液从阳极经过的同时，将电镀金属的阳离子带到阴极。随后阳离子与阴极产生的阴电子结合并转化为金属涂层。金属涂层结合到阴极，这样电镀过程完成。 
在本发明的另一个实施方式中，参照图19A、19B、20A和20B，层压后的制造方法步骤如下： 
1.在此，示出的层压的电路板包括形成在电路板两侧的铜箔。(工艺流程步骤S1′、S1″，图7A、7B和7C)。在一个实施方式中，在两个铜箔之间的电路板的核心材料由陶瓷或绝缘材料制成(例如，FR4、LCP、聚醯胺短纤席材、BT、GPY，比如聚四氟乙烯、热传导碳(stablecor)、不含卤素等，其中GPY是不符合FR4分类的层压板，比如聚酰亚胺、氮杂环丙烷固化环氧树脂、双马来酰亚胺、以及其它电子级的层压件)。然而本发明并不局限于此。同样地，在一个实施方式中，如图7B中所示的，基板上的铜箔具有 大约0.00071″(H Oz.)的厚度。然而，本发明并不局限于此。 
2.随后电路板点图像印刷和选择性铜蚀刻，以形成用于钻填充通孔的点间隙。在一个实施方式中，蚀刻的点间隙尺寸(或直径)比填充通孔大。(工艺流程步骤S2′、S2″，图8A和8B) 
3.随后蚀刻间隙金属化，通过没有去污工序的化学镀铜工序(工艺流程步骤S3′，图19A)或使用Shadow工序(电化学公司)的替代金属化工序(工艺流程步骤S3″，图20A)、其后是铜电镀的没有去污工序的蚀刻工序(McDermid公司)等，来完成用于Shadow或蚀刻工序的金属化工序。 
4.随后在蚀刻的且金属化的间隙穿过电路板钻出通孔。在一个实施方式中，钻出的通孔尺寸(或直径)比蚀刻的且金属化的间隙小(工艺流程步骤S4′，S4″) 
5.随后用化学镀铜(或化学铜包覆)金属化通孔和蚀刻间隙(工艺流程步骤S5′，图19A、图10)或者使用替代的金属化工序(工艺流程步骤S5″，图20A)金属化通孔，该替代的金属化工序使用Shadow工序(电化学)、蚀刻工序(McDermid公司)等。 
6.随后形成和通孔对应的光点图形(或点)。在一个实施方式中，点尺寸(或直径)比选择的蚀刻间隙大。(工艺流程步骤S6′、S6″，图10) 
7.随后执行滚镀(或滚镀覆)以在通孔中电镀需要的铜厚度。(工艺流程步骤S7′、S7″，图11A、11B和11C) 
8.随后从电路板剥离用来形成上面的点图形的抗蚀剂。(工艺流程步骤S8′，S8″) 
9.随后用导电的或非导电的浆料(或材料)填充通孔。(工艺流程步骤S9′、S9″，图12A和12B) 
10.过量的材料(例如，镀铜和填充的浆料)随后平坦化到铜箔水平。(工艺流程步骤S10′、S10″，图13A和13B)。在一个实施方式中，铜包覆的水平的平坦化到相应铜层的起始铜箔厚度的大约+0.0002″到-0.0002″的范围 内。 
11.随后电路板通过再次化学镀铜来加工，以金属化填充材料以形成帽。 
12.将另一光刻胶应用在电路板上并且成型，以形成包括在填充通孔上的帽的图像的线路图像。 
13.随后线路图像电镀、抗蚀剂剥离以及蚀刻，由此形成包括在填充通孔上的铜帽的线路。(工艺流程步骤S11′、S11″，图14A、14B和14C) 
在本发明的另一个实施方式中，参照图21A、21B和21C，层压后的制造方法步骤如下： 
1.在此，示出的层压的电路板包括形成在电路板的相对侧的铜箔。(工艺流程步骤S1″′，图7A、7B和7C)。在一个实施方式中，在两个铜箔之间的电路板的核心材料由陶瓷或绝缘材料制成(例如，FR4、LCP、聚醯胺短纤席材、BT、GPY，比如聚四氟乙烯、热传导碳(stablecor)、不含卤素等，其中GPY是不属于FR4分类的层压板，比如氮杂环丙烷固化环氧树脂、双马来酰亚胺、以及其它电子级的层压件)。然而本发明并不局限于此。同样地，在一个实施方式中，如图7B中显示的，基片上的铜箔具有大约0.00071″(H Oz.)的厚度。然而，本发明并不局限于此。 
2.随后穿过电路板钻出通孔。(工艺流程步骤S2″′)。 
3.随后执行具有去污(去污工序)的化学镀铜(或化学铜包覆)以金属化通孔；或为通孔去污并使用替代的金属化工序(工艺流程步骤S3″′)金属化，该替代的金属化工序使用Shadow工序(电化学)、蚀刻工序(McDermid公司)等 
4.随后第一光点图形(或第一点)形成以与通孔相对应。(工艺流程步骤S4″′) 
5.随后执行滚镀(或槽镀覆)以在通孔中电镀需要的铜厚度。(工艺流程步骤S5″′) 
6.随后从电路板剥离用来形成上面的点图形的抗蚀剂。(工艺流程步骤 S6″′) 
7.过量的材料(例如，镀铜和填充的浆料)随后平坦化到表层铜/铜箔水平。(工艺流程步骤S7″′)。在一个实施方式中，电镀第一点的水平的平坦化到相应铜层的起始表面铜/箔厚度的大约+0.0002″到-0.0002″的范围内。 
8.随后电路板点图像印刷和选择性铜蚀刻，以形成点间隙与电镀通孔相对应。在一个实施方式中，蚀刻的点间隙尺寸(或直径)比通孔大。(工艺流程步骤S8″′) 
9.随后蚀刻间隙被金属化，通过无去污工序的化学镀铜工序或使用Shadow工序(电化学公司)的替代金属化工序(工艺流程步骤S9″′)、其后是铜电镀的无去污工序的蚀刻工序(McDermid公司)，来完成用于Shadow或蚀刻工序的金属化工序。 
10.随后第二光点图形(或第二点)形成以和通孔对应。在一个实施方式中，该点尺寸(或直径)比选择性蚀刻的间隙大。(工艺流程步骤S10″′) 
11.随后执行滚镀(或滚镀覆)以在通孔中电镀需要的铜厚度，该通孔具有连续地包覆从孔壁到外表面和孔周围的间隙中的铜包覆。(工艺流程步骤S11″′) 
12.随后从电路板剥离用来形成上面的第二点图形的抗蚀剂。(工艺流程步骤S12″′) 
13.随后通孔用导电的或非导电的浆料(或材料)填充。(工艺流程步骤S13″′) 
14.过量的材料(例如，镀铜和填充的浆料)随后平坦化到表面铜/铜箔的水平。(工艺流程步骤S15″′)。在一个实施方式中，铜包覆的水平被平面化到相应铜层的起始表面铜/箔厚度的大约+0.0002″到-0.0002″范围内。 
15.随后电路板通过再次化学镀铜加工来金属化填充材料，由此形成帽。 
16.将另一光刻胶应用在电路板上并且成型，以形成包括在填充通孔上的帽图像的线路图像。 
17.随后线路图像电镀、抗蚀剂剥离以及蚀刻，以形成包括在填充通孔上的铜帽的线路。(工艺流程步骤S15″′) 
更详细地，参照图16A、16B、18、19A、19B、20A和20B，本发明的一个实施方式提供一种制造具有多个电路层的印刷电路板或者印刷电路板子构件的方法，该电路层具有至少一个用来在电路板或者电路板子构件的不同电路层上互连铜图形的孔。该方法包括：多个电路层互相层压以形成具有第一固体铜层和第二固体铜层的电路板或者电路板子构件，第一固体铜层和第二固体铜层都分别作为电路板或者电路板子构件的最外层；选择性地去除第一固体铜层和/或第二固体铜层的一部分以形成用来钻孔的间隙；在间隙处钻孔到层压的电路层；金属化具有钻孔的电路层以金属化该孔；在两个最外层都涂上光刻胶；在带光点的电路层上成型光刻胶以曝光间隙和金属化的孔；利用电解电镀溶液电解铜电镀金属化的孔，以在金属化的孔中电镀金属化的孔到达到期望的铜厚度，且利用铜包覆连续地包覆从孔壁到金属化孔周围的间隙的外表面；剥离光刻胶；用填充材料填充镀铜孔；在填充的孔中固化填充材料；将该填充材料和电镀孔周围的间隙中的镀铜包覆平坦化到与第一固体铜层和/或第二固体铜层平面基本相同的水平(或铜箔的水平)；以及形成传导图像来覆盖具有平坦化的铜包覆的平坦化的孔。在此，该孔可以是通过机械钻探的孔，激光钻孔，或者机械和激光钻孔的结合，或者喷水钻孔，但不局限于此。 
参照图19A和20A，在一个实施方式中，该方法包括金属化具有间隙的电路层以金属化间隙，之后，在金属化的间隙处钻孔到层压的电路层。该具有间隙的电路层的金属化可以包括通过使用去污工序化学镀铜间隙。可替代地，具有间隙的电路层的金属化包括不使用去污工序的化学镀铜间隙。 
现在重新参照图16A，在一个实施方式中，为了金属化孔，具有钻孔的钻孔电路层的金属化包括为钻孔去污，以及化学镀铜去污的孔。 
参照图16A、19A和20A，在一个实施方式中，间隙的圆周尺寸大于钻 孔的圆周尺寸。在一个实施方式中，光点的圆周尺寸不小于间隙的圆周尺寸。在一个实施方式中，间隙的圆周尺寸大于钻孔的圆周尺寸，且用于选择滚镀的光点的相应圆周尺寸大于间隙的圆周尺寸。 
在一个实施方式中，多个电路层的层压包括多个基板互相层压，多个基板中的每一个插入到多个电路层中的一层和相应一层之间，多个基板包括树脂，且用来形成间隙的第一固体铜层或第二固体铜层(或铜箔)的一部分的去除包括选择性地去除第一固体铜层或第二固体铜层(或铜箔)的一部分，直到树脂。 
在一个实施方式中，只在最外层的一层上形成间隙。在替代的实施方式中，在两个最外层上都形成间隙。 
在一个实施方式中，钻孔是通孔。在替代的实施方式中，钻探出的钻孔没有穿过电路板或者电路板子构件的整个厚度。 
在一个实施方式中，光刻胶的图形包括对两个最外层都成像的点。在替代的实施方式中，光刻胶的图形包括只对最外层中的一层成像的点和对最外层中的另一层成像的电路。 
在本发明的另外一个实施方式中，参照图16A、16B、19A、19B、20A和20B，在制造方法流程步骤S2、S2′、S2″中，在不暴露在固体铜表面/铜箔底部的树脂的情况下，选择性地部分蚀刻掉铜，然后接着上面的工艺流程步骤。也就是说，在本发明的一个实施例中，多个电路层的层压包括多个基板互相层压，多个基板中的每一个插入到多个电路层中的一层和相应一层之间，多个基板包括树脂，且用来形成间隙的第一固体铜层和/或第二固体铜层(或铜箔)的一部分的去除包括在不暴露树脂的情况下选择性地去除第一固体铜层和/或第二固体铜层(或铜箔)的一部分。 
在本发明的另一个实施方式中，参照图16A、16B、19A、19B、20A和20B，在制造方法流程步骤S2、S2′、S2″中，在首先钻探出填充通孔后，选择性地部分蚀刻掉铜。这样图16A中的工艺流程步骤S3和图19A和20A 中的工艺流程步骤S4’、S4″将被跳过，并且接着照常进行其余步骤。也就是说，更详细地，本发明的一个实施方式提供一种制造具有多个电路层的印刷电路板或者印刷电路板子构件的方法，该电路层具有至少一个用来在电路板或者电路板子构件的不同电路层上互连铜图形的孔。该方法包括：多个电路层互相层压以形成具有第一固体铜层和第二固体铜层的电路板或者电路板子构件，第一固体铜层和第二固体铜层都分别作为电路板或者电路板子构件的最外层；钻孔到层压的电路层；为钻孔去污；选择性地去除第一固体铜层和/或第二固体铜层的一部分，以形成对应于去污孔的间隙；金属化具有去污孔和相应的间隙的电路层，以金属化去污孔和孔周围的间隙；在两个最外层都涂上光刻胶；在带光点的电路层上成型光刻胶以曝光金属化的孔；利用电解电镀溶液电解铜电镀金属化的孔，以在金属化的孔中将金属化的孔电镀到期望的铜厚度，且利用铜包覆连续地包覆从孔壁到金属化孔周围的间隙中的外表面；剥离光刻胶；用填充材料填充镀铜孔；在填充的孔中固化填充材料；将填充材料和间隙中的包覆电镀孔的镀铜平坦化到与第一固体铜层和/或第二固体铜层基本相同的水平(或铜箔的水平)；以及形成传导图像来覆盖具有平坦化的铜包覆的平坦化的孔。在此，该孔可以是通过机械钻探钻出的钻孔，激光钻孔，或者机械和激光钻孔的结合，或者喷水钻孔，但不局限于此。 
在一个实施方式中，钻孔电路层的金属化包括化学镀铜间隙和去污孔。 
在一个实施方式中，间隙的圆周尺寸大于钻孔的圆周尺寸，且其中光点的圆周尺寸不小于间隙的圆周尺寸。 
本发明的另一个实施方式提供一种制造具有多个电路层的印刷电路板或者印刷电路板的子构件的方法，该电路层具有至少一个用来在电路板或者电路板的子构件的不同电路层上互连铜图形的孔。该方法包括：多个电路层互相层压以形成具有第一固体铜层和第二固体铜层的电路板或者电路板子构件，第一固体铜层和第二固体铜层都分别作为电路板或者电路板子组件的最外层；蚀刻第一固体铜层和/或第二固体铜层，以形成用来钻至少一个通孔的间隙；在蚀刻间隙处钻至少一个通孔到层压的电路层；金属化具有钻出的通孔的钻孔电路层，以金属化该至少一个通孔；在印刷电路板的两个最外层都涂上光刻胶；在带光点的电路层上成型光刻胶，以在印刷电路板的两个最外层上都曝光金属化的通孔；利用电解电镀溶液电解铜电镀金属化的通孔，以在金属化的通孔中将金属化的通孔电镀到期望的铜厚度，且利用铜包覆包覆从外表面到金属化孔周围的间隙；剥离光刻胶；用填充材料填充镀铜的通孔；以及在填充的通孔中固化填充材料；将填充材料和电镀孔周围的镀铜点平坦化到与第一固体铜层和/或第二固体铜层基本相同的水平(或铜箔的水平)；以及形成传导图像来覆盖具有平坦化的铜包覆的平坦化的通孔。在此，该孔可以是通过机械钻探钻出的孔，激光钻孔，或者机械和激光钻孔的结合，或者喷水钻孔，但不局限于此。 
在一个实施方式中，为了金属化至少一个通孔和蚀刻间隙，具有钻在蚀刻间隙中的通孔的钻孔电路层的金属化包括为该钻出的通孔和间隙去污，以及为该去污的通孔和间隙化学镀铜。 
在一个实施方式中，该方法还包括使用去污工序金属化具有蚀刻间隙的电路层以金属化间隙，之后在金属化的间隙处钻至少一个通孔到层压的电路层。该具有蚀刻间隙的电路层的金属化可以包括不使用去污工序对该蚀刻间隙化学镀铜。 
在此，去污工序可以是高锰酸、等离子体、硫酸、铬酸的去污工序，但不局限于此。同样，在一个实施方式中，可以更进一步地使用去污工序来制造回蚀条件。此外，可以用在蚀刻间隙处的机械的微粗糙化树脂表面代替去污工序。 
在一个实施方式中，为了金属化至少一个通孔，具有钻出的通孔的钻孔电路层的金属化包括为钻出的通孔去污，以及化学镀铜该去污的通孔。 
在一个实施方式中，蚀刻间隙的圆周尺寸大于钻出的通孔的相应的圆周尺寸。 
在一个实施方式中，光点的圆周尺寸不小于蚀刻间隙的相应的圆周尺寸。 
在一个实施方式中，蚀刻间隙的圆周尺寸大于钻出的通孔的相应的圆周尺寸，且用于选择性滚镀的光点的相应的圆周尺寸大于蚀刻间隙的圆周尺寸。蚀刻间隙可以是任意的形状，如圆形、正方形等。 
在一个实施方式中，多个电路层的层压包括多个基板互相层压，多个基板中的每一个插入到多个电路层中的一层和相应一层之间，其中多个基板包括树脂，且用来形成蚀刻间隙的第一固体铜层/铜箔和/或第二固体铜层/铜箔的蚀刻包括选择性地蚀刻第一固体铜层/铜箔和/或第二固体铜层/铜箔直到树脂。 
在一个实施方式中，多个电路层的层压包括多个基板互相层压，多个基板中的每一个插入到多个电路层中的一层和相应一层之间，多个基板包括树脂，且用来形成蚀刻间隙的第一固体铜层/铜箔和/或第二固体铜层/铜箔的蚀刻包括在不暴露树脂的情况下选择性地蚀刻第一固体铜层/铜箔和/或第二固体铜层/铜箔。 
在一个实施方式中，通过机械控制深度铣削、激光铣削等去除箔。 
在一个实施方式中，利用直接金属化来完成孔或间隙的金属化，例如Shadow工序(电化学公司)，蚀刻工序(McDermid公司)，Dylex工序(Okuno化学私有公司)，通过喷射或真空沉积工序等沉积铜或传导金属。 
在一个实施方式中，在一个间隙处钻出多个孔。 
在一个实施方式中，只在层压结构的一个外表面生成铜间隙。 
在一个实施方式中，钻孔是通孔。 
在一个实施方式中，钻孔没有到达层压结构的另一侧。 
在一个实施方式中，钻孔在一个内层停住且没有穿透该内层。 
在一个实施方式中，图形是对两个外表面表面都成像的点。 
在一个实施方式中，图形是对一个外表面成像的点和对另一个外表面成像的电路。 
在一个实施方式中，填充材料和镀铜包覆的平坦化包括将填充材料和镀铜包覆平坦化到从相应铜层的起始表面铜/铜箔厚度的大约+0.0002″到-0.0002″。 
本发明的另一个实施方式提供一种制造具有多个电路层的印刷电路板或者印刷电路板子构件的方法，电路层具有至少一个用来在电路板或者电路板的子构件的不同电路层上互连铜图形的孔。该方法包括：几个电路层互相层压以形成具有第一固体铜层和第二固体铜层的电路板或者电路板子构件，第一固体铜层和第二固体铜层都分别作为电路板的最外层；钻至少一个通孔到层压的电路层；为该至少一个通孔去污；蚀刻第一固体铜层/铜箔和/或第二固体铜层/铜箔以形成对应于该至少一个通孔的蚀刻间隙；金属化具有至少一个通孔的钻孔电路层以金属化该至少一个通孔；在印刷电路板的两个最外层都涂上光刻胶；在带光点的电路层上成型光刻胶，以在印刷电路板的两个最外层上都曝光金属化的通孔和间隙；利用电解电镀溶液电解铜电镀金属化的通孔，以在金属化的通孔中将金属化的孔电镀到期望的铜厚度，且利用铜包覆连续地包覆从孔壁到金属化孔周围的间隙；剥离光刻胶；用填充材料填充镀铜的通孔；在填充的通孔中固化填充材料；将填充材料和蚀刻间隙中金属化孔周围的镀铜包覆平坦化到与第一固体铜层/铜箔和/或第二固体铜层/铜箔基本相同的水平；以及形成导电帽来覆盖具有平坦化的铜包覆的平坦化的通孔。 
在一个实施方式中，钻孔电路层的金属化包括化学镀铜蚀刻间隙和至少一个通孔。 
在一个实施方式中，蚀刻间隙的圆周尺寸大于钻出的通孔的相应的圆周尺寸。 
在一个实施方式中，光点圆周的尺寸大于蚀刻间隙的相应的圆周尺寸。 
在一个实施方式中，蚀刻间隙的圆周的尺寸大于钻出的通孔的相应的圆周尺寸，且光点的相应的圆周的尺寸大于蚀刻间隙的圆周尺寸。 
在一个实施方式中，多个电路层的层压包括多个基板互相层压，多个基板中的每一个插入到多个电路层中的一层和相应一层之间，多个基板包括树脂，且用来形成蚀刻间隙的第一固体铜层/铜箔和/或第二固体铜层/铜箔的蚀刻包括选择性地蚀刻第一固体铜层/铜箔和/或第二固体铜层/铜箔直到树脂。 
在一个实施方式中，多个电路层的层压包括多个基板互相层压，多个基板中的每一个插入到多个电路层中的一层和相应一层之间，多个基板包括树脂，且用来形成蚀刻间隙的第一固体铜层/铜箔和/或第二固体铜层/铜箔的蚀刻包括在不暴露树脂的情况下选择性地蚀刻第一固体铜层/铜箔和/或第二固体铜层/铜箔。 
在一个实施方式中，填充材料和镀铜包覆的平坦化包括将填充材料和镀铜包覆平坦化到从相应铜层的起始表面铜/铜箔厚度的大约+0.0002″到-0.0002″。 
本发明的另一个实施方式提供一种印刷电路板。该印刷电路板包括多个电路层，多个基板，和至少一个镀铜通孔。在此，多个电路层互相层压以形成在电路板的至少一侧具有固体铜表面/铜箔的印刷电路板。多个基板中的每一个插入到多个电路层中的一层和相应一层之间，且该至少一个镀铜通孔在具有用来包覆镀铜通孔的铜包覆的多个电路板中。同样，该至少一个镀铜通孔用填充材料填充，且将该带有铜包覆的填充通孔平坦化到与铜箔的箔平面基本相同的水平。 
在一个实施方式中，印刷电路板还包括导电帽，在与铜箔的箔平面基本相同的水平，该帽用于覆盖具有铜包覆的至少一个填充通孔。 
在一个实施方式中，铜包覆的水平在相应铜层的起始表面铜厚度/铜箔厚度的大约+0.0002″至-0.0002″的范围内。 
参照图21A、21B和21C，本发明的另一个实施方式提供一种制造具有多个电路层的印刷电路板或者印刷电路板子构件的方法，该电路层具有至少一个用来在电路板或者电路板子构件的不同电路层上互连铜图形的孔。该方法包括：多个电路层互相层压以形成具有第一固体铜层和第二固体铜层的电路板或者电路板子构件，第一固体铜层和第二固体铜层都分别作为电路板或者电路板子构件的最外层(工艺流程步骤S1″′)；钻孔到层压的电路层(工艺流程步骤S2″′)；为钻孔去污并金属化具有去污孔的电路层以金属化该孔(工艺流程步骤S3″′)；在两个最外层都涂上第一光刻胶且在具有第一光点的电路层上成型第一光刻胶以曝光金属化的孔(工艺流程步骤S4″′)；利用电解电镀溶液电解铜电镀金属化的孔，以将金属化的孔电镀到期望的铜厚度(工艺流程步骤S5″′)；剥离第一光刻胶(工艺流程步骤S6″′)；将电镀孔周围的电镀的第一光刻胶平坦化到与第一固体铜层或第二固体铜层至少一个基本相同的水平(工艺流程步骤S7″′)；选择性地去除第一固体铜层和/或第二固体铜层中至少一个的一部分，以形成对应于电镀孔的间隙(工艺流程步骤S8″′)；金属化具有电镀孔和间隙的电路层以金属化孔周围的间隙(工艺流程步骤S9″′)；在两个最外层都涂上第二光刻胶且在带有第二光点的电路层上成型第二光刻胶以曝光金属化的孔(工艺流程步骤S10″′)；利用电解电镀溶液电解铜电镀金属化的孔，以在金属化的孔中将孔电镀到期望的铜厚度，且利用铜包覆连续地包覆从孔壁到金属化孔周围的间隙的外表面(工艺流程步骤S11″′)；剥离第二光刻胶(工艺流程步骤S12″′)；用填充材料填充镀铜孔，且在填充的孔中固化填充材料(工艺流程步骤S13″′)；将填充材料和电镀孔周围的电镀铜点和间隙平坦化到与第一固体铜层或第二固体铜层至少一个基本相同的水平(工艺流程步骤S14″′)；和/或形成传导图像来覆盖具有平坦化的铜包覆的平坦化的孔(工艺流程步骤S15″′)。 
在一个实施方式中，金属化具有去污孔的电路层(工艺流程步骤S3″′)包括化学镀铜去污孔，且金属化具有电镀孔和间隙的电路层包括使用或不使 用去污工序化学镀铜间隙以及电镀孔(工艺流程步骤S9″′)。 
在一个实施方式中，间隙的圆周尺寸大于钻孔的圆周尺寸，并且第二光点的圆周尺寸不小于间隙的圆周尺寸。 
在一个实施方式中，多个电路层的层压(工艺流程步骤S1″′)包括多个基板互相层压，多个基板中的每一个插入到多个电路层中的一层和相应一层之间，多个基板包括树脂，且用来形成间隙(工艺流程步骤S8″′)的第一固体铜层或第二固体铜层(或铜箔)的一部分的去除包括选择性地去除第一固体铜层和/或第二固体铜层(或铜箔)的一部分直到树脂。 
在一个实施方式中，多个电路层的层压(工艺流程步骤S1″′)包括多个基板互相层压，多个基板中的每一个插入到多个电路层中的一层和相应一层之间，多个基板包括树脂，且用来形成间隙(工艺流程步骤S8″′)的第一固体铜层或第二固体铜层(或铜箔)的一部分的去除包括在不暴露树脂的情况下选择性地去除第一固体铜层或第二固体铜层(或铜箔)的一部分。 
图22、23、24、25、26和27示出了在首先钻出填充通孔后用于FLAT-WRAPTM的控制的蚀刻铜工序。 
参照前述内容，本发明的实施方式增强了印刷电路板的孔的包覆镀层的连贯性，从而为印刷电路板提供了额外的可靠性，并且确保印刷电路板的设计者和/或制造者能设计和制造具有相对好的特性和/或紧凑的几何尺寸的板。 
尽管本发明参照特定的实施方式进行了描述，本领域技术人员应当知晓，本发明不局限于公开的实施方式，相反，本发明意在覆盖包括在本发明精神和范围内的各种不同修改和它的等价方式。 

Claims (26)

1.一种制造具有多个电路层的印刷电路板或者印刷电路板子构件的方法，该电路层具有至少一个用来在电路板或者电路板子构件的不同电路层上互连铜图形的孔，该方法包括：
多个电路层互相层压以形成具有第一固体铜层和第二固体铜层的电路板或者电路板子构件，第一固体铜层和第二固体铜层都分别作为电路板或者电路板子构件的最外层；
选择性地去除第一固体铜层或第二固体铜层的一部分以形成用来钻孔的间隙；
在间隙处钻孔到层压的电路层；
金属化具有钻孔的电路层以金属化该孔；
在两个最外层都涂上光刻胶；
在带光点的电路层上成型光刻胶以曝光间隙和金属化的孔；
利用电解电镀溶液电解铜电镀金属化的孔，以在金属化的孔中将金属化的孔电镀到期望的铜厚度，且利用铜包覆连续地包覆从孔壁到金属化孔周围的间隙的外表面；
剥离光刻胶；
用填充材料填充铜镀孔；
在填充的孔中固化填充材料；
将填充材料和电镀孔周围的间隙中的镀铜包覆平坦化到与第一固体铜层或第二固体铜层基本相同的水平；
以及形成传导图像来覆盖具有平坦化的铜包覆的平坦化的孔。
2.如权利要求所述1的方法，其进一步包括：金属化具有间隙的电路层以金属化该间隙，之后在金属化的间隙处钻孔到层压的电路层。 
3.如权利要求2所述的方法，其中具有间隙的电路层的金属化包括通过使用去污工序化学镀铜间隙。
4.如权利要求2所述的方法，其中具有间隙的电路层的金属化包括不使用去污工序而化学镀铜间隙。
5.如权利要求1所述的方法，其中具有间隙的电路层的金属化包括为钻孔去污，且化学镀铜去污孔。
6.如权利要求1所述的方法，其中间隙的圆周尺寸大于钻孔的圆周尺寸。
7.如权利要求1所述的方法，其中光点的圆周尺寸不小于间隙的圆周尺寸。
8.如权利要求1所述的方法，其中间隙的圆周尺寸大于钻孔的圆周尺寸，且其中光点的相应的圆周尺寸大于间隙的圆周尺寸。
9.如权利要求1所述的方法，其中多个电路层的层压包括多个基板互相层压，多个基板中的每一个插入到多个电路层中的一层和相应一层之间，其中多个基板包括树脂，以及其中用来形成间隙的第一固体铜层或第二固体铜层的一部分的去除包括选择性地去除第一固体铜层或第二固体铜层的一部分直到树脂。
10.如权利要求1所述的方法，其中多个电路层的层压包括多个基板互相层压，多个基板中的每一个插入到多个电路层中的一层和相应一层之间，其中多个基板包括树脂，以及其中用来形成间隙的第一固体铜层或第二固体铜层的一部分的去除包括在不暴露树脂的情况下选择性地去除第一固体铜层或第二固体铜层的一部分。
11.如权利要求1所述的方法，其中只在最外层的一层上生成间隙。
12.如权利要求1所述的方法，其中在两个最外层上都生成间隙。
13.如权利要求1所述的方法，其中钻孔是通孔。
14.如权利要求1所述的方法，其中钻探出来的钻孔没有穿过电路板或 者电路板子构件的整个厚度。
15.如权利要求1所述的方法，其中光刻胶的图形包括对两个最外层都成像的点。
16.如权利要求1所述的方法，其中光刻胶的图形包括只对最外层中的一层成像的点和对最外层中的另一层成像的电路。
17.一种制造具有多个电路层的印刷电路板或者印刷电路板子构件的方法，该电路层具有至少一个用来在电路板或者电路板子构件的不同电路层上互连铜图形的孔，该方法包括：
多个电路层互相层压以形成具有第一固体铜层和第二固体铜层的电路板或者电路板子构件，第一固体铜层和第二固体铜层都分别作为电路板或者电路板子构件的最外层；
钻孔到层压的电路层；
为钻孔去污；
选择性地去除第一固体铜层和/或第二固体铜层的一部分以形成对应于去污孔的间隙；
金属化具有去污孔和相应的间隙的电路层以金属化去污孔；
在两个最外层都涂上光刻胶；
在带光点的电路层上成型光刻胶以曝光金属化的孔；
利用电解电镀溶液电解铜电镀金属化的孔，以在金属化的孔中将金属化的孔电镀到期望的铜厚度，且利用铜包覆连续地包覆从孔壁到金属化孔周围的间隙的外表面；
剥离光刻胶；
用填充材料填充镀铜孔；
在填充的孔中固化填充材料；
将填充材料和电镀孔周围的间隙中的镀铜包覆平坦化到与第一固体铜层或第二固体铜层基本相同的水平；以及 
形成传导图像来覆盖具有平坦化的铜包覆的平坦化的孔。
18.如权利要求17所述的方法，其中钻孔电路板的金属化包括对间隙和去污孔进行化学镀铜。
19.如权利要求17所述的方法，其中间隙的圆周尺寸大于钻孔的圆周尺寸，且其中光点的圆周尺寸不小于间隙的圆周尺寸。
20.如权利要求17所述的方法，其中多个电路层的层压包括多个基板互相层压，多个基板中的每一个插入到多个电路层中的一层和相应一层之间，多个基板包括树脂，且用来形成间隙的第一固体铜层或第二固体铜层的一部分的去除包括选择性地蚀刻第一固体铜层或第二固体铜层的一部分直到树脂。
21.如权利要求17所述的方法，其中多个电路层的层压包括多个基板互相层压，多个基板中的每一个插入到多个电路层中的一层和相应一层之间，多个基板包括树脂，且用来形成间隙的第一固体铜层或第二固体铜层的一部分的去除包括在不暴露树脂的情况下选择性地蚀刻第一固体铜层或第二固体铜层的一部分。
22.一种制造具有多个电路层的印刷电路板或者印刷电路板子构件的方法，该电路层具有至少一个用来在电路板或者电路板子构件的不同电路层上互连铜图形的孔，该方法包括：
多个电路层互相层压以形成具有第一固体铜层和第二固体铜层的电路板或者电路板子构件，第一固体铜层和第二固体铜层都分别作为电路板或者电路板子构件的最外层；
钻孔到层压的电路层；
为钻孔去污；
金属化具有去污孔的电路层以金属化该孔；
在两个最外层都涂上第一光刻胶；
在带第一光点的电路层上成型第一光刻胶以曝光金属化的孔； 
利用电解电镀溶液电解铜电镀金属化的孔，以将金属化的孔电镀到期望的铜厚度；
剥离第一光刻胶；
将电镀孔周围的电镀的第一光点平坦化到与第一固体铜层或第二固体铜层基本相同的水平；
选择性地去除第一固体铜层或第二固体铜层的一部分，以形成对应于电镀孔的间隙；
金属化具有电镀孔和间隙的电路层以金属化孔周围的间隙；
在两个最外层都涂上第二光刻胶；
在带第二光点的电路层上成型第二光刻胶以曝光金属化的间隙和孔；
利用电解电镀溶液电解铜电镀金属化的孔，以在金属化的孔中将孔电镀到期望的铜厚度，且利用铜包覆连续地包覆从孔壁到孔周围的间隙的外表面；
剥离第二光刻胶；
用填充材料填充镀铜孔；
在填充的孔中固化填充材料；
将填充材料和电镀孔周围的间隙中的镀铜包覆平坦化到与第一固体铜层或第二固体铜层基本相同的水平；
以及形成传导图像来覆盖具有平坦化的铜包覆的平坦化的孔。
23.如权利要求22所述的方法，其中具有去污孔的电路层的平坦化包括化学镀铜该去污孔，以及其中具有电镀孔和间隙的电路层的金属化包括对间隙和电镀孔进行化学镀铜。
24.如权利要求22所述的方法，其中间隙的圆周尺寸大于钻孔的圆周尺寸，且其中第二光点的圆周尺寸不小于间隙的圆周尺寸。
25.如权利要求22所述的方法，其中多个电路层的层压包括多个基板互相层压，多个基板中的每一个插入到多个电路层中的一层和相应一层之 间，其中多个基板包括树脂，且其中用来形成间隙的第一固体铜层或第二固体铜层的一部分的去除包括选择性地蚀刻第一固体铜层或第二固体铜层的一部分直到树脂。
26.如权利要求22所述的方法，其中多个电路层的层压包括多个基板互相层压，多个基板中的每一个插入到多个电路层中的一层和相应一层之间，其中多个基板包括树脂，且其中用来形成间隙的第一固体铜层或第二固体铜层的一部分的去除包括在不暴露树脂的情况下选择性地蚀刻第一固体铜层或第二固体铜层的一部分。 
CN2008801019760A 2007-06-06 2008-06-06 具有需要铜包覆电镀的孔的多层印刷线路板 Active CN101802261B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US93354107P 2007-06-06 2007-06-06
US60/933541 2007-06-06
PCT/US2008/007118 WO2008153939A1 (en) 2007-06-06 2008-06-06 Multilayer printed wiring boards with holes requiring copper wrap plate

Publications (2)

Publication Number Publication Date
CN101802261A CN101802261A (zh) 2010-08-11
CN101802261B true CN101802261B (zh) 2012-12-12

Family

ID=40094761

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801019760A Active CN101802261B (zh) 2007-06-06 2008-06-06 具有需要铜包覆电镀的孔的多层印刷线路板

Country Status (7)

Country Link
US (2) US8156645B2 (zh)
EP (2) EP2162566B1 (zh)
CN (1) CN101802261B (zh)
AT (1) ATE548483T1 (zh)
ES (1) ES2383040T3 (zh)
HK (1) HK1167775A1 (zh)
WO (1) WO2008153939A1 (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9220169B2 (en) * 2007-06-21 2015-12-22 Second Sight Medical Products, Inc. Biocompatible electroplated interconnection electronics package suitable for implantation
US8453322B2 (en) * 2008-08-14 2013-06-04 Ddi Global Corp. Manufacturing methods of multilayer printed circuit board having stacked via
US8395875B2 (en) 2010-08-13 2013-03-12 Andrew F. Tresness Spark gap apparatus
CN102076175A (zh) * 2010-11-24 2011-05-25 深南电路有限公司 全板镀金板的制作工艺
CN102026491B (zh) * 2010-12-07 2012-05-09 深南电路有限公司 全板镀金板的制作工艺
CN102045955B (zh) * 2010-12-28 2012-09-05 深南电路有限公司 等长金手指的镀金方法
CN102045959B (zh) * 2010-12-28 2012-07-04 深南电路有限公司 等长金手指的镀金方法
CN102045960B (zh) * 2010-12-28 2012-09-05 深南电路有限公司 等长金手指的镀金方法
CN102045962A (zh) * 2010-12-28 2011-05-04 深南电路有限公司 等长金手指的镀金方法
CN102045956B (zh) * 2010-12-28 2012-09-05 深南电路有限公司 等长金手指的镀金方法
CN102045961B (zh) * 2010-12-28 2012-07-18 深南电路有限公司 等长金手指的镀金方法
CN102045957B (zh) * 2010-12-28 2012-07-04 深南电路有限公司 等长金手指的镀金方法
CN102045963B (zh) * 2010-12-28 2012-07-04 深南电路有限公司 等长金手指的镀金方法
CN102045958B (zh) * 2010-12-28 2012-07-04 深南电路有限公司 等长金手指的镀金方法
JP6185986B2 (ja) * 2012-05-07 2017-08-23 キュプトロニック テクノロジー リミテッド 金属を塗布するための方法
US10392959B2 (en) * 2012-06-05 2019-08-27 General Electric Company High temperature flame sensor
CN102883558B (zh) * 2012-10-17 2015-07-08 无锡江南计算技术研究所 单镀孔铜的制作方法
CN104159401B (zh) * 2013-05-13 2017-07-28 健鼎（无锡）电子有限公司 具有包覆铜层的印刷电路板的制造方法
CN104349587A (zh) * 2013-07-31 2015-02-11 北大方正集团有限公司 一种印制电路板及其盘中孔的制作方法、以及印制电路板
CN104582272B (zh) * 2013-10-09 2018-01-26 珠海方正科技高密电子有限公司 一种制作侧壁金属化阶梯槽的方法以及装置
US20150289372A1 (en) * 2014-04-03 2015-10-08 Yikang Deng Fluorescent conductive fill material for plated through hole structures and methods of defect inspection utilizing the same
KR102268385B1 (ko) * 2014-08-14 2021-06-23 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
CN105451468A (zh) * 2014-08-29 2016-03-30 深南电路有限公司 一种电路板的制作方法
CN105657988B (zh) * 2014-11-21 2019-04-23 宏启胜精密电子(秦皇岛)有限公司 柔性电路板及其制作方法
CN106163102B (zh) * 2015-04-02 2018-11-23 鹏鼎控股(深圳)股份有限公司 柔性电路板及其制作方法
CN105050327A (zh) * 2015-07-06 2015-11-11 深圳崇达多层线路板有限公司 一种具有包覆铜层印制电路板的制作方法
WO2017039624A1 (en) * 2015-08-31 2017-03-09 Robert Alan May Method of forming a via opening
CN108369932A (zh) * 2015-09-25 2018-08-03 英特尔公司 包括无空隙孔的电子组件
TWI574595B (zh) 2015-10-28 2017-03-11 財團法人工業技術研究院 多層線路的製作方法與多層線路結構
CN112672542A (zh) * 2020-11-13 2021-04-16 枣庄睿诺电子科技有限公司 一种电路板的制作方法及电路板
CN113347810B (zh) * 2021-05-27 2022-08-02 珠海杰赛科技有限公司 高厚径比金属化盲孔的加工方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1376019A (zh) * 2002-03-08 2002-10-23 启亨股份有限公司 印刷电路板及其制作方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4325780A (en) * 1980-09-16 1982-04-20 Schulz Sr Robert M Method of making a printed circuit board
US4529477A (en) * 1983-05-02 1985-07-16 Kollmorgen Technologies Corporation Process for the manufacture of printed circuit boards
US5319159A (en) * 1992-12-15 1994-06-07 Sony Corporation Double-sided printed wiring board and method of manufacture thereof
US5545308A (en) * 1995-06-19 1996-08-13 Lynntech, Inc. Method of using conductive polymers to manufacture printed circuit boards
JP3593234B2 (ja) * 1996-04-23 2004-11-24 日立電線株式会社 半導体装置用両面配線テープキャリアの製造方法
US6272745B1 (en) * 1997-03-14 2001-08-14 Photo Print Electronics Gmbh Methods for the production of printed circuit boards with through-platings
ATE228753T1 (de) * 1999-03-16 2002-12-15 Siemens Ag Verfahren zum einbringen von durchkontaktierungslöchern in ein beidseitig mit metallschichten versehenes, elektrisch isolierendes basismaterial
EP1434193A4 (en) * 2001-09-07 2009-03-25 Panasonic Corp EL DISPLAY, EL DISPLAY CONTROL UNIT AND PICTURE DISPLAY
TWI310670B (en) 2003-08-28 2009-06-01 Ibm Printed wiring board manufacturing method and printed wiring board
US7293355B2 (en) * 2005-04-21 2007-11-13 Endicott Interconnect Technologies, Inc. Apparatus and method for making circuitized substrates in a continuous manner
JP2007129180A (ja) * 2005-10-03 2007-05-24 Cmk Corp プリント配線板、多層プリント配線板及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1376019A (zh) * 2002-03-08 2002-10-23 启亨股份有限公司 印刷电路板及其制作方法

Also Published As

Publication number Publication date
US20080302468A1 (en) 2008-12-11
US8510941B2 (en) 2013-08-20
EP2424338A1 (en) 2012-02-29
WO2008153939A1 (en) 2008-12-18
HK1167775A1 (en) 2012-12-07
CN101802261A (zh) 2010-08-11
EP2162566A1 (en) 2010-03-17
ATE548483T1 (de) 2012-03-15
EP2162566B1 (en) 2012-03-07
ES2383040T3 (es) 2012-06-15
US8156645B2 (en) 2012-04-17
US20120144667A1 (en) 2012-06-14
EP2424338B1 (en) 2013-12-18
EP2162566A4 (en) 2010-08-11

Similar Documents

Publication Publication Date Title
CN101802261B (zh) 具有需要铜包覆电镀的孔的多层印刷线路板
JP5213094B2 (ja) 導電バイアを誘電体層に埋め込む方法およびプロセス
CN1798485B (zh) 多层印刷电路板及其制造方法
US7211289B2 (en) Method of making multilayered printed circuit board with filled conductive holes
CN100589684C (zh) 埋图案基板及其制造方法
KR20090110596A (ko) 인쇄회로기판 및 그 제조방법
CN108834335B (zh) 一种pcb的制作方法和pcb
CN101026929A (zh) 具有内部导通孔的印刷电路板及其制造方法
CN1575111A (zh) 用于安装半导体器件的印刷线路板
US6984915B2 (en) Electrical slip ring platter multilayer printed circuit board and method for making same
CN101641461B (zh) 具有填铜穿透孔的多层印刷线路板
KR100726238B1 (ko) 다층 인쇄회로기판 제조방법
CN101621896B (zh) 印刷电路板及其制造方法
CN115103514A (zh) Pcb构件以及pcb构件的加工方法
CN114615807A (zh) 利用辅助导电层形成pcb工程化热路径的装置和方法
CN116489903A (zh) 一种电路板及其制造方法
CN116406084A (zh) 散热型线路板的制备方法以及散热型线路板
JPH07297546A (ja) 配線板の製造法
CN116583008A (zh) 焊盘及焊盘的制作方法
CN114521060A (zh) 一种印制线路板及其制备方法
JPH0575259A (ja) プリント配線板の製造方法
JP2001127437A (ja) プリント配線板及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant