CN101803165B - 使用多个电荷泵浦电路产生提升电压的设备和方法 - Google Patents

使用多个电荷泵浦电路产生提升电压的设备和方法 Download PDF

Info

Publication number
CN101803165B
CN101803165B CN2008801068339A CN200880106833A CN101803165B CN 101803165 B CN101803165 B CN 101803165B CN 2008801068339 A CN2008801068339 A CN 2008801068339A CN 200880106833 A CN200880106833 A CN 200880106833A CN 101803165 B CN101803165 B CN 101803165B
Authority
CN
China
Prior art keywords
charge pump
signal
voltage
pump circuit
dram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008801068339A
Other languages
English (en)
Other versions
CN101803165A (zh
Inventor
潘弘柏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Examine Vincent Zhi Cai management company
Original Assignee
Mosaid Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mosaid Technologies Inc filed Critical Mosaid Technologies Inc
Publication of CN101803165A publication Critical patent/CN101803165A/zh
Application granted granted Critical
Publication of CN101803165B publication Critical patent/CN101803165B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4061—Calibration or ate or cycle tuning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4067—Refresh in standby or low power modes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4068—Voltage or leakage in refresh operations
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H02M3/077—Charge pumps of the Schenkel-type with parallel connected charge pump stages

Abstract

一种使用多个电荷泵浦电路、电荷泵浦控制信号和运行电荷泵浦的运行电容性元件来产生提升电压的设备和方法，其中所述激活的电荷泵浦的电容性元件响应于电荷泵浦的输入电压和电荷泵浦信号而被充电。

Description

使用多个电荷泵浦电路产生提升电压的设备和方法
技术领域
本发明总地涉及半导体装置，并且更具体地，涉及具有电荷泵浦的提升电压产生器以及使用它的动态随机存取存储器。
背景技术
诸如动态随机存取存储器(DRAM)的半导体存储器装置在单元阵列中保存数据，每一单元保存一位数据。该单元阵列典型地以行和列布置，使得通过在阵列中指定其行和列可以寻址特定的单元。一行中的单元一起连接到一个字线，并且一列中的单元一起连接到一个位线。连接感应放大器以检测单元中的数据。
每一个DRAM单元包括存储电容器。这样，由于所保存的数据(即，充电电容器)在相对短的时间周期之后会耗散，所以该单元被认为是“动态的”。为了保持所保存的数据，通过以重复的方式重新应用每一单元的存储电容器的充电状态，周期性地刷新DRAM单元的内容。由于单元中的数据被感应放大器读取并且该数据被重写到该单元，所以刷新操作类似于读出操作。因此，该数据在单元中被“刷新”。通过根据行地址启用字线并且启用感应放大器来执行刷新操作。当DRAM处于运行(active)模式中时可以执行“自动刷新”的刷新操作，或者当DRAM处于休眠模式时执行“自刷新”的刷新操作。
从外部电源电压(Vdd)得到足以为单元的电容器充电的存取晶体管的栅极电压所需的提升随着DRAM的不同特征改变。例如，当刷新操作发生在休眠模式中时，克服电压下降所需的电流提升量随着刷新时间减少而增加。典型地，在不考虑可变刷新时间且经常依赖于仅对最坏可能刷新时间的考虑来配置内部电压电源。典型地，制造商将DRAM的刷新率设置为确保数据不会丢失的时间周期。然而，该时间周期可能比必要的时间周期更加频繁并且可能期望降低该频率以降低功耗。典型地，根据最坏刷新特征(即，最短时间周期)来确定内部电压电源的最大驱动容量。因此，提供比所需更多的电流并且导致更大的功耗。
例如，处于0.13μm到0.18μm尺寸范围的DRAM典型地具有更长的刷新时间周期(例如，大于8ms)并且因此休眠模式电流需求较低。当DRAM的尺寸下降到大约90nm，使用具有更短并且更容易改变的刷新时间周期的MIM(金属-绝缘体-金属)类型的电容器。自刷新泵浦电路不容易处理电压提升和所产生电流中的这种可变性。因此，可以根据可能的最短周期来设置该刷新时间周期。如果DRAM具有更高的刷新时间周期，则其可以导致休眠模式中的过泵浦和不足的功率使用。
发明内容
根据本发明的一个方面，提供用于产生提升电压的设备，包括：使用输入电压且响应于电荷泵浦信号和相应的控制信号而操作的多个电荷泵浦电路，多个电荷泵浦电路的每一个包括电容性元件并且响应于相应的控制信号可以被激活，激活的电荷泵浦电路的电容性元件响应于输入电压和电荷泵浦信号的至少一个被充电，该激活的电荷泵浦电路的电荷用于提供所述提升电压。
例如，所述多个电荷泵浦电路的每一个响应于相应的控制信号可被单独地激活。通过附加的电荷泵浦控制器，根据关于电荷泵浦的信息，可以提供控制信号给相应的电荷泵浦电路。根据所述电荷泵浦控制器，指示将被激活的电荷泵浦电路。
根据本发明的另一个方面，提供用于产生提升电压的方法。该方法包括：提供电荷泵浦信号给多个电荷泵浦电路，每一个电荷泵浦电路包括电容性元件；提供相应的控制信号给多个电荷泵浦电路；并且通过相应的控制信号来激活电荷泵浦电路，使得所激活的电荷泵浦电路的电容性元件充电；从而使用激活的电荷泵浦电路的电荷来产生所述提升电压。
例如，激活的步骤包括：响应于相应的控制信号，单独地激活多个电荷泵浦电路的每一个。提供相应的控制信号的步骤包括：提供用于执行电荷泵浦的信息；并且基于所述信息来提供所述控制信号。
根据本发明的又一方面，提供具有存储单元的动态随机存取存储器(DRAM)，其数据在休眠模式中刷新。所述DRAM包括：用于提供用于DRAM操作的输出电压的电压提供器；用于确定所述输出电压是否达到预定电平来提供确定结果的确定器；和用于在休眠模式中响应于刷新时间来提供控制输出的控制器，该电压提供器响应于所述确定结果和所述控制输出来提供提升电压作为输出电压。
例如，所述电压提供器包括：用于响应于所述控制输出来提供提升电压的提升电路，所述提升电路包括多个提升操作段(segment)，每个提升操作段响应于所述控制输出可被单独地激活。
该控制器可以包括：用于根据所述刷新时间来提供控制输出以选择待激活的一组多个提升操作段的段选择器。可以组合来自所述该组所选择的提升操作段的提升输出以产生组合输出作为来自所述电压提供器的输出电压。
根据本发明的又一方面，提供用于供应操作电压到包括存储单元的动态随机存取存储器(DRAM)的设备，该存储单元的数据在DRAM的休眠模式中被刷新。该设备包括：用于供应DRAM中所用的字自举电压和衬底偏置电压的第一和第二电压供应器，在休眠模式中该字自举电压和衬底偏置电压响应于刷新时间而改变。
例如，所述第一电压供应器包括：用于提供用于DRAM操作的第一输出电压的第一电压提供器；和用于确定第一输出电压是否达到第一预定电平以提供第一确定结果的第一确定器。
所述第二电压供应器可包括：用于提供用于DRAM操作的第二输出电压的第二电压提供器；和用于确定第二输出电压是否达到第二预定电平以提供第二确定结果的第二确定器。
根据本发明的另一方面，提供用于产生用于具有存储单元的动态随机存取存储器(DRAM)的提升电压的方法，该存储单元中的数据在休眠模式中被刷新。该方法包括：提供用于DRAM操作的输出电压；确定所述输出电压是否达到预定电平来提供确定结果；并且在休眠模式中响应于刷新时间来提供控制输出，从而响应于确定结果和控制输出来提供提升电压作为输出电压。
根据本发明的又一个方面，提供用于供应操作电压到包括存储单元的动态随机存取存储器(DRAM)的方法，存储单元的数据在RAM的休眠模式中被刷新。该方法包括：供应字自举电压；并且供应用于DRAM的衬底偏置电压，在休眠模式中该字自举电压和衬底偏置电压响应于刷新时间而改变。
例如，供应字自举电压的步骤包括：提供用于DRAM操作的输出电压；确定输出电压是否达到预定电平来提供确定结果；并且在休眠模式中响应于刷新时间来提供控制输出，从而响应于确定结果和控制输出来提供提升电压作为输出电压。
供应衬底偏置电压的步骤可包括：提供用于DRAM操作的输出电压；确定输出电压是否达到预定电平来提供确定结果；并且在休眠模式中响应于刷新时间来提供控制输出，从而响应于确定结果和控制输出来提供提升电压作为输出电压。
通过阅读下面结合附图对本发明的具体实施例的描述，本发明的其它方面和特征对于本领域内普通技术人员而言变得清楚。
附图说明
现在仅参考附图、通过例子，描述本发明的实施例，其中：
图1是示出根据本发明实施例的产生提升电压的配置的框图；
图2是示出根据本发明的另外的实施例的动态随机存取存储器(DRAM)的框图；
图3是示出图2中所示字自举电压发生器的例子的细节的框图；
图4是示出图3中所示泵浦信号提供器的例子的框图；
图5是示出图3中所示泵浦段使能控制器的例子的框图；
图6示出图3中字自举电压发生器的休眠模式泵浦电路的段的例子；
图7是图3中所示字自举电压发生器执行的操作的流程图；
图8是示出图3中所示的泵浦信号提供器的另一个例子的框图；
图9是具有图8中所示泵浦信号提供器的字自举电压发生器执行的操作的流程图；
图10是示出图3中所示泵浦信号提供器的另一个例子的框图；
图11是示出图2中所示的衬底偏置电压发生器的例子的细节的框图；
图12是图11中所示的泵浦信号提供器的例子的框图；
图13示出用于图12中所示的衬底偏置电压发生器的休眠模式泵浦电路中的段的例子；
图14是图11中所示的衬底偏置电压发生器执行的操作的流程图；
图15是示出图11中所示的泵浦信号提供器的另一个例子的框图；
图16是具有图15中所示的泵浦信号提供器的衬底电压发生器执行的操作的流程图；
图17是示出图11中所示的泵浦信号提供器的另一个例子的框图；
图18是根据本发明的另一个实施例的示出动态随机存取存储器(DRAM)的另一个例子的框图；
图19是示出图18中所示的字自举电压发生器的例子的细节的框图；和
图20是示出图18中所示的衬底偏置电压发生器的例子的框图。
具体实施方式
在以下示例实施例的详细描述中，参考了附图，该附图构成其中一部分并且在其中通过示出具体示例实施例而示意。这些实施例描述得足够详细，以使本领域内的普通技术人员可以实现本发明，并且可以理解还可以使用其他实施例和在不脱离本发明的范围的前提下可以做出逻辑的、机械的、电的和其他改变。因此，以下详细描述并不意于限制本发明。
总地，本发明提供具有电荷泵浦电路的提升电压产生器。
图1示出根据本发明实施例的产生提升电压的配置。参考图1，提升电压产生器包括一组电荷泵浦电路CP_1，CP_2，...，CP_m-1和CP_m，m是大于1的整数。电荷泵浦电路CP_1，CP_2，...，CP_m-1和CP_m的每个包括位于其中的电容性元件CPE并且接收输入电压Vi。提升电压产生器还包括用于电荷泵浦的激活控制器CPC。响应于包含关于电荷泵浦的信息的输入信号IN，激活控制器CPC将一组电荷泵浦激活信号CPA_1，CPA_2，...，CPA_m-1和CPA_m分别提供到电荷泵浦电路CP_1，CP_2，...，CP_m-1和CP_m。电荷泵浦电路CP_1，CP_2，...，CP_m-1和CP_m的每一个接收作为具有两个电平“高”和“低”的重复信号的泵浦信号CPS，诸如由振荡器(未示)提供的振荡信号。
响应于电荷泵浦激活信号CPA_1，CPA_2，...，CPA_m-1和CPA_m的相应的一个，激活电荷泵浦电路。所激活的电荷泵浦电路响应于泵浦信号CPS执行电压提升功能和电流泵浦。
提升电压产生器提供提升输出电压Vo给负载LD，诸如半导体装置和存储器电路，其具有电容性元件LCP。提升电压可以是正的或者负的。在产生正电压Vop和负电压Von的情况下，输入电压Vi分别是正电压Vip和零电压Vio。
在正提升电压Vop的产生器中，每一个激活的电荷泵浦电路中的电容性元件CPE响应于具有一个电平(例如“低”)的泵浦信号CPS由输入电压Vip来充电。当泵浦信号CPS处于另一个电平(例如“高”)时，提升每一个激活的电荷泵浦电路的充电的电压电平并且电容性元件CPE的电荷与负载LD的电容性元件LCP共享。从而，电流从激活的电荷泵浦电路流到负载LD。结果是，激活的电荷泵浦电路中的所有电容性元件CPE的组合电荷导致产生来自电荷泵浦电路CP_1，CP_2，...，CP_m-1和CP_m的正提升输出电压Vop和电流泵浦。
在负提升电压Von的产生器中，响应于具有一个电平(例如“高”)的泵浦信号CPS，每一个激活的电荷泵浦电路中的电容性元件CPE由“高”电平电压来充电。当泵浦信号CPS处于另一个电平(例如“低”)时，电容性元件CPE与负载LD的电容性元件LCP共享电荷。结果是，激活的电荷泵浦电路中的所有电容性元件CPE的组合电荷导致产生来自电荷泵浦电路CP_1，CP_2，...，CP_m-1和CP_m的负提升输出电压Von和电流泵浦。
使用包含在输入信号IN中的信息，电荷泵浦激活控制器CPC确定激活哪个电荷泵浦电路。在电荷泵浦电路CP_1，CP_2，...，CP_m-1和CP_m的每一个能够提供相同数量的电荷的情况中，组合的电荷与激活的电荷泵浦电路的数量成比例。
如图1中所示的这样的提升电压产生器可适用于半导体装置，诸如随机存取存储器(DRAM)。以下将描述提升电压产生器将应用到的DRAM的例子。
图2示出根据本发明的另一个实施例的动态随机存取存储器(DRAM)的例子。参考图2，DRAM 100在单元阵列中保存数据，每个单元保存一位。DRAM100包括存储器阵列102，该存储器阵列102是单元阵列，该单元阵列中一行中的单元由字线连接在一起并且一列中的单元由位线连接在一起。字线和位线用来存取特定的单元。这些单元的每一个包括例如用于保存数据的存储电容器(未示)。由于在相对短的时间周期后所保存的数据将消散，所以该单元被认为是“动态的”。为了保持所保存的数据，通过将充电状态重新应用到存储电容器来周期性地刷新DRAM单元的内容。刷新操作之间的最大可允许时间由存储电容器的电荷存储能力来确定。典型地将刷新时间设置为确保单元中的数据保持。
刷新操作类似于读出操作，但没有任何数据输出。在导致数据被重新写到单元以刷新数据的刷新操作之前，通过感应放大器来感测(sense)单元中的数据。通过根据行地址启用字线和启用感应放大器来执行刷新操作。刷新操作可以是“自动刷新”或者“自刷新”。使用自动刷新操作时，在DRAM 100的操作期间周期性产生刷新命令，并且当执行刷新时所有其他命令中断。当DRAM 100处于休眠模式时，周期性执行自刷新操作以防止数据丢失。
DRAM 100包括用于驱动字线的行译码器104和用于将数据经由位线传送出和传送到单元的感应放大器和位线存取电路106。数据路径电路包括在感应放大器和位线存取电路106与数据输入/输出缓冲器116之间耦合数据的数据I/O电路114。寻址电路包括用于响应于行地址信号130产生预译码行地址的行地址预译码器108和用于响应于列地址信号132来激活位线存取装置的列地址译码器110。感应放大器和位线存取电路106通过对单元中的电容器充电来保存和恢复存储器阵列102的单元中的数据。
在图2所示特定例子中，内部电压电源112基于对外部电源电压Vdd的接收来产生用于DRAM 100的操作的电压并且响应于操作模式信号128和休眠模式泵浦控制信号122来操作。休眠模式泵浦控制信号122包括字自举(bootstrapping)控制信号124和衬底偏置控制信号126。字自举控制信号124和衬底偏置控制信号126的每一个提供DRAM 100的刷新时间的指示。操作模式信号128提供DRAM 100是处于休眠模式还是处于运行模式的指示。内部电压电源112包括字自举控制信号124和衬底偏置控制信号126分别指向的字自举电压发生器118和衬底偏置电压发生器120。
字自举电压发生器118响应于如操作模式信号128中所指示的DRAM 100的操作模式(例如自刷新/休眠模式或者自动/运行模式)产生正的字自举电压Vpp。字自举电压Vpp提供给存储器电路，例如行译码器104。字自举电压Vpp可以被用于驱动DRAM 100的字线。字自举电压发生器118是基于电荷泵浦的电路并且可以具有用于自动刷新模式和正常读/写操作的运行(active)电压电路和用于自刷新模式的休眠模式泵浦电路。
衬底偏置电压发生器120提供负的衬底偏置电压Vbb，该电压提供给存储器电路，例如存储器阵列102的单元，以确保稳定的单元阵列的操作。与使用字自举电压发生器118的情况相同，衬底偏置电压发生器120也具有电荷泵浦电路。字自举电压发生器118和衬底偏置电压发生器120响应于操作模式信号128可以同时激活。分别响应于字自举控制信号124和衬底偏置控制信号126，字自举电压发生器118和衬底偏置电压发生器120执行提升操作。
从Vdd得到字自举电压Vpp或者衬底偏置电压Vbb所需的提升随着DRAM100的不同特征而改变。DRAM 100的刷新率典型地设置为确保数据不会丢失的时间周期。然而，该时间周期可能比必要的时间周期更加频繁并且可期望降低该频率以降低功耗。使用较短的刷新时间周期，会增加DRAM 100的内部功耗，其结果是需要更多的电流。通常，泵浦电路典型地根据最坏刷新特征(即，最短时间周期)来配置，并且因此提供比所需更多的电流，导致更大的功耗。如果提供温度监控和可变刷新率控制电路的话，这些电路可以改变刷新率。
图3示出图2中所示字自举电压发生器118的例子。参考图2和图3，字自举电压发生器118包括运行电压电路202和电压电平检测器212。当DRAM100处于运行模式和休眠模式时，操作模式信号128分别是“高”和“低”。响应于“高”和“低”的操作模式信号128，运行电压电路202分别被激活和失活。在运行模式中，激活该运行电压电路202并且产生字自举电压Vpp。如果字自举电压Vpp低于预定电压电平，电压电平检测器212将输出逻辑“高”的电平检测信号220。响应于“高”电平检测信号220，运行电压电路202执行提升操作。
当DRAM 100处于休眠模式时，字自举电压发生器118还执行提升操作。通过类似于运行电压电路202的电路来执行这样的休眠模式提升操作。休眠模式提升操作电路包括泵浦信号提供器200和休眠模式泵浦电路208。在图3所示特定实施例中，休眠模式泵浦电路208具有多个泵浦段。休眠模式提升操作电路还包括用于选择性激活休眠模式泵浦电路208中的各个段的泵浦段使能控制器206。当DRAM 100处于休眠模式时，字自举电压发生器118接收关于DRAM 100正在使用的刷新时间周期的信息，并且根据该刷新时间周期使用该信息来产生字自举电压Vpp。
电压电平检测器212确定字自举电压Vpp的电压电平，以提供确定结果。电压电平检测器212监控字自举电压Vpp并且产生电平检测信号220，以指示字自举电压Vpp是高于或者低于正预定电压Vdtp。由运行电压电路202和泵浦信号提供器200直接或者间接使用电平检测信号220来调整电压输出，使得字自举电压Vpp保持近似于常值，而不考虑DRAM 100是处于休眠模式还是处于运行模式。
图4示出图3中所示泵浦信号提供器200的例子。参考图3和图4，操作模式信号128被反相器224反相，并且其反相输出信号和电平检测信号220馈送到AND(与)门232。来自AND门232的输出振荡激活信号230馈送到休眠模式振荡器210，该休眠模式振荡器210又提供休眠模式振荡信号234给休眠模式泵浦电路208。
将电平检测信号220提供给运行电压电路202和泵浦信号提供器200。当字自举电压Vpp低于电压电平检测器212的预定电平Vdtp时，提供“高”电平检测信号220。使用“高”电平检测信号220，运行电压电路202或者泵浦信号提供器200响应于操作模式信号128而被激活。电压电平检测器212与运行电压电路202和休眠模式泵浦电路208一同处于一反馈回路中，以实现字自举电压Vpp的稳定不变的电压。当字自举电压Vpp高于预定电平Vdtp时，提供“低”电平检测信号220。电压电平检测器212与运行泵浦电路202和休眠模式泵浦电路208一同处于一反馈回路中，以保持字自举电压Vpp的稳定不变的电压。
当DRAM 100进入休眠模式时，操作模式信号128指示DRAM 100处于休眠模式并且如果有必要将执行提升操作。由休眠模式振荡器210、泵浦段使能控制器206、休眠模式泵浦电路208和电压电平检测器212执行自刷新的提升操作。
将操作模式信号128提供给反相器224并且AND门232组合反相器224的反相输出逻辑信号和电平检测信号220来激活休眠模式振荡器210。在休眠模式的情况中，响应于电平检测信号220，AND门232提供“高”振荡激活信号230给休眠模式振荡器210，用于休眠模式振荡信号234的产生。
休眠模式泵浦电路208仅在休眠模式振荡信号234的边沿上泵浦。由于处于休眠模式的DRAM 100的电流需求低于处于运行模式的电流需求，所以休眠模式振荡信号234的频率可以低于运行电压电路202的振荡信号的频率。
休眠模式泵浦电路208接收来自休眠模式振荡器210的休眠模式振荡信号234和来自泵浦段使能控制器206的泵浦使能信号238。泵浦使能信号238指示休眠模式泵浦电路208驱动的电流或者电荷泵浦的量。
泵浦段使能控制器206接收包括一组刷新时间信号124_1，124_2，...，124_n-1和124_n的字自举控制信号124，其中n是大于1的整数。字自举控制信号124保持关于DRAM 100的刷新时间周期的信息。刷新时间周期可以是制造商提供的预设时间或者用户设定的时间。此外，该刷新时间可以是静态的(例如，无论DRAM的操作条件是什么，都是相同的值)或者动态的，来适应于改变操作条件(例如，温度等)。刷新时间信号124_1，124_2，...，124_n-1和124_n的每一个表示一个可能的刷新时间周期。当刷新时间信号124_1，124_2，...，124_n-1或124_n为“高”时，其指示DRAM 100使用的刷新时间。泵浦段使能控制器206使用该刷新时间的指示来确定休眠模式泵浦电路208提供多少电压提升和电流泵浦。因为刷新时间越短DRAM 100中的电压和电流需求越大，所以较短的刷新时间将导致更大的电流泵浦。响应于来自于泵浦段使能控制器206的泵浦使能信号238，休眠模式泵浦电路208执行电压提升和电流泵浦。表1示出分别由刷新时间信号124_1，124_2，...，124_n-1和124_n表示的刷新时间Ref_1p，Ref_2p，...，Ref_n-1p和Ref_np的例子。
表1：刷新时间
  Ref_1p   Ref_2p ...  Ref_n-1p   Ref_np
  1ms(1ms)×1   2ms(1ms)×2 ...  (n-1)ms(1ms)×(n-1)   n ms(1ms)×n
休眠模式泵浦电路208包括多个泵浦电路段240_1，240_2，...，240_z-1和240_z，z是大于1的整数。泵浦电路段240_1，240_2，...，240_z-1和240_z的每一个提供小的、预定量的电压提升和电流泵浦。泵浦段使能控制器206确定哪个泵浦电路段240_1，240_2，...，240_z-1和240_z将被激活来执行提升操作。
泵浦段使能信号的组238_1，238_2，...，238_z-1和238_z发送到相应的泵浦电路段240_1，240_2，...，240_z-1和240_z。当泵浦段使能信号238_1，238_2，...，238_z-1和238_z为高，激活用于接收高信号的泵浦电路段240_1，240_2，...，240_z-1和240_z。在图3和图4所示的特定例子中，对于每一个泵浦电路段，由泵浦电路段240_1，240_2，...，240_z-1和240_z的每一个执行的电压提升是相同的。电压提升的量由电压电平检测器212限制。当电压提升过大时(Vpp＞Vdtp)，则电压电平检测器212输出“低”电平检测信号220，有效停止休眠模式泵浦电路208继续提升电压。
由泵浦电路段240_1，240_2，...，240_z-1和240_z的每一个输出的电流或者流入该泵浦电路段电流具有附加效应。激活的泵浦电路段240_1，240_2，240_z-1和240_z通过休眠模式泵浦电路208增加电流输出。由于在DRAM 100具有更快刷新时间时使用更大量电流，泵浦段使能控制器206激活更多数量的泵浦电路段240_1，240_2，...，240_z-1和240_z。
图5示出图3中所示泵浦段使能控制器206的例子。参考图5，泵浦段使能控制器206包括多(n)个OR(或)逻辑电路304_1，304_2，...，304_n-1和304_n，n是大于1的整数。OR逻辑电路304_1，304_2，...，304_n-1和304_n的每一个由串联的NOR(或非)门300和反相器302来形成。
刷新时间信号124_1，124_2，...，124_n-1和124_n表示DRAM 100的刷新时间。每次刷新时间信号124_1，124_2，...，124_n-1和124_n中仅有一个为“高”并且其它为“低”。提供刷新时间信号124_1，124_2，...，124_n-1和124_n的每一个作为相应的NOR门300的一个输入。OR逻辑电路304_2，...，304_n-1和304_n的每一个中的NOR门300的另一输入是来自于前一OR逻辑电路304_1，304_2，...，和304_n-1的输出。将OR逻辑电路304_1的NOR门300的另一输入下拉(即，逻辑“低”)。
OR逻辑电路304_1，304_2，...304_n-1和304_n的输出分别产生泵浦段使能信号238_z，238_z-1，...，238_2和238_1。由于提供OR逻辑电路304_1，304_2，...，304_n-2和304_n-1的其中一个的输出作为下一个OR逻辑电路304_2，...，304_n-1和304_n的输入，如果最短刷新时间信号(在该情况下，Ref_1p(＝1ms)由信号124_1表示)为高，所有的泵浦段使能信号238_1，238_2，...，238_z-1和238_z将为高，使得所有的泵浦电路段240_1，240_2，240_z-1和240_z被开启，以提供最大电流泵浦。如果第二最短刷新时间信号(在该情况下，Ref_2p(＝2ms)由信号124_2表示)为高，除了一个外的每一个段都被开启。如果最长刷新时间信号(在该情况下，Ref_np(＝nms)由信号124_n表示)为高，则仅有第一段被开启。表2示出根据刷新时间如何激活泵浦电路段240_1，240_2，...，240_z-1和240_z的例子。
表2：刷新时间和段激活
  刷新时间(ms)   段1240_1   段2240_2 ...   段Z-1240_z-1   段Z240_z
  1   ACT   ACT ...  ACT   ACT
  2   ACT   ACT ...  ACT   NO-ACT
  ...   ...   ... ...  ...   ...
  n-1   ACT   ACT ...  NO-ACT   NO-ACT
  n   ACT   NO-ACT ...  NO-ACT   NO-ACT
在表2中，“ACT”和“NO-ACT”分别表示“激活”和“未激活”。
图6示出图3中所示休眠模式泵浦电路208的一个段的例子。参考图6，段240_i表示泵浦电路段240_1，240_2，...，240_z-1和240_z的任一个。泵浦电路段240_i包括AND逻辑电路404，电容器406，漏极栅极相连的钳位晶体管408和漏极栅极相连的驱动晶体管412。由NAND(与非)门400和与其相连的反相器402形成AND逻辑电路404。AND逻辑电路404的输出通过电容器406连接到钳位晶体管408和驱动晶体管412。NAND门400接收休眠模式振荡信号234和泵浦段使能信号238_i。泵浦段使能信号238_i是来自泵浦段使能控制器206的信号。
电容器406对应于图1的电容性元件CPE。接收字自举电压Vpp的存储器电路具有对应于图1中所示电容性元件LCP的电容性元件Cpp。从而，这样的电容性元件Cpp共享电容器406的电荷，并且电流可以从电容器406流向存储器电路。
参考图2-6，在图中所示特定例子中，泵浦电路段240_1，240_2，...，240_z-1和240_z的每一个响应于休眠模式振荡信号234来产生相同量的电压提升和电流泵浦。当DRAM 100处于休眠模式(即，操作模式信号128为高)并且字自举电压Vpp将被提升(即电平检测信号220为高)时，响应于休眠模式振荡信号234，泵浦电路段240_i执行泵浦功能并且提供提升的字自举电压Vpp。在休眠模式振荡信号234为低期间，由Vdd_Vthn通过钳位晶体管408为电容器406充电，并且随后在休眠模式振荡信号234为高期间，在以410标记的点处的充电(charge)电压由休眠模式振荡信号234的电压提升。Vthn是NMOS阈值电压。
驱动晶体管412是在点410处的电压为正时导通的单向驱动器。当点410处的电压下降时，驱动晶体管412截止。使用段240_i执行的提升功能，字自举电压Vpp缓慢增加。结果是，组合所有激活的泵浦电路段的电荷来产生字自举电压Vpp以实现增加的提升电流。
在图6所示的段240的配置中，每一个段都相同，产生同样的电压和电流。本领域内的普通技术人员理解可以配置这些段来产生不同的电流。
图7示出图3的字自举电压发生器执行的操作。参考图2-6，DRAM 100操作(步骤502)并且根据操作模式信号128确定DRAM操作模式是否处于休眠模式(步骤504)。在“高”操作模式信号128的情况中，DRAM操作模式是运行模式(步骤504处的否)。随后，运行电压电路202被激活来产生用于运行模式操作的字自举电压Vpp(步骤506)。
在“低”操作模式信号128中，DRAM操作模式是休眠模式(步骤504处的是)。此后，将字自举电压Vpp和预定电平Vdtp相比较，来确定前者低于后者(步骤508)。在字自举电压Vpp高于所确定的电平Vdtp的情况中，电压电平检测器212提供“低”电平检测信号220(步骤508处的否)。然后执行DRAM操作(步骤502)。
在字自举电压Vpp低于所确定的电平Vdtp的情况中，电压电平检测器212提供“高”电平检测信号220(步骤508处的是)。“高”电平检测信号220和“低”操作模式信号128导致“高”振荡激活信号230，并且休眠模式振荡器210产生休眠模式振荡信号234(步骤510)。随后，将休眠模式振荡信号234提供给休眠模式泵浦电路208(步骤512)。
选择休眠模式泵浦电路208的段用于基于刷新率来激活(步骤514)。换句话说，如果刷新率指示频繁的刷新操作，则由于在DRAM 100中使用更大电流而激活更大数量的段。基于所选择的段，产生泵浦段激活信号(步骤516)。响应于所产生的泵浦段激活信号，选择泵浦电路段并且激活所选择的段(步骤518)。
将来自所选择的段的各输出组合，以产生字自举电压Vpp(步骤520)。DRAM 100使用字自举电压Vpp进行操作(步骤502)。在休眠模式中，重复步骤508-520的操作。如果字自举电压Vpp变得高于预定电平Vdtp(步骤508处的否)，则停止电压提升和电流泵浦。
图8示出图3中所示的泵浦信号提供器200的另一个例子。图8中所示的泵浦信号提供器200类似于图4中的泵浦信号提供器。在图8所示的例子中，由操作模式信号128激活休眠模式振荡器210，并且将休眠模式振荡器210的输出振荡信号330馈送到AND门232。图9示出实现图8的泵浦信号提供器的DRAM所执行的操作。图9中所示的操作类似于图7中的操作。步骤508和510中执行的操作被颠倒。在图9的操作中，当DRAM操作模式确定为休眠模式(步骤504处的是)，则休眠模式振荡器210产生振荡信号330(步骤510)并且确定字自举电压Vpp低于所确定的电平Vdtp(步骤508)。从而，当电平检测信号220为高时，总是产生振荡信号，但仅提供给泵浦电路。
图10示出图3中所示泵浦信号提供器的另一个例子。在图10所示的例子中，由上电信号激活振荡器310，并且将其振荡输出信号340提供给AND门232。图10的泵浦信号提供器执行的操作类似于图8的情况。
图11示出图2中所示的衬底偏置电压发生器120的例子。衬底偏置电压发生器120的配置类似于字自举电压发生器118的配置。衬底偏置电压发生器120以和字自举电压发生器118相同的方式起作用，以产生这样的提升电压作为衬底偏置电压Vbb。该衬底偏置电压Vbb是负电压。
参考图2和图11，类似于字自举电压发生器118，衬底偏置电压发生器120包括运行电压电路714和电压电平检测器718。在此特定例子中，电压电平检测器718确定衬底偏置电压Vbb高于或者低于负预定电压Vdtn并且输出电平检测信号716作为确定结果。响应于DRAM 100的运行模式和休眠模式中的“高”和“低”操作模式信号128，分别激活和失活(deactivated)运行电压电路714。
衬底偏置电压发生器120通过泵浦信号提供器700、休眠模式泵浦电路712和泵浦段使能控制器720来执行休眠模式提升操作。休眠模式泵浦电路712具有由泵浦段使能控制器720选择性激活的多个泵浦段710_1，710_2，...，710_z-1和710_z，其中z是大于1的整数。衬底偏置电压发生器120接收关于休眠模式中刷新时间周期的信息，并且根据该刷新时间周期产生衬底偏置电压Vbb。泵浦段使能控制器720的配置和操作与图3和5中的泵浦段使能控制器206的相同。
电压电平检测器718监控衬底偏置电压Vbb来产生电平检测信号716。由于衬底偏置电压Vbb为负，则当衬底偏置电压Vbb高于和低于预定电平Vdtn时，电平检测信号716分别为“高”和“低”。
泵浦信号提供器700具有和图4中所示相同的电路。当操作模式信号128为“低”并且电平检测信号716为“高”时，泵浦信号提供器700提供休眠模式振荡信号706给休眠模式泵浦电路712。休眠模式振荡信号706对应于图4的休眠模式振荡信号234。
图12示出图11中所示的泵浦信号提供器700的例子。图12中所示的特定例子具有和图4的相同的电路。
参考图2、11和12，AND门232接收电平检测信号716和操作模式信号128的反相信号来激活用于提供休眠模式振荡信号给休眠模式泵浦电路712的休眠模式振荡器210。泵浦段使能控制器720接收包括表示DRAM的可能刷新时间Ref_1b，Ref_2b，...，Ref_n-1b和Ref_nb的刷新时间信号126_1，126_2，...，126_n-1和126_n的衬底偏置控制信号126。刷新时间Ref_1b，Ref_2b，...，Ref_n-1b和Ref_nb可以和用于字自举电压发生器118的Ref_1p，Ref_2p，...，Ref_n-1p和Ref_np相同或者不相同。泵浦段使能控制器720使用刷新时间的该指示。泵浦段使能控制器720提供包括多个泵浦段使能信号722_1，722_2，...，722_z-1和722_z的泵浦使能信号722来激活休眠模式泵浦电路712。
休眠模式泵浦电路712接收来自泵浦信号提供器700的休眠模式振荡信号706以及泵浦段使能信号722_1，722_2，...，722_z-1和722_z。泵浦段使能控制器720确定这些段710_1，710_2，...，710_z-1和710_z中的哪一个被激活来提供自刷新操作的电压提升和电流泵浦的量。段710_1，710_2，...，710_z-1和710_z基于泵浦段使能信号722_1，722_2，...，722_z-1和722_z而被激活。
当衬底偏置电压Vbb变得低于负预定电平Vdtn时，提供“低”电平检测信号716，以停止休眠模式泵浦电路712继续提升电压。当衬底偏置电压Vbb变得高于负预定电平Vdtn时，提供“高”电平检测信号716以执行电压提升操作。由段710_1，710_2，...，710_z-1和710_z的每一个泵浦的电流具有附加的效应，其使得段710_1，710_2，...，710_z-1和710_z可以被激活，来增加休眠模式泵浦电路712泵浦的电流。
图13示出图11中所示休眠模式泵浦电路712中的段(segment)的例子。参考图13，泵浦电路段710_i表示图11中所示泵浦电路段710_1，710_2，...，710_z-1和710_z的任一个。泵浦电路段710_i包括AND逻辑电路740、电容器734、漏极栅极相连的钳位晶体管738和漏极栅极相连的驱动晶体管736。由NAND门730和与其相连的反相器732形成AND逻辑电路740。泵浦电路段710_i具有和图2中所示字自举电压发生器118的段240_i类似的配置。钳位晶体管738接地。驱动晶体管736由于段710_i产生的负电压而被反相偏置。AND逻辑电路740的输出通过电容器734连接到钳位晶体管738和驱动晶体管736。NAND门740从泵浦段使能控制器720接收休眠模式振荡信号706和泵浦段使能信号722_i。
参考图11和13，当DRAM 100处于休眠模式并且在“高”的泵浦段使能信号722_i时，在休眠模式振荡信号706为高期间，电容器734通过钳位晶体管738而被充电。随后，在休眠模式振荡信号706为低期间，以744标记的点处的充电电压被提升。因此，将衬底偏置电压Vbb提供给存储器电路，其具有电容性元件Cbb。电容性元件Cbb对应于图1中所示的电容性元件LCP，并且通过驱动晶体管736与电容器734共享电荷。从而，组合所有激活的泵浦电路段的电荷来产生负衬底偏置电压Vbb。
图13中所示的泵浦电路段710_i示出每一个段都相同且产生相同的电压和电流的配置。本领域内普通技术人员可以理解这些段可以被配置为仅单个段被激活或者多个段被激活。
图14示出图11的衬底偏置电压发生器的操作。参考图2和11-14，DRAM100操作(步骤802)并且根据操作模式信号128确定DRAM操作模式是否是休眠模式(步骤804)。在“高”操作模式信号128的情况中，DRAM操作模式是运行模式(步骤804处的否)。随后，运行电压电路714被激活来产生用于运行模式操作的字自举电压Vbb(步骤806)。
在“低”操作模式信号128下，DRAM操作模式是休眠模式(步骤804处的是)。此后，将衬底偏置电压Vbb和负预定电平Vdtn相比较来确定前者高于后者(步骤808)。在衬底偏置电压Vbb低于所确定的电平Vdtn的情况中，电压电平检测器718提供“低”电平检测信号716(步骤808处的否)。然后执行DRAM操作(步骤802)。
在衬底偏置电压Vbb高于所确定的电平Vdtn的情况中，电压电平检测器718提供“高”电平检测信号716(步骤808处的是)。“高”电平检测信号716和“低”操作模式信号128导致“高”振荡激活信号230并且休眠模式振荡器210产生休眠模式振荡信号706(步骤810)。将休眠模式振荡信号706提供给休眠模式泵浦电路712(步骤812)。基于刷新率，生成泵浦段激活信号(步骤816)。响应于泵浦段激活信号，选择休眠模式泵浦电路712中的段进行激活(步骤818)。随后，由所选择的段来产生衬底偏置电压Vbb(步骤820)。将来自所选择的段的输出组合来产生衬底偏置电压Vbb。DRAM100使用衬底偏置电压Vbb进行操作(步骤802)。在休眠模式中，重复步骤808-820的操作。如果衬底偏置电压Vbb变得低于预定电平Vdtn(步骤808处的否)，则停止泵浦。
可以由图8的相同的泵浦信号提供器200形成泵浦信号提供器700，如图15所示。
在如图15所示的具有泵浦信号提供器的衬底偏置电压发生器120中，由操作模式信号128激活休眠模式振荡器210并且将休眠模式振荡器210的输出振荡信号330馈送到AND门232。图16示出实现图15中所示的泵浦信号提供器的DRAM执行的操作。图16的操作类似于图14的操作。步骤808和步骤810被颠倒。在图16的操作中，当DRAM操作模式确定为休眠模式(步骤804处的是)，则休眠模式振荡器210产生振荡信号330(步骤810)并且随后确定衬底偏置电压Vbb是否高于负的所确定的电平Vdtn(步骤808)。从而，当电平检测信号220为高时，响应于操作模式信号128，总是产生振荡信号，但仅提供给休眠模式泵浦电路712。
图17示出11中所示泵浦信号提供器700的另一个例子。图17中所示的泵浦信号提供器的电路和操作类似于图10中的情况。
在图2中所示的DRAM 100中，字自举控制信号124和衬底偏置控制信号126的每一个单独地提供用于电荷泵浦操作的刷新时间的指示。关于电荷泵浦操作的信息可以应用到内部电压电源的字自举电压发生器和衬底偏置电压发生器。
图18根据本发明的另一个实施例示出另一个动态随机存取存储器(DRAM)的另一个例子。图18中所示的DRAM 880类似于图2中所示的DRAM100的配置和功能。休眠模式泵浦控制信号仅包含单个信号888并且不具有用于内部电压电源882的字自举电压发生器884和衬底偏置电压发生器886的单独部件信号。
图19示出图18中DRAM 880中所用的字自举电压发生器884的例子。除了泵浦段使能控制器894，字自举电压发生器884具有和图3的字自举电压发生器118相同的配置和功能。泵浦段使能控制器894具有和图3的泵浦段使能控制器206相同的配置，并且接收馈送到内部电压电源882的休眠模式控制信号888。休眠模式控制信号888包括指定DRAM 880的刷新时间周期的多个刷新时间信号888_1，888_2，...，888_n-1和888_n，n是大于1的整数。
泵浦段使能控制器894输出泵浦段信号892_1，892_2，...，892_z-1和892_z，用于以与之前实施例的泵浦段使能控制器类似的方式激活休眠模式泵浦电路208的各个段。然而，还提供泵浦段信号892_1，892_2，...，892_z-1和892_z给衬底偏置电压发生器886，也就是，对于字自举电压发生器884和衬底偏置电压发生器886二者，仅有单个泵浦段使能控制器894。
图20示出图18的DRAM 880中所用的衬底偏置电压发生器886的例子。衬底偏置电压发生器886具有和图11的衬底偏置电压发生器120类似的配置和功能，但不包括泵浦段使能控制器。该衬底偏置电压发生器886接收来自于字自举电压发生器884的泵浦段使能控制器894的泵浦段信号892。
虽然图19示出作为字自举电压发生器884一部分的泵浦段使能控制器894，本领域内的普通技术人员可以理解泵浦段使能控制器894可以改变为衬底偏置电压发生器886的一部分或者内部电压电源882中的单独部件。
刷新时间信号888_1，888_2，...，888_n-1和888_n分别表示刷新时间Ref_1，Ref_2，...，Ref_n-1和Ref_n，其用于字自举电压发生器884和衬底偏置电压发生器886二者中的电压提升和电流泵浦。由字自举电压发生器884和衬底偏置电压发生器886执行的电压提升和电流泵浦类似于图2中所示的字自举电压发生器118和衬底偏置电压发生器120所执行的。
上面实施例描述了特定配置，其中对于不同信号的高和低数值具有特定含义。本领域内的普通技术人员可以理解这些所指定的含义可以反转并且有必要改变得到的配置以便各种不同的部件都能正常运行。
在上述实施例中，为了简化，已经基于正的“高”信号描述了操作。根据设计偏好，该电路也可以被设计为基于“低”运行信号执行操作。对于本领域内的普通技术人员明显的是，可以改变晶体管的极性并且不同极性的操作电压可以提供给不同极性的晶体管。
在上述实施例中，为了简化，装置元件和电路可以如图中所示互相连接。在实际应用中，这些装置、元件电路等可以互相直接相连或者通过其他装置元件、电路等间接互连。因此，在半导体IC的实际配置中，元件、电路和装置互相直接或者间接耦合。
对于本领域内的普通技术人员明显的，在不脱离本发明的精神和范围的前提下，可以对此处描述的具体实施例进行多种修改和变更。
本发明的上述实施例仅用于示例。对于本领域技术人员，在不脱离所附的权利要求所单独限定的本发明范围之内，可以对特定实施例进行各种替换、修改和变化。

Claims (8)

1.一种用于在动态随机存取存储器（DRAM）中产生提升电压的设备，所述设备包括：
使用输入电压来操作的多个电荷泵浦电路，每个所述电荷泵浦电路响应于电荷泵浦信号并且当DRAM处于自刷新模式时根据DRAM的刷新时间通过多个控制信号中的相应的一个被选择性地激活，
所述多个电荷泵浦电路的每一个包括电容性元件和驱动晶体管，
激活的电荷泵浦电路的电容性元件响应于所述输入电压和所述电荷泵浦信号被充电，
该激活的电荷泵浦电路的电荷用于提供所述提升电压。
2.权利要求1的设备，其中，所述多个电荷泵浦电路的每一个响应于所述相应的控制信号可被单独地激活。
3.权利要求2的设备，还包括根据关于电荷泵浦的信息提供所述控制信号给所述相应的电荷泵浦电路的电荷泵浦控制器。
4.权利要求3的设备，其中，所述多个电荷泵浦电路的每一个提供基本上相同数量的电荷，所述激活的电荷泵浦电路的电荷的总量和所述激活的电荷泵浦电路的数量基本成比例。
5.一种用于在动态随机存取存储器（DRAM）中产生提升电压的方法，该方法包括：
提供电荷泵浦信号给多个电荷泵浦电路，每一个电荷泵浦电路包括电容性元件和驱动晶体管；
提供多个控制信号中的一个给所述多个电荷泵浦电路的相应的每一个；并且
当DRAM处于自刷新模式时根据DRAM的刷新时间通过所述相应的控制信号来选择性地激活电荷泵浦电路，使得充电所述激活的电荷泵浦电路中的所述电容性元件；
从而使用所述激活的电荷泵浦电路的电荷来产生所述提升电压。
6.权利要求5的方法，其中，激活所述电荷泵浦电路包括：
响应于所述相应的控制信号单独地激活所述多个电荷泵浦电路的每一个。
7.权利要求6的方法，其中，提供相应的控制信号包括：
提供用于执行所述电荷泵浦的信息；并且
基于所述信息来提供所述控制信号。
8.权利要求5的方法，其中提供所述电荷泵浦信号包括：
提供具有两个电平的重复信号给所述多个电荷泵浦电路的每一个，所述激活的电荷泵浦电路中的所述电容性元件响应于所述重复信号的两个电平中的一个电平而被充电，所述电容性元件的电荷提供提升电压。
CN2008801068339A 2007-09-14 2008-09-09 使用多个电荷泵浦电路产生提升电压的设备和方法 Expired - Fee Related CN101803165B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US11/855,496 US8072256B2 (en) 2007-09-14 2007-09-14 Dynamic random access memory and boosted voltage producer therefor
US11/855,496 2007-09-14
US11/855496 2007-09-14
PCT/CA2008/001585 WO2009033264A1 (en) 2007-09-14 2008-09-09 An apparatus and a method of producing a boosted voltage using a plurality of charge pump circuits

Publications (2)

Publication Number Publication Date
CN101803165A CN101803165A (zh) 2010-08-11
CN101803165B true CN101803165B (zh) 2013-12-11

Family

ID=40451507

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801068339A Expired - Fee Related CN101803165B (zh) 2007-09-14 2008-09-09 使用多个电荷泵浦电路产生提升电压的设备和方法

Country Status (8)

Country Link
US (5) US8072256B2 (zh)
EP (1) EP2195913B1 (zh)
JP (1) JP2010539627A (zh)
KR (2) KR20150024417A (zh)
CN (1) CN101803165B (zh)
CA (1) CA2697397A1 (zh)
TW (1) TWI439026B (zh)
WO (1) WO2009033264A1 (zh)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5304129B2 (ja) * 2008-09-17 2013-10-02 富士通株式会社 メモリデバイス
KR100968467B1 (ko) * 2008-12-30 2010-07-07 주식회사 하이닉스반도체 전압 펌프 회로 및 이를 이용한 반도체 메모리 장치
US8506402B2 (en) * 2009-06-01 2013-08-13 Sony Computer Entertainment America Llc Game execution environments
JP2011081855A (ja) * 2009-10-05 2011-04-21 Elpida Memory Inc 半導体装置
JP5535600B2 (ja) * 2009-11-30 2014-07-02 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
US8847911B2 (en) 2011-04-05 2014-09-30 Cypress Semiconductor Corporation Circuit to provide signal to sense array
KR101313819B1 (ko) * 2011-06-09 2013-09-30 에스케이하이닉스 주식회사 내부 전압 생성 회로 및 그의 동작 방법
JP5587253B2 (ja) * 2011-06-27 2014-09-10 ウィンボンド エレクトロニクス コーポレーション 昇圧回路
US9558842B2 (en) 2011-09-01 2017-01-31 HangZhou HaiCun Information Technology Co., Ltd. Discrete three-dimensional one-time-programmable memory
US9305604B2 (en) 2011-09-01 2016-04-05 HangZhou HaiCun Information Technology Co., Ltd. Discrete three-dimensional vertical memory comprising off-die address/data-translator
US9299390B2 (en) 2011-09-01 2016-03-29 HangZhou HaiCun Informationa Technology Co., Ltd. Discrete three-dimensional vertical memory comprising off-die voltage generator
US9123393B2 (en) * 2011-09-01 2015-09-01 HangZhou KiCun nformation Technology Co. Ltd. Discrete three-dimensional vertical memory
US9666300B2 (en) 2011-09-01 2017-05-30 XiaMen HaiCun IP Technology LLC Three-dimensional one-time-programmable memory comprising off-die address/data-translator
US9396764B2 (en) 2011-09-01 2016-07-19 HangZhou HaiCun Information Technology Co., Ltd. Discrete three-dimensional memory
US9305605B2 (en) 2011-09-01 2016-04-05 Chengdu Haicun Ip Technology Llc Discrete three-dimensional vertical memory
US9508395B2 (en) 2011-09-01 2016-11-29 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional one-time-programmable memory comprising off-die read/write-voltage generator
US8384467B1 (en) * 2012-03-22 2013-02-26 Cypress Semiconductor Corporation Reconfigurable charge pump
US9195255B1 (en) 2012-03-22 2015-11-24 Parade Technologies, Ltd. Reconfigurable charge pump
US8773893B2 (en) * 2012-04-15 2014-07-08 Nanya Technology Corp. System for powering up voltage domains after exiting powerdown event
US8711648B2 (en) * 2012-07-31 2014-04-29 Nanya Technology Corporation Voltage generating system and memory device using the same
US20140077776A1 (en) * 2012-09-17 2014-03-20 Intel Corporation Voltage regulator
CN103645766B (zh) * 2013-12-23 2015-07-15 中以环能（北京）科技有限公司 节电装置及节电系统
KR20160069844A (ko) * 2014-12-09 2016-06-17 에스케이하이닉스 주식회사 전압 생성 장치
US9525338B2 (en) 2015-03-16 2016-12-20 International Business Machines Corporation Voltage charge pump with segmented boost capacitors
US10797500B2 (en) * 2016-09-20 2020-10-06 Richtek Technology Corporation Charger circuit and capacitive power conversion circuit and charging control method thereof
US10068636B2 (en) * 2016-12-30 2018-09-04 Intel Corporation Apparatuses and methods for accessing and scheduling between a plurality of row buffers
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
US10153032B1 (en) * 2017-06-12 2018-12-11 Nanya Technology Corporation Pump system of a DRAM and method for operating the same
US10049714B1 (en) * 2017-07-19 2018-08-14 Nanya Technology Corporation DRAM and method for managing power thereof
JP7049861B2 (ja) * 2018-02-28 2022-04-07 シャープ株式会社 内部電圧発生回路
US10325644B1 (en) * 2018-04-30 2019-06-18 Nanya Technology Corporation Pump circuit in a DRAM, and method for generating a pump current
CN112106138B (zh) 2018-05-24 2024-02-27 美光科技公司 用于行锤击刷新采样的纯时间自适应采样的设备和方法
US10573370B2 (en) 2018-07-02 2020-02-25 Micron Technology, Inc. Apparatus and methods for triggering row hammer address sampling
TWI669713B (zh) * 2018-07-12 2019-08-21 華邦電子股份有限公司 記憶體裝置及其控制方法
US10775424B2 (en) * 2018-08-31 2020-09-15 Micron Technology, Inc. Capacitive voltage divider for monitoring multiple memory components
US10424364B1 (en) 2018-09-27 2019-09-24 Winbond Electronics Corp. Memory device and control method thereof
KR102545174B1 (ko) * 2018-10-05 2023-06-19 삼성전자주식회사 차지 펌프 회로를 포함하는 메모리 장치
US11069415B2 (en) 2018-10-05 2021-07-20 Samsung Electronics Co., Ltd. Memory device including charge pump circuit
JP2020065399A (ja) * 2018-10-18 2020-04-23 富士電機株式会社 負荷駆動回路
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
WO2020117686A1 (en) 2018-12-03 2020-06-11 Micron Technology, Inc. Semiconductor device performing row hammer refresh operation
CN111354393B (zh) 2018-12-21 2023-10-20 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10957377B2 (en) * 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
US11615831B2 (en) 2019-02-26 2023-03-28 Micron Technology, Inc. Apparatuses and methods for memory mat refresh sequencing
US11227649B2 (en) * 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US10978132B2 (en) 2019-06-05 2021-04-13 Micron Technology, Inc. Apparatuses and methods for staggered timing of skipped refresh operations
KR20210012177A (ko) 2019-07-24 2021-02-03 삼성전자주식회사 반도체 메모리 장치 및 이의 동작 방법
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
KR20210111565A (ko) * 2020-03-03 2021-09-13 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
US10958164B1 (en) * 2020-04-03 2021-03-23 Apple Inc. Transient control for switched-capacitor regulators
CN111865075B (zh) * 2020-07-27 2021-11-05 合肥工业大学 一种适用于光能收集结构的升压变换电路
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5867442A (en) * 1995-12-21 1999-02-02 Samsung Electronics Co., Ltd. Variable output voltage booster circuits and methods
US5889719A (en) * 1992-12-02 1999-03-30 Samsung Electronics Co., Ltd. Semiconductor memory device
CN1627444A (zh) * 2003-12-10 2005-06-15 松下电器产业株式会社 半导体存储器件
CN1773823A (zh) * 2004-11-11 2006-05-17 三星Sdi株式会社 电荷泵浦电路及使用其的直流转换设备

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02214091A (ja) * 1989-02-13 1990-08-27 Mitsubishi Electric Corp 半導体記憶装置用リフレッシュタイマ
KR940008147B1 (ko) 1991-11-25 1994-09-03 삼성전자 주식회사 저전력 데이타 리텐션 기능을 가지는 반도체 메모리장치
JP2768172B2 (ja) 1992-09-30 1998-06-25 日本電気株式会社 半導体メモリ装置
JP3090833B2 (ja) 1993-12-28 2000-09-25 株式会社東芝 半導体記憶装置
JPH0887881A (ja) * 1994-09-19 1996-04-02 Mitsubishi Electric Corp 半導体記憶装置
KR0179845B1 (ko) 1995-10-12 1999-04-15 문정환 메모리의 기판전압 공급제어회로
KR100231602B1 (ko) 1996-11-08 1999-11-15 김영환 복합 모드형 기판전압 발생회로
KR100264959B1 (ko) 1997-04-30 2000-10-02 윤종용 반도체 장치의 고전압발생회로
WO1998054727A2 (en) * 1997-05-30 1998-12-03 Micron Technology, Inc. 256 Meg DYNAMIC RANDOM ACCESS MEMORY
JPH1145978A (ja) * 1997-07-28 1999-02-16 Toshiba Microelectron Corp 半導体記憶装置及び電圧発生回路
US5936479A (en) * 1997-12-24 1999-08-10 Micron Technology, Inc. Supply voltage insensitive charge/discharge type oscillator and method
JP3580693B2 (ja) 1998-03-19 2004-10-27 シャープ株式会社 チャージ・ポンプ回路
US5973895A (en) * 1998-04-07 1999-10-26 Vanguard International Semiconductor Corp. Method and circuit for disabling a two-phase charge pump
FI108202B (fi) * 1998-12-22 2001-11-30 Nokia Networks Oy Signalointimenetelmä ja tietoliikennejärjestelmä
US6320797B1 (en) 1999-02-24 2001-11-20 Micron Technology, Inc. Method and circuit for regulating the output voltage from a charge pump circuit, and memory device using same
JP2001052476A (ja) 1999-08-05 2001-02-23 Mitsubishi Electric Corp 半導体装置
US6278317B1 (en) * 1999-10-29 2001-08-21 International Business Machines Corporation Charge pump system having multiple charging rates and corresponding method
US6563746B2 (en) * 1999-11-09 2003-05-13 Fujitsu Limited Circuit for entering/exiting semiconductor memory device into/from low power consumption mode and method of controlling internal circuit at low power consumption mode
KR100377698B1 (ko) 1999-12-08 2003-03-29 산요 덴키 가부시키가이샤 차지펌프 회로
US6275096B1 (en) * 1999-12-14 2001-08-14 International Business Machines Corporation Charge pump system having multiple independently activated charge pumps and corresponding method
JP4707244B2 (ja) * 2000-03-30 2011-06-22 ルネサスエレクトロニクス株式会社 半導体記憶装置および半導体装置
JP2001308454A (ja) 2000-04-24 2001-11-02 Fuji Photo Film Co Ltd 光波長変換モジュール
US6411157B1 (en) * 2000-06-29 2002-06-25 International Business Machines Corporation Self-refresh on-chip voltage generator
JP2002032987A (ja) * 2000-07-18 2002-01-31 Mitsubishi Electric Corp 内部電圧発生回路
JP2002063787A (ja) * 2000-08-21 2002-02-28 Mitsubishi Electric Corp 半導体集積装置およびそのリフレッシュ方法
KR100771810B1 (ko) 2001-09-24 2007-10-30 주식회사 하이닉스반도체 고전압 공급장치 및 이를 이용한 고전압 공급방법
EP1298777A1 (en) * 2001-09-28 2003-04-02 STMicroelectronics S.r.l. High-efficiency regulated voltage-boosting device
DE10214103A1 (de) * 2002-03-28 2003-10-23 Infineon Technologies Ag Oszillator mit einstellbaren Temparturgradienten der Referenzspannung und virtuellem Ground
KR100536603B1 (ko) * 2003-07-10 2005-12-14 삼성전자주식회사 선택 모드를 갖는 전하 펌프 회로
KR100549345B1 (ko) * 2003-08-25 2006-02-02 주식회사 하이닉스반도체 고전압 공급 회로 및 고전압 공급 방법
JP4492935B2 (ja) * 2004-03-08 2010-06-30 ルネサスエレクトロニクス株式会社 昇圧回路および昇圧回路を備えた半導体装置
US7236061B2 (en) * 2005-05-03 2007-06-26 Macronix International Co., Ltd. Temperature compensated refresh clock circuit for memory circuits
US20060250177A1 (en) * 2005-05-09 2006-11-09 Thorp Tyler J Methods and apparatus for dynamically reconfiguring a charge pump during output transients
KR100818703B1 (ko) 2005-06-29 2008-04-01 주식회사 하이닉스반도체 전압 펌핑장치
KR100649973B1 (ko) 2005-09-14 2006-11-27 주식회사 하이닉스반도체 내부 전압 발생 장치
KR100794992B1 (ko) 2005-12-29 2008-01-16 주식회사 하이닉스반도체 기판 바이어스 전압 발생 장치 및 방법
KR100813527B1 (ko) * 2006-04-06 2008-03-17 주식회사 하이닉스반도체 반도체 메모리의 내부 전압 발생 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5889719A (en) * 1992-12-02 1999-03-30 Samsung Electronics Co., Ltd. Semiconductor memory device
US5867442A (en) * 1995-12-21 1999-02-02 Samsung Electronics Co., Ltd. Variable output voltage booster circuits and methods
CN1627444A (zh) * 2003-12-10 2005-06-15 松下电器产业株式会社 半导体存储器件
CN1773823A (zh) * 2004-11-11 2006-05-17 三星Sdi株式会社 电荷泵浦电路及使用其的直流转换设备

Also Published As

Publication number Publication date
CN101803165A (zh) 2010-08-11
TWI439026B (zh) 2014-05-21
KR20150024417A (ko) 2015-03-06
JP2010539627A (ja) 2010-12-16
US20160035407A1 (en) 2016-02-04
US20140321226A1 (en) 2014-10-30
EP2195913A4 (en) 2011-06-29
EP2195913A1 (en) 2010-06-16
WO2009033264A1 (en) 2009-03-19
US20120069693A1 (en) 2012-03-22
US8526260B2 (en) 2013-09-03
US9123402B2 (en) 2015-09-01
US8072256B2 (en) 2011-12-06
TW200934077A (en) 2009-08-01
KR20100080901A (ko) 2010-07-13
US20090073795A1 (en) 2009-03-19
CA2697397A1 (en) 2009-03-19
US20130343142A1 (en) 2013-12-26
EP2195913B1 (en) 2012-11-07

Similar Documents

Publication Publication Date Title
CN101803165B (zh) 使用多个电荷泵浦电路产生提升电压的设备和方法
US7706209B2 (en) Semiconductor memory device capable of driving non-selected word lines to a variable negative potential based on a bank access operation
US6990031B2 (en) Semiconductor memory device control method and semiconductor memory device
US5610869A (en) Semiconductor memory device
US5528538A (en) Voltage generating circuit in semiconductor integrated circuit
JPH10247386A (ja) 昇圧電位供給回路及び半導体記憶装置
WO2002029818A2 (en) Super low-power generator system for embedded applications
US7705660B2 (en) Substrate bias voltage generator and method of generating substrate bias voltage
KR100195974B1 (ko) 반도체 기억장치
CN102902293B (zh) 半导体集成电路
US7928798B2 (en) Internal voltage generation device
US20120153986A1 (en) Semiconductor device and method for operating the same
US8587366B2 (en) Semiconductor device
US7656222B2 (en) Internal voltage generator
CN101075476B (zh) 半导体存储装置及其驱动方法
US20100052776A1 (en) Internal voltage generating circuit
US7772719B2 (en) Threshold voltage control circuit and internal voltage generation circuit having the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: CONVERSANT INTELLECTUAL PROPERTY MANAGEMENT INC.

Free format text: FORMER NAME: MOSAID TECHNOLOGIES INC.

CP01 Change in the name or title of a patent holder

Address after: Ontario, Canada

Patentee after: Examine Vincent Zhi Cai management company

Address before: Ontario, Canada

Patentee before: Mosaid Technologies Inc.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131211

Termination date: 20160909

CF01 Termination of patent right due to non-payment of annual fee