CN101836287B - 分裂基板的方法 - Google Patents

分裂基板的方法 Download PDF

Info

Publication number
CN101836287B
CN101836287B CN200880112472.9A CN200880112472A CN101836287B CN 101836287 B CN101836287 B CN 101836287B CN 200880112472 A CN200880112472 A CN 200880112472A CN 101836287 B CN101836287 B CN 101836287B
Authority
CN
China
Prior art keywords
substrate
sector
division
technology
otch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200880112472.9A
Other languages
English (en)
Other versions
CN101836287A (zh
Inventor
纳迪娅·本默罕默德
塞巴斯蒂安·凯尔迪勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN101836287A publication Critical patent/CN101836287A/zh
Application granted granted Critical
Publication of CN101836287B publication Critical patent/CN101836287B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Abstract

本发明涉及一种用于分裂半导体基板的工艺，该半导体基板在其外围上具有识别切口(4)，所述工艺包括以下步骤：(a)在所述基板中创建弱化区；(b)沿所述弱化区分裂所述基板，所述分裂步骤包括：在所述基板的外围上的预定扇区(R)中发起分裂波，随后将所述波传播至所述基板中，所述工艺的特征在于：-步骤(a)中所创建的所述弱化区是通过向所述基板注入原子种类而获得的，在注入期间所述基板的外围的一部分被紧固装置(5)保持在适当位置，-所述工艺的特征在于，在分裂步骤(b)期间，所述一部分设置在分裂波起始扇区(R)中，并且所述工艺的特征在于，在步骤(b)期间，所述切口(4)被定位为使其位于所述基板的外围的与所述扇区(R)沿直径相对的四分之一部分(S1)中以发起所述分裂波或者位于所述基板的外围的集中于所述扇区(R)的四分之一部分(S2)中。

Description

分裂基板的方法
技术领域
本发明涉及分裂基板的方法，更具体地涉及适用于通过SmartCutTM类型的薄膜转移工艺来进行SOI(绝缘体上半导体)结构的制造中的分裂基板的方法。
背景技术
在半导体制造中，经常会遇到基于将薄膜结合随后将该薄膜转移到基板上的工艺。
具体地，SmartCutTM工艺包括，在第一步骤中，在所谓的施主基板中形成弱化区(weakened zone)，该弱化区限定了将要转移到所谓的接收基板上的薄膜的边界。
然后，在施主基板结合到接收基板之后，施主基板被分裂以将薄膜转移到接收基板上。
一般来说，分裂起始于施主基板外围上的预定点，随后以分裂波的形式传播至基板的其余部分。例如可通过机械力、局部加热等方式来开始分裂。
当分裂圆形晶片形式的基板时，经常会发现存在被称为“工艺线”或“应力线”的缺陷，其起始于晶片边缘上的切口附近。
这个切口通常为三角形并且切入大约2mm(沿晶片的直径)，该切口在工艺的不同步骤能使晶片的方向得以识别。切口是由晶片制造商在晶片从铸锭(ingot)切割之前制造的，其能使基板的晶体取向得以识别。
图1示出了与切口相关的这样一条线的照片。切口由附图标记4标识，并且工艺线被点包围。
由申请人所做的分析可知，这条线对应于薄横断膜的断裂(tearing)，这种断裂由于局部应力而起始于切口周围。
这是以沿其整个长度的高粗糙度为特征的拉伸缺陷，通常是位于其最明显的中央部分的贯穿缺陷(被转移的薄膜在其整个厚度裂开)，使得形成在这条线上面的芯片将不能工作。
因此如果观察到这条线具有大于几个微米的长度，则其将成为导致晶片报废的无法接受的缺陷。
因此本发明的第一目的是改善用于制造薄膜转移结构的工艺，以防止在最终结构上在切口周围形成这样一条线。
本发明的另一目的是限定一种分裂基板的方法，该方法可减少与切口相关的线的出现。
发明内容
为此，本发明提供一种用于分裂半导体基板的工艺，该半导体基板在其外围上具有识别切口，所述工艺包括以下步骤：
(a)在所述基板中创建弱化区；
(b)沿所述弱化区分裂所述基板，所述分裂步骤包括：在所述基板的外围上的预定扇区中发起分裂波，随后将所述波传播至所述基板中，
所述工艺的特征在于：
-步骤(a)中所创建的所述弱化区是通过向所述基板注入原子种类而获得的，在注入期间所述基板的外围的一部分被紧固装置保持在适当位置，
-所述工艺的特征在于，在分裂步骤(b)期间，所述一部分设置在分裂波起始扇区中，
并且所述工艺的特征在于，在步骤(b)期间，所述切口被定位为使其位于所述基板的外围的与所述扇区沿直径相对的四分之一部分中以发起所述分裂波或者位于所述基板的外围的集中于所述扇区的四分之一部分中。
因此，所述切口所在的所述扇区处于相对于所述分裂波起始扇区的平分线的135°至225°之间或315°至45°之间。
根据本发明的第一实施方式，在步骤(b)期间，所述基板以垂直姿态被放置在加热炉中，使得所述分裂波起始扇区集中于所述基板的顶部，并且所述切口位于所述基板的下四分之一部分或上四分之一部分中。
根据第二实施方式，在步骤(b)期间，所述分裂波是通过在所述起始扇区中施加的机械应力而发起的。
所述分裂波起始扇区优选地是90°的扇区。
根据本发明的优选实施方式，在步骤(a)与步骤(b)之间，所述工艺包括以下步骤：将所述基板直接结合至接收基板，使得在步骤(b)之后由所述弱化区限定的膜被转移至所述接收基板。
本发明的另一个主题涉及一种具有识别切口的分裂基板的批次，其特征在于，所述批次是通过如上所述的工艺而获得的，并且所述批次的特征在于，具有与所述切口相关的工艺线的基板的比例低于12％。
附图说明
本发明的其它特征和优点将通过结合附图的下面详细描述再次变得明显，附图中：
图1是与切口相关的工艺线的照片；
图2示意性地例示了分裂装置；
图3是在与切口沿直径相对的区域中起始的分裂波的正面照片；
图4是在相对于切口呈90°定位的区域中起始的分裂波的正面照片；
图5A和5B示意性地示出了相对于分裂波起始扇区的晶片上的切口的方向；
图6示意性地例示了在注入期间用于在适当位置保持晶片的固定约束装置；以及
图7示出了所制造的晶片批次上工艺线的出现率，所述晶片批次分别具有相对于分裂波起始扇区不利和有利设置的切口。
具体实施方式
尽管本发明大体上涉及分裂基板的工艺，其将在下文中参照通过将薄膜从基板(在本文中也被称为“施主基板”)转移至接收基板而制造半导体结构的实例来描述。
然而应该明白，本发明既非限制于SmartCutTM工艺，也非必要地包含将要被分裂的基板结合至另一基板。
在SmartCutTM工艺中，在分裂之前，该施主基板会经历以下步骤：
a)创建弱化区，该弱化区限定了将被转移到接收基板上的薄膜。优选地，这个弱化区是通过将原子种类-例如氢原子或氦原子-注入到晶片中而形成的。根据基板的性质以及所期望的注入深度，注入条件(剂量，能量)的限定是在本领域技术人员的能力范围内的；以及
b)结合-例如直接结合(通过分子粘附)-至接收基板。为了增加结合能，在结合之前可对基板进行本领域技术人员熟知的表面处理。
接着，沿弱化区以如下的方式进行分裂，即，将薄膜转移到接收基板上，施主基板的剩余部分被重新利用，例如被循环利用。
为此，可执行退火操作或者在弱化区中的一个点施加机械力。
在温度或施加力的作用下，在晶片外围上的预定扇区中开始分裂，并且随后分裂波传播至晶片的其余部分。
根据分裂操作所采用的手段，可由本领域技术人员来控制分裂波起始扇区。
通过力的施加开始分裂的情况
第一种可能是通过在弱化区外围上的一个点插入刀片以开始分裂。因此，本领域技术人员可选择并因此直接控制分裂波起始扇区。
通过退火开始分裂的情况
在通过退火进行分裂的情况下，如图2所示，晶片1以垂直姿态放置在可插入到加热炉3中的舟皿(boat)2里面。这种在适当位置保持晶片的方法对本领域技术人员是熟知的，因此将不再更详细地进行描述。
通常，晶片1以使切口4相对于垂直方向呈90°定位这样的方式来放置(为了更便于理解组件，图2未按比例绘制)。
切口4的这种方向并非强制性的，但是必须与之前的工艺步骤(即，结合步骤)期间晶片放置的位置相对应。为了避免挪动晶片，因此将在分裂步骤保持这种相同的方向。
加热炉外壳通过加热器(未示出)而达到分裂温度(通常在300℃到600℃之间)。这些加热器向加热炉释放均匀的热量。
但是，由于舟皿2具有吸收热量的更大质量，所以晶片1与舟皿2接触的那部分的温度的上升不如顶部那样容易。
因此，晶片1具有大约对应于晶片上半部分的远离舟皿设置的所谓的“热”区(由箭头ZC指示)，以及对应于晶片1位于舟皿2中的那部分的所谓的“冷”区(由箭头ZF指示)。这对应于几十摄氏度的温度梯度。
分裂起始于晶片1的最热区，因此起始于靠近晶片顶部设置的扇区R中(对应于附图2中的0°方向)，并以波的形式传播至晶片内部。
表述“靠近顶部”在本文中应理解为表示相对于晶片顶部位于-45°至+45°之间的角扇区，更具体地是位于-20°至+20°之间，并且优选地位于-5°至+5°之间。
在这种情况下，分裂波起始扇区R将因此由执行退火的条件来间接控制。
根据统计研究，分裂波的起始平均发生在晶片的顶部，也就是说在扇区R的平分线上。
申请人进行了分裂试验，其中切口4的方向相对于舟皿2各不相同，分裂总是起始于晶片的热区，也就是说，参照图2，起始于相对于垂直方向集中于0°方向的扇区R。
申请人观察到，当切口4位于相对于垂直方向(即相对于分裂起始扇区R的平分线)在135°至225°之间定位的扇区中时，或者位于相对于分裂起始扇区的平分线在315°(或-45°)至45°之间定位的扇区中时，可防止与切口4相关的工艺线的形成。
这种有益的方向实际上对应于设置切口4的两个优选扇区。
图5A示出了沿直径与分裂波起始扇区R相对的扇区S1中切口4的第一有利位置(扇区S1和扇区R的平分线形成了用点划线描绘的直线)，也就是说，分裂波的近似直的路线终止于切口4的附近。
图5B示出了集中于扇区R的扇区S2中切口4的第二有利位置(扇区S2和扇区R的平分线重合)，也就是说，分裂波的路线起始于切口4的附近。
在如图5B所示的情况中，其中扇区R和扇区S2均对应于一个象限，因此这两个扇区重合。
相反，在通常的做法中，当切口4相对于起始扇区R的平分线呈90°定位时，分裂波横贯晶片，越过切口4而没有终止于切口4也没有起始于切口4，于是造成了工艺线。
图4示出了这种结构，可见的工艺线被多个点包围。
然而，本描述并不以任何方式限制于上述分裂波起始的0°方向。
这是因为，在晶片1外围上的任何点发起分裂波都是可能的(例如，在通过退火进行分裂的情况下，通过局部加热扇区可期望开始分裂)。
因此，切口4的位置不限于晶片1的下四分之一部分或上四分之一部分。
而且，可以注意到，分裂波的传播方向不能完全由本领域技术人员控制。
这是因为，可以观察到，起始于同一起始点的分裂波可能沿不同的方向传播(具有大约45°的角振幅)。
在这点上，申请人观察到注入机(用以形成弱化区)中晶片的方向对分裂波起始的控制具有影响。
在“批次”注入的情况下(即同时注入轮盘(wheel)上的多个晶片)，如图6所示，使用紧固装置5以在适当的位置保持晶片。
由紧固装置保持的基板外围的部分通常为大约90°的角扇区。
紧固装置通常与轮盘的中心沿直径相对地设置。
该装置与基板构成热接触并因此可从基板散热。
该装置还构成电接触并因此使得在注入期间由基板积累的电荷流走。
角度α限定了切口4相对于紧固装置5的位置。
晶片外围的与紧固装置5接触的那部分在注入期间必须位于分裂起始扇区R，例如在热分裂的情况下位于加热炉的热区。
在这种配置下，起始扇区中分裂波的传播方向被更好地控制，并因此可以保证波的路线起始于或终止于切口的附近，以防止工艺线的形成。
换句话说，为了实现上述要求(即，相对于分裂起始扇区与紧固装置接触的部分的位置，以及切口相对于分裂起始扇区的位置)的整合，切口必须位于晶片与紧固装置相接触的部分中或者与那部分沿直径相对的扇区中。
更明确地，工艺包括如下步骤：
-将基板紧固于注入轮盘，使得切口位于基板外围的与紧固部分沿直径相对的四分之一部分中或位于基板外围的集中于紧固部分的四分之一部分中(在图6所示的实施方式中，切口分别位于270°±45°或90°±45°的角度α)；
-执行注入；
-从紧固装置移除基板；
-在晶片的由紧固装置保持的那部分发起分裂波。
按照上述限定的方向，与切口没有位于与分裂起始相关的优选扇区S1或S2的方法相比，可以使工艺线的出现降低为至少1/5，典型地为1/7，或者甚至可以防止出现这样的工艺线。
因此，本发明显著地提高了分裂步骤的产量。图7示出了所生产的晶片的批次，一些具有相对于分裂起始扇区不利的切口方向(系列1)，而其它具有有利的切口方向(系列2)。
图7中的图形例示了两个系列批次中工艺线的最小、平均和最大出现率(以百分比表示)。
平均出现率降低为将近1/7。
在最受影响的批次中，在不利方向的情况下将近75％的晶片具有工艺线，相反在根据本发明的方向的情况下最多是12％。
平均起来，根据本发明获得的25个晶片的批次中最多有三个晶片具有工艺线。
最后，应当指出，与切口不相关的工艺线可能仍残留在晶片的外围上，但是这些线比较短且很少出现，并因此产生的麻烦较少。

Claims (6)

1.一种用于分裂半导体基板的工艺，该半导体基板在其外围上具有识别切口（4），所述工艺包括以下步骤：
（a）在所述基板中创建弱化区；
（b）沿所述弱化区分裂所述基板，所述分裂步骤包括：在所述基板的外围上的预定扇区（R）中发起分裂波，随后将所述波传播至所述基板中，
所述工艺的特征在于：
-步骤（a）中所创建的所述弱化区是通过向所述基板注入原子种类而获得的，在注入期间所述基板的外围的一部分被紧固装置（5）保持在适当位置，
-所述工艺的特征在于，在分裂步骤（b）期间，所述一部分设置在分裂波起始扇区（R）中，
并且所述工艺的特征在于，在步骤（b）期间，所述切口（4）被定位为使其位于所述基板的外围的与所述扇区（R）沿直径相对的四分之一部分（S1）中以发起所述分裂波或者位于所述基板的外围的集中于所述扇区（R）的四分之一部分（S2）中。
2.根据权利要求1所述的工艺，其特征在于，所述切口（4）所在的所述扇区（S1，S2）处于相对于所述分裂波起始扇区（R）的平分线的135°至225°之间或315°至45°之间。
3.根据权利要求1或2所述的工艺，其特征在于，在步骤（b）期间，所述基板以垂直姿态被放置在加热炉（3）中，使得所述分裂波起始扇区（R）集中于所述基板的顶部，并且所述工艺的特征在于，所述切口（4）位于所述基板的下四分之一部分或上四分之一部分中。
4.根据权利要求1或2所述的工艺，其特征在于，在步骤（b）期间，所述分裂波是通过在所述扇区（R）中施加的机械应力而发起的。
5.根据权利要求1或2所述的工艺，其特征在于，所述分裂波起始扇区（R）是90°的扇区。
6.根据权利要求1或2所述的工艺，其特征在于，在步骤（a）与步骤（b）之间，所述工艺包括以下步骤：将所述基板直接结合至接收基板，使得在步骤（b）之后由所述弱化区限定的膜被转移至所述接收基板。
CN200880112472.9A 2007-10-23 2008-10-21 分裂基板的方法 Active CN101836287B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0758502 2007-10-23
FR0758502A FR2922681A1 (fr) 2007-10-23 2007-10-23 Procede de detachement d'un substrat.
PCT/EP2008/064200 WO2009053355A1 (en) 2007-10-23 2008-10-21 Method of splitting a substrate

Publications (2)

Publication Number Publication Date
CN101836287A CN101836287A (zh) 2010-09-15
CN101836287B true CN101836287B (zh) 2012-12-05

Family

ID=39586966

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880112472.9A Active CN101836287B (zh) 2007-10-23 2008-10-21 分裂基板的方法

Country Status (9)

Country Link
US (1) US8003493B2 (zh)
EP (1) EP2212910B1 (zh)
JP (1) JP5519516B2 (zh)
KR (1) KR101490779B1 (zh)
CN (1) CN101836287B (zh)
AT (1) ATE500611T1 (zh)
DE (1) DE602008005350D1 (zh)
FR (1) FR2922681A1 (zh)
WO (1) WO2009053355A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8570514B2 (en) * 2011-06-20 2013-10-29 Kla-Tencor Corporation Optical system polarizer calibration
JP6213046B2 (ja) * 2013-08-21 2017-10-18 信越半導体株式会社 貼り合わせウェーハの製造方法
FR3036845B1 (fr) * 2015-05-28 2017-05-26 Soitec Silicon On Insulator Procede de transfert d'une couche d'un substrat monocristallin

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3901423A (en) 1973-11-26 1975-08-26 Purdue Research Foundation Method for fracturing crystalline materials
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
FR2725074B1 (fr) 1994-09-22 1996-12-20 Commissariat Energie Atomique Procede de fabrication d'une structure comportant une couche mince semi-conductrice sur un substrat
CN1132223C (zh) 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
SG68035A1 (en) * 1997-03-27 1999-10-19 Canon Kk Method and apparatus for separating composite member using fluid
US6155909A (en) 1997-05-12 2000-12-05 Silicon Genesis Corporation Controlled cleavage system using pressurized fluid
JP2003163335A (ja) 2001-11-27 2003-06-06 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
FR2834820B1 (fr) * 2002-01-16 2005-03-18 Procede de clivage de couches d'une tranche de materiau
WO2004061944A1 (en) 2003-01-07 2004-07-22 S.O.I.Tec Silicon On Insulator Technologies Recycling of a wafer comprising a multi-layer structure after taking-off a thin layer
US7235138B2 (en) 2003-08-21 2007-06-26 Micron Technology, Inc. Microfeature workpiece processing apparatus and methods for batch deposition of materials on microfeature workpieces
US20050217560A1 (en) * 2004-03-31 2005-10-06 Tolchinsky Peter G Semiconductor wafers with non-standard crystal orientations and methods of manufacturing the same

Also Published As

Publication number Publication date
WO2009053355A1 (en) 2009-04-30
DE602008005350D1 (de) 2011-04-14
KR101490779B1 (ko) 2015-02-09
FR2922681A1 (fr) 2009-04-24
EP2212910A1 (en) 2010-08-04
JP5519516B2 (ja) 2014-06-11
EP2212910B1 (en) 2011-03-02
US8003493B2 (en) 2011-08-23
KR20100072010A (ko) 2010-06-29
JP2011501452A (ja) 2011-01-06
ATE500611T1 (de) 2011-03-15
CN101836287A (zh) 2010-09-15
US20100176493A1 (en) 2010-07-15

Similar Documents

Publication Publication Date Title
US8212180B2 (en) Method for severing brittle flat materials by laser beam with previously produced traces
KR100751150B1 (ko) 이송층에 의해 덮혀진 한 쌍의 기판을 동시에 얻는 방법
US20140145294A1 (en) Wafer separation
EP1429381B1 (en) A method for manufacturing a material compound
CN105849891A (zh) 减少具有电路的结构中的翘曲
CN101836287B (zh) 分裂基板的方法
TWI639498B (zh) 將一個固態物分離成多個固態層之組合製造方法
TW201523696A (zh) 用於增進自固體分離固體層的裂縫起始點或裂縫導引部的生成
US20200381303A1 (en) Method of processing a workpiece and system for processing a workpiece
JP2009054965A (ja) 半導体装置の製造方法
CN105990123A (zh) 晶圆减薄方法
CN110291626A (zh) 在离子注入步骤期间掩蔽供体衬底的边缘处的区
JP2016046480A (ja) 半導体装置の製造方法
TW483030B (en) Non-planar surface for semiconductor chips and method of forming the non-planar semiconductor chip
EP3460836A1 (en) Semiconductor device manufacturing apparatus and semiconductor device manufacturing method
JP2007036185A (ja) 複合ウエハ構造の製造方法
TWI824112B (zh) 用於將有用層移轉至支撐底材上之方法
US10707068B2 (en) Combined wafer production method with a multi-component receiving layer
US9831127B2 (en) Method of processing a semiconductor substrate and semiconductor chip
US20190112215A1 (en) Separation of glass shapes using engineered induced thermal gradients after process cutting
TW201541508A (zh) 加工方法
TWI811528B (zh) 用於將有用層移轉至支撐底材上之方法
US10960574B2 (en) Combined wafer production method with a receiving layer having holes
US11626371B2 (en) Semiconductor structure with one or more support structures
US8088671B2 (en) Defectivity of post thin layer separation by modification of its separation annealing

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: SAWTEK INC.

Free format text: FORMER NAME: SOITEC SILICON ON INSULATOR

CP03 Change of name, title or address

Address after: French Boerning

Patentee after: Soitec Silicon On Insulator

Address before: French Berneni

Patentee before: Silicon on Insulator Technologies S. A.