CN101855714B - 穿硅通孔的铜金属填充 - Google Patents

穿硅通孔的铜金属填充 Download PDF

Info

Publication number
CN101855714B
CN101855714B CN2008801097952A CN200880109795A CN101855714B CN 101855714 B CN101855714 B CN 101855714B CN 2008801097952 A CN2008801097952 A CN 2008801097952A CN 200880109795 A CN200880109795 A CN 200880109795A CN 101855714 B CN101855714 B CN 101855714B
Authority
CN
China
Prior art keywords
copper
microns
accordance
agent
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008801097952A
Other languages
English (en)
Other versions
CN101855714A (zh
Inventor
托马斯·B·理查德森
张云
王晨
文森特·潘卡索
王材
林璇
理查德·赫特拜斯
约瑟夫·A·阿贝斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MacDermid Enthone Inc
Original Assignee
Enthone OMI Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Enthone OMI Inc filed Critical Enthone OMI Inc
Publication of CN101855714A publication Critical patent/CN101855714A/zh
Application granted granted Critical
Publication of CN101855714B publication Critical patent/CN101855714B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition

Abstract

一种对半导体集成电路元件基材中的穿硅通孔进行金属填充的方法，该方法包括将所述半导体集成电路元件之基材浸渍于一种电解铜沉积组合物中，该组合物包含一种铜离子源，一种有机磺酸或无机酸，或者一种或多种选自于极化剂及/或去极化剂的有机化合物，以及氯离子。

Description

穿硅通孔的铜金属填充
技术领域
本发明总体上涉及一种以喷镀铜金属来填充穿硅通孔(through siliconvia)的方法及组合物。
背景技术
对半导体集成电路(IC)元件(如具有高电路速率和高电路密度的计算机芯片)的需求，要求在极大规模集成电路和超大规模集成电路结构中缩小外形比例。缩小元件尺寸和增大电路密度的趋势要求缩小相连结构体的尺寸并增加其排列密度。相连结构体是这样一种结构：在镶嵌于绝缘基材中的通路或管沟中填充金属，典型的是铜金属，从而形成导电性连通。铜比除银之外的其它任何金属都具有更好的导电性，之所以选择这种金属，是因为铜金属填充适用于较小的形体结构并且其在传电过程中的能量损失也较小。在波纹镶嵌加工中，通过使用电解铜沉积的方法对半导体集成电路(IC)元件中的相连结构体填充金属。
在半导体集成电路元件生产过程中，所选用的基材包括图案化的硅晶片和介电薄膜，例如二氧化硅或低介电材料。低介电材料指的是其介电常数低于二氧化硅(介电常数为3.9)的物质。低介电材料令人满意的优点在于该种材料具有比相同厚度的二氧化硅电介质更低的寄生电容，从而能够增加结构形体的密度，提高转换速率，降低热能耗散率。低介电材料可按照物质类型分类(如硅酸盐、氟硅酸盐、有机金属硅酸盐、有机聚合物等等)，也可按照所应用的沉积技术分类(如化学气相沉积CVD，旋转涂布)。介电常数可通过减小极化率，减小密度或产生多孔性的方法来降低。
布图化的半导体集成电路元件基材，例如元件晶片或模体，可能会同时包含小的相连结构体和大的相连结构体。通常，一个晶片有多层集成电路，如处理器、可编程元件、存储器等等，均镶嵌在一个硅衬底上。集成电路元件在构造上含有小直径的通路和次微米级的管沟，从而在各层相连结构之间形成电连通。这些形体结构的尺寸在数量级上接近于150毫微米或更低，如接近约90毫微米，65毫微米，甚或45毫微米。
能够对小尺寸的通路及管沟结构进行充分铜填充的电镀化学技术已经产生，并在铜金属的波纹镶嵌方法中得到应用。铜金属的波纹镶嵌依赖于高填充添加剂，即一种添加剂组合，在现有技术中指得是促进剂、整平剂和抑制剂。这些添加剂共同起作用，一定程度上可以将铜无瑕疵地填充在相连结构体内(常被称之为“高填充”或“自底向上增长”)。比如，Too等，U.S.Pat.No.6,776,893和Commander等，U.S.Pub.No.2003/0168343专利文件所公开的技术，在此被引用，并在整体上对其进行阐述。目前现有的电解铜沉积系统依赖于高填充添加剂，其填充小尺寸结构的电流密度高至6A/dm2，填充时间少至20秒，10秒，或更少。
在另外一种结构形式中，一个晶片在构造上可能会包含一个或多个较大直径的通路。这种类型的通路结构在现有技术中已知被称为穿硅通孔(TSV)。在一些元器件中，两个或多个硅片连接在一起形成一种三维硅片叠层，穿硅通孔可以在叠层中的硅片之间形成电联通。三维硅片叠层被塑形后，可以被切割成叠加的切片(芯片)，每一个叠加的芯片都具有多层集成电路。取决于通孔镶嵌的位置和时间先后，这些通孔可按特征分为“初级通孔——先于FEOL”或“初级通孔——后于BEOL”。在这两种情形中，通孔镶嵌于硅晶片/模体连接件或结合体的前部。第三种类型的穿硅通孔是末级通孔，指得是通孔镶嵌于硅晶片/模体连接件或结合体的后部。
穿硅通孔是三维集成电路的关键组件，它存在于射频元件，MEMs(微型机电系统)，CMOS图像传感器，Flash元件，动态随机存储器，静态随机存储器，模拟器件，以及逻辑元件中。
穿硅通孔的深度取决于通孔的类型(初级通孔或末级通孔)以及其应用。穿硅通孔的深度范围介于20微米至500微米之间，通常介于50微米至250微米之间。穿硅通孔的开口直径尺寸接近于约200纳米至200微米之间，通常介于约25微米至约75微米之间。通常一个穿硅通孔的纵横比低至0.3∶1，高至20∶1。
在商业实践中填充较大尺寸穿硅通孔所需要的时间段，对采用了穿硅通孔之元件的商业可行性构成了阻碍。截至目前所获得的实验数据显示，常规的电解铜沉积方法因采用适于波纹镶嵌填充的组合物(即包含三种组分的高填充添加剂组合物，包括促进剂、抑制剂、整平剂)，其电流密度受限(如电流密度约为0.10A/dm2或更低以获得无瑕疵的填充效果)，而且可能需要长约20小时的电镀时间才能实现对大尺寸穿硅通孔(例如孔径大于50微米)的金属填充。
截至目前，在填充穿硅通孔技术领域的在先现有技术没有给出能够在适用于商业的沉积时间内快速填充穿硅通孔的方法和组合物。
例如，Arana等(U.S.2007/0001266，英特尔公司)专利文件公开了一种在铜金属填充中加入颗粒的填充穿硅通孔的方法，该颗粒具有与铜基质不同的热膨胀系数。其所陈述的目标是要减少所填充的铜金属与硅之间的应力差异，这种应力差可能是由这两种物质各自不同的热膨胀系数造成的。值得一提的是，该参照文件没有提到当前电解铜电镀化学的方法，也没有说明其在沉积组合物中加入颗粒之电镀方法是否可以缩减填充穿硅通孔的时间。
Lane等(U.S.7,081,408，英特尔公司)专利文件公开了一种填充穿硅通孔结构的方法。尽管该文件讨论了采用任何合适的工序进行铜金属喷镀以填充穿硅通孔，比如电解沉积的方法，但该文件没有公开电解铜电镀化学的现实方法，也没有公开实现铜金属填充所需的必要时间。
电镀铜也记载于以下专利文件，如Eilert(U.S.7,111,149)；Rumer等(U.S.6,924,551)；Shi等(U.S.Pub.No.2007/0085198)；Ramanathan等(U.S.Pub.No.2007/0117348)；Heck等(U.S.Pub.No.2006/0264029)；Williams等(U.S.Pub.No.2006/0273455)；Rangel(U.S.Pub.No.2006/0278979)；Savastiouk等(U.S.Pub.No.2005/0136635)；但这些与穿硅通孔之构造和方法相关的参照文件，没有一个公开了可实际应用的铜金属填充化学方法或者足以填充穿硅通孔结构的电镀持续时间。
考虑现有技术的现状，很明显，特别需要非常适用的方法和组合物，以一种适于商业应用的方式完成穿硅通孔的铜金属填充。
发明内容
因此简单地说，本发明涉及一种对半导体集成电路元件基材中的穿硅通孔结构进行金属填充的方法；其中所述半导体集成电路元件基材包括一个前表面，一个后表面，以及通孔结构；其中所述通孔结构包含一个嵌在所述基材前表面的开口，一个从所述基材前表面伸进的边壁，以及一个底部；本方法包括：
将半导体集成电路元件基材浸入一种电解铜沉积组合物中；其中所述穿硅通孔结构的入口尺寸介于约200纳米至约500微米之间，其纵横比约大于0.3∶1；且所述沉积组合物包含：(a)一种铜离子源；(b)一种有机磺酸；(c)一种或多种选自于极化剂及/或去极化剂的有机化合物；以及(d)氯离子；并且
在电解沉积组合物中通入电流，以将铜金属沉积于通孔的底部和边壁，实现自底向上的填充，从而产生一种镀铜通孔结构。
至于本发明的其它目的及特征，部分属于显而易见，部分将在下文中指出。
附图说明
图1所示图表，显示的是在使用相同穿硅通孔结构和相同电镀设备的情况下，本发明相比现有技术提高相对速率之效果图。
图2是指在演示一种极化剂之极化效果的受控电流实验中电势随时间变化的对应图。
图3是指在演示一种去极化剂之去极化效果的受控电流实验中电势随时间变化的对应图。
图4是指在演示一种极化剂与一种去极化剂之间协同效应的受控电流实验中电势随时间变化的对应图。
图5是指一种受控电流实验中电势随时间变化的对应图，该受控电流实验显示的是在一个只具有一种有机组分的系统内自底向上的金属填充表现。
图6是根据以固定扫描速率50mV/s进行周期性伏特安培测量实验所获得的数据绘制成的电流-电势反应图。
图7是穿硅通孔制备过程的流程图。
图8A与8B是按照下文一个工作实施例进行了填充的穿硅通孔结构的光学摄影照片。
图9A、9B、9C及9D是按照下文一个工作实施例进行了填充的穿硅通孔结构的摄影照片。
图10A、10B、10C及10D是按照下文一个工作实施例进行了填充的穿硅通孔结构的摄影照片。
图11A、11B是按照下文一个工作实施例进行了填充的穿硅通孔结构的摄影照片。
图12A、12B是按照下文一个工作实施例进行了填充的穿硅通孔结构的摄影照片。
图13A、13B是按照下文一个工作实施例进行了填充的穿硅通孔结构的摄影照片。
图14A、14B是按照下文一个工作实施例进行了填充的穿硅通孔结构的摄影照片。
图15A、15B是按照下文一个工作实施例进行了填充的穿硅通孔结构的摄影照片。
图16是一个经部分填充的穿硅通孔结构的摄影照片。该结构是按照一个比较实施例所描述的方法进行的金属填充。
图17是一个按照一比较实施例所描述的方法进行金属填充的穿硅通孔结构的摄影照片。
具体实施方案
本发明涉及一种通过电解将铜金属沉积于半导体集成电路元件基材中之大尺寸穿硅通孔结构内的方法。这些结构体的深度范围，从低于约20微米到约750微米之间，通常约介于20微米到500微米之间，如介于约50微米到250或300微米之间。它们具有的入口尺寸(如入口环绕的直径)接近于约200纳米至约500微米之间，通常介于约5到300微米之间，如介于约5或10微米至约100微米之间，而其纵横比约大于0.3∶1，如纵横比的范围从约0.3∶1至约大于20∶1，从约4∶1至约15∶1。
本发明之方法能在较高电流密度情况下实现无瑕疵(即无空穴也无缝隙)填充，相比适于波纹金属填充的常规电解沉积化学方法(即其电解沉积组合物采用常规的三种添加剂组分系统：促进剂、抑制剂、整平剂)所要求的有限电流密度，其更具有优势。同样地，通过使用本发明之方法，对一个穿硅通孔镀铜(即至少填充穿硅通孔表面积的90％，以至少填充穿硅通孔表面积的99％为优，以完全填充最优)的总计时间也会大大缩减。本发明通过铜离子、酸、卤化物、极化剂和去极化剂之间的相互作用，如下文所述，在满足无瑕疵、低超负荷、自底向上填充要求情况下，能够使通孔的镀铜填充速度比现有技术提高五倍——如图1所示。图1显示，用本发明之方法填充90微米深度所需时间大约为110分钟，而现有技术的填充时间则超过了500分钟。而对于约135微米的填充深度，使用本发明之方法的填充时间约为190分钟，与之相较，现有技术的填充时间则为600分钟。
本发明所述之电解铜沉积组合物包含一种铜离子源，一种酸剂，一种或多种可以提高铜沉积速率的组分，一种或多种可以抑制铜沉积速率的含卤素离子(如氯)组分。所述组分按照适当的浓度比混合，相互兼容，且在适当的操作条件下(如一定的温度，一定的流动速度/搅动程度，一定的电流密度，一定的电流波形诸如直流电及/或脉冲、反向脉冲，等等)，可促成对结构体可选择性的自底向上填充，正如前文介绍所描述的情形。
共形电镀的特点是其在结构体的所有点位的沉积厚度均等，因而如用这种方法对通孔进行完全填充，可能会导致产生缝隙。共形电镀起因于沿着边壁和通孔底部有相对均等的铜沉积抑制率，这就会导致在穿硅通孔两边边壁和底部产生相对均等的铜沉积速率。铜沿着边壁累积，在某些朝向通孔中心的点位会聚起来，从而形成缝隙。次级共形电镀的特点是其在结构体的顶部过度累积，因而可能会导致空穴产生。当结构体内铜离子的局部消耗导致浓度过电压，使电流倾向于流向更易到达的靠近结构体顶端和外部的位置时，就形成了次级共形电镀。铜离子的局部消耗，被认为是在某种程度上由于转移至结构体底部的铜离子不充分所致。
要实现无瑕疵填充，即无空穴和无缝隙填充，就要使在结构体底部的沉积速率超过其边壁上的沉积速率。例如，在对一个相对较大尺寸的结构体——其开口直径约为50微米，边壁深度约为200微米——进行铜金属填充过程中，截止目前的实验数据显示，沿着底部的铜沉积速率(即自底向上或垂直增长速率)比沿着边壁的铜沉积速率(即平行或水平增长速率)快很多。
在本发明中，产生穿硅通孔自底向上的填充，是由于使用了极化剂及/或去极化剂，从而促成一种情势：在通孔底部的铜沉积电势比通孔开口结构之顶部的沉积电势更少负数性。极化剂在这里被定义为可使铜沉积电势发生负数变化的有机分子，如图2所示。具体地，图2显示了四条电势(E)随时间(t)的对应曲线。上面第一条曲线是在没有极化剂时的电势/时间对应线。较低的两条曲线是存在极化剂时的电势/时间对应线，其中极化剂C的浓度分别为2ml/L和9ml/L。图中箭头清楚地显示，含有极化剂C的电势负数比不含极化剂C的电势负数更低。另外，极化剂C处于较高浓度时，比如9ml/L，其电势的负数变化比低浓度2ml/L的电势负数变化更大。这种极化现象又被称为“抑制”，显示这种特性的分子则被称之为“抑制剂”或“平抑剂”。
去极化剂在这里被定义为可以使铜沉积电势发生正向变化的分子，如图3所示。具体地，图3显示了六条电势随时间变化的对应曲线。最低端的曲线是不含去极化剂B的电势/时间对应线。其上边的五条曲线是含有去极化剂B，且其浓度分别为2ml/L，4ml/L，5.5ml/L，8ml/L和10ml/L的电势/时间对应线。按箭头指向可以清楚看出，含去极化剂B与不含B相比，其电势变得更高(绝对值则更小)。另外，在去极化剂B处于高浓度时，比如5.5ml/L和10ml/L，其电势的正向变化比浓度处于2ml/L时较大。这种去极化现象也被称为“促进”，显示这种特性的分子被称为“促进剂”或“激活剂”。在先技术提示，为了实现自底向上的填充，至少要采用一种包含促进剂和抑制剂的双组份系统，在一些实例中，还需要采用包含促进剂、抑制剂和平抑剂的三组分系统。本发明显示，在应用于穿硅通孔时，图4所示的电化学特征有助于实现自底向上的、完全的、无缺陷填充，而不必考虑该化学方法中使用多少有机组分。下文中的工作实例包括分别使用一种、两种、三种和四种有机组分以实现自底向上填充目标的具体实施例。
本发明的功效可以通过参照图4获得理解。实验操作中使用了一个旋转圆盘电极。在该实验中，电流密度保持在1A/dm2，而电极则以每分钟不同的转数进行旋转(RPM)。转动电极的目的是为了产生溶液搅动或溶液运动或质量输运。当每分钟转数为0时，就意味着没有溶液运动，这正是通孔底部的溶液运动状态(即无运动)。当每分钟转数为1000时，就意味着溶液运动很强烈，这正是通孔顶部表面的溶液运动状态。从上往下排列，最上边的曲线是每分钟转数为0，接下来的RPM分别是50，100，200，500和1000(最下边的曲线)。本图因此反映了通孔底部相对于通孔开口所能达到的铜沉积电势的不同。正如图所示，每分钟转数为0时的铜还原电势比每分钟转数为1000的铜还原电势较少负数性(正向值更高)，这就意味着在通孔底部的铜沉积速率比通孔顶部(开口处)的铜沉积速率快很多。换句话说，通孔底部的铜沉积相比于顶部的铜沉积被促进了。通常，在每分钟转数介于0至1000之间的相应电势具有较大的分离率，对应着一种更有利于实现自底向上通孔填充的偏离率。然而有重要一点需指出来：当通孔具有不同的尺寸(直径和纵横比)时，通孔底部与顶部之间的电势差也因之不同。因此，操作者应(在化学性质和组分数量上)选择恰当的有机组分以实现无瑕疵的自底向上的填充。例如，当填充一个相对较大的通孔时(如直径为100微米，深度为200微米)，操作者可以选择单一组分系统，该系统在通孔底部与顶部之间产生约50毫伏的电势差。而当填充较小的通孔时(如直径为25微米，35微米和50微米，深度为175微米)，操作者可以选择双组分系统，该系统在通孔底部与顶部之间产生约100毫伏的电势差，如图4。因此，在一定程度上本发明涉及一种或多种极化化合物的使用，该化合物选自于极化剂和去极化剂，其中所述一种或多种极化化合物会促使通孔底部的铜沉积电势提高至至少约50毫伏，例如至少约100毫伏，其负数性少于通孔开口处的铜沉积电势。
在一优选实施例中，一种可以提高铜沉积速率的去极化剂是一种有机硫化合物。当前使用者优选的有机硫化合物是水溶性的有机二价硫化合物。在一优选的具体实施例中，有机硫化合物具有如下通式结构(1)：
Figure GPA00001078411300091
结构式(1)
其中，X为O，S或者S＝O；
n取1至6；
M可以是氢，碱金属或铵，用以平衡化合价；
R1可以是一种具有1至8个碳原子的烃基或环烃基，可以是一种具有6至12个碳原子的芳香族碳氢化合物或脂肪族芳香族碳氢化合物；且
R2可以是氢，具有1至8个碳原子的羟烷基，或是MO3SR1结构，其中M和R1同上面的定义。
经优选的结构(1)式有机硫化合物具有如下通式结构(2)：
结构式(2)
其中M是一种带有足够电荷以平衡氧原子上之负电荷的中和离子。例如，M可以是质子，碱金属离子诸如钠和钾，或是另一种电荷平衡阳离子如铵或季胺。
一例结构(2)式有机硫化合物是3，3’-二硫代二(1-丙磺酸盐)的钠盐，其具有如下结构式(3)：
Figure GPA00001078411300101
结构式(3)
一例特别优选的结构(2)式有机硫化合物是3，3’-二硫代二(1-丙磺酸)，其具有如下结构式(4)：
Figure GPA00001078411300102
结构式(4)
其它可以适用的有机硫化合物的结构式为以下(5)至(16)：
Figure GPA00001078411300103
结构式(5)
Figure GPA00001078411300104
结构式(6)
结构式(7)
Figure GPA00001078411300111
结构式(8)
Figure GPA00001078411300112
结构式(9)
Figure GPA00001078411300113
结构式(10)
结构式(11)
Figure GPA00001078411300115
结构式(12a)
Figure GPA00001078411300121
结构式(12b)
结构式(13)
结构式(14)
Figure GPA00001078411300124
结构式(15a)
Figure GPA00001078411300131
结构式(15b)
Figure GPA00001078411300132
结构式(16)
添加有机硫化合物的浓度可以介于约1PPM与2PPM之间，通常介于约3PPM与100PPM之间，如介于约5PPM与50PPM之间。在一个优选实施例中，有机硫化合物选用的是3，3’-二硫代二(1-丙磺酸)，其加入浓度约为20PPM，介于约10PPM与30PPM之间。
本电解铜沉积组合物包含一种组分，其可以极化铜沉积电势，并可以使穿硅通孔结构之开口处的铜沉积速率降低。经观察具有极化作用的一组典型性化合物包括含有乙烯基吡啶结构的化合物。在一具体实施例中，该种化合物是一种吡啶化合物，具体来说，是一种经季铵化的吡啶盐。吡啶化合物是一种从嘧啶衍生而来的化合物，其中嘧啶所含的氮原子被质子化。经季铵化的吡啶盐与嘧啶截然不同，以季铵化的吡啶盐为基础的聚合物与以嘧啶为基础的聚合物也完全不同，因为在季铵化的吡啶盐及以季铵化的吡啶盐为基础的聚合物中，嘧啶环上的氮原子已被季铵化。本发明中起抑制作用的化合物包括乙烯基吡啶的衍生物，如2-乙烯基吡啶的衍生物，在某种优选具体实施例中还包括4-乙烯基吡啶的衍生物。本发明之抑制化合物的聚合物包括乙烯基吡啶的均聚合物，乙烯基吡啶的共聚物，乙烯基吡啶的季铵化盐，以及这些均聚物和共聚物的季铵化盐。这类化合物的一些具体实例包括：聚(4-乙烯基吡啶)，聚(4-乙烯基吡啶)与硫酸二甲脂的反应产物，4-乙烯基吡啶与2-氯乙基醇的反应产物，4-乙烯基吡啶与苯甲基氯的反应产物，4-乙烯基吡啶与烯丙基氯的反应产物，4-乙烯基吡啶与4-氯甲基吡啶的反应产物，4-乙烯基吡啶与1，3-丙基磺酸内酯的反应产物，4-乙烯基吡啶与甲基甲苯磺酸盐的反应产物，4-乙烯基吡啶与氯丙酮的反应产物，4-乙烯基吡啶与2-甲氧基乙氧基氯代甲烷的反应产物，4-乙烯基吡啶与2-氯乙醚的反应产物，2-乙烯基吡啶与甲基甲苯磺酸盐的反应产物，2-乙烯基吡啶与硫酸二甲脂的反应产物，乙烯基吡啶与一种水溶性引发剂的反应产物，聚(2-甲基-5-乙烯基吡啶)，及1-甲基-4-乙烯基吡啶三氟甲基磺酸盐，以及其它。一例共聚物是乙烯基吡啶与乙烯基咪唑共聚合的产物。
在一个具体实施例中，本发明之取代吡啶基聚合化合物添加剂的分子重量接近于约160,000g/mol或更少。一些较重分子的化合物不易溶解于电镀液中或难于维持溶解状态，而另一些较重分子的化合物因季铵化的氮阳离子提高了溶解能力变得可溶了。本文中的可溶性概念指的是相对的可溶性，例如，可溶部分超过60％，或者其它在反应环境中有效的最低溶解值。它并不是指完全溶解。前述在某一具体实施例中优选的160,000g/mol或更少的数值，并不是非常关键。在一具体实施例中，经取代的吡啶基聚合化合物添加剂的分子重量约为150,000g/mol或更少。在优选例中，经取代的吡啶基聚合化合物添加剂的分子重量至少约为500g/mol。因此，经取代的吡啶基聚合化合物添加剂的分子重量可以介于约500g/mol至150,000g/mol之间，诸如约700g/mol，约1000g/mol，约10,000g/mol。所选择的经取代吡啶基聚合物可溶于铜电镀溶液中，在电解条件下可保持其官能度，且在电解条件下不产生毒害性副产物，至少不会立即或随后产生毒害物。
在那些(极化)化合物为乙烯吡啶或聚(乙烯吡啶)之反应产物的具体实施例中，该化合物是通过使乙烯吡啶或聚(乙烯吡啶)与烷化剂进行反应获得的，其中烷化剂选自于那些能够生出一种可溶解、可与电镀液共存、且具有平抑效果之产物的群组。在一具体实施例中，备选物选自于通过使乙烯吡啶或聚(乙烯吡啶)与具有如下结构式(17)的化合物反应所获得的反应产物群组：
R1-L  (17)
其中R1为烷基，烯基，芳烷基，杂芳烷基，经取代的烷基，经取代的烯基，经取代的芳烷基，或经取代的杂芳烷基；L为一个脱离基团。
一个脱离基团可以是任何一种能从碳原子上取代下来的基团。通常，弱碱是较好的脱离基团。范例式的脱离基团有卤化物，硫酸二甲酯，甲苯磺酸盐，等等。
在另一具体实施例中，R1为烷基或经取代的烷基；其中R1优选经取代的或未经取代的甲基，乙基，直链、支链或环丙基，丁基，戊基或己烷基；在一具体实施例中，R1为甲基，羟乙基，乙酰基甲基，氯代乙氧基乙基或甲氧乙氧甲基。
另有一具体实施例，R1为烯基；其中R1优选乙烯基，丙烯基，直链或支链丁烯基，直链、支链或环戊烯基，或者直链、支链或环己烯基；其中一个具体实施例中的R1为丙烯基。
在另外一个具体实施例中，R1为芳烷基或经取代的芳烷基；优选苯甲基或经取代的苯甲基，萘烷基或经取代的萘烷基；在一具体实施例中，R1为苯甲基或萘烷基。
再有一个具体实施例，其中R1为杂芳烷基或经取代的杂芳烷基；优选吡啶烷基，特别优选吡啶甲基。
还有一个具体实施例，其中L为氯离子，甲基硫酸根(CH3SO4-)，辛基硫酸根(C8H8SO4-)，三氟甲基磺酸根(CF3SO3-)，氯乙酸根(CH2ClC(O)O-)，或甲苯磺酸根(C7H7SO3-)；L优选甲基硫酸根，氯离子，或甲苯磺酸根。
水溶性引发剂可以用来制备乙烯基吡啶的聚合物，尽管在当前优选的具体实施例或工作实施例中没有使用它。典型性的水溶性引发剂是过氧化物(例如过氧化氢，过氧化苯甲酰，过苯甲酸，等等)，还包括水溶性偶氮引发剂，如4，4’-偶氮双(4-氰戊酸)。
在另外一个具体实施例中，(极化)化合物所构成的一种组分，是由上述聚合物中的一种与一些单体分子混合而成的，其中的单体分子可以是一种单分子的乙烯基吡啶衍生化合物。在该具体实施例中，这种组分的混合物是通过将一个单体分子季铵化并产生一种季铵化的盐而获得的，所获得的季铵化的盐会自发进行聚合反应。季铵化的盐并不能实现完全的聚合，而是形成由单体分子与自发聚合产物组成的混合物。
在当前一个具体实施例中，4-乙烯基吡啶通过与硫酸二甲酯反应实现季铵化，并按照下面的反应图解式进行自发聚合(45-65℃)：
Figure GPA00001078411300161
(分子量＜10,000)
单体部分随着季铵化反应中甲醇使用量的增加而增加；这就意味着自发聚合的程度随之降低。
对铜沉积起极化作用，并能使通孔结构开口附近的铜沉积速率降低的组分，其被加入电解液的浓度介于约1ppm至200ppm之间。在一具体实施例中，对通孔结构开口附近的铜沉积速率起抑制作用的组分被加入电解铜沉积组合物的浓度介于约1ppm至40ppm之间或更高，优选介于约2ppm至20ppm之间。截止目前的实验显示，该种组分的浓度宜按照需镀铜之结构体的纵横比确定最佳值。例如，在一些具体实施例中，当其中的结构体具有相对较低的纵横比，如约3∶1，约2.5∶1，约2∶1(深度∶开口直径)，或更小值，该组分的添加浓度适宜选择优选范围中较低端的数值，如选择介于约4.2ppm至约8.4ppm(0.45微摩尔)之间的数值，如选择约5.6ppm。在一些具体实施例中，当其中的结构体具有相对较高的纵横比，如约4∶1，约5∶1，约6∶1(深度∶开口直径)，或更高值，该组分的添加浓度适宜选择优选范围中较高端的数值，如选择介于约9.8ppm至约14ppm之间的数值，如选择约11.2ppm。没有具体的理论作为依据，一般认为对较高纵横比的结构体选用相对较高的组分浓度，因为这样可以沿着通孔壁建立一个有利的浓度梯度差，该浓度梯度可以防止空穴的生成。对于较低的纵横比，平抑剂的浓度更适宜维持在优选范围中较低端的数值，以避免不必要地延长填充时间。
可选择应用于本发明的去极化剂包括聚丙二醇胺(PPGA)，尤其包括聚(丙二醇)二(2-氨丙基醚)(400g/mol)及低分子重量的聚丙二醇(PPG)。当采用这些去极化剂时，其加入浓度介于约5ppm至60ppm之间，通常介于约15ppm至30ppm之间。
许多种类的电解铜沉积组合物都可采用。电解槽液包括酸槽液，酸槽液又包括有机酸槽液和碱槽液的混合物。典型性的电解铜镀液包含铜的氟硼酸盐，铜的焦磷酸盐，铜的膦酸盐，铜的硫酸盐，以及其它铜金属的复合物如铜的甲基磺酸盐。优选的铜源包括含于硫酸溶液中的铜硫酸盐，及含于甲基磺酸溶液中的铜甲基磺酸盐。
在某些优选实施例中，铜源是铜的甲基磺酸盐，酸是甲基磺酸。在电解铜沉积组合物中，将铜的甲基磺酸盐用作铜源可以比其它铜离子源提供更大浓度的铜离子。因此，添加此铜离子源可以使铜离子的浓度超过约50g/L，超过约90g/L，甚或超过约100g/L，比如约110g/L。加入铜甲基磺酸盐所达到的浓度优选介于约70g/L至100g/L之间。铜在本体溶液中的高浓度可以导致陡坡形的铜浓度梯度，这可以提高铜进入结构体的分散性。截至目前的实验证据显示，铜离子的浓度应考虑需镀铜之结构体的纵横比进行最佳配置。例如，在一些具体实施例中，当其中的结构体具有相对较低的纵横比，如约3∶1，约2.5∶1，或约2∶1(深度∶开口直径)，或更小值，铜离子的添加和维持浓度适宜选择优选浓度范围中较高端的数值，如选择介于约90g/L至110g/L之间的数值，如选择约110g/L。在一些具体实施例中，当其中的结构体具有相对较高的纵横比，如约4∶1，约5∶1，约6∶1(深度∶开口直径)，或更高值，铜离子的添加和维持浓度适宜选择优选浓度范围中较低端的数值，如选择介于约80g/L至100g/L之间的数值，如选择约90g/L。没有具体的理论作为依据，一般认为对较高纵横比的结构体进行金属填充时，较高浓度的铜离子会增加缩颈的可能性(这会导致空穴产生)。因此，在一些具体实施例中，当结构体具有相对较高的纵横比时，铜离子的浓度宜降低配比以达到最佳。与之相似，在其结构体具有相对较低纵横比的具体实施例中，铜离子的浓度宜增加。
在采用铜甲基磺酸盐时，使用甲基磺酸及其衍生物以及其它有机磺酸作为电解液较优。当加入甲基磺酸时，其加入浓度宜介于约1g/L至50g/L之间，如介于约5g/L至约25g/L之间，例如约20g/L。截至目前的实验证据显示，增加的酸度可以对铜沉积过程施加有益的影响。作为一个实例，已发现在电解铜沉积组合物中加入甲基磺酸可以减小电化学中铜的还原电势(即使之负数性减小)，从而促进铜沉积，如图6所示。图6显示的是根据循环伏安(电压电流)实验绘制的三条电流-电势曲线，其中甲基磺酸(MSA)的浓度分别为0，2g/L和4g/L。在这个实验中，铜还原和氧化信息同时获得。区分阳极电流和阴极电流很重要。在电镀术语中，当电流是正值时(I＞0)，其被称为阳极电流；当电流是负值时(I＜0)，其被称为阴极电流或还原电流。注意阴极反应或二价铜还原为铜金属的反应(左下端曲线)。图6中清楚地显示，甲基磺酸的加入量为2g/L和4g/L时，会导致电势朝着正数值方向变化，并进而产生较快的铜沉积速率。不管怎样，存在一个游离甲基磺酸的最佳量，在此条件下即可获得无瑕疵、快速的填充效果。这个最佳量确立在5g/L至25g/L之间。
在一些具体实施例中，其铜离子源是铜之硫酸盐，其酸剂是硫酸，铜离子与酸剂的浓度可以有一个较宽泛的变化范围；例如，铜的浓度范围约为4g/L至70g/L之间，硫酸的浓度范围约为2g/L至225g/L之间。在这一点上，本发明之化合物适于应用在具有显著酸/铜浓度比的系统内，诸如高酸/低铜系统，低酸/高铜系统，以及中酸/高铜系统。在高酸/低铜系统中，铜离子的浓度可以接近于4g/L直至接近于30g/L；至于酸浓度，其中的硫酸含量可以超过100g/L直至超过225g/L。在某一个高酸/低铜系统中，铜离子的浓度为约17g/L，而硫酸的浓度约为180g/L。在一些低酸/高铜系统中，铜离子浓度可以介于35g/L至60g/L之间，如介于38g/L至42g/L之间。在一些低酸/高铜系统中，铜离子浓度可以介于46g/L至60g/L之间，如介于48g/L至52g/L之间。(35g/L铜离子对应着约140g/L的CuSO4·5H2O硫酸铜五水化物。)在这些系统中的酸浓度以低于约100g/L较佳。在一些低酸/高铜系统中，酸剂浓度可以介于约5g/L至约30g/L之间，如介于约10g/L至约15g/L之间。在某些低酸/高铜系统中，酸剂浓度可以介于约50g/L至约100g/L之间，如介于约75g/L至约85g/L之间。在一个典型的低酸/高铜系统中，铜离子的浓度约为40g/L，而硫酸的浓度约为10g/L。在另一个典型的低酸/高铜系统中，铜离子的浓度约为50g/L，而硫酸的浓度约为80g/L。在中酸/高铜系统中，铜离子的浓度可以接近于30g/L直至接近于60g/L；至于酸浓度，其中的硫酸含量可以超过50g/L直至超过100g/L。在一个中酸/高铜系统中，铜离子的浓度约为50g/L，而硫酸的浓度约为80g/L。
氯离子也可以应用于电解槽液中，其浓度水平至多约为200mg/L(约200ppm)，优选浓度自约10mg/L至约90mg/L(10至90ppm)，如约50mg/L(约50ppm)。在这些浓度范围内加入氯离子可以提高其它槽液添加剂的功能。尤其，已经发现添加氯离子可以增强无空穴填充的效果。
图7是制备晶圆对晶圆叠片或芯片对晶圆叠片之加工步骤的流程图，其中的叠片涉及穿硅通孔的金属填充。使用本发明之电解铜沉积溶液进行金属填充的晶圆基材(即元件晶圆)包括一个后表面，一个前表面，通路和穿硅通孔，这些通孔通过已知的常规光刻法和蚀刻法进行制备。在本发明的文意中，前表面指的是元件晶圆基材投入使用的一边。因此，通路和穿硅通孔在晶圆基材的前表面开口延伸至一定深度，这个深度就是这些通孔的边壁长度。在一个通常的加工程序中，常规的光阻材料通过旋转涂布的方法被应用于经清洗并干燥的元件晶圆表面。为了去除过量的溶剂，可以对光阻材料进行软性烘烤处理，处理温度介于约60℃至100℃之间，处理时间约5至30分钟。经过软性烘烤处理后，光阻材料以一种可以限定铜金属沉积图案的方式曝露于紫外光中。经曝露的光阻材料用显影液进行溶解。接下来对晶圆和限定铜金属沉积图案的光阻材料进行硬性烘烤处理，通常处理的温度介于约120℃至约180℃之间，处理时间约20至30分钟。接着用现有技术中已知的方法对曝露的晶圆进行蚀刻，以确定通孔(具有边壁和底部)的图样。随后在晶圆基材的前表面和通孔(包括穿硅通孔)的边壁及底面上涂上一层屏障层，这些屏障层可以是氮化钛，钽，氮化钽，或者钌，用以阻止铜的扩散。下一步，在屏障层上按通常方法播上铜或其它金属的晶种层，以在其上引发镀铜的超级填充。铜晶种层可以通过化学气相沉积(CVD)，物理气相沉积(PVD)或类似的方法进行施加。接下来，使用本发明之电解铜沉积组合物及方法对具有屏障层和铜晶种层的通孔进行电镀。在金属化之前，可以对内含穿硅通孔结构的晶圆进行有选择的预处理，以保证通过铜电镀化学方法对通孔进行适当的湿润。有益于晶圆表面脱气的一种典型溶液是乐思化学公司(美国康涅狄格州西汉文市)出品的PW 1000。脱气之后，通过使用本发明之电解铜沉积组合物对嵌于晶圆内的穿硅通孔结构进行镀铜填充。
作为一般建议，电镀设备对于本发明并非关键。在一优选的程序安排中，阴极基材与阳极通过线路形成电连接，并各自与一个整流器(供电源)相连。阴极基材通有直流电或脉冲电流，具有净负电荷，从而使溶液中的铜离子在阴极基材处还原，并在阴极表面上形成铜金属镀层。阳极上则发生氧化反应。如果采用的是周期性换向脉冲电镀方法，同样的氧化反应也可以发生在阴极。阴极和阳极可以水平或垂直地设置在反应槽内。
在电解沉积系统运行过程中，当整流器通电后，铜金属就会沉积在阴极基材表面上。脉冲电流，直流电，周期换向电流，周期性换向脉冲电流，阶跃电流或其它可适用的电流都可以采用。电解溶液的温度靠使用加热/冷却装置维持，方法是将电解溶液从储存槽中移出并使之流经加热/冷却装置，接着再回流至储存槽内。电解液的温度通常是室温，如约20-27℃，但也可提高温度至约40℃或更高。其中正负极配比优选约1∶1，但这种配比可以有较宽的变化范围，约介于1∶4至4∶1之间。电解过程也需要在电镀反应槽内进行混搅，混搅可以采用搅动方法，优选的方式是将反复使用的电解溶液循环流过反应槽。
按照本电解铜沉积方法，在电镀中使用本发明所述之以甲基磺酸为基础的电解铜沉积组合物(其中包含优选的极化及/或去极化添加剂)，可以提高沉积物增长的速率，如图1所示。
在一具体实施例中，本发明之方法采用了一种电流密度分布方案，在分布方案中，初始反应在相对较低的电流密度环境中发生较好，而且电流密度会在经过一段铜沉积的时间后增加。通常在初始时采用相对较低的电流密度，可以避免结构体底部附近的铜离子消耗快于铜离子的添加补充。当铜离子消耗速率大于其补充速率时，可能会导致空穴的产生。最佳初始电流密度和持续时间通常由实验数据确定，而且其变化范围取决于穿硅通孔结构的纵横比。由相对较低的初始电流密度增加为相对较高的最终电流密度，这一过程可以是连续性的，也可以按照阶跃式分布进行。例如，在一个具体实施例中，电流密度可以从初始时的电流密度跃升至二级电流密度，并进而跃升至最终的电流密度最大值。在一个具体实施例中，可能会有超过两个的电流密度跃阶，如三个，四个，五个，甚或更多电流密度跃阶。整个电流密度的平均值介于约0.3A/dm2至约3A/dm2之间。按照本发明之方法列出的一例典型阶跃式电流密度之阶段分布如下所示：
1.起动电镀的电流密度介于约0.1A/dm2至约0.2A/dm2之间，持续时间介于约30秒至60分钟之间。
2.将电流密度跃升至约0.3A/dm2至约0.5A/dm2之间，在每一次跃升之后维持该电流密度的时间介于约1分钟至60分钟之间。这可能会涉及一个或多个跃阶，如一个跃阶至0.3A/dm2，接着一个跃阶至0.4A/dm2，再一个跃阶至约0.5A/dm2。
3.将电流密度跃升至最终电流密度，该最终电流密度介于约0.6A/dm2至约1.2A/dm2之间，在每一次跃升之后维持该电流密度的时间介于约60分钟至90分钟之间。这可能会涉及一个或多个跃阶，如一个跃阶至0.6A/dm2，接着一个跃阶至0.7A/dm2，再一个跃阶至约0.8A/dm2，再一个跃阶至约0.9A/dm2，再一个跃阶至约1.0A/dm2，再一个跃阶至约1.1A/dm2，再一个跃阶至约1.2A/dm2。
在一个典型的阶跃式电流密度阶段分布中，电流密度在每一步跃阶的增加量可以为约0.1A/dm2，约0.2A/dm2，约0.3A/dm2，约0.4A/dm2，或更多。通过采用电流密度分步跃阶方式达到上述高平均值的电流密度，就可以按照本发明之方法实现对穿硅通孔自底向上的快速填充。
再回到图7中来，经过通孔填充后，用化学机械抛光的方法对晶圆表面和裸露的铜镀层进行清洗，这属于已知的现有技术。晶圆可以通过常规的蚀刻技术进行减薄，使得铜金属填充的底层露出，从而完成穿硅通孔，其中的铜镀层从晶圆或集成电路晶片的后表面延伸至晶圆或晶片之投入使用的前表面。可以通过已知现有技术对晶圆进一步加工，叠加，单切，形成一个含有多重元件层级的器件，其中每一个元件级都通过穿硅通孔进行电连接。
经过详细描述本发明，显而易见，可以有不背离本发明之权利要求所限定范围的改型和变型。
实施例
下面提供的非限制性实施例可以进一步说明本发明。
实施例1.使用本发明所述之电解铜沉积组合物的电解铜沉积
一种按照本发明制备的电解铜沉积组合物包含以下组分：
Cu(CH3SO3)2(足够产生100g/L铜离子的甲基磺酸铜)
CH3SO3H(甲基磺酸，10g/L)
氯离子(50ppm)
MICROVAB DVF200添加剂C(美国康涅狄格州西汉文市乐思化学公司出品)(4mL/L)，包含甲基季铵化聚(乙烯基-4-吡啶)。
通孔的纵横比为2.5∶1(深度∶开口直径)，实际尺寸为开口直径100微米，总深度250微米。在本实施例中，电流密度分布的特征是：相对快速递增，直至最大电流密度0.60A/dm2。
受试晶圆通过使用乐思化学公司(美国康涅狄格州西汉文市)出品的
Figure GPA00001078411300231
PW 1000进行脱气，然后被浸入电解铜沉积组合物中。阳极是一种铜阳极，其在使用之前先在甲基磺酸铜盐的电镀液中镀膜。电源所提供的平均电流密度为0.57A/dm2。提供的电流密度按照以下跃阶分布：
0.1A/dm2持续3分钟
0.3A/dm2持续5分钟
0.6A/dm2持续300分钟
电镀过程持续318分钟后停止。图8A和8B是完全填充之穿硅通孔结构的横截面图。因为穿硅通孔是无空穴和无缝隙的，所以显示出电镀过程是按照自底向上的机制进行的。
实施例2.使用本发明所述之电解铜沉积组合物的电解铜沉积
一种按照本发明制备的电解铜沉积组合物包含以下组分：
Cu(CH3SO3)2(足够产生100g/L铜离子的甲基磺酸铜)
CH3SO3H(甲基磺酸，10g/L)
氯离子(50ppm)
MICROVAB DVF 200添加剂B和C(美国康涅狄格州西汉文市乐思化学公司出品)：
MICROVAB DVF 200 B(4mL/L)(包含3，3’-二硫双(1-丙磺酸))
MICROVAB DVF 200 C(4mL/L)
通孔的纵横比为1.75∶1；2.16∶1；3∶1；以及5∶1(深度∶开口直径)，其中开口直径尺寸分别为：40微米，30微米，20微米，10微米；深度分别为70微米，65微米，60微米，50微米。在本实施例中，电流密度分布的特征是：相对快速递增，直至最大电流密度1.4A/dm2。
受试晶圆通过使用乐思化学公司(美国康涅狄格州西汉文市)出品的
Figure GPA00001078411300241
PW 1000进行脱气，然后被浸入电解铜沉积组合物中。阳极是一种铜阳极，其在使用之前先在甲基磺酸铜盐的电镀液中镀膜。电源所提供的平均电流密度为0.84A/dm2。提供的电流密度按照以下跃阶分布：
0.1A/dm2持续3分钟
0.3A/dm2持续3分钟
0.6A/dm2持续30分钟
1.2A/dm2持续15分钟
1.4A/dm2持续30分钟
电镀过程持续61分钟后停止。图9A，B，C和D是完全填充之穿硅通孔结构的FIB(聚焦离子束)横截面图。因为穿硅通孔是无空穴和无缝隙的，所以显示出电镀过程是按照自底向上的机制进行的。
实施例3.使用本发明所述之电解铜沉积组合物的电解铜沉积
一种按照本发明制备的电解铜沉积组合物包含以下组分：
Cu(CH3SO3)2(足够产生100g/L铜离子的甲基磺酸铜)
CH3SO3H(甲基磺酸，10g/L)
氯离子(50ppm)
MICROVAB DVF 200添加剂B和C(美国康涅狄格州西汉文市乐思化学公司出品)：
MICROVAB DVF 200 B(5.5mL/L)
MICROVAB DVF 200 C(7mL/L)
聚丙二醇胺(约400g/mol)30mg/L
通孔的纵横比为3.5∶1；3.8∶1；2.5∶1；以及5∶1(深度∶开口直径)，其中开口直径尺寸分别为：50微米，45微米，75微米，35微米；深度则全部为175微米。在本实施例中，电流密度分布的特征是：相对快速递增，直至最大电流密度1.2A/dm2。
受试晶圆通过使用乐思化学公司(美国康涅狄格州西汉文市)出品的
Figure GPA00001078411300242
PW 1000进行脱气，然后被浸入电解铜沉积组合物中。阳极是一种铜阳极，其在使用之前先在甲基磺酸铜盐的电镀液中镀膜。电源所提供的平均电流密度为0.93A/dm2。提供的电流密度按照以下跃阶分布：
0.1A/dm2持续5分钟
0.3A/dm2持续5分钟
0.6A/dm2持续60分钟
1.2A/dm2持续100分钟
电镀过程持续170分钟后停止。图10A，B，C和D是完全填充之穿硅通孔结构的光学截面图。因为穿硅通孔是无空穴和无缝隙的，所以显示出电镀过程是按照自底向上的机制进行的。
实施例4.使用本发明所述之电解铜沉积组合物的电解铜沉积
一种电解铜沉积组合物所具有的组成：
一种按照本发明制备的电解铜沉积组合物包含以下组分：
Cu(CH3SO3)2(足够产生100g/L铜离子的甲基磺酸铜)
CH3SO3H(甲基磺酸，10g/L)
氯离子(50ppm)
MICROVAB DVF 200添加剂B和C(美国康涅狄格州西汉文市乐思化学公司出品)：
MICROVAB DVF 200 B(5.5mL/L)
MICROVAB DVF 200 C(7mL/L)
聚丙二醇胺(约400g/mol；30mg/L)
辛基二丙酸盐(200微升)
通孔的纵横比为3.5∶1；2.5∶1(深度∶开口直径)，其中开口直径尺寸分别为：50微米，75微米；深度则全部为175微米。在本实施例中，电流密度分布的特征是：相对快速递增，直至最大电流密度1.2A/dm2。
受试晶圆通过使用乐思化学公司(美国康涅狄格州西汉文市)出品的
Figure GPA00001078411300251
PW 1000进行脱气，然后被浸入电解铜沉积组合物中。阳极是一种铜阳极，其在使用之前先在甲基磺酸铜盐的电镀液中镀膜。电源所提供的平均电流密度为0.93A/dm2。提供的电流密度按照以下跃阶分布：
0.1A/dm2持续5分钟
0.3A/dm2持续5分钟
0.6A/dm2持续60分钟
1.2A/dm2持续100分钟
电镀过程持续170分钟后停止。下面的图11A和B是完全填充之穿硅通孔结构的光学截面图。因为穿硅通孔是无空穴和无缝隙的，所以显示出电镀过程是按照自底向上的机制进行的。
实施例5.本发明所述之电解铜沉积组合物
一种按照本发明制备的电解铜沉积组合物包含以下组分：
Cu(CH3SO3)2(足够产生100g/L铜离子的甲基磺酸铜)
CH3SO3H(甲基磺酸，10g/L)
氯离子(50ppm)
MICROVAB DVF 200添加剂B和C(美国康涅狄格州西汉文市乐思化学公司出品)以及Synalox(极化剂)：
MICROVAB DVF 200 B(6mL/L)
Synalox 40-D700(0.2g/L)(随机的EO/PO共聚物，由陶氏化学公司出品；分子量5300)MICROVAB DVF 200 C(4mL/L)
实施例6.使用本发明所述之电解铜沉积组合物的电解铜沉积
如实施例5所述之电解铜沉积组合物，其用于沉积铜金属以填充受试晶圆基材内的较大尺寸通孔。通孔的开口直径为50微米，总深度为135微米。
受试晶圆通过使用乐思化学公司(美国康涅狄格州西汉文市)出品的
Figure GPA00001078411300261
PW 1000进行脱气，然后被浸入如实施例5所述之电解铜沉积组合物中。阳极是一种铜阳极，其在使用之前先在甲基磺酸铜盐的电镀液中镀膜。电源所提供的平均电流密度为0.50A/dm2。提供的电流密度按照以下跃阶分布：
0.1A/dm2持续60分钟
0.3A/dm2持续60分钟
0.4A/dm2持续30分钟
0.5A/dm2持续30分钟
0.6A/dm2持续30分钟
0.7A/dm2持续30分钟
1.0A/dm2持续60分钟
电镀过程持续至结构体被铜金属完全填充。电镀持续时间约300分钟。图12A和12B是经填充的穿硅通孔结构的光学照片(500倍放大率)。因为获得的穿硅通孔是无空穴和无缝隙的，所以显示出电镀过程是按照自底向上的机制进行的。
实施例7.本发明所述之电解铜沉积组合物
一种按照本发明制备的电解铜沉积组合物包含以下组分：
Cu(CH3SO3)2(足够产生100g/L铜离子的甲基磺酸铜)
CH3SO3H(甲基磺酸，10g/L)
氯离子(50ppm)
MICROVAB DVF 200 B(3，3’-二硫双<1-丙磺酸>)(6mL/L)
MICROVAB DVF 200 C(甲基季铵化聚(乙烯基-4-吡啶))(4mL/L)。
实施例8.使用本发明所述之电解铜沉积组合物的电解铜沉积
如实施例7所述之电解铜沉积组合物，其用于沉积铜金属以填充受试晶圆基材内的较大尺寸通孔。该类通孔的开口直径为50微米，总深度为200微米。
受试晶圆通过使用乐思化学公司(美国康涅狄格州西汉文市)出品的
Figure GPA00001078411300271
PW 1000进行脱气，然后被浸入如实施例7所述之电解铜沉积组合物中。阳极是一种铜阳极，其在使用之前先在甲基磺酸铜盐的电镀液中镀膜。电源所提供的平均电流密度为0.64A/dm2。提供的电流密度按照以下跃阶分布：
0.1A/dm2持续5分钟
0.3A/dm2持续5分钟
0.4A/dm2持续5分钟
0.5A/dm2持续90分钟
0.6A/dm2持续90分钟
1.0A/dm2持续60分钟
电镀过程持续至3小时停止以观测铜沉积的增长情况。图13A和13B是部分填充的穿硅通孔结构的光学照片(500倍放大率)。电镀过程显示是按照真正的自底向上的机制进行的，这一点可以通过“U”形电镀分布图看出。
实施例9.使用本发明所述之电解铜沉积组合物的电解铜沉积
如实施例7所述之电解铜沉积组合物，其用于沉积铜金属以填充受试晶圆基材内的较大尺寸通孔。该类通孔的纵横比为3∶1(深度∶开口直径)，实际尺寸为开口直径50微米，总深度150微米。在本实施例中，电流密度分布的特征是：相对快速递增，直至最大电流密度0.60A/dm2。
 受试晶圆通过使用乐思化学公司(美国康涅狄格州西汉文市)出品的
Figure GPA00001078411300281
PW 1000进行脱气，然后被浸入如实施例7所述之电解铜沉积组合物中。阳极是一种铜阳极，其在使用之前先在甲基磺酸铜盐的电镀液中镀膜。电源所提供的平均电流密度为0.58A/dm2。提供的电流密度按照以下跃阶分布：
0.10A/dm2持续5分钟
0.30A/dm2持续5分钟
0.60A/dm2持续2小时50分钟。
电镀过程持续至3小时停止。图14A和14B是完全填充之穿硅通孔结构的光学照片(200倍放大率)。因为穿硅通孔是无空穴和无缝隙的，所以显示出电镀过程是按照自底向上的机制进行的。
实施例10.使用本发明所述之电解铜沉积组合物的电解铜沉积
一种电解铜沉积组合物，其具有与实施例7所述之组合物相同的组成，不同的是其中的甲基季铵化聚(乙烯基-4-吡啶)的浓度增加至8mL/L。该种电解铜沉积组合物用于沉积铜金属以填充受试晶圆基材内之大尺寸、高纵横比的通孔。该类通孔的纵横比为4∶1(深度∶开口直径)，实际尺寸为开口直径50微米，总深度200微米。在本实施例中，电流密度分布的特征是：相对快速递增，直至最大电流密度0.60A/dm2。
受试晶圆通过使用乐思化学公司(美国康涅狄格州西汉文市)出品的
Figure GPA00001078411300291
PW 1000进行脱气，然后被浸入该种电解铜沉积组合物中。阳极是一种铜阳极，其在使用之前先在甲基磺酸铜盐的电镀液中镀膜。电源所提供的平均电流密度为0.64A/dm2。提供的电流密度按照以下跃阶分布：
0.1A/dm2持续5分钟
0.3A/dm2持续5分钟
0.4A/dm2持续5分钟
0.5A/dm2持续90分钟
0.6A/dm2持续90分钟
1.0A/dm2持续60分钟
电镀过程持续约255分钟后停止。图15A和15B是完全填充之穿硅通孔结构的光学照片(200倍放大率)。因为穿硅通孔是无空穴和无缝隙的，所以显示出电镀过程是按照自底向上的机制进行的。
比较实施例1.包含高填充添加剂的电解铜沉积组合物
一种包含高填充添加剂之电解铜沉积组合物，其制备后包含以下组分：
CuSO4·5H2O(约196g硫酸铜五水化物，足够在一升组成溶液中产生约50g/L的铜离子)
H2SO4(硫酸，80g/L)
氯离子(50ppm)
Figure GPA00001078411300301
DVF 100添加剂(美国康涅狄格州西汉文市乐思化学公司出品)
DVF 100A(10mL/L)
Figure GPA00001078411300303
DVF 100S(2mL/L)
Figure GPA00001078411300304
DVF 100L(4mL/L)
比较实施例2.使用包含高填充添加剂的电解铜沉积组合物进行电解铜沉积
比较实施例1所述之电解铜沉积组合物用于沉积铜金属以填充受试晶圆基材内之大尺寸通孔。该通孔具有的开口直径为50微米，总深度为150微米。在本实施例中，电流密度相对较低，以保证初始反应良好、自底向上填充、无瑕疵金属填充。
受试晶圆通过使用乐思化学公司(美国康涅狄格州西汉文市)出品的
Figure GPA00001078411300305
PW 1000进行脱气，然后被浸入比较实施例1所述之电解铜沉积组合物中。阳极是一种铜阳极，其在使用之前先在硫酸铜电镀液中镀膜。电源所提供的平均电流密度为0.11A/dm2，且电镀过程在持续五小时后停止。图16是一张部分填充的穿硅通孔结构的光学照片(500倍放大率)。从图16可以明显看出，在此电流密度下，5小时的电镀过程不足以填充整个结构体。事实上，该结构体只被填充了约33％。
比较实施例3.包含高填充添加剂的电解铜沉积组合物
一种包含高填充添加剂之电解铜沉积组合物，其制备后包含以下组分：
CuSO4·5H2O(约196g硫酸铜五水化物，足够在一升组成溶液中产生约50g/L的铜离子)
H2SO4(硫酸，80g/L)
氯离子(50ppm)
Figure GPA00001078411300306
DVF 100添加剂(美国康涅狄格州西汉文市乐思化学公司出品)
Figure GPA00001078411300311
DVF 100A(6mL/L)
Figure GPA00001078411300312
DVF 100S(2mL/L)
Figure GPA00001078411300313
DVF 100L(3mL/L)
比较实施例4.使用包含高填充添加剂的电解铜沉积组合物进行电解铜沉积
比较实施例3所述之电解铜沉积组合物用于沉积铜金属以填充受试晶圆基材内之大尺寸通孔。该通孔具有的开口直径为50微米，总深度为150微米。在本实施例中，电流密度相对较低，以保证初始反应良好、自底向上填充及无瑕疵金属填充。
受试晶圆通过使用乐思化学公司(美国康涅狄格州西汉文市)出品的
Figure GPA00001078411300314
PW 1000进行脱气，然后被浸入比较实施例3所述之电解铜沉积组合物中。阳极是一种铜阳极，其在使用之前先在硫酸铜电镀液中镀膜。电源所提供的平均电流密度为0.11A/dm2，且电镀过程持续至结构体被铜金属完全填充。图17是一张经填充的穿硅通孔结构的光学照片(500倍放大率)。该沉积的特点是自底向上生长，且金属镀层无空穴也无瑕疵。然而其在垂直方向上的电镀速率非常缓慢，大约为0.27微米/分钟，尽管结构体的金属填充没有瑕疵，但填充整个结构体需要10个小时。
当上文介绍本发明的要素或其优选具体实施例时，其中的冠词“一”、“一个”、“这”、“该”意思是指有一个或多个要素。术语“包含”“包括”“具有”意指一切要素都包括在内，还意指除了罗列的要素外另外可能还存在着其它要素。
鉴于以上内容，可以看出本发明的多个目的均已达到，且其它有益效果也得以实现。
在不背离本发明之范围的情况下，上述组合物及方法可以有多种变化；上述说明所包含的，以及附图所显示的事项，只能被理解为是例证解说，而不具有限制范围的意义。

Claims (21)

1.一种对半导体集成电路元件基材中的穿硅通孔结构进行金属填充的方法，其中所述半导体集成电路元件基材包括一个前表面，一个后表面，以及通孔结构；其中所述通孔结构包含一个嵌在所述基材前表面的开口，一个从所述基材前表面伸进的边壁，以及一个底部；本方法包括：
将半导体集成电路元件基材浸入一种电解铜沉积组合物中；其中所述穿硅通孔结构的入口尺寸介于5微米至300微米之间，深度介于50微米至250微米之间，其纵横比大于0.3∶1；且所述沉积组合物包含：
(a)一种铜离子源；
(b)一种选自于有机酸、有机磺酸及其混合物的酸剂；
(c)一种或多种选自于极化剂及/或去极化剂的有机化合物，其中一种或多种有机化合物会促使通孔底部的铜沉积速率快于通孔开口处的铜沉积速率；以及
(d)氯离子；并且
在电解沉积组合物中通入电流，以将铜金属沉积于通孔的底部和边壁，实现自底向上的填充，从而产生一种镀铜通孔结构。
2.按照权利要求1所述的方法，其中所述通孔结构的入口尺寸介于10微米至100微米。
3.按照权利要求1所述的方法，其中所述铜离子源是一种有机铜磺酸盐，且所述酸剂是磺酸。
4.按照权利要求1所述的方法，其中所述一种或多种有机化合物由一种极化剂组成。
5.按照权利要求1所述的方法，其中所述极化剂是一种以乙烯基吡啶为基础结构的化合物。
6.按照权利要求5所述的方法，其中所述以乙烯基吡啶为基础结构的化合物是一种经取代的吡啶聚合化合物，其分子重量低于160,000g/mol。
7.按照权利要求5所述的方法，其中所述以乙烯基吡啶为基础结构的化合物是一种经取代的吡啶聚合化合物，其分子重量介于500g/mol至150,000g/mol之间。
8.按照权利要求5所述的方法，其中所述以乙烯基吡啶为基础的化合物是甲基季铵化聚(乙烯基-4-吡啶)。
9.按照权利要求5所述的方法，其中所述极化剂还包含聚(丙二醇)二(2-氨丙基醚)。
10.按照权利要求5所述的方法，其中所述极化剂还包括一种随机乙烯氧化物/丙烯氧化物的共聚物。
11.按照权利要求1所述的方法，其中一种或多种极化化合物由一种极化剂和一种去极化剂组成。
12.按照权利要求11所述的方法，其中所述极化剂是甲基季铵化聚(乙烯基-4-吡啶)。
13.按照权利要求11所述的方法，其中所述去极化剂是一种有机硫化合物，其具有如下通式结构(1)：
Figure FSB00000940982200021
其中，X为O，S或者S＝O；
n取1至6；
M可以是氢，碱金属或铵，用以平衡化合价；
R1可以是一种具有1至8个碳原子的烃基或环烃基，可以是一种具有6至12个碳原子的芳香族碳氢化合物或脂肪族芳香族碳氢化合物；且
R2可以是氢，具有1至8个碳原子的羟烷基，或是MO3SR1结构，其中M和R1同上面的定义。
14.按照权利要求11所述的方法，其中所述去极化剂是3，3’-二硫双(1-丙磺酸)。
15.按照权利要求11所述的方法，其中所述极化剂是甲基季铵化聚(乙烯基-4-吡啶)，且所述去极化剂是3，3’-二硫双(1-丙磺酸)。
16.按照权利要求1所述的方法，其中一种或多种极化化合物在通孔底部产生的铜沉积电势至少为50毫伏，其负数性低于在通孔开口处的铜沉积电势。
17.一种对半导体集成电路元件基材中的通孔结构进行金属填充的方法，其中所述半导体集成电路元件基材包括一个前表面，一个后表面，以及通孔结构；其中所述通孔结构包含一个嵌在所述基材前表面的开口，一个从所述基材前表面伸进的边壁，以及一个底部；本方法包括：
将半导体集成电路元件基材浸入一种电解铜沉积组合物中；其中所述通孔结构的深度介于50微米至250微米之间，通孔结构的入口尺寸介于5微米至100微米之间；所述沉积组合物基本上由以下组成：
(a)铜的甲基磺酸盐，作为铜离子源，其铜离子的浓度介于50g/L至110g/L；
(b)甲基磺酸，其浓度介于1g/L至25g/L；
(c)一种或多种有机化合物，选自于浓度介于1ppm至200ppm之间的极化剂及浓度介于3微摩尔至100微摩尔之间的去极化剂，其中所述一种或多种有机化合物会促使通孔底部的铜沉积速率快于通孔开口处的铜沉积速率；以及
(d)氯离子，其浓度介于10mg/L至90mg/L；并且
在电解沉积组合物中通入电流，平均电流密度介于0.3A/dm2至5A/dm2之间，以将铜金属沉积于通孔的底部和边壁，实现自底向上的填充，从而产生一种镀铜通孔结构。
18.按照权利要求17所述的方法，其中所述的一种或多种有机化合物是指一种极化剂和一种去极化剂，其中所述极化剂是浓度介于1ppm至40ppm之间的甲基季铵化聚(乙烯基-4-吡啶)，所述去极化剂是浓度介于1ppm至50ppm之间的3，3’-二硫双(1-丙磺酸)。
19.按照权利要求1所述的方法，其中所述通孔结构的入口尺寸介于5微米至100微米。
20.按照权利要求1所述的方法，其中所述通孔结构的纵横比介于0.3∶1至5∶1。
21.按照权利要求1所述的方法，其中所述通孔结构的纵横比介于1.75∶1至5∶1。
CN2008801097952A 2007-08-02 2008-08-04 穿硅通孔的铜金属填充 Active CN101855714B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US95360207P 2007-08-02 2007-08-02
US60/953,602 2007-08-02
US5903908P 2008-06-05 2008-06-05
US61/059,039 2008-06-05
PCT/US2008/072136 WO2009018581A1 (en) 2007-08-02 2008-08-04 Copper metallization of through silicon via

Publications (2)

Publication Number Publication Date
CN101855714A CN101855714A (zh) 2010-10-06
CN101855714B true CN101855714B (zh) 2013-05-08

Family

ID=40304935

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801097952A Active CN101855714B (zh) 2007-08-02 2008-08-04 穿硅通孔的铜金属填充

Country Status (7)

Country Link
US (1) US7670950B2 (zh)
EP (1) EP2183769B8 (zh)
JP (1) JP2010535289A (zh)
KR (1) KR101529342B1 (zh)
CN (1) CN101855714B (zh)
TW (1) TWI341554B (zh)
WO (1) WO2009018581A1 (zh)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7776741B2 (en) * 2008-08-18 2010-08-17 Novellus Systems, Inc. Process for through silicon via filing
US8388824B2 (en) * 2008-11-26 2013-03-05 Enthone Inc. Method and composition for electrodeposition of copper in microelectronics with dipyridyl-based levelers
US20100206737A1 (en) * 2009-02-17 2010-08-19 Preisser Robert F Process for electrodeposition of copper chip to chip, chip to wafer and wafer to wafer interconnects in through-silicon vias (tsv)
US9406561B2 (en) * 2009-04-20 2016-08-02 International Business Machines Corporation Three dimensional integrated circuit integration using dielectric bonding first and through via formation last
US9455139B2 (en) 2009-06-17 2016-09-27 Novellus Systems, Inc. Methods and apparatus for wetting pretreatment for through resist metal plating
US9677188B2 (en) 2009-06-17 2017-06-13 Novellus Systems, Inc. Electrofill vacuum plating cell
US8962085B2 (en) 2009-06-17 2015-02-24 Novellus Systems, Inc. Wetting pretreatment for enhanced damascene metal filling
US20110042803A1 (en) * 2009-08-24 2011-02-24 Chen-Fu Chu Method For Fabricating A Through Interconnect On A Semiconductor Substrate
KR20120095888A (ko) 2009-09-28 2012-08-29 바스프 에스이 구리 전기 도금 조성물
US10472730B2 (en) 2009-10-12 2019-11-12 Novellus Systems, Inc. Electrolyte concentration control system for high rate electroplating
US9109295B2 (en) 2009-10-12 2015-08-18 Novellus Systems, Inc. Electrolyte concentration control system for high rate electroplating
KR101302564B1 (ko) * 2009-10-28 2013-09-02 한국전자통신연구원 비아 형성 방법 및 이를 이용하는 적층 칩 패키지의 제조 방법
KR101300587B1 (ko) * 2009-12-09 2013-08-28 한국전자통신연구원 반도체 소자의 제조 방법
US9138784B1 (en) 2009-12-18 2015-09-22 Novellus Systems, Inc. Deionized water conditioning system and methods
JP5384719B2 (ja) * 2010-02-22 2014-01-08 Ｊｘ日鉱日石金属株式会社 高純度スルホン酸銅水溶液及びその製造方法
CN102286760B (zh) 2010-05-19 2016-10-05 诺发系统有限公司 用金属电化学填充高纵横比的大型凹入特征的方法、水溶液电镀槽溶液、电镀设备以及系统
TWI572750B (zh) 2010-05-24 2017-03-01 安頌股份有限公司 直通矽穿孔之銅充填
US20130168255A1 (en) 2010-06-11 2013-07-04 Alchimer Copper-electroplating composition and process for filling a cavity in a semiconductor substrate using this composition
US20120024713A1 (en) * 2010-07-29 2012-02-02 Preisser Robert F Process for electrodeposition of copper chip to chip, chip to wafer and wafer to wafer interconnects in through-silicon vias (tsv) with heated substrate and cooled electrolyte
US8404588B2 (en) 2010-10-06 2013-03-26 Electronics And Telecommunications Research Institute Method of manufacturing via electrode
TW201221703A (en) * 2010-11-18 2012-06-01 Chiracol Co Ltd Electrolytic copper plating bath and electrolytic copper plating method used for semiconductor
US9190371B2 (en) 2010-12-21 2015-11-17 Moon J. Kim Self-organizing network with chip package having multiple interconnection configurations
CN103492617B (zh) * 2011-01-26 2017-04-19 恩索恩公司 填充微电子器件中的孔的方法
KR101705734B1 (ko) * 2011-02-18 2017-02-14 삼성전자주식회사 구리 도금 용액 및 이것을 이용한 구리 도금 방법
US8884083B2 (en) 2011-02-21 2014-11-11 E. I. Du Pont De Nemours And Company Selective catalytical dehydrochlorination of hydrochlorofluorocarbons
EP2518187A1 (en) * 2011-04-26 2012-10-31 Atotech Deutschland GmbH Aqueous acidic bath for electrolytic deposition of copper
EP2714807B1 (en) 2011-06-01 2019-01-02 Basf Se Composition for metal electroplating comprising an additive for bottom-up filling of though silicon vias and interconnect features
EP2530102A1 (en) 2011-06-01 2012-12-05 Basf Se Additive and composition for metal electroplating comprising an additive for bottom-up filling of though silicon vias
EP2560196A1 (en) 2011-08-15 2013-02-20 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Method and system for forming a metallic structure
US8383460B1 (en) * 2011-09-23 2013-02-26 GlobalFoundries, Inc. Method for fabricating through substrate vias in semiconductor substrate
CN102443828B (zh) * 2011-09-23 2014-11-19 上海华力微电子有限公司 一种在半导体硅片的通孔中进行电镀铜的方法
US20130178063A1 (en) * 2012-01-11 2013-07-11 United Microelectronics Corp. Method of manufacturing semiconductor device having silicon through via
US9330975B2 (en) 2012-05-31 2016-05-03 Micron Technology, Inc. Integrated circuit substrates comprising through-substrate vias and methods of forming through-substrate vias
US8563403B1 (en) 2012-06-27 2013-10-22 International Business Machines Corporation Three dimensional integrated circuit integration using alignment via/dielectric bonding first and through via formation last
CN103839872A (zh) * 2012-11-21 2014-06-04 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US9613833B2 (en) 2013-02-20 2017-04-04 Novellus Systems, Inc. Methods and apparatus for wetting pretreatment for through resist metal plating
CN103290438B (zh) * 2013-06-25 2015-12-02 深圳市创智成功科技有限公司 用于晶圆级封装的电镀铜溶液及电镀方法
CN103361694A (zh) * 2013-08-08 2013-10-23 上海新阳半导体材料股份有限公司 一种用于3d铜互连高深宽比硅通孔技术微孔电镀填铜方法
CN103397354B (zh) * 2013-08-08 2016-10-26 上海新阳半导体材料股份有限公司 一种用于减少硅通孔技术镀铜退火后空洞的添加剂
US9435049B2 (en) 2013-11-20 2016-09-06 Lam Research Corporation Alkaline pretreatment for electroplating
US9642261B2 (en) * 2014-01-24 2017-05-02 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Composite electronic structure with partially exposed and protruding copper termination posts
US9809891B2 (en) 2014-06-30 2017-11-07 Rohm And Haas Electronic Materials Llc Plating method
US9481942B2 (en) 2015-02-03 2016-11-01 Lam Research Corporation Geometry and process optimization for ultra-high RPM plating
US9617648B2 (en) 2015-03-04 2017-04-11 Lam Research Corporation Pretreatment of nickel and cobalt liners for electrodeposition of copper into through silicon vias
US20160348245A1 (en) * 2015-05-28 2016-12-01 Macdermid, Incorporated Method of Pretreatment for Electroless Plating
CN113215626A (zh) 2015-06-30 2021-08-06 麦德美乐思公司 微电子电路中的互连部的钴填充
US10988852B2 (en) 2015-10-27 2021-04-27 Rohm And Haas Electronic Materials Llc Method of electroplating copper into a via on a substrate from an acid copper electroplating bath
WO2017090161A1 (ja) * 2015-11-26 2017-06-01 近藤　和夫 酸性銅めっき液、酸性銅めっき物および半導体デバイスの製造方法
US11035048B2 (en) 2017-07-05 2021-06-15 Macdermid Enthone Inc. Cobalt filling of interconnects
US10692735B2 (en) 2017-07-28 2020-06-23 Lam Research Corporation Electro-oxidative metal removal in through mask interconnect fabrication
US10566287B1 (en) * 2018-02-02 2020-02-18 Inphi Corporation Light engine based on silicon photonics TSV interposer
TWI734362B (zh) 2019-01-31 2021-07-21 美商麥克達米德恩索龍股份有限公司 用於製造鎳互連之組成物及方法
US11387191B2 (en) * 2019-07-18 2022-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
US11165509B1 (en) 2020-06-05 2021-11-02 Marvell Asia Pte, Ltd. Method for co-packaging light engine chiplets on switch substrate

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1274021A (zh) * 1999-05-17 2000-11-22 希普雷公司 电解铜电镀液
CN1302921A (zh) * 1999-12-22 2001-07-11 日本麦克德米德株式会社 亮锡－铜合金电镀液及其制备方法
CN1337064A (zh) * 1999-01-21 2002-02-20 阿托特德国有限公司 生产集成电路时由高纯铜电镀形成导体结构的方法
CN1726310A (zh) * 2002-12-16 2006-01-25 3M创新有限公司 用于铜互连的电化学或化学沉积的电镀溶液及其方法
CN1918327A (zh) * 2003-12-22 2007-02-21 恩索恩公司 微电子中的铜电镀
CN1969065A (zh) * 2004-06-17 2007-05-23 埃托特克德国有限公司 电解处理平坦工件的装置及方法

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE833384A (fr) * 1975-03-11 1976-03-12 Electrodeposition du cuivre
US4389505A (en) * 1981-12-16 1983-06-21 Mobil Oil Corporation Plasticized polyacrylonitrile, a film thereof and a process for film preparation and plasticization
US6113771A (en) * 1998-04-21 2000-09-05 Applied Materials, Inc. Electro deposition chemistry
US6793796B2 (en) * 1998-10-26 2004-09-21 Novellus Systems, Inc. Electroplating process for avoiding defects in metal features of integrated circuit devices
US6544399B1 (en) * 1999-01-11 2003-04-08 Applied Materials, Inc. Electrodeposition chemistry for filling apertures with reflective metal
KR100665745B1 (ko) * 1999-01-26 2007-01-09 가부시키가이샤 에바라 세이사꾸쇼 구리도금방법 및 그 장치
US20040045832A1 (en) * 1999-10-14 2004-03-11 Nicholas Martyak Electrolytic copper plating solutions
KR100659544B1 (ko) * 1999-11-12 2006-12-19 에바라 유지라이토 코포레이션 리미티드 비아 필링 방법
DE10013801A1 (de) * 2000-03-20 2001-10-18 Reinhardt Gmbh Maschbau Blechumformmaschine
US6706418B2 (en) * 2000-07-01 2004-03-16 Shipley Company L.L.C. Metal alloy compositions and plating methods related thereto
US20020112964A1 (en) * 2000-07-12 2002-08-22 Applied Materials, Inc. Process window for gap-fill on very high aspect ratio structures using additives in low acid copper baths
KR100366631B1 (ko) * 2000-09-27 2003-01-09 삼성전자 주식회사 폴리비닐피롤리돈을 포함하는 구리도금 전해액 및 이를이용한 반도체 소자의 구리배선용 전기도금방법
US6660153B2 (en) * 2000-10-20 2003-12-09 Shipley Company, L.L.C. Seed layer repair bath
US6776893B1 (en) * 2000-11-20 2004-08-17 Enthone Inc. Electroplating chemistry for the CU filling of submicron features of VLSI/ULSI interconnect
EP1219729B1 (en) * 2000-12-20 2012-01-18 Shipley Co. L.L.C. Electrolytic copper plating solution and method for controlling the same
US20050081744A1 (en) * 2003-10-16 2005-04-21 Semitool, Inc. Electroplating compositions and methods for electroplating
US6740221B2 (en) * 2001-03-15 2004-05-25 Applied Materials Inc. Method of forming copper interconnects
EP1260614B1 (en) * 2001-05-24 2008-04-23 Shipley Co. L.L.C. Tin plating
US6551487B1 (en) * 2001-05-31 2003-04-22 Novellus Systems, Inc. Methods and apparatus for controlled-angle wafer immersion
US6747217B1 (en) * 2001-11-20 2004-06-08 Unisys Corporation Alternative to through-hole-plating in a printed circuit board
US7316772B2 (en) * 2002-03-05 2008-01-08 Enthone Inc. Defect reduction in electrodeposited copper for semiconductor applications
US8002962B2 (en) * 2002-03-05 2011-08-23 Enthone Inc. Copper electrodeposition in microelectronics
US6926922B2 (en) * 2002-04-09 2005-08-09 Shipley Company, L.L.C. PWB manufacture
JP2003328180A (ja) * 2002-05-17 2003-11-19 Denso Corp 有底孔のめっき充填方法
DE10228769A1 (de) * 2002-06-27 2004-02-05 Infineon Technologies Ag Isoliermaterial für Aluminium und Kupfermetallisierungen
EP1422320A1 (en) * 2002-11-21 2004-05-26 Shipley Company, L.L.C. Copper electroplating bath
US20040154926A1 (en) * 2002-12-24 2004-08-12 Zhi-Wen Sun Multiple chemistry electrochemical plating method
EP1477588A1 (en) * 2003-02-19 2004-11-17 Rohm and Haas Electronic Materials, L.L.C. Copper Electroplating composition for wafers
US7105082B2 (en) * 2003-02-27 2006-09-12 Novellus Systems, Inc. Composition and method for electrodeposition of metal on a work piece
US6924551B2 (en) * 2003-05-28 2005-08-02 Intel Corporation Through silicon via, folded flex microelectronic package
US7111149B2 (en) * 2003-07-07 2006-09-19 Intel Corporation Method and apparatus for generating a device ID for stacked devices
US20050274622A1 (en) * 2004-06-10 2005-12-15 Zhi-Wen Sun Plating chemistry and method of single-step electroplating of copper on a barrier metal
JP2005033116A (ja) * 2003-07-11 2005-02-03 Sony Corp バイアホール及びバイアホールを有する半導体装置並びに同バイアホールの形成方法。
JP4624738B2 (ja) * 2003-08-21 2011-02-02 株式会社荏原製作所 めっき装置
US7049170B2 (en) * 2003-12-17 2006-05-23 Tru-Si Technologies, Inc. Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities
JP4540981B2 (ja) * 2003-12-25 2010-09-08 株式会社荏原製作所 めっき方法
US20050199507A1 (en) * 2004-03-09 2005-09-15 Taiwan Semiconductor Manufacturing Co., Ltd. Chemical structures and compositions of ECP additives to reduce pit defects
US20050211564A1 (en) * 2004-03-29 2005-09-29 Taiwan Semiconductor Manufacturing Co., Ltd. Method and composition to enhance wetting of ECP electrolyte to copper seed
US7081408B2 (en) * 2004-10-28 2006-07-25 Intel Corporation Method of creating a tapered via using a receding mask and resulting structure
JP4369348B2 (ja) * 2004-11-08 2009-11-18 新光電気工業株式会社 基板及びその製造方法
TWI400365B (zh) * 2004-11-12 2013-07-01 Enthone 微電子裝置上的銅電沈積
US20060264029A1 (en) * 2005-05-23 2006-11-23 Intel Corporation Low inductance via structures
US7317256B2 (en) * 2005-06-01 2008-01-08 Intel Corporation Electronic packaging including die with through silicon via
US20060278979A1 (en) * 2005-06-09 2006-12-14 Intel Corporation Die stacking recessed pad wafer design
US7528006B2 (en) * 2005-06-30 2009-05-05 Intel Corporation Integrated circuit die containing particle-filled through-silicon metal vias with reduced thermal expansion
US7405671B2 (en) * 2005-07-01 2008-07-29 Sebescak Andrew J Power failure alarm
TWI328622B (en) * 2005-09-30 2010-08-11 Rohm & Haas Elect Mat Leveler compounds
US7432592B2 (en) * 2005-10-13 2008-10-07 Intel Corporation Integrated micro-channels for 3D through silicon architectures
US7410884B2 (en) * 2005-11-21 2008-08-12 Intel Corporation 3D integrated circuits using thick metal for backside connections and offset bumps
US20070178697A1 (en) * 2006-02-02 2007-08-02 Enthone Inc. Copper electrodeposition in microelectronics
US7575666B2 (en) * 2006-04-05 2009-08-18 James Watkowski Process for electrolytically plating copper

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1337064A (zh) * 1999-01-21 2002-02-20 阿托特德国有限公司 生产集成电路时由高纯铜电镀形成导体结构的方法
CN1274021A (zh) * 1999-05-17 2000-11-22 希普雷公司 电解铜电镀液
CN1302921A (zh) * 1999-12-22 2001-07-11 日本麦克德米德株式会社 亮锡－铜合金电镀液及其制备方法
CN1726310A (zh) * 2002-12-16 2006-01-25 3M创新有限公司 用于铜互连的电化学或化学沉积的电镀溶液及其方法
CN1918327A (zh) * 2003-12-22 2007-02-21 恩索恩公司 微电子中的铜电镀
CN1969065A (zh) * 2004-06-17 2007-05-23 埃托特克德国有限公司 电解处理平坦工件的装置及方法

Also Published As

Publication number Publication date
JP2010535289A (ja) 2010-11-18
EP2183769B1 (en) 2017-07-19
CN101855714A (zh) 2010-10-06
EP2183769B8 (en) 2017-08-23
EP2183769A4 (en) 2015-12-09
EP2183769A1 (en) 2010-05-12
TWI341554B (en) 2011-05-01
TW200924036A (en) 2009-06-01
WO2009018581A1 (en) 2009-02-05
KR101529342B1 (ko) 2015-06-19
US20090035940A1 (en) 2009-02-05
KR20100055446A (ko) 2010-05-26
US7670950B2 (en) 2010-03-02

Similar Documents

Publication Publication Date Title
CN101855714B (zh) 穿硅通孔的铜金属填充
CN101099231B (zh) 微电子中的铜电沉积
JP4539925B2 (ja) 微小電子機器における銅の電着
TWI285687B (en) Electrolytic copper plating solutions
CN106609384B (zh) 从酸性铜电镀浴液向衬底上的通孔中电镀铜的方法
CN103547711B (zh) 用于铜的电解沉积的水性酸浴
TWI557280B (zh) 鍍覆方法
KR20140008517A (ko) 마이크로전자장치의 비아를 충진시키는 방법
JP5578697B2 (ja) 銅充填方法
KR20080100223A (ko) 마이크로 전자공학에서의 구리 전착
TW200426251A (en) Electroplating composition
JP4154571B2 (ja) 硫酸銅めっき浴及び電気銅めっき方法
CN117795135A (zh) 用于电沉积纳米孪晶铜的组合物和方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant