CN101872308A - 内存条控制系统及其控制方法 - Google Patents

内存条控制系统及其控制方法 Download PDF

Info

Publication number
CN101872308A
CN101872308A CN200910301851A CN200910301851A CN101872308A CN 101872308 A CN101872308 A CN 101872308A CN 200910301851 A CN200910301851 A CN 200910301851A CN 200910301851 A CN200910301851 A CN 200910301851A CN 101872308 A CN101872308 A CN 101872308A
Authority
CN
China
Prior art keywords
memory bar
chip
control chip
bios
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910301851A
Other languages
English (en)
Inventor
陈弘儒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Original Assignee
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongfujin Precision Industry Shenzhen Co Ltd, Hon Hai Precision Industry Co Ltd filed Critical Hongfujin Precision Industry Shenzhen Co Ltd
Priority to CN200910301851A priority Critical patent/CN101872308A/zh
Priority to US12/468,827 priority patent/US20100274999A1/en
Publication of CN101872308A publication Critical patent/CN101872308A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4403—Processor initialisation

Abstract

一种内存条控制系统，包括一处理器、一控制芯片及一扩展芯片；所述处理器分别与一基本输入输出系统及所述控制芯片相连，所述控制芯片连接多根内存条及所述扩展芯片，所述扩展芯片连接多组内存条。本发明还提供了一种内存条控制方法。本发明内存条控制系统及其控制方法可连接多内存条，并对多内存条进行控制。

Description

内存条控制系统及其控制方法
技术领域
本发明涉及内存条控制领域，特别涉及一种对电脑主板上的多内存条进行控制的系统及其控制方法。
背景技术
主板上的内存条插槽用于插接内存条，内存条通过金手指与内存条插槽相连接，并通过金手指与内存条插槽相连的主板控制芯片之间发送和接收数据，以实现主板控制芯片(如南桥或北桥芯片)对内存条的访问。目前主板上的内存条插槽越来越多以供用户插接更多的内存条，但是现有的主板控制芯片通常只有一条内存条连接总线，只能连接并控制预定的极少数目的内存条例如8根内存条，当超过此数目的内存条同时插接于主板上更多的内存条插槽时，由于主板控制芯片没有多余的内存条总线接口及连接总线连接更多的内存条，因而就不能实现对超出预定数目的内存条的有效控制及初始化，不能满足目前对更多内存条控制及初始化的需求。
发明内容
鉴于以上内容，有必要提供一种可扩展出多个总线接口连接多条内存条连接总线，并对更多内存条进行控制的系统及其控制方法。
一种内存条控制系统，包括一处理器、一控制芯片及一扩展芯片；所述处理器分别与一基本输入输出系统及所述控制芯片相连，所述控制芯片连接多根内存条及所述扩展芯片，所述扩展芯片连接多组内存条；当所述基本输入输出系统发送初始化与所述控制芯片直接相连的内存条的指令给所述控制芯片时，所述控制芯片根据所述初始化指令从与所述控制芯片直接相连的内存条中的相应地址单元中取出数据，并将取得的数据通过所述处理器传送给所述基本输入输出系统；当所述基本输入输出系统发送初始化与所述扩展芯片直接相连的内存条的指令给所述控制芯片时，所述控制芯片将所述初始化与所述扩展芯片直接相连的内存条的指令发送给所述扩展芯片，所述扩展芯片从与所述扩展芯片直接相连的内存条中的相应地址单元中取出数据，并将取得的数据通过所述控制芯片及所述处理器传送给所述基本输入输出系统。
一种内存条控制方法，包括以下步骤：
一基本输入输出系统发送初始化内存条的指令通过一处理器给一控制芯片；
判断所述初始化指令是否为初始化与所述控制芯片直接相连的内存条，若是则所述控制芯片根据所述初始化指令从与所述控制芯片直接相连的内存条中的相应地址单元中取出数据，并将取得的数据通过所述处理器传送给所述基本输入输出系统；
若否则所述控制芯片将所述初始化指令发送给一扩展芯片；及
所述扩展芯片从与所述扩展芯片相连的内存条中的相应地址单元中取出数据，并将取得的数据传送给所述控制芯片，再通过所述处理器传送给所述基本输入输出系统。
本发明内存条控制系统及其控制方法通过所述扩展芯片连接多组内存条，当所述基本输入输出系统通过所述处理器及控制芯片发送初始化与所述扩展芯片直接相连的内存条的指令给所述扩展芯片时，所述扩展芯片就可从与所述扩展芯片直接相连的内存条中的相应地址单元中取出数据，从而实现同时进行更多内存条的控制及初始化，满足目前对多内存条控制及初始化的需求。
附图说明
图1为本发明内存条控制系统的较佳实施方式与基本输入输出系统及多组内存条相连的模块图。
图2为本发明内存条控制方法的较佳实施方式的流程图。
具体实施方式
请参考图1，本发明内存条控制系统10用于扩展出多个总线接口连接多条内存条连接总线并同时控制及初始化四组内存条106、108、110及112，其较佳实施方式包括一处理器101、一控制芯片102及一扩展芯片104。所述处理器101可以为中央处理器(CentralProcessing Unit，CPU)等。所述控制芯片102可以为南北桥芯片或其它系统芯片组。所述扩展芯片104可以为基板管理控制器(Baseboard Management Controller，BMC)等。每组内存条106、108、110及112均包括若干根，例如8根。
所述处理器101分别与一基本输入输出系统(Basic Input Output System，BIOS)100及所述控制芯片102相连，所述控制芯片102包括一低针计数接口LPC1及一系统管理总线接口SMBUS。所述系统管理总线接口SMBUS引出一内存条连接总线a，所述内存条连接总线a可连接多根内存条106以使控制芯片102与所述一组内存条106之间收发数据。所述扩展芯片104包括一低针计数接口LPC2、一存储器105、三个智能平台管理总线接口IPMB1、IPMB2及IPMB3，在其它实施方式中智能平台管理总线接口可以为多个，则与多个智能平台管理总线接口相对应的内存条连接总线也就为多根。所述控制芯片102的低针计数接口LPC1连接所述控制芯片104的低针计数接口LPC2以使得所述控制芯片102与扩展芯片104之间收发数据。所述三个智能平台管理总线接口IPMB1、IPMB2及IPMB3分别引出一条内存条连接总线b、c、d，所述内存条连接总线b、c、d分别与所述三组内存条108、110及112相连以使所述扩展芯片104与所述三组内存条108、110及112之间收发数据。
所述处理器101用于在内存条控制系统10初始化时将基本输入输出系统100发送的初始化指令传送给所述控制芯片102。例如初始化指令可以为从内存条106、108、110、112中取出存在串行检测(Serial Presence Detect，SPD)的数据如电压、行/列地址数量、位宽、各种操作时序等信息。
所述控制芯片102用于接收所述处理器101发送的初始化指令，当接收的初始化指令为初始化内存条106的指令时，则根据所述初始化内存条106的指令读取内存条106的相应信息(如内存条106的存在串行检测的数据)，并将读取的内存条106的相应信息传送给所述处理器101；当接收的初始化指令为初始化内存条108、110或112的指令时，则将所述初始化内存条108、110或112的指令传送给所述扩展芯片104。
所述扩展芯片104用于在内存条控制系统10上电时将内存条108、110或112中的数据(如存在串行检测的数据)预先存储到存储器105中，当内存条控制系统10初始化时，从控制芯片102接收初始化指令，并根据所述初始化指令将存储在存储器105中的内存条108、110或112的相应信息(如内存条108、110或112的存在串行检测的数据)取出后传送给所述控制芯片102。
具体地，当内存条控制系统10上电时，所述扩展芯片104通过所述智能平台管理总线接口IPMB1、IPMB2、IPMB3将内存条108、110或112中的数据(如内存条108、110或112的存在串行检测的数据)预先存储到存储器105中，当内存条控制系统10初始化时，所述基本输入输出系统100发送初始化内存条106、108、110或112的指令通过所述处理器101传送给所述控制芯片102，所述控制芯片102根据所述初始化指令通过所述系统管理总线接口SMBUS读取内存条106的相应信息并将内存条106的相应信息通过所述处理器101传送给所述基本输出输出系统100，所述控制芯片102还通过所述低针计数接口LPC1将基本输入输出系统100发送的初始化内存条108、110或112的指令传送给所述扩展芯片104的低针计数接口LPC2，所述扩展芯片104将存储在存储器105中的内存条108、110或112的相应信息取出通过低针计数接口LPC2传送给所述控制芯片102的低针计数接口LPC 1再通过所述处理器101传送给所述基本输入输出系统100。
在其它实施方式中，内存条控制系统10上电时，所述扩展芯片104还可以根据实际情况不需要将内存条108、110或112中的数据(如内存条108、110或112的存在串行检测的数据)存储到存储器105中，则当所述扩展芯片104接收到所述控制芯片102发送的初始化内存条108、110、112的指令时，则根据所述初始化指令从内存条108、110或112的相应地址单元中取出数据，并将取得的数据传送给所述控制芯片102。
如图2所示，本发明内存条控制方法，用于扩展出多个总线接口连接多条内存条连接总线并同时控制及初始化四组内存条106、108、110及112，其较佳实施方式包括以下步骤：
步骤S200，内存条控制系统10上电，所述扩展芯片104通过所述智能平台管理总线接口IPMB1、IPMB2、IPMB3将内存条108、110或112中的数据(如内存条108、110或112的存在串行检测的数据)存储到存储器105中；
步骤S202，内存条控制系统10初始化；
步骤S204，所述基本输入输出系统100发送初始化内存条106、108、110或112的指令通过所述处理器101传送给所述控制芯片102；
步骤S206，所述控制芯片102判断所述初始化指令是否为初始化与控制芯片102直接相连的内存条(例如内存条106)，若是则执行步骤S208，若否则执行步骤S210；
步骤S208，所述控制芯片102根据所述初始化指令通过所述系统管理总线接口SMBUS读取内存条106的相应信息(如内存条106的存在串行检测的数据)并将内存条106的相应信息通过所述处理器101传送给所述基本输入输出系统100；
步骤S210，所述控制芯片102通过所述低针计数接口LPC1将基本输入输出系统100发送初始化指令传送给所述扩展芯片104的低针计数接口LPC2；
步骤S212，所述扩展芯片104根据所述初始化指令将存储在存储器105中的内存条108、110或112中的相应信息(如108、110或112的存在串行检测的数据)取出并通过低针计数接口LPC2传送给所述控制芯片102的低针计数接口LPC1再通过所述处理器101传送给所述基本输入输出系统100。
在其它实施方式中，步骤S200中当内存条控制系统10上电时，所述扩展芯片104还可以根据实际情况不需要将内存条108、110或112中的数据存储到存储器105中，则在步骤S212中所述扩展芯片104根据所述初始化指令通过所述智能平台管理总线接口IPMB1、IPMB2或IPMB3从内存条108、110或112中的相应地址单元中取出相应信息。
本发明内存条控制系统及其控制方法，可通过系统管理总线接口SMBUS及智能平台管理总线接口IPMB1、IPMB2、IPMB3连接四条内存条连接总线a、b、c、d并同时控制及初始化四组内存条106、108、110及112，还可根据实际需要扩展出更多的智能平台管理总线接口并连接更多条内存条连接总线并同时控制及初始化更多组内存条，从而满足目前对多内存条控制及初始化的需求。

Claims (10)

1.一种内存条控制系统，包括一处理器、一控制芯片及一扩展芯片；所述处理器分别与一基本输入输出系统及所述控制芯片相连，所述控制芯片连接多根内存条及所述扩展芯片，所述扩展芯片连接多组内存条；当所述基本输入输出系统发送初始化与所述控制芯片直接相连的内存条的指令给所述控制芯片时，所述控制芯片根据所述初始化指令从与所述控制芯片直接相连的内存条中的相应地址单元中取出数据，并将取得的数据通过所述处理器传送给所述基本输入输出系统；当所述基本输入输出系统发送初始化与所述扩展芯片直接相连的内存条的指令给所述控制芯片时，所述控制芯片将所述初始化与所述扩展芯片直接相连的内存条的指令发送给所述扩展芯片，所述扩展芯片从与所述扩展芯片直接相连的内存条中的相应地址单元中取出数据，并将取得的数据通过所述控制芯片及所述处理器传送给所述基本输入输出系统。
2.如权利要求1所述的内存条控制系统，其特征在于：所述控制芯片包括一系统管理总线接口及一低针计数接口，所述系统管理总线接口连接所述多根内存条，所述低针计数接口连接所述扩展芯片。
3.如权利要求2所述的内存条控制系统，其特征在于：所述扩展芯片包括一低针计数接口及多个智能平台管理总线接口；所述低针计数接口连接所述控制芯片的低针计数接口，所述多个智能平台管理总线接口连接所述多组内存条，每组内存条均包括多根内存条。
4.如权利要求1所述的内存条控制系统，其特征在于：所述扩展芯片是通过从设在所述扩展芯片内部的存储器中取出存储的内存条的数据后传送给所述控制芯片，再通过所述处理器传送给所述基本输入输出系统来实现的。
5.如权利要求1所述的内存条控制系统，其特征在于：所述处理器为中央处理器。
6.如权利要求1所述的内存条控制系统，其特征在于：所述控制芯片为南桥或北桥芯片。
7.如权利要求1所述的内存条控制系统，其特征在于：所述扩展芯片为基板管理控制器。
8.一种内存条控制方法，包括以下步骤：
一基本输入输出系统发送初始化内存条的指令通过一处理器给一控制芯片；
判断所述初始化指令是否为初始化与所述控制芯片直接相连的内存条，若是则所述控制芯片根据所述初始化指令从与所述控制芯片直接相连的内存条中的相应地址单元中取出数据，并将取得的数据通过所述处理器传送给所述基本输入输出系统；
若否则所述控制芯片将所述初始化指令发送给一扩展芯片；及
所述扩展芯片从与所述扩展芯片相连的内存条中的相应地址单元中取出数据，并将取得的数据传送给所述控制芯片，再通过所述处理器传送给所述基本输入输出系统。
9.如权利要求8所述的内存条控制方法，其特征在于：在所述扩展芯片从与扩展芯片相连的内存条中的相应地址单元中取出数据的步骤中还包括步骤：所述扩展芯片通过从设在所述扩展芯片内部的存储器中取出存储的内存条的数据后传送给所述控制芯片，再通过所述处理器传送给所述基本输入输出系统。
10.如权利要求8所述的内存条控制方法，其特征在于：所述处理器为中央处理器，所述控制芯片为南桥或北桥芯片，所述扩展芯片为基板管理控制器。
CN200910301851A 2009-04-25 2009-04-25 内存条控制系统及其控制方法 Pending CN101872308A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN200910301851A CN101872308A (zh) 2009-04-25 2009-04-25 内存条控制系统及其控制方法
US12/468,827 US20100274999A1 (en) 2009-04-25 2009-05-19 Control system and method for memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910301851A CN101872308A (zh) 2009-04-25 2009-04-25 内存条控制系统及其控制方法

Publications (1)

Publication Number Publication Date
CN101872308A true CN101872308A (zh) 2010-10-27

Family

ID=42993154

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910301851A Pending CN101872308A (zh) 2009-04-25 2009-04-25 内存条控制系统及其控制方法

Country Status (2)

Country Link
US (1) US20100274999A1 (zh)
CN (1) CN101872308A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102929767A (zh) * 2012-10-26 2013-02-13 浪潮(北京)电子信息产业有限公司 内存条插入状态的获取电路和内存条信息的管理系统
CN103488436A (zh) * 2013-09-25 2014-01-01 华为技术有限公司 内存扩展系统及方法
CN104035845A (zh) * 2013-11-28 2014-09-10 曙光信息产业(北京)有限公司 一种内存条安装故障的检测系统及方法
CN106055438A (zh) * 2016-05-27 2016-10-26 深圳市国鑫恒宇科技有限公司 一种快速定位主板上内存条异常的方法及系统
CN106686168A (zh) * 2017-03-28 2017-05-17 王金锁 一个拓展容量式手机壳
CN109656478A (zh) * 2018-12-11 2019-04-19 浪潮(北京)电子信息产业有限公司 一种存储服务器
CN109684257A (zh) * 2018-12-24 2019-04-26 广东浪潮大数据研究有限公司 一种远程内存扩展管理系统

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102436853A (zh) * 2011-11-15 2012-05-02 浪潮电子信息产业股份有限公司 一种可变内存容量sas-raid卡的设计方法
CN109343905B (zh) * 2018-10-08 2021-07-06 郑州云海信息技术有限公司 一种pcie资源配置系统和方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6061745A (en) * 1998-08-13 2000-05-09 Adaptec, Inc. BBS one BIOS image multicard support
US7325125B2 (en) * 1999-06-14 2008-01-29 Via Technologies, Inc. Computer system for accessing initialization data and method therefor
US6615360B1 (en) * 2000-01-25 2003-09-02 International Business Machines Corporation Method and system for controlling a power on sequence in response to monitoring respective components of a computer system with multiple CPU sockets to determine proper functionality
US6529989B1 (en) * 2000-05-03 2003-03-04 Adaptec, Inc. Intelligent expansion ROM sharing bus subsystem
TW515960B (en) * 2000-08-11 2003-01-01 Via Tech Inc Architecture and method of extended bus and bridge thereof
US7065688B1 (en) * 2003-02-19 2006-06-20 Advanced Micro Devices, Inc. Simultaneous multiprocessor memory testing and initialization
DE112004000821B4 (de) * 2003-05-13 2016-12-01 Advanced Micro Devices, Inc. System mit einem Hauptrechner, der mit mehreren Speichermodulen über eine serielle Speicherverbindung verbunden ist
US7234050B2 (en) * 2003-08-14 2007-06-19 Hewlett-Packard Development Company, L.P. Techniques for initializing a device on an expansion card
TWI237765B (en) * 2003-11-03 2005-08-11 Via Tech Inc Adapting device for use in a computer system
US7216223B2 (en) * 2004-04-30 2007-05-08 Hewlett-Packard Development Company, L.P. Configuring multi-thread status
JP4616586B2 (ja) * 2004-06-30 2011-01-19 富士通株式会社 メモリ初期化制御装置
TWI245287B (en) * 2004-09-08 2005-12-11 Via Tech Inc Method for initialization drams
US7546472B2 (en) * 2005-04-15 2009-06-09 Dell Products L.P. Information handling system that supplies power to a memory expansion board
US20070005883A1 (en) * 2005-06-30 2007-01-04 Trika Sanjeev N Method to keep volatile disk caches warm across reboots
US7987438B2 (en) * 2006-08-10 2011-07-26 International Business Machines Corporation Structure for initializing expansion adapters installed in a computer system having similar expansion adapters
US8307198B2 (en) * 2009-11-24 2012-11-06 Advanced Micro Devices, Inc. Distributed multi-core memory initialization

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102929767B (zh) * 2012-10-26 2016-04-06 浪潮(北京)电子信息产业有限公司 内存条插入状态的获取电路和内存条信息的管理系统
CN102929767A (zh) * 2012-10-26 2013-02-13 浪潮(北京)电子信息产业有限公司 内存条插入状态的获取电路和内存条信息的管理系统
CN103488436B (zh) * 2013-09-25 2017-04-26 华为技术有限公司 内存扩展系统及方法
WO2015043181A1 (zh) * 2013-09-25 2015-04-02 华为技术有限公司 内存扩展系统及方法
CN103488436A (zh) * 2013-09-25 2014-01-01 华为技术有限公司 内存扩展系统及方法
US9811497B2 (en) 2013-09-25 2017-11-07 Huawei Technologies Co., Ltd. Memory extension system and method
CN104035845A (zh) * 2013-11-28 2014-09-10 曙光信息产业(北京)有限公司 一种内存条安装故障的检测系统及方法
CN104035845B (zh) * 2013-11-28 2017-06-06 曙光信息产业(北京)有限公司 一种内存条安装故障的检测系统及方法
CN106055438A (zh) * 2016-05-27 2016-10-26 深圳市国鑫恒宇科技有限公司 一种快速定位主板上内存条异常的方法及系统
CN106055438B (zh) * 2016-05-27 2019-12-03 深圳市同泰怡信息技术有限公司 一种快速定位主板上内存条异常的方法及系统
CN106686168A (zh) * 2017-03-28 2017-05-17 王金锁 一个拓展容量式手机壳
CN109656478A (zh) * 2018-12-11 2019-04-19 浪潮(北京)电子信息产业有限公司 一种存储服务器
CN109684257A (zh) * 2018-12-24 2019-04-26 广东浪潮大数据研究有限公司 一种远程内存扩展管理系统
CN109684257B (zh) * 2018-12-24 2022-08-12 广东浪潮大数据研究有限公司 一种远程内存扩展管理系统

Also Published As

Publication number Publication date
US20100274999A1 (en) 2010-10-28

Similar Documents

Publication Publication Date Title
CN101872308A (zh) 内存条控制系统及其控制方法
CN106557340B (zh) 一种配置方法及装置
CN104572569A (zh) 基于arm和fpga的高性能计算节点及计算方法
CN102650975A (zh) 用于多硬件平台飞腾服务器的i2c总线的实现方法
JP2010501915A (ja) メモリ用モジュールコマンド構造およびメモリシステム
CN101814058A (zh) 通用存储装置
CN102169463B (zh) 一种基于iic总线的制造信息的获取方法和设备
CN103281260A (zh) 支持PCIe的系统、设备及其资源分配方法
CN104881105A (zh) 电子装置
CN113127302A (zh) 一种板卡gpio的监控方法和装置
CN113872796A (zh) 服务器及其节点设备信息获取方法、装置、设备、介质
US9496006B2 (en) Memory module and memory controller for controlling a memory module
CN101387993A (zh) 对计算机系统中的设备进行动态资源配置的方法及系统
CN113961505A (zh) 一种高性能硬件加速和算法验证系统及方法
CN101751268B (zh) 主板、储存装置及其控制器与开机方法
CN104123246A (zh) 接口扩展装置及串行连接接口扩展器
CN100392619C (zh) 控制闪存存取时间的方法、闪存的存取系统及闪存控制器
CN103106637A (zh) 标准gpu模块、包含模块的系统和用于驱动系统的方法
US10964405B2 (en) Memory initialization reporting and control
CN101452417B (zh) 监控方法及其监控装置
CN104615558A (zh) 一种数据传送方法及电子装置
CN201000625Y (zh) 一种现场可编程门阵列在线配置的装置
CN104239084A (zh) 一种dsp程序自动加载的实现方法
CN101582037A (zh) 共享基本输入输出系统的方法及其刀锋服务器与计算机
CN100440181C (zh) 计算机外围设备联机处理方法及系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20101027