CN101911209B - 具有减小的电荷通量的非易失性存储器 - Google Patents

具有减小的电荷通量的非易失性存储器 Download PDF

Info

Publication number
CN101911209B
CN101911209B CN2009801017897A CN200980101789A CN101911209B CN 101911209 B CN101911209 B CN 101911209B CN 2009801017897 A CN2009801017897 A CN 2009801017897A CN 200980101789 A CN200980101789 A CN 200980101789A CN 101911209 B CN101911209 B CN 101911209B
Authority
CN
China
Prior art keywords
volatile memory
non volatile
memory bits
program
carried out
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009801017897A
Other languages
English (en)
Other versions
CN101911209A (zh
Inventor
罗纳德·J·希兹德克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN101911209A publication Critical patent/CN101911209A/zh
Application granted granted Critical
Publication of CN101911209B publication Critical patent/CN101911209B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits

Abstract

本发明提供了一种方法，该方法包括：使用第一通量对集成电路(10)的第一非易失性存储器(NVM)位(114)进行编程/擦除循环，其中所述第一NVM位具有第一跨导。该方法还包括：使用第二通量对集成电路的第二NVM位(112)进行编程/擦除循环，其中所述第二NVM位具有第二跨导，并且其中所述第一跨导大于所述第二跨导，并且所述第二通量大于所述第一通量。

Description

具有减小的电荷通量的非易失性存储器
技术领域
本发明总体上涉及非易失性存储器，更具体来讲，涉及具有减小的电荷通量（fluence）的非易失性存储器。
背景技术
薄膜贮存非易失性存储器阵列存在着电荷陷阱（trap-up）的问题。具体来讲，重复地写入/擦除循环导致电子被陷阱捕获在薄膜贮存单元的电介质层中。这是因为每当对存储器单元进行擦除和编程时，电子被隧穿进和隧穿出存储器单元的悬浮栅。正隧穿的一些电子被陷阱捕获在悬浮栅的电介质层中。被陷阱捕获的电子降低了非易失性存储器的写入/擦除的耐久性。被陷阱捕获的电子的数量随着阈值电压窗口而变化，即，随着处于编程状态的存储器单元的阈值电压和处于擦除状态的存储器单元的阈值电压之差而变化。常规的非易失性存储器具有大的阈值电压窗口，由此导致大量的电子被陷阱捕获在与这些非易失性存储器对应的薄膜贮存单元的电介质层中。如以上所说明的，这样降低了这种非易失性存储器的写入/擦除的耐久性。
因此，需要一种具有减小的电荷通量的非易失性存储器。
附图说明
通过附图，以示例性的方式而不是限制性的方式来示出本发明，在附图中，类似的标号表示类似的元件。图中的元件是为了简便和清楚起见示出的，并且不必按比例绘制。
图1示出示例性非易失性存储器的框图；
图2示出图1中的示例性非易失存储器的一部分的图示；
图3示出用于图1中的示例性非易失性存储器的示例性寻址方案的图示；
图4示出用于评估图1中的非易失性存储器的示例性方法的流程图；
图5示出用于图1中的示例性非易失性存储器的示例性存储器位单元（bitcell）的图示；以及
图6示出用于图1中的示例性非易失性存储器的示例性位线的图示。
具体实施方式
如本文所使用的，术语“总线”是指可用于传输诸如数据、地址、控制或状态的一种或多种类型的信息的多个信号或导体。本文所讨论的导体可以被图示或描述为单个导体、多个导体、单向导体或双向导体。然而，不同的实施例可以变化导体的实施方式。例如，可以使用单独的单向导体而非双向导体，反之亦然。另外，可以利用串行地或者采用时分复用方式来传输多个信号的单个导体来替代多个导体。同样，携载多个信号的单个导体可以被分成携带这些信号的子集的多个不同导体。因此，对于传输信号，存在许多选择。
当涉及使信号、状态位或类似装置的表达分别成为其逻辑真或逻辑假状态时，本文使用术语“断言”（assert）或“设置”和“否定”（或“否认”或“清除”）。如果逻辑真状态是逻辑电平1，则逻辑假状态是逻辑电平0。并且，如果逻辑真状态是逻辑电平0，则逻辑假状态是逻辑电平1。
本文描述的每个信号可以被设计为正或负逻辑，其中，可以用信号名称上方的横线或名称后的星号（*）表示负逻辑。就负逻辑信号而言，信号是低位有效的，其中逻辑真状态对应于逻辑电平0。就正逻辑信号而言，信号是高位有效的，其中逻辑真状态对应于逻辑电平1。本文描述的任何信号可以被设计为负和正逻辑信号中的任一者。因此，在可供选择的实施例中，被描述为正逻辑信号的这些信号可以被实现为负逻辑信号，并且被描述为负逻辑信号的这些信号可以被实现为正逻辑信号。
通过实例的方式，具有不同所需特性的两个不同的非易失性存储器单元的特征在于具有不同的跨导。使用第一通量对集成电路的第一非易失性存储器（NVM）位进行编程/擦除循环。第一NVM位具有第一跨导。使用第二通量对集成电路的第二NVM位进行编程/擦除循环。如本文所使用的，术语“通量”是指贯穿单元区域的电子或空穴的数量，或者是跨过单元区域的电子或空穴的流速的任何其它量度。第二NVM位具有第二跨导。第一跨导大于第二跨导。第二通量大于第一通量。结果是，在跨导较高的第一NVM位中出现的陷阱捕获较少，因此第一NVM位具有较高的耐久性。希望耐久性较低的第二NVM位较小，由此由于其具有较低的跨导而比较便宜。
在一个方面，提供了如下一种方法，该方法包括使用第一通量对集成电路的第一非易失性存储器（NVM）位进行编程/擦除循环，其中，第一NVM位具有第一跨导。该方法还包括使用第二通量对集成电路的第二NVM位进行编程/擦除循环，其中，第二NVM位具有第二跨导，并且其中第一跨导大于第二跨导并且第二通量大于第一通量。
在另一个方面，提供了一种存储器，该存储器包括具有第一跨导的第一非易失性存储器（NVM）位。该存储器还包括第二NVM位，第二NVM位具有小于第一跨导的第二跨导。该存储器还包括与第一和第二NVM位耦合的编程/擦除电路，该电路使用第一通量对第一NVM位进行编程/擦除循环，并且使用第二通量对第二NVM位进行编程/擦除循环，其中第一通量小于第二通量。
图1示出示例性非易失性存储器10的框图。非易失性存储器10可以包括存储器阵列12、列选择14、感应放大器16、控制栅和源解码器18、选择栅解码器20、地址解码器22、地址匹配电路24、程序加载电路26、和状态机30。存储器阵列12可以包括存储器位单元，该位单元可以以扇区来进行组织，例如扇区013、扇区115、扇区217和扇区N19。诸如处理器的用于对非易失性存储器10进行存取操作的任何其它装置可以将地址放置在列地址总线27和行地址总线29上。非易失性存储器10可以是独立式存储器或者可以与微控制器一起包括在同一集成电路上。在一个实施例中，非易失性存储器10可以包括薄膜贮存存储器单元。薄膜贮存存储器单元可以包括夹在两个电介质层之间的电荷贮存层，例如纳米晶层。状态机30可以控制对存储器阵列12的存储器单元进行读取、编程和擦除的各种方面。例如，响应于用户输入，状态机30可以向非易失性存储器10提供行地址和列地址。响应于扇区配置信号，地址匹配电路24可以引导列选择14，以只将包括存储器阵列12的位线中的一个位线耦合到感应放大器16。
在一个实施例中，非易失性存储器10可以按常规方式工作，不同之处在于，在某些情形下，通过操纵地址控制逻辑（例如，地址解码器22和列选择14），可以并行地读取多个存储器单元。换言之，替代单个单元NOR的构造，可以使用四单元并行的构造。通过实例的方式，地址匹配电路24可以接收扇区配置信号，该信号可以向地址匹配电路24提供关于可以并行读取哪一个存储器单元的信息。扇区构造可以在设计/制造非易失性存储器时设置，或者可以由非易失性存储器的用户进行编程。在接收了与读取操作对应的地址之后，地址匹配电路24可以将接收到的地址与被构造成具有可以被并行读取的存储器单元的那些扇区对应的地址相比较。如果存在匹配，则地址匹配电路24可以向地址解码器22提供合适的控制信号，以使得能够并行读取多个存储器单元。
图2示出图1中的示例性非易失性存储器10的部分32的图示。部分32可以包括多个非易失性存储器单元，例如非易失性存储器单元34、36、38和40。这些非易失性存储器单元中的每个可以耦合到位线，例如位线52、54、56和58。非易失性存储器单元中的每个还可以耦合到选择栅线60和控制栅线62。非易失性存储器单元34、36、38和40的源极端子可以耦合到标记为源极的线。对选择栅线60上的信号的断言将会把非易失性存储器单元34、36、38和40中的每个耦合到它们各自的位线上。对于读取操作而言，控制栅线62可以保持在适于读取操作的偏置电压。对于擦除/编程操作而言，可以使所选择的控制栅成为适于擦除或编程的高电势。通过选择性断言列选择线C0、C1、C2和C3上的信号，晶体管42、44、46和48中的任一个可以导通。如果例如晶体管42和44导通，则位线52和54可以耦合在一起。如果例如，晶体管42、44、46和48导通，则位线52、54、56和58可以耦合在一起，以连接非易失性存储器单元52、54、56和58的漏极。可以按常规方式由感应放大器50感测所耦合的位线上的信号，以检测所感测的一个或多个非易失性存储器单元是否处于编程状态或擦除状态。当与多个非易失性存储器单元对应的位线如图2所示耦合在一起时，读取存储器单元所需的阈值电压增大，继而减小了阈值窗口（编程电压和擦除电压之间的Δ（增量）），因此改进了这些存储器单元的耐久性。虽然图2示出了在其中选择性耦合晶体管的漏极的实施例，但是它们可以永久性地耦合。此外，虽然图2示出耦合四列的实施方式，但是可以耦合另外的列或耦合更少的列。另外，虽然图2示出非易失性存储器的列状耦合的实施方式，但是非易失性存储器可以按行状方式实施。作为行状实施方式的一部分，可以使用行选择信号（未示出）来并行地耦合四行，由此并行耦合四行而不是并行耦合四列。
图3示出了用于图1中的示例性非易失性存储器10的示例性寻址方案70的图示。可以使用图3所示的寻址方案，对每个非易失性存储器单元进行寻址。块72可以向控制栅和源解码器18以及选择栅解码器20提供非易失性存储器单元的块地址。在一个实施例中，块72地址可以对应于较高次序的行地址位。行74可以向控制栅和源解码器18以及选择栅解码器20提供非易失性存储器单元的行地址。列76可以向地址解码器22提供列地址。列76还可以包括子地址78，该子地址78可以指示地址解码器22（如果存在地址解码器22的话），位线耦合在一起用于读取的目的。例如，列选择14可以使用存储在子地址域中的信息，以对诸如C0、C1、C2和C3的列选择线上的合适信号进行断言。虽然没有在图3中示出，但是如果使用了行状实施方式，则寻址方案70可以包括子地址域，其包括与哪一个行选择信号应该被断言相关的信息。
图4示出用于存取图1中的非易失性存储器10的示例性方法的流程图。通过实例的方法，图4示出如下方法，即，如果检测到作为高耐久性扇区的一部分，则按四个步骤对存储器单元进行编程；如果检测到作为非高耐久性扇区的一部分，则按一个步骤对存储器单元进行编程。在一个实施例中，通过向存储器贮存元件（例如，与存储器单元对应的纳米晶层）添加电子，可以对存储器单元进行编程，并且通过从存储器贮存元件（例如，纳米晶贮存层）中去除电子，可以对存储器单元进行擦除。通过非易失性存储器中合适的控制逻辑，可以实现该流程图。在一个实施例中，可以通过图1中的状态机30执行图4中所示的步骤。在步骤82中，状态机30可以确定读取请求是用于读取高耐久位，还是用于标准的耐久位。如果在步骤82中，如果确定了读取请求不是用于高耐久位存储器单元，则在步骤84中，状态机30可以读取标准耐久位的选择的存储器单元。如果读取操作导致通过（步骤86），则该过程可以结束（步骤90）。然而，如果读取操作导致失败，则在步骤88中，状态机30可以对所选择的存储器单元进行编程。
仍然参照图4，如果在步骤82中确定了读取请求用于高耐久位，则在步骤92中状态机30可以将子地址78域设置为0。接着，在步骤94中，状态机30可以读取高耐久位的选择的存储器单元。如果读取操作导致通过（步骤96），则在步骤100中，状态机30可以检查是否已经读取了与最后的子地址对应的存储器单元。然而，如果读取操作导致失败，则在步骤98中，由状态机30对所选择的存储器单元进行编程。返回参照到步骤100，如果已经读取了最后的子地址，则状态机30可以将子地址域的值加1（步骤102），并且读取高耐久位的下一个的选择的存储器单元，并且在读取了所有所选择的存储器单元之前，进程一直继续重复。虽然图4示出了按特定次序执行的特定步骤，但是状态机30可以按不同的次序执行另外的和/或更少的步骤。另外，虽然在图4中这些步骤被描述为是由状态机30执行的，但是其它块/电路也可以单独执行这些步骤或者与状态机30和/或其它块/电路结合起来执行这些步骤。
图5示出用于图1中的示例性非易失性存储器的示例性存储器位单元110的图示。存储器位单元110可以包括具有两个晶体管112和114的衬底111。晶体管112可以具有源/漏极端（未示出）和控制栅116。诸如纳米晶层118的贮存层可以夹在控制栅116和晶体管112的沟道之间。晶体管114可以具有源/漏极端（未示出）和控制栅122。诸如纳米晶124的贮存层可以夹在控制栅122和晶体管114的沟道之间。在一个实施例中，晶体管114的沟道宽度可以大于晶体管112的沟道宽度，如图5所示。通过实例的方式，晶体管112可以具有0.28μm的沟道宽度，晶体管114可以具有1.12μm的沟道宽度（有效宽度为晶体管112的宽度的四倍）。晶体管112和114中的任一个可以经受编程/擦除循环。通过向与晶体管112和114中的每个对应的纳米晶层添加电子，可以对晶体管112和114进行编程。通过从与晶体管112和114中的每个对应的纳米晶层中去除电子，可以对晶体管112和114进行擦除。在一个实施例中，晶体管112可以是存储器阵列12的SECTOR013的一部分，而晶体管114可以是诸如存储器阵列12SECTOR115的另一个扇区的一部分。这样，具有不同跨导和通量水平的晶体管112和114可以用于非易失性存储器的不同部分中。通过实例的方式，具有较高通量的晶体管112可以用于比非易失性存储器的其它区域接收更多编程/擦除循环的非易失性存储器的区域中。另一方面，具有较低通量的晶体管114可以用于比非易失性存储器的其它区域接收更少编程/擦除循环的非易失性存储器的区域中。在一个实施例中，可以分别对晶体管112和114进行编程。在一个实施例中，可以同时擦除晶体管112和114。虽然图5示出非易失性存储器位单元的具体实施方式，但是也可以使用其它实施方式。在一个实施例中，非易失性存储器单元可以是分离式栅存储器单元。
图6示出用于图1中的示例性非易失性存储器的示例性位线130的图示。位线130可以包括晶体管132、134、136和138。这些晶体管的控制栅可以一起绑定到控制栅（CG）信号，这些晶体管的选择栅可以一起绑定到选择栅（SG）信号。这些晶体管的源极端可以一起绑定到源极信号线。如图6所示，这些晶体管的漏极可以永久地耦合到位线。在操作过程中，可以通过向晶体管132、134、136和138的控制栅（CG）施加高正电压来擦除这些晶体管，此时这些晶体管的所有其它端都接地，从而造成电子从诸如纳米晶贮存层的存储器贮存元件中隧穿通过控制栅。另外，可以通过向晶体管132、134、136和138的控制栅（CG）和源极端子施加高正电压并且向选择栅（SG）端子施加正电压，而对这些晶体管进行编程。通过非易失性存储器单元的电流导通将导致电子被陷阱捕获到诸如纳米晶贮存层的存储器贮存元件中。高耐久性扇区中的存储器单元和非高耐久性扇区中存储器单元可以共用位线130或者可以具有单独的非共用位线。
因为就大部分情况而言，实施本发明的设备是由本领域技术人员已知的电子组件和电路组成的，所以将不以任何比上述被认为是必要的更高的程度来说明电路细节，以理解和领会本发明潜在的构思并且不模糊或转移本发明的教导。
因此，要理解的是，本文所述的构造只是示例性的，事实上，可以实施许多其它构造，这些构造实现相同的功能性。抽象地，但仍然出于明确的含义地，用于实现相同功能性的任何组件的布置是有效“相关的”，以使得实现了所需的功能性。因此，本文组合起来实现特定功能性的任何两个组件可以被视为彼此“相关”，以使得实现了所需的功能性，而这与构造或中间组件无关。同样，如此相关的任何两个组件还可以被视为是彼此“可操作地连接”或“可操作地耦合”，以实现所需的功能性。
虽然本文参照具体实施例描述了本发明，但是在不脱离如权利要求所述的本发明的范围的情况下，可以进行各种修改和变化。因此，说明书和附图将被当作是示例性的而非限制性的，所有这类修改旨在被包括在本发明的范围内。本文关于具体实施例而描述的任何益处、优点或问题的解决方法都不意图被理解为是任何或全部权利要求的关键的、所需的或必要的特征或元件。
本文所使用的术语“耦合”不意图被限于直接耦合或机械耦合。
另外，本文所使用的术语“一”（a或an）被定义为一个或不止一个。另外，在权利要求中使用诸如“至少一个”和“一个或多个”的引语应该不被理解为暗示着由不定冠词“一”（a或an）引入的另一任何权利要求的元素将包含这类引入的权利要求的元素的任何特定权利要求限制成只含有一个这类元件的发明，即使当相同的权利要求包括引语“一个或多个”或“至少一个”以及不定冠词“一”（a或an）时也是如此。对于定冠词的情况，也是如此。
除非特别说明，使用诸如“第一”和“第二”的术语来任意地区分由这类术语描述的元件。因此，这些术语不必意图表示这类元件的时间上或其它方面的优先次序。

Claims (15)

1.一种操作非易失性存储器的方法，包括：
使用第一通量对集成电路的第一非易失性存储器（NVM）位进行编程/擦除循环，其中，所述第一非易失性存储器位具有第一跨导；以及
使用第二通量对所述集成电路的第二非易失性存储器位进行编程/擦除循环，其中，所述第二非易失性存储器位具有第二跨导，并且其中，所述第一跨导大于所述第二跨导并且所述第二通量大于所述第一通量，
其中，所述通量指在给定时间中贯穿单元区域的电子或空穴的数量。
2.根据权利要求1所述的方法，其中，对第一非易失性存储器位进行编程/擦除循环的步骤的特征还在于，所述第一非易失性存储器位包括用于读取的并行耦合的多个非易失性存储器单元。
3.根据权利要求2所述的方法，其中，对第一非易失性存储器位进行编程/擦除循环的步骤的特征还在于，分别对所述多个非易失性存储器单元中的每个单独进行编程。
4.根据权利要求3所述的方法，其中，对第一非易失性存储器位进行编程/擦除循环的步骤的特征还在于，同时对所述多个非易失性存储器单元进行擦除。
5.根据权利要求4所述的方法，还包括单独读取所述多个非易失性存储器单元中的每个非易失性存储器单元。
6.根据权利要求2所述的方法，其中，对第一非易失性存储器位进行编程/擦除循环的步骤的特征还在于，所述多个非易失性存储器单元包括具有永久连接在一起的漏极的晶体管。
7.根据权利要求1所述的方法，其中
对第一非易失性存储器位进行编程/擦除循环的步骤的特征还在于，所述第一非易失性存储器位包括具有第一沟道宽度的第一晶体管；以及
对第二非易失性存储器位进行编程/擦除循环的步骤的特征还在于，所述第二非易失性存储器位包括具有第二沟道宽度的第二晶体管；以及
所述第一沟道宽度大于所述第二沟道宽度。
8.根据权利要求7所述的方法，其中：
对第一非易失性存储器位进行编程/擦除循环的步骤的特征还在于，所述第一晶体管具有第一纳米晶贮存层；以及
对第二非易失性存储器位进行编程/擦除循环的步骤的特征还在于，所述第二晶体管具有第二纳米晶贮存层。
9.根据权利要求8所述的方法，其中，对第一非易失性存储器位进行编程/擦除循环的步骤的特征还在于，从所述第一纳米晶贮存层去除电子，以实现所述第一非易失性存储器位的擦除，以及向所述第一纳米晶贮存层增加电子，以实现所述第一非易失性存储器位的编程。
10.根据权利要求1所述的方法，其中：
对第一非易失性存储器位进行编程/擦除循环的步骤的特征还在于，所述第一非易失性存储器位在第一存储器阵列中处于第一扇区中；以及
对第二非易失性存储器位进行编程/擦除循环的步骤的特征还在于，所述第二非易失性存储器位在所述第一存储器阵列中处于第二扇区中。
11.一种非易失性存储器，包括：第一非易失性存储器（NVM）位，所述第一非易失性存储器位具有第一跨导；第二非易失性存储器位，所述第二非易失性存储器位具有小于所述第一跨导的第二跨导；以及
编程/擦除电路，所述编程/擦除电路与所述第一非易失性存储器位和所述第二非易失性存储器位耦合，使用第一通量对所述第一非易失性存储器位进行编程/擦除循环，并使用第二通量对所述第二非易失性存储器位进行编程/擦除循环，其中所述第一通量小于所述第二通量，
其中，所述通量指在给定时间中贯穿单元区域的电子或空穴的数量。
12.根据权利要求11所述的存储器，其中，所述第一非易失性存储器位包括与存储器阵列的多个位线耦合的多个非易失性存储器单元，所述存储器还包括：
列选择电路，所述列选择电路与所述多个位线耦合；以及
地址解码器，所述地址解码器与所述列选择电路耦合，接收地址信号，并且响应于表示选择了所述第一非易失性存储器位的地址信号将所述多个位线耦合在一起。
13.根据权利要求12所述的存储器，还包括地址匹配电路，所述地址匹配电路与所述地址解码器耦合，确定所述地址解码器是否将所述多个位线耦合在一起。
14.根据权利要求13所述的存储器，还包括感应放大器，其中，所述地址匹配电路引导所述列选择电路，以响应于配置信号只将所述多个位线中的一个位线耦合到所述感应放大器。
15.根据权利要求12所述的存储器，其中，所述多个非易失性存储器单元中的每个具有第一沟道宽度，并且所述第二非易失性存储器位包括具有第二沟道宽度的晶体管，其中，所述第一沟道宽度大于所述第二沟道宽度。
CN2009801017897A 2008-01-16 2009-01-05 具有减小的电荷通量的非易失性存储器 Active CN101911209B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/015,247 2008-01-16
US12/015,247 US7843730B2 (en) 2008-01-16 2008-01-16 Non-volatile memory with reduced charge fluence
PCT/US2009/030080 WO2009091623A1 (en) 2008-01-16 2009-01-05 Non-volatile memory with reduced charge fluence

Publications (2)

Publication Number Publication Date
CN101911209A CN101911209A (zh) 2010-12-08
CN101911209B true CN101911209B (zh) 2013-07-24

Family

ID=40850493

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801017897A Active CN101911209B (zh) 2008-01-16 2009-01-05 具有减小的电荷通量的非易失性存储器

Country Status (5)

Country Link
US (1) US7843730B2 (zh)
KR (1) KR101564557B1 (zh)
CN (1) CN101911209B (zh)
TW (1) TWI533312B (zh)
WO (1) WO2009091623A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI470431B (zh) * 2013-06-14 2015-01-21 Phison Electronics Corp 資料寫入方法、記憶體控制器與記憶體儲存裝置
US9293207B1 (en) 2015-02-03 2016-03-22 Freescale Semiconductor, Inc. Embedded data and code non-volatile memory cell configurations
US9484936B2 (en) 2015-02-25 2016-11-01 Freescale Semiconductor, Inc. Phase locked loop having fractional VCO modulation
US9536614B2 (en) * 2015-04-24 2017-01-03 Nxp Usa, Inc. Common source architecture for split gate memory
US10971229B2 (en) * 2018-04-23 2021-04-06 Arm Limited Method, system and device for integration of volatile and non-volatile memory bitcells
CN110838320A (zh) * 2018-08-17 2020-02-25 北京兆易创新科技股份有限公司 一种存储器的编程方法和系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1235229A2 (en) * 2001-02-26 2002-08-28 Fujitsu Limited Method of read operation of nonvolatile semiconductor memory and nonvolatile semiconductor memory
WO2007011582A2 (en) * 2005-07-14 2007-01-25 Micron Technology, Inc. High density nand non-volatile memory device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4758988A (en) * 1985-12-12 1988-07-19 Motorola, Inc. Dual array EEPROM for high endurance capability
US6230233B1 (en) * 1991-09-13 2001-05-08 Sandisk Corporation Wear leveling techniques for flash EEPROM systems
US5367484A (en) * 1993-04-01 1994-11-22 Microchip Technology Incorporated Programmable high endurance block for EEPROM device
EP0793238A1 (en) * 1996-02-29 1997-09-03 STMicroelectronics S.r.l. Electrically programmable non-volatile memory cells device for a reduced number of programming cycles
EP2988331B1 (en) * 2000-08-14 2019-01-09 SanDisk Technologies LLC Semiconductor memory device
US6363014B1 (en) * 2000-10-23 2002-03-26 Advanced Micro Devices, Inc. Low column leakage NOR flash array-single cell implementation
KR100456596B1 (ko) * 2002-05-08 2004-11-09 삼성전자주식회사 부유트랩형 비휘발성 기억소자의 소거 방법
JP4601287B2 (ja) * 2002-12-26 2010-12-22 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置
US7133313B2 (en) * 2004-04-26 2006-11-07 Macronix International Co., Ltd. Operation scheme with charge balancing for charge trapping non-volatile memory
US7120063B1 (en) * 2004-05-07 2006-10-10 Spansion Llc Flash memory cell and methods for programming and erasing
US6879519B1 (en) * 2004-07-30 2005-04-12 Micron Technology, Inc. Non-volatile programmable fuse apparatus in a memory device
US7167392B1 (en) * 2005-07-15 2007-01-23 National Semiconductor Corporation Non-volatile memory cell with improved programming technique
US7292473B2 (en) * 2005-09-07 2007-11-06 Freescale Semiconductor, Inc. Method and apparatus for programming/erasing a non-volatile memory
JP4828901B2 (ja) * 2005-09-22 2011-11-30 株式会社東芝 半導体集積回路装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1235229A2 (en) * 2001-02-26 2002-08-28 Fujitsu Limited Method of read operation of nonvolatile semiconductor memory and nonvolatile semiconductor memory
WO2007011582A2 (en) * 2005-07-14 2007-01-25 Micron Technology, Inc. High density nand non-volatile memory device

Also Published As

Publication number Publication date
CN101911209A (zh) 2010-12-08
US7843730B2 (en) 2010-11-30
KR20100114071A (ko) 2010-10-22
KR101564557B1 (ko) 2015-10-30
TWI533312B (zh) 2016-05-11
TW200945350A (en) 2009-11-01
WO2009091623A1 (en) 2009-07-23
US20090180334A1 (en) 2009-07-16

Similar Documents

Publication Publication Date Title
CN101911209B (zh) 具有减小的电荷通量的非易失性存储器
CN101847438B (zh) 闪存器件、编程方法和存储器系统
US9230658B2 (en) Method of storing data on a flash memory device
CN102194523B (zh) 非易失性存储器件、其擦除方法以及包括其的存储系统
CN101231885B (zh) 快闪存储器件和操作该器件的方法
CN102479551B (zh) 非易失性存储器件及其读取方法
CN101859601B (zh) 对非易失性存储器器件编程的方法
CN100477231C (zh) 存储单元以及电荷陷入层存储单元的阵列的操作方法
US8159884B2 (en) Nonvolatile semiconductor memory device
CN101373634A (zh) Cmos兼容非易失性存储器单元结构、操作和阵列配置
JP2013235645A (ja) ３次元不揮発性メモリを含むメモリシステムのプログラム方法
CN105321569A (zh) 半导体存储器件及其操作方法
CN104813406A (zh) 多数据线存储器及方法
CN105280213B (zh) 半导体存储器件及其操作方法
CN103226975A (zh) 存储设备、存储系统、块管理方法、编程和擦除方法
CN103578541A (zh) 非易失性半导体存储器装置及其读出方法
CN104240749A (zh) 半导体器件及其操作方法
CN106558341B (zh) 半导体存储器件
US20060098492A1 (en) Erase-verifying method of NAND type flash memory device and NAND type flash memory device thereof
CN102007545A (zh) 半导体存储装置和使用了该半导体存储装置的电子设备
CN105654987A (zh) Sonos结构eeprom及其存储器阵列和操作的方法、及sonos器件
CN100477282C (zh) 降低储存装置中第二位元效应的装置及其操作方法
CN101154446A (zh) 包括与选择线连接的跨接线的快闪存储器设备
US7697343B2 (en) Circuit and method for pre-charging from both ends of an array in a read operation in NAND flash memory
CN101359505B (zh) 一种读隔离可编程存储器单元及其编程和读取方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Texas in the United States

Patentee after: NXP America Co Ltd

Address before: Texas in the United States

Patentee before: Fisical Semiconductor Inc.