CN101946285A - 非易失性存储装置及其写入方法 - Google Patents

非易失性存储装置及其写入方法 Download PDF

Info

Publication number
CN101946285A
CN101946285A CN200980105354XA CN200980105354A CN101946285A CN 101946285 A CN101946285 A CN 101946285A CN 200980105354X A CN200980105354X A CN 200980105354XA CN 200980105354 A CN200980105354 A CN 200980105354A CN 101946285 A CN101946285 A CN 101946285A
Authority
CN
China
Prior art keywords
mentioned
electro
resistance
circuit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200980105354XA
Other languages
English (en)
Inventor
高木刚
村冈俊作
东亮太郎
青野邦年
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101946285A publication Critical patent/CN101946285A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/026—Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供一种非易失性存储装置(100)，可以实现稳定的动作，具备电阻变化元件。非易失性存储装置(100)具备：存储单元(M111、M112、…)，对应于多条字线(WL0、WL1、…)与多条位线(BL0、BL1、…)之间的立体交叉点来设置，根据电信号使电阻值可逆地变化；行选择电路·驱动器(103)，具备对字线(WL0、WL1、…)施加指定电压的晶体管(103a)；列选择电路·驱动器(104)，具备对位线(BL0、BL1、…)施加指定的电压的晶体管(104a)；基板偏压电路(110)，对这些晶体管(103a、104a)的基板按正向施加偏压电压。

Description

非易失性存储装置及其写入方法
技术领域
本发明涉及非易失性存储装置及其写入方法，该非易失性存储装置具备根据电信号使电阻值可逆地变化的所谓电阻变化型非易失性存储元件(电阻变化元件)。
背景技术
近年来，随着数字技术的进步，便携式信息设备及信息家电等的电子设备更加高功能化。因此，非易失性存储元件的大容量化、写入功率的减低、写入与读出时间的高速化及长寿命化等的要求正在增高。
针对此类要求，在现有使用浮栅的闪速存储器的微细化方面一般认为存在限制。另一方面，在使用电阻变化层来作为存储部材料的电阻变化型非易失性存储元件的场合，因为可以采用将电阻变化层按下部电极和上部电极夹在中间的那种简单结构的存储元件来构成，所以人们期待进一步的微细化、高速化及低消耗电力化等。
作为这种使用电阻变化元件的非易失性存储装置之一，人们提出了一种所谓的交叉点型非易失性存储装置(例如参见专利文献1。)。该非易失性存储装置具备多个存储单元(电阻变化元件)，该多个存储单元对应于相互平行所配置的多条字线以及其配置为和那些字线交叉的多条位线的交点，设置为矩阵状。各存储单元具备电阻变化层，利用该电阻变化层的电阻变化进行信息的读写，该电阻变化层按照对字线和位线之间供给的电信号其电阻值进行变化。
这种交叉点型非易失性存储装置的场合，因为不需要在各存储单元中设置晶体管，所以有可以实现单元的高密度配置等的优点。
专利文献1：日本特开2003-68984号公报
发明内容
可是，在上述那种具备电阻变化元件的非易失性存储装置的场合，为了实现稳定的动作，需要使电阻变化元件中电阻变化层的电阻值可靠地产生变化。而且，为了使电阻变化层的电阻值可靠地产生变化，有时需要对电阻变化元件暂时供给比通常的写入时所使用的电压更高的电压。
这样，为了将比通常写入时更高的电压供给电阻变化元件，认为要增大对字线及位线的各自施加写入用电压的字线驱动电路及位线驱动电路中驱动用晶体管的尺寸(栅极宽度等)。但是，增大这种晶体管的尺寸牵连到招致上述字线驱动电路或位线驱动电路的尺寸增大，是非优选的。
本发明是鉴于此情况而做出的，其主要目的在于提供交叉点型非易失性存储装置及其写入方法，可以在不增大字线及位线的驱动电路尺寸的状况下，实现稳定的动作。
为了解决上述课题，本发明非易失性存储装置的一个方式其特征为，具备：基板；多条第1布线，相互平行地形成于上述基板上；多条第2布线，形成于上述多条第1布线的上方，以使在与上述基板的主面平行的面内相互平行且与上述多条第1布线立体交叉；存储单元阵列，具备多个电阻变化元件，该多个电阻变化元件对应于上述多条第1布线及上述多条第2布线的立体交叉点来设置，介于上述第1布线和上述第2布线之间，根据对上述第1布线及上述第2布线间施加的电压极性，使电阻状态在低电阻状态和高电阻状态之间可逆地进行变化；选择电路，具备第1驱动电路和第2驱动电路，通过上述第1驱动电路及上述第2驱动电路从上述存储单元阵列中选择至少一个电阻变化元件，该第1驱动电路具备对上述多条第1布线施加指定电压的晶体管，该第2驱动电路具备对上述多条第2布线施加指定电压的晶体管；基板偏压电路，对形成上述第1驱动电路及上述第2驱动电路具备的上述晶体管的上述基板施加偏压电压；以及写入电路，对由上述选择电路选择出的电阻变化元件供给写入用的电信号；上述第1驱动电路及上述第2驱动电路具备的晶体管形成于上述基板内的第1导电型区域内，并具备与上述第1导电型极性相反的第2导电型的第1扩散区域、栅极和上述第2导电型的第2扩散区域；上述基板偏压电路在对由上述选择电路选择出的上述电阻变化元件通过上述写入电路供给写入用的电信号时，针对上述第1驱动电路及上述第2驱动电路具备的晶体管之中的至少一方，对形成该晶体管后的上述基板内的第1导电型区域施加偏压电压，以使对于上述第1扩散区域及上述第2扩散区域成为正向。
因此，由于在对电阻变化元件的写入时，对构成选择其电阻变化元件的选择电路的驱动用晶体管的基板施加偏压电压，以使对于其驱动用晶体管成为正向，因而借助于基板偏压效应，其驱动用晶体管的ON电阻减少，只按那种情况就对电阻变化元件施加较大的电压，其结果为，不用增大各驱动用晶体管的栅极宽度，就可以使电阻变化元件的电阻值可靠地产生变化。因而，可以在不增大字线及位线的驱动电路尺寸的状况下实现稳定的动作的交叉点型非易失性存储装置得以实现。
还有，作为偏压电压的大小，只要是与从所接合的P型半导体向N型半导体流动电流的阈值电压相比更小的电压就可以。
这里，上述基板偏压电路在由上述选择电路选择出的电阻变化元件的电阻值是作为从制造该电阻变化元件之后尚未施加电压脉冲时的电阻值的初始电阻值的情况下，也可以施加上述偏压电压。也就是说，作为实施基板偏压的电阻变化元件的写入，也可以限定为对电阻变化元件进行初始化(或者中断)的情形。因此，在需要比通常写入更大的电压的初始化处理中，借助于基板偏压效应，驱动用晶体管的ON电阻减少，只按那种情况就对电阻变化元件施加较大的电压，更为可靠地执行初始化处理。
另外，上述基板偏压电路在使由上述选择电路选择出的电阻变化元件的电阻状态从低电阻状态向高电阻状态产生变化的情况下，也可以施加上述偏压电压。也就是说，作为实施基板偏压的对电阻变化元件的写入，也可以限定为使电阻变化元件从低电阻状态向高电阻状态转变(也就是“高电阻化”，简略为“HR化”)的情形。因此，由于在HR化中，借助于基板偏压效应，驱动用晶体管的ON电阻减少，只按那种情况就对电阻变化元件施加较大的电压，因而与低电阻状态相比不稳定的高电阻状态下电阻变化元件的电阻值杂乱得到抑制。
另外，上述基板偏压电路在使由上述选择电路选择出的电阻变化元件的电阻状态变化的写入失败之后，并且对该电阻变化元件进行追加写入的情况下，也可以施加上述偏压电压。也就是说，作为实施基板偏压的对电阻变化元件的写入，也可以限定为对电阻变化元件进行追加写入的情形。因此，在需要比通常写入更大的电压的追加写入中，借助于基板偏压效应，驱动用晶体管的ON电阻减少，只按那种情况就对电阻变化元件施加较大的电压，更为可靠地(或者以更少的次数)完成追加写入。
另外，上述基板偏压电路在对由上述选择电路选择出的电阻变化元件的写入次数达到了指定次数的情况下，也可以施加上述偏压电压。也就是说，作为实施基板偏压的对电阻变化元件的写入，也可以限定为再生处理，也就是在达到一定次数时以较大的写入电压进行写入的情形。因此，在需要比通常写入更大的电压的再生处理中，借助于基板偏压效应，驱动用晶体管的ON电阻减少，只按那种情况就对电阻变化元件施加较大的电压，更为可靠地执行再生处理。
另外，上述基板内的第1导电型区域是上述基板上所形成的第1导电型阱，上述基板偏压电路也可以对上述阱施加上述偏压电压。也就是说，构成驱动电路的驱动用晶体管也可以形成于半导体基板上所形成的阱内。因此，由于可以通过对阱施加偏压电压来实施基板偏压，因而可以在将基板主体固定成别的电位(例如接地)的原状下，实施基板偏压。
另外，上述电阻变化元件也可以包含金属氧化物，根据对上述第1布线及上述第2布线间供给的电压极性其电阻状态在低电阻状态和高电阻状态之间可逆地进行变化。因此，稳定地产生电阻变化的电阻变化元件得以实现。
另外，上述多条第2布线是在与上述基板的主面平行的面内按X方向伸长，并在与上述基板的主面垂直的Z方向上形成为多层的多条位线；上述多条第1布线是在与上述基板的主面平行的面内按和上述X方向正交的Y方向伸长，并形成于上述位线间的各层上的多条字线；在上述多条位线和上述多条字线之间的各交点位置上，分别被该位线和该字线夹持来形成上述电阻变化元件；在按上述Z方向相同的每个位线群上所构成的、字线通用的多个基本阵列面按上述Y方向排列进行配置；在上述各基本阵列面上，偶数层的位线被共同连接，且奇数层的位线被共同连接；上述非易失性存储装置还具备：全局位线；第1及第2选择开关元件，设置于上述各基本阵列面的每个上；上述第1选择开关元件用来按照偶数层选择信号，来切换控制该基本阵列面所涉及的全局位线和在该基本阵列面上所共同连接的偶数层位线之间的电连接及非连接；上述第2选择开关元件用来按照奇数层选择信号，来切换控制该基本阵列面所涉及的全局位线和在该基本阵列面上所共同连接的奇数层位线之间的电连接及非连接；上述基板偏压电路还可以在对选择出的上述基本阵列面所共同连接的偶数层或奇数层的位线供给写入用的电信号时，对形成上述第1选择开关元件及上述第2选择开关元件后的基板施加偏压电压。
借此，针对多层化结构的存储单元阵列，通过对需要很多个数的驱动用晶体管及选择晶体管使用基板偏压，就能实现超大容量非易失性存储器。
还有，本发明不仅仅是作为非易失性存储装置来实现，还可以作为其非易失性存储装置中对存储单元(更为严格而言是电阻变化元件)的写入方法来实现。
也就是说，本发明所涉及的写入方法一个方式是对非易失性存储装置具备的电阻变化元件的写入方法，其特征为，包含：选择步骤，从具备下述多个电阻变化元件的存储单元阵列，使用具备对上述多条第1布线施加指定电压的晶体管的第1驱动电路和具备对上述多条第2布线施加指定电压的晶体管的第2驱动电路，至少选择一个电阻变化元件，上述多个电阻变化元件在基板上对应于多条第1布线和多条第2布线之间的立体交叉点来设置，介于上述第1布线和上述第2布线之间，根据经由上述第1布线及上述第2布线供给的电压极性其电阻状态在低电阻状态和高电阻状态之间可逆地进行变化；基板偏压步骤，对形成上述第1驱动电路及上述第2驱动电路具备的上述晶体管后的上述基板施加偏压电压；写入步骤，对在上述选择步骤中选择出的电阻变化元件供给写入用的电信号；上述第1驱动电路及上述第2驱动电路具备的晶体管形成于上述基板内的第1导电型区域内，具备和上述第1导电型极性相反的第2导电型的第1扩散区域、栅极和上述第2导电型的第2扩散区域；在上述基板偏压步骤中，在对由上述选择步骤选择出的上述电阻变化元件通过上述写入步骤供给写入用的电信号时，针对上述第1驱动电路及上述第2驱动电路具备的晶体管之中的至少一个，对形成该晶体管后的上述基板内的第1导电型区域施加偏压电压，使之对于上述第1扩散区域及上述第2扩散区域成为正向。
借此，由于在对电阻变化元件的写入时，对构成选择其电阻变化元件的选择电路的驱动用晶体管的基板施加偏压电压，使之对于其驱动用晶体管成为正向，因而借助于基板偏压效应，其驱动用晶体管的ON电阻减少，只按那种情况就对电阻变化元件施加较大的电压，其结果为，不用增大各驱动用晶体管的栅极宽度，就可以使电阻变化元件的电阻值可靠地产生变化。
这里，在上述基板偏压步骤中，在上述选择步骤中选择出的电阻变化元件的电阻值是作为从制造该电阻变化元件之后尚未施加电压脉冲时的电阻值的初始电阻值的情况下，也可以施加上述偏压电压。因此，在需要比通常写入更大的电压的初始化处理中，借助于基板偏压效应，驱动用晶体管的ON电阻减少，只按那种情况就对电阻变化元件施加较大的电压，更为可靠地执行初始化处理。
另外，在上述基板偏压步骤中，在使由上述选择步骤选择出的电阻变化元件的电阻状态从低电阻状态向高电阻状态产生变化的情况下，也可以施加上述偏压电压。因此，由于在HR化中，借助于基板偏压效应，驱动用晶体管的ON电阻减少，只按那种情况就对电阻变化元件施加较大的电压，因而与低电阻状态相比不稳定的高电阻状态下电阻变化元件的电阻值杂乱得到抑制。
另外，在上述基板偏压步骤中，在使由上述选择步骤选择出的电阻变化元件的电阻状态产生变化的写入失败之后，并且对该电阻变化元件进行追加写入的情况下，也可以施加上述偏压电压。因此，在需要比通常写入更大的电压的追加写入中，借助于基板偏压效应，驱动用晶体管的ON电阻减少，只按那种情况就对电阻变化元件施加较大的电压，更为可靠地(或者以更少的次数)完成追加写入。
另外，上述基板偏压步骤中，在对由上述选择步骤选择出的电阻变化元件的写入次数达到了指定次数的情况下，也可以施加上述偏压电压。因此，在需要比通常写入更大的电压的再生处理中，借助于基板偏压效应，驱动用晶体管的ON电阻减少，只按那种情况就对电阻变化元件施加较大的电压，更为可靠地执行再生处理。
发明效果
根据本发明所涉及的非易失性存储装置及其写入方法，可以在不增大存储单元阵列的驱动电路中的驱动用晶体管尺寸的状况下，为了使电阻变化元件的电阻值产生变化，发生足够的电压。从而，因为可以使电阻变化元件的电阻值可靠地产生变化，所以不用增大存储器的芯片尺寸，就能够实现稳定的动作。
因而，能够实现非易失性存储装置的高集成化，本发明的实用意义非常高。
附图说明
图1是表示在本发明实施方式1所涉及的非易失性存储装置中使用的电阻变化元件结构的剖面图。
图2(a)～(c)是表示在本发明实施方式1所涉及的非易失性存储装置中使用的电阻变化元件制造过程的剖面图。
图3是表示本发明实施方式1所涉及的非易失性存储装置结构的框图。
图4是表示图3中的A部分结构(4位量的结构)的斜视图。
图5是表示行选择电路·驱动器及列选择电路·驱动器具备的晶体管结构的剖面图。
图6是表示本发明实施方式1所涉及的非易失性存储装置具备的存储单元结构的剖面图。
图7是表示对字线及位线间施加了指定电压时，对介于这些字线及位线间的电阻变化元件有效施加的电压和该电阻变化元件的电阻值之间关系的曲线图。
图8是表示本发明实施方式1所涉及的非易失性存储装置动作例的时间图。
图9是表示根据本发明实施方式1所涉及的非易失性存储装置的写入方法过程的流程图。
图10是表示根据本发明实施方式2所涉及的非易失性存储装置的写入方法过程的流程图。
图11(a)及(b)是表示非易失性存储装置具备的电阻变化元件的电阻状态变化的曲线图。
图12(a)及(b)是表示将电阻变化元件重写100次时的电阻值分布的曲线图。
图13是表示根据本发明实施方式3所涉及的非易失性存储装置的写入方法过程的流程图。
图14(a)及(b)是表示本发明实施方式3所涉及的非易失性存储装置动作例的时间图。
图15是表示因电阻变化元件单个的追加写入导致的电阻状态变化的曲线图。
图16(a)是表示根据本发明实施方式4所涉及的非易失性存储装置的写入方法过程的流程图，图16(b)是表示图16(a)中的写入步骤(S41)详细过程的流程图。
图17是表示根据本发明实施方式5所涉及的非易失性存储装置的写入方法过程的流程图。
图18是表示本发明实施方式6所涉及的非易失性存储装置具备的多层交叉点存储单元立体结构的斜视图。
图19是表示本发明实施方式6中存储单元的电流-电压关系的曲线图。
图20是表示本发明实施方式6所涉及的非易失性存储装置中·的存储单元阵列结构的电路图。
图21是表示将1个基本阵列面展开成单层结构后的等效电路的附图。
图22是表示图20的存储单元阵列和其外围电路的电路图。
图23是表示本发明实施方式6所涉及的非易失性存储装置主要部分的电路图。
图24是表示本发明实施方式6所涉及的非易失性存储装置整体结构的框图。
图25是表示图20的存储单元阵列动作例的时间图。
图26(a)～(c)是可利用于本发明各实施方式中的各种存储单元的电路图。
具体实施方式
下面，一边参照附图，一边说明本发明优选的实施方式。
(实施方式1)
首先，说明本发明所涉及的实施方式1中的非易失性存储装置。
[电阻变化元件的结构]
图1是表示在本发明实施方式1所涉及的非易失性存储装置中使用的电阻变化型非易失性存储元件(电阻变化元件)结构的剖面图。如图1所示，该电阻变化元件10具备：基板11；氧化物层12，形成于基板11之上；下部电极13，形成于氧化物层12之上；电阻变化层14，形成于下部电极13之上；上部电极15，形成于电阻变化层14之上。下部电极13及上部电极15和电阻变化层14电连接。还有，在本附图中，虽然作为电阻变化元件10，图示出比下部电极13更靠下的层(基板11、氧化物层12)，但是作为本发明所涉及的电阻变化元件，只要至少具备下部电极13、电阻变化层14和上部电极15就可以。
作为基板11，例如可以使用硅单晶基板或半导体基板。但是，并不限定于此。电阻变化层14因为能够在比较低的基板温度下形成，所以还可以在树脂材料等之上形成电阻变化层14。
另外，下部电极13及上部电极15例如采用Au(金)、Pt(白金)、Ir(铱)、Pd(钯)、Ag(银)、Ni(镍)、W(钨)、Cu(铜)及TaN(氮化钽)等之中的1个或多个材料来构成。
电阻变化层14是包含下述金属氧化物的层，由第1钽氧化物层14a和第2钽氧化物层14b叠层来构成，该金属氧化物根据对下部电极13及上部电极15间施加的电压脉冲其电阻状态在低电阻状态和高电阻状态之间可逆地进行变化。这里，第1钽氧化物层14a和第2钽氧化物层14b都不是绝缘体，且第2钽氧化物层14b的含氧率比第1钽氧化物层14a的含氧率更高。
还有，有关上述电阻变化元件的结构，不只是本实施方式1，在下述的实施方式2至6中，也同样适用。
[电阻变化元件的制造方法]
如上构成的电阻变化元件10能够如下进行制造。
图2(a)～(c)是表示在本发明实施方式1所涉及的非易失性存储装置中使用的电阻变化元件10制造过程的剖面图。
首先，如图2(a)所示，在作为单晶硅的基板11上，采用热氧化法形成厚度为200nm的氧化物层12。然后，将作为下部电极13的厚度为100nm的Pt薄膜，采用溅射法形成于氧化物层12上。随后，在下部电极13上，通过利用Ta靶的反应性溅射法形成第1钽氧化物层14a。
这里，第1钽氧化物层14a的堆积能够在下述的条件下进行。也就是说，在溅射装置内设置基板之后，对溅射装置内进行真空抽取，达到8×10-6Pa左右。然后，将钽作为靶，把功率设为1.6kW，使氩气流过34sccm，并使氧气流过21sccm，把溅射装置内的压力保持为0.17Pa，实施20秒钟的溅射。借此，可以将电阻率为6mΩcm且含氧率约为61at％(TaO16)的第1钽氧化物层堆积30nm。
接着，如图2(b)所示，对第1钽氧化物层14a的最表面进行氧化，来改良其表面。通过该氧化处理，形成与第1钽氧化物层14a相比含氧率更高的第2钽氧化物层14b。
随后，在第2钽氧化物层14b上，采用溅射法形成作为上部电极15的厚度为150nm的Pt薄膜。还有，为了避免第2钽氧化物层14b在空气中被氧化，优选的是，上部电极15的形成在堆积第2钽氧化物层14b后快速进行。最后，通过光致抗蚀剂过程，形成由光致抗蚀剂而产生的图案16，通过干蚀刻，形成元件区域17(参见图2(c))。这里，元件区域17例如可以作为一边为0.5μm的四方形状。
[非易失性存储装置的结构]
本实施方式的非易失性存储装置是交叉点型，在作为第1布线一例的字线和作为第2布线一例的位线之间的交点(立体交叉点)上，使如上构成的电阻变化元件介入。根据对该字线和位线之间施加的电压脉冲，电阻变化元件10其电阻状态在低电阻状态和高电阻状态之间可逆地进行变化。下面，说明其结构的详细情况。
还有，本实施方式非易失性存储装置的结构在下述的第2至第6实施方式中也同样适用。
图3是表示本发明实施方式1所涉及的非易失性存储装置结构的框图。另外，图4是表示图3中的A部分结构(4位量的结构)的斜视图。
如图3所示，本实施方式所涉及的非易失性存储装置100在半导体基板上具备存储器主体部101，该存储器主体部101具备：存储单元阵列102，如后所述来构成；行选择电路·驱动器103，具备对存储单元阵列102具备的多条字线的各自施加指定电压所用的多个晶体管(驱动用晶体管)103a；列选择电路·驱动器104，同样具备对多条位线的各自施加指定电压所用的多个晶体管(驱动用晶体管)104a；写入电路105，用来实施信息的写入；读出放大器106，检测在选择位线中流动的电流量，进行数据“1”或者“0”的判别；数据输入输出电路107，经由端子DQ，执行输入输出数据的输入输出处理。还有，行选择电路·驱动器103及列选择电路·驱动器104分别是本发明所涉及的第1驱动电路及第2驱动电路的一例。另外，行选择电路·驱动器103及列选择电路·驱动器104构成了从存储单元阵列102至少选择一个电阻变化元件的本发明所涉及的选择电路。
另外，非易失性存储装置100还具备：地址输入电路108，获取从外部输入的地址信号；控制电路109，根据从外部输入的控制信号，控制存储器主体部101的动作；基板偏压电路110，用来将形成行选择电路·驱动器103所具备的晶体管103a及列选择电路·驱动器104所具备的晶体管104a后的基板，按正向施加偏压。
存储单元阵列102如图3及图4所示，具备：字线WL0、WL1、WL2、…，相互平行地形成于半导体基板上，是多条第1布线的一例；位线BL0、BL1、BL2、…，形成于这些字线WL0、WL1、WL2、…的上方，使之在与其半导体基板的主面平行的面内相互平行，而且与多条字线WL0、WL1、WL2、…立体交叉，是多条第2布线的一例。
另外，还设有多个存储单元M111、M112、M113、M121、M122、M123、M131、M132、M133、…(下面表述为“存储单元M111、M112、…”)，对应于这些字线WL0、WL1、WL2、…及位线BL0、BL1、BL2、…的交点设置成矩阵状。
这里，存储单元M111、M112、…相当于参照图1所说明的电阻变化元件10。但是，在本实施方式中，这些存储单元M111、M112、…如同参照图6在下面说明的那样具备电流限制元件。
还有，图3中的存储单元M111、M112、…在图4中用符号120进行了表示。
地址输入电路108从外部电路(未图示)获取地址信号，根据该地址信号将行地址信号输出至行选择电路·驱动器103，并且将列地址信号输出到列选择电路·驱动器104。这里，地址信号是表示多个存储单元M111、M112、…之中要选择的特定存储单元之地址的信号。另外，行地址信号是表示地址信号所示的地址之中的行地址的信号，列地址信号是表示同样的列地址的信号。
控制电路109在信息的写入周期中，按照输入到数据输入输出电路107中的输入数据Din，将指示施加写入用电压的写入信号输出至写入电路105。另一方面，在信息的读出周期中，控制电路109将指示读出动作的读出信号输出至列选择电路·驱动器104。
行选择电路·驱动器103是具备对多条第1布线(这里是字线)的各自施加指定电压的多个驱动用晶体管的第1驱动电路一例，获取从地址输入电路108所输出的行地址信号，按照该行地址信号，选择多条字线WL0、W1、WL2、…之中的某一条，对其选择出的字线施加指定电压。
另外，列选择电路·驱动器104是具备对多条第2布线(这里是位线)的各自施加指定电压的多个驱动用晶体管的第2驱动电路一例，获取从地址输入电路108所输出的列地址信号，按照该列地址信号，选择多条位线BL0、BL1、BL2、…之中的某一条，对其选择出的位线施加写入用电压或读出用电压。
还有，行选择电路·驱动器103及列选择电路·驱动器104构成了按照来自地址输入电路108的信号从存储单元阵列102选择至少一个存储单元(电阻变化元件)的选择电路。
写入电路105是对由上述选择电路选择出的电阻变化元件供给写入用电信号的写入电路一例，在获取到从控制电路109所输出的写入信号时，对行选择电路·驱动器103输入信号，该信号指示对选择出的字线的电压施加；并且对列选择电路·驱动器104输出信号，该信号对选择出的位线指示写入用电压的施加。
另外，读出放大器106是通过检测由上述选择电路选择出的电阻变化元件的电阻状态来读出该电阻变化元件中所存储的信息(“0”/“1”)的读出电路一例，在信息的读出周期中，检测在作为读出对象的选择位线中流动的电流量，进行数据“1”或“0”的判别。其结果所得到的输出数据DO经由数据输入输出电路107，被输出至外部电路。
基板偏压电路110可以通过控制形成行选择电路·驱动器103的P型阱及形成列选择电路·驱动器104的P型阱的电位，对行选择电路·驱动器103具备的晶体管103a及列选择电路·驱动器104具备的晶体管104a施加基板偏压电压。
图5是表示行选择电路·驱动器103具备的晶体管103a(对于列选择电路·驱动器104具备的晶体管104a来说也相同)结构的剖面图。若进一步说明详细情况，就是行选择电路·驱动器103具备的晶体管103a是驱动用的晶体管(这里是NMOS晶体管)，形成于N型硅的基板11内所形成的第1导电型区域(这里是P型阱401a)内，包括和第1导电型极性相反的第2导电型(这里N型)的第1扩散区域(这里是与电源所连接的漏极402a)、栅极绝缘膜403a、栅电极403b及第2导电型(这里是N型)的第2扩散区域(这里是与字线WLn所连接的源极402b)。该P型阱401a和基板偏压电路110经由偏压线WLB进行连接，通过基板偏压电路110经由偏压线WLB对该P型阱401a施加电压，就可以对晶体管103a施加正向的基板偏压电压(对于作为N型扩散区域的漏极402a及源极402b成为正向的电压，更为严格而言对于源极402b是正向的电压)。借此，晶体管103a的基板电位得到控制。
同样，列选择电路·驱动器104具备的晶体管104a是驱动用的晶体管(这里是NMOS晶体管)，形成于N型硅的基板11内，且形成于和基板偏压电路110经由偏压线BLB所连接的P型阱401a内，包括和第1导电型极性相反的第2导电型(这里N型)的第1扩散区域(这里是按一定电压所连接的漏极402a)、栅极绝缘膜403a、栅电极403b及第2导电型(这里是N型)的第2扩散区域(这里是与位线BLn所连接的源极402b)。通过基板偏压电路110经由偏压线BLB对该P型阱401a施加电压，就可以对晶体管104a施加正向的基板偏压电压(对于作为N型扩散区域的漏极402a及源极402b成为正向的电压，更为严格而言对于源极402b是正向的电压)。借此，晶体管104a的基板电位得到控制。
还有，所谓“施加正向的基板偏压电压”意味着，对基板区域施加电压，以便形成着晶体管的第1导电型基板区域(或者阱)和形成着该晶体管的源极及漏极(特别是源极)的第2导电型扩散区域被按正向施加偏压，具体而言，在第1导电型基板区域是P型半导体并且第1导电型扩散区域是N型半导体的情况下，是对第1导电型基板区域以第2导电型扩散区域为基准施加正的电压，相反，在第1导电型基板区域是N型半导体并且第2导电型扩散区域是P型半导体的情况下，是对第1导电型基板区域以第2导电型扩散区域为基准施加负的电压。
[存储单元的结构]
图6是表示本发明实施方式1所涉及的非易失性存储装置具备的存储单元120结构的剖面图。还有，在图6中，表示出图4的B部分中的结构。
如图6所示，本实施方式所涉及的非易失性存储装置具备的各个存储单元120是电阻变化元件和电流限制元件被串联连接后的1位量存储元件，介于作为铜布线的下部布线122(相当于图4中的字线WL1)和同样作为铜布线的上部布线121(相当于图4中的位线BL1)之间，由下部电极127、电流限制层126、内部电极125、电阻变化层124和上部电极123按该顺序叠层来构成。
这里，内部电极125、电阻变化层124及上部电极123分别相当于图1所示的电阻变化元件10中的下部电极13、电阻变化层14及上部电极15。
通过由按上下所配置的下部电极127及内部电极125挟持电流限制层126，来构成电流限制元件(这里是双向二极管)，是经由内部电极125和电阻变化层124串联连接的负荷元件。该电流限制元件是一种以二极管为代表的元件，用来针对电压表示非线性的电流特性。另外，该电流限制元件对于电压具有双向性的电流特性，其构成为按指定的阈值电压Vf(以一个电极为基准例如是+1V以上或者-1V以下)进行导通。具体而言，可以使用MSM(Metal Semiconductor Metal/金属-半导体-金属)二极管、MIN(Metal Insulator Metal/金属-绝缘体-金属)二极管及变阻器等。
[有关晶体管的尺寸]
如上所述，在本实施方式中，将形成行选择电路·驱动器103及列选择电路·驱动器104具备的晶体管103a及104a后的基板11的区域(P型阱401a)按正向施加偏压。借此，可以使晶体管的接通电阻下降，并使对电阻变化元件供给的电压增大，其结果为，能够可靠地进行电阻变化。根据该结构，不用增大行选择电路·驱动器103及列选择电路·驱动器104的晶体管尺寸(特别是晶体管的栅极宽度)，就可以实现良好的存储装置。下面，在着重于这些晶体管的尺寸之后，对于本实施方式非易失性存储装置的特性进行说明。
图7是表示在对字线及位线间施加了指定电压时，对介于这些字线及位线间的电阻变化元件10有效施加的电压(下面为元件施加电压)和该电阻变化元件10的电阻值(下面为元件电阻值)之间关系的曲线图。
假定，选择各电阻变化元件10的电流限制元件(选择二极管)为接通状态(导通状态)，并且设为该电流限制元件的电阻非常小。
在图7中，在驱动字线的行选择电路·驱动器103及驱动位线的列选择电路·驱动器104具备的晶体管103a及104a的1边长度W为10.9μm的情况下，将使电阻变化元件10从低电阻状态向高电阻状态转变时(施加正电压时)的元件施加电压和元件电阻值之间关系设为曲线A1，同样将使电阻变化元件10从高电阻状态向低电阻状态转变时(施加负电压时)的元件施加电压和元件电阻值之间关系设为曲线A2。还有，这里所谓的正电压设为以下部电极13为基准时对上部电极15施加的电压，所谓的负电压设为以上部电极15为基准时对下部电极13施加的电压。
还有，在这些曲线A1及曲线A2上，未实施本实施方式的那种基板偏压。
另外，在上述晶体管103a及104a的1边长度W为0.44μm的情况下，将使电阻变化元件10从低电阻状态向高电阻状态转变时(施加正电压时)的元件施加电压和元件电阻值之间关系设为曲线B1，同样将使电阻变化元件10从高电阻状态向低电阻状态转变时(施加负电压时)的元件施加电压和元件电阻值之间关系设为曲线B2。
还有，在这些曲线B1及曲线B2上，也未实施本实施方式的那种基板偏压。
再者，虽然上述晶体管103a及104a的1边长度W和曲线B1及曲线B2的情形相同，但是将使用和上述本实施方式相同的偏压电压实施过基板偏压的场合的、使电阻变化元件10从低电阻状态向高电阻状态转变时(施加正电压时)的元件施加电压和元件电阻值之间关系设为曲线C1，同样将使电阻变化元件10从高电阻状态向低电阻状态转变时(施加负电压时)的元件施加电压和元件电阻值之间关系设为曲线C2。
在表示按上面的条件实施后的结果的图7中，如同比较曲线A1及曲线B1所判明的那样，即便对存储单元施加同一电压，如果在晶体管103a及104a的尺寸小时，元件施加电压仍变低。该状况在比较了曲线A2及曲线B2时也相同。其原因为，晶体管103a及104a处于接通状态时的电阻值(接通电阻)与晶体管103a及104a的栅极宽度W成反比而变小，在该栅极宽度W小时晶体管103a及104a的接通电阻增高，因此对晶体管103a及104a的施加电压增大，分配给电阻变化元件10的电压减小。
另外，若比较了上面的曲线B1和曲线C1，则判明，尽管对1边的长度相同的晶体管103a及104a施加了同一电压，也可以通过实施本实施方式的基板偏压，使元件施加电压增大。该状况在比较了曲线B2和曲线C2时也相同。其原因为，因为通过按正向施加基板偏压电压，阈值电压下降，还可以减低接通电阻，所以对晶体管103a及104a的施加电压减小，分配给电阻变化元件10的电压增大。
这样，通过实施本实施方式的基板偏压，就可以在不增大晶体管103a及104a尺寸的状况下，使元件施加电压增大，其结果为，能够使电阻变化元件10的电阻值可靠地产生变化。从而，不用增大具备该晶体管103a及104a的行选择电路·驱动器及列选择电路·驱动器的尺寸，就可以实现非易失性存储装置的稳定动作。
特别是，当使电阻变化元件10进行高电阻化(令其从低电阻状态转变为高电阻状态)时，因为在其刚刚之前电阻变化元件10处于低电阻状态，所以按照电阻变化元件10的电阻值和晶体管103a及104a的电阻值之间的分配关系，给电阻变化元件10本身分配的电压减小。因而，本实施方式中的基板偏压在使电阻变化元件10从进行低电阻化(令其从高电阻状态转变为低电阻状态)时起还进行高电阻化的情况下，作为更加可靠地对电阻变化元件10施加电压的方法是有效。
还有，若提高了基板偏压，则晶体管103a及104a的阈值电压下降，但是若过于提高，则P型阱401a和在晶体管103a及104a的N型扩散区域上形成的PN接合二极管将接通，从P型阱401a向字线及位线流入电流。通常，由于硅的PN二极管的扩散电位是0.7V左右，因而阈值电压需要设定为0.7V以下。更为具体而言，为了更加可靠地防止从P型阱向电阻变化元件流入电流的现象，最好是0.5V以下。
上面对于晶体管103a及104a为NMOS晶体管的情形进行了说明，但是本发明当然也可以使用PMOS晶体管。那种情况下，阱或晶体管扩散区域的导电型成为和NMOS晶体管的情形相反的极性，对阱施加的基板偏压的极性也为相反的极性。
[非易失性存储装置的动作]
下面，对于写入信息时的写入周期及读出信息时的读出周期中本实施方式所涉及的非易失性存储装置动作例，一边参照图8所示的时间图一边进行说明。
图8是表示本发明实施方式1所涉及的非易失性存储装置动作例的时间图。还有，这里表示，将电阻变化层为高电阻状态的情形以及为低电阻状态的情形分别分配成信息“1”及信息“0”时的动作例。另外，为了说明的方便，只表示对于存储单元M111及M122进行信息写入及读出的情形。
图8中的VP表示出，在由电阻变化元件和电流限制元件所构成的存储单元的电阻变化中需要的脉冲电压。这里，最好VP/2＜阈值电压Vf的关系成立。原因是，可以抑制在非选择的存储单元中寄生而流动的漏泄电流。其结果为，可以抑制给不需要写入信息的存储单元供应的多余电流，能够更进一步谋求低消耗电流化。另外，还有对非选择存储单元的无意且短时的写入(一般被称为串扰)得到抑制等的优点。
另外，在图8中，用tW和tR分别表示出作为1次写入周期所要的时间的写入周期时间和作为1次读出周期所要的时间的读出周期时间。
在对存储单元M111的写入周期内，对于偏压线WLB，根据来自写入电路105的信号由基板偏压电路110供应偏压电压VB。其结果为，对形成行选择电路·驱动器103具备的晶体管103a后的基板施加偏压电压VB。另外，还通过行选择电路·驱动器103对字线WL0施加脉冲宽度tP的脉冲电压VP，并按照其定时，通过列选择电路·驱动器104对位线BL0同样施加0V的电压。借此，施加在存储单元M111中写入信息“1”时的写入用电压，其结果为，使存储单元M111的电阻变化层高电阻化。也就是说，致使在存储单元M111中写入了信息“1”。
这样，通过由基板偏压电路110而产生的偏压电压VB的施加，将形成晶体管103a后的基板按正向施加偏压，以此就可以降低该晶体管103a的阈值电压。因此，能够使对存储单元M111施加的电压增大，其结果为，可以使存储单元M111的电阻变化层可靠地进行高电阻化。
接着，在对存储单元M122的写入周期内，对于偏压线BLB，根据来自写入电路105的信号由基板偏压电路110供应偏压电压VB。其结果为，对形成列选择电路·驱动器104具备的晶体管104a后的基板施加偏压电压VB。另外，还通过行选择电路·驱动器103对字线WL1施加脉冲宽度tP的0V电压，并按照其定时，通过列选择电路·驱动器104对位线BL1同样施加脉冲电压VP。借此，施加在M122中写入信息“0”时的写入用电压，其结果为，使存储单元M122的电阻变化层低电阻化。也就是说，致使在存储单元M122中写入了信息“0”。
这种情况下，也通过由基板偏压电路110而产生的偏压电压VB的施加，将形成晶体管104a后的基板按正向施加偏压，以此就可以降低该晶体管104a的阈值电压。因此，能够使对存储单元M122施加的电压增大，其结果为，可以使存储单元M122的电阻变化层可靠地进行低电阻化。
这样，基板偏压电路110就在对由上述选择电路选择出的电阻变化元件通过写入电路105供给写入用的电信号时，针对行选择电路·驱动器103及列选择电路·驱动器104具备的晶体管103a及104a之中的至少一个，对形成该晶体管后的基板11内的P型阱401a施加偏压电压，使之对于该晶体管的源极及漏极成为正向。
在对存储单元M111的读出周期内，通过行选择电路·驱动器103，对字线WL0施加与写入时的脉冲相比振幅更小的脉冲电压，且比0V更大并比VP/2更小的值的电压。另外，还按照其定时，通过列选择电路·驱动器104，对位线BL0施加与写入时的脉冲相比振幅更小的脉冲电压，且比VP/2更大并比VP更小的值的电压。借此，通过输出高电阻化后的存储单元M111的电阻变化层124的电阻值所对应的电流，由读出放大器106检测其输出电流值，来读出信息“1”。
接着，在对存储单元M122的读出周期内，对字线WL1及位线BL1施加和此前对存储单元M111的读出周期相同的电压。借此，通过输出低电阻化后的存储单元M122的电阻变化层124的电阻值所对应的电流，由读出放大器106检测其输出电流值，来读出信息“0”。
图9是表示本实施方式中作为非易失性存储装置100特征性动作的基板偏压过程的流程图。这里，表示出根据本发明所涉及的非易失性存储装置的写入方法过程。
控制电路109对于由地址输入电路108所确定的存储单元，判断是否实施写入周期及读出周期的某一个(S11)。在实施写入周期时(S11中的是)，通过将其意思指示给基板偏压电路110及写入电路105，使之对于由选择电路(行选择电路·驱动器103及列选择电路·驱动器104)选择出的至少一个存储单元(电阻变化元件)，实施伴随基板偏压的写入周期(S12)。另一方面，在实施读出周期时(S11中的否)，通过将其意思指示给基板偏压电路110及读出放大器106，使之对于由选择电路(行选择电路·驱动器103及列选择电路·驱动器104)选择出的至少一个存储单元(电阻变化元件)，实施不伴随基板偏压的读出周期(S 13)。
因此，在对构成由选择电路选择出的存储单元的电阻变化元件施加写入用的电压脉冲时，按照在电阻变化元件中写入的信息(“1”/“0”)，针对行选择电路·驱动器103具备的晶体管103a及列选择电路·驱动器104具备的晶体管104a的一个，对其形成晶体管后的基板(在本实施方式中是P型阱401a)按正向施加偏压电压(例如0.3V)。通过这种正向偏压电压的施加，晶体管的导通(ON)电阻减少，其结果为，更大的电压被施加给电阻变化元件。
这样，根据本实施方式，由于在对存储单元(电阻变化元件)的写入周期内，对形成下述晶体管后的半导体基板(阱)按正向施加偏压电压，该晶体管构成选择存储单元的选择电路，因而更大的电压被施加给电阻变化元件。其结果为，实施更为稳定的写入，不用增大晶体管的栅极宽度，就可以使非易失性存储装置更为稳定地进行工作。
(实施方式2)
下面，说明本发明所涉及的实施方式2中的非易失性存储装置。
在使用电阻变化元件的非易失性存储装置的场合，为了使电阻变化元件的电阻值稳定地反复产生变化，在电阻变化元件电阻值处于初始电阻值(制作电阻变化元件之后首次进行电压施加时的电阻值，换言之，制造电阻变化元件之后尚未施加电压脉冲时的电阻值)的情况下，有时执行施加与通常写入时施加的电压相比更高的电压之处理(下面称为“初始化处理”)。实施方式2是一种非易失性存储装置，通过由基板偏压电路而产生的偏压电压的施加，将形成行选择电路·驱动器103及列选择电路·驱动器104具备的晶体管后的基板按正向施加偏压，以此实现该初始化处理。
还有，有关实施方式2非易失性存储装置的结构，由于和实施方式1的情形相同，因而省略基本结构的说明。本实施方式的非易失性存储装置和在写入周期内实施基板偏压的实施方式1的非易失性存储装置不同，只在初始化处理时实施基板偏压。下面，一边随时参照图3一边进行说明。
如上所述，实施方式2的非易失性存储装置在初始化处理中，执行由基板偏压电路110而产生的基板偏压。也就是说，在初始化处理中执行上述实施方式1中的写入处理。
图10表示出，本实施方式中作为非易失性存储装置特征性动作的基板偏压过程的流程图。这里，表示出根据本发明所涉及的非易失性存储装置的写入方法过程。
控制电路109判断是否是对于由地址输入电路108所确定的存储单元的制造后第一次写入(也就是初始化处理)(S21)。在判断为是初始化处理时(S21中的是)，通过将其意思指示给基板偏压电路110及写入电路105，使之对于由选择电路(行选择电路·驱动器103及列选择电路·驱动器104)选择出的至少一个存储单元(电阻变化元件)，实施伴随基板偏压的写入周期(S22)。另一方面，在判断为不是初始化处理(是第二次以后的写入)时(S21中的否)，通过将其意思指示给基板偏压电路110及写入电路105，使之对于由选择电路(行选择电路·驱动器103及列选择电路·驱动器104)选择出的至少一个存储单元(电阻变化元件)，实施不伴随基板偏压的写入周期(S23)。因此，可以使初始化处理中的元件施加电压，比通常写入处理中的元件施加电压进一步增大，其结果为，可以实现其后电阻变化的稳定化。
图11(a)及(b)是表示非易失性存储装置具备的电阻变化元件的电阻状态变化的曲线图，图11(a)和图11(b)分别表示出本发明实施方式2所涉及的非易失性存储装置具备的电阻变化元件的电阻状态变化和不执行初始化处理时电阻变化元件的电阻状态变化。
在图11(a)中，只在初始化处理时作为激励脉冲将-1.5V的电压对电阻变化元件施加，在其后的写入处理中，作为高电阻化用的电压和作为低电阻化用的电压，交替反复施加+1.5V和-1.0V。作为该激励脉冲供给的-1.5V电压如同图8所示的“写入周期”的定时那样，通过由基板偏压电路110而产生的偏压电压的施加，实施正向的基板偏压，以此来获得。
另一方面，在图11(b)，不执行初始化处理，作为高电阻化用的电压和作为低电阻化用的电压，交替反复施加1.5V和-1.1V。
在初始化处理中，在由基板偏压电路110而产生的正向基板偏压下将激励脉冲供给了电阻变化元件时如图11(a)所示，从初始化处理的时刻开始，对于高电阻状态及低电阻状态的任一个，其电阻值都已稳定。与之相对，在不执行那种供给激励脉冲的初始化处理时，如图11(b)所示，对于高电阻状态及低电阻状态的任一个，都必须在其电阻值稳定之前重复20至30左右，供给电压脉冲。
这样，因为在初始化处理时，将与通常写入时相比绝对值大的激励脉冲对存储单元加以使用，所以通过使用基板偏压电路110实施正向的基板偏压，就能够立刻使电阻变化元件的电阻变化稳定。因此，可以实现能稳定工作的非易失性存储装置。
还有，本实施方式的非易失性存储装置虽然只在初始化处理时，才实施基板偏压，但是除初始化处理之外，也可以和实施方式1相同，在通常的写入周期内也实施基板偏压。
(实施方式3)
下面，说明本发明所涉及的实施方式3中的非易失性存储装置。
实施方式3是一种非易失性存储装置，在使之从低电阻状态向高电阻状态转变时，通过由基板偏压电路而产生的偏压电压的施加来实施正向的基板偏压。
还有，有关实施方式3非易失性存储装置的基本结构，由于和实施方式1的情形相同，所以省略其说明。本实施方式的非易失性存储装置和在写入周期内电阻变化元件的高电阻化(写入“1”)和低电阻化(写入“0”)的双方都实施基板偏压的实施方式1非易失性存储装置不同，只在高电阻化时才实施基板偏压。下面，一边随时参照图3一边进行说明。
图12(a)及(b)是表示将电阻变化元件重写100次时的电阻值分布的曲线图，图12(a)表示出作为高电阻化用的电压和作为低电阻化用的电压分别施加了+1.4V和-1.3V时的电阻值分布，图12(b)表示出作为高电阻化用的电压和作为低电阻化用的电压分别施加了+1.8V和-1.3V时的电阻值分布。也就是说，在图12(a)及(b)中，低电阻化用的电压为通用，另一方面，只是高电阻化用的电压不同，图12(b)与图12(a)相比电压变得更高。
如图12(a)及(b)所示，低电阻状态下电阻变化元件的电阻值在任何情况下都比较稳定。但是，高电阻状态下的电阻值在双方上不同，虽然在图12(a)中出现杂乱并且不稳定，但是图12(b)和低电阻状态的情形相同已经稳定。因此，判明如果“高电阻化用的电压/低电阻化用的电压(高电阻化用电压绝对值对低电阻化用电压绝对值之比)”的值较高，则可以使高电阻状态下的电阻值稳定。
本实施方式的非易失性存储装置由于只在施加高电阻化用的电压时，才通过由基板偏压电路110而产生的偏压电压的施加来实施正向的基板偏压，使“高电阻化用的电压/低电阻化用的电压”的值增大，因而使高电阻状态下的电阻值稳定。
图13是表示本实施方式中作为非易失性存储装置特征性动作的基板偏压过程的流程图。这里，表示出根据本发明所涉及的非易失性存储装置的写入方法过程。
控制电路109对于由地址输入电路108所确定的存储单元，判断是否进行高电阻化(写入“1”)及低电阻化(写入“0”)的某一个(S31)。在进行高电阻化时(S31中的是)，通过将其意思指示给基板偏压电路110及写入电路105，使之对于由选择电路(行选择电路·驱动器103及列选择电路·驱动器104)选择出的至少一个存储单元(电阻变化元件)，实施对行选择电路·驱动器103具备的晶体管103a的伴随基板偏压的写入周期(S32)。另一方面，在进行低电阻化时(S31中的否)，通过将其意思指示给基板偏压电路110及写入电路105，使之对于由选择电路(行选择电路·驱动器103及列选择电路·驱动器104)选择出的至少一个存储单元(电阻变化元件)，实施不伴随基板偏压的写入周期(S33)。
图14是表示本发明实施方式3所涉及的非易失性存储装置动作例的时间图。这里，表示出对存储单元M111写入信息“1”时(高电阻化时)及写入信息“0”时(低电阻化时)的动作例。
如图14(a)所示，在写入信息“1”时(高电阻化时)，和参照图8在上面所说明的实施方式1的情形相同。另一方面，如图14(b)所示，在写入信息“0”时(低电阻化时)，和图8不同，不实施由基板偏压电路110而产生的偏压电压VB的施加。也就是说，在低电阻化时，要实施和以往的动作相同的动作。
如上，由于在低电阻化时不实施由基板偏压电路110而产生的正向基板偏压，而只在高电阻化时才实施，因而与完全不实施这种基板偏压的情形相比，可以使“高电阻化用的电压/低电阻化用的电压”的值增大。因此，可以使高电阻状态下的电阻值稳定，能够实现非易失性存储装置的稳定动作。
还有，在本实施方式中，虽然只在高电阻化时实施基板偏压，但是除了本实施方式中的基板偏压之外，还可以实施在实施方式2中所说明的那种初始化处理时的基板偏压。
(实施方式4)
下面，说明本发明所涉及的实施方式4中的非易失性存储装置。
在因某种原因而写入处理失败时，通过实施重新写入同一信息的追加写入，使写入处理完成。实施方式4在使用电阻变化元件的非易失性存储装置的情况下，在该追加写入处理中，通过由基板偏压电路110而产生的偏压电压的施加，将形成晶体管后的基板按正向施加偏压，施加与通常写入时施加的电压相比更高的电压，以此就能够使其后电阻变化元件的电阻状态变化稳定。
图15表示出电阻变化元件单个的写入特性一例。虽然重复了利用-1.5V、+2.3V交替脉冲的低电阻化、高电阻化，但是在中途高电阻化失败。如图15所示，即便施加二次通常使用于高电阻化的+2.3V却仍是低电阻状态的原状，并且即便施加+2.4V却仍是低电阻状态的原状，但是若施加了+2.5V则和通常动作时相同进行高电阻化。因+2.5V施加而高电阻化成功之后，利用象通常一样的-1.5V、+2.3V交替脉冲进行电阻变化。在这样电阻变化失败时，通过按比通常稍高的施加电压进行追加写入，就可以使电阻变化稳定化。
因此，在实施方式4中，只在执行追加写入处理时，通过由基板偏压电路110而产生的偏压电压的施加来实施正向的基板偏压，以此施加与通常写入时施加的电压相比更高的电压，使电阻变化元件的电阻状态变化稳定。
还有，有关实施方式4非易失性存储装置的基本结构，由于和实施方式1的情形相同，因而省略其说明。本实施方式的非易失性存储装置和在通常的写入周期内实施基板偏压的实施方式1的非易失性存储装置不同，只在追加写入时才实施基板偏压。下面，一边随时参照图3一边进行说明。
如上所述，实施方式4的非易失性存储装置在写入失败时执行的追加写入处理中，执行由基板偏压电路110而产生的基板偏压。也就是说，在追加写入处理中，执行参照图8在上面所述的实施方式1中的写入处理。
图16(a)是表示本实施方式中作为非易失性存储装置特征性动作的基板偏压过程的流程图。这里，表示出根据本发明所涉及的非易失性存储装置的写入方法过程。
首先，控制电路109通过对写入电路105进行指示，使之对于由选择电路(行选择电路·驱动器103及列选择电路·驱动器104)选择出的构成存储单元的电阻变化元件，实施不伴随基板偏压的写入周期(S41)。接着，控制电路109通过读出放大器106读出其存储单元中所保持的信息，判断(也就是验证)所读出的信息是否和刚刚之前的写入信息一致(S42)。
在其结果为，所读出的信息和刚刚之前的写入信息一致时(S42中的是)，结束该写入，而在所读出的信息和刚刚之前的写入信息不一致时(S42中的否)，在来自控制电路109的指示之下，选择电路(行选择电路·驱动器103及列选择电路·驱动器104)在做好与刚刚之前所施加的写入用电压(字线的电位和位线的电压之差)相比只按预定的电压(例如0.1V)使写入用电压进一步增加的准备之后(S43)，控制电路109再次实施使用其写入用电压的写入周期(S41)。下面，在写入成功(通过验证得以合格)之前，重复使写入用电压增加的处理(S43)和再次的写入周期(S41)。
图16(b)是表示图16(a)中的写入步骤(S41)详细过程的流程图。在写入中，控制电路109判断是否是追加写入(S41a)，在是追加写入时(S41a中的是)，通过将其意思指示给基板偏压电路110及写入电路105，使之实施伴随基板偏压的写入周期(S41b)。另一方面，在不是追加写入(是初次的写入)时(S41a中的否)，通过将其意思指示给基板偏压电路110及写入电路105，使之实施不伴随基板偏压的写入周期(S41c)。
因此，只有在对构成存储单元的电阻变化元件的写入失败之后，且对该电阻变化元件进行追加写入时，才对于形成下述晶体管后的半导体基板(阱)按正向施加偏压电压，该晶体管构成选择其存储单元的选择电路。
若在追加写入之时执行了基板偏压，则如图7所示可以提高对电阻变化元件施加的有效电压。也就是说，如图15所示获得和提高了追加写入时的施加电压相同的效果。
这样，在写入处理失败之后执行的追加写入处理中，通过将下述追加写入脉冲施加给电阻变化元件，就可以使其后电阻变化元件的电阻状态变化稳定，该追加写入脉冲是通过由基板偏压电路110而产生的偏压电压的施加得到的。其结果为，可以实现能稳定工作的非易失性存储装置。
还有，本实施方式的非易失性存储装置虽然只在追加写入时实施基板偏压，但是也可以和实施方式2相同，在初始化处理时也实施基板偏压。
另外，本实施方式追加写入时的基板偏压除此之外，也可以和实施方式1相同，在高电阻化时及低电阻化时的双方实施基板偏压。另外，本实施方式追加写入时的基板偏压除此之外，还可以和实施方式3相同，在高电阻化时实施基板偏压。
(实施方式5)
下面，说明本发明所涉及的实施方式5中的非易失性存储装置。
在使用电阻变化元件的非易失性存储装置的场合，若反复执行了写入处理，则有时从某次以后电阻变化元件不再进行电阻变化。为了将招致这种状况的事件防止于未然，优选的是，在写入处理达到指定次数时，施加与通常写入时施加的电压相比更高的电压。通过执行这种处理(下面称为“再生处理”)，就可以实现非易失性存储装置的稳定工作。
实施方式5是一种非易失性存储装置，通过由基板偏压电路而产生的偏压电压的施加来实施正向的基板偏压，以此执行再生处理。
还有，有关实施方式5非易失性存储装置的基本结构，由于和实施方式1的情形相同，因而省略其说明。本实施方式的非易失性存储装置和在全部的写入周期内实施基板偏压的实施方式1的非易失性存储装置不同，只在再生处理时才实施基板偏压。下面，一边随时参照图3一边进行说明。
如上所述，实施方式5的非易失性存储装置在再生处理中，执行由基板偏压电路110产生的正向基板偏压。也就是说，在再生处理中执行参照图8在上面所述的实施方式1中的写入处理。这种再生处理例如在写入处理达到100万次时等实施了指定次数写入的情况下才执行。
图17是表示本实施方式中作为非易失性存储装置特征性动作的基板偏压过程的流程图。这里，表示出根据本发明所涉及的非易失性存储装置的写入方法过程。
控制电路109使用在内部具有的计数器，来判断对于由地址输入电路108所确定的存储单元的写入处理是否达到了指定次数(例如100万次)(S51)。在判断为写入处理达到了指定次数时(S51中的是)，通过将其意思指示给基板偏压电路110及写入电路105，使之对于由选择电路(行选择电路·驱动器103及列选择电路·驱动器104)选择出的至少一个存储单元(电阻变化元件)，实施伴随基板偏压的写入周期(S52)。另一方面，在判断为写入处理未达到指定次数时(S51中的否)，通过将其意思指示给基板偏压电路110及写入电路105，使之对于由选择电路(行选择电路·驱动器103及列选择电路·驱动器104)选择出的至少一个存储单元(电阻变化元件)，实施不伴随基板偏压的写入周期(S53)。还有，执行再生处理(基板偏压和写入)之后，控制电路109在将内部的计数器复位为零之后，执行同样的处理(S51～S53)。
这样，通过在再生处理中实施由基板偏压电路110产生的正向基板偏压，就可以使再生处理中的元件施加电压，与通常的写入处理中的元件施加电压相比进一步增大，其结果为，可以避免电阻变化元件不再进行电阻变化的状况。因此，可以实现能稳定工作的非易失性存储装置。
还有，本实施方式的非易失性存储装置虽然只在再生处理时实施基板偏压，但是也可以和实施方式2相同，在初始化处理时也实施基板偏压。
另外，再生处理既可以按每一存储单元计算写入次数并加以保持，只对写入次数达到指定值后的存储单元加以实施，也可以计算对存储单元阵列102整体的写入次数并加以保持，在写入次数达到指定值时，对构成存储单元阵列102的全部存储单元加以实施。
另外，本实施方式再生处理时的基板偏压除此之外，还可以和实施方式1相同，在高电阻化时及低电阻化时的双方都实施基板偏压。另外，本实施方式再生处理时的基板偏压除此之外，还可以和实施方式3相同，在高电阻化时实施基板偏压。
另外，本实施方式再生处理时的基板偏压除此之外，还可以和实施方式4相同，在追加写入时也实施基板偏压。
(实施方式6)
下面，说明本发明所涉及的实施方式6中的非易失性存储装置。
通过将图3及图4所示的实施方式1所涉及的非易失性存储装置中的存储单元阵列102按3维进行叠置，还可以实现多层化结构的非易失性存储装置。通过设置这样所构成的多层化存储单元阵列，就能够实现超大容量非易失性存储装置。实施方式6是一种非易失性存储装置，具备多层化存储单元阵列。
图18是表示本发明实施方式6所涉及的非易失性存储装置具备的多层交叉点存储单元立体结构的斜视图。如图18所示，位线及字线按上下方向交替配置，并且被那些位线和字线之间的各自夹持来构成存储单元MC。也就是说，成为图4所示的单层交叉点存储单元被叠置后的结构。
图19是表示本发明实施方式6中存储单元的电流-电压关系的曲线图。在图19中，横轴和纵轴分别表示出对位线-字线间施加的电压和在存储单元中流动的电流。另外，“LR单元”和“HR单元”分别代表存储单元是低电阻状态的情形和存储单元是高电阻状态的情形。如图19所示，这里假设存储单元是低电阻状态(LR单元)，则在电压上升并超过了“2V”左右时，电流增加得较大。在电压还上升并接近了“4V”时，存储单元的电阻值进行变化成为高电阻状态(HR单元)，电流减少得较大。另一方面，在电压下降到“-4V”左右以下时，存储单元的电阻值进行变化成为低电阻状态(LR单元)，电流增加得较大。这样，电阻变化就在双向上发生。
图20是表示本发明实施方式6所涉及的非易失性存储装置中的存储单元阵列200结构的电路图。在图20中，将位线伸长的方向设为X方向，将字线伸长的方向设为Y方向，将位线及字线的层重叠的方向设为Z方向。
在图20中，位线BL按X方向伸长，形成为多个层(在图20中是5层)，字线WL按Y方向伸长，形成在位线之间的各层(在图20中是4层)上。而且，在存储单元阵列200中，在位线BL和字线WL之间的交点位置上，各存储单元MC被该位线BL和该字线WL夹持来形成。还有，为了附图的简单化，对于存储单元MC的一部分及字线的一部分，省略了图示。
而且，在沿Z方向一致的各层每个位线BL群上，由和字线WL之间所形成的存储单元MC，分别构成了基本阵列面0～3。在各基本阵列面0～3上，字线WL通用。在图20的例子中，在各基本阵列面0～3上，存储单元MC按X方向和Z方向分别配置32个和8个。另外，存储单元阵列200由按Y方向排列的4个基本阵列面0～3构成。但是，基本阵列面上的存储单元的个数及按Y方向排列的基本阵列面的个数并不限定于此。
而且，在各基本阵列面0～3上，偶数层的位线BL被共同连接(BL_e0～BL_e3)，另外，奇数层的位线BL被共同连接(BL_o0～BL_o3)。
再者，全局位线GBL000～GBL003按Y方向伸长来形成。另外，在各基本阵列面0～3上，分别设有第1选择晶体管201～204及第2选择晶体管211～214。在图20中，第1选择晶体管201～204及第2选择晶体管211～214由NMOS晶体管构成。
第1选择晶体管201～204按照偶数层选择信号BLs_e0，来切换控制该基本阵列面所涉及的全局位线GBL000～GBL003和在该基本阵列面上所共同连接的偶数层位线BL_e0～BL_e3之间的电连接及非连接。第2选择晶体管221～224按照奇数层选择信号BLs_o0，来切换控制该基本阵列面所涉及的全局位线GBL000～GBL003和在该基本阵列面上所共同连接的奇数层位线BL_o0～BL_o3之间的电连接及非连接。
对这些第1选择晶体管201～204及第2选择晶体管211～214的基板，如下所述通过基板偏压电路来施加偏压电压。
采用该结构，实现了上述的多层交叉点结构。除此之外，还实现了使用位线BL及全局位线GBL的分层位线方式。再者，在各基本阵列面0～3上，通过分别共同连接偶数层的位线BL及奇数层的位线BL，而可以将用来实现分层位线方式的选择晶体管个数减少为2个。因此，可以在不使布局面积增大的状况下，实现阵列尺寸小的存储单元阵列。
图21是表示将1个基本阵列面展开成单层结构后的等效电路的附图。如图21所示，可以判明，存储单元MC按8层量分别排列32个后的基本阵列面和存储单元MC按2层量分别排列128个后的阵列等效，并且还能够分别共同连接偶数层的位线BL及奇数层的位线BL。
图22是表示图20的存储单元阵列200和其外围电路的电路图。在图22中，全局位线译码器·驱动器222对全局位线GBL进行驱动控制。子位线选择电路223按照地址信号A0～Ax，来控制偶数层选择信号BLs_e0及奇数层选择信号BLs_o0。字线译码器·驱动器221对各字线WL进行驱动控制。
图23是表示本发明实施方式6所涉及的非易失性存储装置主要部分的电路图。如图23所示，在实际的装置中，通过配置多个图20所示的存储单元阵列200，来构成存储单元阵列300。在图23的例子中，存储单元阵列200配置了(n+1)×16个。字线译码器·驱动器301对各字线WL进行驱动控制，全局位线译码器·驱动器302对各全局位线GBL进行驱动控制。子位线选择电路303按照地址信号A0～Ax，来控制对各存储单元阵列200的偶数层选择信号BLs_e0～BLs_en及奇数层选择信号BLs_o0～BLs_on。
在全局位线译码器·驱动器302上，经由偏压线GLB，连接着基板偏压电路304。该基板偏压电路304如上所述，是对形成下述两个选择晶体管后的基板施加偏压电压所用的电路，该两个选择晶体管，一个切换控制基本阵列面所涉及的全局位线和在该基本阵列面上所共同连接的偶数层位线之间的电连接及非连接，另一个切换控制基本阵列面所涉及的全局位线和在该基本阵列面上所共同连接的奇数层位线之间的电连接及非连接。
图24是表示本发明实施方式6所涉及的非易失性存储装置整体结构的框图。在图24中，主要部分400相当于图23所示的结构。
在图24中，地址输入电路311在消除周期、写入周期或者读出周期的期间，暂时锁存来自外部的地址信号，将锁存后的地址信号输出至子位线选择电路303、全局位线译码器·驱动器302及字线译码器·驱动器301。控制电路312接受多个输入信号，将表示消除周期、写入周期、读出周期及备用时状态的信号，输出至子位线选择电路303、全局位线译码器·驱动器302、字线译码器·驱动器301、写入电路314、读出电路316及数据输入输出电路315，来作为与各自相应的信号。另外，控制电路312将消除周期、写入周期及读出周期时的消除、写入或者读出脉冲发生触发信号输出至写入脉冲发生电路313。写入脉冲发生电路313在任意的期间(tp_E、tp_P、tp_R)发生消除周期、写入周期及读出周期内的各消除、写入或者读出时间脉冲，输出至全局位线译码器·驱动器302及字线译码器·驱动器301。
图25是表示图20的存储单元阵列200动作例的时间图。存储单元阵列200的动作如图25所示，大致分为消除周期、写入周期、读出周期及备用这4个。
首先，说明写入周期。在写入周期，选择出的存储单元的电阻变化型元件从高电阻状态变化为低电阻状态，或者从低电阻状态变化为高电阻状态。首先，对选择出的全局位线(在图25中是GBL000)，施加写入电压Vw。对此外的非选择全局位线则不施加写入电压Vw。另外，位线选择信号(偶数层选择信号及奇数层选择信号)之中，选择出的位线选择信号(在图25中是BLs_e0)变化为电压Vsel。此外的非选择位线选择信号不进行变化。再者，对偏压线GLB，通过基板偏压电路304施加偏压电压VB。
在图20中，由于偶数层选择信号BLs_e0变化成电压Vsel，因而作为N型晶体管的第1选择晶体管201～204接通。而且，由于对全局位线GBL000施加了写入电压Vw，因而对基本阵列面0上所共同连接的偶数层位线BL_e0施加电压Vw。也就是说，位线BL_e0成为选择位线。对此外的非选择位线则不施加电压Vw。
然后，使选择字线(在图25中是WL00000)的电压从V0变化为0V。此外的非选择字线则成为电压V0的原状。
另外，因为通过对偏压线GLB施加偏压电压，形成下述第1选择晶体管201后的基板就被按正向施加偏压，该第1选择晶体管201实施选择全局位线GBL000和选择位线BL_e0之间的连接及非连接的切换控制，所以可以使该第1选择晶体管201的阈值电压下降。因此，能够使对选择出的存储单元MC施加的电压增大，其结果为，可以使存储单元MC的电阻变化层可靠地产生变化。
在消除周期，基本的动作和写入周期相同，但是不同之处为，对选择出的存储单元MC施加相反方向的电压Ve。也就是说，由于选择全局位线GBL000的电压是0V的原状，因而在位线选择信号BLs_e0变化成电压Vsel时，选择位线BL_e0的电压成为0V。另一方面，选择字线WL00000的电压从V0变化为消除电压Ve。其结果为，对选择位线BL_e0和选择字线WL00000之间所夹持的存储单元MC施加与写入周期相反方向的电压Ve，因此，该存储单元MC的电阻值进行变化。
在读出周期，基本的动作与写入周期相同，但是不同之处为，对选择出的存储单元MC施加比写入电压Vw更小的读出电压(Vr-Vr0)。也就是说，由于选择全局位线GBL000的电压变化为电压Vr，因而在位线选择信号BLs_e0变化成电压Vsel时，选择位线BL_e0的电压成为Vr。另一方面，选择字线WL00000的电压从V0变化为Vr0。其结果为，对选择位线BL_e0和选择字线WL00000之间所夹持的存储单元MC施加电压(Vr-Vr0)，因此，该存储单元MC的电阻变化型元件可以进行高电阻状态或者低电阻状态的读出。
如上，在本实施方式中，对于形成下述第1选择晶体管201～204及第2选择晶体管211～214后的基板的区域，由基板偏压电路304施加基板偏压电压，该第1选择晶体管201～204切换控制全局位线和基本阵列面上偶数层的位线之间的连接及非连接，该第2选择晶体管211～214切换控制全局位线和基本阵列面上奇数层的位线之间的连接及非连接。因为通过这种基板偏压电压的施加，这些选择晶体管的阈值电压下降，并且导通(ON)电阻减少，所以对选择出的存储单元施加的电压增大，其结果为，致使构成存储单元的电阻变化元件的电阻状态可靠地进行变化。
还有，在本实施方式中，虽然对连接全局位线和各位线的选择晶体管实施了正向的基板偏压，但是作为实施基板偏压之对象的晶体管，不限定于此，对本实施方式中的各种驱动用晶体管，例如字线译码器·驱动器301、全局位线译码器·驱动器302及子位线选择电路303中后部的驱动用晶体管，也可以实施正向的基板偏压。
上面，对于本发明所涉及的非易失性存储装置及其写入方法，根据实施方式1～6进行了说明，但是本发明并不限定为这些实施方式。在本发明中，还包括对各实施方式实施由从业人员想到的各种变通而得到的方式，以及通过在不脱离本发明宗旨的范围内任意组合各实施方式中的结构要件及功能来实现的方式。
例如，在上述各实施方式中，虽然电阻变化层为钽氧化物层的叠层结构，但是本发明并不限定于此，只要是引起电阻变化的层就可以。从而，例如电阻变化层既可以由钽氧化物层的单层来构成，也可以不是钽氧化物层，而是铪氧化物层或者锆氧化物层等其他的金属氧化物层。还有，优选的是，即便在这样使用铪氧化物层或者锆氧化层时，也成为含氧率不同的第1氧化物层及第2氧化物层的叠层结构。
另外，上述各实施方式能够适当组合。也就是说，例如也可以组合实施方式2和实施方式5，在初始化处理及再生处理的两个处理中，实施由基板偏压电路110而产生的偏压电压的施加。因此，能够实现可将稳定工作保持得较长的非易失性存储装置等。此外，例如还可以组合实施方式2和实施方式6，具备多层交叉点存储单元的非易失性存储装置在初始化处理时实施由基板偏压电路304而产生的偏压电压的施加。
另外，上述各实施方式中的存储单元如图26(a)所示，包括：电阻变化元件501，电阻变化在双向上发生；双向二极管元件502，与该电阻变化元件501串联连接，是一种电流限制元件。但是，作为本发明所涉及的存储单元，并不限定于此，也可以采用只由图26(b)所示的那种单向型存储单元或者图26(c)所示的那种电阻变化元件所构成的无二极管存储单元。
产业上的可利用性
本发明的非易失性存储装置作为个人计算机及便携式电话机等各种电子设备所使用的存储装置等，特别是作为具有大存储容量的非易失性存储器，是有用的。
符号说明
10    电阻变化元件
11    基板
12    氧化物层
13    下部电极
14    电阻变化层
14a   第1钽氧化物层
14b   第2钽氧化物层
15    上部电极
16    光致抗蚀剂图案
17    元件区域
100   非易失性存储装置
101   存储器主体部
102   存储单元阵列
103   行选择电路·驱动器
103a  晶体管
104   列选择电路·驱动器
104a  晶体管
105   写入电路
106   读出放大器
107   数据输入输出电路
108   地址输入电路
109   控制电路
110   基板偏压电路
120   存储单元
121   上部布线
122   下部布线
123   上部电极
124   电阻变化层
125   内部电极
126   电流限制层
127   下部电极
200   存储单元阵列
201～204  第1选择晶体管
211～214  第2选择晶体管
221   字线译码器·驱动器
222   全局位线译码器·驱动器
223   子位线选择电路
300   存储单元阵列
301   字线译码器·驱动器
302   全局位线译码器·驱动器
303   子位线选择电路
304   基板偏压电路
311   地址输入电路
312   控制电路
313   写入脉冲发生电路
314   写入电路
315   数据输入输出电路
316   读出电路
400   主要部分
401a  P型阱(P型扩散层)
402a  第1N型扩散层区域(漏极)
402b  第2N型扩散层区域(源极)
403a  栅极绝缘膜
403b  栅电极
501   电阻变化元件
502   双向二极管元件
BL    位线
BLB、WLB、GLB  偏压线
GBL  全局位线
M、MC  存储单元
WL   字线

Claims (13)

1.一种非易失性存储装置，其特征为，
具备：
基板；
多条第1布线，相互平行地形成于上述基板上；
多条第2布线，形成于上述多条第1布线的上方，以使在与上述基板的主面平行的面内相互平行且与上述多条第1布线立体交叉；
存储单元阵列，具备多个电阻变化元件，该多个电阻变化元件对应于上述多条第1布线及上述多条第2布线的立体交叉点来设置，介于上述第1布线和上述第2布线之间，根据对上述第1布线及上述第2布线间施加的电压的极性，电阻状态在低电阻状态和高电阻状态之间可逆地进行变化；
选择电路，具备第1驱动电路和第2驱动电路，通过上述第1驱动电路及上述第2驱动电路从上述存储单元阵列中选择至少一个电阻变化元件，该第1驱动电路具备对上述多条第1布线施加指定电压的晶体管，该第2驱动电路具备对上述多条第2布线施加指定电压的晶体管；
基板偏压电路，对形成有上述第1驱动电路及上述第2驱动电路所具备的上述晶体管的上述基板施加偏压电压；以及
写入电路，对由上述选择电路选择出的电阻变化元件供给写入用的电信号；
上述第1驱动电路及上述第2驱动电路具备的晶体管形成于上述基板内的第1导电型区域内，并具备与上述第1导电型极性相反的第2导电型的第1扩散区域、栅极以及上述第2导电型的第2扩散区域；
上述基板偏压电路在对由上述选择电路选择出的上述电阻变化元件通过上述写入电路供给写入用的电信号时，针对上述第1驱动电路及上述第2驱动电路具备的晶体管之中的至少一方，对形成有该晶体管的上述基板内的第1导电型区域施加偏压电压，以便对于上述第1扩散区域及上述第2扩散区域成为正向。
2.如权利要求1所述的非易失性存储装置，其特征为，
在由上述选择电路选择出的电阻变化元件的电阻值是作为从制造该电阻变化元件之后尚未施加电压脉冲时的电阻值的初始电阻值的情况下，上述基板偏压电路施加上述偏压电压。
3.如权利要求1或2所述的非易失性存储装置，其特征为，
在使由上述选择电路选择出的电阻变化元件的电阻状态从低电阻状态向高电阻状态产生变化的情况下，上述基板偏压电路施加上述偏压电压。
4.如权利要求1至3中任一项所述的非易失性存储装置，其特征为，
在使由上述选择电路选择出的电阻变化元件的电阻状态产生变化的写入失败之后，并且对该电阻变化元件进行追加写入的情况下，上述基板偏压电路施加上述偏压电压。
5.如权利要求1至4中任一项所述的非易失性存储装置，其特征为，
在对由上述选择电路选择出的电阻变化元件的写入次数达到了指定次数的情况下，上述基板偏压电路施加上述偏压电压。
6.如权利要求1至5中任一项所述的非易失性存储装置，其特征为，
上述基板内的第1导电型区域是上述基板上所形成的第1导电型阱，
上述基板偏压电路对上述阱施加上述偏压电压。
7.如权利要求1至6中任一项所述的非易失性存储装置，其特征为，
上述电阻变化元件包含金属氧化物，该金属氧化物根据对上述第1布线及上述第2布线间供给的电压的极性，使电阻状态在低电阻状态和高电阻状态之间可逆地变化。
8.如权利要求1至6中任一项所述的非易失性存储装置，其特征为，
上述多条第2布线是在与上述基板的主面平行的面内按X方向延伸，并在与上述基板的主面垂直的Z方向上形成为多层的多条位线，
上述多条第1布线是在与上述基板的主面平行的面内按与上述X方向正交的Y方向延伸，并形成于上述位线间的各层上的多条字线，
在上述多条位线和上述多条字线之间的各交点位置上，分别被该位线和该字线夹持来形成上述电阻变化元件，
在沿上述Z方向一致的每个位线群上所构成的、字线通用的多个基本阵列面按上述Y方向排列进行配置，
在上述各基本阵列面上，偶数层的位线被共同连接，且奇数层的位线被共同连接，
上述非易失性存储装置，还具备：
全局位线；
第1选择开关元件及第2选择开关元件，设置于上述各基本阵列面的每个上；
上述第1选择开关元件用来按照偶数层选择信号，切换控制该基本阵列面所涉及的全局位线和在该基本阵列面上所共同连接的偶数层位线之间的电连接及非连接，
上述第2选择开关元件用来按照奇数层选择信号，切换控制该基本阵列面所涉及的全局位线和在该基本阵列面上所共同连接的奇数层位线之间的电连接及非连接，
上述基板偏压电路还在写入用的电信号被供给到选择出的上述基本阵列面所共同连接的偶数层或奇数层的位线时，对形成有上述第1选择晶体管及上述第2选择晶体管的基板施加偏压电压。
9.一种对非易失性存储装置具备的电阻变化元件进行写入的写入方法，其特征为，
包含：
选择步骤，使用具备对多条第1布线施加指定的电压的晶体管的第1驱动电路和具备对多条第2布线施加指定电压的晶体管的第2驱动电路，从具备多个电阻变化元件的存储单元阵列，选择至少一个电阻变化元件，上述多个电阻变化元件被对应于上述多条第1布线和上述多条第2布线之间的立体交叉点而设置在基板上，介于上述第1布线和上述第2布线之间，并且电阻状态根据经由上述第1布线及上述第2布线供给的电压的极性，在低电阻状态和高电阻状态之间可逆地变化；
基板偏压步骤，对形成有上述第1驱动电路及上述第2驱动电路所具备的上述晶体管的上述基板施加偏压电压；以及
写入步骤，对在上述选择步骤中选择出的电阻变化元件供给写入用的电信号；
上述第1驱动电路及上述第2驱动电路具备的晶体管形成于上述基板内的第1导电型区域内，并且具备与上述第1导电型极性相反的第2导电型的第1扩散区域、栅极以及上述第2导电型的第2扩散区域；
在上述基板偏压步骤中，在对由上述选择步骤选择出的上述电阻变化元件通过上述写入步骤供给写入用的电信号时，针对上述第1驱动电路及上述第2驱动电路具备的晶体管中的至少一个，对形成该晶体管后的上述基板内的第1导电型区域施加偏压电压，以使对于上述第1扩散区域及上述第2扩散区域成为正向。
10.如权利要求9所述的写入方法，其特征为，
在上述基板偏压步骤中，在上述选择步骤中选择出的电阻变化元件的电阻值是作为从制造该电阻变化元件之后尚未施加电压脉冲时的电阻值的初始电阻值的情况下，施加上述偏压电压。
11.如权利要求9或10所述的写入方法，其特征为，
在上述基板偏压步骤中，在使由上述选择步骤选择出的电阻变化元件的电阻状态从低电阻状态向高电阻状态变化的情况下，施加上述偏压电压。
12.如权利要求9至11中任一项所述的写入方法，其特征为，
在上述基板偏压步骤中，在使由上述选择步骤选择出的电阻变化元件的电阻状态产生的写入失败之后，并且对该电阻变化元件进行追加写入的情况下，施加上述偏压电压。
13.如权利要求9至12中任一项所述的写入方法，其特征为，
上述基板偏压步骤中，在对由上述选择步骤选择出的电阻变化元件的写入次数达到了指定次数的情况下，施加上述偏压电压。
CN200980105354XA 2008-12-18 2009-12-16 非易失性存储装置及其写入方法 Pending CN101946285A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008322136 2008-12-18
JP2008-322136 2008-12-18
PCT/JP2009/006917 WO2010070895A1 (ja) 2008-12-18 2009-12-16 不揮発性記憶装置及びその書き込み方法

Publications (1)

Publication Number Publication Date
CN101946285A true CN101946285A (zh) 2011-01-12

Family

ID=42268574

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980105354XA Pending CN101946285A (zh) 2008-12-18 2009-12-16 非易失性存储装置及其写入方法

Country Status (4)

Country Link
US (1) US8125817B2 (zh)
JP (1) JP4607256B2 (zh)
CN (1) CN101946285A (zh)
WO (1) WO2010070895A1 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105978625A (zh) * 2016-06-27 2016-09-28 佛山市南海区联合广东新光源产业创新中心 一种具有电阻阵列的可见光通信装置
CN106027145A (zh) * 2016-06-27 2016-10-12 佛山市南海区联合广东新光源产业创新中心 一种可见光通信切换及控制方法
CN106067843A (zh) * 2016-06-24 2016-11-02 佛山市南海区联合广东新光源产业创新中心 一种基于模拟开关切换控制的可见光通信装置
CN106130650A (zh) * 2016-06-24 2016-11-16 佛山市南海区联合广东新光源产业创新中心 一种基于模拟开关切换的可见光通信控制方法
CN104123957B (zh) * 2013-04-23 2017-06-23 株式会社东芝 半导体存储装置
CN107104122A (zh) * 2016-02-23 2017-08-29 三星电子株式会社 存储器件
CN109767798A (zh) * 2017-11-10 2019-05-17 旺宏电子股份有限公司 存储器元件及其制作方法
CN110088837A (zh) * 2016-12-26 2019-08-02 索尼半导体解决方案公司 存储装置和控制方法
CN113808648A (zh) * 2020-06-11 2021-12-17 闪迪技术有限公司 在交叉点存储器阵列中形成选择器的亚阈值电压

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8179714B2 (en) * 2008-10-21 2012-05-15 Panasonic Corporation Nonvolatile storage device and method for writing into memory cell of the same
JP2011034637A (ja) * 2009-08-03 2011-02-17 Toshiba Corp 不揮発性半導体記憶装置
CN102473707A (zh) * 2010-07-01 2012-05-23 松下电器产业株式会社 非易失性存储单元、非易失性存储单元阵列、以及其制造方法
KR101739059B1 (ko) 2011-02-09 2017-05-24 삼성전자주식회사 불휘발성 메모리 장치
US8570808B2 (en) * 2010-08-09 2013-10-29 Samsung Electronics Co., Ltd. Nonvolatile memory device with 3D memory cell array
CN102511079B (zh) * 2010-08-19 2014-08-27 松下电器产业株式会社 电阻变化型非易失性存储装置
US8374019B2 (en) * 2011-01-05 2013-02-12 Macronix International Co., Ltd. Phase change memory with fast write characteristics
US9251898B2 (en) 2011-02-10 2016-02-02 Panasonic Intellectual Property Management Co., Ltd. Method for programming nonvolatile memory element, method for initializing nonvolatile memory element, and nonvolatile memory device
CN102884584B (zh) * 2011-05-11 2015-04-01 松下电器产业株式会社 交叉点型电阻变化非易失性存储装置及其读取方法
JP5222380B2 (ja) * 2011-05-24 2013-06-26 シャープ株式会社 可変抵抗素子のフォーミング処理方法および不揮発性半導体記憶装置
US9082515B2 (en) 2011-05-24 2015-07-14 Panasonic Intellectual Property Management Co., Ltd. Variable resistance nonvolatile memory device and driving method of variable resistance nonvolatile memory device
KR101733620B1 (ko) 2011-05-25 2017-05-11 삼성전자주식회사 기판에 적층된 복수의 메모리 셀들을 포함하는 불휘발성 메모리
CN102918600B (zh) 2011-05-31 2014-11-19 松下电器产业株式会社 电阻变化型非易失性存储装置
US8619471B2 (en) * 2011-07-27 2013-12-31 Micron Technology, Inc. Apparatuses and methods including memory array data line selection
US8867259B2 (en) * 2011-08-11 2014-10-21 Panasonic Corporation Method of programming variable resistance nonvolatile memory element
CN103222004B (zh) * 2011-09-09 2015-06-17 松下电器产业株式会社 交叉点型电阻变化非易失性存储装置及其写入方法
CN103282965B (zh) * 2011-11-22 2015-05-06 松下电器产业株式会社 电阻变化型非易失性存储装置以及电阻变化型非易失性存储装置的访问方法
JP6097101B2 (ja) 2012-03-13 2017-03-15 株式会社半導体エネルギー研究所 記憶装置、データ処理装置及び記憶装置の駆動方法
US9190454B2 (en) * 2013-03-19 2015-11-17 Kabushiki Kaisha Toshiba Memory device
JP6163817B2 (ja) * 2013-03-26 2017-07-19 凸版印刷株式会社 不揮発性メモリセルおよび不揮発性メモリ
US10043564B2 (en) * 2014-12-10 2018-08-07 Toshiba Memory Corporation Semiconductor memory device and method of controlling semiconductor memory device
US9502106B2 (en) * 2014-12-10 2016-11-22 Kabushiki Kaisha Toshiba Semiconductor memory device and method of controlling semiconductor memory device
JP6381461B2 (ja) 2015-03-10 2018-08-29 東芝メモリ株式会社 不揮発性半導体メモリ
US10074694B2 (en) 2015-07-24 2018-09-11 Toshiba Memory Corporation Memory device and method for manufacturing the same
US11139024B2 (en) 2017-03-01 2021-10-05 Nanobridge Semiconductor, Inc. Semiconductor device
KR20210029554A (ko) * 2019-09-06 2021-03-16 에스케이하이닉스 주식회사 메모리 장치
JP2022019454A (ja) * 2020-07-17 2022-01-27 ソニーセミコンダクタソリューションズ株式会社 半導体装置およびその制御方法
JP2022103644A (ja) * 2020-12-28 2022-07-08 ソニーセミコンダクタソリューションズ株式会社 抵抗変化型メモリ、メモリ装置及びメモリシステム
US11538858B2 (en) * 2021-03-05 2022-12-27 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device, method of forming the same, and memory array

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1477639A (zh) * 2002-08-12 2004-02-25 ������������ʽ���� 低消耗电流半导体存储装置
US20040174728A1 (en) * 2001-07-17 2004-09-09 Yoh Takano Semiconductor memory device
CN101178934A (zh) * 2006-11-10 2008-05-14 松下电器产业株式会社 半导体存储器件
JP2008181978A (ja) * 2007-01-23 2008-08-07 Toshiba Corp 半導体記憶装置及びその製造方法
WO2008120579A1 (ja) * 2007-03-26 2008-10-09 Sharp Kabushiki Kaisha 半導体記憶装置
CN101542730A (zh) * 2007-06-05 2009-09-23 松下电器产业株式会社 非易失性存储元件和其制造方法、以及使用了该非易失性存储元件的非易失性半导体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3737240B2 (ja) 1997-04-24 2006-01-18 富士通株式会社 半導体集積回路装置
US6905937B2 (en) * 2001-06-28 2005-06-14 Sharp Laboratories Of America, Inc. Methods of fabricating a cross-point resistor memory array
US6825058B2 (en) * 2001-06-28 2004-11-30 Sharp Laboratories Of America, Inc. Methods of fabricating trench isolated cross-point memory array
US6569745B2 (en) * 2001-06-28 2003-05-27 Sharp Laboratories Of America, Inc. Shared bit line cross point memory array
US6925001B2 (en) * 2001-06-28 2005-08-02 Sharp Laboratories Of America, Inc. Electrically programmable resistance cross point memory sensing method
US6693821B2 (en) * 2001-06-28 2004-02-17 Sharp Laboratories Of America, Inc. Low cross-talk electrically programmable resistance cross point memory
US6531371B2 (en) * 2001-06-28 2003-03-11 Sharp Laboratories Of America, Inc. Electrically programmable resistance cross point memory
US6927430B2 (en) * 2001-06-28 2005-08-09 Sharp Laboratories Of America, Inc. Shared bit line cross-point memory array incorporating P/N junctions
US7193267B2 (en) * 2001-06-28 2007-03-20 Sharp Laboratories Of America, Inc. Cross-point resistor memory array
JP4113493B2 (ja) * 2003-06-12 2008-07-09 シャープ株式会社 不揮発性半導体記憶装置及びその制御方法
JPWO2007102212A1 (ja) 2006-03-08 2009-07-23 富士通株式会社 抵抗変化型記憶素子の製造方法
JP4088324B1 (ja) * 2006-12-08 2008-05-21 シャープ株式会社 不揮発性半導体記憶装置
JP2008305888A (ja) 2007-06-06 2008-12-18 Panasonic Corp 不揮発性記憶装置およびその製造方法
JP2008305889A (ja) 2007-06-06 2008-12-18 Panasonic Corp 不揮発性記憶装置およびその製造方法
JP2009135370A (ja) 2007-12-03 2009-06-18 Panasonic Corp 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP4203532B2 (ja) 2008-02-04 2009-01-07 シャープ株式会社 不揮発性半導体記憶装置及びその書き換え方法
JP2010073236A (ja) 2008-09-16 2010-04-02 Panasonic Corp 不揮発性メモリ装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040174728A1 (en) * 2001-07-17 2004-09-09 Yoh Takano Semiconductor memory device
CN1477639A (zh) * 2002-08-12 2004-02-25 ������������ʽ���� 低消耗电流半导体存储装置
CN101178934A (zh) * 2006-11-10 2008-05-14 松下电器产业株式会社 半导体存储器件
JP2008181978A (ja) * 2007-01-23 2008-08-07 Toshiba Corp 半導体記憶装置及びその製造方法
WO2008120579A1 (ja) * 2007-03-26 2008-10-09 Sharp Kabushiki Kaisha 半導体記憶装置
CN101542730A (zh) * 2007-06-05 2009-09-23 松下电器产业株式会社 非易失性存储元件和其制造方法、以及使用了该非易失性存储元件的非易失性半导体装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104123957B (zh) * 2013-04-23 2017-06-23 株式会社东芝 半导体存储装置
CN107104122A (zh) * 2016-02-23 2017-08-29 三星电子株式会社 存储器件
CN107104122B (zh) * 2016-02-23 2021-06-29 三星电子株式会社 存储器件
CN106067843A (zh) * 2016-06-24 2016-11-02 佛山市南海区联合广东新光源产业创新中心 一种基于模拟开关切换控制的可见光通信装置
CN106130650A (zh) * 2016-06-24 2016-11-16 佛山市南海区联合广东新光源产业创新中心 一种基于模拟开关切换的可见光通信控制方法
CN105978625A (zh) * 2016-06-27 2016-09-28 佛山市南海区联合广东新光源产业创新中心 一种具有电阻阵列的可见光通信装置
CN106027145A (zh) * 2016-06-27 2016-10-12 佛山市南海区联合广东新光源产业创新中心 一种可见光通信切换及控制方法
CN110088837A (zh) * 2016-12-26 2019-08-02 索尼半导体解决方案公司 存储装置和控制方法
CN110088837B (zh) * 2016-12-26 2023-04-25 索尼半导体解决方案公司 存储装置和控制方法
CN109767798A (zh) * 2017-11-10 2019-05-17 旺宏电子股份有限公司 存储器元件及其制作方法
CN109767798B (zh) * 2017-11-10 2021-01-05 旺宏电子股份有限公司 存储器元件及其制作方法
CN113808648A (zh) * 2020-06-11 2021-12-17 闪迪技术有限公司 在交叉点存储器阵列中形成选择器的亚阈值电压

Also Published As

Publication number Publication date
US20100321982A1 (en) 2010-12-23
JP4607256B2 (ja) 2011-01-05
WO2010070895A1 (ja) 2010-06-24
US8125817B2 (en) 2012-02-28
JPWO2010070895A1 (ja) 2012-05-24

Similar Documents

Publication Publication Date Title
CN101946285A (zh) 非易失性存储装置及其写入方法
CN102648522B (zh) 非易失性存储元件及其制造方法、以及非易失性存储装置
CN101933096A (zh) 非易失性存储装置及向其存储单元的写入方法
JP5320601B2 (ja) 不揮発性可変抵抗素子、及び、不揮発性半導体記憶装置
CN102047422B (zh) 电阻变化元件的驱动方法以及非易失性存储装置
US9190143B2 (en) Variable resistance memory device and related method of operation
CN103250252B (zh) 非易失性存储元件及非易失性存储装置
JP5351363B1 (ja) 不揮発性記憶素子および不揮発性記憶装置
EP3410437B1 (en) Multi-bit ferroelectric memory device and methods of forming the same
US20140177315A1 (en) Multi-Level Memory Array Having Resistive Elements For Multi-Bit Data Storage
CN103003884A (zh) 非易失性半导体存储装置及其读出方法
CN102640287A (zh) 电阻变化型非易失性存储装置
WO2004090984A1 (en) Phase change memory device
CN101542632A (zh) 电阻变化型存储装置
US8687409B2 (en) Variable resistance nonvolatile memory device
CN104160450B (zh) 非易失性半导体存储装置
CN103238185A (zh) 非易失性半导体存储装置及其写入方法
JP2015103271A (ja) 記憶装置及び記憶装置の制御方法
JP5448953B2 (ja) 集積回路メモリー素子
CN102742011A (zh) 非易失性存储元件及其制造方法
US20140085964A1 (en) Semiconductor storage device
CN102473448B (zh) 具有电阻性感测元件块擦除和单向写入的非易失性存储器阵列
CN105023607A (zh) 电子设备
CN105321563B (zh) 非易失性半导体存储器
CN103339681B (zh) 电阻变化元件的驱动方法和非易失性存储装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110112