CN102089877A - 形成多个电容器的方法 - Google Patents

形成多个电容器的方法 Download PDF

Info

Publication number
CN102089877A
CN102089877A CN2009801265651A CN200980126565A CN102089877A CN 102089877 A CN102089877 A CN 102089877A CN 2009801265651 A CN2009801265651 A CN 2009801265651A CN 200980126565 A CN200980126565 A CN 200980126565A CN 102089877 A CN102089877 A CN 102089877A
Authority
CN
China
Prior art keywords
opening
storage node
node contact
aperture array
accepted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801265651A
Other languages
English (en)
Other versions
CN102089877B (zh
Inventor
弗雷德·D·菲什伯恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN102089877A publication Critical patent/CN102089877A/zh
Application granted granted Critical
Publication of CN102089877B publication Critical patent/CN102089877B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Abstract

本发明揭示一种形成多个电容器的方法，其包含使用两个遮蔽步骤形成多个个别电容器电极。所述两个遮蔽步骤中的较早者用来在多个存储节点触点上方形成第一开口阵列。所述两个遮蔽步骤中的较晚者用来形成部分地被接纳于所述第一开口阵列上方且从所述第一开口阵列部分地偏移的第二开口阵列。所述第一与第二开口的重叠部分被接纳于所述存储节点触点上方。在所述两个遮蔽步骤两者之后，将所述个别电容器电极的导电材料沉积到所述第一及第二开口中的每一者的所述重叠部分中。将所述个别电容器电极并入到多个电容器中。涵盖其它方面及实施方案。

Description

形成多个电容器的方法
技术领域
本文所揭示的实施例涉及形成多个电容器的方法。
背景技术
电容器是常用于制造集成电路(例如，用于DRAM电路)的一种类型的组件。电容器由两个由非导电电介质区域分离的导电电极组成。随着集成电路密度的增加，尽管有典型的减小的电容器区，但对于维持足够高的存储电容仍存在持续挑战。集成电路密度的增加通常已导致电容器的水平尺寸与垂直尺寸相比而具有较大减小。在许多实例中，电容器的垂直尺寸已增加。
制造电容器的一个方式是首先形成其内形成有电容器存储节点电极的绝缘材料。例如，可在此绝缘电容器电极形成材料中制造个别电容器的电容器电极开口阵列，举例来说，绝缘电极形成材料是掺杂有磷及硼中的一者或两者的二氧化硅。可通过蚀刻形成所述电容器电极开口。可能难以在所述绝缘材料内蚀刻所述电容器电极开口，特别是在所述开口较深的情况下。
此外且无论如何，通常期望在已于所述开口内形成个别电容器电极之后如果不蚀刻掉全部的话则蚀刻掉大部分电容器电极形成材料。此使得所述电极的外部侧壁表面能够为所形成的电容器提供增加的区且借此增加的电容。然而，形成于深开口中的电容器电极通常比其宽度对应地高得多。此可导致所述电容器电极在用以暴露所述外部侧壁表面的蚀刻期间、在运输衬底期间及/或在沉积电容器电介质层或外部电容器电极层期间的倾覆。我们的美国专利第6,667,502号教示打算用以减轻此倾覆的支架或保持结构的提供。还揭示多个电容器形成中的相关联的其它方面，其中一些方面包含加撑结构，且所述方面为：
美国公开申请案第2005/0051822号；
美国公开申请案第2005/0054159号；
美国公开申请案第2005/0158949号；
美国公开申请案第2005/0287780号；
美国公开申请案第2006/0014344号；
美国公开申请案第2006/0051918号；
美国公开申请案第2006/0046420号；
美国公开申请案第2006/0121672号；
美国公开申请案第2006/0211211号；
美国公开申请案第2006/0263968号；
美国公开申请案第2006/0261440号；
美国公开申请案第2007/0032014号；
美国公开申请案第2006/0063344号；
美国公开申请案第2006/0063345号；
在记忆体电路中制造电容器可在电容器阵列区内形成电容器阵列。控制电路区或其它电路区通常从所述电容器阵列区移位，以使衬底包含位于所述电容器区与所述控制电路区或其它电路区之间的中间区。在一些实例中，在所述电容器阵列区与另一电路区之间的中间区中形成沟槽。可与在所述电容器阵列区内制造开口相称地形成此沟槽，在所述电容器阵列区内将接纳经隔离电容器电极。
附图说明
图1是在根据本发明实施例的工艺中的衬底片断的示意性俯视平面图。
图2是图1衬底片断的一小部分的经放大示意性俯视平面图。
图3是沿图2中的线3-3裁取的截面图。
图4是图2的衬底片断在图2所示的处理步骤之后的处理步骤处的示意性俯视平面图。
图5是沿图4中的线5-5截取的截面图。
图6是图4的衬底片断在图4所示的处理步骤之后的处理步骤处的示意性俯视平面图。
图7是沿图6中的线7-7截取的截面图。
图8是图6的衬底片断在图6所示的处理步骤之后的处理步骤处的示意性俯视平面图。
图9是沿图8中的线9-9截取的截面图。
图10是沿图8中的线10-10截取的截面图。
图11是图8的衬底片断在图8所示的处理步骤之后的处理步骤处的示意性俯视平面图。
图12是沿图11中的线12-12截取的截面图。
图13是沿图11中的线13-13截取的剖视图。
图14是沿图11中的线14-14截取的截面图。
图15是图11的衬底片断在图11所示的处理步骤之后的处理步骤处的示意性俯视平面图。
图16是沿图15中的线16-16截取的截面图。
图17是沿图15中的线17-17截取的截面图。
图18是图16所示的衬底片断之后的图16衬底片断的视图。
图19是图17所示的衬底片断之后的图17衬底片断的视图。
图20是图15的衬底片断在图18及19所示的处理步骤之后的处理步骤处的示意性俯视平面图。
图21是沿图20中的线21-21截取的截面图。
图22是沿图20中的线22-22截取的截面图。
图23是沿图20中的线23-23截取的截面图。
图24是图20的衬底片断在图20所示的处理步骤之后的处理步骤处的示意性俯视平面图。
图25是沿图24中的线25-25截取的截面图。
图26是沿图24中的线26-26截取的截面图。
图27是沿图24中的线27-27截取的截面图。
图28是图24的衬底片断在图24所示的处理步骤之后的处理步骤处的示意性俯视平面图。
图29是沿图28中的线29-29截取的截面图。
图30是沿图28中的线30-30截取的截面图。
图31是沿图28中的线31-31截取的截面图。
图32是DRAM单元的示意图。
图33是在根据本发明实施例的工艺中的替代实施例衬底片断的示意性俯视平面图。
图34是沿图33中的线34-34截取的截面图。
图35是图33的衬底片断在图33所示的处理步骤之后的处理步骤处的示意性俯视平面图。
图36是沿图35中的线36-36截取的截面图。
图37是沿图35中的线37-37截取的截面图。
图38是图35的衬底片断在图35所示的处理步骤之后的处理步骤处的示意性俯视平面图。
图39是沿图38中的线39-39截取的截面图。
图40是图38的衬底片断在图38所示的处理步骤之后的处理步骤处的示意性俯视平面图。
图41是沿图40中的线41-41截取的截面图。
图42是沿图40中的线42-42截取的截面图。
图43是沿图40中的线43-43截取的截面图。
图44是在根据本发明实施例的工艺中的替代实施例衬底片断的示意性俯视平面图。
图45是沿图44中的线45-45截取的截面图。
图46是图44的衬底片断在图44所示的处理步骤之后的处理步骤处的示意性俯视平面图。
图47是沿图46中的线47-47截取的截面图。
图48是沿图46中的线48-48截取的截面图。
图49是沿图46中的线49-49截取的截面图。
图50是在根据本发明实施例的工艺中的替代实施例衬底片断的示意性俯视平面图。
具体实施方式
参照图1至图50描述形成多个电容器的实例性方法。首先参照图1至图3，一般用参考编号10指示衬底，例如半导体衬底。在本文件的上下文中，术语“半导体衬底”或“半导电衬底”被定义为意指包括半导电材料的任一构造，所述半导电材料包含但不限于例如半导电晶圆的体半导电材料(单独或在其上包括有其它材料的总成中)及半导电材料层(单独或在包括其它材料的总成中)。术语“衬底”是指任一支撑结构，包含但不限于上文所述的半导电衬底。因此，且仅举例来说，衬底10可包括体半导体材料(未显示)(例如，体单晶体)，及/或包括绝缘体上半导体层。
可将衬底10视为包括电容器阵列区625、除电容器阵列区625以外的电路区675及位于电容器阵列区625与电路区675之间的中间区650。在所描绘的实例性实施例中，中间区650完全环绕且包围电容器阵列区625(图1)，且电路区675包括到电容器阵列区625的外围电路区的外围电路区。当然涵盖替代构造，举例来说，借此中间区650或电路区675均不完全或部分地包围电容器阵列区625。
图3描绘具有穿过其形成的导电存储节点柱14的绝缘材料12。可在某种合适下伏材料(例如，体单晶体及/或下伏电路)上方制造材料12及14。实例性绝缘材料12包含经掺杂及未经掺杂二氧化硅，举例来说，通过原硅酸四乙酯(TEOS)及/或硼磷硅酸盐玻璃(BPSG)及/或氮化硅的分解而沉积的二氧化硅。或者，仅举例来说，材料12可包括(举例来说)围绕晶体管栅极线(未显示)形成的经各向异性蚀刻的绝缘侧壁间隔件。实例性材料14是经导电掺杂的多晶硅。可将导电材料14视为包括或界定位于衬底10上的多个电容器存储节点位置/触点，且所述电容器存储节点位置/触点在图4的三个实例性列中已由编号15、16、17、18、19、20、21及22指定。存储节点触点15、16、17、18、19、20、21及22仅为实例，且无论如何，其在工艺中的此点处可导电，或随后使其导电。
第一材料23形成于存储节点触点阵列上方，包含在存储节点触点15、16、17、18、19、20、21及22上方。所述第一材料可以是同质的或非同质的，举例来说，包括多个不同及/或交替组成区域及/或层。在实例性实施例中，第一材料23被描绘为包括材料24、25、26、27、28及29。每一材料的实例性相应厚度为275埃、1,000埃、10,000埃、2,000埃、10,000埃及3,000埃。第一材料23中的一些或全部材料可以或可不保持为并入有多个电容器的成品电路构造的部分。所述第一材料可以是绝缘、导电或半导电的。如果绝缘，那么材料24的实例性组合物包括氮化硅及/或未经掺杂的二氧化硅。材料24可经包含以提供蚀刻停止或其它功能。在一个实施例中，材料25、27及29为相同组成，例如未经掺杂的二氧化硅。在一个实施例中，材料26及28为相同组成，举例来说，经掺杂的二氧化硅，例如硼磷硅酸盐玻璃、硼硅酸盐玻璃或磷硅酸盐玻璃。在一个实例性实施例中，第一材料23包括至少第一及第二可蚀刻性不同的材料。在一个实例中，且其中材料26及28是相同组成，可将其视为可蚀刻性不同于由材料25、27及29的组成(当其为相同组成时)构成的第二材料的第一材料。此外，当然，还可提供更少或更多个交替或不同组成层以用于材料23。同样，“第一”及“第二”针对将各种材料区分开仅为方便起见而使用，其中此可独立于提供于衬底上方的次序且独立于其它此类材料是提供在其下面还是其上方而互换。
参照图2及图3，已在第一材料23上方形成掩模30。掩模30的实例包含8,000埃透明碳，所述透明碳具有沉积在其上方的320埃抗反射涂层(即，DARC)。开口32阵列已形成于掩模30中(即，使用其它处理的光学光刻)。
参照图4及图5，第一开口34阵列已(举例来说)使用掩模30(未显示)中的开口32(未显示)形成到存储节点触点上方的第一材料23中且所述掩模随后被移除。第一开口34中的个别者形成于存储节点触点中的至少两者上方。在一个实施例中，所述第一开口中的个别者形成于所述存储节点触点中的四者或少于四者上方，其中图4及图5的实施例显示第一开口34个别地形成于四个且仅四个存储节点触点上方。在一个实施例中，第一开口34中的个别者在穿过衬底的至少一个水平横截面中在形状上为四边形，在一个实施例中包括平行四边形，且在一个实施例中包括矩形，例如，如图所示。当然，也涵盖存储节点触点的其它形状及/或次多个集合。此外，第一开口34可以或可不完全延伸到所述第一开口在处理的此点处上覆于其的存储节点触点。在所描绘的实例性图4及5实施例中，可通过使用任何合适各向异性蚀刻化学品来最终选择性地蚀刻到材料24且停止在材料24上而发生第一开口34的形成，如图所示。在本文件的上下文中，选择性蚀刻界定一种材料相对于另一种材料为至少2∶1的蚀刻速率。出于继续论述的目的，可将个别第一开口34视为包括环绕侧壁35。
参照图6及图7，遮蔽材料36已沉积在第一开口34内且遮蔽材料36在此类开口中的个别者内接纳于存储节点触点上方。实例性遮蔽材料包括多晶硅。替代实例性遮蔽材料包含碳或其它有机材料。理想情况为，遮蔽材料26能够保形沉积，例如以70％到100％的阶梯覆盖。在第一所描绘实例性实施例中，遮蔽材料36已经沉积而给环绕第一开口侧壁35加衬且较少填充此类第一开口34。在其中第一开口34的最宽敞开尺寸为约1,650乘以1900埃的一个实例中，遮蔽材料36的实例性沉积厚度为600埃，以留下约450埃乘以700埃的中心间隙或敞开尺寸。图6及7将此中心容积描绘为随后已用另一材料37(例如，光致抗蚀剂)填充，其中接着将材料36及37至少共同地平面化回到第一材料23的最外表面。在一个实施例中，进行加衬动作以在第一开口34内形成遮蔽材料36以在第一开口34内提供横向厚度的材料36，所述横向厚度不大于在第一材料23内的个别第一开口34的最外部分处的最小水平横截面敞开尺寸的百分之四十。
参照图8到图10，已移除材料37(未显示)，且已将第二材料38形成到第一开口34内邻近遮蔽材料36。实例性第二材料38是(举例来说)使用原硅酸四乙酯沉积的未经掺杂的二氧化硅。可以或可不形成来自此沉积的实例性缝39。在一个实施例中且如图所示，第二材料38经沉积以在立面上接纳于第一材料23上方，(举例来说)达约500埃的厚度。或者，仅举例来说，可不将所述第二材料提供为在立面上接纳于第一遮蔽材料23的任一者上方。此外，作为此实例的替代方案，可消除如图6及7中所示的材料37的沉积，且用实例性第二材料38的沉积替代，随后是在普通回蚀或抛光步骤中对遮蔽材料36及第二材料38的回蚀或平面化抛光。
此外，已将掩模40形成为衬底10的部分。掩模40可为与如上所述的掩模30的组成相同的组成。已将第二开口42阵列形成为掩模40的部分。所述阵列部分地接纳于第一开口34阵列上方且从第一开口34阵列部分地偏移。第二开口42中的个别者形成于接纳于第一开口34中的不同且邻近的第一开口34下方的至少两个存储节点触点上方。在一个实施例中，所述第二开口中的个别者形成于所述存储节点触点中的四者或少于四者上方。在所描绘的实例性实施例中，第二开口42中的个别者形成于接纳于第一开口34中的不同且邻近的第一开口34下方的四个存储节点触点上方，其中所述第一与第二开口的重叠部分被接纳于所述存储节点触点上方。在一个实施例中，第二开口42在至少一个水平横截面中在形状上个别地为四边形，在一个实施例中，在至少一个水平横截面中在形状上为平行四边形，且在一个实施例中，在至少一个水平横截面中在形状上为矩形，如图所示。在一个实施例中，第一开口34及第二开口42在至少一个水平横截面中全部为相同大小及形状，且无论在至少一个水平横截面中的此大小及形状是否为四边形。如果为四边形，那么所述第一及第二开口可与是否全部为相同大小及形状无关而个别地包括在至少一个水平横截面中的平行四边形形状，其中所描绘实施例中的第一开口34及第二开口42在至少一个水平横截面中为相同大小及形状且为矩形。
参照图11到图14，已通过掩模40中的第二开口42蚀刻遮蔽材料36以移除遮蔽材料36而使其不被接纳于存储节点触点上方第一开口34内。理想情况为，相对于第二材料38及第一材料23选择性地进行此蚀刻。图13还描绘在蚀刻遮蔽材料36之后的材料24的移除以有效地暴露所描绘存储节点触点阵列。此外，图11到图14将掩模40(未显示)中在第二材料38外部的材料描绘为已被移除。
参照图15到图17，已在第一开口34内形成与相应存储节点触点电连接的导电材料50，且所述导电材料包括个别电容器电极52。仅举例来说，实例性材料是氮化钛。当然，也可利用多于一种导电材料，以及除氮化钛以外的材料。所描绘的导电材料50已经至少蚀刻回到第一材料23以形成经隔离的个别电容器电极52。此也可蚀刻第一材料23中的一些材料。图18及19描绘第一遮蔽材料23的某一随后移除，且特定来说材料29的某一随后移除，以提供较平坦外表面配置相关材料29(如果需要)。
最终将个别电容器电极52并入到多个电容器中。此可包括从第一开口34蚀刻遮蔽材料36的一些或所有剩余部分及/或第二材料38的一些或所有剩余部分。举例来说且参照图20到图23，其描绘从第一开口34蚀刻遮蔽材料36(未显示)的所有剩余部分，且从第一开口34蚀刻第二材料38(未显示)的所有剩余部分。
在一个实施例中，可将某一形式的晶格保持结构形成为从外部接纳于个别电容器电极中。例如且仅举例来说，图24到图27描绘可形成此种晶格保持结构的仅一个实例性方式。具体来说，已相对于第一可蚀刻性不同的材料25、27及29选择性地蚀刻第二可蚀刻性不同的材料26、28(未显示)，借此形成由第一可蚀刻性不同的材料25、27及29构成的晶格保持结构55，所述晶格保持结构从外部接纳于个别电容器电极52中。
参照图28到图31，已将电容器电介质56及单元电容器电极58沉积为衬底10的部分。实例性电容器电介质材料包含二氧化硅、氮化硅、二氧化硅与氮化硅的混合物中的一者或一者以上或者任一合适高k电介质，且无论是现有还是尚待开发的电介质。仅举例来说，高k电介质包含Ta2O5及钛酸钡锶。实例性外部电容器电极层包括经导电掺杂的多晶硅。借此，所述多晶硅界定个别电容器60。将所述电容器描绘为包括到(例如)可用于DRAM或其它电路中的所有所描绘电容器的共用单元电容器板。例如且仅举例来说，图32描绘并入有电容器60的实例性DRAM单元。所述电容器包括实例性晶体管栅极字线62，所述字线具有绝缘侧壁间隔件、绝缘帽及位于所述帽下方的导电区域(例如硅化物)、位于所述硅化物下方的导电多晶硅区域，及位于所述多晶硅下方的栅极电介质区域。显示源极/漏极区域64形成于以操作方式接近字线62的半导体材料内。源极/漏极区域64中的一者与电容器60电连接，且源极/漏极区域64中的另一者与位元线66电连接。
上述实施例描绘其中遮蔽材料36到第一开口34内的沉积仅部分地填充第一开口34的剩余容积(例如，用此遮蔽材料给所描绘的环绕第一开口侧壁35加衬)的实例。然而，本发明的实施例也包含将遮蔽材料形成为完全填充此类第一开口。举例来说，图33到图43描绘关于衬底片断10a的此种替代实例性实施例。在适当之处已利用来自第一所述实施例的相同编号，而差别之处用后缀“a”或用不同编号来指示。
参照图33、图34、图35、图36及图37，其分别依序对应于第一所述实施例的以上描绘的图6、图7、图8、图9及图10。除此处外，遮蔽材料36a已经沉积以完全填充第一开口34。因此，不存在其内第二材料38(未显示)可用于沉积的内部容积。
参照图38及图39，已通过掩模40中的第二开口42蚀刻遮蔽材料36a以移除遮蔽材料36a而使其不被接纳于相应存储节点触点上方第一开口34内。图38及图39分别依序对应于所述图11及图13。
参照图40到图43，其分别依序对应于第一所述实施例的所述图28到图31。因此，已进行随后处理以形成个别电容器电极52，随后是遮蔽材料36a(未显示)的所有剩余部分的移除以最终形成与图28到图31中的电容器基本相同的电容器60。
以上实例性实施例描绘其中导电材料50经沉积以将个别电容器电极52形成为包括单一的基本上完全实心柱的实施方案。然而，本发明的方面也涵盖将此导电材料形成为经沉积以将个别电容器电极形成为包括敞开式容器形状或其它形状。例如，图44及图45描绘与上文所参照的衬底片断10a相比的替代实例性衬底片断10b。在适当之处已利用来自衬底10a实施例的相同编号，而差别之处用后缀“b”或用不同编号来指示。图44及图45描绘将导电材料50b的沉积描绘为较少填充通过在个别存储节点触点上方移除遮蔽材料36b而形成的空隙。图46到图49描绘已进行随后对应处理以形成电容器60b，其中个别内部电容器电极52b包括敞开式容器形状。
如本文所述的实施例囊括一种形成多个电容器的方法，所述方法包括形成多个个别电容器电极，其包括使用两个遮蔽步骤。所述两个遮蔽步骤中的较早者用来在多个存储节点触点上方形成第一开口(即，第一开口34)阵列。所述两个遮蔽步骤中的较晚者用来形成部分地被接纳于所述第一开口阵列上方且从所述第一开口阵列部分地偏移的第二开口(即，第二开口42)阵列。所述第一与第二开口的重叠部分被接纳于所述存储节点触点上方。也可在制造多个个别电容器电极中的所陈述较早及较晚遮蔽步骤之前及之后添加遮蔽步骤。
在所述两个所陈述遮蔽步骤两者之后，将所述个别电容器电极的导电材料沉积到所述第一及第二开口中的每一者的重叠部分中。最终将所述个别电容器电极并入到多个电容器中。在一些实施例中，第一与第二开口的重叠部分在至少一个水平横截面中具有与存储节点触点中的个别者的水平横截面大小及形状相同的水平横截面大小及形状，例如且仅举例来说，如在上文所描绘实施例中的每一者中所描绘。然而，所述重叠部分可处处具有与所述存储节点触点中的个别者的水平横截面大小及形状不同的水平横截面大小及形状。
在一些实施例中，至少其内沉积有遮蔽材料的个别第一开口在水平大小上不大于3.5FX5.5F，其中“F”为正交测量的最小特征大小，其是在制造多个电容器时使用光刻来图案化特征而获得的。举例来说，上文所描绘的图1到图49实施例中的每一者可用于将个别第一开口制造为具有小于或等于3.5FX5.5F的此水平大小。
图50在俯视图中示意性地描绘其中个别第一开口34c中的每一者及个别第二开口42c中的每一者具有为3.5F X 5.5F的相应水平大小的替代实例性实施例。图50示意性地描绘衬底片断10c的俯视图。在适当之处已利用来自上述实施例的相同编号，而差别之处用后缀“c”或用不同编号来指示。仅举例来说，第一开口34c及第二开口42c中的每一者在形状上为四边形，但可为不同形状。进一步仅举例来说，开口34c及42c的不同形状每一者为平行四边形。进一步在一个实例性实施例中且如图所示，衬底片断10c被描绘为包括第一开口34c与第二开口42c的重叠部分70，所述重叠部分在形状上为四边形，且但在一个实施例中其并非平行四边形形状。进一步仅举例来说，其描绘其中重叠部分70具有与存储节点触点中的个别者的水平横截面大小及形状不同的水平横截面大小及形状的实例，其中举例来说，如在上文所描绘的实例性图1到图49实施例中，所述重叠部分被制造为正方形或矩形，(举例来说)也可将其并入图50实施例中。
在一些实施例中，至少其内可沉积有遮蔽材料的个别第一开口在水平大小上不大于F X F，其中“F”为正交测量的最小特征大小，其是在制造多个电容器时使用光刻来图案化特征而获得的。

Claims (35)

1.一种形成多个电容器的方法，其包括：
形成多个个别电容器电极，其包括使用两个遮蔽步骤，所述两个遮蔽步骤中的较早者用来在多个存储节点触点上方形成第一开口阵列，所述两个遮蔽步骤中的较晚者用来形成部分地被接纳于所述第一开口阵列上方且从所述第一开口阵列部分地偏移的第二开口阵列，所述第一与第二开口的重叠部分被接纳于所述存储节点触点上方；
在所述两个遮蔽步骤两者之后，将所述个别电容器电极的导电材料沉积到所述第一及第二开口中的每一者的所述重叠部分中；及
将所述个别电容器电极并入到多个电容器中。
2.根据权利要求1所述的方法，其中沉积所述导电材料以将所述个别电容器电极形成为包括敞开式容器形状。
3.根据权利要求1所述的方法，其中沉积所述导电材料以将所述个别电容器电极形成为包括单一柱。
4.根据权利要求1所述的方法，其中所述重叠部分在至少一个水平横截面中具有与所述存储节点触点中的个别者的水平横截面大小及形状相同的水平横截面大小及形状。
5.根据权利要求1所述的方法，其中所述重叠部分处处具有与所述存储节点触点中的个别者的水平横截面大小及形状不同的水平横截面大小及形状。
6.一种形成多个电容器的方法，其包括：
在存储节点触点阵列上方形成第一材料；
将第一开口阵列形成到所述存储节点触点上方的所述第一材料中，所述第一开口中的个别者形成于所述存储节点触点中的至少两者上方；
在所述第一开口内沉积遮蔽材料且所述遮蔽材料被接纳于所述存储节点触点上方；
在掩模中形成第二开口阵列，所述第二开口阵列部分地被接纳于所述第一开口阵列上方且从所述第一开口阵列部分地偏移，所述第二开口中的个别者形成于被接纳于所述第一开口中的不同且邻近的第一开口下方的至少两个存储节点触点上方；
通过所述掩模中的所述第二开口蚀刻所述遮蔽材料以移除所述遮蔽材料而使其不被接纳于所述存储节点触点上方所述第一开口内；
在所述蚀刻之后，在所述第一开口内形成与所述存储节点触点电连接的导电材料且将所述导电材料形成为包括个别电容器电极；及
将所述个别电容器电极并入到多个电容器中。
7.根据权利要求6所述的方法，其中其内沉积有所述遮蔽材料的所述个别第一开口在水平大小上不大于3.5F X 5.5F，其中“F”为正交测量的最小特征大小，其是在制造所述多个电容器时使用光刻来图案化特征而获得的。
8.根据权利要求7所述的方法，其中所述水平大小为3.5F X 5.5F。
9.根据权利要求7所述的方法，其中所述水平大小小于3.5F X 5.5F。
10.根据权利要求6所述的方法，其中其内沉积有所述遮蔽材料的所述个别第一开口在水平大小上不大子5F X 5F，其中“F”为正交测量的最小特征大小，其是在制造多个电容器时使用光刻来图案化特征而获得的。
11.根据权利要求6所述的方法，其中在所述存储节点触点中的四者或少于四者上方形成所述第一开口中的所述个别者。
12.根据权利要求6所述的方法，其中所述第一及第二开口在至少一个水平横截面中全部为相同大小及形状。
13.根据权利要求6所述的方法，其中所述第一及第二开口在至少一个水平横截面中为不同大小及形状。
14.根据权利要求13所述的方法，其中所述不同形状每一者在所述至少一个水平横截面中为平行四边形。
15.根据权利要求6所述的方法，其中在所述存储节点触点中的仅四者上方形成所述第一开口中的所述个别者，且在所述存储节点触点中的仅四者上方形成所述第二开口中的所述个别者。
16.根据权利要求15所述的方法，其中所述第一及第二开口在至少一个水平横截面中个别地包括平行四边形形状。
17.一种形成多个电容器的方法，其包括：
在存储节点触点阵列上方形成第一材料；
将第一开口阵列形成到所述存储节点触点上方的所述第一材料中，所述第一开口中的个别者形成于所述存储节点触点中的至少两者上方且包括环绕侧壁；
用遮蔽材料给所述环绕第一开口侧壁加衬，所述遮蔽材料较少填充所述第一开口且被接纳于所述存储节点触点上方；
将第二材料形成到所述第一开口内邻近所述遮蔽材料；
在掩模中形成第二开口阵列，所述第二开口阵列部分地被接纳于所述第一开口阵列上方且从所述第一开口阵列部分地偏移，所述第二开口中的个别者形成于被接纳于所述第一开口中的不同且邻近的第一开口下方的至少两个存储节点触点上方；
通过所述掩模中的所述第二开口相对于所述第二材料选择性地蚀刻所述遮蔽材料以移除所述遮蔽材料而使其不被接纳于所述存储节点触点上方所述第一开口内；
在所述蚀刻之后，在所述第一开口内形成与所述存储节点触点电连接的导电材料且将所述导电材料形成为包括个别电容器电极；及
将所述个别电容器电极并入到多个电容器中。
18.根据权利要求17所述的方法，其中相对于所述第一材料选择性地进行所述蚀刻。
19.根据权利要求17所述的方法，其中所述第一材料包括至少第一及第二可蚀刻性不同的材料，且所述方法进一步包括相对于所述第一可蚀刻性不同的材料选择性地蚀刻所述第二可蚀刻性不同的材料以形成由所述第一可蚀刻性不同的材料构成的晶格保持结构，所述晶格保持结构从外部被接纳于所述个别电容器电极中。
20.根据权利要求17所述的方法，其中在所述存储节点触点中的四者或少于四者上方形成所述第一开口中的所述个别者。
21.根据权利要求17所述的方法，其中其内接纳有所述遮蔽材料的所述第一开口不延伸到所述存储节点触点。
22.根据权利要求17所述的方法，其中所述加衬包括将所述遮蔽材料形成为在所述第一开口内具有不大于所述个别第一开口的最外部分处的最小水平横截面敞开尺寸的40％的横向厚度。
23.根据权利要求17所述的方法，其中在所述存储节点触点中的四者或少于四者上方形成所述第二开口中的所述个别者。
24.根据权利要求17所述的方法，其中在所述存储节点触点中的仅四者上方形成所述第一开口中的所述个别者，且在所述存储节点触点中的仅四者上方形成所述第二开口中的所述个别者。
25.根据权利要求24所述的方法，其中所述第一及第二开口在至少一个水平横截面中个别地包括平行四边形形状。
26.根据权利要求17所述的方法，其包括在形成所述导电材料之后从所述第一开口蚀刻所述遮蔽材料的所有剩余部分。
27.根据权利要求17所述的方法，其包括在形成所述导电材料之后从所述第一开口蚀刻所述第二材料的所有剩余部分。
28.一种形成多个电容器的方法，其包括：
在存储节点触点阵列上方形成第一材料；
将第一开口阵列形成到所述存储节点触点上方的所述第一材料中，所述第一开口中的个别者形成于所述存储节点触点中的至少两者上方；
将遮蔽材料形成为完全填充所述第一开口；
在掩模中形成第二开口阵列，所述第二开口阵列部分地被接纳于所述第一开口阵列上方且从所述第一开口阵列部分地偏移，所述第二开口中的个别者形成于被接纳于所述第一开口中的不同且邻近的第一开口下方的至少两个存储节点触点上方；
通过所述掩模中的所述第二开口蚀刻所述遮蔽材料以移除所述遮蔽材料而使其不接纳于所述存储节点触点上方所述第一开口内；
在所述蚀刻之后，在所述第一开口内形成与所述存储节点触点电连接的导电材料且将所述导电材料形成为包括个别电容器电极；及
将所述个别电容器电极并入到多个电容器中。
29.一种形成多个电容器的方法，其包括：
在存储节点触点阵列上方形成第一材料；
将第一开口阵列形成到所述存储节点触点上方的所述第一材料中，所述第一开口中的个别者形成于所述存储节点触点中的四者上方；
在所述第一开口内沉积遮蔽材料且所述遮蔽材料被接纳于所述存储节点触点上方；
在掩模中形成第二开口阵列，所述第二开口阵列部分地被接纳于所述第一开口阵列上方且从所述第一开口阵列部分地偏移，所述第一与第二开口的重叠部分被接纳于所述存储节点触点上方，所述第二开口中的个别者形成于所述存储节点触点中被接纳于所述第一开口中的不同且邻近的第一开口下方的四者上方，所述第一及第二开口在至少一个水平横截面中在形状上个别地为四边形；
通过所述掩模中的所述第二开口蚀刻所述遮蔽材料以移除所述遮蔽材料而使其不被接纳于所述存储节点触点上方所述第一开口内；
在所述蚀刻之后，在所述第一开口内形成与所述存储节点触点电连接的导电材料且将所述导电材料形成为包括个别电容器电极；及
将所述个别电容器电极并入到多个电容器中。
30.根据权利要求29所述的方法，其中所述第一开口在所述至少一个横截面中的所述四边形形状及所述第二开口在所述至少一个横截面中的所述四边形形状包括平行四边形。
31.根据权利要求29所述的方法，其中所述第一开口在所述至少一个横截面中的所述四边形形状与所述第二开口在所述至少一个横截面中的所述四边形形状为相同形状。
32.根据权利要求29所述的方法，其中所述第一开口在所述至少一个横截面中的所述四边形形状与所述第二开口在所述至少一个横截面中的所述四边形形状为不同形状。
33.根据权利要求32所述的方法，其中所述不同形状每一者为平行四边形。
34.根据权利要求29所述的方法，其中所述重叠部分在至少一个水平横截面中为四边形形状。
35.根据权利要求34所述的方法，其中所述重叠部分的所述四边形形状并非平行四边形。
CN2009801265651A 2008-07-09 2009-06-10 形成多个电容器的方法 Active CN102089877B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/170,307 US7759193B2 (en) 2008-07-09 2008-07-09 Methods of forming a plurality of capacitors
US12/170,307 2008-07-09
PCT/US2009/046946 WO2010005670A2 (en) 2008-07-09 2009-06-10 Methods of forming a plurality of capacitors

Publications (2)

Publication Number Publication Date
CN102089877A true CN102089877A (zh) 2011-06-08
CN102089877B CN102089877B (zh) 2013-10-16

Family

ID=41505518

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801265651A Active CN102089877B (zh) 2008-07-09 2009-06-10 形成多个电容器的方法

Country Status (6)

Country Link
US (2) US7759193B2 (zh)
EP (1) EP2297779B1 (zh)
KR (1) KR101184513B1 (zh)
CN (1) CN102089877B (zh)
TW (1) TWI384587B (zh)
WO (1) WO2010005670A2 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110021582A (zh) * 2017-12-15 2019-07-16 三星电子株式会社 集成电路器件及制造其的方法
CN111490036A (zh) * 2019-01-28 2020-08-04 美光科技公司 使用硬掩模形成电容器
CN111490035A (zh) * 2019-01-28 2020-08-04 美光科技公司 使用牺牲层形成电容器
CN112447727A (zh) * 2019-08-29 2021-03-05 美光科技公司 半导体结构堆叠

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005083790A1 (ja) * 2004-02-27 2005-09-09 Texas Instruments Japan Limited 固体撮像装置、ラインセンサ、光センサおよび固体撮像装置の動作方法
US7547945B2 (en) * 2004-09-01 2009-06-16 Micron Technology, Inc. Transistor devices, transistor structures and semiconductor constructions
US7282401B2 (en) 2005-07-08 2007-10-16 Micron Technology, Inc. Method and apparatus for a self-aligned recessed access device (RAD) transistor gate
US7867851B2 (en) 2005-08-30 2011-01-11 Micron Technology, Inc. Methods of forming field effect transistors on substrates
US7700441B2 (en) 2006-02-02 2010-04-20 Micron Technology, Inc. Methods of forming field effect transistors, methods of forming field effect transistor gates, methods of forming integrated circuitry comprising a transistor gate array and circuitry peripheral to the gate array, and methods of forming integrated circuitry comprising a transistor gate array including first gates and second grounded isolation gates
US8852851B2 (en) 2006-07-10 2014-10-07 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
US7602001B2 (en) * 2006-07-17 2009-10-13 Micron Technology, Inc. Capacitorless one transistor DRAM cell, integrated circuitry comprising an array of capacitorless one transistor DRAM cells, and method of forming lines of capacitorless one transistor DRAM cells
US7772632B2 (en) 2006-08-21 2010-08-10 Micron Technology, Inc. Memory arrays and methods of fabricating memory arrays
US7589995B2 (en) 2006-09-07 2009-09-15 Micron Technology, Inc. One-transistor memory cell with bias gate
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US7682924B2 (en) * 2007-08-13 2010-03-23 Micron Technology, Inc. Methods of forming a plurality of capacitors
US8388851B2 (en) * 2008-01-08 2013-03-05 Micron Technology, Inc. Capacitor forming methods
US7989307B2 (en) 2008-05-05 2011-08-02 Micron Technology, Inc. Methods of forming isolated active areas, trenches, and conductive lines in semiconductor structures and semiconductor structures including the same
US10151981B2 (en) 2008-05-22 2018-12-11 Micron Technology, Inc. Methods of forming structures supported by semiconductor substrates
US7759193B2 (en) 2008-07-09 2010-07-20 Micron Technology, Inc. Methods of forming a plurality of capacitors
US8273634B2 (en) 2008-12-04 2012-09-25 Micron Technology, Inc. Methods of fabricating substrates
US8796155B2 (en) 2008-12-04 2014-08-05 Micron Technology, Inc. Methods of fabricating substrates
US8247302B2 (en) 2008-12-04 2012-08-21 Micron Technology, Inc. Methods of fabricating substrates
US8268543B2 (en) 2009-03-23 2012-09-18 Micron Technology, Inc. Methods of forming patterns on substrates
US9330934B2 (en) * 2009-05-18 2016-05-03 Micron Technology, Inc. Methods of forming patterns on substrates
US10286218B2 (en) 2009-07-31 2019-05-14 Medtronic, Inc. Connector enclosure assemblies of medical devices including an angled lead passageway
US8518788B2 (en) 2010-08-11 2013-08-27 Micron Technology, Inc. Methods of forming a plurality of capacitors
US8455341B2 (en) 2010-09-02 2013-06-04 Micron Technology, Inc. Methods of forming features of integrated circuitry
CN103282080B (zh) 2010-12-28 2016-05-18 美敦力公司 包括金属连接件封壳的医疗装置
EP2667936B1 (en) 2011-01-26 2017-08-23 Medtronic, Inc. Implantable medical devices and related connector enclosure assemblies utilizing conductors electrically coupled to feedthrough pins
KR101800419B1 (ko) * 2011-03-14 2017-11-23 삼성전자주식회사 반도체 소자 및 그 제조방법
US8575032B2 (en) 2011-05-05 2013-11-05 Micron Technology, Inc. Methods of forming a pattern on a substrate
US8593816B2 (en) 2011-09-21 2013-11-26 Medtronic, Inc. Compact connector assembly for implantable medical device
US9076680B2 (en) 2011-10-18 2015-07-07 Micron Technology, Inc. Integrated circuitry, methods of forming capacitors, and methods of forming integrated circuitry comprising an array of capacitors and circuitry peripheral to the array
US8921977B2 (en) * 2011-12-21 2014-12-30 Nan Ya Technology Corporation Capacitor array and method of fabricating the same
US8946043B2 (en) 2011-12-21 2015-02-03 Micron Technology, Inc. Methods of forming capacitors
US9177794B2 (en) 2012-01-13 2015-11-03 Micron Technology, Inc. Methods of patterning substrates
US8629048B1 (en) 2012-07-06 2014-01-14 Micron Technology, Inc. Methods of forming a pattern on a substrate
US8652926B1 (en) 2012-07-26 2014-02-18 Micron Technology, Inc. Methods of forming capacitors
US8647981B1 (en) * 2012-08-31 2014-02-11 Micron Technology, Inc. Methods of forming patterns, and methods of forming integrated circuitry
CN104917748B (zh) * 2015-04-14 2019-09-20 百度在线网络技术（北京）有限公司 一种用于对密码信息进行换算和处理的方法和装置
KR20170011218A (ko) * 2015-07-22 2017-02-02 삼성전자주식회사 커패시터 구조물 및 이의 형성 방법, 및 상기 커패시터 구조물을 포함하는 반도체 장치
JP2017120853A (ja) * 2015-12-28 2017-07-06 Tdk株式会社 セラミック電子部品
US10062745B2 (en) * 2017-01-09 2018-08-28 Micron Technology, Inc. Methods of forming an array of capacitors, methods of forming an array of memory cells individually comprising a capacitor and a transistor, arrays of capacitors, and arrays of memory cells individually comprising a capacitor and a transistor
US9935114B1 (en) * 2017-01-10 2018-04-03 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
US11253708B2 (en) 2018-05-24 2022-02-22 Medtronic, Inc. Machined features of enclosures for implantable medical devices
CN110707005B (zh) 2018-08-03 2022-02-18 联华电子股份有限公司 半导体装置及其形成方法

Family Cites Families (171)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3037218A (en) * 1960-07-11 1962-06-05 Nat Textile Res Inc Shelter life raft
US4517729A (en) * 1981-07-27 1985-05-21 American Microsystems, Incorporated Method for fabricating MOS device with self-aligned contacts
US4871688A (en) 1988-05-02 1989-10-03 Micron Technology, Inc. Sequence of etching polysilicon in semiconductor memory devices
US5236860A (en) * 1991-01-04 1993-08-17 Micron Technology, Inc. Lateral extension stacked capacitor
KR960001611B1 (ko) 1991-03-06 1996-02-02 가부시끼가이샤 한도다이 에네르기 겐뀨쇼 절연 게이트형 전계 효과 반도체 장치 및 그 제작방법
US5467305A (en) 1992-03-12 1995-11-14 International Business Machines Corporation Three-dimensional direct-write EEPROM arrays and fabrication methods
US5252517A (en) 1992-12-10 1993-10-12 Micron Semiconductor, Inc. Method of conductor isolation from a conductive contact plug
US5605857A (en) 1993-02-12 1997-02-25 Micron Technology, Inc. Method of forming a bit line over capacitor array of memory cells and an array of bit line over capacitor array of memory cells
US5563089A (en) 1994-07-20 1996-10-08 Micron Technology, Inc. Method of forming a bit line over capacitor array of memory cells and an array of bit line over capacitor array of memory cells
US5401681A (en) * 1993-02-12 1995-03-28 Micron Technology, Inc. Method of forming a bit line over capacitor array of memory cells
US5340763A (en) * 1993-02-12 1994-08-23 Micron Semiconductor, Inc. Multi-pin stacked capacitor utilizing micro villus patterning in a container cell and method to fabricate same
US5498562A (en) * 1993-04-07 1996-03-12 Micron Technology, Inc. Semiconductor processing methods of forming stacked capacitors
US5784112A (en) * 1993-07-02 1998-07-21 Canon Kabushiki Kaisha Encoding apparatus
US5532089A (en) * 1993-12-23 1996-07-02 International Business Machines Corporation Simplified fabrication methods for rim phase-shift masks
US6133620A (en) 1995-05-26 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for fabricating the same
JP2956482B2 (ja) * 1994-07-29 1999-10-04 日本電気株式会社 半導体記憶装置及びその製造方法
US6744091B1 (en) 1995-01-31 2004-06-01 Fujitsu Limited Semiconductor storage device with self-aligned opening and method for fabricating the same
US5654222A (en) * 1995-05-17 1997-08-05 Micron Technology, Inc. Method for forming a capacitor with electrically interconnected construction
US5981992A (en) 1995-06-07 1999-11-09 International Business Machines Corporation Mechanical supports for very thin stacked capacitor plates
JPH0982918A (ja) * 1995-09-19 1997-03-28 Toshiba Corp 半導体記憶装置およびその製造方法
US5990021A (en) 1997-12-19 1999-11-23 Micron Technology, Inc. Integrated circuit having self-aligned CVD-tungsten/titanium contact plugs strapped with metal interconnect and method of manufacture
US6090700A (en) * 1996-03-15 2000-07-18 Vanguard International Semiconductor Corporation Metallization method for forming interconnects in an integrated circuit
US5821142A (en) * 1996-04-08 1998-10-13 Vanguard International Semiconductor Method for forming a capacitor with a multiple pillar structure
US5672534A (en) 1996-05-10 1997-09-30 United Microelectronics Corporation Process for fabricating capacitor cells in dynamic random access memory (DRAM) chips
KR20000015822A (ko) 1996-05-21 2000-03-15 칼 하인쯔 호르닝어 박막 다층 콘덴서_
JP2800787B2 (ja) * 1996-06-27 1998-09-21 日本電気株式会社 半導体記憶装置の製造方法
JPH1022476A (ja) * 1996-07-02 1998-01-23 Sony Corp 容量素子
TW308727B (en) * 1996-08-16 1997-06-21 United Microelectronics Corp Semiconductor memory device with capacitor (4)
US5998256A (en) 1996-11-01 1999-12-07 Micron Technology, Inc. Semiconductor processing methods of forming devices on a substrate, forming device arrays on a substrate, forming conductive lines on a substrate, and forming capacitor arrays on a substrate, and integrated circuitry
US6395613B1 (en) * 2000-08-30 2002-05-28 Micron Technology, Inc. Semiconductor processing methods of forming a plurality of capacitors on a substrate, bit line contacts and method of forming bit line contacts
JP4056588B2 (ja) 1996-11-06 2008-03-05 富士通株式会社 半導体装置及びその製造方法
EP0849796A3 (en) * 1996-12-17 1999-09-01 Texas Instruments Incorporated Improvements in or relating to integrated circuits
US5767561A (en) * 1997-05-09 1998-06-16 Lucent Technologies Inc. Integrated circuit device with isolated circuit elements
US6249019B1 (en) * 1997-06-27 2001-06-19 Micron Technology, Inc. Container capacitor with increased surface area and method for making same
US6432472B1 (en) 1997-08-15 2002-08-13 Energenius, Inc. Method of making semiconductor supercapacitor system and articles produced therefrom
US6200874B1 (en) * 1997-08-22 2001-03-13 Micron Technology, Inc. Methods for use in forming a capacitor
TW341729B (en) 1997-10-18 1998-10-01 United Microelectronics Corp Process for producing DRAM capacitors
US5827766A (en) * 1997-12-11 1998-10-27 Industrial Technology Research Institute Method for fabricating cylindrical capacitor for a memory cell
US6198168B1 (en) * 1998-01-20 2001-03-06 Micron Technologies, Inc. Integrated circuits using high aspect ratio vias through a semiconductor wafer and method for forming same
US6025225A (en) 1998-01-22 2000-02-15 Micron Technology, Inc. Circuits with a trench capacitor having micro-roughened semiconductor surfaces and methods for forming the same
KR100292940B1 (ko) * 1998-03-30 2001-07-12 윤종용 디램 셀 캐패시터의 제조 방법
KR100268421B1 (ko) * 1998-04-18 2000-10-16 윤종용 커패시터 및 그의 제조 방법
US5981350A (en) 1998-05-29 1999-11-09 Micron Technology, Inc. Method for forming high capacitance memory cells
US6767789B1 (en) * 1998-06-26 2004-07-27 International Business Machines Corporation Method for interconnection between transfer devices and storage capacitors in memory cells and device formed thereby
US6458925B1 (en) 1998-08-03 2002-10-01 University Of Maryland, Baltimore Peptide antagonists of zonulin and methods for use of the same
JP4322330B2 (ja) * 1998-09-04 2009-08-26 エルピーダメモリ株式会社 半導体集積回路装置の製造方法
US5956594A (en) 1998-11-02 1999-09-21 Vanguard International Semiconductor Corporation Method for simultaneously forming capacitor plate and metal contact structures for a high density DRAM device
JP4180716B2 (ja) 1998-12-28 2008-11-12 富士通株式会社 半導体装置の製造方法
US6204178B1 (en) * 1998-12-29 2001-03-20 Micron Technology, Inc. Nucleation and deposition of PT films using ultraviolet irradiation
US6383861B1 (en) * 1999-02-18 2002-05-07 Micron Technology, Inc. Method of fabricating a dual gate dielectric
US6303956B1 (en) 1999-02-26 2001-10-16 Micron Technology, Inc. Conductive container structures having a dielectric cap
US6204143B1 (en) * 1999-04-15 2001-03-20 Micron Technology Inc. Method of forming high aspect ratio structures for semiconductor devices
US6667502B1 (en) * 1999-08-31 2003-12-23 Micron Technology, Inc. Structurally-stabilized capacitors and method of making of same
US6159818A (en) 1999-09-02 2000-12-12 Micron Technology, Inc. Method of forming a container capacitor structure
US6403442B1 (en) * 1999-09-02 2002-06-11 Micron Technology, Inc. Methods of forming capacitors and resultant capacitor structures
US6395600B1 (en) * 1999-09-02 2002-05-28 Micron Technology, Inc. Method of forming a contact structure and a container capacitor structure
US6303518B1 (en) 1999-09-30 2001-10-16 Novellus Systems, Inc. Methods to improve chemical vapor deposited fluorosilicate glass (FSG) film adhesion to metal barrier or etch stop/diffusion barrier layers
TW432546B (en) 1999-11-25 2001-05-01 Taiwan Semiconductor Mfg Manufacturing method of copper damascene
KR20010061020A (ko) 1999-12-28 2001-07-07 박종섭 반도체소자의 제조방법
JP3595231B2 (ja) 1999-12-28 2004-12-02 株式会社東芝 半導体記憶装置及びその製造方法
US6121084A (en) 2000-01-27 2000-09-19 Micron Technology, Inc. Semiconductor processing methods of forming hemispherical grain polysilicon layers, methods of forming capacitors, and capacitors
US6475855B1 (en) * 2000-03-01 2002-11-05 Micron Technology, Inc. Method of forming integrated circuitry, method of forming a capacitor and method of forming DRAM integrated circuitry
US6476432B1 (en) 2000-03-23 2002-11-05 Micron Technology, Inc. Structures and methods for enhancing capacitors in integrated circuits
US6372574B1 (en) * 2000-06-02 2002-04-16 Micron Technology, Inc. Method of forming a capacitor container electrode and method of patterning a metal layer by selectively silicizing the electrode or metal layer and removing the silicized portion
KR100338775B1 (ko) 2000-06-20 2002-05-31 윤종용 Ｄｒａｍ을 포함하는 반도체 소자의 콘택 구조체 및 그형성방법
KR100390952B1 (ko) * 2000-06-28 2003-07-10 주식회사 하이닉스반도체 커패시터 제조 방법
US6399490B1 (en) * 2000-06-29 2002-06-04 International Business Machines Corporation Highly conformal titanium nitride deposition process for high aspect ratio structures
DE10036724A1 (de) * 2000-07-27 2002-02-14 Infineon Technologies Ag Verfahren zur Bildung eines Grabens in einem Halbleitersubstrat
DE10036725C2 (de) * 2000-07-27 2002-11-28 Infineon Technologies Ag Verfahren zur Herstellung einer porösen Isolierschicht mit niedriger Dielektrizitätskonstante auf einem Halbleitersubstrat
DE10038728A1 (de) 2000-07-31 2002-02-21 Infineon Technologies Ag Halbleiterspeicher-Zellenanordnung und Verfahren zu deren Herstellung
US6482749B1 (en) 2000-08-10 2002-11-19 Seh America, Inc. Method for etching a wafer edge using a potassium-based chemical oxidizer in the presence of hydrofluoric acid
EP1837902B1 (en) 2000-08-21 2017-05-24 Dow Global Technologies LLC Use of organosilicate resins as hardmasks for organic polymer dielectrics in fabrication of microelectronic devices
US6232168B1 (en) 2000-08-25 2001-05-15 Micron Technology, Inc. Memory circuitry and method of forming memory circuitry
US6787833B1 (en) * 2000-08-31 2004-09-07 Micron Technology, Inc. Integrated circuit having a barrier structure
JP2002094027A (ja) * 2000-09-11 2002-03-29 Toshiba Corp 半導体記憶装置とその製造方法
EP1405336A2 (en) 2000-12-04 2004-04-07 Ebara Corporation Substrate processing method
US6621112B2 (en) * 2000-12-06 2003-09-16 Infineon Technologies Ag DRAM with vertical transistor and trench capacitor memory cells and methods of fabrication
KR100360414B1 (ko) * 2001-01-05 2002-11-13 삼성전자 주식회사 트윈 비트 결함을 방지하는 실린더형 커패시터의 하부전극형성방법
KR100388682B1 (ko) * 2001-03-03 2003-06-25 삼성전자주식회사 반도체 메모리 장치의 스토리지 전극층 및 그 형성방법
JP3671854B2 (ja) 2001-04-05 2005-07-13 松下電器産業株式会社 シリコン系基板の表面処理方法
KR100422063B1 (ko) 2001-05-02 2004-03-10 삼성전자주식회사 반도체 장치의 캐패시터 및 그 제조방법
TW540154B (en) 2001-06-04 2003-07-01 Promos Technologies Inc Deep trench capacitor structure and its manufacturing method
KR100431656B1 (ko) * 2001-09-11 2004-05-17 삼성전자주식회사 반도체 장치의 제조 방법
EP1306894A1 (en) * 2001-10-19 2003-05-02 Infineon Technologies AG A method of forming a silicon dioxide layer on a curved Si surface
JP4060572B2 (ja) 2001-11-06 2008-03-12 株式会社東芝 半導体記憶装置及びその製造方法
US6656748B2 (en) 2002-01-31 2003-12-02 Texas Instruments Incorporated FeRAM capacitor post stack etch clean/repair
KR100487519B1 (ko) 2002-02-05 2005-05-03 삼성전자주식회사 반도체 장치의 커패시터 및 그 제조 방법
KR100423900B1 (ko) 2002-02-08 2004-03-22 삼성전자주식회사 반도체 장치의 커패시터 형성 방법
US6617222B1 (en) 2002-02-27 2003-09-09 Micron Technology, Inc. Selective hemispherical silicon grain (HSG) conversion inhibitor for use during the manufacture of a semiconductor device
US6515325B1 (en) 2002-03-06 2003-02-04 Micron Technology, Inc. Nanotube semiconductor devices and methods for making the same
JP4064695B2 (ja) 2002-03-19 2008-03-19 富士通株式会社 半導体装置の製造方法
KR100459707B1 (ko) 2002-03-21 2004-12-04 삼성전자주식회사 실린더형 커패시터를 포함하는 반도체 소자 및 그 제조 방법
KR100473113B1 (ko) 2002-04-04 2005-03-08 삼성전자주식회사 반도체 장치의 커패시터 제조 방법
US6620724B1 (en) 2002-05-09 2003-09-16 Infineon Technologies Ag Low resistivity deep trench fill for DRAM and EDRAM applications
JP4047631B2 (ja) * 2002-05-28 2008-02-13 エルピーダメモリ株式会社 王冠構造のキャパシタを有する半導体集積回路装置およびその製造方法
US6784479B2 (en) * 2002-06-05 2004-08-31 Samsung Electronics Co., Ltd. Multi-layer integrated circuit capacitor electrodes
KR100475272B1 (ko) 2002-06-29 2005-03-10 주식회사 하이닉스반도체 반도체소자 제조방법
US6727540B2 (en) * 2002-08-23 2004-04-27 International Business Machines Corporation Structure and method of fabricating embedded DRAM having a vertical device array and a bordered bitline contact
JP4353685B2 (ja) 2002-09-18 2009-10-28 株式会社ルネサステクノロジ 半導体装置
US6645869B1 (en) 2002-09-26 2003-11-11 Vanguard International Semiconductor Corporation Etching back process to improve topographic planarization of a polysilicon layer
KR100481867B1 (ko) 2002-11-11 2005-04-11 삼성전자주식회사 강유전체 커패시터 및 그 제조 방법
JP4155810B2 (ja) 2002-12-13 2008-09-24 株式会社リコー 希土類マグネットブロックの製造装置
DE10259331B4 (de) * 2002-12-18 2005-02-10 Infineon Technologies Ag Herstellungsverfahren für eine Photomaske für eine integrierte Schaltung und entsprechende Photomaske
US6812150B2 (en) 2002-12-26 2004-11-02 Micron Technology, Inc. Methods for making semiconductor device structures with capacitor containers and contact apertures having increased aspect ratios
JP4502173B2 (ja) 2003-02-03 2010-07-14 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
TW578328B (en) 2003-03-28 2004-03-01 Gemtek Technology Co Ltd Dual-frequency inverted-F antenna
US6720232B1 (en) * 2003-04-10 2004-04-13 Taiwan Semiconductor Manufacturing Company Method of fabricating an embedded DRAM for metal-insulator-metal (MIM) capacitor structure
US6939794B2 (en) 2003-06-17 2005-09-06 Micron Technology, Inc. Boron-doped amorphous carbon film for use as a hard etch mask during the formation of a semiconductor device
KR100526880B1 (ko) * 2003-06-27 2005-11-09 삼성전자주식회사 반도체 메모리에서의 스토리지 노드 콘택 형성방법과 그에따른 구조
JP2005032982A (ja) 2003-07-14 2005-02-03 Renesas Technology Corp 半導体装置
US7440255B2 (en) 2003-07-21 2008-10-21 Micron Technology, Inc. Capacitor constructions and methods of forming
US6784069B1 (en) * 2003-08-29 2004-08-31 Micron Technology, Inc. Permeable capacitor electrode
US7067385B2 (en) * 2003-09-04 2006-06-27 Micron Technology, Inc. Support for vertically oriented capacitors during the formation of a semiconductor device
US7125781B2 (en) 2003-09-04 2006-10-24 Micron Technology, Inc. Methods of forming capacitor devices
DE10344814B3 (de) 2003-09-26 2005-07-14 Infineon Technologies Ag Speichervorrichtung zur Speicherung elektrischer Ladung und Verfahren zu deren Herstellung
JP4746835B2 (ja) 2003-10-20 2011-08-10 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置
US6962846B2 (en) 2003-11-13 2005-11-08 Micron Technology, Inc. Methods of forming a double-sided capacitor or a contact using a sacrificial structure
KR100546395B1 (ko) * 2003-11-17 2006-01-26 삼성전자주식회사 반도체소자의 커패시터 및 그 제조방법
US7019346B2 (en) * 2003-12-23 2006-03-28 Intel Corporation Capacitor having an anodic metal oxide substrate
KR100553835B1 (ko) 2004-01-26 2006-02-24 삼성전자주식회사 캐패시터 및 그 제조 방법
KR100568733B1 (ko) 2004-02-10 2006-04-07 삼성전자주식회사 개선된 구조적 안정성을 갖는 캐패시터와 그 제조 방법 및이를 포함하는 반도체 장치와 그 제조 방법
US7153778B2 (en) 2004-02-20 2006-12-26 Micron Technology, Inc. Methods of forming openings, and methods of forming container capacitors
US7468323B2 (en) 2004-02-27 2008-12-23 Micron Technology, Inc. Method of forming high aspect ratio structures
US7005379B2 (en) * 2004-04-08 2006-02-28 Micron Technology, Inc. Semiconductor processing methods for forming electrical contacts
US7279379B2 (en) 2004-04-26 2007-10-09 Micron Technology, Inc. Methods of forming memory arrays; and methods of forming contacts to bitlines
US7053453B2 (en) 2004-04-27 2006-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate contact and method of forming the same
KR100539268B1 (ko) 2004-06-24 2005-12-27 삼성전자주식회사 반도체 메모리 소자의 제조 방법
US7387939B2 (en) * 2004-07-19 2008-06-17 Micron Technology, Inc. Methods of forming semiconductor structures and capacitor devices
US20060024958A1 (en) * 2004-07-29 2006-02-02 Abbas Ali HSQ/SOG dry strip process
US7160788B2 (en) * 2004-08-23 2007-01-09 Micron Technology, Inc. Methods of forming integrated circuits
US7442600B2 (en) 2004-08-24 2008-10-28 Micron Technology, Inc. Methods of forming threshold voltage implant regions
US7235479B2 (en) 2004-08-26 2007-06-26 Applied Materials, Inc. Organic solvents having ozone dissolved therein for semiconductor processing utilizing sacrificial materials
US7439152B2 (en) 2004-08-27 2008-10-21 Micron Technology, Inc. Methods of forming a plurality of capacitors
US7202127B2 (en) 2004-08-27 2007-04-10 Micron Technology, Inc. Methods of forming a plurality of capacitors
US20060046055A1 (en) * 2004-08-30 2006-03-02 Nan Ya Plastics Corporation Superfine fiber containing grey dope dyed component and the fabric made of the same
US7442976B2 (en) 2004-09-01 2008-10-28 Micron Technology, Inc. DRAM cells with vertical transistors
US7312131B2 (en) 2004-11-30 2007-12-25 Promos Technologies Inc. Method for forming multilayer electrode capacitor
US7320911B2 (en) * 2004-12-06 2008-01-22 Micron Technology, Inc. Methods of forming pluralities of capacitors
JP2006217447A (ja) 2005-02-07 2006-08-17 Yazaki Corp 車両用表示装置
JP2006261193A (ja) 2005-03-15 2006-09-28 Toshiba Corp 半導体記憶装置およびその製造方法
US7557015B2 (en) 2005-03-18 2009-07-07 Micron Technology, Inc. Methods of forming pluralities of capacitors
US7341909B2 (en) * 2005-04-06 2008-03-11 Micron Technology, Inc. Methods of forming semiconductor constructions
US7517753B2 (en) 2005-05-18 2009-04-14 Micron Technology, Inc. Methods of forming pluralities of capacitors
US7544563B2 (en) 2005-05-18 2009-06-09 Micron Technology, Inc. Methods of forming a plurality of capacitors
US7459362B2 (en) * 2005-06-27 2008-12-02 Micron Technology, Inc. Methods of forming DRAM arrays
US7491650B2 (en) * 2005-07-27 2009-02-17 Micron Technology, Inc. Etch compositions and methods of processing a substrate
US7199005B2 (en) * 2005-08-02 2007-04-03 Micron Technology, Inc. Methods of forming pluralities of capacitors
TWI278069B (en) 2005-08-23 2007-04-01 Nanya Technology Corp Method of fabricating a trench capacitor having increased capacitance
US7608523B2 (en) 2005-08-26 2009-10-27 Disco Corporation Wafer processing method and adhesive tape used in the wafer processing method
US7226845B2 (en) * 2005-08-30 2007-06-05 Micron Technology, Inc. Semiconductor constructions, and methods of forming capacitor devices
US7713813B2 (en) * 2005-08-31 2010-05-11 Micron Technology, Inc. Methods of forming capacitors
US20070057304A1 (en) 2005-09-12 2007-03-15 Infineon Technologies Ag Capacitor structure, memory cell and method for forming a capacitor structure
JP2007088113A (ja) 2005-09-21 2007-04-05 Sony Corp 半導体装置の製造方法
US7235485B2 (en) 2005-10-14 2007-06-26 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device
US20070099328A1 (en) * 2005-10-31 2007-05-03 Yuan-Sheng Chiang Semiconductor device and interconnect structure and their respective fabricating methods
US7544621B2 (en) 2005-11-01 2009-06-09 United Microelectronics Corp. Method of removing a metal silicide layer on a gate electrode in a semiconductor manufacturing process and etching method
US7850836B2 (en) 2005-11-09 2010-12-14 Nanyang Technological University Method of electro-depositing a conductive material in at least one through-hole via of a semiconductor substrate
JP2006135364A (ja) 2006-02-16 2006-05-25 Renesas Technology Corp 半導体集積回路装置の製造方法
US20070207622A1 (en) 2006-02-23 2007-09-06 Micron Technology, Inc. Highly selective doped oxide etchant
US7557013B2 (en) 2006-04-10 2009-07-07 Micron Technology, Inc. Methods of forming a plurality of capacitors
US20070257323A1 (en) 2006-05-05 2007-11-08 Taiwan Semiconductor Manufacturing Co., Ltd. Stacked contact structure and method of fabricating the same
KR100875654B1 (ko) * 2006-09-28 2008-12-26 주식회사 하이닉스반도체 반도체 소자의 스토리지노드콘택 형성 방법
US7902081B2 (en) * 2006-10-11 2011-03-08 Micron Technology, Inc. Methods of etching polysilicon and methods of forming pluralities of capacitors
KR100840782B1 (ko) 2007-01-16 2008-06-23 삼성전자주식회사 실록산 폴리머 조성물 및 이를 이용한 커패시터 제조 방법
US7785962B2 (en) 2007-02-26 2010-08-31 Micron Technology, Inc. Methods of forming a plurality of capacitors
US7807580B2 (en) 2007-04-30 2010-10-05 Spansion Llc Triple poly-si replacement scheme for memory devices
US7682924B2 (en) * 2007-08-13 2010-03-23 Micron Technology, Inc. Methods of forming a plurality of capacitors
US8388851B2 (en) 2008-01-08 2013-03-05 Micron Technology, Inc. Capacitor forming methods
US8274777B2 (en) 2008-04-08 2012-09-25 Micron Technology, Inc. High aspect ratio openings
US7759193B2 (en) 2008-07-09 2010-07-20 Micron Technology, Inc. Methods of forming a plurality of capacitors
US8268695B2 (en) 2008-08-13 2012-09-18 Micron Technology, Inc. Methods of making capacitors

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110021582A (zh) * 2017-12-15 2019-07-16 三星电子株式会社 集成电路器件及制造其的方法
CN110021582B (zh) * 2017-12-15 2023-09-19 三星电子株式会社 集成电路器件及制造其的方法
CN111490036A (zh) * 2019-01-28 2020-08-04 美光科技公司 使用硬掩模形成电容器
CN111490035A (zh) * 2019-01-28 2020-08-04 美光科技公司 使用牺牲层形成电容器
CN112447727A (zh) * 2019-08-29 2021-03-05 美光科技公司 半导体结构堆叠
CN112447727B (zh) * 2019-08-29 2022-02-11 美光科技公司 半导体结构堆叠

Also Published As

Publication number Publication date
TWI384587B (zh) 2013-02-01
EP2297779B1 (en) 2015-12-02
EP2297779A2 (en) 2011-03-23
KR20110039334A (ko) 2011-04-15
US20100266962A1 (en) 2010-10-21
WO2010005670A3 (en) 2010-03-04
TW201007889A (en) 2010-02-16
US20100009512A1 (en) 2010-01-14
WO2010005670A2 (en) 2010-01-14
US7759193B2 (en) 2010-07-20
CN102089877B (zh) 2013-10-16
US8163613B2 (en) 2012-04-24
EP2297779A4 (en) 2012-12-05
KR101184513B1 (ko) 2012-09-19

Similar Documents

Publication Publication Date Title
CN102089877B (zh) 形成多个电容器的方法
US7544563B2 (en) Methods of forming a plurality of capacitors
US5192703A (en) Method of making tungsten contact core stack capacitor
KR101129909B1 (ko) 반도체 소자의 필라형 캐패시터 및 그 형성방법
US8017491B2 (en) Method for fabricating capacitor
JP4282101B2 (ja) 自己整合式多クラウン記憶コンデンサ及びその製造方法
US20180175043A1 (en) Micro-pattern forming method, capacitor and method of manufacturing the same, semiconductor device and method of manufacturing the same, and electronic system including semiconductor device
US6548349B2 (en) Method for fabricating a cylinder-type capacitor for a semiconductor device
KR100508094B1 (ko) 커패시터를 구비하는 반도체 소자 및 그 형성 방법
US8198664B2 (en) Semiconductor memory device having cylinder-type capacitor lower electrode and associated methods
KR20100089522A (ko) 커패시터 및 그 제조 방법.
US11901403B2 (en) Semiconductor device and method for fabricating the same
KR20000053550A (ko) 내부 및 외부 불균일면을 갖는 하부전극으로 형성된캐패시터 및 그 제조방법
US20110024874A1 (en) Semiconductor device having a 3d capacitor and method for manufacturing the same
KR102645594B1 (ko) 반도체장치 및 그 제조 방법
US7612399B2 (en) Semiconductor integrated circuit devices
KR100355777B1 (ko) 집적회로 구조물 및 그 제조방법
KR20230155302A (ko) 반도체 메모리 소자
JPH10256502A (ja) 高密度ｄｒａｍセルのポリシリコンｃｍｐプロセス
KR20010092874A (ko) 반도체장치의 캐패시터 제조방법
JP2000101046A (ja) 半導体装置内で担体上に配置されたキャパシタ、およびこのキャパシタの製造方法
KR20000042487A (ko) 반도체소자의 캐패시터 형성방법
KR20040004787A (ko) 캐패시터의 제조 방법
KR20060027651A (ko) 반도체 소자의 커패시터 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant