CN102132389A - 形成铝掺杂碳氮化物栅电极的方法 - Google Patents

形成铝掺杂碳氮化物栅电极的方法 Download PDF

Info

Publication number
CN102132389A
CN102132389A CN2009801335090A CN200980133509A CN102132389A CN 102132389 A CN102132389 A CN 102132389A CN 2009801335090 A CN2009801335090 A CN 2009801335090A CN 200980133509 A CN200980133509 A CN 200980133509A CN 102132389 A CN102132389 A CN 102132389A
Authority
CN
China
Prior art keywords
predecessor
aluminium
carbonitride
metal carbon
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801335090A
Other languages
English (en)
Other versions
CN102132389B (zh
Inventor
长谷川利夫
格利特·J·莱乌辛克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN102132389A publication Critical patent/CN102132389A/zh
Application granted granted Critical
Publication of CN102132389B publication Critical patent/CN102132389B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Abstract

本申请描述了一种用于形成用于半导体器件的铝掺杂金属(钽或者钛)氮化碳栅电极的方法。该方法包括提供其上包含电介质层的衬底，并且在没有等离子体的情况下在电介质层上形成栅电极。通过沉积金属氮化碳膜并且将铝前驱物的原子层吸附在金属氮化碳膜上来形成栅极。沉积和吸附的步骤可以重复期望的次数，直到铝掺杂金属氮化碳栅电极具有期望的厚度。

Description

形成铝掺杂碳氮化物栅电极的方法
相关申请的交叉引用
本申请涉及题为“SEMICONDUCTOR DEVICE CONTAINING ANALUMINUM TANTALUM CARBONITRIDE BARRIDER FILM ANDMETHOD OF FORMING”于2007年8月15日提交的待审的美国专利申请No.11/839,410，该专利申请的全部内容通过引用而结合于此。
技术领域
本发明一般涉及形成半导体器件的技术领域，更具体地，涉及形成具有可调的铝浓度的铝掺杂金属碳氮化物栅电极。
背景技术
在半导体工业中，微电子器件的最小特征尺寸正接近深亚微米阶段以满足对更快更低功率微处理器和数字电路的要求。硅基微电子技术当前主要面临着材料挑战以实现集成电路器件的进一步小型化。具有更高电容的栅极叠层将会替换已经服务该工业几十年的包含SiO2栅电介质层和退化的掺杂多晶Si栅电极的栅极叠层。
通常称为高k材料(其中“k”是指该材料的电介质常数)的高电容材料以电介质常数大于SiO2的电介质常数(k约3.9)为特征。此外，高k材料可以指掺杂到衬底(例如，HfO2、ZrO2)而不是在衬底的表面上生成的(例如，SiO2、SiOxNy)诸如金属硅酸盐或者氧化物。
除了栅电介质层，栅电极还代表了未来微电子器件的小型化的主要挑战。引入含金属的栅电极来置换传统的掺杂多晶硅栅电极能带来若干优势。这些优势包括消除多晶硅栅损耗效应，降低表面电阻，对先进的高k电介质材料提高可靠性和潜在地提高热稳定性。在一个示例中，从多晶硅转换到含金属的栅电极能在栅极叠层的有效厚度或者电子厚度上实现2-3埃的改进。产生这种改进很大程度是因为全部消除了在与其他材料的界面处的多晶硅损耗的问题。
对于新的栅电极材料，功函数、电阻系数和与互补金属氧化物半导体(CMOS)的兼容性是主要参数。正通道金属氧化物半导体(PMOS)和负通道金属氧化物半导体(NMOS)晶体管栅电极要求不同的栅材料以实现可接受的阈值电压；前者具有接近硅价带的费米能级(E约4eV)，而后者具有接近导带的费米能级(E约5.1eV)。
用于控制栅电极的功函数的常规技术包括带边缘金属方法，其中选择具有特定功函数的金属；P金属(Re、Co、Ni、Ru、Pt等)的功函数大于约5eV；并且N金属(Ta、Hf、Y、La、Ir等)的功函数小于约4.5eV。然而，栅极叠层的有效的功函数还取决于主体材料和表面材料的性能、结晶取向和与栅电极交界的高k膜的介电常数。尤其是，在层界面处不同材料的相互作用和在后处理期间(诸如高温退火)整个栅极叠层的化学物质的扩散能影响半导体器件的功函数和其他性能。
近年来，栅电极金属和电介质阈值电压调节层已经被用来控制栅极叠层的功函数并在制造的半导体器件中获得N-MOS和P-MOS晶体管的期望阈值电压。示例性的阈值电压调节层包括N-MOS器件的氧化镧(La2O3)和P-MOS器件的氧化铝(Al2O3)。电介质阈值电压调节层一般定位在高k栅电介质的上方并与栅电极接触。已经表明在高温处理过程中，电介质阈值电压调节层中的元素一般穿过高k栅电介质朝着定位在高k栅电介质和衬底之间的界面层(例如，高移动性、低缺陷SiO2层)扩散，以在高k栅电介质和下面的界面层交界附近进行阈值电压调节。然而，一些电介质阈值电压调节层中的元素不能穿过高k栅电介质充分地扩散以将半导体器件的阈值电压完全调整到期望值。
因而，鉴于以上问题，需要新的方法来将含金属的栅电极集成到栅极叠层中，尤其需要新的方法来允许形成具有可调功函数的含金属栅电极。
发明内容
本发明的实施例提供一种用于形成具有可调铝浓度的铝掺杂金属(钽或者钛)氮化碳栅电极的方法。根据本发明的实施例，钽氮化碳(TaCN)或者钛氮化碳(TiCN)膜在没有等离子体的情况下通过化学气相沉积(CVD)而沉积并与铝掺杂以调节功函数和阈值电压(Vt)。
根据一个实施例，该方法包括提供在其上包含电介质层的衬底，并且在没有等离子体的情况下在电介质层上形成铝掺杂金属氮化碳栅电极。铝掺杂金属氮化碳栅电极通过将衬底暴露到金属氮化碳前驱物的气体脉冲来沉积金属氮化碳膜而形成，其中，金属氮化碳前驱物包含钽、钛或者其组合。该方法还包括通过将衬底暴露到铝前驱物的气体脉冲而将铝前驱物的原子层吸附在金属氮化碳膜上，其中，在沉积和吸附过程中，衬底维持在金属氮化碳前驱物的热分解温度以上和铝前驱物的热分解温度以下的温度下。沉积和吸附的步骤可以重复期望的次数，直到铝掺杂金属氮化碳栅电极具有期望的厚度。
附图说明
本发明通过以下示例的方式图示而不是在附图中作为限制。
图1A-1C示出了根据本发明实施例形成包含铝掺杂金属氮化碳栅电极的栅极叠层的方法的示意截面视图；
图2A-2D是用于根据本发明实施例在处理室中的衬底上沉积铝掺杂钽氮化碳膜的示意气体流程图；
图3A-3D示出了根据本发明实施例包含铝掺杂金属氮化碳栅电极的栅极叠层的示意截面视图；
图4示出了使用TBTEMT前驱物在衬底上沉积的钽氮化碳膜的实验数据；
图5示出了在铝掺杂钽氮化碳膜中的铝浓度作为衬底温度函数的实验数据；
图6示出了在铝掺杂钽氮化碳膜中的铝浓度作为TMA脉冲的总次数的函数的实验数据；
图7示出了钽氮化碳膜和铝掺杂钽氮化物膜的组成与处理条件的函数关系；以及
图8描述了根据本发明用于形成铝掺杂金属氮化碳栅电极的处理系统的示意图。
具体实施方式
铝掺杂金属碳氮化物栅电极和包含这种栅电极的栅极叠层的形成在不同的实施例中公开。铝参照金属碳氮化物栅电极包含铝(Al)、碳(C)、氮(N)和钽(Ta)和/或钛(Ti)。铝掺杂金属碳氮化物栅电极能进一步包含可能源自膜沉积处理和/或者膜沉积处理之后在空气中衬底转移的诸如氧(O)、氯(Cl)和氢(H)的杂质。在一些示例中，铝掺杂金属碳氮化物栅电极可以包含1-50原子％的C和1-50原子％的N的组合。在一些实施例中，铝钽碳氮化物栅电极至少包括5(并且在一些实施例中至少包括10、15、20、25、30、35、40、45或者甚至至少包括50)原子百分比的铝。根据一个实施例，铝掺杂金属碳氮化物栅电极能包含5至50之间的原子百分比的铝。这允许将铝掺杂金属碳氮化物栅电极的功函数改变几十电子伏特(eV)。
本领域本领域技术人员将认识到不需要公开一个或者多个具体技术细节而可以实施本发明各种实施例或者可以利用其他替代的和/或者附加的方法、材料或者部件来实施各种实施例。在其他情况下，公知的结构、材料或者操作没有详细地示出或者描述以避免使本发明的各种实施例变得模糊。类似地，为了说明的目的，陈述了具体的编号、材料和构造以提供本发明的完整的理解。不管怎样，本发明可以在没有具体技术细节的情况下实施。此外，可以理解到，在附图中示出的各种实施例是图示性的表示，并且不一定按照比例绘制。
本说明书通篇引用的“一个实施例”或者“实施例”的意思是结合本实施例描述的特定特征、结构、材料或者特性包括在本发明的至少一个实施例中，但是并非表明它们一定出现在每个实施例中。因而，术语“在一个实施例中”或者“在实施例中”在说明书通篇各个地方的出现不一定是指本发明相同的实施例。此外，特定的特征、结构、材料或者特性可以以任何适合的方式在一个或者多个实施例中组合。在其他实施例中可以包括各种附加层和/或者结构，并且/或者可以省略所描述的特征。
以最有助于理解本发明的方式依次将各种操作描述为多个离散操作。然而，描述的顺序不应理解为要暗示这些操作一定是依赖于顺序的。尤其是，这些操作不一定以呈现的顺序执行。所描述的操作可以在与所描述的实施例不同的顺序执行。可以在附加实施例中执行各种附加操作并且/或者可以省略所描述的操作。
图1A-1C示出了根据本发明实施例形成包含铝掺杂金属碳氮化物栅电极的栅极叠层的方法的示意截面视图。图1A示意性地示出包含形成在其上的高k膜102的衬底100。衬底100可以是任何尺寸，例如200mm衬底、300mm衬底或者甚至更大的衬底。根据一个实施例，衬底100能包含Si，例如，晶体硅、多晶硅或者无定形硅。在一个实施例中，衬底100可以是拉伸应变的硅层。根据另一实施例，衬底100可以包含Ge或者SixGe1-x化合物，其中x是硅的原子分率，1-x是Ge的原子分率，并且0＜1-x＜1。示例性的SixGe1-x化合物包括Si0.1Ge0.9、Si0.2Ge0.8、Si0.3Ge0.7、Si0.4Ge0.6、Si0.5Ge0.5、Si0.6Ge0.4、Si0.7Ge0.3、Si0.8Ge0.2和Si0.9Ge0.1。在一个示例中，衬底100可以是沉积在松弛的Si0.5Ge0.5缓冲层上的压缩应变Ge层或者拉伸应变的SixGe1-x(x＞0.5)。尽管未示出，图1A中的结构还可以在衬底100和高k膜102之间包括界面层。界面层可以例如包含厚度在约5埃和约15埃之间(例如约8埃)的硅氧氮化物(SiON)或者高移动性低缺陷的SiO2。
高k膜102可以例如包含铪、锆、或者铪和锆，包括氧化铪(HfO2)、氧氮化铪(HfON)、硅酸铪(HfSiO)、氧氮化铪硅(HfSiON)、氧化锆(ZrO2)、氧氮化锆(ZrON)、硅酸锆(ZrSiO)、氧氮化锆硅(ZrSiON)、氧化铪锆(HfZrO2)、氧氮化铪锆(HfZrON)、硅酸铪锆(HfZrSiO)、氧氮化铪锆硅(HfZrSiON)或者它们两个以上的组合。然而，其他高k电介质材料可以想到并且可以使用。
图1B示意性地示出形成在高k膜102上的铝掺杂金属氮化碳栅电极108a。铝掺杂金属氮化碳栅电极108a包含形成在高k膜102上的金属氮化碳膜104a和吸附在金属氮化碳膜104a上的铝前驱物的原子层106a。金属氮化碳膜104a通过在没有等离子体的条件下将高k膜102暴露于在高k膜102上热分解的金属氮化碳前驱物而沉积。在暴露于金属氮化碳前驱物之后，在没有等离子体的条件下将金属氮化碳膜104a暴露于铝前驱物以在金属氮化碳膜104a上形成原子层106a。原子层106a包括部分分解的铝前驱物。在一个示例中，铝前驱物包含三甲基铝(AlMe3、Al(CH3)3、TMA)，并且可以想到原子层106a可以包括AlMex。
根据本发明的实施例，在形成铝掺杂金属氮化碳栅电极108a的过程中，衬底100维持在高于金属氮化碳前驱物的热分解温度并低于铝前驱物的热分解温度的温度下。这允许金属氮化碳膜104a的热化学气相沉积(CVD)，其中金属氮化碳膜104a的厚度与到金属氮化碳前驱物的暴露的长度成比例。相反，一旦在金属氮化碳膜104a上实现铝前驱物的约一个原子层106a的自限制饱和度或者更小，金属氮化碳膜104a到铝前驱物的暴露不取决于暴露的长度。金属氮化碳前驱物和铝前驱物的热分解温度可以分别如图4和图5所示通过实验确定。
交替暴露到金属氮化碳前驱物和铝前驱物可以重复任何次数。图1C示意性地示出在交替暴露于金属氮化碳前驱物和铝前驱物分别达到总计n次以分别形成金属氮化碳膜104a、104b、104c、...、104n和原子层106a、106b、106c、...、106n之后的铝掺杂金属氮化碳栅电极108n。根据本发明的一个实施例，铝掺杂金属氮化碳栅电极108n能包含2至40层之间的金属氮化碳膜，或者5到20层之间的金属氮化碳膜。铝掺杂金属氮化碳栅电极中的铝含量可以通过控制每个金属氮化碳膜104a、104b、...、104n的厚度来选择。铝掺杂金属氮化碳栅电极108n可以退火，以便进一步使金属氮化碳膜和铝混合并形成具有期望电性能和材料性能的无定形铝掺杂金属氮化碳栅电极108n。在一个示例中，铝掺杂金属氮化碳栅电极108n可以在300度和500度之间的温度下退火。
根据本发明的一个实施例，铝的量可以通过铝掺杂金属氮化碳栅电极108n的厚度而变化。例如，通过依次减小每个金属氮化碳膜104a、104b、104c、...、104n的厚度，铝的量可以随着铝掺杂钽氮化碳栅电极108n的厚度而逐渐地增大或者减小。在一些实施例中，铝掺杂金属氮化碳栅电极108n的铝浓度是至少5(在一些实施例中至少10、15、20、25、30、35、40、45或者甚至至少50)原子百分比的铝。
大量钽和钛氮化碳前驱物可以用于沉积钽氮化碳膜和钛氮化碳膜。钽氮化碳前驱物可以包含Ta、C和N，但是附加的氮源气体(例如，NH3)可以加入为附加的氮源。包含“Ta-N”分子内键的钽氮化碳前驱物的代表性示例包括Ta(NME2)3(NCMe2Et)(TAlMATA)、Ta(NEt2)5(PDEAT)、Ta(NMe2)5(PDMAT)、Ta(NetMe)5(PEMAT)、(tBuN)Ta(NMe2)3(TBTDMT)、(tBuN)Ta(NEt2)3(TBTDET)、(tBuN)Ta(NetMe)3(TBTEMT)和(iPrN)Ta(NEt2)3(IPTDET)。类似地，钛氮化碳前驱物可以包含Ti、C和N，但是附加的氮源气体(例如，NH3)可以加入为附加的氮源。包含“Ti-N”分子内键的钛氮化碳前驱物的代表性示例包括Ti(NEt2)4(TDEAT)、Ti(NMeEt)4(TEMAT)和Ti(NMe2)4(TDMAT)。
本发明的实施例可以使用多种铝前驱物。例如，许多铝前驱物具有以下分子式：
AlL1L2L3Dx
其中，L1、L2、L3是各个阴离子配体，并且D是中性供体配体，其中x可以是0、1或者2。每个L1、L2、L3配体可以分别从烷氧化物、卤化物、芳氧化物、酰胺、环戊二烯、烷基、硅烷基、咪、β-二酮、酮亚胺、硅烷化物和羧酸盐的组中分别选择。D配体可以从醚、呋喃、吡啶、吡咯、吡咯烷、酰胺、冠醚、甘醇二甲醚和腈组成的组中选择。
铝前驱物的其他示例包括：AlMe3、AlEt3、AlMe2H、[Al(OsBu)3]4、Al(CH3COCHCOCH3)3、AlCl3、AlBr3、AlI3、Al(OiPr)3、[Al(NMe2)3]2、Al(iBu)2Cl、Al(iBu)3、Al(iBu)2H、AlEt2Cl、Et3Al2(Osbu)3、Al(THD)3、H3AlNMe3、H2AlEt3、H3AlNMe2Et H3AlMeEt2。
图2A-2D是用于根据本发明实施例在处理室中的衬底上沉积铝掺杂钽氮化碳膜的示意气体流程图。不同的流程图可以用来沉积具有不同元素成分的铝掺杂钽氮化碳膜或者铝掺杂钛氮化碳膜。TBTEMT、NH3和TMA用来图示实施例，但是也可以使用其他钽或者钛氮化碳前驱物、附加氮源气体和铝前驱物。图2A示意性地示出交替地暴露TBTEMT气体脉冲202和TMA气体脉冲204，并以[TBTEMT→TMA]沉积循环表示。尽管在图2A-图2D中未示出，诸如氩(Ar)的净化气体可以用来连续地净化处理室或者在反应气体的气体脉冲(例如，TBTEMT、TMA或者NH3)之间净化处理室。
图2B示意性地示出TBTEMT气体脉冲212和NH3气体脉冲216的重叠暴露，之后是TMA气体脉冲214。该暴露顺序表示为[(TBTEMT+NH3)→TMA]沉积循环。
图2C示意性地示出TBTEMT气体脉冲222和NH3气体脉冲226的重叠暴露，之后是TMA气体脉冲224和附加的NH3气体脉冲226’。该暴露顺序表示为[(TBTEMT+NH3)→TMA→NH3]沉积循环。尽管气体脉冲226’和226示出为单独的气体循环，它们也可以组合成单一NH3气体脉冲。
图2D示意性地示出TBTEMT气体脉冲232和NH3气体脉冲236的重叠暴露，之后依次是第二TBTEMT气体脉冲232”、TMA气体脉冲234和第三TBTEMT气体脉冲232’。该暴露顺序表示为[(TBTENT+NH3)→TBTEMT→TMA→TBTEMT]沉积循环。尽管气体脉冲232’、232和232”示出为单独的气体脉冲，但是两个以上气体脉冲可以组合成单个TBTEMT气体脉冲。
在图2A-2D中，不同的沉积循环可以重复任何次数，直到铝掺杂钽氮化碳栅电极具有期望的厚度。
图3A-3D示出了根据本发明实施例的含有铝掺杂金属氮化碳栅电极的栅极叠层的示意截面视图。图3A示意性地示出了含有形成在其上的高k膜302和形成在高k膜302上的铝掺杂金属氮化碳栅电极304的衬底300。铝掺杂金属氮化碳栅电极320使用图2A所示的[TBTEMT→TMA]沉积循环形成。图3B示出了包含使用[TBTEMT→TMA]沉积循环形成在高k膜302上的铝掺杂金属氮化碳栅电极308和使用(TBTEMT+NH3)暴露形成在铝掺杂金属氮化碳栅电极308上的金属氮化碳膜310的混合铝掺杂金属氮化碳栅电极320。图3C示出了包含使用(TBTEMT+NH3)暴露形成在高k膜302上的金属氮化碳膜310和使用[TBTEMT→TMA]沉积循环形成在金属氮化碳膜310上的铝掺杂金属氮化碳栅电极308的另一混合铝掺杂金属氮化碳栅电极322。图3D示出了又一混合铝掺杂金属氮化碳栅电极324。混合铝掺杂金属氮化碳栅电极324类似于图3C所示的混合铝掺杂金属氮化碳栅电极322，但是还包含使用(TBTEMT+NH3)暴露形成在铝掺杂金属氮化碳栅电极308上的第二金属氮化碳膜312。
还参照图3A-3D，根据本发明的其他实施例，可以使用图2B所示的[(TBTEMT+NH3)→TMA]沉积循环、图2C所示的[(TBTEMT+NH3)→TMA→NH3]或者图2D所示的[(TBTEMT+NH3)→TBTEMT→TMA→TBTEMT]沉积循环来形成铝掺杂金属氮化碳栅电极304和308。
图4示出使用TBTEMT前驱物沉积在衬底上的钽氮化碳膜的实验数据。在不使用等离子体的情况下来热沉积钽氮化碳膜。迹线401示出了使用TBTEMT气体脉冲和NH3气体脉冲的交替暴露而沉积的钽氮化碳膜的结果。原子层沉积(ALD)窗口在约300摄氏度以下识别，其中每个TBTEMT气体脉冲和NH3气体脉冲导致饱和的表面反应，并且钽氮化碳膜厚度仅仅微弱地取决于衬底温度。在约300摄氏度以上，观察到化学气相沉积(CVD)阶段，其中TBTEMT气体暴露导致连续的膜沉积，并且膜生长速率强烈地取决于衬底温度。迹线402示出了钽氮化碳膜生长速率作为用于连续地暴露到包含TGTEMT前驱物气体(不是NH3气体)的处理气体的衬底温度的函数。迹线403示出了钽氮化碳膜生长速率作为用于连续地暴露到包含TGTEMT前驱物气体和NH3气体的处理气体的衬底温度的函数。迹线402和403示出了在大于约300度的衬底温度下通过TGTEMT前驱物热分解可形成钽氮化碳膜，其具有约13-15nm/min的由进料速率限制的生长速率。
图5示出了铝掺杂钽氮化碳膜中的铝浓度作为衬底温度的函数的实验数据。通过X射线荧光(XRF)光谱测量铝含量。参照图2A中的气体流程和图5中的迹线501，使用32个[TBTEMT→TMA]沉积循环来沉积铝掺杂钽氮化碳膜。参照图2C中的气体流程和图5中的迹线502，使用32个[(TBTEMT+NH3)→TMA→NH3]沉积循环来沉积铝掺杂钽氮化碳膜。在迹线501和502，每沉积循环的平均钽氮化碳厚度约为0.4nm，并且每个TMA气体脉冲持续时间为3秒。迹线501和502示出在约500摄氏度以下暴露的TMA导致饱和表面反应和铝原子层的形成，而在约500摄氏度以上暴露的TMA导致在衬底上的TMA热致自分解。
图6示出了铝掺杂钽氮化碳膜中的铝浓度作为TMA脉冲的总次数的函数的实验数据。衬底温度为450摄氏度和500摄氏度，并且每个铝掺杂碳氮化碳膜的总厚度约为10nm。图6还示出在每个沉积循环中沉积的铝掺杂钽氮化碳膜的厚度。通过XRF光谱测量铝浓度，并且铝浓度的范围从约4原子％到大于约35原子％。铝浓度通过选择在每个沉积循环中沉积的不同的钽氮化碳膜厚度而变化。例如，当使用总计5个TMA气体脉冲时，[(TBTEMT+NH3)→TMA]，[(TBTEMT+NH3)→TMA→NH3]和[(TBTEMT+NH3)→TBTEMT→TMA→TBTEMT]沉积循环导致约8原子％的铝浓度，当使用总计10个TMA气体脉冲时，导致约15原子％的铝浓度。在另一示例中，当使用总计5个TMA气体脉冲时，[TBTEMT→TMA]沉积循环导致约4原子％的铝浓度，当使用总计约10个TMA气体脉冲时导致约7％的铝浓度。因而，与没有NH3气体情况下的TBTEMT气体的暴露相比，当使用TBTEMT气体和NH3气体的共同暴露时，铝浓度约为两倍高。总之，通过调节在每个循环中沉积的钽氮化碳膜的厚度和TBTEMT气体和NH3气体的共同暴露，可以在宽的范围内调节铝掺杂钽氮化碳膜中的铝浓度。
图7示出了钽氮化碳膜和铝掺杂钽氮化碳膜的组成与处理条件的函数关系。使用TBTEMT钽前驱物和TMA铝前驱物。实验数据示出由于从吸附在衬底表面上的TMA前驱物的甲基团去除减小，AlTaCN膜比TaCN膜具有更高的C浓度。此外，与[TBTEMT]暴露相比，[(TBTEMT+NH3)]沉积循环导致增大的N膜浓度和减小的C浓度。此外，与[(TBTEMT→TMA)]沉积循环相比，[(TBTEMT+NH3)→TMA→NH3]沉积循环导致增大的Al浓度和增大的N膜含量和减小的C膜含量，这是由于NH3与吸附的TMA前驱物的反应而形成AlN。在膜沉积之后由于空气暴露，氧结合到膜中。
图8示出了根据本发明的实施例用于形成铝掺杂金属氮化碳栅电极的处理系统的示意图。本技术领域的技术人员将易于认识到处理系统1能用来执行各种沉积处理，包括热CVD。沉积系统1包括具有衬底保持器20的处理室10，衬底保持器20构造成支撑其上形成铝掺杂金属氮化碳栅电极的衬底25。处理室10还包含连接到第一处理材料供应系统40、第二处理材料供应系统42、第三处理材料供应系统44和净化气体供应系统46的上组件30(例如，喷头)。此外，处理系统1包括连接到衬底保持器20并构造成提高和控制衬底25的温度的衬底温度控制系统60。
处理系统1可以构造成处理200mm衬底、300mm衬底或者更大尺寸的衬底。实际上，可以想到，沉积系统可以构造成处理衬底、晶片或者平板显示器，而不管它们的尺寸如何，这些对于本领域的技术人员都是可以理解的。因而，尽管结合半导体衬底的处理描述本发明的各方面，但是本发明不仅仅限于此。
第一处理材料供应系统40、第二处理材料供应系统42和第三处理材料供应系统44构造成同时或者交替地将第一、第二和第三处理材料引入处理室10中。交替引入第一、第二和第三处理材料可以循环，或者引入第一、第二和第三处理材料之间的时间段可变而非循环。第一处理材料可包含钽氮化碳前驱物、钛氮化碳前驱物或者两者。例如，钽或者钛氮化碳前驱物可以作为固相、液相或者气相，并且可以在使用或者不使用载体气体(例如，惰性气体或者N2)的情况下以气相输送到处理室10。第二处理材料例如可以包括附加氮源气体，并且可以在使用或者不使用载体气体的情况下输送到处理室10。第二处理材料可以包含NH3、NH(CH3)2、N2H4或者N2H3CH3或者它们两个以上的组合。第三处理材料供应系统44可以构造成引入包含铝前驱物的第三处理材料。钽氮化碳前驱物、钛氮化碳前驱物和铝前驱物的例子如上所述。
此外，净化气体供应系统46能构造成将净化气体引入处理室10。例如，引入净化气体可以分别在将第一处理材料和第二处理材料引入处理室10之间发生，或者在将第二处理材料引入处理室10之后发生。净化气体可以包括惰性气体，诸如惰性气体(例如，氦、氖、氩、氙、氪)、N2或者H2。
还参照图8，处理系统1包括连接到衬底保持器20并构造成提高和控制衬底25的温度的衬底温度控制系统60。衬底温度控制系统60包括温度控制元件，诸如包括再循环冷却剂流路的冷却系统，其从衬底保持器20接收热，并将热传递到热交换系统(未示出)，或者加热时，传递来自热交换系统的热。此外，温度控制元件可以包括加热/冷却元件，诸如电阻加热元件，或者热电加热器/冷却器，加热/冷却元件能包括在衬底保持器20以及处理室10的室壁和处理系统1内的任何其他部件中。
为了改善衬底25和衬底保持器20之间的热传递，衬底保持器20能包括机械夹持系统或者电夹持系统(诸如静电夹持系统)以将衬底25附于衬底保持器20的上表面。此外，衬底保持器20还能包括衬底背侧气体输送系统，其构造成将气体引入衬底25的背侧以便改善衬底25和衬底保持器20之间的气体-间隙热传导。当在升高的温度或者降低的温度下要求衬底25的温度控制时，可以使用该系统。例如，衬底背侧气体系统可以包括两区域气体分配系统，其中，在衬底25的中心和边缘之间能独立地改变氦气间隙压力。
此外，处理室10还通过导管38连接到包括真空泵送系统34和阀36的压力控制系统32，其中，压力控制系统32构造成将处理室10可控地抽空到适于在衬底25上形成薄膜和适于第一、第二和第三处理材料的使用的压力。真空泵送系统34可包括泵送速度高达约每秒5000升(或者更大)的透平分子真空泵(TMP)或者低温泵，并且阀36可包括用于对室压力进行节流的门阀。此外，用于监视室压力的装置(未示出)可连接到处理室10。压力测量装置例如可以是电容压力计。
处理系统1包括可用来构造处理系统1的任何数量的处理元件的控制器70，并且控制器70能收集、提供、处理、存储和显示来自处理元件的数据。控制器70能包括一定数量的用于控制一个或者多个处理元件的应用。例如，控制器70可包括图形用户界面(GUI)部件(未示出)，其能容易地使用使用户能监视和/或者控制一个或者多个处理元件的界面。可选地或者附加地，控制器70能连接到一个或者多个附加控制器/计算机(未示出)，并且控制器70能从附加控制器/计算机获得设置和/或者构造信息。
控制器70能包括微处理器、存储器和数字I/O端口，该数字I/O端口能产生足以通信和激活处理系统1的处理元件的输入以及监视来自处理系统1的输出的控制电压。例如，存储在存储器中的程序可以用来根据处理配方激活到处理系统1的上述部件的输入以为了执行蚀刻处理或者沉积处理。
控制器70可以实施为通用计算机系统，其响应于执行包含在存储器中的一个或者多个指令的一个或者多个指令序列的处理器来执行本发明的实施例的基于微处理器的处理步骤的一部分或者全部。这样的指令可以从其他计算机可读介质(诸如硬盘或者可拆装介质驱动器)读入控制器存储器中。多处理器布置中的一个或者多个处理器还可以用作控制器微处理器以执行包含在主存储器中的指令序列。在可替换的实施例中，硬件电路可以用来代替软件指令或者与软件指令结合。因而，实施例不限于硬件电路和软件的任何具体组合。
控制器70至少包括计算机可读介质或者存储器，诸如控制器存储器，用于保持根据本发明的教导而编程的指令并用于包含数据结构、表格、记录或者实施本发明所需的其他数据。计算机可读介质的示例是CD、硬盘、软盘、磁带、磁光盘、PROM(EPROM、EEPROM、闪EPROM)、DRAM、SRAM、SDRAM或者其他任何磁介质、光盘(例如，CD-ROM)或者任何其他光学介质、打孔卡、纸带或者其他具有孔的图案、载波(下文描述)的物理介质、或者计算机能读取的任何其他介质。
存储在计算机可读介质中任一者或者组合上，本发明包括用于控制控制器70、用于驱动用于实施本发明实施例的一个或者多个装置和/或者用于使控制器能与使用者相互作用的软件。这样的软件可包括但不限于装置驱动器、操作系统、开发工具和应用软件。这样的计算机可读介质还包括用于执行在实施本发明实施例中执行的处理的全部或者一部分(如果处理是分布式的)的本发明的计算机程序产品。
本发明的计算机代码装置可以是任何可编译或者可执行代码机构，包括但不限于脚本、可编译程序、动态连接库(DLL)、Java类和完全可执行程序。此外，本发明的处理的一部分可以为了更好的性能、可靠性和/或者成本而进行分布式处理。
此处使用的术语“计算机可读介质”是指参与向用于执行的控制器70的处理器提供指令的任何介质。计算机可读介质可以采取任何形式，包括但不限于非易失性介质、易失性介质和传输介质。非易失性介质例如包括光学磁盘和磁光盘，诸如硬盘或者可拆装介质驱动器。易失性介质包括动态存储器，诸如主存储器。此外，计算机可读介质的各种形式可以参与用于执行的控制器的处理器的一个或者多个指令的一个或者多个指令序列的执行中。例如，指令可初始地在远程计算机的磁盘上执行。远程计算机可将用于实施本发明的全部或者一部分的指令远程装载到动态存储器并通过网络将指令发送到控制器70。
控制器70可以相对于处理系统1本地地定位，或者可以相对于处理系统1远程定位。例如，控制器70可以使用直接连接、企业内部互联网、互联网和无线连接中的至少一者与处理系统1交换数据。控制器70可例如在客户端(即，装置制造商等)连接到企业内部互联网，或者可以在供应商端(即，设备制造商)连接到企业内部互联网。附加地，例如，另一计算机(即，控制器、服务器等)可例如访问控制器70以经由直接连接、企业内部互联网和互联网中的至少一者交换数据。本领域的技术人员将理解到，控制器70可以与处理系统1经由无线连接交换数据。
已经描述了用于形成铝掺杂金属氮化碳栅电极的多个实施例。为了图示和描述的目的，已经呈现本发明的实施例的前述描述。但是并不想要将本发明唯一性地限制到所公开的精确形式。此描述和随后的权利要求包括用于仅仅描述目的而不能理解为限制的术语。例如，此处使用(包括在权利要求中)的术语“上”并不要求在第二膜“上”的第一膜直接在第二膜上并与第二膜紧紧接触，除非另有说明；可以在第一膜和第一膜上的第二膜之间可以有第三膜或者其他结构。
相关技术领域的技术人员可以理解到鉴于以上教导可以进行各种修改和变化。本技术领域的技术人员将认识到各种等同组合和对附图所示的各种部件的替换。因而，本发明的范围意在不受详细描述的限制，而是由权利要求限制。

Claims (20)

1.一种形成半导体器件的方法，所述方法包括：
提供其上包含电介质层的衬底；以及
通过下述步骤在没有等离子体的情况下在所述电介质层上形成铝掺杂金属氮化碳栅电极：
通过将所述衬底暴露到金属氮化碳前驱物的气体脉冲来沉积金属氮化碳膜，所述金属氮化碳前驱物包括钽、钛或者其组合，
通过将所述衬底暴露到铝前驱物的气体脉冲来将所述铝前驱物的原子层吸附在所述金属氮化碳膜上，其中在所述沉积和吸附过程中，所述衬底维持在高于所述金属氮化碳前驱物的热分解温度且低于所述铝前驱物的热分解温度的温度，并且
以期望的次数重复所述沉积和吸附。
2.根据权利要求1所述的方法，其中，所述沉积和吸附没有时间上的重叠。
3.根据权利要求1所述的方法，其中，在不将所述衬底暴露到包含附加氮源气体的气体脉冲的情况下执行沉积所述金属氮化碳膜的步骤。
4.根据权利要求3所述的方法，还包括：
在沉积所述金属氮化碳膜之前在所述电介质层上沉积第一附加金属氮化碳膜，并且/或者，在所述铝掺杂金属氮化碳栅电极上沉积第二附加金属氮化碳膜，其中，沉积所述第一和/或者第二附加金属氮化碳膜包括将所述衬底暴露到附加金属氮化碳前驱物和附加氮源气体的气体脉冲，所述附加金属氮化碳前驱物包括钽、钛或者其组合，并且所述附加氮源气体包括NH3、NH(CH3)2、N2H4或者N2H3CH3。
5.根据权利要求1所述的方法，其中，沉积所述金属氮化碳膜还包括将所述衬底暴露到包含附加氮源气体的气体脉冲，所述气体脉冲与所述金属氮化碳前驱物的气体脉冲至少具有部分时间重叠。
6.根据权利要求5所述的方法，其中，包含所述附加氮源气体的所述气体脉冲包括NH3、NH(CH3)2、N2H4或者N2H3CH3。
7.根据权利要求5所述的方法，其中，所述形成步骤还包括将所述衬底暴露到所述附加氮源气体的第二气体脉冲，其中，所述附加氮源气体的所述第二气体脉冲与所述金属氮化碳前驱物的气体脉冲或者与所述铝前驱物的气体脉冲不具有重叠。
8.根据权利要求5所述的方法，其中，沉积所述金属氮化碳膜还包括将所述衬底暴露到所述金属氮化碳前驱物的附加气体脉冲，所述附加气体脉冲与所述金属氮化碳前驱物的气体脉冲或者所述铝前驱物的气体脉冲不具有重叠。
9.根据权利要求5所述的方法，还包括：
在所述铝掺杂金属氮化碳栅电极上沉积附加金属氮化碳膜，其中，沉积所述附加金属氮化碳膜包括将所述衬底暴露到附加金属氮化碳前驱物和附加氮源气体的气体脉冲，所述附加金属氮化碳前驱物包括钽、钛或者其组合。
10.根据权利要求1所述的方法，其中，所述金属氮化碳前驱物包括具有Ta-N分子内键的钽氮化碳前驱物。
11.根据权利要求10所述的方法，其中，所述钽氮化碳前驱物包括Ta(NMe2)3(NCMe2Et)(TAlMATA)、Ta(NEt2)5(PDEAT)、Ta(NMe2)5(PDMAT)、Ta(NEtMe)5(PEMAT)、(tBuN)Ta(NMe2)3(TBTDMT)、(tBuN)Ta(NEt2)3(TBTDET)、(tBuN)Ta(NEtMe)3(TBTEMT)或者(iPrN)Ta(NEt2)3(IPTDET)。
12.根据权利要求1所述的方法，其中，所述金属氮化碳前驱物包括具有Ti-N分子内键的钛氮化碳前驱物。
13.根据权利要求12所述的方法，其中，所述钛氮化碳前驱物包括Ti(NEt2)4(TDEAT)、Ti(NMeEt)4(TEMAT)或者Ti(NMe2)4(TDMAT)。
14.根据权利要求1所述的方法，其中，所述铝前驱物包括AlMe3，AlEt3、AlMe2H、[Al(OsBu)3]4、Al(CH3COCHCOCH3)3、AlCl3、AlBr3、AlI3、Al(OiPr)3、[Al(NMe2)3]2、Al(iBu2)Cl、Al(iBu)3、Al(iBu)2H、AlEt2Cl、Et3Al2(OsBu)3、Al(THD)3、H3AlNMe3、H3AlNEt3、H3AlNMe3、H3AlNEt3、H3AlNMe2Et或者H3AlMeEt2。
15.根据权利要求1所述的方法，其中，所述铝掺杂金属氮化碳栅电极包括5原子％和50原子％之间的铝。
16.一种形成半导体器件的方法，所述方法包括：
提供其上包含高k膜的衬底；以及
在没有等离子体的情况下在所述电介质层上形成铝掺杂金属氮化碳栅电极：所述形成包括：
通过将所述衬底暴露到金属氮化碳前驱物的气体脉冲并将所述衬底暴露到包含附加氮源气体的气体脉冲来沉积金属氮化碳膜，所述附加氮源气体的气体脉冲至少具有与所述金属氮化碳前驱物的气体脉冲部分时间重叠，所述金属氮化碳前驱物包括具有Ta-N分子内键的钽氮化碳前驱物或者具有Ti-N分子内键的钛氮化碳前驱物，
通过将所述衬底暴露到铝前驱物的气体脉冲来将所述铝前驱物的原子层吸附在所述金属氮化碳膜上，其中，所述沉积和吸附不具有时间重叠，并且在所述沉积和吸附过程中，所述衬底维持在高于所述金属氮化碳前驱物的热分解温度且低于所述铝前驱物的热分解温度的温度下，并且
以期望的次数重复所述沉积和吸附。
17.根据权利要求16所述的方法，其中，包含所述附加氮源气体的所述气体脉冲包括NH3、NH(CH3)2、N2H4或者N2H3CH3。
18.根据权利要求16所述的方法，其中，所述钽氮化碳前驱物包括Ta(NMe2)3(NCMe2Et)(TAlMATA)、Ta(NEt2)5(PDEAT)、Ta(NMe2)5(PDMAT)、Ta(NEtMe)5(PEMAT)、(tBuN)Ta(NMe2)3(TBTDMT)、(tBuN)Ta(NEt2)3(TBTDET)、(tBuN)Ta(NEtMe)3(TBTEMT)或者(iPrN)Ta(NEt2)3(IPTDET)，所述钛氮化碳前驱物包括Ti(NEt2)4(TDEAT)、Ti(NMeEt)4(TEMAT)或者Ti(NMe2)4(TDMAT)，并且所述铝前驱物包括AlMe3、AlEt3、AlMe2H、[Al(OsBu)3]4、Al(CH3COCHCOCH3)3、AlCl3、AlBr3、AlI3、Al(OiPr)3、[Al(NMe2)3]2、Al(iBu2)Cl、Al(iBu)3、Al(iBu)2H、AlEt2Cl、Et3Al2(OsBu)3、Al(THD)3、H3AlNMe3、H3AlNEt3、H3AlNMe2Et或者H3AlMeEt2。
19.根据权利要求16所述的方法，其中，所述铝掺杂金属氮化碳栅电极包括5原子％和50原子％之间铝。
20.一种形成半导体器件的方法，所述方法包括：
提供其上包含高k膜的衬底；以及
在没有等离子体的情况下在所述电介质层上形成铝掺杂金属氮化碳栅电极：所述形成包括：
通过将所述衬底暴露到(tBuN)Ta(NetMe)3(TBTEMT)前驱物的气体脉冲来沉积钽氮化碳膜，
通过将所述衬底暴露到AlMe3前驱物的气体脉冲来将所述AlMe3前驱物的原子层吸附在所述钽氮化碳膜上，其中，在所述沉积和吸附过程中，所述衬底维持在高于所述(tBuN)Ta(NetMe)3(TBTEMT)前驱物的热分解温度且低于所述AlMe3前驱物的热分解温度的温度下，并且
以期望的次数重复所述沉积和吸附，其中，所述铝掺杂金属氮化碳栅电极包括5原子％和50原子％之间的铝。
CN2009801335090A 2008-08-25 2009-08-22 形成铝掺杂碳氮化物栅电极的方法 Expired - Fee Related CN102132389B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/197,756 US7985680B2 (en) 2008-08-25 2008-08-25 Method of forming aluminum-doped metal carbonitride gate electrodes
US12/197,756 2008-08-25
PCT/US2009/054707 WO2010027715A1 (en) 2008-08-25 2009-08-22 Method for forming aluminum-doped metal carbonitride gate electrodes

Publications (2)

Publication Number Publication Date
CN102132389A true CN102132389A (zh) 2011-07-20
CN102132389B CN102132389B (zh) 2013-07-10

Family

ID=41696772

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801335090A Expired - Fee Related CN102132389B (zh) 2008-08-25 2009-08-22 形成铝掺杂碳氮化物栅电极的方法

Country Status (7)

Country Link
US (1) US7985680B2 (zh)
JP (1) JP5529134B2 (zh)
KR (1) KR101503969B1 (zh)
CN (1) CN102132389B (zh)
DE (1) DE112009002118B4 (zh)
TW (1) TWI438832B (zh)
WO (1) WO2010027715A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109285879A (zh) * 2017-07-20 2019-01-29 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100102393A1 (en) * 2008-10-29 2010-04-29 Chartered Semiconductor Manufacturing, Ltd. Metal gate transistors
JP2014222723A (ja) * 2013-05-14 2014-11-27 独立行政法人産業技術総合研究所 電界効果型半導体装置及びその製造方法
US9552979B2 (en) * 2013-05-31 2017-01-24 Asm Ip Holding B.V. Cyclic aluminum nitride deposition in a batch reactor
US9224594B2 (en) 2013-11-18 2015-12-29 Intermolecular, Inc. Surface preparation with remote plasma
TWI611045B (zh) 2014-02-03 2018-01-11 東京威力科創股份有限公司 用於無孔隙銅填充之ald阻障層及cvd釕襯墊之整合
US10163644B2 (en) 2014-02-07 2018-12-25 Taiwan Semiconductor Manufacturing Company Interconnect structure including a conductive feature and a barrier layer on sidewalls and a bottom surface of the conductive feature and method of forming the same
TWI556429B (zh) 2014-07-10 2016-11-01 台灣積體電路製造股份有限公司 積體電路裝置與其形成方法
KR102216575B1 (ko) * 2014-10-23 2021-02-18 에이에스엠 아이피 홀딩 비.브이. 티타늄 알루미늄 및 탄탈륨 알루미늄 박막들
US10665685B2 (en) 2017-11-30 2020-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and fabrication method thereof
US11251261B2 (en) * 2019-05-17 2022-02-15 Micron Technology, Inc. Forming a barrier material on an electrode
US11456177B2 (en) * 2020-09-22 2022-09-27 Nanya Technology Corporation Method of manufacturing semiconductor device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070059929A1 (en) * 2004-06-25 2007-03-15 Hag-Ju Cho Method of forming a tantalum carbon nitride layer and method of manufacturing a semiconductor device using the same
CN101026193A (zh) * 2005-10-14 2007-08-29 株式会社东芝 非易失性半导体存储装置
US20070218704A1 (en) * 2006-03-20 2007-09-20 Tokyo Electron Limited Method of light enhanced atomic layer deposition
US20070231487A1 (en) * 2006-03-31 2007-10-04 Tokyo Electron Limited Method of forming a metal carbide or metal carbonitride film having improved adhesion
US20070251445A1 (en) * 2006-04-29 2007-11-01 Tokyo Electron Limited Method for Depositing a Barrier Layer on a Low Dielectric Constant Material
US20080141937A1 (en) * 2006-12-19 2008-06-19 Tokyo Electron Limited Method and system for controlling a vapor delivery system
US20080164581A1 (en) * 2007-01-04 2008-07-10 Interuniversitair Microelektronica Centrum (Imec) Vzw Electronic device and process for manufacturing the same

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4116682A (en) 1976-12-27 1978-09-26 Polk Donald E Amorphous metal alloys and products thereof
JP3225706B2 (ja) * 1993-08-25 2001-11-05 ソニー株式会社 半導体装置におけるバリアメタル層の形成方法
JPH11145077A (ja) * 1997-10-31 1999-05-28 Texas Instr Inc <Ti> 膜及びその製法
US6445023B1 (en) 1999-03-16 2002-09-03 Micron Technology, Inc. Mixed metal nitride and boride barrier layers
US6627995B2 (en) 2000-03-03 2003-09-30 Cvc Products, Inc. Microelectronic interconnect material with adhesion promotion layer and fabrication method
US6455421B1 (en) 2000-07-31 2002-09-24 Applied Materials, Inc. Plasma treatment of tantalum nitride compound films formed by chemical vapor deposition
US6444263B1 (en) 2000-09-15 2002-09-03 Cvc Products, Inc. Method of chemical-vapor deposition of a material
US6630201B2 (en) 2001-04-05 2003-10-07 Angstron Systems, Inc. Adsorption process for atomic layer deposition
JP3963078B2 (ja) 2000-12-25 2007-08-22 株式会社高純度化学研究所 ターシャリーアミルイミドトリス（ジメチルアミド）タンタルとその製造方法及びそれを用いたｍｏｃｖｄ用原料溶液並びにそれを用いた窒化タンタル膜の形成方法
US6861334B2 (en) 2001-06-21 2005-03-01 Asm International, N.V. Method of fabricating trench isolation structures for integrated circuits using atomic layer deposition
US7098131B2 (en) 2001-07-19 2006-08-29 Samsung Electronics Co., Ltd. Methods for forming atomic layers and thin films including tantalum nitride and devices including the same
KR100434697B1 (ko) 2001-09-05 2004-06-07 주식회사 하이닉스반도체 반도체소자의 제조방법
KR100805843B1 (ko) 2001-12-28 2008-02-21 에이에스엠지니텍코리아 주식회사 구리 배선 형성방법, 그에 따라 제조된 반도체 소자 및구리 배선 형성 시스템
JP3556206B2 (ja) 2002-07-15 2004-08-18 沖電気工業株式会社 金属配線の形成方法
US20040036129A1 (en) 2002-08-22 2004-02-26 Micron Technology, Inc. Atomic layer deposition of CMOS gates with variable work functions
JP2004095893A (ja) 2002-08-30 2004-03-25 Nec Electronics Corp 半導体記憶装置及びその制御方法と製造方法
US6955986B2 (en) 2003-03-27 2005-10-18 Asm International N.V. Atomic layer deposition methods for forming a multi-layer adhesion-barrier layer for integrated circuits
US7186446B2 (en) 2003-10-31 2007-03-06 International Business Machines Corporation Plasma enhanced ALD of tantalum nitride and bilayer
US20050221021A1 (en) 2004-03-31 2005-10-06 Tokyo Electron Limited Method and system for performing atomic layer deposition
US7453149B2 (en) 2004-08-04 2008-11-18 Taiwan Semiconductor Manufacturing Co., Ltd. Composite barrier layer
US7300869B2 (en) 2004-09-20 2007-11-27 Lsi Corporation Integrated barrier and seed layer for copper interconnect technology
US20060113675A1 (en) 2004-12-01 2006-06-01 Chung-Liang Chang Barrier material and process for Cu interconnect
US7314835B2 (en) 2005-03-21 2008-01-01 Tokyo Electron Limited Plasma enhanced atomic layer deposition system and method
US20060210723A1 (en) 2005-03-21 2006-09-21 Tokyo Electron Limited Plasma enhanced atomic layer deposition system and method
US8486845B2 (en) 2005-03-21 2013-07-16 Tokyo Electron Limited Plasma enhanced atomic layer deposition system and method
US7341959B2 (en) 2005-03-21 2008-03-11 Tokyo Electron Limited Plasma enhanced atomic layer deposition system and method
US8974868B2 (en) 2005-03-21 2015-03-10 Tokyo Electron Limited Post deposition plasma cleaning system and method
US7422636B2 (en) 2005-03-25 2008-09-09 Tokyo Electron Limited Plasma enhanced atomic layer deposition system having reduced contamination
US20060213437A1 (en) 2005-03-28 2006-09-28 Tokyo Electron Limited Plasma enhanced atomic layer deposition system
US20070059502A1 (en) 2005-05-05 2007-03-15 Applied Materials, Inc. Integrated process for sputter deposition of a conductive barrier layer, especially an alloy of ruthenium and tantalum, underlying copper or copper alloy seed layer
US20060251872A1 (en) 2005-05-05 2006-11-09 Wang Jenn Y Conductive barrier layer, especially an alloy of ruthenium and tantalum and sputter deposition thereof
DE102005023122A1 (de) 2005-05-19 2006-11-23 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Schichtstapel und Verfahren
US7550385B2 (en) 2005-09-30 2009-06-23 Intel Corporation Amine-free deposition of metal-nitride films
US7897217B2 (en) 2005-11-18 2011-03-01 Tokyo Electron Limited Method and system for performing plasma enhanced atomic layer deposition
US20070116888A1 (en) 2005-11-18 2007-05-24 Tokyo Electron Limited Method and system for performing different deposition processes within a single chamber
WO2008031492A1 (en) 2006-09-13 2008-03-20 Ormecon Gmbh Article with a coating of electrically conductive polymer and precious/semiprecious metal and process for production thereof
US20080132050A1 (en) 2006-12-05 2008-06-05 Lavoie Adrien R Deposition process for graded cobalt barrier layers
JP2008205012A (ja) * 2007-02-16 2008-09-04 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP5513767B2 (ja) 2008-06-25 2014-06-04 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置および半導体装置
US8557702B2 (en) * 2009-02-02 2013-10-15 Asm America, Inc. Plasma-enhanced atomic layers deposition of conductive material over dielectric layers

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070059929A1 (en) * 2004-06-25 2007-03-15 Hag-Ju Cho Method of forming a tantalum carbon nitride layer and method of manufacturing a semiconductor device using the same
CN101026193A (zh) * 2005-10-14 2007-08-29 株式会社东芝 非易失性半导体存储装置
US20070218704A1 (en) * 2006-03-20 2007-09-20 Tokyo Electron Limited Method of light enhanced atomic layer deposition
US20070231487A1 (en) * 2006-03-31 2007-10-04 Tokyo Electron Limited Method of forming a metal carbide or metal carbonitride film having improved adhesion
US20070251445A1 (en) * 2006-04-29 2007-11-01 Tokyo Electron Limited Method for Depositing a Barrier Layer on a Low Dielectric Constant Material
US20080141937A1 (en) * 2006-12-19 2008-06-19 Tokyo Electron Limited Method and system for controlling a vapor delivery system
US20080164581A1 (en) * 2007-01-04 2008-07-10 Interuniversitair Microelektronica Centrum (Imec) Vzw Electronic device and process for manufacturing the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PETRA ALEN ET AL: "Atomic Layer Deposition of Ta(Al)N(C) Thin Films Using Trimethylaluminum as a reducing agent", 《JOURNAL OF THE ELECTROCHEMICAL SOCIETY》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109285879A (zh) * 2017-07-20 2019-01-29 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109285879B (zh) * 2017-07-20 2021-06-08 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
DE112009002118T5 (de) 2011-07-28
US7985680B2 (en) 2011-07-26
KR101503969B1 (ko) 2015-03-24
JP2012501093A (ja) 2012-01-12
WO2010027715A1 (en) 2010-03-11
CN102132389B (zh) 2013-07-10
JP5529134B2 (ja) 2014-06-25
US20100048009A1 (en) 2010-02-25
TWI438832B (zh) 2014-05-21
TW201021099A (en) 2010-06-01
DE112009002118B4 (de) 2013-03-07
KR20110069015A (ko) 2011-06-22

Similar Documents

Publication Publication Date Title
CN102132389B (zh) 形成铝掺杂碳氮化物栅电极的方法
TWI814712B (zh) 用於藉由原子層沉積在基板上形成過渡金屬氮化物膜之方法及相關的半導體裝置結構
US11139383B2 (en) Titanium aluminum and tantalum aluminum thin films
US8313994B2 (en) Method for forming a high-K gate stack with reduced effective oxide thickness
US7531452B2 (en) Strained metal silicon nitride films and method of forming
CN101523558B (zh) 用于具有应变含锗层的器件的uv辅助电介质形成
KR20150113808A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
US7494937B2 (en) Strained metal silicon nitride films and method of forming
US7713868B2 (en) Strained metal nitride films and method of forming
US8178446B2 (en) Strained metal nitride films and method of forming
CN101253282A (zh) 成膜方法和成膜装置
US20080274624A1 (en) Method for depositing titanium nitride films for semiconductor manufacturing
WO2020046852A1 (en) Methods of depositing metal carbide films
JP2023051913A (ja) 気相堆積によるｐ－金属仕事関数膜の仕事関数の調整
US11359282B2 (en) Methods for forming impurity free metal alloy films
US20230295804A1 (en) Method of forming interconnect structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130710

Termination date: 20170822