CN102197457B - 用增强的铜离子化pvd进行铜籽晶悬突再溅射 - Google Patents

用增强的铜离子化pvd进行铜籽晶悬突再溅射 Download PDF

Info

Publication number
CN102197457B
CN102197457B CN200980142184.2A CN200980142184A CN102197457B CN 102197457 B CN102197457 B CN 102197457B CN 200980142184 A CN200980142184 A CN 200980142184A CN 102197457 B CN102197457 B CN 102197457B
Authority
CN
China
Prior art keywords
substrate
metal
metal layer
deposition
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200980142184.2A
Other languages
English (en)
Other versions
CN102197457A (zh
Inventor
曹勇
唐先民
则-敬·龚
普拉巴拉姆·戈帕拉杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN102197457A publication Critical patent/CN102197457A/zh
Application granted granted Critical
Publication of CN102197457B publication Critical patent/CN102197457B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185—Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/046—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5826—Treatment with charged particles
    • C23C14/5833—Ion beam bombardment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供一种在图案化的基板上沉积金属的方法和设备。在具有第一能量的物理气相沉积工艺中形成金属层。利用第二能量，在金属层上进行第二物理气相沉积工艺，其中沉积与脆性塑性表面改性工艺相互作用以在基板上形成基本上共形的金属层。

Description

用增强的铜离子化PVD进行铜籽晶悬突再溅射
发明领域
本发明的实施例涉及处理基板的方法和设备。更具体地，本发明的实施例涉及在图案化的基板上沉积金属层的方法和设备。
背景技术
溅射，也就是物理气相沉积(PVD)，是一种在集成电路中形成金属特征的重要方法。溅射将材料在基板上沉积成一层。由电场强力加速的离子轰击“靶材”。轰击使材料从靶材喷射出，然后所述材料沉积在基板上。
最初采用溅射在平坦表面上沉积材料，近来更多地采用溅射在基板上形成的沟槽和通孔中沉积材料。电介质层通常形成在导电层或特征之上，并图案化以暴露通孔或沟槽底部上的导电特征。通常沉积阻挡层以防止层之间的相互扩散，然后将金属溅射到沟槽中。
溅射本质上是基本的弹道学。快速移动的离子快速移动到靶材中，从靶材表面喷射粒子。这些粒子可以通过与入射离子经电荷转移机制的相互作用而带电，这些粒子可以通过与空间中存在的任何电场的相互作用而带电，或者可以保持不带电。沉积通常迅速地在场区域上和沟槽侧壁的顶部附近产生，如现有技术图1中示意性地示出。溅射具有图案化的电介质12的基板10以沉积层14。在侧壁16的顶部附近和场区域18上沉积产生较快。产生这种现象是由于喷射的粒子在所有方向，而不是在基本垂直于基板表面的方向上传播，并且通常在深深穿入到沟槽之前接触基板表面。
为了促使粒子在接触基板表面之前传播到沟槽中，可以将粒子电离并且在向基板施加电偏压的条件下加速。经加速的离子在垂直于基板表面的方向上传播更均匀。当离子到达基板表面时，离子的动量携带离子进入沟槽，在电偏压的影响下，离子因此偏向沟槽侧壁。虽然如此，更深入地穿入到沟槽中会减小侧壁顶部附近的“悬突(悬垂，overhang)”效应，只是没有完全消除它。
悬突会导致其中具有孔或空隙的金属栓塞。如果沉积工艺进行过长，则两个悬突部分会在沟槽上方生长到一起，使沟槽对于任何未来的沉积闭合并形成孔。这些孔是不导电的，且会严重减小形成特征的电导率。随着形成在半导体基板上的器件变得越来越小，在基板层中形成的沟槽和通孔的深宽比(高宽比)变得更大。更高深宽比的几何图形更难以实现无空隙填充。因此需要持续改进溅射工艺以克服日益增长的悬突控制的麻烦问题。
发明内容
本发明的实施例提供了一种处理在场区域中形成有开口的基板的方法，包括在基板上沉积第一金属层，在基板上沉积第二金属层，对第一金属层进行脆性表面改性处理，以及对第一金属层进行塑性表面改性工艺。
其他实施例提供了一种在基板的场区域中形成的开口中沉积共形的金属层的方法，包括将基板设置在处理室中的基板支架上，在物理气相沉积工艺中，在基板上沉积具有厚区域和薄区域的第一金属层，在物理气相沉积工艺中，在第一金属层的上方沉积第二金属层，并且当沉积第二金属层时，同时从第一金属层喷射出材料并且同第二金属层重新沉积喷射出的材料，并且使金属从第一金属层的厚区域推向第一金属层的薄区域。
其他实施例提供了一种在具有场区域和场区域中具有侧壁和底部部分的开口的基板上沉积共形的金属层的方法，包括将基板设置在处理室中的基板支架上，将基板暴露于第一物理气相沉积工艺，包括利用小于约100V的第一电偏压将金属离子指向基板的表面，在基板上沉积第一金属层，其中第一金属层在开口的侧壁顶部和底部部分具有厚区域以及在开口的侧壁上具有薄区域，将基板暴露于第二物理气相沉积工艺，包括利用至少250V的第二电偏压将金属离子指向基板的表面，在基板上沉积第二金属层，通过用金属离子轰击第一金属层在开口的底部部分从第一金属层移出材料，以及重新布置被移出的材料，以及使材料从侧壁顶部的厚区域移动到侧壁上的薄区域。
附图说明
以可以详细理解本发明的上述特征的方式，通过参考实施例可以进行上面简要概述的本发明的更具体描述，一些实施例以附图示例出。然而，应指出的是，附图仅示出了本发明的典型实施例且因此不认为是限制它的范围，本发明允许其他同等有效的实施例。
图1是现有技术基板的截面示意图。
图2A是概括根据本发明一个实施例的方法的流程图。
图2B-2E是基板在图2A的方法的各个阶段的截面示意图。
图3A是概括根据本发明的另一实施例的方法的流程图。
图3B-3G是基板在图3A的方法的各个阶段的截面示意图。
图4是根据本发明的另一实施例的设备的截面图。
图5是图4的部分设备的细节图。
图6是环状准直仪的一个实施例的平面图。
图7是蜂房式准直仪的一个实施例的部分平面图。
图8A是基板支架的一个实施例的截面图。
图8B是基板支架的另一个实施例的截面图。
为了便于理解，尽可能地使用相同的附图标记，指定各图共用的相同元件。预期可有利地使用一个实施例中公开的元件用于其他实施例，而不用具体描述。
具体实施方式
本发明的实施例大体提供处理半导体基板的方法和设备。可采用这里描述的方法和设备对基板执行沉积工艺，如金属沉积工艺或物理气相沉积工艺。通常，这里使用的术语“基板”可以由具有某些天然导电能力的任何材料或可以被改性以提供导电能力的材料形成。典型的基板材料包括、但不限于半导体，如硅(Si)和锗(Ge)，以及显示出半导电性质的其他化合物。这种半导体化合物通常包括III-V族和II-VI族化合物。代表性的III-V族半导体化合物包括但不限于砷化镓(GaAs)、磷化镓(GaP)和氮化镓(GaN)。术语半导体基板通常包括体半导体基板以及上面布置有沉积层的基板。为此，由本发明方法所处理的一些半导体基板中的沉积层是通过均相外延(例如硅上硅)或异质外延(例如硅上GaAs)生长形成的。例如，本发明的方法可用于通过异质外延法形成的砷化镓和氮化镓基板。同样，也可以应用本发明的方法以在形成于绝缘基板(例如绝缘体上硅[SOI]基板)上的相对薄的结晶硅层上形成集成器件，如薄膜晶体管(TFT)。
可以利用这里描述的方法和设备沉积多种金属。尽管这里描述的方法尤其对沉积铜是有用的，但也可以利用这些方法沉积其他金属如铝、钴、钛、钽、钨、钼、铂、镍、铁、铌、钯及上述金属组合或合金。
图2A是概括根据本发明一个实施例的方法200的流程图。在210，在处理室中设置基板。图2B是可以根据这里描述的方法所处理的基板的截面示意图。图2B的基板具有底层250和在底层250上面的图案化层270。底层250可以是导电性的或半导电性的，且图案化层270通常是电介质材料。图案化层270通常具有场区252，以及具有侧壁254和底部部分256的沟槽或通孔。图案化层中的开口通常显示出大于约1∶1、如大于约4∶1、例如大于约10∶1的深宽比。
通常，配置要用于方法200的处理室以通过用离子轰击基板而在基板上沉积材料。在一些实施例中，这种离子沉积室可以是物理气相沉积(PVD)室。在下面连同图4描述示范性的室。
在220，利用第一PVD工艺在基板上方沉积第一金属层。第一PVD工艺包括提供具有要沉积的材料的靶材和接近靶材产生离子等离子体。通过在靶材附近建立的电磁场将离子推向靶材，且一旦撞击就从靶材喷射出材料。喷射出的种类可以是中性的或带电的，并且此后可与等离子体中的其它粒子相互作用而改变状态。所述靶材可包含期望沉积在基板上的任何材料。在一个实施例中，靶材是铜。在其它实施例中，靶材可以是其它金属，如铝、钴、钛、钽、钨、钼、铂、镍、铁、铌、钯及上述金属组合。
向靶材或基板施加电偏压，以电离靶材与基板之间的气体，并朝靶材推进所述离子。所述偏压可以是DC或RF功率的，并且通常在以约50瓦和约1,000瓦之间的功率电平施加时为约10V和约2,400V之间。在一些实施例中，偏压电压在约20V和约100V之间，如在约30V和约70V之间，例如约50V，并且所述偏压功率在约100瓦和约200瓦之间，如约120瓦。在一些实施例中，偏压是由RF电源供电的，所述RF电源可以通过低或高通滤波器修改。所述偏压可以是正的或负的，并且可以施加到靶材或基板上。
基板通常保持在被选择用来促使溅射材料在基板上积聚的温度。在一些实施例中，基板温度控制在约0℃和约600℃之间，例如约75℃。在其它实施例中，基板温度可以高于5℃，如在约5℃和约600℃之间，或在约20℃和约300℃之间，如约50℃。处理室典型地保持在真空下。处理室压力可以小于约10托，如小于约1托，或者小于100毫托，如约1毫托。
在一些实施例，增加沉积在基板上的粒子的定向是有益的。这可以通过插入物理诸如准直仪的对准器件来实现，而粒子必须通过对准器件来传播以到达基板。弹道太倾斜的粒子撞击并沉积在准直仪上，而不是基板上。通过利用对准器件，可以控制粒子关于基板的入射角。例如，可以控制粒子弹道，使得没有粒子关于由基板表面定义的平面的入射角小于约60°。在一些实施例中，控制角可以更高，如约70°或约80°。然而，随着控制角增加，粒子通量和沉积速度下降，因为更多的粒子被对准器件过滤掉。例如，利用可将入射角控制在约60°以上的物理对准器件，可以使质量通量的净减少在约10％和约50％之间，如约30％。利用这种器件，典型的实施例可以实现处于约5μg/cm2·sec和约100μg/cm2·sec之间的质量通量，如在约10μg/cm2·sec和约50μg/cm2·sec之间，例如约30μg/cm2·sec，还取决于溅射能量。在可选实施例中，利用静电方式来校准通过PVD沉积的离子的弹道是有利的。这避免了质量通量和沉积速率的降低。
如图2C所示，在基板上沉积第一金属层。在底层250和图案化层270上沉积覆盖场区域252的第一金属层258、侧壁254和底部部分256。如上所述，第一金属层具有悬突区域260，悬突区域260处的第一金属层比侧壁区域264中更厚。粒子越来越难以穿入由所述侵占悬突区域所形成的限制开口，并且逐渐沉积在场区域252上。因此，覆盖沟槽底部部分256的第一金属层258的底部部分262的形成放缓。
在多数实施例中，第一金属层通常具有依从于底层基板的轮廓的弯曲表面。悬突区域和底部部分通常具有最大的曲率，对应于最小的曲率半径。在一些实施例中，第一金属层的曲率半径比形成在底层基板中的开口的宽度小。在一些实施例中，曲率半径可以小于开口宽度的大约一半。在其它实施例中，表面的曲率在开口的顶部附近可以是陡的，在下层基板中开口的顶部附近形成一个或多个基本上有角的特征。在这些实施例中，覆盖场区域的那部分第一金属层包括帽盖部分。这一个或多个基本上有角的特征在开口的侧壁区域与场区域相遇的顶部拐角正上方将是最薄的。
在230，在基板上沉积第二金属层。第二金属层可以具有与第一金属层相同或不同的组成。在一些实施例中，增加偏压能量以维持沉积工艺，所述沉积工艺包括第一金属层258的表面改性。偏压能量可以增加到约500瓦和约5,000瓦之间，如在约800瓦和约3,000瓦之间，例如约1,000瓦特。偏压电压还可以增加到约100V和约2,500V之间，如在约200V和约1,000V之间，例如，约350V。在一些实施例中，第二沉积工艺包括向靶材或基板施加RF偏压和DC偏压。对于第二沉积工艺，可以以上面所述的任一功率电平各自施加RF偏压和DC偏压。
第二沉积工艺的偏压能量越高，就会有更多的能量分给基板和布置在基板上的沉积金属层。所述能量通过脆性和塑性工艺使沉积金属层的表面改性。可以对第一金属层中沉积的金属进行表面改性工艺直到产生第二金属层，此时，可以对第二金属层进行表面改性工艺。在脆性表面改性工艺中，被增加的偏压所加速的离子撞击沉积的金属层的表面并由此喷射材料。被喷射的材料再沉积在沉积金属层的表面上的其它位置上。在塑性表面改性工艺中，来自沉积金属层的原子沿着沉积金属层的表面被从一个位置推向另一位置，而没有离开表面。
图2D示意性示出了正进行上述第二沉积工艺的基板。离子266轰击沉积的金属层258的表面。由于使用诸如准直仪的物理对准器件，或静电对准装置，离子266具有朝基板表面定向的定向弹道，并因此传播到在图案化层270中形成的开口中。一些离子撞击所沉积的金属层的底部部分262，一些撞击侧壁部分264，而一些撞击悬突部分260。由于撞击的能量，一些材料从沉积的金属层258喷射出，例如从沉积的金属层的底部部分262喷射，并再次沉积在所述沉积的金属层上，例如沉积在侧壁部分264上。一些撞击还沿着沉积的金属层的表面推进材料，例如从悬突部分260向侧壁部分264推进。
在240，应用这些表面改性工艺，以使表面上的金属层的厚度相等。在表征为上述基本上有角的特征或轮廓的实施例中，在第二沉积工艺期间，金属离子的沉积增加了开口顶部拐角附近所沉积的金属层的厚度。表面改性工艺使沉积的金属从层的较厚部分向较薄部分移动。图2E示出了已经经过表面改性工艺240的基板。沉积的金属层258具有由相互沉积和表面改性工艺230和240造成的基本上共形的轮廓(conformalprofile)。
图3A是概括根据本发明另一实施例的方法300的流程图。在302，要被处理的基板布置在处理室中的基板支架上。在图3B中示出了示范性基板。所述基板具有底层350和图案化层380。所述图案化层具有带开口的场区域352，所述开口具有侧壁354和底部部分356。在一些实施例中，底部部分356可以暴露部分底层350。在许多实施例中，底层350可以是导电的或半导电的，同时图案化层380是绝缘的或电介质。由此，开口可以暴露底层350的导电或半导电材料。
在304，在第一PVD工艺中，用具有第一能量的金属离子轰击基板。图3C示出了经历工艺304的图3B的基板。如上所述，利用物理或静电对准装置，使金属离子358朝向基板定向，并且撞击基板表面。由于金属离子弹道的高方向性，所以多数撞击发生在场区域352、开口的侧壁354上部和底部部分356上。在306，在基板上沉积第一金属层。图3D示出了在基板上沉积的第一金属层360，所述第一金属层360覆盖场区域352、开口的侧壁354和底部356。由于优先沉积在场区域352和侧壁354上部上，所以形成了第一金属层360的悬突部分362。悬突部分362使开口变窄，减少了进入开口的离子通量。由于离子的方向性，这种减少的通量使开口侧壁354上的沉积大于底部部分356上的沉积，造成沉积金属层的厚区域和薄区域。
与上述连同图2A-2E一起的实施例相似，第一金属层360通常具有依从于底层基板轮廓的弯曲表面或外形。表面的曲率将具有与图2A-2E的实施例相似的特性，包括在开口顶部附近具有基本上有角的特征的实施例。
在308，在第二PVD工艺中，用具有第二能量的金属离子轰击第一金属层。优选选择第二能量减小第一金属层的表面能量，来支持金属层表面上的金属原子的塑性流动。在一些实施例中，第二能量将减小金属层表面上的原子结合能。在其他实施例中，第二能量将减小表面的晶格能。在多数实施例中，第二能量将适应第一金属层的温度和在第二沉积工艺期间沉积的层，以支持金属层表面上的金属原子的塑性流动。在一些实施例中，第二沉积工艺期间金属层的温度将在约50℃以上，如在约50℃和约200℃之间或在约80℃和约180℃之间，例如约150℃。可以使用热控制，以防止基板达到金属开始凝聚的温度。例如，可以使用热控制的基板支架将热通量给予基板。图3E示出了经历第二沉积工艺308的基板。离子368轰击沉积在基板上的金属层360，沉积在表面上并给予能量，以实现期望的温度。
在310，离子撞击沉积的金属层，在脆性表面改性工艺中移出并重新布置来自沉积的金属层的材料。脆性表面改性工艺表征为通过碰撞使粒子与表面物理分离。图3F是经历处理310的一部分基板的详细图。示范性的离子368穿过沉积金属层360的悬突部分362之间的狭窄开口，并撞击沉积金属层360的底部部分366。撞击的能量使材料370的粒子从表面喷射出。喷射的粒子370经过弹道372，远离沉积金属层360的底部部分366，并重新沉积在金属层360的侧壁部分364上。通常能量大于约100eV的粒子可以从金属层360移出粒子。在一些实施例中，入射的粒子能量在约100eV和约1,000eV之间，如在约300eV和约700eV之间，例如约500eV。由于被移出粒子的统计学上的出射角，被移出粒子的弹道通常倾向于朝向金属层360的侧壁部分364，使得开口中的气体密度增加为更高，如果被移出的粒子获得了电荷，那么也使得静电效应增加。
在312，在塑性表面改性工艺中，离子撞击沉积的金属层，将材料沿着表面从厚区域推向薄区域。塑性表面改性工艺表征为粒子在所述表面上被从粒子位置移出并移动到表面上的另一个位置上，而没有从表面物理分离。在表面上保持粒子的键被拉伸，并且一些被破坏，但是这些粒子从来没有完全与表面脱离键合。图3G是经历工艺312的部分基板的详细图。示范性离子368撞击金属层360的厚区域，可能会碰撞悬突部分362。在高入射角和低能量下，离子368将仅仅沉积在金属层360的表面上，但是如果入射角很低且能量足够高，离子368的动量将转移到表面上的一个或多个粒子上，如粒子374，并将粒子移出粒子位置。在塑性表面改性工艺中，粒子374没有从金属层360的表面喷射出，而是沿着所述表面移动，并保持与表面接触，如弹道376所示。在金属层360的侧壁部分364附近，许多这种粒子将从厚区域推向薄区域。一些粒子将经历仅平行于表面的移动，穿过表面上的原子，而一些粒子也可能会经历垂直于表面的移动。经历垂直运动的粒子可空出粒子在金属基质中的位置，并移动到表面原子顶部上的位置，可能形成新的表面层或成核素位置，并且可能在另一位置沉入表面层。其它粒子可以在表面下移动，造成更靠近表面层的升起。308中的相互沉积、310中的脆性表面改性和312中的塑性表面改性，引起了金属层360的厚度相等，造成形成在基板上方的基本上共形的金属层。在靠近侧壁区域与场区域相遇的开口的顶部附近表征为一个或多个基本上有角的特征的实施例中，由于在第二沉积工艺期间金属离子沉积在开口的顶角附近，沉积金属层的厚度将增加。
应注意，在离子轰击基板表面的上下文中描述了图2A和3A的方法200和300，但也可以有利地使用中性粒子。而且，应注意沉积的工艺、通过脆性表面改性工艺的移出、和通过塑性表面改性工艺的移动可以并行、同时或独立地进行。在一些实施例中，第二沉积工艺将在脆性或塑性表面改性工艺之前开始，且脆性表面改性工艺将在塑性表面改性工艺开始之前开始。在其他实施例中，两个表面改性工艺可以几乎同时开始。在一些实施例中，三个工艺将并行或同时进行，但可以不同时开始。脆性表面改性工艺可以在第二沉积工艺结束之前开始，且塑性表面改性工艺可以在脆性表面改性工艺结束之前开始。
图4示出了PVD室436的一个实施例。合适的PVD室的实例是和SIPENCORETMPVD处理室，两者都能从加利福尼亚、圣克拉拉的应用材料公司商业得到。
通常，PVD室436包含诸如靶材442的溅射源、和基板支架452，所述基板支架452用于接收位于基板支架上的且设置在接地围墙450内的半导体基板454，所述接地围墙450可以是所示的室壁或接地屏蔽板。在图4的实施例中基板支架452示出为基座，但在其他实施例中，可以使用其他类型的基板支架，如边缘环或销。
室436包括通过电介质隔离体446支撑且如由O形环(未示出)密封至接地的导电铝适配器444的靶材442。靶材442包括在溅射期间要沉积在基板454表面上的材料，且可以包括铜、铝、钴、钛、钽、钨、钼、铂、镍、铁、铌、钯及上述材料组合，用于形成金属硅化物层或导电特征。靶材442还可以包括金属化表面层的与更可行的金属的背衬板的结合复合材料。
基板支架452支撑要被溅射涂覆在与靶材442的主表面相对的平面上的基板454。基板支架如基板支架452具有通常平行于靶材442的溅射表面设置的平面状基板接收表面。基板支架452是通过连接至底室壁452的波纹管(bellows)458可垂直移动的，以通过室436下部中的装载锁定阀(未示出)将基板454传送到基板支架452上且之后升高到沉积位置。将处理气体从气体源462通过质量流控制器464供给到室436的下部中。气体通过具有阀466的导管468排出室。
可以使用耦合至室436的可控性DC电源478以将负电压或偏压施加到靶材442。RF电源456可以连接至基板支架452以在基板454上引起负DC自偏压，但在其他应用中基板支架452可以是接地的或保持电浮置。
可旋转的磁控管470布置在靶材442的背面且包括多个马蹄形磁铁472，所述马蹄形磁铁472由连接至与室436和基板454的中心轴一致的旋转轴476的底座474支撑。马蹄形磁铁472布置成典型地具有肾形的闭合图案。磁铁472在室436内产生磁场，通常平行且接近于靶材442的正面以俘获电子并由此增加局部的等离子体密度，这会增加溅射速率。磁铁472在室436的顶部周围产生电磁场，且磁铁472旋转以旋转电磁场，这影响工艺的等离子体密度以更均匀地溅射靶材442。
本发明的室436包括接地的底屏蔽板480，如图5的分解截面图中更清楚地示出，底屏蔽板480具有支撑在适配器444的壁架484上面且电连接至适配器444的壁架484的凸缘482。暗区屏蔽板486支撑在底屏蔽板480的凸缘482上，且紧固件(未示出)，如凹入暗区屏蔽板486的上表面中的螺钉将底屏蔽板480和凸缘482固定到具有接收螺钉的螺纹孔的适配器壁架484上。所述金属化螺纹连接使得两个屏蔽板480、486接地到适配器444。适配器444接下来被密封且接地到铝室侧壁450。两个屏蔽板480、486典型地由硬的、非磁性不锈钢形成。
暗区屏蔽板486具有非常适合靶材442的环状侧凹口的上部，暗区屏蔽板486和靶材442之间的窄间隙488足够窄以防止等离子体穿透，因此保护电介质隔离体446免于溅射涂布有金属层，这将电性短接靶材442。暗区屏蔽板486还包括下突出端490，防止底屏蔽板480和暗区屏蔽板486之间的界面被溅射沉积的金属所接合。
返回图4的整体图，底屏蔽板480在第一直径的上大体管状部分494和更小第二直径的下大体管状部分496上向下延伸，以大体沿着适配器444的壁和室壁450延伸到基板支架452的顶表面下面。还具有碗状底部，包括辐射状延伸的底部部分498和正好在基板支架452外部的向上延伸的内部部分400。当基板支架452位于所述基板支架的下部的装载位置上时，盖环402安置在底屏蔽板480的向上延伸的内部部分400的顶部上，但当基板支架452位于所述基板支架的上部的沉积位置上时安置在基板支架452的外围上以保护基板支架452不被溅射沉积。可以使用另外的沉积环(未示出)以使基板454的外围不被沉积。
室436还可适合于提供材料在基板上更定向的溅射。一方面，可以通过在靶材442和基板支架452之间安置准直仪410来实现定向溅射，以在基板454上提供更均匀的且对称通量的沉积材料。
在图4的实施例中示出了金属环形准直仪410，如GroundedRing准直仪。环形准直仪410安置在底屏蔽板480的壁架部分406上，由此使准直仪410接地。环形准直仪410包括外管状部分和至少一个内同心管状部分，例如，由交叉撑418、420链接的三个同心管状部分412、414、416，如图6所示。外管状部分416安置在底屏蔽板480的壁架部分406上。使用底屏蔽板480支撑准直仪410使得室436的设计和维护简单化。至少两个内环状部分412、414有足够的高度以限定部分校准被溅射的粒子的高深宽比的孔。而且，准直仪410的上表面用作与偏压靶材442相对的地平面，尤其是保持等离子体电子远离基板454。
本发明可用的另一类型的准直仪是蜂房式准直仪724，部分示于图7的平面图中具有网孔结构，六角形壁726以紧密封装的布置隔开六角形孔728。如果希望的话，蜂房式准直仪724的优点是，准直仪724的厚度可以从准直仪724的中心到外围改变，通常为凸面状，使得孔径728具有横跨准直仪724同样改变的深宽比。所述准直仪可以具有一个或多个凸面。这使得溅射通量密度横跨基板调整，允许增加沉积的均匀性。准直仪的平均溅射通量密度还会受到平均深宽比的影响。在多数实施例中，蜂房式准直仪如准直仪724将具有约2∶1和约5∶1之间的深宽比，如约3∶1。
在图8A中示出了基板支架452的一个实施例。基板支架452适合于在PVD工艺中使用。通常，基板支架452包括布置在耦合至轴845的基底840上的热控制部分810。
热控制部分810通常包括布置在热传导性材料820中的一个或多个加热元件850和基板接收表面875。热传导性材料820可以是在工作温度下具有足够热传导性的用于在加热元件850和基板支架表面875之间有效热传递的任何材料。传导性材料的例子是钢。基板支架表面875可以包括电介质材料且典型地包括基本平面状接收表面，用于基板454布置在接收表面上。
加热元件850可以是电阻加热元件，如具有在传导性材料820内嵌入铅的电传导性导线，且提供以完成电路，通过所述电路，电经过传导性材料820。加热元件850的实例包括布置在热传导性材料820中的分立式加热线圈。电导线使电源896，如电压源，连接至电性电阻加热线圈的端部以提供足以加热线圈的能量。所述线圈可以采用覆盖基板支架452的区域的任意形状。如果需要的话，可以使用一个以上的线圈以提供另外的加热能力。
流道890可以耦合至热控制部分810的表面826，且可以提供用于基板支架452的加热或冷却。流道890可以包括同心环或系列环(未示出)，或其他希望的结构，具有用于使液体从远程定位的流体源894循环的流体入口和出口。流道890通过形成在基板支架452的轴845中的流体通道892连接至流体源894。基板支架452的实施例，包括耦合至电源896的加热元件850和通过由流经连接至流体源894即液体热交换器的流道892的热媒质冷却的流道890，通常实现了基板支架452的表面875的热控制。
温度传感器860，如热电偶，可以连接至或嵌入在基板支架452中，如邻近热控制部分810，以常规方式监控温度。例如，可以在反馈回路中使用测量的温度以控制从电源896施加到加热元件850上的电流，以便基板温度可以保持或控制在所希望的温度或所希望的温度范围内。可以使用控制单元(未示出)从温度传感器860接收信号并且响应地控制热电源896或流体源894。
加热和冷却部件的电源896和流体源894通常布置在室436的外部。有用通道，包括流体通道892，沿着基板支架452的基底840和轴845轴向布置。保护性的柔性外壳895布置在轴845的周围且从基板支架452延伸至室壁(未示出)以防止基板支架452和室436的内部之间的污染。
基板支架452可以进一步包含气体通道(未示出)，所述气体通道以热控制部分810的基板接收表面875流体连接至背部气体(未示出)源。所述气体通道限定热交换气体或热控制部分810和基板454之间的掩蔽气体的背部气体通道。
图8B示出了基板支架452的另一实施例，所述基板支架452具有安装到或形成基板支架452的热控制部分810的静电卡盘。热控制部分810包括电极830和涂布有电介质材料835的基板接收表面875。电传导性导线(未示出)使电极830耦合至电压源(未示出)。基板454可以布置成与电介质材料835接触，且直流电压布置在电极830上以产生静电吸力来夹持基板。
通常，电极830布置在热传导性材料820中，以隔开的关系加热元件850布置于电极830中。通常与热传导性材料820中的电极830以垂直间隔开的且平行的方式布置加热元件850。典型地，电极830布置在加热元件850和基板接收表面875之间，但可以使用其他结构。
气体可以从气体源872提供给基板支架452的基板接收表面875。这种气体通过接触基板的背面辅助基板的热控制。如果存在的话，气体可以行进穿过轴875的中心导管且通过基板接收表面875和电介质涂层835中的开口排出。
可以使用上述的基板支架452的实施例以在高真空退火室中支撑基板。高真空退火室可以包括布置在PVD室中的基板支撑底座452，如这里描述的室436，具有布置在基板支撑底座452中的毯覆靶材或没有靶材且没有偏压耦合至靶材或基板支架底座。
基板支架452的实施例如上所述且以示例的目的来提供，而不应当认为或解释为限制本发明的范围。例如，可用于支撑底座的合适的静电卡盘包括MCATMElectrostaticE-chuck或者PyrolyticBoronNitrideElectrostaticE-Chuck，二者可从加利福尼亚、圣克拉拉的应用材料公司得到。
虽然前文涉及本发明的实施例，但可以设计本发明其它的和另外的实施例，而不脱离其基本范围。

Claims (13)

1.一种处理在场区域中形成有开口的基板的方法，所述方法包括：
在基板上沉积金属层以形成具有厚区域和薄区域的沉积的金属层；
对所述沉积的金属层进行脆性表面改性处理，其中，所述脆性表面改性处理包括：
用金属离子轰击沉积的金属层以从开口的底部喷射沉积的金属层的颗粒；以及将喷射的颗粒在侧壁上再沉积；和
对所述沉积的金属层进行塑性表面改性处理，其中，所述塑性表面改性处理包括：
用离子撞击沉积的金属层以沿着侧壁将所述沉积的金属层的厚区域的表面的一部分推到所述沉积的金属层的薄区域从而在基板上方形成基本上共形的层，其中所述部分从来没有完全与所述表面脱离键合，并且其中所述部分从来没有从所述表面物理分离。
2.一种在基板的场区域中形成的开口中沉积共形的金属层的方法，所述方法包括：
将基板设置在处理室中的基板支架上；
在物理气相沉积工艺中，在所述基板上沉积具有厚区域和薄区域的第一金属层；
将下述步骤同时执行：进行在物理气相沉积工艺中在第一金属层上方沉积第二金属层，从所述第一金属层喷射出材料且同所述第二金属层重新沉积喷射出的材料，以及将金属从所述第一金属层的所述厚区域推到所述第一金属层的所述薄区域。
3.如权利要求2所述的方法，其中，在所述第一金属层的沉积期间以第一能级和在所述第二金属层的沉积期间以第二能级将所述基板暴露于电偏压，并且所述第二能级比所述第一能级高至少三倍。
4.如权利要求2所述的方法，其中，在所述第一金属层的沉积期间以50瓦和150瓦之间的第一能级和在所述第二金属层的沉积期间以800瓦和1,200瓦之间的第二能级将所述基板暴露于电偏压。
5.如权利要求2所述的方法，其中，沉积所述第一金属层和沉积所述第二金属层每个都包括利用准直仪以关于所述基板的所述场区域为至少60°的入射角将带电粒子指向所述基板。
6.如权利要求5所述的方法，其中，将金属从所述第一金属层的所述厚区域推到所述第一金属层的所述薄区域包括使所述第一金属层的表面能量降低至少50％以及向所述第一金属层施加剪力。
7.如权利要求6所述的方法，其中，在所述第一金属层的沉积期间以第一能级和在所述第二金属层的沉积期间以第二能级将所述基板暴露于电偏压，并且所述第二能级比所述第一能级高至少三倍。
8.如权利要求7所述的方法，其中，沉积所述第一金属层和沉积所述第二金属层每个都包括以关于所述基板的所述场区域为至少60°的入射角将带电粒子指向所述基板。
9.一种在基板上沉积共形的金属层的方法，所述基板具有场区域和在场区域中的具有侧壁和底部部分的开口，所述方法包括：
将所述基板设置在处理室中的基板支架上；
通过将所述基板暴露于第一物理气相沉积工艺，在所述基板上沉积第一金属层，所述第一物理气相沉积工艺包括利用小于100V的第一电偏压将金属离子指向所述基板的表面，其中所述第一金属层在所述开口的所述侧壁顶部和底部部分具有厚区域以及在所述开口的所述侧壁上具有薄区域；以及
将所述基板暴露于第二物理气相沉积工艺，包括利用至少250V的第二电偏压使金属离子指向所述基板的表面，其中所述第二物理气相沉积工艺包括：
在所述基板上沉积第二金属层；
通过用金属离子轰击所述第一金属层，在所述开口的所述底部部分从所述第一金属层移出材料，且重新布置被移出的材料；以及
将材料从所述侧壁顶部的所述厚区域的表面的一部分移动到所述侧壁上的所述薄区域，其中所述部分从来没有完全与所述侧壁脱离键合，并且其中所述部分从来没有从所述侧壁物理分离。
10.如权利要求2或9所述的方法，其中，在所述基板上沉积所述第二金属层包括使所述第一金属层的表面能量降低至少50％。
11.如权利要求9所述的方法，所述方法进一步包括使所述第一金属层的表面能量降低至少50％，其中在不大于150瓦的功率电平下施加第一电偏压以及在不小于600瓦的功率电平下施加第二电偏压。
12.如权利要求11所述的方法，其中，在所述第二物理气相沉积工艺期间将基板温度控制在小于200℃。
13.如权利要求9所述的方法，其中，所述移出是在沉积结束之前开始并且所述移动是在所述移出结束之前开始。
CN200980142184.2A 2008-10-22 2009-10-19 用增强的铜离子化pvd进行铜籽晶悬突再溅射 Expired - Fee Related CN102197457B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/256,428 US20100096253A1 (en) 2008-10-22 2008-10-22 Pvd cu seed overhang re-sputtering with enhanced cu ionization
US12/256,428 2008-10-22
PCT/US2009/061184 WO2010048094A2 (en) 2008-10-22 2009-10-19 Pvd cu seed overhang re-sputtering with enhanced cu ionization

Publications (2)

Publication Number Publication Date
CN102197457A CN102197457A (zh) 2011-09-21
CN102197457B true CN102197457B (zh) 2016-05-18

Family

ID=42107773

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980142184.2A Expired - Fee Related CN102197457B (zh) 2008-10-22 2009-10-19 用增强的铜离子化pvd进行铜籽晶悬突再溅射

Country Status (5)

Country Link
US (1) US20100096253A1 (zh)
JP (1) JP5701214B2 (zh)
KR (2) KR20110089149A (zh)
CN (1) CN102197457B (zh)
WO (1) WO2010048094A2 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5612830B2 (ja) * 2009-05-18 2014-10-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20110101534A1 (en) * 2009-11-04 2011-05-05 International Business Machines Corporation Automated short length wire shape strapping and methods of fabricting the same
CN102290370A (zh) * 2010-06-21 2011-12-21 无锡华润上华半导体有限公司 导电插塞的制作方法
US9330939B2 (en) * 2012-03-28 2016-05-03 Applied Materials, Inc. Method of enabling seamless cobalt gap-fill
US9076823B2 (en) 2013-09-11 2015-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. Bi-layer metal deposition in silicide formation
US9831074B2 (en) 2013-10-24 2017-11-28 Applied Materials, Inc. Bipolar collimator utilized in a physical vapor deposition chamber
US9528185B2 (en) 2014-08-22 2016-12-27 Applied Materials, Inc. Plasma uniformity control by arrays of unit cell plasmas
CN110073463B (zh) * 2016-11-18 2022-05-24 应用材料公司 用于在物理气相沉积腔室中的准直器
CN107978558A (zh) * 2017-11-23 2018-05-01 长江存储科技有限责任公司 导通孔的铜填充工艺
EP3899616A4 (en) 2018-12-17 2022-08-17 Applied Materials, Inc. DIRECTIONAL PVD DEPOSITION FOR ENCAPSULATION
US20210020484A1 (en) * 2019-07-15 2021-01-21 Applied Materials, Inc. Aperture design for uniformity control in selective physical vapor deposition

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4756810A (en) * 1986-12-04 1988-07-12 Machine Technology, Inc. Deposition and planarizing methods and apparatus
US5639357A (en) * 1994-05-12 1997-06-17 Applied Materials Synchronous modulation bias sputter method and apparatus for complete planarization of metal films
US6755945B2 (en) * 2001-05-04 2004-06-29 Tokyo Electron Limited Ionized PVD with sequential deposition and etching
CN1938449A (zh) * 2004-03-26 2007-03-28 东京毅力科创株式会社 离子化物理气相沉积(ipvd)工艺

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69129081T2 (de) * 1990-01-29 1998-07-02 Varian Associates Gerät und Verfahren zur Niederschlagung durch einen Kollimator
US5478455A (en) * 1993-09-17 1995-12-26 Varian Associates, Inc. Method for controlling a collimated sputtering source
WO1997041598A1 (en) * 1996-04-26 1997-11-06 Sony Corporation Apparatus and method for improved deposition of conformal liner films and plugs in high aspect ratio contacts
WO1999027579A1 (en) * 1997-11-26 1999-06-03 Applied Materials, Inc. Damage-free sculptured coating deposition
US6077779A (en) * 1998-05-22 2000-06-20 Taiwan Semiconductor Manufacturing Company Multi-step deposition to improve the conformality of ionized PVD films
US6100200A (en) * 1998-12-21 2000-08-08 Advanced Technology Materials, Inc. Sputtering process for the conformal deposition of a metallization or insulating layer
JP4021601B2 (ja) * 1999-10-29 2007-12-12 株式会社東芝 スパッタ装置および成膜方法
US6969448B1 (en) * 1999-12-30 2005-11-29 Cypress Semiconductor Corp. Method for forming a metallization structure in an integrated circuit
US6949176B2 (en) * 2001-02-28 2005-09-27 Lightwave Microsystems Corporation Microfluidic control using dielectric pumping
US6730605B2 (en) * 2001-04-12 2004-05-04 Tokyo Electron Limited Redistribution of copper deposited films
JP2005504885A (ja) * 2001-07-25 2005-02-17 アプライド　マテリアルズ　インコーポレイテッド 新規なスパッタ堆積方法を使用したバリア形成
US20040127014A1 (en) * 2002-12-30 2004-07-01 Cheng-Lin Huang Method of improving a barrier layer in a via or contact opening
US7294574B2 (en) * 2004-08-09 2007-11-13 Applied Materials, Inc. Sputter deposition and etching of metallization seed layer for overhang and sidewall improvement
US20080190760A1 (en) * 2007-02-08 2008-08-14 Applied Materials, Inc. Resputtered copper seed layer
JP2007197840A (ja) * 2007-04-06 2007-08-09 Canon Anelva Corp イオン化スパッタ装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4756810A (en) * 1986-12-04 1988-07-12 Machine Technology, Inc. Deposition and planarizing methods and apparatus
US5639357A (en) * 1994-05-12 1997-06-17 Applied Materials Synchronous modulation bias sputter method and apparatus for complete planarization of metal films
US6755945B2 (en) * 2001-05-04 2004-06-29 Tokyo Electron Limited Ionized PVD with sequential deposition and etching
CN1938449A (zh) * 2004-03-26 2007-03-28 东京毅力科创株式会社 离子化物理气相沉积(ipvd)工艺

Also Published As

Publication number Publication date
JP2012506638A (ja) 2012-03-15
WO2010048094A2 (en) 2010-04-29
US20100096253A1 (en) 2010-04-22
KR20170076817A (ko) 2017-07-04
JP5701214B2 (ja) 2015-04-15
WO2010048094A3 (en) 2010-07-22
CN102197457A (zh) 2011-09-21
KR20110089149A (ko) 2011-08-04
KR101867531B1 (ko) 2018-06-15

Similar Documents

Publication Publication Date Title
CN102197457B (zh) 用增强的铜离子化pvd进行铜籽晶悬突再溅射
JP4021601B2 (ja) スパッタ装置および成膜方法
Rossnagel Sputter deposition for semiconductor manufacturing
US11309169B2 (en) Biasable flux optimizer / collimator for PVD sputter chamber
TWI328258B (en) Aluminum sputtering while biasing wafer
JP2004526868A5 (zh)
JP2004526868A (ja) シーケンシャルな堆積及びエッチングを備えたイオン化ｐｖｄ
KR20010015227A (ko) 필름내 입자 거동이 개선된 ｉｍｐ 구리 증착 방법 및 장치
JPH08264487A (ja) リエントリー形状コンタクト・ホールをコーティングまたは埋めるための堆積プロセス
JPH10330938A (ja) イオン化スッパタ装置及びイオン化スパッタ方法
JP2011179119A (ja) 熱拡散器を用いた物理蒸着装置及び方法
US10947639B2 (en) Molten target sputtering (MTS) deposition for enhanced kinetic energy and flux of ionized atoms
US6165567A (en) Process of forming a semiconductor device
TWI573883B (zh) 物理氣相沉積系統與應用其之物理氣相沉積方法
US8016985B2 (en) Magnetron sputtering apparatus and method for manufacturing semiconductor device
US20030216037A1 (en) Method and apparatus for sputter deposition
CN116752109A (zh) 物理气相沉积设备、沉积工艺及刻蚀工艺
US20100080928A1 (en) Confining Magnets In Sputtering Chamber
CN105755436B (zh) 薄膜沉积方法
US20230060047A1 (en) Pvd system and collimator
CN100460557C (zh) 操作物理气相沉积工艺的方法与系统
WO2008094286A2 (en) Method and system for fabricating a nano-structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: California, USA

Applicant after: APPLIED MATERIALS, Inc.

Address before: California, USA

Applicant before: APPLIED MATERIALS, Inc.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160518

Termination date: 20211019