CN102341890B - 半导体材料制造 - Google Patents

半导体材料制造 Download PDF

Info

Publication number
CN102341890B
CN102341890B CN201080010975.2A CN201080010975A CN102341890B CN 102341890 B CN102341890 B CN 102341890B CN 201080010975 A CN201080010975 A CN 201080010975A CN 102341890 B CN102341890 B CN 102341890B
Authority
CN
China
Prior art keywords
wafer
modifier
donor wafer
silicon
product wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080010975.2A
Other languages
English (en)
Other versions
CN102341890A (zh
Inventor
尼尚特·辛哈
古尔特杰·S·桑胡
约翰·斯迈思
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN102341890A publication Critical patent/CN102341890A/zh
Application granted granted Critical
Publication of CN102341890B publication Critical patent/CN102341890B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy

Abstract

本发明揭示包括接合到晶片或衬底的体区域的半导体层的电子设备、系统及方法，其中可使用电磁辐射将所述半导体层接合到所述体区域。本发明还揭示额外设备、系统及方法。

Description

半导体材料制造
相关申请案交叉参考
本专利申请案请求对在2009年2月4日提出申请的第12/365,734号美国申请案的优先权权益，所述美国申请案以引用方式并入本文中。
背景技术
使用绝缘体上硅(SOI)技术可减少在硅微芯片的操作期间的功率消耗。使用SOI技术不仅可产生较低的功率消耗，而且还由于杂散电容的减小而产生集成电路的增加的操作速度。对于SOI结构，可使用例如以下数种众所周知的技术制作绝缘体上硅的薄层：通过植入氧的分离(SIMOX)、通过等离子植入氧的分离(SPIMOX)、蓝宝石上硅(SOS)、硅上经接合晶片工艺及硅接合于蓝宝石上。
硅上的经接合晶片工艺涉及用以将单晶硅材料接合到半导体晶片上的技术及用以在绝缘体上形成半导体的氧化工艺。在这些技术中，通常通过抛光方法移除所述经接合晶片中的一者或两者的一部分。用以移除经接合晶片的大的部分的另一工艺使用“智能切割”技术。“智能切割”技术通常指其中将材料植入到硅衬底中到特定深度且最终用以裂化所述衬底的工艺。
附图说明
图1展示根据本发明的各种实施例用于使用电磁辐射在晶片上形成膜的方法的特征。
图2展示根据本发明的各种实施例用于使用微波在硅晶片上形成硅层的方法的特征。
图3到4图解说明根据本发明的各种实施例如(举例来说)关于图1到2所论述在将产品晶片与施主晶片接合在一起之前的产品晶片及施主晶片。
图5到6图解说明根据本发明的各种实施例如(举例来说)关于图1到2所论述通过施加到产品晶片与施主晶片的组合的电磁辐射接合在一起的产品晶片及施主晶片。
图7到8图解说明根据本发明的各种实施例如(举例来说)关于图1到2所论述使接合在一起的产品晶片与施主晶片分裂之后的产品晶片及施主晶片。
图9展示根据本发明的各种实施例用于加强半导体层到晶片的接合的方法的特征。
图10展示根据本发明的各种实施例用于加强硅层到硅晶片的接合的方法的特征。
图11到12图解说明根据本发明的各种实施例的其上接合有半导体层的产品晶片，所述产品晶片经受电磁辐射以加强所述半导体层到所述产品晶片的接合。
图13图解说明根据本发明的各种实施例的已完成晶片700。
图14展示根据本发明的各种实施例的电子系统的各种特征的框图。
具体实施方式
以下详细说明参照以图解说明方式展示本发明的各种实施例的随附图式。这些实施例经足够详细地描述以使所属领域的技术人员能够实践这些及其它实施例。也可利用其它实施例且可在结构上、逻辑上及电气上对这些实施例作出改变。各种实施例未必相互排斥，因为一些实施例可与一个或一个以上其它实施例组合以形成新实施例。因此，不应将以下详细说明视为具有限制意义。
在各种实施例中，制作工艺包括将两个晶片接合在一起且然后使所述两个晶片分裂，从而使一个晶片的一部分接合到另一晶片，其中暴露于电磁辐射用于促进所述分离。通过使接合在一起的两个实体A与B分裂，意指实体A与B在分裂区域处不再接合在一起，也就是说，接合在一起的晶格A与B中共价键断裂。分裂也可称为去接合。在分裂之后，所述两个经去接合的实体之间的弱吸引力可能仍起作用或可能不再起作用。所述一个晶片的保持与所述另一晶片接合的部分可为半导体层或半导体层在电介质层上的组合。暴露于电磁辐射可包括基于所述晶片中的改性剂将所述电磁辐射调谐到一频率。也可基于所述晶片中的改性剂将所述电磁辐射调谐到一功率电平。
材料结构(例如晶片)中的改性剂为所述材料结构中其组成不同于形成所述材料结构体的材料的材料。举例来说，锗晶片中的改性剂可为不同于锗且也非所述锗晶片的晶格的部分的元素。材料结构(例如晶片)中的改性剂可为所述材料结构的杂质，使得所述改性剂为不同于所述材料结构的体材料的原子物质。在各种实施例中，改性剂可为被引入到所述材料结构中用作掺杂剂的材料。在本文中，掺杂剂为不同于材料结构中的体材料的材料，其中所述掺杂剂一旦被激活，即提供所述体材料的特性的增强。举例来说，掺杂剂可提供半导体材料基质中的载子浓度的增加。在各种实施例中，改性剂可为经激活掺杂剂。
在各种实施例中，制作工艺包括将晶片暴露于电磁辐射以激活作为所述晶片中的掺杂剂的改性剂，其中所述晶片包括由另一晶片施予的一部分材料。掺杂剂的激活包含将所述掺杂剂从材料结构中的间隙位置转移到所述材料结构的晶格位点中。由另一晶片施予的所述部分材料可为半导体层或半导体层在电介质层上的组合。暴露于电磁辐射可包括基于所述晶片中的掺杂剂将所述电磁辐射调谐到一频率。也可基于所述晶片中的掺杂剂将所述电磁辐射调谐到一功率电平。
图1展示根据各种实施例用于使用电磁辐射在晶片上形成膜的方法的特征。在110处，将离子引入到施主晶片中靠近所述施主晶片的一区域。所述区域包括或将包括为不同于所述施主晶片的体材料的材料的改性剂。所述区域位于距所述施主晶片的表面的一距离处。术语“施主晶片”表示所述晶片的至少一部分将被另一实体(例如其中形成有装置的另一晶片或衬底)使用。在各种实施例中，半导体晶片可用作施主晶片。所述半导体晶片可实现为实质上单晶晶片。依据应用，所述施主晶片可呈实质多晶或非晶半导体晶片的形式，其中所述半导体晶片包括为单晶体且布置为跨越所述半导体晶片的顶部层的半导体材料。或者，所述施主晶片可构造为包括半导体层的实质非半导体晶片，所述半导体层可配置为布置为跨越所述非半导体晶片的顶部层的单晶。
在120处，在施主晶片及产品晶片的表面处将所述产品晶片与所述施主晶片接合在一起。术语“产品晶片”表示所述晶片或所述晶片的至少一部分将用作最终产品或在最终产品中。完成的产品晶片可提供为布置有多个段的晶片，其中每一段包括用以执行电子任务的电路。每一段可呈个别裸片的形式。另外，个别段可来自完成的晶片且可封装为集成电路(IC)供用于电子设备中。
可使用多个个别工艺或工艺的组合将产品晶片与施主晶片接合在一起。可通过将产品晶片接合到施主晶片来进行所述工艺。也可通过将施主晶片接合到产品晶片来进行所述工艺。可将产品晶片与施主晶片接合在一起，其中产品晶片安置于施主晶片上或其中施主晶片安置于产品晶片上。产品晶片在接合到施主晶片之前可已经历某处理。所述处理可包括各种类型的处理。产品晶片可含有在接合到施主晶片之前形成于产品晶片内的装置及/或互连件。或者，可在产品晶片接合到施主晶片之前产品晶片内未形成装置及/或互连件的情况下将产品晶片接合到施主晶片。另外，施主晶片在与产品晶片接合之前可已经历某处理。所述处理可包括各种类型的处理。施主晶片可含有在与产品晶片接合之前形成于施主晶片内的装置及/或互连件，其中所述装置及/或互连件在施主晶片的将作为材料施予产品晶片的区域中。或者，可在施主晶片与产品晶片接合之前施主晶片内未形成装置及/或互连件的情况下将施主晶片与产品晶片接合。
在各种实施例中，产品晶片可包括跨越产品晶片的表面安置的电介质层，使得产品晶片与施主晶片在所述电介质层处接合在一起。产品晶片的所述电介质层(在接合期间施主晶片接触产品层之处)可以各种形式实现。举例来说，所述电介质层可形成为氧化物层、下伏产品晶片的原生氧化物层、绝缘氮化物层、绝缘氧氮化物层、高-κ电介质层、低-κ电介质层或其组合。参照分别高于或低于二氧化硅的介电常数的介电常数来界定高-κ电介质及低-κ电介质，二氧化硅的介电常数大约为3.9。对施主晶片所接合到的电介质材料的选择可依据产品晶片可用于的应用。在各种实施例中，产品晶片的所述电介质层为产品晶片的顶部层，其中产品晶片包括在产品晶片与施主晶片接合在一起之前在此电介质顶部层下方嵌入于产品晶片中的装置。
在各种实施例中，施主晶片可包括跨越施主晶片的表面安置的电介质层，使得施主晶片与产品晶片在所述电介质层处接合在一起。施主晶片的所述电介质层(在接合期间产品晶片接触施主层之处)可以各种形式实现。举例来说，所述电介质层可形成为氧化物层、下伏产品晶片的原生氧化物层、绝缘氮化物层、绝缘氧氮化物层、高-κ电介质层、低-κ电介质层或其组合。对产品晶片所接合到的电介质材料的选择可依据产品晶片可用于的应用。
在电介质材料形成为跨越施主晶片的顶部表面的层的情况下，引入到施主晶片中的离子靠近施主晶片的距所述电介质层的底部表面某距离的区域。所述电介质层的底部表面为与施主晶片的顶部相对的表面，其中所述电介质层的顶部表面与底部表面由所述电介质层的厚度间隔开。在此些实施例中，施主晶片用于施予包括半导体层及电介质层的材料，其中所述电介质层跨越所述半导体层的表面安置。任选地，在接合之前，此材料组合的半导体层可已经历某类型的处理。在各种实施例中，此处理可包括形成装置及/或互连件。
在130处，用电磁辐射照射改性剂以使施主晶片的体区域与产品晶片分裂而产品晶片仍接合到来自施主晶片的膜。来自施主晶片的所述膜可为接合到产品晶片的半导体层。来自施主晶片的所述膜可为接合到产品晶片的电介质层的半导体层。来自施主晶片的所述膜可为半导体层在电介质层上的组合，其中所述组合的所述电介质层接合到产品晶片。
照射改性剂可提供对施主晶片的局部化加热，使得泡在作为离子植入的材料处生长，从而致使施主晶片的体区域与产品晶片分裂而产品晶片仍接合到来自施主晶片的膜。可将电磁辐射调谐到与所述改性剂的吸收相关的频率。调谐到一频率包括产生具有由所述改性剂吸收的峰值频率的电磁辐射。可使对所述改性剂的吸收的频率的选择与在其中安置改性剂的材料相关，以便可将由所述改性剂吸收的能量耦合到作为离子植入于施主晶片中的材料。可基于应用调整电磁辐射的功率电平。频率及功率电平可经选择以使得照射致使泡生长，以便跨越经接合结构聚合，以提供所要的分裂。可将这些泡视为孔隙或小板。
一旦使施主晶片的体区域与产品晶片分裂，即可依据在处理期间所述晶片的相对位置将所述两个晶片中的一者与另一者分离，即使来自施主晶片的膜仍保持接合到产品晶片。可通过提升工艺来执行所述分离。可使用真空或其它可控制装置实质上在不在所述经去接合晶片相互接触的位置处施加任何实质能量或力的情况下实现从一个晶片提升另一晶片。
在以与改性剂的吸收相关的频率提供电磁辐射的情况下，可通过电磁辐射照射施主晶片与产品晶片的组合，以便可控制能量的吸收。可施加电磁辐射使得材料的激发局部化于其中植入有离子的区域处或附近。以适当频率，可将吸收实质引导到位于施主晶片中的离子植入区域处或充分接近所述离子植入区域的改性剂，使得由所述改性剂吸收的能量耦合到所述离子植入区域中。将所述能量耦合到所述离子植入区域中允许施主晶片的局部化加热。
通常在介于从500℃到800℃或更高的范围内的等温温度下执行使用作为离子植入的材料对来自施主晶片的膜的常规处理。在各种实施例中，依据工艺中所使用的材料，可将产品晶片与施主晶片的组合加热到低于或约等于350℃的等温温度。局部化加热允许比传统上在类似工艺中所使用的处理温度低的处理温度。此外，调谐所照射的电磁辐射允许控制所赋予的能量的量，以将局部化加热维持在所要的加热区域处。在调谐到选定频率及功率电平时，可在针对施主晶片的特定材料组成综合选择用于分裂工艺的频率及功率时计及将用于分裂的改性剂的浓度。
调谐电磁辐射可包括产生处于激活作为施主晶片中的掺杂剂的被照射改性剂的功率电平下的电磁辐射。掺杂剂的激活包含将所述掺杂剂从材料结构中的间隙位置转移到所述材料结构的晶格位点中。使用暴露于电磁辐射(其提供用于分裂的能量的耦合)来激活接近作为离子植入的材料的区域中的掺杂剂允许在不以传统上与激活掺杂剂相关联的高温来处理晶片结构的情况下激活这些掺杂剂。所述辐射还可愈合因植入而造成的晶格损坏。
用电磁辐射照射掺杂剂可包括限制电磁辐射对施主晶片的暴露。可通过将电磁辐射引导到施主晶片的表面来提供电磁辐射暴露，所述表面与施主晶片在其处接合到产品晶片的施主晶片表面相对。也可通过将电磁辐射引导到施主晶片的一侧来提供电磁辐射暴露，所述侧与施主晶片的接合到产品晶片的表面成角度。
调谐电磁辐射可与以下因素相关：施主晶片的基本组成、所要的局部化加热区域中的改性剂的选择、这些改性剂的浓度的选择、作为离子植入的材料与所述区域中的改性剂的混合物及影响所要区域处的局部化吸收及耦合的其它因素。此些因素给施主晶片提供特性特征，使得将来自暴露于电磁辐射的能量优先耦合到所要区域。所选择的频率可基于不被施主晶片的基本组成实质吸收但被改性剂及/或改性剂与作为离子植入的材料的混合物显著吸收以用于分裂工艺的频率。在各种实施例中，施主晶片的基本组成的吸收量及改性剂及/或改性剂与作为离子植入的材料的混合物的吸收量可基于各种因素，包括但不限于所要的局部化加热的空间量及对于特定应用可接受的对产品晶片与施主晶片的组合的加热量。
将通过将改性剂暴露于电磁能量所提供的能量耦合到被植入离子的区域允许泡在所述被植入离子处生长。在泡生长而使得所述泡跨越施主晶片聚合的情况下，施主晶片的体区域与产品晶片分裂，其中施主晶片的膜保持接合到产品晶片。在产品晶片(其具有来自施主晶片的经接合膜)已与施主晶片分裂的情况下，可将产品晶片与施主晶片分离。举例来说，可提升在施主晶片上的产品晶片。或者，在产品晶片(其具有来自施主晶片的经接合膜)已与施主晶片分裂的情况下，可将施主晶片与产品晶片分离。举例来说，可提升在产品晶片上的施主晶片。
在将施主晶片与产品晶片分离之后，可任选地处理产品晶片及施主晶片的表面以补偿由于所述分离工艺而造成的残留损坏。在施主晶片与产品晶片分离之后，可将产品晶片提供为最终产品，所述最终产品用作用于进一步处理的输入材料，或可将产品晶片处理为含有多个经处理裸片的最终产品或处理为多个经处理裸片。在将施主晶片与产品晶片分离之后，施主晶片可用于施予膜以产生其它产品晶片。
图2展示根据各种实施例用于使用微波在硅晶片上形成硅层的方法的特征。在210处，将氢离子及/或氦离子植入到硅施主晶片中靠近具有改性剂或稍后将在处理中引入改性剂的一区域。也可使用其它轻质元素的离子作为被植入离子。含有改性剂的区域位于距施主晶片的表面的一距离处。所述改性剂可包括但不限于例如磷、砷、硼等元素、可用作掺杂剂的其它元素及此些掺杂剂的组合。
在220处，将硅产品晶片与硅施主晶片接合在一起，使得硅产品晶片的氧化物层接合到硅施主晶片的表面。可通过将产品晶片接合到施主晶片来执行所述工艺。也可通过将施主晶片接合到产品晶片来执行所述工艺。可将产品晶片与施主晶片接合在一起，其中产品晶片安置于施主晶片上或其中施主晶片安置于产品晶片上。所述氧化物层可形成为硅的氧化物，所述硅的氧化物可形成为原生氧化硅。或者，可使用除氧化物层以外的电介质层。此电介质层可形成为绝缘氮化物层、绝缘氧氮化物层、高-κ电介质层、低-κ电介质层或其组合。对硅施主晶片所接合到的电介质层的选择可依据硅产品晶片可用于的应用。在各种实施例中，硅产品晶片的氧化物层或其它电介质层包含硅产品晶片的顶部层，硅产品晶片包括在硅产品晶片与硅施主晶片接合在一起之前嵌入于硅产品晶片的体硅中的装置。或者，可将不具有表面氧化物层或表面电介质层的硅产品晶片与施主晶片接合在一起，以便获得无间隙材料的硅对硅直接接合。
在230处，将改性剂暴露于微波以分裂硅施主晶片的体区域，从而将施主晶片与产品晶片分离且使施主晶片的一部分接合到产品晶片的氧化物表面。可将微波调谐到与所述改性剂的吸收相关的频率。以此方式，可在植入有氢离子及/或氦离子的区域处通过微波局部地加热硅施主晶片，使得所述氢及/或氦处的泡生长到导致分裂的程度。可基于应用调整微波的功率电平。可将微波调谐到介于从1.4千兆赫到高达80或100千兆赫的范围内的峰值频率。在各种实施例中，使用从2.4到8.5千兆赫的范围。在各种实施例中，使用从5.7GHz到6.0GHz的范围。在各种实施例中，将微波调谐到约5.8GHz。可控制微波所赋予的功率以调节加热的局部化。可在所述晶片处于低于350℃的一般等温晶片温度的情况下进行暴露于微波。可将所述等温晶片温度视为晶片的参考温度，其并非为电磁辐射被吸收且能量被转移的所关心区域中的局部温度。
调谐微波可包括提供处于激活作为硅施主晶片中的掺杂剂的改性剂的功率电平下的微波。可控制微波的功率电平以调节硅产品晶片与硅施主晶片的组合的温度，使得可在不以传统上与激活掺杂剂相关联的高温处理硅产品晶片/硅施主结构的情况下执行这些掺杂剂的激活。微波的调谐可与通过选择用于分裂的掺杂剂及这些掺杂剂的浓度来调整硅施主晶片的材料组成相关。举例来说，硅掺杂剂晶片中的掺杂剂的浓度可在从约1013cm-3到约1016cm-3的范围内。将基于这些掺杂剂的改变引入到硅施主晶片的区域允许来自微波的频率调谐的优先吸收且允许将能量从所述微波吸收耦合到被植入离子的区域以用于分裂。
图3到4图解说明在各种实施例中在如(举例来说)关于图1到2所论述将产品晶片与施主晶片接合在一起之前的产品晶片及施主晶片。图3展示产品晶片320及施主晶片310。产品晶片320可任选地具有电介质层324作为体区域322上的顶部层，其中可将电介质层324与施主晶片310接合。另外，产品晶片320可任选地在接合到施主晶片310之前使装置及/或互连件323-1...323-N形成于产品晶片320中。施主晶片310包括其中植入有离子的区域316。区域316将施主晶片310的体区域312与层318分离。在于产品晶片320上且实质上跨越产品晶片320形成薄层的工艺结束时，来自施主晶片310的层318将给产品晶片320提供相对薄的膜层。
图4展示在接合之前产品晶片340及施主晶片330的配置。产品晶片340可任选地在接合到施主晶片330之前使装置及/或互连件343-1...343-N形成于产品晶片340中。在此配置中，施主晶片330包括电介质层334，而不是如图3中所示的实施例在产品晶片上配置电介质层。电介质层334通过层338与区域336(其中植入有离子)分离。区域336将层338与电介质层334的组合与体区域332分离。通过电介质层334到产品晶片340的接合，施主晶片330将接合到产品晶片340。或者，产品晶片340及施主晶片330两者可各自包括产品晶片340与施主晶片330在其处接合在一起的电介质层。此些电介质层可由相同元素成分组成或所述电介质层可由具有不同元素的电介质组成形成。
图5到6图解说明在各种实施例中如(举例来说)关于图1到2所论述通过施加到产品晶片与施主晶片的组合的电磁辐射接合在一起的产品晶片及施主晶片。图5展示通过所施加的电磁辐射315接合在一起的图3的产品晶片320及施主晶片310。图6展示通过所施加的电磁辐射335接合在一起的图4的产品晶片340及施主晶片330。图5及6展示分别在施主晶片310及330的表面处施加的电磁辐射315及335，所述表面与所述施主晶片的分别接合到产品晶片320及340的表面相对。或者，依据产品晶片320及340的体中的结构，可通过将辐射聚焦于经组合结构周围的层316附近或产品晶片320及340的与产品晶片320及340分别接合到施主晶片310及330的表面相对的表面处来施加辐射。
图7到8图解说明在各种实施例中在如(举例来说)关于图1到2所论述使接合在一起的产品晶片与施主晶片分裂之后的产品晶片及施主晶片。图7展示在施主晶片311与产品晶片321从如图5中所示的接合在一起的状态分裂之后从产品晶片321提升施主晶片311。施主晶片311为由向产品晶片320施予层的工艺修改的施主晶片310。施主晶片311现在可供用于向另一产品晶片上施予另一膜。类似地，产品晶片321为由从施主晶片310得到层的工艺修改的产品晶片320。产品晶片321现在可供用作最终产品晶片或用于进一步处理，所述进一步处理可包括产生多个经处理裸片。
图8展示在施主晶片331与产品晶片341从如图6中所示的接合在一起的状态分裂之后从产品晶片341提升施主晶片331。施主晶片331为由向产品晶片340施予层的工艺修改的施主晶片330。施主晶片331现在可供用于向另一产品晶片上施予另一膜。类似地，产品晶片341为由从施主晶片330得到层的工艺修改的产品晶片340。产品晶片341现在可供用作最终产品晶片或用于进一步处理，所述进一步处理可包括产生多个经处理裸片。
图9展示根据各种实施例用于加强半导体层到晶片的接合的方法的特征。在410处，将改性剂提供到产品晶片的界面区域，所述产品晶片具有接合到所述产品晶片的体区域上的半导体层，其中所述界面区域安置于所述经接合半导体层与所述体区域(产品晶片)之间。可能已使用各种工艺构造了具有接合于产品晶片的体区域上的半导体层的所述产品晶片。
举例来说，此产品晶片配置可通过从施主晶片产生所述半导体层来构造。所述半导体层的施予过程可包括在施主晶片的表面处将施主晶片接合到产品晶片，在距所述表面的一距离处将离子植入到施主晶片的区域中，及将能量赋予作为离子植入的材料以使施主晶片与产品晶片分裂，其中所述半导体层保持接合到产品晶片。可通过加热经接合产品晶片与施主晶片来提供在作为离子植入的材料处赋予的用以使经接合晶片组合分裂的能量。也可通过以下步骤来提供在所述离子植入区域处赋予的用以使所述经接合产品晶片与施主晶片分裂的能量：在所述被植入离子处施加力以沿大致平行于所述晶片的接合表面的方向产生跨越所述组合的破裂。可根据各种实施例通过(举例来说)如关于图1到8所论述的用电磁辐射照射靠近作为离子植入的材料的改性剂来提供在所述离子植入区域处赋予的用以使所述经接合产品晶片与施主晶片分裂的能量。能量可从对改性剂的照射耦合到所述离子植入区域。在电磁辐射所提供的照射被调谐到与施主晶片的材料基质中的改性剂的性质相关的频率及功率的情况下，电磁辐射所赋予的能量提供离子植入区域处的局部化加热。
在其中经接合半导体层从施主晶片产生的各种实施例中，可在施主晶片接合到产品晶片之前在施主晶片中形成改性剂。或者，可在施主晶片与产品晶片接合在一起之后形成所述改性剂，此可在使施主晶片与产品晶片分裂之前或之后。用于促进半导体层到产品晶片的接合的加强的改性剂可与用于使施予半导体层的施主晶片与所施予的半导体层所接合到的产品晶片分裂的元素的组成相同。或者，用于促进半导体层到产品晶片的接合的加强的改性剂可与用于使施主晶片与所施予的半导体层所接合到的产品晶片分裂的元素的组成不同。对改性剂及改性剂浓度的选择可依据经接合半导体层的材料组成及产品晶片的体区域的材料组成。在各种实施例中，对改性剂及改性剂浓度的选择也可依据可安置于体区域与经接合半导体层之间的电介质区域的材料组成。
在420处，通过用电磁辐射照射界面区域来加强半导体层到产品晶片的体区域的接合。可将所述电磁辐射调谐到与改性剂的吸收相关的频率。可基于应用调整电磁辐射的功率电平以将能量耦合到界面区域。对频率及功率电平的选择可与相对于经接合半导体层的材料组成及产品晶片的体区域的材料组成对改性剂及其浓度的选择相关。在各种实施例中，对频率及功率电平的选择也可与可安置于体区域与经接合半导体层之间的电介质区域的材料组成相关。
图10展示根据各种实施例用于加强硅层到硅晶片的接合的方法的特征。在510处，给硅产品晶片中的界面区域提供改性剂，所述硅产品晶片具有接合到所述硅产品晶片上的硅层，其中所述界面区域在体硅区域与所述经接合硅层之间安置于所述产品硅晶片中。可通过以下方式从硅施主晶片形成所述硅层：在所述硅施主晶片的表面处将所述硅施主晶片接合到所述硅产品晶片，在距所述表面的一距离处将氢离子及/或氦离子植入到所述硅施主晶片的区域中，及将能量赋予被植入的氢及/或氦以使所述硅施主晶片与所述产品晶片分裂而所述硅层仍接合到所述硅产品晶片。可在所述硅施主晶片与所述硅产品晶片接合在一起之前，将氢离子及/或氦离子植入到所述硅施主晶片中。在各种实施例中，所述经接合硅层所附接到的氧化物层安置于所述硅产品晶片的体硅区域上，其中所述氧化物层接触所述界面区域。此外，所述硅产品晶片任选地可包括在形成所述经接合硅层之前于其中构造的装置。在各种实施例中，可通过以微波照射施主晶片内的改性剂来产生所赋予的用以使硅施主晶片与产品硅晶片分裂而所述硅层仍接合到产品晶片的能量。对微波的吸收将能量耦合到离子植入区域用以使晶片分裂。可以等效于将所述体结构加热到500℃或更高的方式提供所述经掺杂区域中的激活能量来使晶片分裂。
所述界面区域中的改性剂可包括例如磷、砷、硼等元素、可用作硅中的掺杂剂的其它元素及此些掺杂剂的组合。所述界面区域中的掺杂剂的浓度可在从约1013cm-3到约1016cm-3的范围内。可依据完成的产品晶片的所要掺杂曲线来使用其它掺杂剂浓度。
在520处，通过以微波照射所述界面区域来加强所述硅层到硅产品晶片的接合。可将微波调谐到与所述界面区域中的所述改性剂的吸收相关的频率。可基于应用调整微波的功率电平以将能量耦合到所述界面区域。可与硅产品晶片中的改性剂的元素组成相关地且与此些改性剂的浓度相关地调谐微波能量的频率及功率。另外，可用处于激活作为所述硅基质中的掺杂剂的改性剂的功率电平下的微波照射所述界面区域。可将通过微波耦合的能量的目标定为等效于800℃或更高的体温度的激活能量来加强硅到氧化物的接合。可将通过微波耦合的能量的目标定为等效于1000℃或更高的体温度的激活能量来加强直接的硅到硅接合。通过微波的耦合提供接合加强能量而不使所述产品硅晶片中的装置经受这些等效温度。可将所述硅结构中的界面区域暴露于具有在从5.7GHz到6.0GHz的范围内的峰值频率的微波。
图11到12图解说明根据各种实施例的其上接合有半导体层的产品晶片，所述产品晶片经受电磁辐射以加强所述半导体层到所述产品晶片的接合。图11展示产品晶片620，其具有接合于产品晶片620的体区域622上的半导体层618。产品晶片620还包括半导体层618所接合到的电介质区域624。具有改性剂(其可经选择作为用于半导体层618的材料的掺杂剂)的界面区域625安置为半导体层618的一部分。或者，改性剂可作为电介质区域624的一部分安置于界面区域625中。另外，产品晶片620可任选地具有形成于产品晶片620的体区域622中的装置及/或互连件623-1...623-N。如图11中所图解说明的此产品晶片可根据各种实施例如(举例来说)关于图1到10所论述来制作。可将电磁辐射615引导到产品晶片620，其中可将电磁辐射615调谐到与界面区域625中的改性剂的吸收相关的频率。可基于应用调整电磁辐射615的功率电平。
图12展示产品晶片640，其具有接合于产品晶片640的体区域642上的半导体层638。与产品晶片620不同，产品晶片640不包括半导体层638所接合到的电介质区域。具有改性剂(其可经选择作为用于半导体层638的材料的掺杂剂)的界面区域645安置为半导体层638的部分。或者，改性剂可安置于半导体层638所接合到的体区域642的界面区域645中。另外，产品晶片640可任选地具有形成于产品晶片640的体区域642中的装置及/或互连件643-1...643-N。如图6B中所图解说明的此产品晶片可根据各种实施例如(举例来说)关于图1到10所论述来制作。可将电磁辐射635引导到产品晶片640，其中可将电磁辐射635调谐到与界面区域645中的改性剂的吸收相关的频率。可基于应用调整电磁辐射635的功率电平。
图13图解说明根据各种实施例的已完成晶片700。晶片700可提供为可于其中制作多个裸片705的绝缘体上半导体晶片。或者，晶片700可提供为以下绝缘体上半导体晶片：其中多个裸片705结构已经处理用以提供电子功能性且正等待从晶片700切割及进行封装。可根据关于图1到12的实施例来制作晶片700。
每一裸片705可包括晶片700的体中的装置及/或互连件连同待形成于接合到晶片700的体的半导体层中的其它装置。使用各种遮掩技术及处理技术，裸片705可经进一步处理以包括功能电路，使得每一裸片705制作为具有与晶片700上的其它裸片相同的功能性及经封装结构的集成电路。或者，使用各种遮掩技术及处理技术，各种裸片705组可经处理以包括功能电路，使得并非所有裸片705制作为具有与晶片700上的其它裸片相同的功能性及经封装结构的集成电路。本文中将其上集成有电路且提供电子能力的经封装裸片称作集成电路(IC)。可通过根据如本文中所描述的各种实施例增强用于绝缘体上半导体结构的制作工艺来改善此些基于半导体的电子装置的性能。
图14展示根据各种实施例包括一个或一个以上IC的系统800的框图，所述IC经结构化使半导体层接合到衬底的体区域。所述半导体层及/或所述衬底的体区域含有形成用于IC的电路的装置及互连件。可根据本文中所论述的各种实施例从晶片提供所述衬底及半导体层。
系统800包括控制器802及存储器803。在各种实施例中，系统800还包括电子设备807及外围装置809。控制器802、存储器803、电子设备807及外围装置809中的一者或一者以上可呈一个或一个以上IC的形式。总线806在系统800的各种组件之间及/或间提供导电性。在一实施例中，总线806包括各自经独立配置的地址总线、数据总线及控制总线。在替代实施例中，总线806使用共用导线来提供地址、数据或控制中的一者或一者以上，所述导线的使用通过控制器802来调节。控制器802可呈一个或一个以上处理器的形式。
电子设备807可包括额外存储器。系统800中的存储器可构造为一个或一个以上类型的存储器，例如但不限于：动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)、同步图形随机存取存储器(SGRAM)、双倍数据速率动态随机存取存储器(DDR)、双倍数据速率SDRAM及基于磁性的存储器。
外围装置809可包括显示器、成像装置、打印装置、无线装置、额外存储存储器及可结合控制器802操作的控制装置。在各种实施例中，系统800包括但不限于光纤系统或装置、电光系统或装置、光学系统或装置、成像系统或装置及例如无线系统或装置、电信系统或装置及计算机等信息处置系统或装置。
尽管本文中已图解说明及描述具体实施例，但所属领域的技术人员应了解，经计算以实现相同目的的任一布置可替代所示具体实施例。各种实施例使用本文中所描述的实施例的排列及/或组合。应理解，以上说明打算作为说明性的，而非限制性的，且本文中所采用的措词或术语旨在用于说明的目的。另外，在前述具体实施方式中，出于简化本发明的目的，可见各种特征被一起集合在单个实施例中。不应将此揭示方法解释为反映以下意图：所主张的实施例要求比每一权利要求中所明确陈述的特征多的特征。因此，特此将以上权利要求书并入到具体实施方式中，其中每一权利要求独立地作为单独实施例。

Claims (10)

1.一种用于半导体材料制造的方法，其包含：
将离子引入到施主晶片中靠近所述施主晶片的一区域，所述区域具有改性剂，所述改性剂不同于所述施主晶片的体材料，所述区域安置于距所述施主晶片的表面的一距离处；
将产品晶片与所述施主晶片接合在一起；
用电磁辐射照射所述改性剂以使所述施主晶片的体区域与所述产品晶片分裂而所述产品晶片仍接合到来自所述施主晶片的膜，所述电磁辐射被调谐到与所述改性剂的吸收相关的频率；
将所述改性剂提供到所述产品晶片与所述施主晶片的界面区域，以促进所述接合的加强；及
用所述电磁辐射照射所述界面区域。
2.根据权利要求1所述的方法，其中将所述产品晶片与所述施主晶片接合在一起包括在电介质层处接合所述施主晶片与所述产品晶片。
3.根据权利要求1所述的方法，其中接合所述产品晶片包括接合具有装置的所述产品晶片，所述装置包含在所述产品晶片中。
4.根据权利要求1所述的方法，其中用电磁辐射照射所述改性剂包括与来自植入离子的材料与所述区域中的所述改性剂的混合物相关地调谐所述电磁辐射。
5.根据权利要求1所述的方法，其中用电磁辐射照射所述改性剂包括限制所述电磁辐射到所述施主晶片的暴露。
6.一种用于半导体材料制造的方法，其包含：
将氢离子及/或氦离子植入到硅施主晶片中靠近具有改性剂的一区域，所述改性剂不同于硅，所述区域安置于距所述施主晶片的表面的一距离处；
将硅产品晶片接合到所述硅施主晶片使得所述硅施主晶片的所述表面接合到所述硅产品晶片的氧化物层；
在所述氢及/或氦处将所述改性剂暴露于微波以使所述硅施主晶片的体区域与所述硅产品晶片分裂而所述硅产品晶片的所述氧化物层仍接合到来自所述硅施主晶片的硅膜，所述微波被调谐到与所述改性剂的吸收相关的频率；
将所述改性剂提供到所述产品晶片与所述施主晶片的界面区域，以促进所述接合的加强；及
用所述微波照射所述界面区域。
7.根据权利要求6所述的方法，其中将所述改性剂暴露于微波包括将所述改性剂暴露于具有约5.8GHz的峰值频率的微波。
8.根据权利要求6所述的方法，其中所述方法包括在所述产品晶片处于低于350℃的等温温度的情况下在所述产品晶片上形成所述硅膜。
9.根据权利要求6所述的方法，其中所述方法包括给所述硅施主晶片提供选自磷、砷、硼或其组合的改性剂。
10.根据权利要求6所述的方法，其中将所述改性剂暴露于微波包括激活所述硅施主晶片中的所述改性剂。
CN201080010975.2A 2009-02-04 2010-02-04 半导体材料制造 Active CN102341890B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/365,734 2009-02-04
US12/365,734 US7927975B2 (en) 2009-02-04 2009-02-04 Semiconductor material manufacture
PCT/US2010/023230 WO2010091200A2 (en) 2009-02-04 2010-02-04 Semiconductor material manufacture

Publications (2)

Publication Number Publication Date
CN102341890A CN102341890A (zh) 2012-02-01
CN102341890B true CN102341890B (zh) 2014-08-27

Family

ID=42396993

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080010975.2A Active CN102341890B (zh) 2009-02-04 2010-02-04 半导体材料制造

Country Status (7)

Country Link
US (3) US7927975B2 (zh)
EP (1) EP2394292A4 (zh)
JP (1) JP5316824B2 (zh)
KR (1) KR101597386B1 (zh)
CN (1) CN102341890B (zh)
TW (1) TWI423309B (zh)
WO (1) WO2010091200A2 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
KR102353489B1 (ko) 2011-01-25 2022-01-19 에베 그룹 에. 탈너 게엠베하 웨이퍼들의 영구적 결합을 위한 방법
SG192180A1 (en) * 2011-04-08 2013-08-30 Ev Group E Thallner Gmbh Method for permanent bonding of wafer
US10094988B2 (en) * 2012-08-31 2018-10-09 Micron Technology, Inc. Method of forming photonics structures
WO2015084810A2 (en) 2013-12-05 2015-06-11 The Board Of Regents Of The University Of Oklahoma Thermophotovoltaic materials, methods of deposition, and devices
CN108365083B (zh) * 2018-02-07 2022-03-08 济南晶正电子科技有限公司 用于声表面波器件的复合压电衬底的制造方法
CN109904065B (zh) * 2019-02-21 2021-05-11 中国科学院上海微系统与信息技术研究所 异质结构的制备方法
US11817304B2 (en) * 2019-12-30 2023-11-14 Micron Technology, Inc. Method of manufacturing microelectronic devices, related devices, systems, and apparatus

Family Cites Families (305)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB575923A (en) 1944-09-01 1946-03-11 Claude Spencer Harris Improvements in and relating to vacuum chucks or work holders
JPS53104156A (en) 1977-02-23 1978-09-11 Hitachi Ltd Manufacture for semiconductor device
JPS5413273A (en) 1977-07-01 1979-01-31 Oki Electric Ind Co Ltd Semiconductor device
JPS5423388A (en) 1977-07-22 1979-02-21 Hitachi Ltd Semiconductor integrated-circuit device and its manufacture
GB2053026A (en) 1979-07-06 1981-02-04 Wertheimer M R Microwave plasma modification of surface properties in organic polymers
NZ199835A (en) 1981-03-05 1984-03-30 Mobil Oil Corp Catalytic conversion of methanol dimethyl ether or a mixture thereof to ethylene
CA1192669A (en) 1982-06-24 1985-08-27 Scott C. Blackstone Vertical igfet with internal gate and method of making same
JPS5954217A (ja) 1982-09-21 1984-03-29 Nec Corp 半導体基板の製造方法
JPS5998533A (ja) 1982-11-26 1984-06-06 Hitachi Ltd 半導体基板およびその製造方法
JPS59174549A (ja) 1983-03-18 1984-10-03 Yokogawa Hokushin Electric Corp 金属とガラスの接合方法
JPS603148A (ja) 1983-06-21 1985-01-09 Nec Corp 単結晶シリコン半導体装置用基板およびその製造方法
JPS6046976A (ja) 1983-08-19 1985-03-14 工業技術院長 セラミツクスの接着方法
JPS60136223A (ja) 1983-12-23 1985-07-19 Sharp Corp 炭化珪素半導体素子の製造方法
JPS6119133A (ja) 1984-07-05 1986-01-28 Nec Corp 半導体装置の製造方法
JPS6130059A (ja) 1984-07-20 1986-02-12 Nec Corp 半導体装置の製造方法
JPS61145839A (ja) 1984-12-20 1986-07-03 Toshiba Corp 半導体ウエ−ハの接着方法および接着治具
JPS61160950A (ja) 1985-01-09 1986-07-21 Nec Corp 半導体基板収納容器
JPS61208268A (ja) 1985-03-13 1986-09-16 Toshiba Corp 伝導度変調型半導体装置
JPS6271215A (ja) 1985-09-25 1987-04-01 Toshiba Corp ウエハ接合装置
JPS62132340A (ja) 1985-12-04 1987-06-15 Koyo Rindobaagu Kk ウエハ移載装置
JP2559700B2 (ja) 1986-03-18 1996-12-04 富士通株式会社 半導体装置の製造方法
JPS62265728A (ja) 1986-05-14 1987-11-18 New Japan Radio Co Ltd アノ−デイツクボンデイング法
JPS6356936A (ja) 1986-08-27 1988-03-11 Nec Corp 半導体装置の製造方法
JPH0669085B2 (ja) 1986-09-05 1994-08-31 富士通株式会社 半導体基板の製造方法
JPS63111652A (ja) 1986-10-30 1988-05-16 Fujitsu Ltd ウエハ接着方法
JPS63126245A (ja) 1986-11-15 1988-05-30 Mitsubishi Electric Corp 半導体装置
DE3780630T2 (de) 1986-12-17 1993-03-18 Raychem Corp Verbindung von elektronischen bauteilen untereinander.
JPS63155731A (ja) 1986-12-19 1988-06-28 Agency Of Ind Science & Technol 半導体装置
GB8725497D0 (en) 1987-10-30 1987-12-02 Atomic Energy Authority Uk Isolation of silicon
JPH01196873A (ja) 1988-02-02 1989-08-08 Sharp Corp 炭化珪素半導体装置
JPH07107935B2 (ja) 1988-02-04 1995-11-15 株式会社東芝 半導体装置
JPH01226168A (ja) 1988-03-07 1989-09-08 Seiko Epson Corp 半導体装置基板の製造方法
JPH01226167A (ja) 1988-03-07 1989-09-08 Seiko Epson Corp 半導体装置基板の製造方法
IT1230026B (it) 1988-10-28 1991-09-24 Sgs Thomson Microelectronics Processo di saldatura di fette di silicio fra loro, per la fabbricazione di dispositivi a semiconduttore
JP2672150B2 (ja) 1989-06-15 1997-11-05 富士写真フイルム株式会社 感熱記録材料
JPH0391227A (ja) 1989-09-01 1991-04-16 Nippon Soken Inc 半導体基板の接着方法
JP2617798B2 (ja) 1989-09-22 1997-06-04 三菱電機株式会社 積層型半導体装置およびその製造方法
JPH0719839B2 (ja) 1989-10-18 1995-03-06 株式会社東芝 半導体基板の製造方法
EP0441270B1 (en) 1990-02-07 1995-11-15 Harris Corporation Wafer bonding using trapped oxidizing vapor
US5091331A (en) 1990-04-16 1992-02-25 Harris Corporation Ultra-thin circuit fabrication by controlled wafer debonding
US5131968A (en) 1990-07-31 1992-07-21 Motorola, Inc. Gradient chuck method for wafer bonding employing a convex pressure
JPH04162630A (ja) 1990-10-25 1992-06-08 Mitsubishi Materials Shilicon Corp 半導体基板
USH1174H (en) 1990-11-05 1993-04-06 American Telephone And Telegraph Company Wafer bonded dielectrically isolated structures
USH1137H (en) 1990-11-05 1993-02-02 American Telephone And Telegraph Company Wafer bonding technique for dielectric isolation processing
US5102821A (en) 1990-12-20 1992-04-07 Texas Instruments Incorporated SOI/semiconductor heterostructure fabrication by wafer bonding of polysilicon to titanium
EP0516866A1 (en) 1991-05-03 1992-12-09 International Business Machines Corporation Modular multilayer interwiring structure
US5183769A (en) 1991-05-06 1993-02-02 Motorola, Inc. Vertical current flow semiconductor device utilizing wafer bonding
JPH05198739A (ja) 1991-09-10 1993-08-06 Mitsubishi Electric Corp 積層型半導体装置およびその製造方法
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US5213986A (en) 1992-04-10 1993-05-25 North American Philips Corporation Process for making thin film silicon-on-insulator wafers employing wafer bonding and wafer thinning
US5236118A (en) 1992-05-12 1993-08-17 The Regents Of The University Of California Aligned wafer bonding
US5427638A (en) 1992-06-04 1995-06-27 Alliedsignal Inc. Low temperature reaction bonding
JPH06244389A (ja) 1992-12-25 1994-09-02 Canon Inc 半導体基板の作製方法及び該方法により作製された半導体基板
US5503704A (en) 1993-01-06 1996-04-02 The Regents Of The University Of California Nitrogen based low temperature direct bonding
US5349207A (en) 1993-02-22 1994-09-20 Texas Instruments Incorporated Silicon carbide wafer bonded to a silicon wafer
JP2723787B2 (ja) 1993-08-20 1998-03-09 信越半導体株式会社 結合型基板の製造方法
JP3270220B2 (ja) 1993-09-17 2002-04-02 シチズン時計株式会社 表示装置およびその駆動集積回路
FR2715501B1 (fr) 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.
US5413952A (en) 1994-02-02 1995-05-09 Motorola, Inc. Direct wafer bonded structure method of making
US5435881A (en) 1994-03-17 1995-07-25 Ogle; John S. Apparatus for producing planar plasma using varying magnetic poles
JP3145560B2 (ja) 1994-03-23 2001-03-12 三菱マテリアル株式会社 張り合わせウェーハの製造方法
FR2720189B1 (fr) 1994-05-18 1996-08-30 Commissariat Energie Atomique Procédé de réalisation d'une structure à faible taux de dislocations comprenant une couche d'oxyde enterrée dans un substrat semi-conducteur.
JPH07320996A (ja) 1994-05-24 1995-12-08 Tokin Corp 静電接合方法及び静電接合用治具
FR2725074B1 (fr) 1994-09-22 1996-12-20 Commissariat Energie Atomique Procede de fabrication d'une structure comportant une couche mince semi-conductrice sur un substrat
JP3327698B2 (ja) 1994-09-26 2002-09-24 キヤノン株式会社 接着装置
US5818631A (en) 1994-11-16 1998-10-06 Raytheon Company Electrically conducting, directly bonded infrared windows
US5653811A (en) 1995-07-19 1997-08-05 Chan; Chung System for the plasma treatment of large area substrates
JPH09115788A (ja) 1995-09-29 1997-05-02 Samsung Electron Co Ltd 半導体ウェーハ接合装置
JP3183130B2 (ja) 1995-10-30 2001-07-03 日産自動車株式会社 摩擦車式無段変速機用コーンディスクおよびその製造方法
KR0165467B1 (ko) 1995-10-31 1999-02-01 김광호 웨이퍼 디본더 및 이를 이용한 웨이퍼 디본딩법
US6051483A (en) * 1996-11-12 2000-04-18 International Business Machines Corporation Formation of ultra-shallow semiconductor junction using microwave annealing
TW308707B (en) 1995-12-15 1997-06-21 Komatsu Denshi Kinzoku Kk Manufacturing method of bonding SOI wafer
JPH09252100A (ja) 1996-03-18 1997-09-22 Shin Etsu Handotai Co Ltd 結合ウェーハの製造方法及びこの方法により製造される結合ウェーハ
FR2747506B1 (fr) 1996-04-11 1998-05-15 Commissariat Energie Atomique Procede d'obtention d'un film mince de materiau semiconducteur comprenant notamment des composants electroniques
JP3570530B2 (ja) 1996-04-26 2004-09-29 三菱住友シリコン株式会社 Ｓｏｉウェーハの製造方法
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
FR2748850B1 (fr) 1996-05-15 1998-07-24 Commissariat Energie Atomique Procede de realisation d'un film mince de materiau solide et applications de ce procede
KR100500520B1 (ko) * 1996-08-27 2005-07-12 세이코 엡슨 가부시키가이샤 전사 방법 및 액티브 매트릭스 기판 제조 방법
JP4619461B2 (ja) * 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜デバイスの転写方法、及びデバイスの製造方法
US7569285B2 (en) 1996-10-17 2009-08-04 The Trustees Of Princeton University Enhanced bonding layers on titanium materials
FR2755537B1 (fr) 1996-11-05 1999-03-05 Commissariat Energie Atomique Procede de fabrication d'un film mince sur un support et structure ainsi obtenue
FR2758907B1 (fr) 1997-01-27 1999-05-07 Commissariat Energie Atomique Procede d'obtention d'un film mince, notamment semiconducteur, comportant une zone protegee des ions, et impliquant une etape d'implantation ionique
US5945012A (en) 1997-02-18 1999-08-31 Silicon Genesis Corporation Tumbling barrel plasma processor
US6582999B2 (en) 1997-05-12 2003-06-24 Silicon Genesis Corporation Controlled cleavage process using pressurized fluid
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US7470600B2 (en) 1998-02-19 2008-12-30 Silicon Genesis Corporation Method and device for controlled cleaving process
US6291313B1 (en) 1997-05-12 2001-09-18 Silicon Genesis Corporation Method and device for controlled cleaving process
US5994207A (en) 1997-05-12 1999-11-30 Silicon Genesis Corporation Controlled cleavage process using pressurized fluid
US20070122997A1 (en) 1998-02-19 2007-05-31 Silicon Genesis Corporation Controlled process and resulting device
US6548382B1 (en) 1997-07-18 2003-04-15 Silicon Genesis Corporation Gettering technique for wafers made using a controlled cleaving process
US6103599A (en) 1997-07-25 2000-08-15 Silicon Genesis Corporation Planarizing technique for multilayered substrates
GB2343550A (en) 1997-07-29 2000-05-10 Silicon Genesis Corp Cluster tool method and apparatus using plasma immersion ion implantation
FR2767416B1 (fr) 1997-08-12 1999-10-01 Commissariat Energie Atomique Procede de fabrication d'un film mince de materiau solide
FR2767604B1 (fr) 1997-08-19 2000-12-01 Commissariat Energie Atomique Procede de traitement pour le collage moleculaire et le decollage de deux structures
AU9296098A (en) 1997-08-29 1999-03-16 Sharon N. Farrens In situ plasma wafer bonding method
DE19741971A1 (de) 1997-09-23 1999-04-01 Siemens Ag Verfahren zum Herstellen Direct-Wafer-Bond Si/Si02/Si-Substrate
JP2000035683A (ja) * 1998-07-21 2000-02-02 Sumitomo Chem Co Ltd レジストパターンの形成方法
FR2771852B1 (fr) 1997-12-02 1999-12-31 Commissariat Energie Atomique Procede de transfert selectif d'une microstructure, formee sur un substrat initial, vers un substrat final
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
US6383890B2 (en) 1997-12-26 2002-05-07 Canon Kabushiki Kaisha Wafer bonding method, apparatus and vacuum chuck
US6265328B1 (en) 1998-01-30 2001-07-24 Silicon Genesis Corporation Wafer edge engineering method and device
US6186091B1 (en) 1998-02-11 2001-02-13 Silicon Genesis Corporation Shielded platen design for plasma immersion ion implantation
US6228176B1 (en) 1998-02-11 2001-05-08 Silicon Genesis Corporation Contoured platen design for plasma immerson ion implantation
US6217724B1 (en) 1998-02-11 2001-04-17 Silicon General Corporation Coated platen design for plasma immersion ion implantation
US6120660A (en) 1998-02-11 2000-09-19 Silicon Genesis Corporation Removable liner design for plasma immersion ion implantation
US6051073A (en) 1998-02-11 2000-04-18 Silicon Genesis Corporation Perforated shield for plasma immersion ion implantation
US6269765B1 (en) 1998-02-11 2001-08-07 Silicon Genesis Corporation Collection devices for plasma immersion ion implantation
US6274459B1 (en) 1998-02-17 2001-08-14 Silicon Genesis Corporation Method for non mass selected ion implant profile control
TW437078B (en) 1998-02-18 2001-05-28 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
US6083324A (en) 1998-02-19 2000-07-04 Silicon Genesis Corporation Gettering technique for silicon-on-insulator wafers
US6113735A (en) 1998-03-02 2000-09-05 Silicon Genesis Corporation Distributed system and code for control and automation of plasma immersion ion implanter
FR2777115B1 (fr) 1998-04-07 2001-07-13 Commissariat Energie Atomique Procede de traitement de substrats semi-conducteurs et structures obtenues par ce procede
US6221774B1 (en) 1998-04-10 2001-04-24 Silicon Genesis Corporation Method for surface treatment of substrates
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
CN1241803A (zh) * 1998-05-15 2000-01-19 佳能株式会社 半导体衬底、半导体薄膜以及多层结构的制造工艺
JP3762144B2 (ja) * 1998-06-18 2006-04-05 キヤノン株式会社 Ｓｏｉ基板の作製方法
US6291314B1 (en) 1998-06-23 2001-09-18 Silicon Genesis Corporation Controlled cleavage process and device for patterned films using a release layer
US6248649B1 (en) 1998-06-23 2001-06-19 Silicon Genesis Corporation Controlled cleavage process and device for patterned films using patterned implants
US6291326B1 (en) 1998-06-23 2001-09-18 Silicon Genesis Corporation Pre-semiconductor process implant and post-process film separation
FR2781925B1 (fr) 1998-07-30 2001-11-23 Commissariat Energie Atomique Transfert selectif d'elements d'un support vers un autre support
JP2000121468A (ja) 1998-10-14 2000-04-28 Fuji Electric Co Ltd 陽極接合方法
FR2784796B1 (fr) 1998-10-15 2001-11-23 Commissariat Energie Atomique Procede de realisation d'une couche de materiau enterree dans un autre materiau
JP2000124092A (ja) 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
FR2784795B1 (fr) 1998-10-16 2000-12-01 Commissariat Energie Atomique Structure comportant une couche mince de materiau composee de zones conductrices et de zones isolantes et procede de fabrication d'une telle structure
FR2784800B1 (fr) 1998-10-20 2000-12-01 Commissariat Energie Atomique Procede de realisation de composants passifs et actifs sur un meme substrat isolant
FR2785217B1 (fr) 1998-10-30 2001-01-19 Soitec Silicon On Insulator Procede et dispositif pour separer en deux tranches une plaque de materiau notamment semi-conducteur
US6423613B1 (en) 1998-11-10 2002-07-23 Micron Technology, Inc. Low temperature silicon wafer bond process with bulk material bond strength
US6300227B1 (en) 1998-12-01 2001-10-09 Silicon Genesis Corporation Enhanced plasma mode and system for plasma immersion ion implantation
US6213050B1 (en) 1998-12-01 2001-04-10 Silicon Genesis Corporation Enhanced plasma mode and computer system for plasma immersion ion implantation
US6534381B2 (en) 1999-01-08 2003-03-18 Silicon Genesis Corporation Method for fabricating multi-layered substrates
FR2789518B1 (fr) 1999-02-10 2003-06-20 Commissariat Energie Atomique Structure multicouche a contraintes internes controlees et procede de realisation d'une telle structure
US6409907B1 (en) 1999-02-11 2002-06-25 Lucent Technologies Inc. Electrochemical process for fabricating article exhibiting substantial three-dimensional order and resultant article
US6881644B2 (en) 1999-04-21 2005-04-19 Silicon Genesis Corporation Smoothing method for cleaved films made using a release layer
US6204151B1 (en) 1999-04-21 2001-03-20 Silicon Genesis Corporation Smoothing method for cleaved films made using thermal treatment
US6171965B1 (en) 1999-04-21 2001-01-09 Silicon Genesis Corporation Treatment method of cleaved film for the manufacture of substrates
US6287941B1 (en) 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process
US6458723B1 (en) 1999-06-24 2002-10-01 Silicon Genesis Corporation High temperature implant apparatus
FR2795865B1 (fr) 1999-06-30 2001-08-17 Commissariat Energie Atomique Procede de realisation d'un film mince utilisant une mise sous pression
FR2795866B1 (fr) 1999-06-30 2001-08-17 Commissariat Energie Atomique Procede de realisation d'une membrane mince et structure a membrane ainsi obtenue
FR2796491B1 (fr) 1999-07-12 2001-08-31 Commissariat Energie Atomique Procede de decollement de deux elements et dispositif pour sa mise en oeuvre
FR2797060B1 (fr) 1999-07-29 2001-09-14 Commissariat Energie Atomique Structure pour masque de lithographie en reflexion et procede pour sa realisation
JP2003506883A (ja) 1999-08-10 2003-02-18 シリコン ジェネシス コーポレイション 低打ち込みドーズ量を用いて多層基板を製造するための劈開プロセス
US6500732B1 (en) 1999-08-10 2002-12-31 Silicon Genesis Corporation Cleaving process to fabricate multilayered substrates using low implantation doses
US6263941B1 (en) 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
US6221740B1 (en) 1999-08-10 2001-04-24 Silicon Genesis Corporation Substrate cleaving tool and method
JP3980801B2 (ja) 1999-09-16 2007-09-26 株式会社東芝 三次元構造体およびその製造方法
JP2001093887A (ja) 1999-09-22 2001-04-06 Toshiba Corp 半導体装置製造方法
JP3943782B2 (ja) 1999-11-29 2007-07-11 信越半導体株式会社 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ
FR2802340B1 (fr) 1999-12-13 2003-09-05 Commissariat Energie Atomique Structure comportant des cellules photovoltaiques et procede de realisation
US6544862B1 (en) 2000-01-14 2003-04-08 Silicon Genesis Corporation Particle distribution method and resulting structure for a layer transfer process
TW452866B (en) * 2000-02-25 2001-09-01 Lee Tien Hsi Manufacturing method of thin film on a substrate
GR1003602B (el) 2000-02-29 2001-06-19 Αλεξανδρος Γεωργακιλας Διαδικασια ολοκληρωσης, σε κλιμακα ακεραιων δισκιων ημιαγωγων, οπτοηλεκτρονικων ημιαγωγικων διαταξεων, βασισμενων σε αρσενικουχογαλλιο και ολοκληρωμενων κυκλωματων πυριτιου
US6544837B1 (en) 2000-03-17 2003-04-08 International Business Machines Corporation SOI stacked DRAM logic
FR2807074B1 (fr) 2000-04-03 2002-12-06 Soitec Silicon On Insulator Procede et dispositif de fabrication de substrats
FR2807546B1 (fr) 2000-04-11 2005-04-01 Commissariat Energie Atomique Structure d'elements a haute densite formee par assemblage de couches et son procede de fabrication
FR2808120B1 (fr) 2000-04-20 2002-07-26 Karl Suss France Procede et dispositif pour le traitement du substrat d'un circuit integre ou d'un produit analogue en cours de fabrication
JP3991300B2 (ja) 2000-04-28 2007-10-17 株式会社Ｓｕｍｃｏ 張り合わせ誘電体分離ウェーハの製造方法
FR2809867B1 (fr) 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
FR2811807B1 (fr) 2000-07-12 2003-07-04 Commissariat Energie Atomique Procede de decoupage d'un bloc de materiau et de formation d'un film mince
US7183177B2 (en) 2000-08-11 2007-02-27 Applied Materials, Inc. Silicon-on-insulator wafer transfer method using surface activation plasma immersion ion implantation for wafer-to-wafer adhesion enhancement
US6500268B1 (en) 2000-08-18 2002-12-31 Silicon Genesis Corporation Dry cleaning method
US20020090758A1 (en) 2000-09-19 2002-07-11 Silicon Genesis Corporation Method and resulting device for manufacturing for double gated transistors
US20030060020A1 (en) 2000-10-12 2003-03-27 Silicon Evolution, Inc. Method and apparatus for finishing substrates for wafer to wafer bonding
FR2816445B1 (fr) 2000-11-06 2003-07-25 Commissariat Energie Atomique Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible
FR2817394B1 (fr) 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2817395B1 (fr) 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2818010B1 (fr) 2000-12-08 2003-09-05 Commissariat Energie Atomique Procede de realisation d'une couche mince impliquant l'introduction d'especes gazeuses
FR2818283B1 (fr) 2000-12-20 2003-02-14 Inst Francais Du Petrole Procede de traitement d'une charge hydrocarbonee comprenant une etape d'hydrotraitement en lit fixe a contre-courant
US6448152B1 (en) 2001-02-20 2002-09-10 Silicon Genesis Corporation Method and system for generating a plurality of donor wafers and handle wafers prior to an order being placed by a customer
FR2821697B1 (fr) 2001-03-02 2004-06-25 Commissariat Energie Atomique Procede de fabrication de couches minces sur un support specifique et une application
FR2823012B1 (fr) 2001-04-03 2004-05-21 Commissariat Energie Atomique Procede de transfert selectif d'au moins un element d'un support initial sur un support final
FR2823373B1 (fr) 2001-04-10 2005-02-04 Soitec Silicon On Insulator Dispositif de coupe de couche d'un substrat, et procede associe
FR2823599B1 (fr) 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
FR2823596B1 (fr) 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
US20050026432A1 (en) 2001-04-17 2005-02-03 Atwater Harry A. Wafer bonded epitaxial templates for silicon heterostructures
US6780759B2 (en) 2001-05-09 2004-08-24 Silicon Genesis Corporation Method for multi-frequency bonding
US7045878B2 (en) 2001-05-18 2006-05-16 Reveo, Inc. Selectively bonded thin film layer and substrate layer for processing of useful devices
WO2002100771A2 (en) 2001-06-08 2002-12-19 The Regents Of The University Of Michigan Low-temperature patterned wafer bonding with photosensitive benzocylobutene (bcb) and 3d microelectromechanical systems fabrication
FR2826378B1 (fr) 2001-06-22 2004-10-15 Commissariat Energie Atomique Structure composite a orientation cristalline uniforme et procede de controle de l'orientation cristalline d'une telle structure
US7749910B2 (en) 2001-07-04 2010-07-06 S.O.I.Tec Silicon On Insulator Technologies Method of reducing the surface roughness of a semiconductor wafer
FR2827423B1 (fr) 2001-07-16 2005-05-20 Soitec Silicon On Insulator Procede d'amelioration d'etat de surface
US6806171B1 (en) 2001-08-24 2004-10-19 Silicon Wafer Technologies, Inc. Method of producing a thin layer of crystalline material
US7163826B2 (en) 2001-09-12 2007-01-16 Reveo, Inc Method of fabricating multi layer devices on buried oxide layer substrates
US6875671B2 (en) 2001-09-12 2005-04-05 Reveo, Inc. Method of fabricating vertical integrated circuits
JP3883929B2 (ja) 2001-09-25 2007-02-21 大日本スクリーン製造株式会社 薄膜形成装置および薄膜形成方法
FR2830372B1 (fr) 2001-09-28 2008-08-22 Procede de caracterisation d'une etape d'implantation dans un substrat de materiau
FR2830660B1 (fr) 2001-10-09 2003-12-12 Commissariat Energie Atomique Ecran plat a cristal liquide fonctionnant en mode reflectif et son procede de realisation
FR2830983B1 (fr) 2001-10-11 2004-05-14 Commissariat Energie Atomique Procede de fabrication de couches minces contenant des microcomposants
FR2832224B1 (fr) 2001-11-15 2004-01-16 Commissariat Energie Atomique Dispositif electronique monolithique multicouches et procede de realisation d'un tel dispositif
US6616854B2 (en) 2001-12-17 2003-09-09 Motorola, Inc. Method of bonding and transferring a material to form a semiconductor device
FR2834123B1 (fr) 2001-12-21 2005-02-04 Soitec Silicon On Insulator Procede de report de couches minces semi-conductrices et procede d'obtention d'une plaquette donneuse pour un tel procede de report
FR2834381B1 (fr) 2002-01-03 2004-02-27 Soitec Silicon On Insulator Dispositif de coupe de couche d'un substrat, et procede associe
US20030134486A1 (en) 2002-01-16 2003-07-17 Zhongze Wang Semiconductor-on-insulator comprising integrated circuitry
FR2834820B1 (fr) 2002-01-16 2005-03-18 Procede de clivage de couches d'une tranche de materiau
US6975016B2 (en) 2002-02-06 2005-12-13 Intel Corporation Wafer bonding using a flexible bladder press and thinned wafers for three-dimensional (3D) wafer-to-wafer vertical stack integration, and application thereof
US6645832B2 (en) 2002-02-20 2003-11-11 Intel Corporation Etch stop layer for silicon (Si) via etch in three-dimensional (3-D) wafer-to-wafer vertical stack
US6762076B2 (en) 2002-02-20 2004-07-13 Intel Corporation Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices
FR2837620B1 (fr) 2002-03-25 2005-04-29 Commissariat Energie Atomique Procede de transfert d'elements de substrat a substrat
FR2837981B1 (fr) 2002-03-28 2005-01-07 Commissariat Energie Atomique Procede de manipulation de couches semiconductrices pour leur amincissement
AU2002307578A1 (en) 2002-04-30 2003-12-02 Agency For Science Technology And Research A method of wafer/substrate bonding
FR2839147B1 (fr) 2002-04-30 2004-07-09 Soitec Silicon On Insulator Dispositif et procede de controle automatique de l'etat de surface de plaque par mesure de vitesse de collage
FR2839385B1 (fr) 2002-05-02 2004-07-23 Soitec Silicon On Insulator Procede de decollement de couches de materiau
FR2874455B1 (fr) 2004-08-19 2008-02-08 Soitec Silicon On Insulator Traitement thermique avant collage de deux plaquettes
FR2839560B1 (fr) 2002-05-07 2005-10-14 Commissariat Energie Atomique Masque pour photolithographie a elements absorbeurs/dephaseurs inclus
TW200406811A (en) * 2002-06-03 2004-05-01 Tien-Hsi Lee Transferring method of a layer onto a substrate
US7535100B2 (en) 2002-07-12 2009-05-19 The United States Of America As Represented By The Secretary Of The Navy Wafer bonding of thinned electronic materials and circuits to high performance substrates
FR2842647B1 (fr) 2002-07-17 2004-09-17 Soitec Silicon On Insulator Procede de transfert de couche
FR2842646B1 (fr) 2002-07-17 2005-06-24 Soitec Silicon On Insulator Procede d'augmentation de l'aire d'une couche utile de materiau reportee sur un support
FR2842651B1 (fr) 2002-07-17 2005-07-08 Procede de lissage du contour d'une couche utile de materiau reportee sur un substrat support
FR2842649B1 (fr) 2002-07-17 2005-06-24 Soitec Silicon On Insulator Procede d'augmentation de l'aire d'une couche utile de materiau reportee sur un support
KR100511656B1 (ko) 2002-08-10 2005-09-07 주식회사 실트론 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼
US6908774B2 (en) 2002-08-12 2005-06-21 S.O. I. Tec Silicon On Insulator Technologies S.A. Method and apparatus for adjusting the thickness of a thin layer of semiconductor material
CN100557785C (zh) 2002-08-26 2009-11-04 S.O.I.Tec绝缘体上硅技术公司 具有缓冲结构的晶片的再循环
US7008857B2 (en) 2002-08-26 2006-03-07 S.O.I.Tec Silicon On Insulator Technologies S.A. Recycling a wafer comprising a buffer layer, after having separated a thin layer therefrom
FR2845202B1 (fr) 2002-10-01 2004-11-05 Soitec Silicon On Insulator Procede de recuit rapide de tranches de materiau semiconducteur.
US8187377B2 (en) 2002-10-04 2012-05-29 Silicon Genesis Corporation Non-contact etch annealing of strained layers
WO2004034453A1 (en) 2002-10-04 2004-04-22 Silicon Genesis Corporation Method for treating semiconductor material
FR2845518B1 (fr) 2002-10-07 2005-10-14 Commissariat Energie Atomique Realisation d'un substrat semiconducteur demontable et obtention d'un element semiconducteur
ATE353475T1 (de) 2002-10-11 2007-02-15 Soitec Silicon On Insulator Verfahren und vorrichtung zur herstellung einer haftenden substratoberfläche
EP1411342B1 (en) 2002-10-11 2006-12-13 S.O.I. Tec Silicon on Insulator Technologies S.A. Method of evaluating a particle concentration in an atmosphere of a clean-room or a mini-environment
FR2846788B1 (fr) 2002-10-30 2005-06-17 Procede de fabrication de substrats demontables
US6787885B2 (en) 2002-11-04 2004-09-07 The United States Of America As Represented By The Secretary Of The Navy Low temperature hydrophobic direct wafer bonding
FR2846786B1 (fr) 2002-11-05 2005-06-17 Procede de recuit thermique rapide de tranches a couronne
FR2847075B1 (fr) 2002-11-07 2005-02-18 Commissariat Energie Atomique Procede de formation d'une zone fragile dans un substrat par co-implantation
FR2847077B1 (fr) 2002-11-12 2006-02-17 Soitec Silicon On Insulator Composants semi-conducteurs, et notamment de type soi mixtes, et procede de realisation
TWI233154B (en) 2002-12-06 2005-05-21 Soitec Silicon On Insulator Method for recycling a substrate
EP1429381B1 (en) 2002-12-10 2011-07-06 S.O.I.Tec Silicon on Insulator Technologies A method for manufacturing a material compound
US7187162B2 (en) 2002-12-16 2007-03-06 S.O.I.Tec Silicon On Insulator Technologies S.A. Tools and methods for disuniting semiconductor wafers
FR2849269B1 (fr) 2002-12-20 2005-07-29 Soitec Silicon On Insulator Procede de realisation de cavites dans une plaque de silicium
FR2850487B1 (fr) 2002-12-24 2005-12-09 Commissariat Energie Atomique Procede de realisation de substrats mixtes et structure ainsi obtenue
DE602004020181D1 (de) 2003-01-07 2009-05-07 Soitec Silicon On Insulator Recycling eines wafers mit einer mehrschichtstruktur nach dem abnehmen einer dünnen schicht
FR2850390B1 (fr) 2003-01-24 2006-07-14 Soitec Silicon On Insulator Procede d'elimination d'une zone peripherique de colle lors de la fabrication d'un substrat composite
US6989314B2 (en) 2003-02-12 2006-01-24 S.O.I.Tec Silicon On Insulator Technologies S.A. Semiconductor structure and method of making same
FR2852143B1 (fr) 2003-03-04 2005-10-14 Soitec Silicon On Insulator Procede de traitement preventif de la couronne d'une tranche multicouche
US6911379B2 (en) 2003-03-05 2005-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming strained silicon on insulator substrate
JP4794810B2 (ja) 2003-03-20 2011-10-19 シャープ株式会社 半導体装置の製造方法
US7071077B2 (en) 2003-03-26 2006-07-04 S.O.I.Tec Silicon On Insulator Technologies S.A. Method for preparing a bonding surface of a semiconductor layer of a wafer
US6908027B2 (en) 2003-03-31 2005-06-21 Intel Corporation Complete device layer transfer without edge exclusion via direct wafer bonding and constrained bond-strengthening process
US7235461B2 (en) 2003-04-29 2007-06-26 S.O.I.Tec Silicon On Insulator Technologies Method for bonding semiconductor structures together
JP3985043B2 (ja) 2003-05-01 2007-10-03 国立大学法人名古屋大学 光接着方法、及びマイクロチップの作製方法
US6829988B2 (en) 2003-05-16 2004-12-14 Suss Microtec, Inc. Nanoimprinting apparatus and method
US7273788B2 (en) 2003-05-21 2007-09-25 Micron Technology, Inc. Ultra-thin semiconductors bonded on glass substrates
FR2857953B1 (fr) 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
EP1652230A2 (fr) 2003-07-29 2006-05-03 S.O.I.Tec Silicon on Insulator Technologies Procede d' obtention d' une couche mince de qualite accrue par co-implantation et recuit thermique
FR2858462B1 (fr) 2003-07-29 2005-12-09 Soitec Silicon On Insulator Procede d'obtention d'une couche mince de qualite accrue par co-implantation et recuit thermique
FR2858715B1 (fr) 2003-08-04 2005-12-30 Soitec Silicon On Insulator Procede de detachement de couche de semiconducteur
FR2858875B1 (fr) 2003-08-12 2006-02-10 Soitec Silicon On Insulator Procede de realisation de couches minces de materiau semi-conducteur a partir d'une plaquette donneuse
FR2860178B1 (fr) 2003-09-30 2005-11-04 Commissariat Energie Atomique Procede de separation de plaques collees entre elles pour constituer une structure empilee.
FR2860842B1 (fr) 2003-10-14 2007-11-02 Tracit Technologies Procede de preparation et d'assemblage de substrats
US7354815B2 (en) 2003-11-18 2008-04-08 Silicon Genesis Corporation Method for fabricating semiconductor devices using strained silicon bearing material
US7462526B2 (en) 2003-11-18 2008-12-09 Silicon Genesis Corporation Method for fabricating semiconductor devices using strained silicon bearing material
TWI290342B (en) * 2003-11-18 2007-11-21 United Soi Corp A method to fabricate a thin film on a substrate
JP4285244B2 (ja) 2004-01-08 2009-06-24 株式会社Ｓｕｍｃｏ Ｓｏｉウェーハの作製方法
US20050150597A1 (en) 2004-01-09 2005-07-14 Silicon Genesis Corporation Apparatus and method for controlled cleaving
FR2867310B1 (fr) 2004-03-05 2006-05-26 Soitec Silicon On Insulator Technique d'amelioration de la qualite d'une couche mince prelevee
US7282449B2 (en) 2004-03-05 2007-10-16 S.O.I.Tec Silicon On Insulator Technologies Thermal treatment of a semiconductor layer
FR2868599B1 (fr) 2004-03-30 2006-07-07 Soitec Silicon On Insulator Traitement chimique optimise de type sc1 pour le nettoyage de plaquettes en materiau semiconducteur
US7390724B2 (en) 2004-04-12 2008-06-24 Silicon Genesis Corporation Method and system for lattice space engineering
US20050247668A1 (en) 2004-05-06 2005-11-10 Silicon Genesis Corporation Method for smoothing a film of material using a ring structure
EP1605498A1 (en) 2004-06-11 2005-12-14 S.O.I. Tec Silicon on Insulator Technologies S.A. A method of manufacturing a semiconductor wafer
US7265030B2 (en) 2004-07-20 2007-09-04 Sharp Laboratories Of America, Inc. Method of fabricating silicon on glass via layer transfer
US7094666B2 (en) 2004-07-29 2006-08-22 Silicon Genesis Corporation Method and system for fabricating strained layers for the manufacture of integrated circuits
US7078317B2 (en) 2004-08-06 2006-07-18 Silicon Genesis Corporation Method and system for source switching and in-situ plasma bonding
US7326629B2 (en) 2004-09-10 2008-02-05 Agency For Science, Technology And Research Method of stacking thin substrates by transfer bonding
JP5101287B2 (ja) 2004-09-21 2012-12-19 ソイテック 接合されるべき面の処理を伴う転写方法
CN101027768B (zh) 2004-09-21 2010-11-03 S.O.I.Tec绝缘体上硅技术公司 根据避免气泡形成和限制粗糙度的条件来进行共注入步骤的薄层转移方法
US7179719B2 (en) 2004-09-28 2007-02-20 Sharp Laboratories Of America, Inc. System and method for hydrogen exfoliation
FR2875947B1 (fr) 2004-09-30 2007-09-07 Tracit Technologies Nouvelle structure pour microelectronique et microsysteme et procede de realisation
US7157300B2 (en) * 2004-11-19 2007-01-02 Sharp Laboratories Of America, Inc. Fabrication of thin film germanium infrared sensor by bonding to silicon wafer
US7399680B2 (en) 2004-11-24 2008-07-15 Silicon Genesis Corporation Method and structure for implanting bonded substrates for electrical conductivity
US7547609B2 (en) 2004-11-24 2009-06-16 Silicon Genesis Corporation Method and structure for implanting bonded substrates for electrical conductivity
US7919391B2 (en) 2004-12-24 2011-04-05 S.O.I.Tec Silicon On Insulator Technologies Methods for preparing a bonding surface of a semiconductor wafer
FR2880189B1 (fr) 2004-12-24 2007-03-30 Tracit Technologies Sa Procede de report d'un circuit sur un plan de masse
US8138061B2 (en) 2005-01-07 2012-03-20 International Business Machines Corporation Quasi-hydrophobic Si-Si wafer bonding using hydrophilic Si surfaces and dissolution of interfacial bonding oxide
FR2881573B1 (fr) 2005-01-31 2008-07-11 Soitec Silicon On Insulator Procede de transfert d'une couche mince formee dans un substrat presentant des amas de lacunes
WO2006082469A1 (en) 2005-02-03 2006-08-10 S.O.I.Tec Silicon On Insulator Technologies Method for applying a high temperature treatment to a semimiconductor wafer
US7772088B2 (en) 2005-02-28 2010-08-10 Silicon Genesis Corporation Method for manufacturing devices on a multi-layered substrate utilizing a stiffening backing substrate
FR2884647B1 (fr) 2005-04-15 2008-02-22 Soitec Silicon On Insulator Traitement de plaques de semi-conducteurs
ATE405946T1 (de) 2005-06-10 2008-09-15 Soitec Silicon On Insulator Kalibrierverfahren für apparaturen zur thermischen behandlung
US7674687B2 (en) 2005-07-27 2010-03-09 Silicon Genesis Corporation Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process
US20070029043A1 (en) 2005-08-08 2007-02-08 Silicon Genesis Corporation Pre-made cleavable substrate method and structure of fabricating devices using one or more films provided by a layer transfer process
US20070032044A1 (en) 2005-08-08 2007-02-08 Silicon Genesis Corporation Method and structure for fabricating devices using one or more films provided by a layer transfer process and etch back
US7166520B1 (en) 2005-08-08 2007-01-23 Silicon Genesis Corporation Thin handle substrate method and structure for fabricating devices using one or more films provided by a layer transfer process
US7427554B2 (en) 2005-08-12 2008-09-23 Silicon Genesis Corporation Manufacturing strained silicon substrates using a backing material
WO2007047536A2 (en) 2005-10-14 2007-04-26 Silicon Genesis Corporation Method and apparatus for flag-less wafer bonding tool
TWI261316B (en) 2005-12-28 2006-09-01 Ind Tech Res Inst Wafer bonding method
FR2897982B1 (fr) 2006-02-27 2008-07-11 Tracit Technologies Sa Procede de fabrication des structures de type partiellement soi, comportant des zones reliant une couche superficielle et un substrat
FR2898431B1 (fr) * 2006-03-13 2008-07-25 Soitec Silicon On Insulator Procede de fabrication de film mince
US7863157B2 (en) 2006-03-17 2011-01-04 Silicon Genesis Corporation Method and structure for fabricating solar cells using a layer transfer process
US7371662B2 (en) 2006-03-21 2008-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a 3D interconnect and resulting structures
FR2899380B1 (fr) 2006-03-31 2008-08-29 Soitec Sa Procede de revelation de defauts cristallins dans un substrat massif.
US7598153B2 (en) 2006-03-31 2009-10-06 Silicon Genesis Corporation Method and structure for fabricating bonded substrate structures using thermal processing to remove oxygen species
US7948034B2 (en) 2006-06-22 2011-05-24 Suss Microtec Lithography, Gmbh Apparatus and method for semiconductor bonding
US20080124895A1 (en) 2006-06-23 2008-05-29 Shih-Shou Lo Wafer bonding method
US7385283B2 (en) 2006-06-27 2008-06-10 Taiwan Semiconductor Manufacturing Co., Ltd. Three dimensional integrated circuit and method of making the same
FR2903809B1 (fr) 2006-07-13 2008-10-17 Soitec Silicon On Insulator Traitement thermique de stabilisation d'interface e collage.
US8153513B2 (en) 2006-07-25 2012-04-10 Silicon Genesis Corporation Method and system for continuous large-area scanning implantation process
US7361574B1 (en) 2006-11-17 2008-04-22 Sharp Laboratories Of America, Inc Single-crystal silicon-on-glass from film transfer
US7732301B1 (en) * 2007-04-20 2010-06-08 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
WO2008142838A1 (ja) 2007-05-18 2008-11-27 Mitsubishi Gas Chemical Company, Inc. 粉体供給装置、粉体充填包装機および粉体包装体の製造方法
US7595247B2 (en) * 2007-05-25 2009-09-29 International Business Machines Corporation Halo-first ultra-thin SOI FET for superior short channel control
EP2009687B1 (en) * 2007-06-29 2016-08-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing an SOI substrate and method of manufacturing a semiconductor device
JP5090117B2 (ja) 2007-09-28 2012-12-05 太陽誘電株式会社 電子部品
TWI384556B (zh) * 2008-11-12 2013-02-01 Nat Applied Res Laboratoires Microwave activation annealing process
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture

Also Published As

Publication number Publication date
KR101597386B1 (ko) 2016-02-24
US20100193897A1 (en) 2010-08-05
US20130175662A1 (en) 2013-07-11
CN102341890A (zh) 2012-02-01
JP5316824B2 (ja) 2013-10-16
WO2010091200A3 (en) 2010-12-02
TW201036039A (en) 2010-10-01
US20110193190A1 (en) 2011-08-11
TWI423309B (zh) 2014-01-11
EP2394292A2 (en) 2011-12-14
JP2012517123A (ja) 2012-07-26
WO2010091200A2 (en) 2010-08-12
US8389385B2 (en) 2013-03-05
EP2394292A4 (en) 2013-12-04
KR20110120310A (ko) 2011-11-03
US7927975B2 (en) 2011-04-19

Similar Documents

Publication Publication Date Title
CN102341890B (zh) 半导体材料制造
US8603896B2 (en) Method for transferring a monocrystalline semiconductor layer onto a support substrate
US6486008B1 (en) Manufacturing method of a thin film on a substrate
CN104517883B (zh) 一种利用离子注入技术制备绝缘体上半导体材料的方法
US7265030B2 (en) Method of fabricating silicon on glass via layer transfer
CN103972148B (zh) 一种超薄绝缘体上材料的制备方法
EP1921673B1 (en) Method for manufacturing semiconductor substrate
EP1792338A1 (en) Thin layer transfer method wherein a co-implantation step is performed according to conditions avoiding blisters formation and limiting roughness
CN102290369B (zh) 一种薄goi晶片及其制备方法
CN101410940A (zh) 利用热处理去除氧物质的制造粘结衬底结构的方法和结构
CN103943547B (zh) 基于增强吸附来制备绝缘体上材料的方法
KR20070085231A (ko) 공동 주입 및 후속 주입에 의해 박막을 획득하는 방법
CN106601663B (zh) Soi衬底及其制备方法
US9275892B2 (en) Method of high temperature layer transfer
CN104425341B (zh) 一种低剂量注入制备绝缘体上半导体材料的方法
US20110207306A1 (en) Semiconductor structure made using improved ion implantation process
TW201732867A (zh) 絕緣層上覆矽基板及其製造方法
US20110053344A1 (en) Semiconductor on insulator and methods of forming same using temperature gradient in an anodic bonding process
CN104752308B (zh) 一种基于混合加热制备绝缘体上材料的方法
TW201732927A (zh) 絕緣層上覆矽基板及其製造方法
Hemment The SOI odyssey
Huang et al. A nano-thick SOI fabrication method
KR20110123963A (ko) 기판 제조 방법
CN102203932A (zh) 玻璃-陶瓷基绝缘体上半导体结构及其制造方法
Celler SOI Structures by Ion Implantation and Annealing in a Temperature Gradient

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant