CN102449742A - 用于在薄籽晶层上进行电镀的脉冲序列 - Google Patents

用于在薄籽晶层上进行电镀的脉冲序列 Download PDF

Info

Publication number
CN102449742A
CN102449742A CN201080023223XA CN201080023223A CN102449742A CN 102449742 A CN102449742 A CN 102449742A CN 201080023223X A CN201080023223X A CN 201080023223XA CN 201080023223 A CN201080023223 A CN 201080023223A CN 102449742 A CN102449742 A CN 102449742A
Authority
CN
China
Prior art keywords
micropulse
wafer
current
current density
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201080023223XA
Other languages
English (en)
Other versions
CN102449742B (zh
Inventor
托马斯·波努斯沃米
布赖恩·彭宁顿
克利福·贝里
布赖恩·巴卡柳
史蒂文·T·迈尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Novellus Systems Inc
ASM Nutool Inc
Original Assignee
ASM Nutool Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASM Nutool Inc filed Critical ASM Nutool Inc
Publication of CN102449742A publication Critical patent/CN102449742A/zh
Application granted granted Critical
Publication of CN102449742B publication Critical patent/CN102449742B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers

Abstract

采用电镀协议来控制向包含导电籽晶层的晶片上电镀金属。最初，所述协议在所述晶片被浸没于电镀溶液中时采用阴极保护。在某些实施例中，所述晶片的电流密度在浸没期间是恒定的。在特定实例中，采用恒电位控制来产生在约1.5mA/cm2到20mA/cm2的范围中的电流密度。所述浸没步骤后面是高电流脉冲步骤。在于所述晶片的特征内部进行自底向上填充期间，可使用恒定电流或具有微脉冲的电流。此协议可保护所述籽晶免受侵蚀，同时增强在电镀的初始阶段期间的成核。

Description

用于在薄籽晶层上进行电镀的脉冲序列
相关申请案交叉参考
本申请案依据35 U.S.C.§119(e)主张2009年5月27日提出申请的第61/181,479号美国临时申请案的权益，所述美国临时申请案以引用的方式并入本文中。
技术领域
本发明涉及电镀方法及设备。更具体来说，本发明涉及一种用于在用于集成电路制造的半导体晶片上沉积导电材料的电镀方法。
背景技术
当前，在用于形成铜互连件的镶嵌工艺中，采用物理气相沉积(PVD)来首先形成扩散势垒层且接着形成导电籽晶层。所述势垒层通常由难熔金属或金属氮化物制成，且有时提供为双层(例如，Ta/TaN)，而所述籽晶层由铜或铜合金制成。在于经蚀刻电介质层上形成这些PVD层之后，在籽晶层上电沉积铜，优选地跨越晶片表面且在于特征(例如，提供于电介质层上的沟槽及通孔)中不形成空隙的情况下均匀地电沉积。由于特征随着技术节点的进步而变得越来越小，因此在这些高纵横比特征中的PVD籽晶的厚度得以减小以便防止夹断(pinch-off)问题。较薄的铜籽晶层通常在特征内尤其是沿着侧壁产生边际覆盖，由此对在后续电镀期间获得无空隙填充提出挑战。
发明内容
采用电镀协议来控制向包含导电籽晶层的半导体晶片上电镀铜。最初，所述协议在所述晶片被浸没于电镀溶液中时采用阴极保护。在某些实施例中，所述晶片的电流密度在浸没期间是实质上恒定的。在特定实例中，晶片电位经控制以产生在约100毫秒或小于100毫秒内介于约1.5mA/cm2到20mA/cm2的范围中的电流密度。所述浸没步骤后面是高电流脉冲步骤，所述高电流脉冲步骤具有在介于约20毫秒到1000毫秒的范围中的周期时间内为至少约20mA/cm2的电流密度。此工艺可保护籽晶免受侵蚀，同时增强在电镀的初始阶段期间的成核。
在晶片的特征的自底向上铜填充(即，籽晶层上的电填充)期间(此可在高电流脉冲之后执行)，向所述晶片施加一个或一个以上电流“微脉冲”。在特定实例中，所述基线电流密度为约1mA/cm2到20mA/cm2，其中微脉冲具有高于基线电流密度的约10mA/cm2到40mA/cm2的量值。此工艺可通过在电填充期间组合低电流工艺与高电流工艺的益处而实现跨越特征阵列的均匀填充速率。
在一个实施例中，一种用于控制在半导体晶片上电镀铜互连件的工艺包括将所述晶片的电镀表面浸没于包含铜盐及抑制剂的电镀浴液中。在实质上所述电镀表面的浸没的整个时间期间，向所述晶片施加在约1.5mA/cm2到20mA/cm2的范围中的阴极电流。接着，在完成浸没步骤的小于约1000ms内，向所述晶片施加阴极电流脉冲，所述阴极电流脉冲具有至少约20mA/cm2的量值及约20ms到1000ms的持续时间。在电流脉冲的小于约1000ms内，以约1mA/cm2到20mA/cm2的基线电流密度进行自底向上铜填充。
在另一实施例中，用微脉冲波形进行所述自底向上铜填充，所述微脉冲波形具有约1mA/cm2到20mA/cm2的基线电流密度。所述微脉冲波形包括具有高于基线电流密度的约10mA/cm2到40mA/cm2的量值及约50ms到500ms的周期。
在一个实施例中，一种用于控制在半导体晶片上电镀铜互连件的工艺包括将所述晶片的电镀表面浸没于包含铜盐及抑制剂的电镀浴液中。在实质上所述电镀表面的浸没的整个时间期间，向所述晶片施加在约1.5mA/cm2到20mA/cm2的范围中的阴极电流。接着，在完成浸没步骤的小于约1000ms内，向所述晶片施加阴极电流脉冲，所述阴极电流脉冲具有至少约20mA/cm2的量值及约20ms到1000ms的持续时间。在电流脉冲的小于约1000ms内，以约1mA/cm2到20mA/cm2的基线电流密度进行自底向上铜填充。所述基线电流密度包括具有高于基线电流密度的约10mA/cm2到40mA/cm2的量值及约1ms到495ms的持续时间的多个微脉冲。微脉冲之间的时间间隔为约50ms到500ms。每一微脉冲的量值、每一微脉冲的持续时间或任何两个微脉冲之间的时间间隔是随机的。
在一个实施例中，一种电镀设备包括一个或一个以上电镀室及能够转移半导体晶片的一个或一个以上机器人。所述设备还包括电力供应器，所述电力供应器具有用于执行指令集的相关联控制器。所述指令集包含用于以下操作的指令：在浸没期间，向晶片施加固定阴极电位；基于所述晶片被完全浸没于电镀浴液中的指示而移除所述固定阴极电位；在移除所述固定阴极电位之后的小于约1000ms内施加高电流脉冲；及转变到适合于自底向上填充的电流。
下文将参考相关联图式来描述这些及其它特征以及优点。
附图说明
图1A到1F是根据不同实施例的电流对时间的曲线图，其展示在脉冲电镀工艺期间施加的电流。
图2是展示在60个亚40nm特征(沟槽)中的标准及多波工艺的特征填充结果的曲线图。
图3是展示在包括亚40nm沟槽的阵列的不同位置处使用标准及多波工艺的特征填充速率的曲线图。
图4描绘适合供与本文中所揭示的方法一起使用的电镀系统的实例。
图5是适合供与本文中所揭示的方法一起使用的电镀设备的横截面图。
具体实施方式
为获得具有边际籽晶层覆盖的特征中的无空隙填充，应选择将在不影响自底向上填充的情况下防止籽晶层侵蚀的适当工艺条件。通常认为酸性电镀浴液中的铜籽晶层侵蚀是由以下两种机制中的一者或两者产生：(i)氧化剂(例如，溶解氧)对铜籽晶层的氧化，及(ii)可变籽晶层粗糙度的存在。通常在特征内尤其是沿着侧壁遇到铜籽晶微粗糙度的可变性。此可变性导致在将晶片浸没于电镀溶液中之后形成潜在差异。具有较粗糙形貌的区域被视为具有较大表面体积比且在热力学上不如较平滑表面稳定且因此较易受到侵蚀。此通常称为奥斯特瓦尔德(Ostwald)侵蚀。在特征内存在此可变性可进一步加剧特征内的边际籽晶覆盖的问题，从而导致空隙形成。在电镀期间使用足够高的电压可防止籽晶经历两种形式的侵蚀中的任一者。
还已知铜籽晶层具有氧化物层，所述氧化物层可在与存在于电镀浴液中的氢离子接触时经历快速溶解。在高级的技术节点(例如，22纳米节点及低于22纳米的节点)中，在一些实施例中，特征内的籽晶厚度可低至30埃到40埃(尤其是沿着侧壁)且可完全转化成氧化物。此可证明为在填充步骤期间是有害的。
脉冲电镀工艺的背景
在本发明中，可使用各种术语来描述半导体处理工作表面；可互换地使用“衬底”及“晶片”。经由电化学反应将金属(例如，铜)沉积或电镀到导电表面上的工艺一般称为电镀或电填充。块体电填充是指电镀相对大量的铜以填充包括沟槽及通孔的特征。
本文中所描述的电镀工艺对籽晶层进行阴极保护以免受上文所提及形式的侵蚀中的任一者且还增强籽晶层上的成核。此辅助获得特征中的无空隙填充。在一些应用中，用于在电介质层中形成铜互连件的工艺序列包括以下操作序列：1)通过使用耐蚀刻光致抗蚀剂在晶片面上的电介质中形成沟槽图案；2)蚀刻沟槽图案；3)移除所述光致抗蚀剂；4)使用耐蚀刻光致抗蚀剂在晶片面上的电介质中形成通孔图案；5)蚀刻通孔；6)移除所述光致抗蚀剂；7)物理气相沉积扩散势垒层及导电籽晶层；8)使用多波工艺填充特征；9)在自底向上填充完成之后填充特征块体(即，块体填充(高电流))；10)退火；及11)从晶片面移除铜超载部分(例如，通过抛光)，从而留下填充在互连件电路中的铜。此序列为非限制性的且表示许多替代实施例中的一者。
电介质界定封闭镶嵌结构中的铜线的金属化层。电介质层可通过例如化学气相沉积(CVD)的各种工艺形成且可具有相对低的介电常数；例如，小于约3.5，且在一些实施例中小于约3。在一些设计中，所述电介质为掺杂有碳的氧化物，其可为多孔的或密集的。如高级技术节点所必需，沟槽及通孔通常为相当小的，例如45纳米节点及超过45纳米的节点(例如，32nm节点、22nm节点及16nm节点)。在某些实施例中，铜线宽度为约27纳米或小于27纳米，而在更特定实施例中，线宽度为约20纳米或小于20纳米。在一些情况下，晶片上的通孔(或沟槽)的最大纵横比为至少约4∶1(按特征深度对深度的中点处的特征宽度来测量)。在其它实施例中，此最大纵横比为约6∶1及10∶1。
如本文中所解释，在高级技术节点中，导电籽晶层必须相对薄以便避免在通过PVD沉积籽晶层时在通孔口处的夹断。在本文中所呈现的某些实施例中，在给定晶片内的特征中的至少一些特征上，铜籽晶层在特征侧壁上至多约200埃厚。在一些情况下，铜籽晶层在侧壁处平均为约10埃到100埃厚，且在更特定情况下为约15埃到50埃厚。通常，PVD籽晶覆盖由于在PVD工艺中的遮蔽而在高纵横比特征的侧壁上展现不对称性。此不对称性导致在一个侧壁上的不良铜生长的局部区域，从而最终导致空隙。
在某些实施例中，本文中所描述的方法应用于具有例如存储器阵列或栅极阵列的密集特征的区域的晶片。密集特征可跨越整个集成电路，或者其可限制于集成电路的某些部分。如下文所解释，密集特征的区域可引起例如抑制剂的电镀添加剂中的浓度梯度，从而导致密集特征区域中的边缘特征与中心特征之间的不均匀填充特性。如本文中所使用，密集特征区域将具有临界尺寸为约1μm或小于1μm且间隔为约0.5μm或小于0.5μm的至少五个特征。在一些实施例中，密集特征区域将具有临界尺寸为大约0.1μm或小于0.1μm且间隔为约0.1μm或小于0.1μm的至少约20个特征。作为一实例，32nm技术节点(及低于32nm的技术节点)中的密集存储器阵列具有临界尺寸为0.05μm或小于0.05μm且间隔为0.05μm或小于0.05μm的至少100个特征。在一些实施例中，晶片具有宽度为约40nm或小于40nm的至少一些特征。
在某些实施例中，多波工艺(例如以上序列的操作8)中所表示的多波工艺)包括以下电控制的子操作：1)在提供温和阴极保护的条件下将晶片浸没于电解液中；2)在短的持续时间内应用高电流脉冲工艺；及3)借助恒定或脉冲电流DC(直流)工艺完成金属的电镀。在其它实施例中，多波工艺不包括操作2)在短的持续时间内应用高电流脉冲工艺。
因此，本文中所描述的实施例提供一种用于将金属电镀到具有薄导电籽晶层的晶片上的三阶段(或在一些情况下为更高数目个阶段，且在一些情况下为更低数目个阶段)工艺。在一些实施例中，所述工艺的前两个阶段充当铜电填充操作的初始部分。这些阶段可在浸没于电解液中期间及在此后直到电镀足够铜使得无需进一步(或需要极小)保护的周期内保护铜籽晶层。如所指示，籽晶层通常由可在运输到电镀工具期间氧化的例如铜的金属制成。如果未对例如氧化铜的金属氧化物进行阴极保护，那么所述金属氧化物可在可为酸性溶液的电镀浴液中溶解。在本文中进一步论述的图1A中展示在多波工艺期间施加的电流的实例。
在某些实施例中，在两个阶段或步骤(第一生长阶段及第二生长阶段)中进行多波工艺操作3)(完成电镀)。第二生长阶段是在较高电流下进行且可用于低纵横比特征的快速填充及/或超载部分生长。在本文中进一步论述的图1B中展示在此多波工艺期间施加的电流的实例。
在其它实施例中，第一生长阶段具有包括微脉冲的微脉冲波形。在本文中进一步论述的图1C中展示在此多波工艺期间施加的电流的实例。在图1E中展示微脉冲波形的放大视图。
在又一些实施例中，第一生长脉冲阶段具有包括前向及反向微脉冲的微脉冲波形；即，一个微脉冲高于基线电流且另一微脉冲低于基线电流。在图1D中展示在此多波工艺期间施加的电流的实例。在图1F中展示微脉冲波形的放大视图。
本文中所描述的工艺被视为通过以下方式增强电填充工艺：保护籽晶免受侵蚀、在电镀的初始阶段期间增强镶嵌特征中的成核及生长，以及重新分布抑制剂。
第一阶段
此第一阶段是在半导体晶片电镀表面正被浸没于电镀浴液中时执行，且可在浸没整个电镀表面时的点处或在所述点之后不久终止。此阶段在图1A到1D中展示为102。在一些实施例中，此阶段在浸没完成(即，晶片电镀表面被完全浸没于电镀浴液中)之后的约50毫秒内或者在更特定实施例中在浸没完成之后的约20毫秒内终止。在一些情况下，第一阶段几乎紧接在浸没完成之后完成；即，在浸没完成之后小于约10毫秒(或甚至5毫秒)完成。因此，所述阶段与晶片电镀表面的浸没有效地重合。
通常，第一阶段的总持续时间为约100毫秒或小于100毫秒，且在一些实施例中，为约50毫秒或小于50毫秒。在一些情况下，所述阶段在约25毫秒或小于25毫秒内完成。当然，完成所述工艺所需的总时间长度在某种程度上将由晶片的特性(包含大小及形状)以及电镀工具的特性(举例来说，其可需要晶片的成角度浸没)确定。
在此浸没阶段期间，晶片籽晶层经阴极保护而免受侵蚀(例如，其经保护而免受到氧化物的转化及所述氧化物的后续溶解，此可在使晶片保持处于开路电位的情况下发生)。通常，使晶片籽晶保持处于对于Cu(0)/Cu++电化学偶为阴极的电位。在某些实施例中，使晶片籽晶保持处于对于铜参考电极为阴极的约50mV及200mV的电位。在其它实施例中，使晶片籽晶保持处于对于铜参考电极为阴极的约500mV的电位。然而，在许多实施例中，在此阶段期间由于实现浸没所需的短时间而发生甚少(如果有的化)电镀。此可通过控制电镀表面上的电流密度来实现。
在一些情况下，使电流密度在整个浸没工艺期间保持实质上均匀。在此些情况下，恒电流控制可能为不适当的，而电位控制技术通常将足够。在替代实施例中，电流密度可在浸没工艺期间变化，但一般来说其将保持在其中其提供阴极保护的窗内，而不会达到其中其可损坏晶片特征的水平(例如，约25mA/cm2或大于25mA/cm2的水平)。在某些实施例中，在浸没期间跨越晶片的电流密度为约1.5mA/cm2及20mA/cm2，或在更特定实施例中为约5mA/cm2及18mA/cm2。在特定实施例中，在此第一阶段期间的电流密度具有约15mA/cm2的标称值。
在各种实施方案中，以一角度发生晶片进入到电镀溶液中以便(例如)避免陷获气泡。在某些实施例中，相对于电镀浴液的表面以约1°到10°的角度浸没晶片(即，晶片与电镀浴液表面在其之间具有约1°到10°的角度)。在特定实施例中，进入角度为约3°。到电镀浴液中的进入速率沿垂直方向通常介于约50mm/秒到500mm/秒之间(在特定实例中为约200mm/秒)(即，垂直方向正交于电镀浴液表面；举例来说，200mm长的棒将在1秒内以沿垂直方向200mm/秒的速率浸没于电镀浴液中)。到电镀浴液中的非零进入角度可用来使晶片的表面上及特征中的所陷获空气降到最少。在一些实施例中，使晶片在进入到电镀溶液中期间以约1rpm到300rpm旋转，且在特定实施例中，使晶片在进入到电镀溶液中期间以约12rpm旋转。
然而，即使并不有意地以一角度浸没晶片，其整个表面也将不会同时浸入于电镀浴液中。将始终存在晶片表面的首先接触溶液的一部分；接着，在完全浸没表面所花费的时间内，所述表面的接触溶液的小部分将逐渐增加。此意味着如果向晶片施加固定电流，那么所述晶片的首先接触浴液的部分将经历非常高的电流密度，此可导致缺陷，尤其是在第一进入点处。另外，非常高的电流密度可由于铜耗尽而导致增加的表面粗糙度。
为了控制第一阶段期间的电流密度，可采用恒电位控制，如上所述。通过使晶片电位在浸没期间保持实质上恒定且对于铜/铜离子电化学偶略为阴极的，甚至在籽晶层的接触电镀溶液的小部分增加时也可维持恒定电流密度。在替代实施例中，执行电流控制的浸没步骤。在此些实施例中，电流控制器逐渐增加到晶片的总电流以匹配(至少大约)晶片表面的接触电镀浴液的小部分。
随着平坦表面首先在有限面积内接触电镀浴液且接着逐渐接触越来越多的面积直到整个前表面接触浴液，恒电位进入步骤使晶片表面在浸没步骤期间维持处于实质上恒定电位(例如，在一些实施例中，相对于铜参考电极为0.5V)。在浸没步骤期间经过晶片的电流与表面积的接触电镀浴液的小部分成比例地逐渐增加。然而，电流密度保持实质上恒定。在各种实施例中，在第一阶段期间施加到晶片的总电流在浸没期间单调地增加。
在此第一阶段(102)中，晶片一与电镀溶液接触，电流就开始，如图1A到1D中的104处所示。此可通过使晶片在浸没之前保持处于阴极电位来实现。如所提及，浸没晶片电镀表面的总时间(及因此第一阶段的总时间)取决于应用及晶片的性质。在某些情况下，浸没的总时间为约5毫秒及60毫秒，且在更特定情况下为约10毫秒及40毫秒。如所提及，第一阶段电条件通常(但未必)匹配物理浸没时间。
电镀系统可确定何时已将晶片完全浸没于电镀浴液中。可采用各种技术来确定何时已发生此情形。在一种技术中，当达到阈值电流106时电力供应器启动定时器，且在一些实施例中，所述定时器一期满就开始到高电流脉冲步骤的转变。举例来说，在一些实施例中使用约1安培的阈值电流。当达到此阈值电流时，定时器就启动，且在设定的持续时间过去之后，电镀工艺改变到另一电流或阶段。在设定的时间结束之后，所述工艺转变到第二阶段。已发现定时器/阈值电流工艺确保可相当准确地确定晶片的完全浸没所需的时间。
某些其它实施例涉及在确定与恒电位进入相关联的电流已达到平稳期或稳定状态时转变到第二阶段。其它实施例使用测量池电阻的AC阻抗方法。跨越晶片发送小的AC电流，且测量所得电压特性以确定阻抗。当阻抗的电阻分量达到阈值时，电力供应器可启动定时器。又一些实施例使用位置检测方法。举例来说，可以机械方式或以光学方式执行位置检测。基于晶片浸没参数(例如，沿垂直方向的平移速率)，可确定将晶片完全浸没于电镀浴液中的时间。
以下专利及专利申请案针对其对晶片浸没工艺特别是电位控制的晶片浸没工艺及适用于执行本文中所描述的某些实施例的设备的描述而以引用的方式并入本文中：第6,562,204号及第6,946,065号美国专利，以及2005年9月16日提出申请的标题为“用于将金属电镀到显微凹入特征中的工艺(PROCESS FOR ELECTROPLATING METALSINTO MICROSCOPIC RECESSED FEATURES)”的第11/228,712号美国专利申请案，所有这些文献以引用的方式并入本文中。
第二阶段
序列中的此阶段为具有介于(例如)从约50mA/cm2到150mA/cm2或在更特定实施例中从约50mA/cm2到100mA/cm2的范围内的电流密度的高电流脉冲步骤。在其它实施例中，高电流脉冲具有约20mA/cm2到150mA/cm2或在更特定实施例中约20mA/cm2到100mA/cm2的电流密度。在一个实施例中，高电流脉冲具有约至少约20mA/cm2的电流密度，且在另一实施例中，高电流脉冲具有约20mA/cm2到40mA/cm2的电流密度。一般来说，对于所有这些实施例，高电流脉冲的电流密度高于在浸没电镀表面期间施加到晶片的阴极电流的电流密度。对于300毫米晶片，此电流密度(即，20mA/cm2到150mA/cm2)大致变换为约14安培到110安培的总电流。高电流脉冲通常具有约20ms到1000ms或在更特定实施例中约100ms到600ms的持续时间。在特定实施例中，电流密度为约40mA/cm2且持续时间为约300ms。此第二阶段为图1A到1D中的108。
此高电流步骤在电镀序列中的位置是紧接在晶片被完全浸没之后发生且持续短的持续时间，如所提及。使用高电流步骤达长的时间间隔可导致自底向上填充速率变慢且导致空隙形成。在一些情况下，采用单个高电流脉冲。在替代实施例中，连续地施加多个此种脉冲。在每一此种脉冲之间，可关断到晶片的电力。然而，在一些情况下，使电流维持处于低阴极值，例如，对应于约0及20mA/cm2的电流密度。
此进入序列的值得注意的特征为第一与第二阶段之间(及在一些情况下，第二与第三阶段之间)的关断时间足够短使得晶片-电解液界面不具有电腐蚀到将损害阴极保护且允许籽晶层被侵蚀的状态的机会。由于电力供应器在阶段之间从一个状态转变到另一状态，因此其可关断达短的时间间隔，且在此时间间隔期间电镀池为开路条件。在浸没工艺期间，在晶片的表面附近存在电边界层(有时称作“双层”)且其起电容器的作用。一旦关断外部电源，此双层就将在短时间周期(对于用于制作铜互连件的典型电镀浴液，为大约20ms)内放电。具有大约为与电解液双层的腐蚀相关联的时间常数(例如，约20ms)或低于所述时间常数的关断时间(在第一与第二阶段之间)确保晶片不处于开路电压且因此防止发生化学侵蚀反应。在一些实施例中，阶段之间的时间小于约1000ms。在某些实施例中，阶段之间的时间不大于约20ms或10ms，且在更特定实施例中，此时间不大于约1ms或甚至低至约400微秒。
高电流脉冲可实现以下各项中的任何一者或一者以上：1)增强成核；2)减少铜氧化物且防止籽晶溶解；及3)更改添加剂(例如，抑制剂)吸附行为以改进跨越大阵列的填充。使用高的过电位可增加电沉积期间的活性位点的数目且因此增加成核密度。如方程式1指示，所施加的过电位与临界晶核半径成反比。因此，过电位的增加导致更小的粒子大小及更高的成核密度。此可从为边际的区域中开始改进铜覆盖。
η = SE Zer c 方程式1
此处，η为过电位，S为晶核的表面上的一个原子的面积，E为晶核的边缘能量，Z为原子序数，e为电子上的电荷，且rc为临界晶核半径。
铜氧化物特别是氧化铜可难以进行电化学还原，因为其是具有空穴作为多数电荷载流子的p型半导体。尽管不希望受限于理论，但相信在金属铜上存在此氧化物导致肖特基二极管的形成。通常，在阴极极化期间注入到氧化物中的电子与半导体中的空穴组合且使其较不具导电性。然而，施加足够高的电压可导致二极管特性的击穿且导致电子注入到传导带中，由此减少氧化物。此帮助减少籽晶层侵蚀且改进成核特性。
图2展示比较60个亚40nm特征(沟槽)中的标准与多波工艺的填充结果。这些特征被视为具有沿着侧壁的边际覆盖，且当使用标准电镀工艺时，此导致大程度的侧壁空隙。具有大约20mA/cm2的浸没电流密度及大约40mA/cm2的脉冲电流密度(施加达大约300ms)、后面是生长步骤(下文所描述)中的大约6.5mA/cm2的电流密度的多波工艺导致空隙的实质减少，如条形图中所示。在所述图中，“空隙的％”(y轴)表示总共60个亚40nm沟槽的经观测具有空隙的百分比。
已发现在半导体结构(例如存储器结构)中通常遇到的跨越高密度大阵列(及集成电路的其它紧凑区域)的填充取决于沟槽在阵列中的位置而变化。认为此变化可归因于跨越阵列的抑制剂浓度梯度。抑制剂为趋向于在其吸附到铜表面上之后抑制电流的聚合物。有效抑制剂浓度趋向于在阵列的前缘(上游)处为高的，因为这些位置具有低的表面体积比及降低的填充速率。相比之下，阵列的后缘(下游)趋向于具有高得多的表面体积比及因此有效地更低的抑制剂浓度。密集特征区域沿对流质量输送的方向有效地引入浓度梯度。阵列的某些区域处的较低填充速率可潜在地导致中心或接缝空隙形成。
图3展示在包括亚40nm沟槽的阵列的不同位置(即，上游及下游位置)处使用标准与多波工艺的填充速率比较。在标准工艺的情况下，在传递大约16.5库伦的电荷之后观测到上游与下游位置之间的大的填充速率差。已发现下游位置处的特征被完全填充，而对于上游位置，观测到填充速率的大约75％减小。在多波工艺的情况下，在传递大约16.5库伦之后在下游位置处观测到特征中的完全填充，而在上游位置处观测到填充速率的大约30％减小。因此，使用多波工艺，观测到跨越阵列填充速率的显著改进。在此情况下，多波工艺利用大约20mA/cm2的浸没电流密度及大约40mA/cm2的脉冲电流密度，后面是使用大约6.5mA/cm2进行生长步骤。尽管不希望受限于理论，但这些结果表明高电流脉冲可导致抑制剂的解吸且由此消除或减少现有的抑制剂浓度梯度，从而导致跨越阵列的较均匀填充。
第三阶段
此阶段为其中特征内部的自底向上填充开始发生的生长步骤。此第三阶段为图1A中的120、图1B中的130及132、图1C中的140及142以及图1D的150及152。
在图1A中所图解说明的某些实施例中，使用介于从约1mA/cm2到20mA/cm2的范围内的电流密度。第二与第三阶段之间的关断时间可符合上文针对第一阶段与第二阶段之间的转变所论述的要求。也就是说，在完成高电流脉冲的小于约1000ms内且在更特定实施例中在完成高电流脉冲的约20ms、10ms、1ms或400微秒内进行自底向上铜填充。
此外，在某些实施例中，进行此第三阶段直到特征的自底向上填充完成(即，晶片的特征实质上填满铜)为止，在此时间电镀系统进入阶段，即块体电填充。举例来说，对于具有高纵横比特征(高纵横比可为至少约3∶1)的晶片，可进行第三阶段达足够长的持续时间以填充所有高纵横比特征。块体电填充通常专供用于完成电镀并沉积超载部分。块体电填充通常在比自底向上填充情况高的电流下执行，但在其它方面在类似条件下执行。在某些实施方案中，以约40mA/cm2到60mA/cm2的电流密度执行块体电填充直到电镀完成为止。
在图1B中所图解说明的其它实施例中，使用两个不同基线电流密度将生长步骤划分成两个生长步骤(130及132)。在生长步骤1(130)中，使用约1mA/cm2到20mA/cm2的基线电流密度。生长步骤1的持续时间通常为约1秒到10秒，且在一些实施例中为约1秒到5秒。在生长步骤2(132)中，使用约10mA/cm2到60mA/cm2的基线电流密度，且在一些实施例中，使用约30mA/cm2到60mA/cm2。生长步骤2的持续时间通常为约15秒到60秒。在生长步骤2(132)中，由于较高电流密度而以较快速率填充晶片特征。生长步骤2用来填充较大特征。在一些实施例中，生长步骤2可为不必要的，因为可在生长步骤1(130)中填充所述特征。
在其它实施例中，所述生长步骤包括微脉冲波形。此可用来促进在特征阵列上的较均匀填充速率。阵列的前区域、中心区域及后区域通常具有不同填充速率。已发现，电流、电镀浴液流动速率及抑制剂浓度的仔细控制可允许跨越这些各个阵列区域的均匀填充。然而，微脉冲波形可以更直接的方式实现跨越这些各个阵列区域的均匀填充。微脉冲波形的一个潜在益处为通过在电填充期间组合低电流工艺与高电流工艺的益处而实现跨越特征阵列的均匀填充速率。
可存在在填充期间与特征相关联的最优抑制剂浓度。特征中的过量抑制剂可使特征中的侧壁生长变慢，从而导致对自底向上填充的扰乱及空隙形成。特征中的抑制剂的短缺可导致填充物的不良成核及生长。
关于电填充工艺的常见问题是在上游或下游阵列区域处的特征中比在所述阵列的中心处的特征中更多地形成空隙。举例来说，在电镀浴液不跨越阵列流动的情况下，电镀浴液中的抑制剂主要经由扩散而在所述电镀浴液中移动。另一方面，举例来说，由晶片的旋转引起的电镀浴液跨越阵列的流动导致抑制剂的对流及其它质量转移运输。沿着旋转晶片的面的电镀浴液流动可为径向的及/或方位角的。沿着阵列的前缘，此旋转导致抑制剂的高浓度，且沿着阵列的后缘，所述旋转导致抑制剂的低浓度。此局部化抑制剂浓度差异导致特征填充物中的缺陷/空隙。
将阵列的中心与边缘之间的此差异解释为是由于阵列的中心与边缘之间的初始抑制剂浓度差异。(艾康卡(Akolkar)等人，“对镶嵌铜电沉积期间的自底向上填充的图案密度效应(Pattern Density Effect on the Bottom-Up Fill during Damascene CopperElectrodeposition)”，电化学与固态快报，10(6)D55-D59(2007)。)随着半导体装置特征变得越来越小，到晶片上的特征中的质量转移及抑制剂扩散起到比在先前技术世代中更加显著的作用。发明人将以上初始抑制剂浓度模型扩展为包括质量转移方面。尽管不期望坚持任何理论，但相信抑制剂的初始质量转移强有力地调制到阵列的前缘中的抑制剂扩散的程度且调制初始质量转移强有力地调制高级特征的空隙密度。
当前，有必要增加用于填充高级特征的电流密度以便可克服到前缘阵列中的抑制剂扩散。关于此方法的问题是，较高电流密度对于填充阵列的中心处的特征来说并非最优的，这是因为特征侧壁上的较多成核及/或生长。有时难以识别“电流”设定，因为其是充足侧壁成核(侧壁空隙)与潜在过生长(中心空隙)之间的复杂折衷。重要地，注意相反情形对于较低电流密度来说成立。较低电流密度促进阵列的中心处的特征的较快速填充，而阵列的前缘处的特征具有显著较低填充速率。因此，“低电流”可导致阵列的边缘处的特征中的不良侧壁成核，其中最终结果为侧壁空隙形成(voiding)。找出“低”与“高”之间某处的最优电流密度的挑战对实现高级特征的最优填充均匀性及后续无空隙填充呈现出一个难题。
在使用具有带有为0.1μm宽与5∶1纵横比的特征的阵列的测试晶片执行的实验中，针对特征内部的自底向上填充(阶段3)使用不同电流。在四个实验中，使用四个不同电流：2.25安培、4.5安培、6.75安培及9安培。在每一情况下，传递足够电荷以将100埃的铜电镀到晶片上(假设跨越所述晶片的均匀沉积速率)。较高电流(例如，9安培)减小阵列的前缘区域中的特征中的抑制剂扩散效应。然而，在阵列的中心处存在与较高电流相关联的显著特征填充速率降低。较低电流(例如，2.25安培)导致阵列的中心处的特征中的显著较高填充速率，但导致阵列的前缘处的特征中的较低填充速率。
根据各种实施例，本文中所描述的微脉冲波形用于更改抑制剂浓度差异以产生跨越阵列的特征的较均匀抑制剂浓度(即，跨越阵列的特征的抑制剂浓度梯度的归一化)。每一微脉冲可将抑制剂分子从其中所述分子先前在对流的影响下被吸附到的特征解吸(由于抑制剂分子的去极化)。在解吸抑制剂分子的情况下，其可随着扩散以随机方式重新分布在阵列区域当中，因此改变抑制剂跨越晶片的电镀表面的浓度分布。
图1C是微脉冲波形的一个实施例的图解说明。在图1C中，再次将生长步骤划分成两个生长步骤(140及142)。生长步骤1(140)包括微脉冲。在各种实施例中，微脉冲波形具有约1mA/cm2到20mA/cm2或在其它实施例中约3mA/cm2到10mA/cm2的基线电流密度。此外，根据此些实施例，微脉冲具有高于基线电流密度的约10mA/cm2到40mA/cm2的量值。在其它实施例中，微脉冲具有高于基线电流密度的约10mA/cm2到25mA/cm2且在一些情况下约10mA/cm2到60mA/cm2的量值。在一些实施例中，微脉冲波形具有约0.1s到20s或在其它实施例中约3s到20s的持续时间。在一些实施例中，微脉冲波形可具有约50ms到500ms的周期。微脉冲波形的负载循环(即，脉冲持续时间除以脉冲周期)可为约1％到99％，通常在约25％到75％的范围中。因此，微脉冲的持续时间可为约0.5ms到495ms。在其它实施例中，微脉冲波形具有约100ms到2000ms或约100ms到200ms的周期。在其它实施例中，微脉冲波形包括具有低于基线电流密度的量值的微脉冲。在图1E中展示图1C的生长步骤1(140)的放大。尽管图1C及图1E中的实施例展示多个微脉冲，但在一些实施例中，在生长步骤1中使用仅一个微脉冲。因此，实施例可包括一个微脉冲或多个微脉冲。
在些实施例中，第三阶段进一步包括第二生长步骤。在生长步骤2(142)中，由于较高电流密度而以较快速率填充晶片特征(参见上文的一般论述)。因此，生长步骤2用来填充较大特征。
在包括微脉冲的一些实施例中，几乎不断地向晶片施加电流。举例来说，在一些实施例中，在基线电流密度与微脉冲之间不向晶片施加电流的持续时间为约1ms或小于1ms。在其它实施例中，在微脉冲与基线电流密度之间不向晶片施加电流的持续时间为约1ms或小于1ms。不同电流之间的这些微小时间间隔可由于用来供应电流的电力供应器的限制所致，如下文进一步解释。
图1D是微脉冲波形的另一实施例的图解说明。在图1D中，再次将生长步骤划分成两个生长步骤(150及152)。生长步骤1(150)包括若干微脉冲。在一些实施例中，微脉冲波形具有约1mA/cm2到20mA/cm2或在其它实施例中约3mA/cm2到10mA/cm2的基线电流密度。在此微脉冲波形中，前向微脉冲具有高于基线电流密度的约10mA/cm2到40mA/cm2的量值，后面是具有低于基线电流密度的约1mA/cm2到40mA/cm2的量值的反向微脉冲。因此，如果反向电流微脉冲的量值足够大，那么所述反向电流微脉冲将为阳极的。或者，在一些实例中，如果反向电流微脉冲的量值不使得电流在脉冲的开始为阳极的，如果反向电流微脉冲的持续时间足够长，那么电流可变为阳极的。在其它实施例中，前向微脉冲具有高于基线电流密度的约15mA/cm2到40mA/cm2且在一些情况下约10mA/cm2到60mA/cm2的量值。在其它实施例中，反向微脉冲具有约1mA/cm2到15mA/cm2的量值。
在一些实施例中，微脉冲波形具有约50ms到500ms的周期，其中前向微脉冲具有约70％或小于70％的负载循环且反向微脉冲具有约70％或小于70％的负载循环。因此，在这些情况下，前向微脉冲的持续时间可为约350ms或小于350ms，且反向微脉冲的持续时间可为约350ms或小于350ms。在其它实施例中，微脉冲波形具有约50ms到500ms的周期，其中前向微脉冲具有约50％或小于50％的负载循环且反向微脉冲具有约50％或小于50％的负载循环。因此，在这些情况下，前向微脉冲的持续时间可为约250ms或小于250ms，且反向微脉冲的持续时间可为约250ms或小于250ms。在其它实施例中，微脉冲波形具有约100ms到2000ms或约100ms到200ms的周期。在一些实施例中，微脉冲波形具有约0.1s到30s或在其它实施例中约1s到30s的持续时间。在图1F中展示图1D的生长步骤1(150)的放大。尽管图1D及图1F中的实施例展示多个前向及反向微脉冲，但在一些实施例中，在生长步骤1中使用一个前向微脉冲及一个反向微脉冲。因此，实施例可包括一个前向微脉冲及一个反向微脉冲或多个前向及反向微脉冲。
在其它实施例中，微脉冲波形以反向微脉冲而非前向微脉冲开始。在又一些实施例中，两个或两个以上前向微脉冲的后面是两个或两个以上反向微脉冲，接着对此进行重复(即，两个前向、两个反向、两个前向等等)。波形可呈现前向及反向微脉冲的任何数目个不同配置。
如上文所解释，在一些实施例中，第三阶段进一步包括第二生长步骤。在生长步骤2(152)中，由于较高电流密度而以较快速率填充晶片特征。因此，生长步骤2用来填充较大特征。
此外，在采用多个微脉冲的一些实施例中，微脉冲在量值及/或周期上变化。举例来说，微脉冲可随着每一连续微脉冲而在量值上增加。前向微脉冲及反向微脉冲中的任一者或两者的量值可变化。在采用多个微脉冲的其它实施例中，微脉冲之间的时间间隔可变化。举例来说，微脉冲之间的时间间隔可在生长步骤1首先开始时为短的，且接着随着生长步骤1继续进行而进一步间隔开。在采用多个微脉冲的其它实施例中，每一微脉冲的持续时间可变化。举例来说，微脉冲的持续时间可在生长步骤1首先开始时为较长的，且接着随着生长步骤1继续进行而为较短的。这些变量(即，微脉冲量值、时间间隔持续时间及微脉冲持续时间)可单独地或以组合方式变化。
在替代实施例中，微脉冲的量值、时间间隔、持续时间及方向(即，前向或反向)可随机地变化。由于抑制剂跨越晶片的面以不同浓度分布，因此部分地取决于晶片上的径向位置，此随机微脉冲工艺可产生跨越晶片的整个表面的较佳自底向上填充。在特定实施例中，举例来说，以约1mA/cm2到20mA/cm2的基线电流密度执行第三阶段自底向上填充。施加多个微脉冲，所述微脉冲具有约10mA/cm2到40mA/cm2的量值、约1ms到495ms的持续时间，且微脉冲之间的时间间隔为约50ms到500ms。每一微脉冲的量值、每一微脉冲的持续时间及任何两个微脉冲之间的时间间隔为随机的。
使用含有抑制剂、加速剂及整平剂的电镀浴液连同控制施加到衬底的电流密度的电镀工艺与本文中所描述的方法及设备相关，且描述于以引用的方式并入本文中的第6,793,796号美国专利中。
设备
此处论述一般铜电镀硬件及工艺以提供本文中所描述的实施例的背景。图4描绘作为适合供与本文中所描述的实施例一起使用的实施例的电镀系统200。所述系统包括三个单独电镀或电镀模块211、217及219。系统200还包括三个单独电填充后模块(PEM)215及221(两个单独模块)。每一PEM可用来执行以下功能中的每一者：在已通过模块211、217及219中的一者电镀晶片之后对所述晶片的边缘斜角移除、背侧蚀刻、酸清洁、自旋及干燥。系统200还包括化学稀释模块225及主要电镀浴液223。此为盛放用作电镀模块中的电镀浴液的化学溶液的箱。系统200还包括储存并递送用于电镀浴液的化学添加剂的投配系统227。化学稀释模块225储存并混合待用作电填充后模块中的蚀刻剂的化学品。过滤与抽吸单元229过滤中心浴液223的电镀溶液并将其抽吸到电镀模块。最后，电子装置单元231提供操作系统200所需的电子与接口控制。单元231还可提供用于所述系统的电力供应器。
在操作中，包括机器人臂203的大气机器人从例如匣201A或匣201B的晶片匣或FOUP(前开口式统一容器)中选择晶片。机器人臂203可使用真空附着或某种其它附着机制附着到晶片。可首先将所述晶片转移到电镀模块中的一者。为了确保所述晶片恰当地对准于转移室机器人臂209上以精确递送到电填充模块，机器人臂203将所述晶片运输到对准器207。在某些实施例中，对准器207包括对准销，机器人臂203将晶片推动于所述对准销上。当将晶片恰当地对准于对准销上时，机器人臂209相对于对准销移动到预设位置。在其它实施例中，对准器207确定晶片中心使得机器人臂209从新位置拾起晶片。其接着将所述晶片递送到例如电填充模块211的电填充模块，在所述电填充模块处根据本文中所描述的实施例来电镀铜。
在电镀操作完成之后，机器人臂209从电填充模块211移除晶片并将其运输到PEM中的一者，例如模块215。所述PEM对所述晶片进行清洁、冲洗及干燥。此后，机器人臂203将晶片移动到PEM 221中的一者。在所述一者处，通过由化学稀释模块225提供的蚀刻剂溶液蚀刻掉来自晶片上的某些位置(即，边缘斜角区域及背侧)的不需要的铜。PEM 221也对所述晶片进行清洁、冲洗及干燥。
在电填充后模块221中的处理完成之后，机器人臂209从模块取回晶片并将其返回到匣201A或201B。可在系统200中或在另一工具中完成电填充后退火。在一个实施例中，在退火站205中的一者中完成电填充后退火。在其它实施例中，可使用例如炉的专用退火系统。接着可将所述匣提供到例如化学机械抛光系统的其它系统以用于进一步处理。
适合半导体处理工具包括由加利福尼亚州圣何塞的诺发系统公司(Novellus Systemsof San Jose，CA)制造的Sabre系统、由加利福尼亚州圣克拉拉的应用材料公司(AppliedMaterials of Santa Clara，CA)制造的Slim池系统或由蒙大拿州卡利斯佩尔的Semitool公司(Semitool of Kalispell，MT)制造的Raider工具。
参考图5，其展示电镀设备301的图解性横截面图。电镀器皿303含有展示为处于液位305的电镀溶液。晶片307被浸没到所述电镀溶液中且由(例如)安装于可旋转心轴311上的“蛤壳”固持夹具309固持，可旋转心轴311允许蛤壳309连同晶片307一起旋转。具有适合供与本文中所描述的实施例一起使用的方面的蛤壳型电镀设备的一般说明详细地描述于颁予巴顿(Patton)等人的第6,156,167号美国专利及颁予里德(Reid)等人的第6,800,187号美国专利中，所述美国专利出于所有目的而以引用的方式并入本文中。阳极313安置于电镀浴液303内晶片下面且通过薄膜315(优选地为离子选择性薄膜)与晶片区域分离。阳极薄膜下面的区域通常称为“阳极室”。离子选择性阳极薄膜315允许电镀池的阳极与阴极区域之间的离子连通，同时阻止在阳极处产生的粒子进入晶片的附近并污染所述晶片。阳极薄膜还适用于重新分布电镀工艺期间的电流且由此改进电镀均匀性。适合阳极薄膜的详细说明提供于颁予里德等人的第6,126,798号及第6,569,299号美国专利中，两个专利出于所有目的而以引用的方式并入本文中。
通过泵317将电镀溶液不断地提供到电镀浴液303。一般来说，电镀溶液向上穿过阳极薄膜315及扩散板319流动到晶片307的中心且接着径向向外及跨越晶片307流动。还可在浴液的阳极区域中从电镀池303的侧面提供电镀溶液。所述电镀溶液接着使电镀浴液303溢流到溢流储槽321，如箭头323所指示。接着过滤(未展示)电镀溶液并如箭头325所指示将其返回到泵317，从而完成电镀溶液的再循环。在电镀池的某些配置中，使不同的电解液循环穿过电镀池的其中含有阳极的部分，且使用难渗透薄膜或离子选择性薄膜来防止与主电镀溶液的混合。
参考电极331位于电镀器皿303外部上单独室333中，所述室由来自主电镀器皿的溢流再装满。通常在期望受控制电位下的电镀时使用参考电极。所述参考电极可为例如汞/硫酸汞、氯化银、饱和甘汞或铜金属等多种常用类型中的一者。在此说明的背景中，施加到晶片的电压是相对于铜金属参考电极来表达的。
可使用DC电力供应器335来控制到晶片307的电流。电力供应器335具有经由一个或一个以上滑环、电刷及触点(未展示)电连接到晶片307的负输出引线339。电力供应器335的正输出引线341电连接到位于电镀浴液303中的阳极313。电力供应器335及参考电极331可连接到控制器347，控制器347允许对提供到电镀池的元件的电流及电位的调制。举例来说，所述控制器可允许以恒电流(受控制电流)或恒电位(受控制电位)状态进行电镀。所述控制器可包括规定需要施加到电镀池的各种元件的电流及电压电平以及需要改变这些电平的时间的程序指令。举例来说，其可包括用于从前向电流脉冲(沉积铜)转变到关断状态且针对另一前向电流脉冲再次接通或者在将晶片完全浸没到电镀浴液中之后即刻从电位控制转变到电流控制的程序指令。
在前向电流脉冲期间，电力供应器335将晶片307偏置为相对于阳极313具有负电位。此致使电流从阳极313流动到晶片307，且在晶片表面(阴极)上发生电化学还原(例如Cu2++2e-＝Cu0)，此导致在晶片的表面上沉积导电层(例如铜)。在反向电流脉冲期间，相反情形成立。晶片表面上的反应为氧化(例如Cu0--＞Cu2++2e-)，此导致铜的移除。
电力供应器控制器经编程或以其它方式经配置以实施本文中所描述的多波及微脉冲工艺。在一个实施例中，将宏指令集或其它指令集加载(至少暂时地)于电力供应器控制器中。在许多情况下，所述控制器经配置以实施图1A到1D中的任一者中所描绘的多波/微脉冲电流分布。
在一些情况下，所述指令将控制器编程或以其它方式配置为如下执行。最初，控制器指令电力供应器向晶片施加电位使得所述晶片将具有对于电镀溶液中的铜参考电极为阴极的约50mV到200mV的电位。取决于电镀系统的内部阻抗，所施加的电位将显著更大(例如，约0.25伏特到2伏特)。控制器将接收指示正在向晶片递送多少电流的信息。在一个实施例中，如图1A中所描绘，当控制器检测到阈值电流电平时，其触发界定第一阶段的剩余持续时间的定时器。在某些实施例中，阈值电流为可由电力供应器可靠地检测到的最低电流。由定时器设定的时间将取决于浸没的速度。如所指示，第一阶段的总时间长度可大约为约50ms或低于50ms。电力供应器控制器还可经编程以在递送到晶片的总电流经检测为平稳期时终止第一阶段恒电位控制。
在替代实施例中，控制器指令要求电力供应器向晶片供应单调斜升的电流，所述斜升对应于晶片的在第一阶段期间的任何时刻浸没于电镀溶液中的小部分。
当电力供应器控制器确定浸没阶段完成时，其转变到高电流脉冲(第二阶段)。为了实现所述转变，电力供应器可能必须暂时关断。电力供应器控制器可经编程以将关断阶段限制到非常小的时间，例如，约1毫秒或小于1毫秒(例如，500微秒)。第二阶段的以上论述提供关于此关断时间间隔的长度的其它细节。控制器指令规定脉冲的电流及持续时间。此可为恒电流控制的。如果采用多个脉冲，那么电力供应器控制器也将编程这些步骤。
当所述指令指示第二阶段完成时，电力供应器控制器指令电力供应器转变到用于第三阶段(自底向上填充)的电流。在第二与第三阶段之间的转变中，所述控制器可指示关断周期不大于约1毫秒或如上文所解释的其它适当时间长度。控制器还可引导电力供应器从自底向上填充(阶段3)转变到以更高电流执行的最后块体填充。控制器还可引导电力供应器在自底向上填充的后一阶段(阶段3，生长步骤2)期间转变到更高电流；即，可以两种或两种以上不同电流执行阶段3。
在其它情况下，指令将控制器编程或以其它方式配置为在第三阶段中包括微脉冲。在此情况下，当所述指令指示第二阶段完成时，电力供应器控制器指令电力供应器转变到用于第三阶段(自底向上填充)的基线电流。在第二与第三阶段之间的转变中，电力供应器可指示关断周期不大于约1毫秒或如上文所解释的其它适当时间长度。在第三阶段期间，控制器指令电力供应器将前向及/或反向微脉冲添加到基线电流密度。以上关于微脉冲对第三阶段的论述提供关于微脉冲波形的其它细节，且允许对一个或一个以上脉冲参数进行随机化。控制器指令规定微脉冲波形的电流、持续时间及周期。如果采用多个微脉冲，那么电力供应器控制器将编程这些步骤。控制器还可引导电力供应器在自底向上填充的后一阶段(阶段3，生长步骤2)期间转变到更高电流；即，可以两种或两种以上不同基线电流执行阶段3。
注意，可将上文针对多波工艺的三个阶段论述的电流、电位、持续时间及其它参数编程到电力供应器控制器中。所属领域的技术人员将了解，可使用各种类型的控制器及指令。
可视所采用的设备及应用的情况而挑选在电镀铜中所使用的电镀浴液(即，电解液)。在一些情况下，在从阶段1到电填充完成的整个电镀工艺中采用同一电镀浴液组成；然而，情况并非需要如此。在一些实施例(例如采用电解液到电镀室的恒定流动的那些实施例)中，电解液组成可在电镀的进程期间变化。在某些实施例中，电解液组成适合于促进自底向上填充。
通常用铜盐(例如CuSO4)与各种其它添加剂的溶液来执行铜电镀。在一个实施例中，电镀浴液包括铜盐及抑制剂。在特定实施例中，来自铜盐的铜离子的浓度为约20g/L到60g/L，且抑制剂的浓度为约50ppm到500ppm。如上文所解释，抑制剂为吸收在铜表面处且在给定所施加电压下降低局部电流密度因此阻滞电镀的聚合物。抑制剂通常从聚乙二醇(PEG)、聚丙二醇(PPG)、聚氧化乙烯或者其衍生物或共聚物获得。商用抑制剂包括来自希普利(Shipley)(马萨诸塞州马尔伯勒(Marlborough，Mass.))的Ultrafill S-2001及来自乐思OMI(Enthone OMI)(康涅狄格州西汉文(West Haven，Conn.))的S200。
在一些实施例中，所述电镀浴液进一步包括加速剂及整平剂。在更特定实施例中，加速剂的浓度为约5ppm到100ppm，且整平剂的浓度为约2ppm到30ppm。加速剂为增加电镀反应的速率的添加剂。加速剂为吸附在铜表面上且在给定所施加电压下增加局部电流密度的分子。加速剂通常含有悬垂硫原子，理解所述硫原子参与铜离子还原反应且因此强有力地影响铜膜的成核及表面生长。加速剂添加剂最常为巯基丙磺酸(MPS)或二巯基丙磺酸(DPS)的衍生物。一些有用加速剂(或者称作光亮剂)描述于(举例来说)以引用的方式并入本文中的第5,252,196号美国专利中。加速剂可(举例来说)以Ultrafill A-2001从希普利或以SC Primary从乐思OMI购得。
整平剂的效应比其它添加剂的效应更复杂且取决于局部质量转移行为。整平剂通常为抑制其质量转移速率最快速的位置处的电流的阴离子表面活性剂及染料。因此，电镀浴液中存在的整平剂用于减小优先吸附整平剂的突出表面或拐角处的膜生长速率。由于有差别质量转移效应所致的整平剂的吸收差异具有显著效应。不同位置处整平剂的有差别质量转移速率为到不同几何位置的扩散速率的差异及在较负的电压下到表面上的点的较高静电迁移速率的结果。为了利用第二效应，大多数整平剂为阳离子且通常含有基于质子化氮的官能团。十二烷基三甲基溴化铵(DTAB)为四烷基铵类的的整平剂。DTAB为酸性溶液中的阳离子且迁移及扩散到晶片表面上的突出部。其它特定整平剂已描述于(举例来说)以引用的方式并入本文中的第5,252,196号、第4,555,135号及第3,956,120号美国专利中。整平剂可以Liberty或Ultrafill整平剂从希普利或者以Booster 3从乐思OMI购得。
在其它实施例中，电镀浴液进一步包括酸及氯离子。在更特定实施例中，酸的浓度为约5g/L到200g/L，且氯离子的浓度为约20g/L到80mg/L。在一些实施例中，所述酸为硫酸。在其它实施例中，所述酸为甲烷磺酸。可将这些酸添加到电镀浴液以增强其导电性。
在特定实施例中，电镀浴液组成包括硫酸铜、硫酸、氯离子及有机添加剂。在此实施例中，电镀浴液包括处于约0.5g/L到80g/L的浓度范围、优选地处于约5g/L到60g/L且更优选地处于约18g/L到55g/L的铜离子及处于约0.1g/L到400g/L的浓度范围的硫酸。低酸电镀溶液通常含有约5g/L到10g/L的硫酸。中酸及高酸溶液分别含有处于约50g/L到90g/L及150g/L到180g/L的浓度的硫酸。氯离子可以约1mg/L到100mg/L的浓度范围存在。如上文所解释，可包括有机添加剂。可使用例如Enthone Viaform、Viaform NexT、Viaform Extreme或所属领域的技术人员已知的其它加速剂、抑制剂及整平剂等若干种有机添加剂。在特定实施例中，电镀浴液包括处于约40g/L的浓度的硫酸铜、处于约10g/L的浓度的硫酸及处于约50mg/L的浓度的氯离子。
结论
虽然为了清晰起见已省略各种细节，但可实施各种设计替代方案。因此，本发明实例应视为说明性而非限制性，且所述实施例不限于本文中所给出的细节，而是可在所附权利要求书的范围内加以修改。

Claims (20)

1.一种控制在半导体晶片上电镀铜互连件的方法，所述方法包含：
(a)将所述晶片的电镀表面浸没于包含铜盐及抑制剂的电镀浴液中，同时在所述电镀表面的实质上所述整个浸没期间向所述晶片施加在约1.5mA/cm2到20mA/cm2的范围中的阴极电流；
(b)在完成(a)中的所述浸没的小于约1000ms内，向所述晶片施加阴极电流脉冲，所述脉冲具有在约20ms到1000ms的持续时间内为至少约20mA/cm2的量值；及
(c)在完成(b)中的所述电流脉冲的小于约1000ms内，以约1mA/cm2到20mA/cm2的基线电流密度进行自底向上铜填充。
2.根据权利要求1所述的方法，其中铜离子的浓度为约20g/L到60g/L，且所述抑制剂的浓度为约50ppm到500ppm。
3.根据权利要求1所述的方法，其中所述电镀浴液进一步包含加速剂及整平剂。
4.根据权利要求1所述的方法，其中所述电镀浴液进一步包含酸及氯离子。
5.根据权利要求1所述的方法，其中所述晶片具有宽度为约40nm或小于40nm的至少一些特征。
6.根据权利要求1所述的方法，其中在完成(a)中的所述浸没的约20ms内，施加(b)中的所述阴极电流脉冲。
7.根据权利要求1所述的方法，其中在完成(b)中的所述电流脉冲的约20ms内，进行自底向上铜填充。
8.根据权利要求1所述的方法，其中通过对晶片电位的恒电位控制来施加(a)中所施加的所述阴极电流。
9.根据权利要求1所述的方法，其进一步包含：
(d)在完成(c)中的所述自底向上铜填充之后，进行块体电填充。
10.根据权利要求1所述的方法，其中用微脉冲波形进行所述自底向上铜填充，所述微脉冲波形具有约1mA/cm2到20mA/cm2的基线电流密度且包括具有高于所述基线电流密度的约10mA/cm2到40mA/cm2的量值的微脉冲，所述微脉冲波形具有约50ms到500ms的周期。
11.根据权利要求10所述的方法，其中所述微脉冲波形具有约0.1s到20s的持续时间。
12.根据权利要求10所述的方法，所述微脉冲波形进一步包括具有低于所述基线电流密度的量值的微脉冲。
13.根据权利要求10所述的方法，所述微脉冲波形包括：前向微脉冲，其具有高于所述基线电流密度的约10mA/cm2到40mA/cm2的量值；及反向微脉冲，其具有低于所述基线电流密度的约1mA/cm2到40mA/cm2的量值，所述微脉冲波形具有约50ms到500ms的周期，其中所述前向微脉冲具有50％或小于50％的负载循环且所述反向微脉冲具有50％或小于50％的负载循环。
14.根据权利要求10所述的方法，其中所述微脉冲波形包括一个以上周期及一个以上微脉冲。
15.根据权利要求14所述的方法，其中至少两个微脉冲具有不同量值。
16.根据权利要求14所述的方法，其中微脉冲具有脉冲持续时间，且其中至少两个微脉冲具有不同脉冲持续时间。
17.根据权利要求14所述的方法，其中微脉冲波形包括至少三个微脉冲，且其中两个微脉冲之间的时间间隔不同于两个后续微脉冲之间的时间间隔。
18.根据权利要求10所述的方法，其中所述微脉冲波形改变所述抑制剂跨越所述晶片的所述电镀表面的浓度分布。
19.一种控制在半导体晶片上电镀铜互连件的方法，所述方法包含：
(a)将所述晶片的电镀表面浸没于包含铜盐及抑制剂的电镀浴液中，同时在所述电镀表面的实质上所述整个浸没期间向所述晶片施加在约1.5mA/cm2到20mA/cm2的范围中的阴极电流；
(b)在完成(a)中的所述浸没的小于约1000ms内，向所述晶片施加阴极电流脉冲，所述脉冲具有在约20ms到1000ms的持续时间内为至少约20mA/cm2的量值；及
(c)在完成(b)中的任选电流脉冲的小于约1000ms内，用约1mA/cm2到20mA/cm2的基线电流密度及具有高于所述基线电流密度的约10mA/cm2到40mA/cm2的量值的多个微脉冲进行自底向上铜填充，所述微脉冲具有约1ms到495ms的持续时间，微脉冲之间的时间间隔为约50ms到500ms，其中每一微脉冲的所述量值、每一微脉冲的所述持续时间或任何两个微脉冲之间的所述时间间隔是随机的。
20.一种电镀设备，其包含：
一个或一个以上电镀室；
一个或一个以上机器人，其能够转移半导体晶片；及
电力供应器，其具有用于执行指令集的相关联控制器，所述指令集包含用于以下操作的指令：
在浸没期间，向晶片施加固定阴极电位；
基于所述晶片被完全浸没于电镀浴液中的指示而移除所述固定阴极电位；
在移除所述固定阴极电位之后的小于约1000ms内施加高电流脉冲，所述高电流脉冲具有在约20ms到1000ms的持续时间内为至少约20mA/cm2的量值；及
转变到适合于自底向上填充的电流。
CN201080023223.XA 2009-05-27 2010-05-24 用于在薄籽晶层上进行电镀的脉冲序列 Active CN102449742B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US18147909P 2009-05-27 2009-05-27
US61/181,479 2009-05-27
PCT/US2010/035991 WO2010138465A2 (en) 2009-05-27 2010-05-24 Pulse sequence for plating on thin seed layers

Publications (2)

Publication Number Publication Date
CN102449742A true CN102449742A (zh) 2012-05-09
CN102449742B CN102449742B (zh) 2015-12-09

Family

ID=43219013

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080023223.XA Active CN102449742B (zh) 2009-05-27 2010-05-24 用于在薄籽晶层上进行电镀的脉冲序列

Country Status (5)

Country Link
US (1) US8500983B2 (zh)
KR (1) KR101274363B1 (zh)
CN (1) CN102449742B (zh)
TW (1) TWI472650B (zh)
WO (1) WO2010138465A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111936673A (zh) * 2018-03-30 2020-11-13 朗姆研究公司 内衬钴的特征上的铜电沉积
CN113668023A (zh) * 2021-08-26 2021-11-19 长江存储科技有限责任公司 电镀方法、电镀装置以及电镀系统

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8500983B2 (en) 2009-05-27 2013-08-06 Novellus Systems, Inc. Pulse sequence for plating on thin seed layers
US9385035B2 (en) 2010-05-24 2016-07-05 Novellus Systems, Inc. Current ramping and current pulsing entry of substrates for electroplating
US9816193B2 (en) 2011-01-07 2017-11-14 Novellus Systems, Inc. Configuration and method of operation of an electrodeposition system for improved process stability and performance
US9416459B2 (en) * 2011-06-06 2016-08-16 United Microelectronics Corp. Electrical chemical plating process
US9274395B2 (en) 2011-11-15 2016-03-01 Ashwin-Ushas Corporation, Inc. Complimentary polymer electrochromic device
SG10201605902RA (en) 2011-12-12 2016-09-29 Novellus Systems Inc Monitoring leveler concentrations in electroplating solutions
US9476139B2 (en) 2012-03-30 2016-10-25 Novellus Systems, Inc. Cleaning electroplating substrate holders using reverse current deplating
US9816196B2 (en) 2012-04-27 2017-11-14 Novellus Systems, Inc. Method and apparatus for electroplating semiconductor wafer when controlling cations in electrolyte
CN104838477A (zh) * 2012-12-13 2015-08-12 应用材料公司 用于实现小特征中金属填充的方法
US10214826B2 (en) * 2013-01-29 2019-02-26 Novellus Systems, Inc. Low copper electroplating solutions for fill and defect control
US10416092B2 (en) * 2013-02-15 2019-09-17 Lam Research Corporation Remote detection of plating on wafer holding apparatus
US9207515B2 (en) 2013-03-15 2015-12-08 Ashwin-Ushas Corporation, Inc. Variable-emittance electrochromic devices and methods of preparing the same
US9689083B2 (en) 2013-06-14 2017-06-27 Lam Research Corporation TSV bath evaluation using field versus feature contrast
CN103603018B (zh) * 2013-10-23 2016-05-11 复旦大学 一种脉冲电镀方法及其应用
US9632059B2 (en) 2015-09-03 2017-04-25 Ashwin-Ushas Corporation, Inc. Potentiostat/galvanostat with digital interface
US9482880B1 (en) 2015-09-15 2016-11-01 Ashwin-Ushas Corporation, Inc. Electrochromic eyewear
US10512174B2 (en) * 2016-02-15 2019-12-17 Rohm And Haas Electronic Materials Llc Method of filling through-holes to reduce voids and other defects
US10508357B2 (en) * 2016-02-15 2019-12-17 Rohm And Haas Electronic Materials Llc Method of filling through-holes to reduce voids and other defects
KR102578794B1 (ko) * 2016-06-14 2023-09-18 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10000860B1 (en) 2016-12-15 2018-06-19 Applied Materials, Inc. Methods of electrochemical deposition for void-free gap fill
TW202106934A (zh) * 2019-05-08 2021-02-16 日商石原化學股份有限公司 具備銅鍍層或銅合金鍍層的結構體
US20230026818A1 (en) * 2020-01-10 2023-01-26 Lam Research Corporation Tsv process window and fill performance enhancement by long pulsing and ramping
US11203816B1 (en) * 2020-10-23 2021-12-21 Applied Materials, Inc. Electroplating seed layer buildup and repair
US20220157602A1 (en) * 2020-11-18 2022-05-19 Applied Materials, Inc. Silicon oxide gap fill using capacitively coupled plasmas

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4461680A (en) * 1983-12-30 1984-07-24 The United States Of America As Represented By The Secretary Of Commerce Process and bath for electroplating nickel-chromium alloys
CN1272685A (zh) * 1999-05-03 2000-11-08 摩托罗拉公司 在半导体晶片上形成铜层的方法
US6592737B1 (en) * 1999-10-20 2003-07-15 Advanced Technology Materials, Inc. Method and apparatus for determination of additives in metal plating baths
US20030183527A1 (en) * 2001-08-27 2003-10-02 Collins Dale W. Method of direct electroplating on a low conductivity material, and electroplanted metal deposited therewith
US6946065B1 (en) * 1998-10-26 2005-09-20 Novellus Systems, Inc. Process for electroplating metal into microscopic recessed features
US20070261963A1 (en) * 2006-02-02 2007-11-15 Advanced Technology Materials, Inc. Simultaneous inorganic, organic and byproduct analysis in electrochemical deposition solutions

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3956120A (en) 1972-12-14 1976-05-11 M & T Chemicals Inc. Electrodeposition of copper
US4272335A (en) 1980-02-19 1981-06-09 Oxy Metal Industries Corporation Composition and method for electrodeposition of copper
US5252196A (en) 1991-12-05 1993-10-12 Shipley Company Inc. Copper electroplating solutions and processes
US5385661A (en) 1993-09-17 1995-01-31 International Business Machines Corporation Acid electrolyte solution and process for the electrodeposition of copper-rich alloys exploiting the phenomenon of underpotential deposition
FR2757181B1 (fr) * 1996-12-12 1999-02-12 Snecma Procede de realisation d'un revetement protecteur a haute efficacite contre la corrosion a haute temperature pour superalliages, revetement protecteur obtenu par ce procede et pieces protegees par ce revetement
US5972192A (en) 1997-07-23 1999-10-26 Advanced Micro Devices, Inc. Pulse electroplating copper or copper alloys
US6017437A (en) 1997-08-22 2000-01-25 Cutek Research, Inc. Process chamber and method for depositing and/or removing material on a substrate
US6156167A (en) 1997-11-13 2000-12-05 Novellus Systems, Inc. Clamshell apparatus for electrochemically treating semiconductor wafers
US6126798A (en) 1997-11-13 2000-10-03 Novellus Systems, Inc. Electroplating anode including membrane partition system and method of preventing passivation of same
WO1999054527A2 (en) 1998-04-21 1999-10-28 Applied Materials, Inc. Electro-chemical deposition system and method of electroplating on substrates
US6113771A (en) 1998-04-21 2000-09-05 Applied Materials, Inc. Electro deposition chemistry
US6203684B1 (en) 1998-10-14 2001-03-20 Faraday Technology Marketing Group, Llc Pulse reverse electrodeposition for metallization and planarization of a semiconductor substrates
US6793796B2 (en) 1998-10-26 2004-09-21 Novellus Systems, Inc. Electroplating process for avoiding defects in metal features of integrated circuit devices
US6309528B1 (en) * 1999-10-15 2001-10-30 Faraday Technology Marketing Group, Llc Sequential electrodeposition of metals using modulated electric fields for manufacture of circuit boards having features of different sizes
US6297157B1 (en) * 1999-11-01 2001-10-02 Advanced Micro Devices, Inc. Time ramped method for plating of high aspect ratio semiconductor vias and channels
US6562204B1 (en) 2000-02-29 2003-05-13 Novellus Systems, Inc. Apparatus for potential controlled electroplating of fine patterns on semiconductor wafers
US6913680B1 (en) 2000-05-02 2005-07-05 Applied Materials, Inc. Method of application of electrical biasing to enhance metal deposition
JP4000796B2 (ja) * 2001-08-08 2007-10-31 株式会社豊田自動織機 ビアホールの銅メッキ方法
US6746591B2 (en) * 2001-10-16 2004-06-08 Applied Materials Inc. ECP gap fill by modulating the voltate on the seed layer to increase copper concentration inside feature
CN101348928B (zh) * 2007-07-20 2012-07-04 罗门哈斯电子材料有限公司 镀钯及镀钯合金之高速方法
US8500983B2 (en) 2009-05-27 2013-08-06 Novellus Systems, Inc. Pulse sequence for plating on thin seed layers

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4461680A (en) * 1983-12-30 1984-07-24 The United States Of America As Represented By The Secretary Of Commerce Process and bath for electroplating nickel-chromium alloys
US6946065B1 (en) * 1998-10-26 2005-09-20 Novellus Systems, Inc. Process for electroplating metal into microscopic recessed features
CN1272685A (zh) * 1999-05-03 2000-11-08 摩托罗拉公司 在半导体晶片上形成铜层的方法
US6592737B1 (en) * 1999-10-20 2003-07-15 Advanced Technology Materials, Inc. Method and apparatus for determination of additives in metal plating baths
US20030183527A1 (en) * 2001-08-27 2003-10-02 Collins Dale W. Method of direct electroplating on a low conductivity material, and electroplanted metal deposited therewith
US20070261963A1 (en) * 2006-02-02 2007-11-15 Advanced Technology Materials, Inc. Simultaneous inorganic, organic and byproduct analysis in electrochemical deposition solutions

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111936673A (zh) * 2018-03-30 2020-11-13 朗姆研究公司 内衬钴的特征上的铜电沉积
CN111936673B (zh) * 2018-03-30 2023-12-08 朗姆研究公司 内衬钴的特征上的铜电沉积
CN113668023A (zh) * 2021-08-26 2021-11-19 长江存储科技有限责任公司 电镀方法、电镀装置以及电镀系统

Also Published As

Publication number Publication date
WO2010138465A2 (en) 2010-12-02
CN102449742B (zh) 2015-12-09
WO2010138465A3 (en) 2011-02-24
US20100300888A1 (en) 2010-12-02
TW201107540A (en) 2011-03-01
KR20120018204A (ko) 2012-02-29
KR101274363B1 (ko) 2013-06-13
TWI472650B (zh) 2015-02-11
US8500983B2 (en) 2013-08-06

Similar Documents

Publication Publication Date Title
CN102449742B (zh) 用于在薄籽晶层上进行电镀的脉冲序列
KR102509652B1 (ko) Tsv들 (through silicon vias) 내로 구리의 전착을 위한 니켈 라이너 및 코발트 라이너의 전처리
US7964506B1 (en) Two step copper electroplating process with anneal for uniform across wafer deposition and void free filling on ruthenium coated wafers
KR102546220B1 (ko) 코발트 막 전착을 위한 화학 첨가제들 및 프로세스
KR102364570B1 (ko) 충진 및 디펙트 제어를 위한 저 구리 전기도금 용액들
CN107858742B (zh) 利用场与特征对比的tsv浴评估
US9376758B2 (en) Electroplating method
KR102439386B1 (ko) 희생적 산화제들을 사용하여 코발트 전기충진을 최적화하는 프로세스
US7799684B1 (en) Two step process for uniform across wafer deposition and void free filling on ruthenium coated wafers
CN102286760A (zh) 用金属电化学填充高纵横比的大型凹入特征的方法、水溶液电镀槽溶液、电镀设备以及系统
KR102309859B1 (ko) 다마신 피처들 내의 보텀―업 충진
KR102568350B1 (ko) 전기화학적 도금 장치 상에서 도금 전해질 농도 제어
CN111149198A (zh) 通掩模互联制造中的电氧化金属去除
US8268155B1 (en) Copper electroplating solutions with halides
US10508351B2 (en) Layer-by-layer deposition using hydrogen
US20050109627A1 (en) Methods and chemistry for providing initial conformal electrochemical deposition of copper in sub-micron features
CN111936675A (zh) 具有惰性和活性阳极的电镀系统
JP2023540837A (ja) 多区画電気化学補給セル
MXPA01007379A (es) Metodo para formar electroliticamente estructuras conductoras a partir de cobre altamente puro cuando se producen circuitos integrados

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant