CN102595770A - 电子装置、插入件以及制造电子装置的方法 - Google Patents

电子装置、插入件以及制造电子装置的方法 Download PDF

Info

Publication number
CN102595770A
CN102595770A CN201110439744XA CN201110439744A CN102595770A CN 102595770 A CN102595770 A CN 102595770A CN 201110439744X A CN201110439744X A CN 201110439744XA CN 201110439744 A CN201110439744 A CN 201110439744A CN 102595770 A CN102595770 A CN 102595770A
Authority
CN
China
Prior art keywords
electrode
insert
scolder
conductive pad
weldment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201110439744XA
Other languages
English (en)
Other versions
CN102595770B (zh
Inventor
中西辉
林信幸
森田将
米田泰博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN102595770A publication Critical patent/CN102595770A/zh
Application granted granted Critical
Publication of CN102595770B publication Critical patent/CN102595770B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09136—Means for correcting warpage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10992—Using different connection materials, e.g. different solders, for the same connection
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

本发明公开了电子装置、插入件以及制造电子装置的方法，该电子装置包括：布线板，包括第一电极和第二电极；半导体器件，安装在布线板上并且包括第一端子和第二端子；插入件，设置在布线板与半导体器件之间，该插入件包括导电垫和支撑导电垫的片，该导电垫具有在布线板侧的第一表面以及在半导体器件侧的第二表面；第一焊料，将位于布置有插入件的区域外的第一电极与位于该区域外的第一端子相连；第二焊料，将位于区域内的第二电极与导电垫的第一表面相连；以及第三焊料，将位于区域内的第二端子与导电垫的第二表面相连。

Description

电子装置、插入件以及制造电子装置的方法
技术领域
实施例涉及一种电子装置、插入件(interposer)以及制造电子装置的方法。
背景技术
近年来，诸如服务器和个人计算机的电子装置正取得显著进展，以实现更高的吞吐量和性能。
此外，作为计算机的中央核心的半导体器件(诸如半导体芯片和半导体封装件)的近来趋势是通过实现更高的电路密度以及为了更高的容量而增大尺寸来增强其性能。
此外，可以通过利用用于倒装接合(flip chip bonding)的方法来将半导体器件安装在布线板上。根据该安装方法，设置在布线板上的电极与设置在半导体器件上的电极焊接并连接在一起。
例如，参见日本早期公开专利公布第2004-342959号、第08-236898号以及第10-12990号。
顺便提及，根据上述安装方法，将设置于半导体器件的电极放置在设置于布线板的电极上(其中电极之间设置有焊料)，并且接着熔化焊料以便通过将半导体器件的电极与布线板的电极焊接并且连接在一起而将半导体器件安装在布线板上。
如图14A所示，例如，将设置在半导体器件103的电极104上的焊料块(solder bump)105放置在涂覆于布线板100的电极101的焊膏102上。然后，如图14B所示，熔化焊膏102和焊料块105，以便通过将半导体器件103的电极104与布线板100的电极101焊接并且连接在一起而将半导体器件103安装在布线板100上。在该情况下，半导体器件103安装在布线板100上的安装结构体106由半导体器件103的电极104通过焊件(solder piece)107与布线板100的电极101相连而形成。
在该情况下，焊料凝固，同时表面张力在焊料熔化时平衡半导体器件103的自重。因此，将半导体器件103的电极104与布线板100的电极101相连的焊件107的形状像压扁的球或鼓(即，在垂直方向上在中间膨胀的鼓)一样。
如果半导体器件103在工作时发热并且热膨胀，则在半导体器件103与布线板100之间出现热膨胀差。热膨胀差使得应力施加到焊料连接部，该焊料连接部将半导体器件103的电极104与布线板100的电极101相连。
具体地，热膨胀差使得大的应力施加到处于外部上的焊料连接部。
此外，如图14C所示，如果焊件107的形状像如上所述的鼓一样，则应力趋于集中在焊件107与电极101和104相接触的部分。顺便提及，在图14C中放大并示出了图14B中以符号XIVC表示的部分。
此外，如果半导体器件103导通和关断，则应力重复地施加到半导体器件103的电极104与布线板100的电极101之间的焊料连接部。
因此，外部上的焊料连接部具有应力集中的部分不是优选的，其中由热膨胀差引起的大的应力施加到外部上的焊料连接部。
发明内容
因此，实施例的目的是减轻施加有大应力的部分上应力的集中，以便增强可靠性，其中在该部分上，外部上的焊件与电极接触。
根据实施例的一方面，一种电子装置包括：布线板，包括第一电极和第二电极；半导体器件，安装在布线板上并且包括第一端子和第二端子；插入件，设置在布线板与半导体器件之间，该插入件包括导电垫和支撑导电垫的片(sheet)，该导电垫具有在布线板侧的第一表面以及在半导体器件侧的第二表面；第一焊料，将位于布置有插入件的区域外的第一电极与位于该区域外的第一端子相连；第二焊料，将位于该区域内的第二电极与导电垫的第一表面相连；以及第三焊料，将位于该区域内的第二端子与导电垫的第二表面相连。
附图说明
图1是示出第一实施例的安装结构体的构造的示意截面图；
图2A-2D是用于说明第一实施例的安装结构体所设置的插入件如何工作的示意截面图；
图3A-3G是用于说明用于制造第一实施例的安装结构体所设置的插入件的方法的示意截面图；
图4A-4F是用于说明用于制造第一实施例的安装结构体所设置的插入件的另一方法的示意截面图；
图5A-5D是用于说明用于制造第一实施例的安装结构体的方法的示意截面图；
图6示意性地示出了第一实施例的安装结构体的特定示例性构造的半导体封装件上的电极的布置；
图7示意性地示出了第一实施例的安装结构体的特定示例性构造的电路板上的电极的布置；
图8示意性地示出了第一实施例的安装结构体的特定示例性构造的插入件上的电极的布置；
图9A示意性地示出了第一实施例的安装结构体的特定示例性构造的状态，其中，布置有垂直16×水平16个Cu垫的插入件安装在电路板上；
图9B示意性地示出了第一实施例的安装结构体的特定示例性构造的状态，其中，布置有垂直10×水平10个Cu垫的插入件安装在电路板上；
图10示意性地示出了第一实施例的安装结构体的特定示例性构造中的焊料连接部；
图11示意性地示出了在第一实施例的安装结构体的特定示例性构造中焊料连接部的高度与电极使用率之间的关系；
图12示意性地示出了在第一实施例的安装结构体的特定示例性构造中焊料连接部的高度与施加到焊料连接部的应力之间的关系；
图13是示出第二实施例的电子装置的构造的示意透视图；以及
图14A-14C是用于示出本发明要解决的问题的示意截面图。
具体实施方式
以下将说明安装结构体、插入件、用于制造它们的方法以及电子装置。
第一实施例
首先，将参照图1-12说明第一实施例的安装结构体、插入件以及用于制造它们的方法。
该实施例的安装结构体是这样的：要用于电子装置(诸如服务器和个人计算机)的半导体封装件安装在例如电路板(诸如母板)上。顺便提及，电子装置也称为电子设备或数据设备。此外，电路板也称为布线板或印刷板。
安装结构体具有电路板1、半导体封装件2和设置在电路板1与半导体封装件2之间的插入件3。然后，如图1所示，半导体封装件2借助于倒装接合而安装在电路板1上，其中使得插入件3置于半导体封装件2与电路板1之间。
此处所述的电路板1具有以晶格形式布置在可以安装半导体封装件2的整个区域(封装件安装区域)上的多个电极4(例如，参见图7)。顺便提及，封装件安装区域也被称为半导体器件安装区域。
半导体封装件2是BGA(球栅阵列)封装件，其具有封装基板、安装在封装基板上的半导体芯片、以晶格形式布置在安装有芯片的封装基板的整个背面上的多个电极5(例如，参见图6)以及设置在各个电极5上的焊球6。BGA封装件2用于将例如高性能的大尺寸半导体芯片安装在电路板1上。此处所述的半导体芯片是裸芯片。顺便提及，半导体封装件2也被称为半导体器件。此外，焊球6也被称为焊料块。
插入件3是包括以晶格形式布置的多个导电垫7和支撑导电垫7的片8的部件，每个导电垫7均具有暴露的正面和背面(例如，参见图8)。此处所述的片8是不导电树脂片。即，片8是不导电片并且是树脂片，并且具体地是由聚酰亚胺膜和聚酰亚胺覆盖膜形成的聚酰亚胺片8。此外，导电垫7是金属垫，并且具体地是Cu垫。此处，假设Cu垫7的厚度为约1-20μm。顺便提及，该垫也被称为电极或穿透电极。此外，插入件也被称为用于高度控制的片。
顺便提及，尽管此处使用聚酰亚胺片8，但是片8不限于此并且可以是任何片，只要它可以支撑导电垫7并固定导电垫7的位置即可。优选地，使用例如具有较差焊料亲和力的片，即，焊料不粘附的片，诸如除聚酰亚胺片之外的树脂片或陶瓷片。此外，优选地使用不导电片。此外，可以使用具有由不同材料(诸如，聚酰亚胺膜(树脂膜；绝缘树脂膜)和阻焊层(树脂层；绝缘树脂层)形成的部分的片。此外，尽管此处使用Cu垫7，但是导电垫7不限于此并且可以是任何材料，只要它可以被焊接并且具有导电特性即可。因此，例如，可以使用其它金属垫或多层结构(诸如，Au-Ni-Cu-Ni-An)的垫。
然后，设置在电路板1的封装件安装区域的外部上的电极4A与设置在半导体封装件2的外部上的电极5A焊接并且连接在一起。即，安装结构体具有焊件9，该焊件将在电路板1的封装件安装区域的外部上所设置的电极4A与在半导体封装件2的外部上所设置的电极5A相连。因此，安装结构体具有由焊件9连接的焊料连接部。在电路板1的封装件安装区域的外部上所设置的电极4A因而与在半导体封装件2的外部上所设置的电极5A电连接。
此外，在电路板1的封装件安装区域的内部上所设置的电极4B与插入件3的导电垫7的背面焊接并且连接在一起。即，安装结构体具有焊件10，该焊件将在电路板1的封装件安装区域的内部上所设置的电极4B与插入件3的导电垫7的背面相连。因此，安装结构体具有由焊件10连接的焊料连接部。在电路板1的封装件安装区域的内部上所设置的电极4B因而与插入件3的导电垫7电连接。此外，设置在半导体封装件2的内部上的电极5B与插入件3的导电垫7的正面焊接并且连接在一起。即，安装结构体具有焊件6，该焊件将设置在半导体封装件2的内部上的电极5B与插入件3的导电垫7的正面相连。因此，安装结构体具有由焊件6连接的焊料连接部。设置在半导体封装件2的内部上的电极5B因而与插入件3的导电垫7电连接。即，在电路板1的封装件安装区域的内部上所设置的电极4B经由焊件10、插入件3的导电垫7以及焊件6与设置在半导体封装件2的内部上的电极5B电连接。
如上所述，半导体封装件2被焊接并且连接到电路板1上，其中插入件3设置在电路板1的封装件安装区域的内部与半导体封装件2的内部之间，并且它们的外部之间没有插入件3。
具体地，实施例的安装结构体包括在电路板1的封装件安装区域的内部上的电极4B上所设置的焊件10与在半导体封装件2的内部上的电极5B上所设置的焊件6之间的插入件3的导电垫7。实施例的安装结构体包括在如上所述的上部焊件6与下部焊件10之间的导电垫7，以使得防止上部焊件6与下部焊件10彼此集成，并且使得相对于彼此上下设置的半导体封装件2和电路板1可以将电信号传导到彼此以及传导来自彼此的电信号。
顺便提及，假设设置在电路板1的封装件安装区域的外部上的电极4A至少包括置于最外圆周上的一行电极，并且设置在半导体封装件2的外部上的电极5A也是如此。另外，由于考虑了由热膨胀差引起的应力的影响，因此，假设在电路板1的封装件安装区域的外部上所设置的电极4A还包括放置在置于最外圆周上的一行电极内侧的一行或多行电极，并且设置在半导体封装件2的外部上的电极5A也是如此。此外，内部表示除外部之外的并且在外部的内侧的区域。因此，在电路板1的封装件安装区域的内部上所设置的电极4B包括除设置在外部上的电极4A之外的、设置在外部的内侧的区域中的电极，并且在半导体封装件2的内部上所设置的电极5B包括除设置在外部上的电极5A之外的、设置在外部的内侧的区域中的电极。
如下是如上所述那样构造安装结构体的原因。
即，在工作、发热以及热膨胀时，包括半导体芯片的半导体封装件引起与电路板的热膨胀差以及施加到焊料连接部的应力，其中该焊料连接部将半导体封装件与电路板相连。
由热膨胀差引起并且被施加到焊料连接部的应力分别随着焊料连接部离半导体封装件的外圆周和中心越近而变得越大和越小，其中该焊料连接部将半导体封装件与电路板相连。
即，施加到焊料连接部的应力大于施加到焊件的应力，其中该焊料连接部将电路板的封装件安装区域的外圆周部分上的电极与半导体封装件的外圆周部分上的电极相连，该焊件将电路板的封装件安装区域的内部上的电极与半导体封装件的内部上的电极相连。特别地，在矩形形状的半导体封装件的情况下，最大的应力被施加到如下焊料连接部：其将形成电路板的封装件安装区域的圆周上的最外行的电极中布置在拐角的一个电极与形成半导体封装件的圆周上的最外行的电极中布置在拐角的一个电极相连。
换言之，施加到焊料连接部的应力较小，并且该焊料连接部受由热膨胀差引起的应力影响不大，其中该焊料连接部将电路板的封装件安装区域的内部上的电极与半导体封装件的内部上的电极相连。
应力仿真的结果表明，例如施加到以晶格形式布置在电路板与半导体封装件之间的焊料连接部中最外的布置在拐角的一个焊料连接部的应力最大。同时，施加到紧挨着最外行的焊料连接部并且在最外行的焊料连接部的内侧布置的焊料连接部中布置在拐角的一个焊料连接部的应力比施加到最外的布置在拐角的焊料连接部的应力小大约30％至40％。可以说，在该情况下，所布置的最外行的焊料连接部较多地受由热膨胀差引起的应力的影响，并且紧挨着最外行且在最外行的内侧布置的焊料连接部受由热膨胀差引起的应力影响不大。此外，可以说，布置在越靠内的部分上的焊料连接部越少地受由热膨胀差引起的应力的影响。
因此，插入件3设置在受由热膨胀差引起的应力影响不大的电极4B与电极5B之间，电极4B设置在电路板1的封装件安装区域的内部上，电极5B设置在半导体封装件的内部上。
顺便提及，假设半导体封装件与电路板之间的焊件的形状像鼓一样。即，随着由焊件侧(焊料的未与电极接触的面)相对于从焊料与电极之间的接触面延伸的线的交叉角越小，由热膨胀差引起的应力越可能集中于焊料与电极接触的部分上(参见图14C)，即使焊料的量没有改变。即，随着半导体封装件与电路板之间的焊件的高度越低，或者包括焊件的焊料连接部的高度(连接部高度)越低，由热膨胀差引起的应力越可能集中于焊料与电极接触的部分上。
同时，假设将半导体封装件与电路板相连的焊件是圆柱形的。即，随着由焊件侧相对于从焊料与电极之间的接触面延伸的线形成的交叉角越大，由热膨胀差引起的应力越不可能集中于焊料与电极接触的部分上，以减轻应力集中，即使焊料的量没有改变。即，随着将半导体封装件与电路板相连的焊件的高度越高，或者包括焊件的焊料连接部的高度越高，由热膨胀差影响引起的应力越不可能集中于焊料与电极接触的部分上，以减轻应力集中。
此外，如果在电路板1的封装件安装区域上的电极4上所设置的焊件10与在半导体封装件2的电极5上所设置的焊件6彼此熔化并且在焊料熔化时集成为焊件9，则焊件9的体积增大，如图2A和图2B所示。由于表面张力对于体积的影响而减小，于是焊件9变得可能被压扁。在该情况下，焊件9的高度或包括焊件9的焊料连接部的高度h(连接部高度)变低。
因此，实施例的安装结构体包括在电路板1的封装件安装区域的内部上的电极4B上所设置的焊件10与在半导体封装件2的内部上的电极5B上所设置的焊件6之间的插入件3的导电垫7，以便防止焊件彼此集成，如图2C和图2D所示。即，在电路板1的封装件安装区域的内部上的电极4B上所设置的焊件10与插入件3的导电垫7的背面(下面)相连，并且在半导体封装件2的内部上的电极5B上所设置的焊件6与插入件3的导电垫7的正面(上面)相连。因此，在设置了插入件3的情况下，上部焊件6和下部焊件10保持彼此分离，并且半导体封装件2经由焊件10、导电垫7以及焊件6与电路板1相连。
同时，实施例的安装结构体不包括在电路板1的封装件安装区域的外部上的电极4A上所设置的焊件10与在半导体封装件2的外部上的电极5A上设置的焊件6之间的插入件3的导电垫7，以便将焊件6和10彼此集成。即，在电路板1的封装件安装区域的外部区域上的电极4A上所设置的焊件10和在半导体封装件2的电极5A上所设置的焊件6彼此熔化并且在焊料熔化时集成为焊件9。因此，在没有设置插入件3的情况下，半导体封装件2通过焊件9与电路板1相连，其中上部焊件6和下部焊件10集成为焊件9。
在该情况下，所集成的焊件9的体积增大，并且表面张力对于体积的影响减小，从而导致焊件9可能被压扁。
不过，在电路板1的封装件安装区域的内部上的电极4B上所设置的焊件10和在半导体封装件2的内部上的电极5B上所设置的焊件6没有彼此熔化。因此，由于焊件6和10的体积均很小并且表面张力对于体积的影响较大，因此焊件6和10不可能被压扁。结果，焊件6和10的表面张力防止半导体封装件2由于其自身重量而下沉。
因此，使得包括焊件9的焊料连接部的高度较高，并且由热膨胀差引起的应力不可能集中且减轻了应力集中，其中在电路板1的封装件安装区域的外部上的电极4A上所设置的焊件10和在半导体封装件2的外部上的电极5A上所设置的焊件6集成为焊件9。
这是对在焊接连接时加热、熔化并液化的焊件的表面张力与半径(体积)之间的关系的使用。即，液化的焊件尽量为球形，以便借助于其自身的表面张力而最小化其表面积。表面张力等于球体的表面积除以球体的体积，即，3/r(r是半径)。因此，半径越小，表面张力的影响越大。即，随着半径(体积)越小，焊件越有效地尽量为球形，并且随着半径(体积)越大，焊件越不可能为球形。为了使用这样的关系，保持在电路板1的封装件安装区域的内部上的电极4B上所设置的焊件10和在半导体封装件2的内部上的电极5B上所设置的焊件6中的每个焊件的体积较小而不使焊件10和6彼此集成，并且将在电路板1的封装件安装区域的外部上的电极4A上所设置的焊件10和在半导体封装件2的外部上的电极5A上所设置的焊件6集成为体积更大的焊件。
根据实施例，如上所述，为受由热膨胀差引起的应力(热应力)影响不大的部分(内部)设置插入件3，并且控制在受热应力影响较大的部分(外部)中将半导体封装件2与电路板1连接的焊件9的形状，以便减轻应力集中并增强可靠性。
然后，将说明用于制造如上所述那样构造的插入件3的方法。
此处将说明在使用Cu箔片粘附的聚酰亚胺膜的示例性情况下的两种方法。顺便提及，Cu箔片粘附的聚酰亚胺膜可被称为在表面上具有导电层的膜。
首先，将参照图3A-3G说明第一方法。
首先，如图3A和图3B所示，通过使用例如光刻技术，形成具有如下图案的抗蚀剂层13：其在Cu箔片11粘附的聚酰亚胺膜12的Cu箔片11上留出垫形成区域的Cu箔片11。
然后，将图3B所示的结构浸在蚀刻液中，该蚀刻液可以蚀刻Cu材料，以便去除除Cu箔11的垫形成区域以外的不必要部分。此后，如图3C所示，剥落抗蚀剂层13以便在聚酰亚胺膜12上形成以晶格形式布置的多个Cu垫7。
然后，如图3D所示，通过使用未示出的粘合剂，将覆盖聚酰亚胺膜12和多个Cu垫7的覆盖膜14粘附到图3C所示的结构。此处假设覆盖膜14为聚酰亚胺膜。
然后，将具有每一个的面积均比Cu垫7的面积小的开口(aperture)的掩模15以使得每个开口正好在每个Cu垫7上的方式放置。如图3E和图3F所示，通过例如发射用于蚀刻的激光束以暴露每个Cu垫7的正面，去除覆盖膜14的不必要部分。即，在覆盖膜14中形成开口14A，每个开口14A均到达多个Cu垫7中的每一个的正面并且具有比Cu垫7的面积小的面积。
然后，将具有每一个的面积均比Cu垫7的面积小的开口的掩模16以使得每个开口正好在每个Cu垫7下面的方式放置。如图3F和图3G所示，通过例如发射用于蚀刻的激光束以暴露每个Cu垫7的背面，去除聚酰亚胺膜12的不必要部分。即，在聚酰亚胺膜12中形成开口12A，每个开口12A均到达多个Cu垫7中的每一个的背面并且具有比Cu垫7的面积小的面积。
可以以此方式制成具有Cu垫7的插入件3，其中Cu垫7的正面和背面被暴露并且Cu垫7由片8支撑且以晶格形式布置，片8由聚酰亚胺膜12和覆盖膜14形成。
然后，将参照图4A-4F说明第二方法。
首先，如图4A和图4B所示，通过与第一方法的处理相同的处理，在聚酰亚胺膜12上形成以晶格形式布置的多个Cu垫7。
然后，如图4B所示，向整个正面涂覆阻焊层17。即，形成覆盖聚酰亚胺膜12和多个Cu垫7的阻焊层17。
然后，将具有每一个的面积均比Cu垫7的面积小的开口的掩模18以使得每个开口正好在每个Cu垫7上的方式放置。如图4C和图4D所示，通过使用例如紫外线以暴露每个Cu垫7的正面，通过掩模18的开口暴露并显影阻焊层17。即，在阻焊层17中形成开口17A，每个开口17A均到达多个Cu垫7中的每一个的正面并且具有比Cu垫7的面积小的面积。
然后，将具有每一个的面积均比Cu垫7的面积小的开口的掩模19以使得每个开口正好在每个Cu垫7下面的方式放置。如图4E和图4F所示，通过例如发射用于蚀刻的激光束以暴露每个Cu垫7的背面，去除聚酰亚胺膜12的不必要部分。即，在聚酰亚胺膜12中形成开口12A，每个开口12A均到达多个Cu垫7中的每一个的背面并且具有比Cu垫7的面积小的面积。
可以以此方式制成具有Cu垫7的插入件3，其中Cu垫7的正面和背面被暴露并且Cu垫7由片8支撑且以晶格形式布置，片8由聚酰亚胺膜12和阻焊层17形成。
然后，将参照图5A-5D说明用于制造实施例的安装结构体的方法。
首先，如图5A所示，将焊膏10分别供给到设置在电路板1上的多个电极4上。
在该情况下，对设置在电路板1上的多个电极4中的每一个涂覆焊膏10。
此外，将焊件6供给到设置在半导体封装件2上的多个电极5上。
在该情况下，将焊球6供给到多个电极5中的每一个上并且对焊球6进行加热，以便形成焊料块6(参见图5C)。
然后，如图5B所示，将具有导电垫7的插入件3放置在电路板1上，其中导电垫7的正面和背面被暴露并且导电垫7由片8支撑。
在该情况下，将插入件3以使得每个导电垫7的背面与涂覆于电极4B上的每个焊膏10接触的方式放置在电路板1上，其中电极4B设置在电路板1的封装件安装区域的内部上。
然后，如图5C所示，将半导体封装件2放置在放置有插入件3的电路板1上。
在该情况下，将半导体封装件2以如下方式放置在放置有插入件3的电路板1上：使得涂覆于电极4A的每个焊膏10与形成在电极5A上的每个焊料块6相对，并且使得插入件3的每个导电垫7的正面与形成在电极5B上的焊料块6接触，其中电极4A设置在电路板1的封装件安装区域的外部上，电极5A设置在半导体封装件2的外部上，电极5B设置在半导体封装件2的内部上。
然后，对整个结构进行加热并且熔化焊料块/焊膏6和10。如图5D所示，将电路板1与半导体封装件2、电路板1与插入件3以及半导体封装件2与插入件3焊接并连接在一起。
在该情况下，将涂覆于在电路板1的封装件安装区域的外部上所设置的电极4A上的焊膏10和在设置在半导体封装件2的外部上的电极5A上所形成的焊料块6彼此熔化，以便将电路板1的电极4A与半导体封装件2的电极5A焊接并连接在一起。即，将焊膏10与焊料块6彼此熔化，并且将它们彼此集成为焊件9。借助于焊件9将在电路板1的封装件安装区域的外部上所设置的电极4A与在半导体封装件2的外部上设置的电极5A相连。此外，熔化涂覆于在电路板1的封装件安装区域的内部上所设置的电极4B的焊膏10，以便将电路板1的电极4B与插入件3的导电垫7的背面焊接和连接在一起。此外，熔化在设置在半导体封装件2的内部上的电极5B上所形成的焊料块6，以便将半导体封装件2的电极5B与插入件3的导电垫7的正面焊接和连接在一起。
因而，制成这样的安装结构体20：半导体封装件2安装在电路板1上，其中它们之间设置有插入件3。
顺便提及，尽管此处假设焊膏10被涂覆于设置在电路板1上的多个电极4上并且焊球6被供给到设置在半导体封装件2上的多个电极5上，但是用于供给焊料的方法不限于以上实施例的方法。可以使用其它方法(诸如，印刷焊膏、镀焊料、焊料蒸镀或者焊料蒸镀/转移)来供给焊料。
因此，实施例的安装结构体、用于制造该安装结构体的方法以及电子装置具有如下优点：可以减轻外部上的焊件与电极相接触并且由热膨胀差引起的大应力被施加的点(spot)上的应力集中，并且可以增强可靠性(连接可靠性)。特别地，可以增强在大尺寸的半导体器件2安装在电路板1上的情况下的可靠性。
以下将参照图6-12具体地说明示例性安装结构体和用于制造该安装结构体的示例性方法。
示例性安装结构体由如下构造的半导体封装件、电路板以及插入件形成。首先，如图6所示，半导体封装件具有大约每隔1mm以晶格形式布置在封装基板21的背面上的垂直22×水平22个Cu电极5，其中每个Cu电极5的直径
Figure BDA0000124269840000121
为约0.6mm，该封装基板21由尺寸为约25mm×25mm的玻璃陶瓷制成。
然后，焊料块6形成在每个Cu电极5上。在将例如松香基助焊剂涂覆于每个Cu电极5上之后，为每个电极供给直径
Figure BDA0000124269840000122
为约0.6mm的、由Sn-3Ag-0.5Cu(下文中称为SAC)形成的焊球6。在例如240摄氏度在填充有氮气的加热炉中对其进行加热，以便在每个Cu电极5上形成焊料块6。顺便提及，焊料块6也被称为球电极。
此外，电路板1是由尺寸为约25mm×25mm的玻璃纤维环氧树脂制成的电路板。如图7所示，电路板1具有大约每隔1mm以晶格形式布置在电路板1的正面上的垂直22×水平22个Cu电极4，每个Cu电极4的直径为约0.6mm。
与在上述半导体封装件2的情况下类似，焊料块10形成在每个Cu电极4上。
此外，如图8所示，插入件3具有大约每隔1mm以晶格形式布置的Cu垫7和支撑Cu垫7的聚酰亚胺片8，其中每个Cu垫7均具有暴露的正面和背面并且直径
Figure BDA0000124269840000124
为约0.6mm。此处所述的聚酰亚胺片8的厚度为约0.05mm，并且Cu垫7的厚度为约0.025mm。此外，此处使用以晶格形式布置有垂直10×水平10个Cu垫7的插入件3(参见图9B)以及以晶格形式布置有垂直16×水平16个Cu垫的插入件(参见图9A)。
如下，通过利用上述半导体封装件2、电路板1以及插入件3制造安装结构体20。
首先，如图9A和图9B所示，将插入件3放置在电路板1的封装件安装区域的内部(包括中央部分)上，其中焊料块10形成在内部上。此处，图9A表示放置以晶格形式布置有垂直10×水平10个Cu垫7的插入件3。图9B表示放置以晶格形式布置有垂直16×水平16个Cu垫7的插入件3。顺便提及，图9A和图9B主要表示电路板1和插入件3的布置，并且省略了例如焊料块10。
然后，将形成有焊料块6的半导体封装件2放置在放置有插入件3的电路板1上。
以使得焊料块6和10的温度以及其周围的温度为240摄氏度的方式，在填充有氮气的加热炉中对其进行加热，以便将电路板1、插入件3以及半导体封装件2彼此焊接并连接在一起，从而实现安装结构体20。顺便提及，安装结构体20称为连接部。
然后，为了估计包括焊件9的焊料连接部，对连接部进行研磨以使得可以观察到如图10所示的截面，其中焊件9将设置在电路板1的外部上的电极4A与设置在半导体封装件2的外部上的电极5A相连。
然后，测量包括焊件9的焊料连接部的高度(连接高度)h，从而产生图11所示的数据，其中该焊件9将设置在电路板1的外部上的电极4A与设置在半导体封装件2的外部上的电极5A相连。
此处看到的图11表示电极使用率与连接高度h之间的关系。
此处假设电路板1的封装件安装区域(或半导体封装件2)侧(即，形成有焊料块6和10的区域侧)的长度为A，并且插入件3侧(即，设置有Cu垫7的区域侧)的长度为B。然后，令插入件3的面积B2与电路板1的封装件安装区域的面积A2之比为电极使用率(百分数)(电极使用率＝B2/A2)。因此，在没有使用插入件3的情况下、在使用以晶格形式布置有垂直10×水平10个Cu垫7的插入件3(参见图9B)的情况下以及在使用以晶格形式布置有垂直16×水平16个Cu垫7的插入件3(参见图9A)的情况下，电极使用率分别为0、约20％以及约52％。
图11表示连接高度h随着电极使用率变高而增大。即，表示连接高度h随着插入件3的面积变大(即，插入件3的Cu垫7的数量增加)而增大。
如果例如使用以晶格形式布置有垂直16×水平16个Cu垫7的插入件3(参见图9A)，则可以使得连接高度h比不使用插入件3时高约30％。
此处，图12表示连接高度h与施加于焊料连接部的张力之间的关系。此处，图12表示例如对于布置有直径为约200μm的电极的半导体封装件的倒装接合，在连接高度改变而要使用的焊料的量保持恒定的情况下的米塞斯(Mises)等效应力的仿真结果。
如果连接高度h从约100μm到约130μm增大了约30％，则施加到应力所集中的焊料连接部的点的米塞斯等效应力减轻了约10％，如图12所示。
因此，在使用以晶格形式布置有垂直16×水平16个Cu垫7的插入件3的情况下，使连接高度h更高大约30％，以使得可以减轻施加到应力所集中的焊料连接部的点的米塞斯等效应力，并且使得该米塞斯等效应力比在没有使用插入件3的情况下的米塞斯等效应力低约10％，如上所述。然后，如果施加到焊料连接部的应力被减轻了约10％，则可以参考要用作疲劳寿命预测方程的修正Coffin-Manson(科芬-曼森)方程，估计焊料连接部的寿命比应力减轻之前长约20％-40％。
如上所述，为受由热膨胀差引起的应力影响不大的部分(内部)设置插入件3就足够，而无需过多地改变用于将半导体封装件2安装在电路板1上的处理。因而可以使得受应力影响较大的部分(外部)上的焊料连接部的高度更高，并且可以使得焊料连接部更可靠。
顺便提及，尽管根据以上实施例假设导电垫7具有比半导体封装件2的电极5的面积和电路板1的电极4的面积大的面积，但是导电垫7不限于以上。
导电垫可具有例如与半导体封装件(半导体器件)的电极和电路板(布线板)的电极的面积相同的面积。
此外，导电垫可具有例如比半导体封装件(半导体器件)的电极和电路板(布线板)的电极的面积小的面积。因而，仍然可以使得外部上的焊件的高度更高，并且同样可以使得包括焊件的焊料连接部的高度更高。
第二实施例
然后，将参照图13说明第二实施例的电子装置。
该实施例的电子装置是具有上述第一实施例的安装结构体20(即，半导体封装件2安装在电路板1上且插入件3设置在它们之间的安装结构体20)的电子装置。
电子装置例如是服务器或个人计算机。电子装置具有上述第一实施例的安装结构体20。电子装置还具有其它部件，诸如安装在电路板1上的电源部件30、连接器部件31、控制器部件32以及存储器部件33，并且电子装置包含在设置有冷却风扇34的壳体结构35中，如图13所示。然后，安装在电路板1上的各个部件2和30-33电连接到电路板1。此外，壳体结构35所设置的冷却风扇34可以使得半导体封装件2所设置的散热片36通风，其中半导体封装件2安装在置于壳体结构35中的电路板1上。
由于具有第一实施例的安装结构体，因此该实施例的电子装置具有实现更高可靠性(连接可靠性)的优点。
其它
顺便提及，本发明不限于关于上述各个实施例所书写的构造，而是可以在本发明的范围内可变地修改。
尽管例如根据上述各个实施例说明了半导体封装件2安装在电路板1上且插入件3设置在它们之间的示例性安装结构体，但是安装结构体不限于以上。在裸芯片(半导体器件)安装在封装基板(布线板)上的安装结构体中，例如，上述各个实施例的插入件可以设置在裸芯片与封装基板之间。此外，在裸芯片(半导体器件)安装在电路板(布线板)上的安装结构体中，上述各个实施例的插入件可以设置在裸芯片与电路板之间。
此处阐述的所有示例和条件语言都旨在为帮助读者理解本发明和发明人为促进现有技术所贡献的构思的教学目的，并且应解释为不限于这样具体阐述的示例和条件，并且说明书中的这样的示例的组织与表明本发明的优势和劣势无关。尽管已详细描述了本发明的实施例，但是应理解，在不背离本发明的精神和范围的情况下，可以对此进行各种改变、替换和变更。

Claims (12)

1.一种电子装置，包括：
布线板，包括第一电极和第二电极；
半导体器件，安装在所述布线板上并且包括第一端子和第二端子；
插入件，设置在所述布线板与所述半导体器件之间，所述插入件包括导电垫和支撑所述导电垫的片，所述导电垫具有在所述布线板侧的第一表面以及在所述半导体器件侧的第二表面；
第一焊料，将位于布置有所述插入件的区域外的所述第一电极与位于所述区域外的所述第一端子相连；
第二焊料，将位于所述区域内的所述第二电极与所述导电垫的所述第一表面相连；以及
第三焊料，将位于所述区域内的所述第二端子与所述导电垫的所述第二表面相连。
2.根据权利要求1所述的电子装置，其中，所述片由绝缘材料形成。
3.根据权利要求1所述的电子装置，其中，所述片由树脂和陶瓷中的一种形成。
4.根据权利要求1所述的电子装置，其中，所述导电垫由金属形成。
5.根据权利要求1所述的电子装置，其中，所述导电垫具有比所述第一电极、所述第二电极、所述第一端子以及所述第二端子中的每一个的面积小的面积。
6.根据权利要求1所述的电子装置，其中，所述半导体器件是半导体封装件。
7.一种要设置在布线板与半导体器件之间的插入件，所述插入件包括：
以晶格形式布置的多个导电垫，每个所述导电垫具有第一表面和与所述第一表面相对的第二表面，所述第一表面和所述第二表面均被暴露；以及
支撑所述导电垫的片。
8.根据权利要求7所述的插入件，其中，所述片由绝缘材料形成。
9.根据权利要求7所述的插入件，其中，所述片由树脂和陶瓷中的一种形成。
10.根据权利要求7所述的插入件，其中，所述片包括：
树脂片；以及
形成在所述树脂片上的阻焊层。
11.根据权利要求7所述的插入件，其中，每个所述导电垫均由金属形成。
12.一种制造电子装置的方法，所述方法包括：
将插入件布置在布线板上，以使得由所述插入件的片支撑的导电垫的第一表面与所述布线板的第一电极上的第一焊料接触；
将所述半导体器件布置在所述布线板上，以使得所述导电垫的第二表面与所述半导体器件的第一端子上的第二焊料接触，并且使得所述布线板的第二电极上的第三焊料与所述半导体器件的第二端子上的第四焊料相对，所述第二电极位于布置有所述插入件的区域外，并且所述第二端子位于所述区域外；以及
熔化所述第一焊料、所述第二焊料、所述第三焊料以及所述第四焊料，以将所述第一电极与所述导电垫的所述第一表面相连、将所述第一端子与所述导电垫的所述第二表面相连并且将所述第二电极与所述第二端子相连。
CN201110439744.XA 2011-01-11 2011-12-23 电子装置、插入件以及制造电子装置的方法 Expired - Fee Related CN102595770B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-003207 2011-01-11
JP2011003207A JP5699610B2 (ja) 2011-01-11 2011-01-11 実装構造体及びその製造方法、並びに、電子装置

Publications (2)

Publication Number Publication Date
CN102595770A true CN102595770A (zh) 2012-07-18
CN102595770B CN102595770B (zh) 2014-12-31

Family

ID=46455079

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110439744.XA Expired - Fee Related CN102595770B (zh) 2011-01-11 2011-12-23 电子装置、插入件以及制造电子装置的方法

Country Status (3)

Country Link
US (1) US8964402B2 (zh)
JP (1) JP5699610B2 (zh)
CN (1) CN102595770B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116779584A (zh) * 2023-08-21 2023-09-19 湖南大学 一种低芯片温度梯度的功率半导体模块封装结构及方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101326534B1 (ko) 2007-05-10 2013-11-08 서울과학기술대학교 산학협력단 플립 칩 패키지
US9786308B1 (en) * 2016-06-07 2017-10-10 Seagate Technology Llc Interconnect interposer attachable to a trailing edge of a slider

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6507118B1 (en) * 2000-07-14 2003-01-14 3M Innovative Properties Company Multi-metal layer circuit
US6717066B2 (en) * 2001-11-30 2004-04-06 Intel Corporation Electronic packages having multiple-zone interconnects and methods of manufacture
US20070090506A1 (en) * 2005-10-20 2007-04-26 Honeywell International Inc. Interposer for compliant interfacial coupling

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236898A (ja) 1995-02-27 1996-09-13 Matsushita Electric Ind Co Ltd 応力緩和用接続媒体、応力緩和型実装体及び応力緩和型部品
JP3116273B2 (ja) 1996-04-26 2000-12-11 日本特殊陶業株式会社 中継基板、その製造方法、基板と中継基板と取付基板とからなる構造体、基板と中継基板の接続体
US5798567A (en) * 1997-08-21 1998-08-25 Hewlett-Packard Company Ball grid array integrated circuit package which employs a flip chip integrated circuit and decoupling capacitors
JP3033539B2 (ja) * 1997-08-26 2000-04-17 日本電気株式会社 キャリアフィルムおよびその製造方法
JP3339387B2 (ja) * 1997-11-07 2002-10-28 日立電線株式会社 Ｔａｂ用テープの製造方法
JP2004342959A (ja) 2003-05-19 2004-12-02 Sharp Corp 半導体装置およびその製造方法
US7245022B2 (en) * 2003-11-25 2007-07-17 International Business Machines Corporation Semiconductor module with improved interposer structure and method for forming the same
JP2009231467A (ja) * 2008-03-21 2009-10-08 Fujitsu Ltd 基板ユニット，電子装置，及び基板ユニット製造方法
JP2010161102A (ja) * 2009-01-06 2010-07-22 Elpida Memory Inc 半導体装置
US7923290B2 (en) * 2009-03-27 2011-04-12 Stats Chippac Ltd. Integrated circuit packaging system having dual sided connection and method of manufacture thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6507118B1 (en) * 2000-07-14 2003-01-14 3M Innovative Properties Company Multi-metal layer circuit
US6717066B2 (en) * 2001-11-30 2004-04-06 Intel Corporation Electronic packages having multiple-zone interconnects and methods of manufacture
US20070090506A1 (en) * 2005-10-20 2007-04-26 Honeywell International Inc. Interposer for compliant interfacial coupling

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116779584A (zh) * 2023-08-21 2023-09-19 湖南大学 一种低芯片温度梯度的功率半导体模块封装结构及方法
CN116779584B (zh) * 2023-08-21 2023-11-03 湖南大学 一种低芯片温度梯度的功率半导体模块封装结构及方法

Also Published As

Publication number Publication date
CN102595770B (zh) 2014-12-31
JP2012146781A (ja) 2012-08-02
US8964402B2 (en) 2015-02-24
US20120176759A1 (en) 2012-07-12
JP5699610B2 (ja) 2015-04-15

Similar Documents

Publication Publication Date Title
CN101336042B (zh) 焊盘、具有该焊盘的电路板和电子装置
JPS6398186A (ja) はんだ端子形成方法
JP2010157656A (ja) 半導体装置およびその製造方法
JPWO2009104506A1 (ja) プリント配線板、電子装置及びその製造方法
JP2010171140A (ja) プリント板、プリント板実装構造、およびプリント板実装方法
US6791035B2 (en) Interposer to couple a microelectronic device package to a circuit board
CN102843861A (zh) 印刷电路板以及印刷电路板组合结构
CN102595770B (zh) 电子装置、插入件以及制造电子装置的方法
JP5058714B2 (ja) 半導体装置及びその製造方法
JP2013089795A (ja) プリント配線板およびそれを用いた電子部品の実装構造
US20080290528A1 (en) Semiconductor package substrate having electrical connecting pads
JPH0817972A (ja) 部品の接続構造及びその製造方法
JP2008124363A (ja) 半導体装置
JP2016025220A (ja) 挿入部品の実装構造体及び回路基板及び電子回路装置の製造方法
JP2008140868A (ja) 多層配線基板および半導体装置
JP2016162813A (ja) プリント基板及びハンダ付け方法
JP3168987B2 (ja) 表面実装型半導体装置の実装構造
JP2008130812A (ja) 表面実装型電子部品及びその実装構造
JPH10242328A (ja) 回路基板、この回路基板を有する回路モジュールおよびこの回路モジュールを有する電子機器
JP2005244164A (ja) 中継基板付き基板及びその製造方法
JP2012004436A (ja) 電子装置及びその製造方法
JP3845314B2 (ja) Ｂｇａ部品、ｂｇａ部品の実装方法及び半導体装置
JP2007288075A (ja) 半導体装置
JP2001339151A (ja) バンプによる電子部品の実装方法
JP4840273B2 (ja) Ｉｃチップ実装基板、およびｉｃチップ実装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141231

Termination date: 20201223