CN102859501B - 存储器装置及系统中的引导分区 - Google Patents

存储器装置及系统中的引导分区 Download PDF

Info

Publication number
CN102859501B
CN102859501B CN201180019451.4A CN201180019451A CN102859501B CN 102859501 B CN102859501 B CN 102859501B CN 201180019451 A CN201180019451 A CN 201180019451A CN 102859501 B CN102859501 B CN 102859501B
Authority
CN
China
Prior art keywords
boot partition
logical block
storage arrangement
block identifier
identifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180019451.4A
Other languages
English (en)
Other versions
CN102859501A (zh
Inventor
尼尔·A·加尔博
维克托·Y·蔡
威廉·H·拉德克
克里希纳穆·R·达特拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN102859501A publication Critical patent/CN102859501A/zh
Application granted granted Critical
Publication of CN102859501B publication Critical patent/CN102859501B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5061—Partitioning or combining of resources
    • G06F9/5077—Logical partitioning of resources; Management or configuration of virtualized resources
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7206—Reconfiguration of flash memory system

Abstract

本发明包含存储器装置及系统中的引导分区以及与其相关联的方法。一个或一个以上实施例包含存储器单元阵列，其中所述阵列包含一引导分区及一定数目个额外分区。顺序逻辑单元识别符与所述额外分区相关联，且不和所述顺序逻辑单元识别符成序列的逻辑单元识别符与所述引导分区相关联。

Description

存储器装置及系统中的引导分区
技术领域
本发明大体来说涉及半导体存储器装置、方法及系统，且更特定来说涉及存储器装置及系统中的引导分区。
背景技术
通常提供存储器装置作为计算机及其它电子装置中的内部半导体集成电路及/或外部可装卸装置。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、相变随机存取存储器(PCRAM)及快闪存储器以及其它存储器。
快闪存储器装置可用作各种各样的电子应用的易失性及非易失性存储器。快闪存储器装置通常使用允许高存储器密度、高可靠性及低功率消耗的单晶体管存储器单元。快闪存储器的使用包含用于固态驱动器(SSD)、个人计算机、个人数字助理(PDA)、数码相机、蜂窝式电话、便携式音乐播放器(例如，MP3播放器)及电影播放器以及其它电子装置的存储器。例如程序代码的数据、用户数据及/或例如基本输入/输出系统(BIOS)的系统数据通常存储于快闪存储器装置中。
两种常见类型的快闪存储器阵列架构为“NAND”及“NOR”架构，如此称谓是因为每一者的基本存储器单元配置所布置成的逻辑形式。NAND阵列架构将其存储器单元阵列布置成一矩阵使得所述阵列的“行”中的每一存储器单元的控制栅极耦合到(且在一些情况中形成)存取线，所述存取线在此项技术中通常称作“字线”。然而，每一存储器单元并不通过其漏极直接耦合到数据线(其在此项技术中通常称作数字线，例如位线)。而是，所述阵列的存储器单元源极到漏极地一起串联耦合在共用源极与数据线之间，其中共同耦合到特定数据线的存储器单元称作“列”。
可将NAND阵列架构中的存储器单元编程到所要状态。举例来说，可将电荷置于存储器单元的电荷存储节点上或从所述电荷存储节点移除电荷以将所述单元置于一定数目个经编程状态中的一者中。举例来说，单电平单元(SLC)可表示两个状态，例如1或0。快闪存储器单元还可存储两个以上的状态，例如，1111、0111、0011、1011、1001、0001、0101、1101、1100、0100、0000、1000、1010、0010、0110及1110。此些单元可称作多电平单元(MLC)。MLC可允许在不增加存储器单元的数目的情况下制造较高密度存储器，因为每一单元可表示一个以上数字，例如，一个以上位。举例来说，能够表示四个数字的单元可具有十六个经编程状态。
存储器系统可包含例如计算机的主机及以各种组合使用以为所述主机提供存储器的各种类型的存储器。举例来说，存储器系统可包含主机及耦合到所述主机的外部存储器装置。举例来说，所述外部存储器装置可为快闪存储器装置。另外，举例来说，所述外部存储器装置可为经由例如USB连接的接口耦合到主机的可装卸存储器装置。
所述外部存储器装置可包含(例如，存储)用于引导存储器系统的系统引导代码。举例来说，响应于存储器系统的引导事件，可从外部存储器装置将引导代码(例如，表示引导代码的数据)加载到主机，且所述主机可使用所述引导代码来引导存储器系统。然而，存储于存储器装置中的引导代码对于主机的用户可能为可见的。
发明内容
附图说明
图1图解说明根据本发明的一个或一个以上实施例具有一定数目个物理块的存储器阵列的一部分的图示。
图2图解说明根据本发明的一个或一个以上实施例的存储器装置的框图。
图3图解说明根据本发明的一个或一个以上实施例的存储器系统的框图。
具体实施方式
本发明包含存储器装置及系统中的引导分区以及与其相关联的方法。一个或一个以上实施例包含存储器单元阵列，其中所述阵列包含一引导分区及一定数目个额外分区。顺序逻辑单元识别符与所述额外分区相关联，且不和所述顺序逻辑单元识别符成序列的逻辑单元识别符与所述引导分区相关联。
本发明的实施例可防止用户观看到包含(例如，存储)于存储器装置中的引导分区，例如引导代码。举例来说，存储器装置中的引导分区对于耦合到所述存储器装置的主机的用户可为不可见的。也就是说，所述引导分区对于用户可为隐藏的。
在本发明的以下详细描述中，参考形成本发明的一部分的附图，且其中以图解说明的方式展示可如何实践本发明的一定数目个实施例。充分详细地描述这些实施例以使所属领域的技术人员能够实践本发明的实施例，且应理解，可利用其它实施例且可做出过程、电及/或结构改变，此并不背离本发明的范围。
如本文中所使用，“一定数目个”某物可指代一个或一个以上此种事物。举例来说，一定数目个存储器装置可指代一个或一个以上存储器装置。另外，如本文中特别是关于图式中的参考编号所使用的标示符“B”、“P”、“R”及“S”指示如此标示的一定数目个特定特征可与本发明的一定数目个实施例包含在一起。
本文中的图遵循其中第一个数字或前几个数字对应于图式图编号且其余数字识别图式中的元件或组件的编号惯例。不同图之间的类似元件或组件可通过使用类似数字来识别。举例来说，在图2中232可指代元件“32”，且在图3中可将类似元件指代为332。如将了解，可添加、交换及/或消除本文中的各种实施例中所展示的元件以便提供本发明的一定数目个额外实施例。另外，如将了解，所述图中所提供的元件的比例及相对标度打算图解说明本发明的实施例且不应视为限制意义。
图1图解说明根据本发明的一个或一个以上实施例的具有一定数目个物理块的存储器阵列100的一部分的图示。举例来说，存储器阵列100可为NAND或NOR快闪非易失性存储器阵列。然而，本发明的实施例并不限于特定类型的存储器阵列。此外，虽然图1中未展示，但所属领域的技术人员将了解，存储器阵列100可连同与其操作相关联的各种外围电路一起位于特定半导体裸片上。
如图1中所展示，存储器阵列100具有一定数目个存储器单元物理块116-0(块0)、116-1(块1)、…、116-B(块B)。所述存储器单元可为单电平单元及/或多电平单元。作为一实例，存储器阵列100中的物理块的数目可为128个块、512个块或1,024个块，但实施例并不限于128的特定倍数或存储器阵列100中的任何特定数目个物理块。
在图1中所展示的实例中，每一物理块116-0、116-1、…、116-B包含可一起作为一单元擦除的存储器单元，例如，可以大致同时的方式擦除每一物理块中的单元。举例来说，可在单个擦除操作中一起擦除每一物理块中的存储器单元。
如图1中所展示，每一物理块116-0、116-1、…、116-B含有耦合到存取线(例如，字线)的一定数目个存储器单元物理行(例如，120-0、120-1、…、120-R)。每一物理块中的行(例如，字线)的数目可为32，但实施例并不限于每物理块特定数目个行120-0、120-1、…、120-R。
如所属领域的技术人员将了解，每一行120-0、120-1、…、120-R可包含(例如，存储)一个或一个以上数据物理页。物理页指代编程及/或感测单元，例如，作为存储器单元功能群组一起编程及/或感测的一定数目个单元。在图1中所展示的实施例中，每一行120-0、120-1、…、120-R存储一个数据页。然而，本发明的实施例并不限于此。举例来说，在本发明的一个或一个以上实施例中，每一行可存储多个数据页，其中一个或一个以上偶数数据页与偶数编号的位线相关联，且一个或一个以上奇数数据页与奇数编号的位线相关联。另外，对于包含多电平单元的实施例，可将物理页在逻辑上划分成上部数据页及下部数据页，其中行中的每一单元向上部数据页贡献一个或一个以上位且向下部数据页贡献一个或一个以上位。在一个或一个以上实施例中，存储器阵列可包含多个存储器单元物理块且可将每一物理块组织成多个页。
在本发明的一个或一个以上实施例中且如图1中所展示，与行相关联的页可根据一定数目个物理扇区122-0、122-1、…、122-S(例如)在编程操作之后存储数据。每一物理扇区122-0、122-1、…、122-S可存储对应于一个或一个以上数据逻辑扇区的数据。举例来说，特定物理扇区(例如，存储于特定物理扇区中的数据)可对应于特定逻辑扇区。另外，存储于一个或一个以上物理扇区中的数据部分可对应于特定逻辑扇区。举例来说，存储于特定物理扇区中的第一数据部分可对应于第一逻辑扇区，且存储于特定物理扇区中的第二数据部分可对应于第二逻辑扇区。每一物理扇区122-0、122-1、…、122-S还可存储系统及/或用户数据，且可包含额外开销信息，例如错误校正码(ECC)信息及逻辑块地址(LBA)信息。
如所属领域的技术人员将了解，逻辑块寻址是可由主机用于识别数据逻辑扇区的方案。举例来说，每一逻辑扇区可对应于唯一逻辑块地址(LBA)。另外，LBA还可对应于物理地址。作为一实例，数据逻辑扇区可为一定数目个数据字节，例如256个字节、512个字节或1,024个字节。然而，实施例并不限于这些实例。
在本发明的一个或一个以上实施例中，一定数目个LBA可对应于一逻辑单元。也就是说，一逻辑单元可包含一定数目个LBA，例如一定数目个数据逻辑扇区。另外，在一个或一个以上实施例中，一逻辑单元可与一个或一个以上逻辑分区相关联。举例来说，特定逻辑单元可对应于特定逻辑分区。另外，逻辑单元可为逻辑分区的细分，例如，逻辑分区可包含两个或两个以上逻辑单元。或者，逻辑分区可为逻辑单元的细分，例如，逻辑单元可包含两个或两个以上逻辑分区。
应注意，可能有物理块116-0、116-1、…、116-B、行120-0、120-1、…、120-R、扇区122-0、122-1、…、122-S及页的其它配置。举例来说，物理块116-0、116-1、…、116-B的行120-0、120-1、…、120-R可各自存储对应于单个逻辑扇区的数据，所述单个逻辑扇区可包含(举例来说)多于或少于512个数据字节。
图2图解说明根据本发明的一个或一个以上实施例的存储器装置232的框图。举例来说，存储器装置232可为快闪存储器装置，例如通用快闪存储(UFS)装置。然而，本发明的实施例并不限于特定类型的存储器装置。
如图2中所展示，存储器装置232包含存储器阵列200。存储器阵列200可类似于(举例来说)先前结合图1所描述的存储器阵列100。虽然图2中展示一个存储器阵列，但本发明的实施例并不限于此，例如，存储器装置232可包含一个以上存储器阵列。
如图2中所展示，存储器阵列200包含引导分区236及一定数目个额外分区238-0、238-1、…、238-P。举例来说，额外分区的数目可为八或十六。然而，本发明的实施例并不限于特定数目个额外分区。另外，虽然图2中将存储器阵列200展示为包含一个引导分区，但本发明的实施例并不限于此，例如，存储器阵列200可包含一个以上引导分区。
引导分区236及/或额外分区238-0、238-1、…、238-P可为物理分区，例如一个或一个以上物理块、行、页或扇区，如本文中先前所描述。引导分区236及/或额外分区238-0、238-1、…、238-P也可为逻辑分区。举例来说，引导分区236及/或额外分区238-0、238-1、…、238-P可各自对应于特定逻辑单元，引导分区236及/或额外分区238-0、238-1、…、238-P可为逻辑单元的细分，且/或逻辑单元可为引导分区236及/或额外分区238-0、238-1、…、238-P的细分，如本文中先前所描述。
如本文中所使用，引导分区可为存储器阵列中的物理或逻辑分区，所述物理或逻辑分区包含用于存储器系统的可由所述存储器系统中的主机执行的引导代码。举例来说，引导分区236可包含用于存储器系统(例如，结合图3所描述的存储器系统350)的可由所述存储器系统中的主机(例如，结合图3所描述的主机352)执行的引导代码。所述引导代码可由所述主机在引导操作(例如，存储器系统的引导操作)期间使用(例如，执行)以引导存储器系统，如本文中将进一步描述。
在其中存储器阵列200包含一个以上引导分区的实施例中，所述引导分区可包含用于存储器系统的不同引导代码。举例来说，第一分区可包含第一引导代码版本，第二分区可包含不同于第一版本的第二引导代码版本，第三分区可包含不同于第一及第二版本的第三引导代码版本，等等。另外，引导分区可包含用于存储器系统的相同引导代码。举例来说，引导分区中的一者可包含特定引导代码，且其它引导分区可包含特定引导代码的重复副本，例如，以用于冗余。
额外分区238-0、238-1、…、238-P可为非引导分区，例如，不包含引导代码及/或不在引导操作期间使用的分区。而是，额外分区238-0、238-1、…、238-P可为在对存储器装置232执行的编程、感测及/或擦除操作期间使用的分区。也就是说，额外分区238-0、238-1、…、238-P可存储与对存储器装置232执行的编程、感测及/或擦除操作相关联的数据。
如图2中所展示，存储器装置232还包含耦合到存储器阵列200的控制电路234。控制电路234可经配置以使逻辑单元识别符与引导分区236及额外分区238-0、238-1、…、238-P相关联。举例来说，所述逻辑单元识别符可为逻辑单元编号(LUN)。然而，本发明的实施例并不限于特定类型的逻辑单元识别符。
举例来说，控制电路234可经配置以在配置描述符列表中将唯一逻辑单元识别符(例如，唯一逻辑单元编号(LUN))指派给引导分区236且将唯一逻辑单元识别符(例如，唯一LUN)指派给每一额外分区238-0、238-1、…、238-P。可在存储器装置232的制造及/或操作期间使所述LUN与引导分区236及额外分区238-0、238-1、…、238-P相关联(例如，指派给所述分区)。
与引导分区236相关联的LUN可为已预先指派给引导分区236的默认LUN。也就是说，可将特定LUN预先指派为将与引导分区236相关联(例如，指派给所述引导分区)的默认LUN，且控制电路234可经配置以将特定LUN指派给引导分区236。
与额外分区238-0、238-1、…、238-P相关联的LUN可为顺序LUN及/或可在一LUN范围内。与引导分区236相关联的LUN可能不和与额外分区238-0、238-1、…、238-P相关联的顺序LUN成序列。另外，与引导分区236相关联的LUN可在与额外分区238-0、238-1、…、238-P相关联的LUN范围之外。此外，与引导分区236相关联的LUN可大于与额外分区238-0、238-1、…、238-P相关联的LUN中的每一者。举例来说，与额外分区238-0、238-1、…、238-P相关联的LUN序列及/或范围可包含从0到N-1且包含0及N-1的所有整数，其中N等于额外分区238-0、238-1、…、238-P的数目，且与引导分区236相关联的LUN可在此序列/或范围之外，例如，与引导分区236相关联的LUN可大于N。举例来说，如果额外分区的数目为八，那么与额外分区相关联的LUN序列及/或范围可为LUN[0]、LUN[1]、…、LUN[7]，且与引导分区相关联的LUN可为LUN[X]，其中X在此序列及/或范围之外，例如LUN[99]。
根据本发明的一个或一个以上实施例，使不和与额外分区238-0、238-1、…、238-P相关联的LUN成序列及/或在所述LUN范围之外的LUN与引导分区236相关联可防止用户观看到引导分区236，例如，与引导分区236相关联的引导代码。举例来说，引导分区236对于耦合到存储器装置232的主机(例如，结合图3所描述的主机352)的用户可为不可见的。也就是说，引导分区236对于用户可为隐藏的。
图2中所图解说明的实施例可包含未图解说明以便不使本发明的实施例模糊的额外电路。举例来说，存储器装置232可包含地址电路以锁存经由I/O电路在I/O连接器上提供的地址信号。地址信号可由行解码器及列解码器接收及解码以存取存储器阵列200。所属领域的技术人员将了解，地址输入连接器的数目可取决于存储器装置232及/或存储器阵列200的密度及架构。
图3图解说明根据本发明的一个或一个以上实施例的存储器系统350的框图。如图3中所展示，存储器系统350包含主机352及耦合到主机352的存储器装置332。存储器装置332可类似于(举例来说)先前结合图2所描述的存储器装置232。虽然图3中展示一个存储器装置耦合到主机352，但本发明的实施例并不限于此，例如，存储器系统350可包含以(举例来说)集中星型或链式配置耦合到主机352的一个以上存储器装置。
如图3中所展示，主机352包含端口354、主机控制器356、主机处理器358、主机存储器360、主机存储器控制器362及直接存储器存取(DMA)引擎364。所属领域的技术人员将了解，主机处理器358可包含一定数目个处理器(例如并行处理系统)、一定数目个协处理器等等。主机352还可包含图3中未展示的额外元件(例如，额外计算装置元件)，如所属领域的技术人员将理解。
主机352可为计算装置，例如个人计算机以及其它计算装置类型。主机352的实例包含膝上型计算机、个人计算机、移动电话、数码相机、数码记录与回放装置、PDA、存储器读卡器及接口集线器以及其它实例。主机352可包含单个单片芯片、单个封装及/或模块中的多个芯片及/或印刷电路板上的封装及/或模块的组合。
如图3中所展示，主机控制器356耦合到端口354及主机处理器358。主机控制器356还经由DMA引擎364及主机存储器控制器362耦合到主机存储器360。虽然将主机存储器360展示为位于主机352内，但本发明的实施例并不限于此。举例来说，主机存储器360可与主机352分离(例如，位于所述主机外部)，及/或可位于存储器装置332内。在以上实例两者中，可将主机存储器360视为与主机352“相关联”。
端口354可为硬件端口。硬件端口可用于将硬件装置耦合到主机352。举例来说，硬件端口可用于将外围装置(例如，数码相机、MP3播放器、网络装置及/或USB装置以及其它装置)耦合到主机352。硬件端口还可用于将媒体编解码器耦合到主机352以用于回放音频及/或视频。硬件装置经由端口354到主机352的耦合可允许所述硬件装置与存储器装置332、主机存储器360及/或主机352中的其它存储器通信。举例来说，通信可包含从硬件装置、存储器装置332及/或主机352上或耦合到主机352的存储器读取数据、将数据写入到所述装置及/或从所述装置擦除数据。
主机控制器356可用于在主机352与存储器装置332之间传达信息，例如，将信息从主机352传达到存储器装置332及将信息从存储器装置332传达到主机352。举例来说，主机控制器356可经耦合以实施标准化接口(未展示)以用于在主机352(例如主机处理器358)与存储器装置332之间传递控制、地址、数据、指令、命令及其它信号。另外，当存储器装置332用于存储器系统350的数据存储时，主机控制器356可实施串行高级技术附件(SATA)、并行高速组件互连(PCIe)、通用串行总线(USB)、小型计算机系统接口(SCSI)及/或通用快闪存储(UFS)以及其它接口。
存储器装置332可包含包含用于存储器系统350的引导代码的引导分区及一定数目个额外(例如，非引导)分区，如本文中先前所描述。所述额外分区可具有与其相关联的顺序及/或一范围的逻辑单元识别符，例如逻辑单元编号(LUN)；且所述引导分区可具有与其相关联的逻辑单元识别符，例如逻辑单元编号(LUN)，所述逻辑单元识别符不和与额外分区相关联的逻辑单元识别符(例如，LUN)成序列及/或在所述逻辑单元识别符的范围之外，如本文中先前所描述。
主机352可经配置以选择包含用于存储器系统350的引导代码的引导分区。存储器装置332(例如，存储器装置332中的控制电路)可经配置以响应于主机352对引导分区的选择而使LUN与引导分区相关联(例如，将所述LUN指派给所述引导分区)。
主机352可知晓与引导分区相关联的LUN。举例来说，与引导分区相关联的LUN可存储于主机存储器360中，及/或主机处理器358可已知与引导分区相关联的LUN。另外，与引导分区相关联的LUN可为已预先指派给引导分区的默认LUN，如本文中先前所描述。然而，引导分区(例如，与引导分区相关联的引导代码)对于主机352的用户可为不可见的，如本文中先前所描述。
主机352可响应于存储器系统350的事件而使用引导代码来引导存储器系统350，例如主机352及/或存储器装置332。举例来说，响应于存储器系统350的事件，主机处理器358可使用与引导分区相关联的LUN经由主机控制器356从存储器装置332存取(例如，加载)引导代码，例如表示引导代码的数据。如本文中所使用，存储器系统的“事件”可包含存储器系统的引导事件，例如存储器系统的通电及/或复位以及其它实例。
举例来说，响应于存储器系统350的事件，主机处理器358可执行指令(例如，特定数据序列及/或参考时钟)以经由主机控制器356将引导命令(例如，引导代码读取命令)发送到存储器装置332。可将引导命令寻址到与引导分区相关联的LUN，例如，所述引导命令可包含与引导分区相关联的LUN。所述引导命令还可包含将命令识别为引导命令的标头。响应于接收到引导命令，存储器装置332可将引导代码(例如，表示引导代码的数据)发送到主机352。所述数据可包含将数据识别为引导代码数据的标头。响应于接收到引导代码，主机处理器358可执行所述引导代码以引导存储器系统350。
总结
本发明包含存储器装置及系统中的引导分区以及与其相关联的方法。一个或一个以上实施例包含存储器单元阵列，其中所述阵列包含一引导分区及一定数目个额外分区。顺序逻辑单元识别符与所述额外分区相关联，且不和所述顺序逻辑单元识别符成序列的逻辑单元识别符与所述引导分区相关联。
虽然本文中已图解说明及描述了特定实施例，但所属领域的技术人员将了解可用旨在实现相同结果的布置来替代所展示的特定实施例。本发明打算涵盖本发明的一定数目个实施例的修改或变化形式。应理解，已以图解说明方式而非限定方式做出以上描述。在审阅以上描述之后，所属领域的技术人员将即刻明了以上实施例的组合及本文中未具体描述的其它实施例。本发明的一定数目个实施例的范围包含其中使用以上结构及方法的其它应用。因此，应参考所附权利要求书连同授权此权利要求书的等效物的全部范围来确定本发明的一定数目个实施例的范围。
在前述实施方式中，出于简化本发明的目的而将一些特征一起集合在单个实施例中。本发明的此方法不应解释为反映本发明所揭示实施例必须使用比明确陈述于每一权利要求中多的特征的意图。而是，如以上权利要求书反映，发明性标的物在于少于单个所揭示实施例的所有特征。因此，特此将以上权利要求书并入到实施方式中，其中每一权利要求独立地作为单独实施例。

Claims (27)

1.一种存储器装置(232、332)，其包括：
存储器单元阵列(100、200)，其中：
所述阵列(100、200)包含一引导分区(236)及一定数目个额外分区(238-0、238-1、…、238-P)；
顺序逻辑单元识别符与所述额外分区(238-0、238-1、…、238-P)相关联，其中所述顺序逻辑单元识别符包含从0到N-1且包含0及N-1的所有整数，其中N等于额外分区(238-0、238-1、…、238-P)的所述数目；且
不和所述顺序逻辑单元识别符成序列且是比N大的整数的逻辑单元识别符与所述引导分区(236)相关联。
2.根据权利要求1所述的存储器装置(232、332)，其中所述引导分区(236)包含可由主机(352)执行的引导代码。
3.根据权利要求2所述的存储器装置(232、332)，其中所述存储器装置(232、332)经配置以响应于从所述主机(352)接收到寻址到与所述引导分区(236)相关联的所述逻辑单元识别符的命令而将所述引导代码发送到所述主机(352)。
4.根据权利要求1所述的存储器装置(232、332)，其中所述引导分区(236)为逻辑单元。
5.根据权利要求1所述的存储器装置(232、332)，其中所述引导分区(236)为逻辑单元的细分。
6.根据权利要求1所述的存储器装置(232、332)，其中所述引导分区(236)包含一定数目个逻辑单元。
7.根据权利要求1到6中任一权利要求所述的存储器装置(232、332)，其中：
顺序逻辑单元编号与所述额外分区(238-0、238-1、…、238-P)相关联；且
不和所述顺序逻辑单元编号成序列的逻辑单元编号与所述引导分区(236)相关联。
8.一种存储器装置(232、332)，其包括：
存储器单元阵列(100、200)，其中所述阵列(100、200)包含一定数目个引导分区(236)及一定数目个额外分区(238-0、238-1、…、238-P)；及
控制电路(234)，其耦合到所述阵列(100、200)，其中所述控制电路(234)经配置以：
使逻辑单元识别符与所述额外分区(238-0、238-1、…、238-P)相关联，其中所述逻辑单元识别符在一逻辑单元识别符范围内，其中所述逻辑单元识别符范围包含从0到N-1且包含0及N-1的所有整数，其中N等于额外分区(238-0、238-1、…、238-P)的所述数目；及
使逻辑单元识别符与所述引导分区(236)中的一者相关联，其中所述逻辑单元识别符在与所述额外分区(238-0、238-1、…、238-P)相关联的所述逻辑单元识别符范围之外且是比N大的整数。
9.根据权利要求8所述的存储器装置(232、332)，其中所述控制电路(234)经配置以：
给所述额外分区(238-0、238-1、…、238-P)中的每一者指派唯一逻辑单元识别符，其中所述经指派逻辑单元识别符在所述逻辑单元识别符范围内；及
给所述引导分区(236)中的一者指派所述逻辑单元识别符，其中所述经指派逻辑单元识别符在指派给所述额外分区(238-0、238-1、…、238-P)的所述逻辑单元识别符范围之外。
10.根据权利要求8到9中任一权利要求所述的存储器装置(232、332)，其中所述数目个引导分区(236)为物理分区。
11.根据权利要求8所述的存储器装置(232、332)，其中所述控制电路(234)经配置以：
使逻辑单元编号与所述额外分区(238-0、238-1、…、238-P)相关联，其中所述逻辑单元编号在一逻辑单元编号范围内；及
使逻辑单元编号与所述引导分区(236)中的一者相关联，其中所述逻辑单元编号在与所述额外分区(238-0、238-1、…、238-P)相关联的所述逻辑单元编号范围之外。
12.根据权利要求8到9中任一权利要求所述的存储器装置(232、332)，其中：
所述阵列(100、200)包含一个以上引导分区(236)；且
所述引导分区(236)包含可由主机(352)执行的不同引导代码。
13.根据权利要求8到9中任一权利要求所述的存储器装置(232、332)，其中：
所述阵列(100、200)包含一个以上引导分区(236)；且
所述引导分区(236)包含可由主机(352)执行的相同引导代码。
14.一种用于操作存储器装置(232、332)的方法，其包括：
使顺序逻辑单元识别符与所述存储器装置(232、332)中的一定数目个分区(238-0、238-1、…、238-P)相关联，其中所述顺序逻辑单元识别符包含从0到N-1且包含0及N-1的所有整数，其中N等于额外分区(238-0、238-1、…、238-P)的所述数目；及
使逻辑单元识别符与所述存储器装置(232、332)中的引导分区(236)相关联，其中与所述引导分区(236)相关联的所述逻辑单元识别符不和与所述数目个分区(238-0、238-1、…、238-P)相关联的所述顺序逻辑单元识别符成序列且是比N大的整数。
15.根据权利要求14所述的方法，其中：
使顺序逻辑单元识别符与所述数目个分区(238-0、238-1、…、238-P)相关联包含：在与所述存储器装置(232、332)相关联的配置描述符列表中将所述顺序逻辑单元识别符指派给所述数目个分区(238-0、238-1、…、238-P)；且
使所述逻辑单元识别符与所述引导分区(236)相关联包含：在所述配置描述符列表中将所述逻辑单元识别符指派给所述引导分区(236)。
16.根据权利要求14所述的方法，其中所述方法包含：使用所述引导分区(236)及与所述引导分区(236)相关联的所述逻辑单元识别符来引导主机装置(352)。
17.根据权利要求14到16中任一权利要求所述的方法，其中所述方法包含：使用所述数目个分区(238-0、238-1、…、238-P)及与所述数目个分区(238-0、238-1、…、238-P)相关联的所述顺序逻辑单元识别符来对所述存储器装置(232、332)执行编程、感测及擦除操作。
18.一种用于操作存储器装置(232、332)的方法，其包括：
使逻辑单元识别符与所述存储器装置(232、332)中的一定数目个分区(238-0、238-1、…、238-P)相关联，其中所述逻辑单元识别符在一逻辑单元识别符范围内，其中所述逻辑单元识别符范围包含从0到N-1且包含0及N-1的所有整数，其中N等于额外分区(238-0、238-1、…、238-P)的所述数目；及
使唯一逻辑单元识别符与所述存储器装置(232、332)中的引导分区(236)相关联，其中与所述引导分区(236)相关联的所述唯一逻辑单元识别符在与所述数目个分区(238-0、238-1、…、238-P)相关联的所述逻辑单元识别符范围之外且是比N大的整数。
19.根据权利要求18所述的方法，其中所述方法包含：接收寻址到与所述引导分区(236)相关联的所述唯一逻辑单元识别符的命令。
20.根据权利要求19所述的方法，其中所述方法包含：响应于接收到所述命令而将引导代码发送到主机(352)。
21.根据权利要求18到20中任一权利要求所述的方法，其中与所述引导分区(236)相关联的所述唯一逻辑单元识别符大于与所述数目个分区(238-0、238-1、…、238-P)相关联的所述逻辑单元识别符中的每一者。
22.根据权利要求18到20中任一权利要求所述的方法，其中所述方法包含：将所述唯一逻辑单元识别符预先指派为将与所述引导分区(236)相关联的默认逻辑单元识别符。
23.一种存储器系统(350)，其包括：
存储器装置(232、332)，其具有存储器单元阵列(100、200)，其中：
所述阵列(100、200)包含一定数目个引导分区(236)及一定数目个额外分区(238-0、238-1、…、238-P)；
顺序逻辑单元识别符与所述额外分区(238-0、238-1、…、238-P)相关联，其中所述顺序逻辑单元识别符包含从0到N-1且包含0及N-1的所有整数，其中N等于额外分区(238-0、238-1、…、238-P)的所述数目；且
不和所述顺序逻辑单元识别符成序列且是比N大的整数的逻辑单元识别符与所述引导分区(236)中的一者相关联；及
主机(352)，其耦合到所述存储器装置(232、332)，其中所述主机(352)知晓与所述引导分区(236)中的所述一者相关联的所述逻辑单元识别符。
24.根据权利要求23所述的系统(350)，其中：
所述主机(352)包含存储器(360)；且
所述存储器(360)包含与所述引导分区(236)中的所述一者相关联的所述逻辑单元识别符。
25.根据权利要求23到24中任一权利要求所述的系统(350)，其中所述主机(352)经配置以在引导操作期间使用与所述引导分区(236)中的所述一者相关联的所述逻辑单元识别符来存取所述引导分区(236)中的所述一者。
26.根据权利要求23到24中任一权利要求所述的系统(350)，其中所述引导分区(236)中的所述一者对于所述主机(352)的用户为不可见的。
27.根据权利要求23所述的系统(350)，其中：
所述主机(352)经配置以选择所述引导分区(236)中的所述一者；且
所述存储器装置(232、332)经配置以响应于对所述引导分区(236)中的所述一者的所述选择而使不和所述顺序逻辑单元识别符成序列的所述逻辑单元识别符与所述引导分区(236)中的所述一者相关联。
CN201180019451.4A 2010-04-16 2011-04-11 存储器装置及系统中的引导分区 Active CN102859501B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/762,049 US8429391B2 (en) 2010-04-16 2010-04-16 Boot partitions in memory devices and systems
US12/762,049 2010-04-16
PCT/US2011/000651 WO2011129874A2 (en) 2010-04-16 2011-04-11 Boot partitions in memory devices and systems

Publications (2)

Publication Number Publication Date
CN102859501A CN102859501A (zh) 2013-01-02
CN102859501B true CN102859501B (zh) 2015-10-21

Family

ID=44789096

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180019451.4A Active CN102859501B (zh) 2010-04-16 2011-04-11 存储器装置及系统中的引导分区

Country Status (6)

Country Link
US (3) US8429391B2 (zh)
EP (1) EP2558941A4 (zh)
JP (1) JP5522499B2 (zh)
KR (1) KR101421366B1 (zh)
CN (1) CN102859501B (zh)
WO (1) WO2011129874A2 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105122214B (zh) 2013-04-23 2019-03-01 惠普发展公司，有限责任合伙企业 对非易失性存储器中损坏的系统数据的修复
US9880908B2 (en) * 2013-04-23 2018-01-30 Hewlett-Packard Development Company, L.P. Recovering from compromised system boot code
US10733288B2 (en) 2013-04-23 2020-08-04 Hewlett-Packard Development Company, L.P. Verifying controller code and system boot code
KR102213665B1 (ko) * 2014-08-01 2021-02-09 삼성전자주식회사 인증 프로그램을 갖는 메모리 카드, 그것을 포함하는 스토리지 시스템, 및 그것의 동작 방법
US9678760B2 (en) * 2014-08-01 2017-06-13 Samsung Electronics Co., Ltd. Memory card and storage system having authentication program and method for operating thereof
US9720866B2 (en) 2014-09-11 2017-08-01 Kabushiki Kaisha Toshiba Interface circuit executing protocol control in compliance with first and second interface standards
US10191811B2 (en) * 2015-08-13 2019-01-29 Quanta Computer Inc. Dual boot computer system
DE102016214879A1 (de) * 2016-08-10 2018-02-15 Robert Bosch Gmbh Verfahren und Vorrichtung zum Betreiben eines Speichers
US10908832B2 (en) * 2017-10-31 2021-02-02 Micron Technology, Inc. Common pool management
US10649674B2 (en) 2018-05-03 2020-05-12 Western Digital Technologies, Inc. Extended controller pre-initialization using boot partitions in solid state systems
US10705902B2 (en) * 2018-05-03 2020-07-07 Western Digital Technologies, Inc. Crash log storage and retrieval using boot partitions in solid state systems
WO2020159533A1 (en) 2019-02-01 2020-08-06 Hewlett-Packard Development Company, L.P. Security credential derivation
WO2020167283A1 (en) 2019-02-11 2020-08-20 Hewlett-Packard Development Company, L.P. Recovery from corruption
US11769076B2 (en) * 2019-10-14 2023-09-26 Micron Technology, Inc. Memory sub-system with a virtualized bus and internal logic to perform a machine learning operation
US11263156B2 (en) * 2019-10-14 2022-03-01 Micron Technology, Inc. Memory component with a virtualized bus and internal logic to perform a machine learning operation
US11868635B2 (en) * 2020-04-20 2024-01-09 Western Digital Technologies, Inc. Storage system with privacy-centric multi-partitions and method for use therewith
US11487439B1 (en) * 2021-05-27 2022-11-01 Western Digital Technologies, Inc. Utilizing host memory buffers for storage device recoveries

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7206832B2 (en) * 1999-03-12 2007-04-17 Hitachi, Ltd. Method and system of managing an access to a storage system in a computer system
CN100437517C (zh) * 2004-04-28 2008-11-26 松下电器产业株式会社 非易失性存储装置和数据写入方法

Family Cites Families (117)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2111237C (en) 1991-06-26 2002-01-15 Barry Kennedy Multiprocessor distributed initialization and self-test system
US5802363A (en) * 1994-09-27 1998-09-01 International Business Machines Corporation Bios dynamic emulation of multiple diskettes from a single media
US5555540A (en) 1995-02-17 1996-09-10 Sun Microsystems, Inc. ASIC bus structure
US5696949A (en) 1995-06-15 1997-12-09 Intel Corporation System for PCI slots expansion using asynchronous PCI-to-PCI bridge with clock generator for providing clock signal to the expansion mother board and expansion side of bridge
JPH10124384A (ja) * 1996-08-28 1998-05-15 Toshiba Corp 不揮発性半導体メモリの制御方法
GB9622684D0 (en) 1996-10-31 1997-01-08 Sgs Thomson Microelectronics An integrated circuit device and method of communication therwith
JP3228182B2 (ja) * 1997-05-29 2001-11-12 株式会社日立製作所 記憶システム及び記憶システムへのアクセス方法
JP4079506B2 (ja) * 1997-08-08 2008-04-23 株式会社東芝 不揮発性半導体メモリシステムの制御方法
KR100441171B1 (ko) 1998-02-20 2004-10-14 삼성전자주식회사 플래쉬롬과램을이용한펌웨어구현방법
US6295575B1 (en) * 1998-06-29 2001-09-25 Emc Corporation Configuring vectors of logical storage units for data storage partitioning and sharing
US6430663B1 (en) * 1998-07-06 2002-08-06 Adaptec, Inc. Methods for selecting a boot partition and hiding a non-selected partition
GB9903490D0 (en) 1999-02-17 1999-04-07 Memory Corp Plc Memory system
US6484229B1 (en) * 1999-03-05 2002-11-19 Hitachi, Ltd. Magnetic disk apparatus
US6430687B1 (en) 1999-04-15 2002-08-06 International Business Machines Corporation Boot sequence for a network computer including prioritized scheduling of boot code retrieval
US7761653B2 (en) 1999-08-04 2010-07-20 Super Talent Electronics, Inc. Flash micro-controller with shadow boot-loader SRAM for dual-device booting of micro-controller and host
US7707354B2 (en) 1999-08-04 2010-04-27 Super Talent Electronics, Inc. SRAM cache and flash micro-controller with differential packet interface
US6766351B1 (en) 1999-10-07 2004-07-20 Cisco Technology, Inc. Method and apparatus for communicating information between a browser and an application program
US20060161725A1 (en) * 2005-01-20 2006-07-20 Lee Charles C Multiple function flash memory system
US7676640B2 (en) 2000-01-06 2010-03-09 Super Talent Electronics, Inc. Flash memory controller controlling various flash memory cells
US20070233955A1 (en) 2000-01-06 2007-10-04 Super Talent Electronics Inc. Mixed-Mode ROM/RAM Booting Using an Integrated Flash Controller with NAND-Flash, RAM, and SD Interfaces
US20060075395A1 (en) 2004-10-01 2006-04-06 Lee Charles C Flash card system
US6816750B1 (en) 2000-06-09 2004-11-09 Cirrus Logic, Inc. System-on-a-chip
US6963343B1 (en) 2000-06-23 2005-11-08 Micron Technology, Inc. Apparatus and method for dynamically disabling faulty embedded memory in a graphic processing system
US6791555B1 (en) 2000-06-23 2004-09-14 Micron Technology, Inc. Apparatus and method for distributed memory control in a graphics processing system
US6734865B1 (en) 2000-12-13 2004-05-11 Micron Technology, Inc. Method and system for mapping various length data regions
US6784889B1 (en) 2000-12-13 2004-08-31 Micron Technology, Inc. Memory system and method for improved utilization of read and write bandwidth of a graphics processing system
US6816165B1 (en) 2000-12-13 2004-11-09 Micron Technology, Inc. Memory system having multiple address allocation formats and method for use thereof
US6646646B2 (en) 2000-12-13 2003-11-11 Micron Technology, Inc. Memory system having programmable multiple and continuous memory regions and method of use thereof
US6741253B2 (en) 2001-10-09 2004-05-25 Micron Technology, Inc. Embedded memory system and method including data error correction
US7032106B2 (en) 2001-12-27 2006-04-18 Computer Network Technology Corporation Method and apparatus for booting a microprocessor
US6715031B2 (en) * 2001-12-28 2004-03-30 Hewlett-Packard Development Company, L.P. System and method for partitioning a storage area network associated data library
WO2003067544A1 (en) 2002-02-05 2003-08-14 Koninklijke Philips Electronics N.V. Method of activating a remotely controllable device
US7231643B1 (en) 2002-02-22 2007-06-12 Lexar Media, Inc. Image rescue system including direct communication between an application program and a device driver
US7234052B2 (en) 2002-03-08 2007-06-19 Samsung Electronics Co., Ltd System boot using NAND flash memory and method thereof
US20030233533A1 (en) 2002-06-13 2003-12-18 M-Systems Flash Disk Pioneers Ltd. Boot from cache
SG117428A1 (en) 2002-11-07 2005-12-29 Mrd Technologies Pte Ltd Method and apparatus for loading boot code
US7024551B2 (en) 2003-01-07 2006-04-04 Sun Microsystems, Inc. Method and apparatus for updating boot code using a system controller
US7653796B2 (en) 2003-02-20 2010-01-26 Panasonic Corporation Information recording medium and region management method for a plurality of recording regions each managed by independent file system
JP2004334486A (ja) 2003-05-07 2004-11-25 Internatl Business Mach Corp <Ibm> ブートコードを用いた起動システム、及び起動方法
TW200428284A (en) 2003-06-03 2004-12-16 Hon Hai Prec Ind Co Ltd System and method for bootstrap with backup boot-code in single flash ROM
US7467417B2 (en) 2003-06-18 2008-12-16 Architecture Technology Corporation Active verification of boot firmware
US7073013B2 (en) 2003-07-03 2006-07-04 H-Systems Flash Disk Pioneers Ltd. Mass storage device with boot code
US20060203529A1 (en) 2003-09-05 2006-09-14 William Radke Cutting CAM peak power by clock regioning
JP3912355B2 (ja) 2003-10-14 2007-05-09 ソニー株式会社 データ管理装置、データ管理方法、不揮発性メモリ、不揮発性メモリを有する記憶装置及びデータ処理システム
US8812635B2 (en) 2003-12-14 2014-08-19 Cisco Technology, Inc. Apparatus and method providing unified network management
US8190723B2 (en) 2003-12-14 2012-05-29 Cisco Technology, Inc. Method and system for automatically determining commands for a network element
US7383375B2 (en) * 2003-12-30 2008-06-03 Sandisk Corporation Data run programming
EP1704479B1 (en) * 2003-12-30 2014-03-26 SanDisk Technologies Inc. Non-volatile memory and method with phased program failure handling
US7139864B2 (en) * 2003-12-30 2006-11-21 Sandisk Corporation Non-volatile memory and method with block management system
KR100606046B1 (ko) 2004-01-20 2006-07-28 삼성전자주식회사 휴대용 단말기의 낸드 플래쉬 메모리를 이용한 부팅 장치및 방법
US7389465B2 (en) 2004-01-30 2008-06-17 Micron Technology, Inc. Error detection and correction scheme for a memory device
US20080147964A1 (en) * 2004-02-26 2008-06-19 Chow David Q Using various flash memory cells to build usb data flash cards with multiple partitions and autorun function
EP1746510A4 (en) 2004-04-28 2008-08-27 Matsushita Electric Ind Co Ltd NONVOLATILE STORAGE DEVICE AND DATA WRITING METHOD
US20050268077A1 (en) 2004-05-11 2005-12-01 Peter Kuan Memory system for an electronic device and the method for controlling the same
US7322002B2 (en) 2004-05-26 2008-01-22 Micron Technology, Inc. Erasure pointer error correction
US8010952B2 (en) 2004-06-08 2011-08-30 Cisco Technology, Inc. Method and apparatus for configuration syntax and semantic validation
US7735140B2 (en) 2004-06-08 2010-06-08 Cisco Technology, Inc. Method and apparatus providing unified compliant network audit
US7721304B2 (en) 2004-06-08 2010-05-18 Cisco Technology, Inc. Method and apparatus providing programmable network intelligence
US20060015591A1 (en) 2004-06-08 2006-01-19 Datla Krishnam R Apparatus and method for intelligent configuration editor
US7499902B2 (en) 2004-06-08 2009-03-03 Cisco Technology, Inc. Method and apparatus for data model prediction
US7779404B2 (en) 2004-06-10 2010-08-17 Cisco Technology, Inc. Managing network device configuration using versioning and partitioning
EP1607865B1 (en) 2004-06-14 2013-08-14 Micron Technology, Inc. Data control unit capable of correcting boot errors, and corresponding method
US7296143B2 (en) 2004-06-22 2007-11-13 Lenovo (Singapore) Pte. Ltd. Method and system for loading processor boot code from serial flash memory
KR100604877B1 (ko) 2004-07-03 2006-07-31 삼성전자주식회사 내장 시스템의 메모리 어드레스의 매핑을 제어하는 장치와방법
KR100607992B1 (ko) 2004-07-09 2006-08-02 삼성전자주식회사 낸드 플래시 메모리의 동작 상태의 감시를 통해 시스템을부팅하기 위한 방법 및 시스템
US7594063B1 (en) 2004-08-27 2009-09-22 Lexar Media, Inc. Storage capacity status
US7284084B2 (en) 2004-08-30 2007-10-16 International Business Machines Corporation ROM scan memory expander
JP2006085360A (ja) 2004-09-15 2006-03-30 Hitachi Ltd リムーバブルメディアにおけるコンテンツの使用期限管理システム及び方法
KR100634436B1 (ko) 2004-09-23 2006-10-16 삼성전자주식회사 멀티 칩 시스템 및 그것의 부트코드 페치 방법
US20060143368A1 (en) 2004-12-23 2006-06-29 M-Systems Flash Disk Pioneers Ltd. Method for using a multi-bit cell flash device in a system not designed for the device
WO2006082985A2 (en) 2005-02-07 2006-08-10 Sony Computer Entertainment Inc. Methods and apparatus for providing a secure booting sequence in a processor
EP1855283A4 (en) * 2005-03-04 2011-09-28 Panasonic Corp DATA PROCESSING APPARATUS
US7444579B2 (en) 2005-04-28 2008-10-28 Micron Technology, Inc. Non-systematic coded error correction
KR100708128B1 (ko) 2005-04-30 2007-04-17 삼성전자주식회사 낸드 플래시 메모리 제어 장치 및 방법
US7496719B2 (en) 2005-07-26 2009-02-24 Intel Corporation Universal nonvolatile memory boot mode
US7689819B2 (en) 2005-07-29 2010-03-30 Broadcom Corporation Method and system for a self-booting Ethernet controller
US7523299B2 (en) 2005-07-29 2009-04-21 Broadcom Corporation Method and system for modifying operation of ROM based boot code of a network adapter chip
KR100804647B1 (ko) 2005-11-15 2008-02-20 삼성전자주식회사 병렬형 플래시 인터페이스를 지원하는 직렬형 플래시메모리 장치를 이용한 시스템 부팅 방법 및 장치
JP2007206885A (ja) 2006-01-31 2007-08-16 Toshiba Corp コンピュータシステム及びシステム起動方法
KR101173539B1 (ko) 2006-02-15 2012-08-14 삼성전자주식회사 멀티프로세서 시스템 그리고 멀티프로세서 시스템의 초기화방법
US7453723B2 (en) 2006-03-01 2008-11-18 Micron Technology, Inc. Memory with weighted multi-page read
US7810017B2 (en) 2006-03-20 2010-10-05 Micron Technology, Inc. Variable sector-count ECC
EP1845470B1 (en) 2006-04-13 2016-11-09 STMicroelectronics (Research & Development) Limited Multiple purpose integrated circuit
TW200741545A (en) 2006-04-20 2007-11-01 Altek Corp Boot system booting by using a NAND flash
US20070253384A1 (en) 2006-05-01 2007-11-01 Symbol Technologies, Inc. Wireless switch with bootable flash memory storage device
US20070260869A1 (en) 2006-05-01 2007-11-08 Symbol Technologies, Inc. Apparatus and Method for Booting a Computing Device from a NAND Memory Device
US20070254710A1 (en) 2006-05-01 2007-11-01 Symbol Technologies, Inc. Wireless switch with integrated universal serial bus interface
TW200809611A (en) 2006-08-11 2008-02-16 Quanta Comp Inc Embedded system and the boot code auto-copy method
US7369434B2 (en) 2006-08-14 2008-05-06 Micron Technology, Inc. Flash memory with multi-bit read
TWI310153B (en) 2006-08-17 2009-05-21 Quanta Comp Inc Computer system and boot code accessing method thereof
US7739576B2 (en) 2006-08-31 2010-06-15 Micron Technology, Inc. Variable strength ECC
US7512909B2 (en) 2006-08-31 2009-03-31 Micron Technology, Inc. Read strobe feedback in a memory system
TWI327290B (en) 2006-10-03 2010-07-11 Magic Pixel Inc Electronic system with nand flash memory storing boot code and a highly reliable boot up method
WO2008075361A2 (en) 2006-12-20 2008-06-26 Sandisk Il Ltd. Apparatus, method and computer readable medium for disambiguating commands with respect to logical protocols
US7941803B2 (en) 2007-01-15 2011-05-10 International Business Machines Corporation Controlling an operational mode for a logical partition on a computing system
US7861139B2 (en) 2007-01-26 2010-12-28 Micron Technology, Inc. Programming management data for NAND memories
US8065583B2 (en) 2007-07-06 2011-11-22 Micron Technology, Inc. Data storage with an outer block code and a stream-based inner code
US8051358B2 (en) 2007-07-06 2011-11-01 Micron Technology, Inc. Error recovery storage along a nand-flash string
US7747903B2 (en) 2007-07-09 2010-06-29 Micron Technology, Inc. Error correction for memory
US20090055639A1 (en) 2007-08-20 2009-02-26 Kimmo Kuusilinna Methods and system for modular device booting
US7770079B2 (en) 2007-08-22 2010-08-03 Micron Technology Inc. Error scanning in flash memory
US8386744B2 (en) * 2007-10-01 2013-02-26 International Business Machines Corporation Thin provisioning migration and scrubbing
US8103936B2 (en) 2007-10-17 2012-01-24 Micron Technology, Inc. System and method for data read of a synchronous serial interface NAND
US8102710B2 (en) 2007-10-17 2012-01-24 Micron Technology, Inc. System and method for setting access and modification for synchronous serial interface NAND
US7848142B2 (en) 2007-10-31 2010-12-07 Micron Technology, Inc. Fractional bits in memory cells
US8887270B2 (en) 2007-11-12 2014-11-11 Micron Technology, Inc. Smart storage device
US8499229B2 (en) 2007-11-21 2013-07-30 Micro Technology, Inc. Method and apparatus for reading data from flash memory
US8327245B2 (en) 2007-11-21 2012-12-04 Micron Technology, Inc. Memory controller supporting rate-compatible punctured codes
US8046542B2 (en) 2007-11-21 2011-10-25 Micron Technology, Inc. Fault-tolerant non-volatile integrated circuit memory
US8275927B2 (en) 2007-12-31 2012-09-25 Sandisk 3D Llc Storage sub-system for a computer comprising write-once memory devices and write-many memory devices and related method
JP5143601B2 (ja) * 2008-03-24 2013-02-13 株式会社日立製作所 情報処理装置と情報処理方法およびストレージシステム
US8281061B2 (en) 2008-03-31 2012-10-02 Micron Technology, Inc. Data conditioning to improve flash memory reliability
US20090271214A1 (en) 2008-04-29 2009-10-29 Affiliated Computer Services, Inc. Rules engine framework
US8171181B2 (en) 2008-05-05 2012-05-01 Micron Technology, Inc. Memory module with configurable input/output ports
US8082435B2 (en) * 2008-05-07 2011-12-20 Micron Technology, Inc. Memory device initiate and terminate boot commands
US8060719B2 (en) 2008-05-28 2011-11-15 Micron Technology, Inc. Hybrid memory management
JP2009301683A (ja) * 2008-06-17 2009-12-24 Sony Corp 記録再生装置及び記録再生方法、並びにコンピュータ・プログラム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7206832B2 (en) * 1999-03-12 2007-04-17 Hitachi, Ltd. Method and system of managing an access to a storage system in a computer system
CN100437517C (zh) * 2004-04-28 2008-11-26 松下电器产业株式会社 非易失性存储装置和数据写入方法

Also Published As

Publication number Publication date
US8429391B2 (en) 2013-04-23
KR20130030749A (ko) 2013-03-27
JP2013525886A (ja) 2013-06-20
US9342371B2 (en) 2016-05-17
US8762703B2 (en) 2014-06-24
KR101421366B1 (ko) 2014-07-18
EP2558941A4 (en) 2015-04-01
CN102859501A (zh) 2013-01-02
US20140289505A1 (en) 2014-09-25
WO2011129874A3 (en) 2012-02-02
JP5522499B2 (ja) 2014-06-18
WO2011129874A2 (en) 2011-10-20
EP2558941A2 (en) 2013-02-20
US20130275713A1 (en) 2013-10-17
US20110258425A1 (en) 2011-10-20

Similar Documents

Publication Publication Date Title
CN102859501B (zh) 存储器装置及系统中的引导分区
JP5736439B2 (ja) ソリッドステート記憶装置におけるトランスレーションレイヤ
US8559225B2 (en) Nonvolatile memory device and related method of operation
CN109992202B (zh) 数据存储设备、其操作方法以及包括其的数据处理系统
CN110413446B (zh) 数据存储设备及其操作方法
KR20100124087A (ko) 메모리 컨트롤러, 그것을 포함하는 메모리 시스템 그리고 그것의 동작 방법
CN111143235A (zh) 多内核存储器系统中的逻辑地址分配
CN117153220A (zh) 半导体存储装置以及存储器系统
US9383929B2 (en) Data storing method and memory controller and memory storage device using the same
US11347433B2 (en) Method for performing sudden power off recovery management, associated memory device and controller thereof, and associated electronic device
US11809324B2 (en) Tokens to indicate completion of data storage
US11194708B2 (en) Data relocation in memory having two portions of data
US8531879B2 (en) Semiconductor memory device and an operating method thereof
TWI830660B (zh) 資料儲存裝置與資料處理方法
CN111145804B (zh) 解码电路及具有该解码电路的半导体存储器装置
US20230092302A1 (en) System for outputting test data from multiple cores and method thereof
CN115756324A (zh) 存储系统及存储器的操作方法
KR20190084488A (ko) 데이터 저장 장치 및 그것의 동작 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant