CN103761986A - 具有数据控制的存储器 - Google Patents

具有数据控制的存储器 Download PDF

Info

Publication number
CN103761986A
CN103761986A CN201410054281.9A CN201410054281A CN103761986A CN 103761986 A CN103761986 A CN 103761986A CN 201410054281 A CN201410054281 A CN 201410054281A CN 103761986 A CN103761986 A CN 103761986A
Authority
CN
China
Prior art keywords
packet
data
input end
bag
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410054281.9A
Other languages
English (en)
Inventor
吴学俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mosaid Technologies Inc
Conversant Intellectual Property Management Corp
Original Assignee
Mosaid Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mosaid Technologies Inc filed Critical Mosaid Technologies Inc
Publication of CN103761986A publication Critical patent/CN103761986A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/107—Serial-parallel conversion of data or prefetch
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/30—Reduction of number of input/output pins by using a serial interface to transmit or receive addresses or data, i.e. serial access memory

Abstract

在一个实施例中，一种存储器装置包括存储器、第一数据链路、第一输入端、第二输入端、第二数据链路、第一输出端和第二输出端。第一数据链路被配置为将一个或多个包输入到该存储器装置。第一输入端被配置为将命令选通信号输入到该存储器装置，该命令选通信号描述经由第一数据链路输入到该存储器装置的命令包。第二输入端被配置为将数据选通信号输入到该存储器装置，该数据选通信号描述经由第一数据链路输入到该存储器装置的数据包。第一和第二输出端被配置为分别输出命令选通信号和数据选通信号。第二数据链路被配置为从该存储器装置输出包。

Description

具有数据控制的存储器
本申请是申请号为200880105697.1、申请日为2008年7月7日、发明名称为“具有数据控制的存储器”的中国发明申请的分案申请。
背景技术
目前，许多电子装置包括用于保存由该装置利用的信息（数据）的存储器系统。例如，一些数字音频播放器包括用于保存可以由该播放器播放的数字化音频的存储器系统。同样地，个人计算机系统通常利用存储器系统来保存由该计算机系统利用的软件。
在许多电子装置中，存储器系统通常包括控制器和一个或多个存储器装置。控制器典型地包含配置为生成用于指导该存储器装置保存和检索信息的信号的电路。该存储器装置典型地将该信息保存在该存储器装置中包含的存储器中。该存储器可以是易失性的或非易失性的。当包含易失性存储器的存储器装置断电时，该装置通常丢失所保存的信息。当包含非易失性存储器的存储器装置断电时，该装置通常保持所保存的信息。
在特定的传统存储器系统中，使用并行总线在控制器和存储器装置之间并行传送数据和控制信号。通常，使用许多导线来实现该总线，并且，根据存储器系统的布局，该导线可以延伸一定长度。
附图说明
通过示例，现在将参考如下附图：
图1是可以和本发明的实施例一起使用的存储器系统的示例的框图；
图2是可以实现本发明的实施例的存储器装置的示例的框图；
图3是根据本发明的实施例可以用于将命令包输入到存储器装置的步骤序列的流程图；
图4是根据本发明的实施例说明可以用于将命令包输入到存储器装置的时序信息的时序图；
图5是根据本发明的实施例可以用于将写数据包输入到存储器装置中的步骤序列的流程图；
图6是根据本发明的实施例说明可以用于将写数据包输入到存储器装置的时序信息的时序图；
图7是根据本发明的实施例可以用于将读取数据包从存储器装置输出的步骤序列的流程图；
图8是根据本发明的实施例说明可以用于将读取数据包从存储器装置输出的时序信息的时序图；
图9A－B是根据本发明的实施例可以用于在存储器装置中保存数据的步骤序列的流程图；
图10是根据本发明的实施例说明可以用于在存储器装置中保存数据的时序信息的时序图；
图11A－B是根据本发明的实施例可以用于从存储器装置检索数据的步骤序列的流程图；
图12是根据本发明的实施例说明可以用于从存储器装置检索数据的时序信息的时序图；
图13A－B是根据本发明的实施例可以用于暂停和恢复将写数据包输入到存储器装置的步骤序列的流程图；和
图14是根据本发明的实施例说明可以用于暂停和恢复将写数据包输入到存储器装置的时序信息的时序图。
具体实施方式
在一些串行总线设计中，命令被用于指导存储器装置以执行各种操作（例如读取数据、写数据）。命令典型地被嵌入到串行数据流中，其经由串行总线从控制器传送到该存储器装置。与该命令有关的参数（例如，地址、数据）也可以包括在该串行流中。该命令和参数信息可以用代码“标记”，使得它们可以被该存储器装置识别。例如，在串行流中，两位代码可以先于命令以指示跟随该代码的信息是命令。同样地，在该流中，数据和地址信息中的每一个可以以代码先行，来识别该信息。
上述串行总线设计的一个问题在于，串行位流中的代码倾向于给该流中所承载的命令和参数信息增加相当大量的开销。例如，如果使用2位代码来识别4位的命令，由该代码增加的开销是50％。而且，增加代码到位流中可能影响性能和消耗位流中可以以其他方式被用于承载其它信息的有价值的空间，其他信息例如附加的命令和其相关参数以及附加的数据。
在此公开了一种分别用于将信息输入到存储器装置和从存储器装置输出信息的改进的设计。在一个实施例中，存储器装置包括存储器、第一数据链路、第一输入、第二输入、第二数据链路、第一输出和第二输出。第一数据链路被配置为将一个或多个包输入到存储器装置。包与可以被格式化以包含诸如命令、参数和数据等的各种信息的数据序列（例如数据字节）有关。第一输入被配置为将命令选通信号输入到存储器装置。命令选通信号描述在第一数据链路处输入到存储器装置的命令包（即，指示包的开始和终止）。命令包示意性地是包含可由存储器装置执行的命令的包。该命令包也可包含与命令相关的各种参数信息，诸如地址信息。第二输入被配置为将数据选通信号输入到存储器装置。数据选通信号描述在第一数据链路处输入到存储器装置的写数据包。写数据包示意性地是包含可以保存在该装置的存储器中的数据的包。第二数据链路被配置为从存储器装置输出诸如包和状态的信息。从该装置输出的包可包括由该装置旁路的命令包和读取数据包。读取数据包示意性地是包含已经从该装置的存储器读取的数据的包。第一输出被配置为输出由存储器装置旁路的命令选通信号。同样地，第二输出被配置为输出由存储器装置旁路的数据选通信号。所旁路的命令包示意性地与描述该命令包的所旁路的命令选通信号一起同时从该装置输出。同样地，读取数据包示意性地与描述该读取数据包的所旁路的数据选通信号一起同时从该存储器装置输出。
图1是可以和本发明的实施例一起使用的存储器系统的示例的框图。系统100包括经由一系列电连接来连接到存储器装置200的控制器110。该控制器110包括配置为生成各种控制信号和包的电路，该控制信号和包被用于将数据保存在存储器装置200中并从该装置200中检索所保存的数据。该控制信号和包经由电连接在存储器装置200和控制器110之间传送。该包可包括包含命令的命令包和所使用的相关参数，例如，以指导存储器装置200来保存数据到装置200中包含的存储器中并从该存储器中检索数据。另外，该包可包括包含将被保存到存储器中的数据的写数据包和包含已经从该存储器中检索的数据的读取数据包。
应该注意，此处所公开的概念可以被应用到许多不同类型的存储器装置中，包括但不限于，NAND闪速存储器、NOR闪速存储器、AND闪速存储器、串行闪速存储器、分离位线NOR（DiNOR）闪速存储器、动态随机存取存储器（DRAM）、同步RAM（SRAM）、铁电RAM（FRAM）、磁性RAM（MRAM）、相变RAM（PCRAM）、只读存储器（ROM）和电可擦可编程ROM（EEPROM）等。
图2是可以实现本发明的实施例的存储器装置200的示例的框图。存储器装置200包括各种电路，包括配置为响应于被输入到装置200中的命令来保存和检索数据的电路。更具体地，存储器装置200包括内部电压发生器260、行/列预解码器和阵列控制230、行解码器210、页面缓冲器217、存储器205、列解码器220、数据控制单元和寄存器225、配置寄存器235、命令和地址处理单元240、输入和输出数据处理单元245、控制接口250以及输入和输出缓冲器255。
内部电压发生器260包括配置为生成由包含在存储器装置200内的各种电路使用的各种电压电平的电路。行/列预解码器和阵列控制230包括配置为预解码从命令和地址处理单元240传送来的行地址和列地址信息的电路。
行解码器210包括配置为执行由行/列预解码器230提供的行地址信息的最后解码的电路。该最后解码的行地址信息被用于选择数据在存储器205中被保存或检索的位置。列解码器220包括配置为执行由行/列预解码器230提供的列地址信息的最后解码的电路。该最后解码的列地址信息被用于选择页面缓冲器217中的具体列。数据控制单元和寄存器225包括配置为处理并保存传送到页面缓冲器217或从页面缓冲器217传送来的信息的电路。页面缓冲器217是包括配置为暂时保持（1）将被保存到存储器205的写数据和（2）从存储器205检索的读取数据的电路的数据缓冲器。
存储器205包括配置为实现可以用于保存数据的数据存储装置的电路。存储器205可以包括用于保存数据的一个或多个存储体。存储器205可以为易失性的或非易失性的。数据示意性地基于每页面被保存（写）到存储器205并从存储器205中检索（读取）。在装置200中，页面长度为2112字节。应该注意，在本发明的其它实施例中使用其它页面尺寸。还应该注意，在本发明的其它实施例，数据基于非页面被保存到存储器中并从存储器中检索。
配置寄存器235包括被配置为保存与装置200相关的各种可配置（可编程）和/或只读配置信息的电路。该信息示意性地包括与存储器装置200相关的装置地址和指定装置的Dn输入数据链路和装置的Qn输出数据链路的宽度的链路宽度信息。在一个实施例中，链路宽度信息指定信息位的数目，该信息可以被同时在Dn输入端按时钟输入装置200或在Qn输出端按时钟输出装置200。例如，如果所指定的链路宽度是1位，则一次可以将1位信息按时钟输入到Dn输入端或从Qn输出端按时钟输出。同样地，例如，如果所指定的链路宽度是8位，则一次可以将8位信息按时钟输入到Dn输入端或从Qn输出端按时钟输出。
命令和地址处理单元240包括配置为处理包含在被输入到装置200的命令包中的命令的电路。该处理示意性地包括执行该命令和处理（例如解码）来自可以包含在该命令包中的地址信息的行和列地址信息。所处理的行和列信息由命令和地址处理单元240传送到行/列预解码器和阵列控制230，尤其用于选择数据在存储器205中被保存和检索的各种位置。输入和输出数据处理单元245包括配置为处理传送到和来自装置200的数据的电路。该处理示意性地包括串行化和解串化该数据。
控制接口250包括配置为实现装置200的各种输入端和输出端的电路。该输入端包括RST#输入端、CE#输入端、CK输入端、CK#输入端、CSI输入端和DSI输入端。该输出端包括CSO输出端、DSO输出端、可选的CKO输出端和可选的CKO#输出端。可以被输入到装置200的信号包括分别经装置的RST#、CE#、CK、CK#、CSI和DSI输入端输入到装置200的复位信号、芯片使能信号、时钟输入信号和其反向信号、命令选通信号和数据选通信号。可以从装置200输出的信号包括分别经由装置的CKO、CKO#、CSO和DSO输出端从装置200输出的时钟输出信号和其反向信号、命令选通信号和数据选通信号。
复位信号可以用于复位装置200。在装置的RST#输入端处将激活的复位信号（例如设置信号为逻辑低状态）输入到装置200导致装置200复位。芯片使能信号可以被用于使能装置200。在装置的CE#输入端处将激活的芯片使能信号输入到装置200导致装置200被启动（运转）。启动装置200激活了装置200内的内部时钟信号并且使装置200能够接受和处理命令。在装置的CE#输入端处将无效的芯片使能信号输入到装置200使得装置200停用，使装置的内部时钟信号无效并且使装置200停止运转（例如不能够接受和处理命令）。
时钟输入信号和其反向信号是被用于为装置200提供外部时钟的外部系统时钟信号。在一个实施例中，时钟输入信号和其反向信号是表示一个是另一个的互补信号的不同时钟信号。可以使用时钟输入信号或其反向信号将命令和数据包同时输入到装置200或从装置200输出。同样地，可以使用时钟输入信号或其反向信号将状态同时从该装置输出。时钟输出信号和其反向信号分别是时钟输入信号和其反向信号的拷贝。
如将在下面进一步描述的，输入到装置200的命令选通信号可以被用于描述在装置的Dn输入端处输入到装置200的命令包。从装置200输出的命令选通信号是输入到装置200的命令选通信号的拷贝。从装置200输出的命令选通信号可以被用于描述由装置200在装置的Qn输出端处输出（旁路）的命令包。输入到装置200的数据选通信号可以被用于描述在装置的Dn输入端处输入到装置200的写数据包。从装置200输出的数据选通信号是输入到装置200的数据选通信号的拷贝。从装置200输出的数据选通信号可以被用于描述在装置的Qn输出端处从装置200输出的读取数据包。另外，从装置200输出的数据选通信号可以被用于指示在装置的Qn输出端处从装置200输出的状态。
Dn输入端是被用于将包（例如，写数据包、命令包）输入到装置200的数据链路。通过在时钟输入信号或其反向信号的转变处将包的部分按时钟输入装置200，示意性地在Dn输入端处将包输入到装置200。一次按时钟输入到装置200的部分的尺寸依赖于如配置寄存器235中所指定的数据链路的宽度。例如，如果数据链路被指定是1位宽，则该部分的尺寸是1位且一次将1位的包按时钟输入到装置200。同样地，例如，如果数据链路宽度是8位宽，则该部分的尺寸是8位且一次将8位的包按时钟输入到该装置。
被用于将包的部分按时钟输入到装置200的时钟信号的转变依赖于用于装置200的数据速率布置。例如，在单倍数据速率（SDR）布置中，可以在CK或CK＃的每个上升或下降转变时将包的部分按时钟输入到装置200。同样地，在双倍数据速率（DDR）布置中，可以在CK或CK＃的每个上升和下降转变时将包的部分按时钟输入到装置200。注意到，其它数据速率布置可以用于装置200，包括四倍数据速率（QDR）布置、八倍数据速率（ODR）布置等等。
Qn输出端是用于从存储器装置200输出信息（例如，旁路的命令包、读取数据包、状态）的数据链路。从装置200一次输出（例如，在时钟输入信号或其反向信号的转变时）的信息的数量依赖于数据链路的宽度。因此，例如，如果数据链路是1位宽，则从装置200一次输出单个位的信息。同样地，如果数据链路的宽度是多位宽，则从装置200一次输出多个位的信息。
通过在时钟输入信号或其反向信号的转变处将信息的部分从装置200按时钟输出，示意性地在Qn输入端处将信息从装置200输出。一次从装置200按时钟输出的信息的数量依赖于如配置寄存器235中所指定的数据链路的宽度。例如，如果数据链路是1位宽，则一次将1位的信息从装置200按时钟输出。同样地，例如，如果数据链路宽度是8位宽，则一次将8位的信息从装置200按时钟输出。
用于将信息从装置200按时钟输出的时钟信号的转变依赖于用于装置200的数据速率布置。例如，在SDR布置中，可以在CK或CK＃的每个上升或下降转变时将信息的部分从装置200按时钟输出。同样地，在DDR布置中，可以在CK或CK＃的每个上升和下降转变时将信息的部分从装置200按时钟输出。注意到，其它数据速率布置可以用于将信息从装置200按时钟输出，包括QDR方案、ODR方案等等。
CSI、DSI和Dn输入端和CSO、DSO和Qn输出端一起包括用于装置200的串行链路接口。应该注意，装置200可以包含一个或多个串行链路接口，且该串行链路接口可以彼此独立地操作。
可操作地，控制接口250在装置的CSI输入端处接收激活的命令选通信号，从该激活的命令选通信号生成内部命令选通信号（int_CSI），并将该内部命令选通信号传送到输入和输出缓冲器255，以调节缓冲器255来在装置的Dn输入端处接收（按时钟输入）命令包。输入和输出缓冲器255将命令包按时钟输入到装置200并将该命令包经由内部串行“数据输入”（sdin）总线传送到命令和地址处理单元240。
命令和地址处理单元240处理命令包，包括解析可以被包含在该包中的地址信息并且执行包含在包中的命令。命令和处理单元240将解析的地址信息传送到行/列预解码器和阵列控制230。如果所解析的地址信息包含行地址，则行/列预解码器和阵列控制230将该行地址传送到行解码器210，其在存储器205中选择与该行地址相关的页面。如果所解析的地址信息包含列地址，则行/列预解码器和阵列控制230将该列地址传送到列解码器220，其在页面缓冲器217中选择与该列地址相关的起始列。
如果装置200接收的命令包包含（1）列地址和（2）突发数据载入开始命令或突发数据载入命令，则命令和地址处理单元240通过生成写信号并将该写信号传送到输入和输出数据处理单元245以指导单元245接收包含将被写入存储器205的写数据的写数据包，该命令和地址处理单元240将装置200置于写模式。另外，该命令和地址处理单元240将包含在命令包中的列地址传送到行/列预解码器和阵列控制230，以在页面缓冲器217中选择写数据将被写入的起始列。
在装置200已经被置于写模式之后，在装置的DSI输入端处接收的数据选通信号被控制接口250转换为内部数据选通信号（int_DSI）。随后该控制接口250将该内部数据选通信号传送到输入和输出缓冲器255，以指导缓冲器255接收写数据包。输入和输出缓冲器255在装置的Dn输入端处接收（按时钟输入）写数据包，并将该写数据包经由sdin总线传送到输入和输出数据处理单元245。该输入和输出数据处理单元245解串行化该写数据包并将包含在其中的写数据传送到数据控制单元和寄存器225。该数据控制单元和寄存器225将该写数据传送到页面缓冲器217，开始于由列解码器220选择的列地址处。
包含页面编程命令和由装置200之后接收的行地址的命令包被传送到命令和地址处理单元240，其（1）执行页面编程命令，（2）将行地址传送到行/列预解码器和阵列控制230以在存储器205中选择写数据将被写入的页面，并且（3）指导数据控制单元和寄存器225将包含在页面缓冲器217中的写数据写入存储器205中的所选择的页面。
如果由装置200接收的命令包包含页面读取命令，则命令和地址处理单元240生成读取信号并将该读取信号传送到输入和输出数据处理单元245。另外，命令和地址处理单元240将包含在命令包中的行地址传送到行/列预解码器和阵列控制230，以在存储器中选择读取数据被保存的行。从存储器205读取所选择的行的读取数据并将其放置于页面缓冲器217中。输入和输出数据处理单元245串行化该读取数据并将所串行化的读取数据经由内部串行“数据输出”（sdout）总线传送到输入和输出缓冲器255。
包含突发数据读取命令和之后由装置200接收的列地址的命令包被传送到命令和地址处理单元240，其（1）执行突发数据读取命令并且（2）通过生成读取信号并将该读取信号传送至输入和输出数据处理单元245以指导单元245将该读取数据输出到输入和输出缓冲器255，来将装置200置于读取模式。输入和输出数据处理单元245接收该读取信号，串行化该读取数据并将所串行化的读取数据传送到输入和输出缓冲器255。
在装置200已经被置于读取模式后，在装置的DSI输入端处接收的数据选通信号被控制接口250转换为内部数据选通信号（int_DSI）。控制接口250将该内部数据选通信号传送至输入和输出缓冲器255以指导缓冲器255输出所串行化的读取数据。输入和输出缓冲器255在装置的Qn输出端处从装置200输出（按时钟输出）所串行化的读取数据。
表1说明了可以包含在被输入到装置200的命令包中的信息的示例。
表1示例命令包信息
命令/操作 装置地址 OP代码 行地址 列地址
页面读取 有效 00h 有效 －
用于拷贝的页面读取 有效 10h 有效 －
突发数据读取 有效 20h － 有效
突发数据载入开始 有效 40h － 有效
突发数据载入 有效 50h － 有效
页面编程 有效 60h 有效 －
块擦除地址输入 有效 80h 有效 －
页面对擦除地址输入 有效 90h 有效 －
擦除 有效 A0h － －
操作中断 有效 C0h － －
读取状态寄存器 有效 F0h － －
读取装置信息寄存器 有效 F4h － －
读取链路配置寄存器 有效 F7h － －
写链路配置寄存器 有效 FFh － －
装置地址被用于将命令包寻址到系统中的一个或多个装置200。装置地址可以是用于将命令包寻址到特定装置200的单播地址。替代地，该地址可以是用于将命令包寻址到属于特定多播组的一个或多个装置200的多播地址。接收命令包的装置200执行（进行）包含在该命令包中的命令，该命令包（1）被寻址到装置200或者（2）被寻址到装置200所属的多播组。在单个装置200的系统中，可以忽略装置地址。在多个装置200的系统中，为了识别系统中的将执行该命令的那些装置200，装置地址也许是必要的。
该命令被用于指导装置200执行特定的操作。例如，页面读取命令可以被用于指导装置200从装置的存储器205读取数据页面并且将该数据置于装置的页面缓冲器217中。同样地，突发数据读取命令可以被用于指导装置200在装置的Qn输出端处从装置200输出包含在装置的页面缓冲器217中的数据。命令以操作（OP）代码表示在命令包中。
行地址被用于指定包含在存储器205中将要执行命令的起始存储器位置。例如，对于页面读取命令，行地址指定存储器205中读取数据的页面的起始地址。
列地址指定页面缓冲器217中执行操作的列的起始地址。例如，对于突发数据读取命令，列地址指定页面缓冲器217中数据被读取的起始列。
表2说明了可以被用于格式化输入到装置200中的命令包的示例格式。
表2示例命令包格式
Figure BDA0000466855340000101
Figure BDA0000466855340000111
例如，参考表2，可以被用于指导装置200执行页面读取操作的命令包可以包含与装置200相关的一个字节装置地址（DA），之后是指示页面读取命令的一个字节的OP代码（即，00h），之后是指定与命令相关的行地址的三个字节的行地址（RA）。同样地，例如，可以被用于指导装置200执行突发数据读取操作的命令包可以包含与装置200相关的一个字节装置地址，之后是指示突发数据读取命令的一个字节的OP代码（即，20h），之后是指定与命令相关的列地址的两个字节的列地址（CA）。
图3是根据本发明的实施例可以被用于将命令包输入到系统100中的存储器装置200中的步骤序列的流程图。参考图1和3，该序列开始于步骤305，并进行到步骤310，其中控制器110（1）在控制器的CSO输出端处输出激活的命令选通信号并且（2）在控制器的Qn输出端处输出命令包的第一部分。在步骤320，如上面所描述的，存储器装置200在其CSI输入端处接收命令选通信号并且在其Dn输入端处将命令包的第一部分输入（按时钟输入）到装置200。在步骤330，控制器110确定命令包的最后部分是否已经从存储器控制器110输出。如果否，则该序列进行到步骤340，如上面所述，其中控制器110输出命令包的下一部分并且存储器装置200将下一部分输入到装置200。
如果在步骤330，控制器110确定命令包的最后部分已经从控制器110输出，则该序列进行到步骤350，其中控制器在其CSO输出端处输出无效的命令选通信号以指示命令包的结束。在步骤360，存储器装置200在其CSI输入端处接收无效的命令选通信号并且断定整个命令包已经被输入到装置200。在步骤395，该序列结束。
图4是根据本发明的实施例说明可以用于将命令包输入到存储器装置200的时序信息的时序图。参考图4，命令包包含装置地址（DA）、命令（CMD）和地址（ADDR）信息。在装置的CSI输入端处将激活的命令选通信号输入到存储器装置200。当命令选通信号被激活时，在与CK或者CK#输入端处出现的时钟信号相关的时钟边沿，出现在装置的Dn输入端处的部分命令包被按时钟输入到装置200。在随后的时钟转变处，命令包的随后部分按时钟输入到装置200。如上面所提及的，包括该部分的命令包的位的数目依赖于配置寄存器235中所指定的Dn的宽度。
对于出现在Dn输入端处的命令包的部分，时间tIS表示输入建立时间，并且时间tIH表示输入保持时间。在命令包的持续时间内，命令选通信号被激活，并且用于描述命令包。在命令包的最后部分已经被按时钟输入到装置200后，命令选通信号失去效力。
通过在时间tIOL（输入/输出等待时间）在装置的CSO输出端处输出命令选通信号的拷贝，装置200旁路该命令选通信号，其中时间tIOL是从命令选通信号被输入到装置200的时间开始的等待时间。当激活的命令选通信号从装置200输出时，如上面所描述的，通过在CK或者CK#输入端出现的时钟信号的每个边沿，在装置的Qn输出端，从装置200一部分一部分地按时钟输出命令包，装置200旁路该命令包。如上面所描述的，包括该部分的位的数目依赖于在配置寄存器235中指定的Qn的宽度。时间tOH表示在Qn输出端处输出的信息有效的保持时间。时间tOA表示输出存取时间。
在一个实施例中，命令包在长度上是字节的若干倍数，并且使用4个时钟周期可以将每个字节输入到装置200。在该实施例中，对于依赖于命令包的长度的每个命令包，激活的命令选通信号出现在装置的CSI输入端和CSO输出端持续4时钟周期的若干倍数。例如，如果命令包在长度上是5个字节，则激活的命令选通信号每次出现在装置的CSI输入端和CSO输出端持续20个时钟周期。
图5是根据本发明的实施例可以用于将写数据包输入到系统100中存储器装置200中的步骤序列的流程图。参考图1和5，该序列开始于步骤505，并进行到步骤510，其中控制器110在控制器的DSO输出端处输出激活的数据选通信号，并且在控制器的Qn输出端处输出写数据包的第一部分。在步骤520，如上面所描述的，存储器装置200在装置的DSI输入端处接收激活的数据选通信号并且在装置的Dn输入端处将写数据包的第一部分输入到装置200。在步骤530，控制器110确定写数据包的最后部分是否已经从存储器控制器110输出。如果没有，该序列进行到步骤540，其中如上面所描述的，控制器110输出写数据包的下一部分并且存储器装置200将该下一部分输入到装置200。
如果在步骤530，控制器110确定写数据包的最后部分已经从存储器控制器110输出，则该序列进行到步骤550，其中控制器在控制器的DSO输出端处输出无效的命令选通信号以指示写数据包的结束。在步骤560，存储器装置200在该装置的DSI输入端处接收无效的数据选通信号并且断定该写数据包已经被输入到该装置。在步骤595，该序列结束。
图6是根据本发明的实施例说明可以用于将写数据包输入到存储器装置200的时序信息的时序图。当数据选通信号在装置的DSI输入端处被激活时，在与CK或者CK#输入端处出现的时钟信号相关的时钟边沿处，出现在装置的Dn输入端的数据包的部分被按时钟输入到装置200。在随后的时钟转变时，写数据包的随后部分被按时钟输入到装置200。如上面所提及的，包括该部分的写数据包的位的数目依赖于Dn的宽度。
对于出现在Dn输入端的写数据包的部分，时间tIS表示建立时间并且时间tIH表示保持时间。在写数据包的持续时间内，数据选通信号被激活，并且用于描述写数据包。在写数据包的最后部分已经被按时钟输入到存储器装置200后，数据选通信号被无效。
注意到，当装置200处于写模式时，写数据包被输入到存储器装置200。响应于执行命令（例如，突发数据载入开始命令、突发数据载入命令），存储器装置200进入写模式。写模式是存储器装置200被如下配置的模式：（1）经由装置的Dn输入端接收（输入）写数据包并且（2）将包含在写数据包中的写数据传送到页面缓冲器217。当装置200处于写模式时，DSO和Qn输出端被配置为维持稳态并且当写数据包被输入到装置200时不被写数据包的状态所影响。由于DSO和Qn未主动改变状态并且因此不消耗额外的能量，所以这对节约能量起作用。通过执行包含在之后被输入到装置200的另一个命令包中的另一个命令（例如页面编程命令），装置200退出写模式。
图7是根据本发明的实施例可以用于将读取数据包从系统100中的存储器装置200输出的步骤序列的流程图。参考图1和7，该序列开始于步骤705，并进行到步骤710，其中通过在控制器的DSO输出端处输出读取数据包长度的激活的数据选通信号，控制器110从装置请求读取数据包。激活的数据选通信号描述所请求的读取数据包。在步骤720，如上面所描述的，存储器装置200在该装置的DSI输入端处接收激活的数据选通信号，在装置的DSO输出端处输出激活的数据选通信号的拷贝并且在装置的Qn输出端处输出数据包的第一部分。在步骤730，控制器110在控制器的DSI输入端处接收来自装置200的激活的数据选通信号的拷贝，并且在出现在控制器的CK或者CK＃输入端的时钟信号转变时，在控制器的Dn输入端处按时钟输入读取数据包的第一部分。
在步骤740，存储器装置200确定读取数据包的最后部分是否已经从存储器装置200输出。如果没有，则该序列进行到步骤750，如上面所述，其中存储器装置200输出读取数据包的下一部分，并且控制器110将读取数据包的该下一部分输入到控制器110。然后，该序列返回到步骤740。
如果在步骤740，存储器装置200确定读取数据包的最后部分已经通过存储器装置200输出，则该序列进行到步骤760，其中存储器装置200在其DSO输出端处输出无效的数据选通信号。在步骤770，控制器110在其DSI输入端处接收无效的数据选通信号并且断定读取数据包已经从装置200输出。在步骤795，该序列结束。
图8是根据本发明的实施例说明可以用于将读取数据包从存储器装置200输出的时序信息的时序图。参考图8，如上面所描述的，数据选通信号被激活并由装置200在装置的DSI输入端处接收。时间tIS表示用于激活的数据选通信号的建立时间，时间tIH表示用于激活的数据选通信号的保持时间。装置200在装置的DSO输出端处输出激活的数据选通信号的拷贝。所输出的数据选通信号被激活的持续时间与所接收的激活的数据选通信号相同。
当激活的数据选通信号的拷贝从装置200输出时，读取数据包从装置200输出。时间tOL是输出等待时间，其表示从激活的数据选通信号由装置200识别的时间到读取数据包的第一部分出现在装置的Qn输出端的时间。在每一个时钟转变时，读取数据包的部分出现在装置的Qn输出端。对于出现在装置的Qn输出端的读取数据包的部分，时间tOA表示输出存取时间，且时间tOH表示输出保持时间。
注意到，当装置200处于读取模式时，读取数据包从装置200输出。在本发明的实施例中，装置200通过执行诸如突发数据读取命令的命令进入读取模式，并且当另一个命令输入到装置200时退出读取模式。
图9A－B是根据本发明的实施例可以用于在系统100的存储器装置200中保存数据的步骤序列的流程图。参考图1和图9A－B，该序列开始于步骤905，并且进行到步骤910，其中，如上面所描述的，控制器110输出包含突发数据载入开始命令和列地址的命令包。在步骤915，如上面所描述的，存储器装置200输入命令包，并且处理它，包括进入写模式。在步骤920，如上面所描述的，控制器110将写数据包输出到存储器装置200，该写数据包包含将被写入装置的存储器205的数据。在步骤925，如上面所描述的，存储器装置200输入写数据包，并且将包含在该写数据包中的写数据传送到装置的页面缓冲器217，开始于命令包中指定的列地址处。
在步骤930，控制器110输出包含页面编程命令和行地址的命令包。在步骤935，如上面所描述的，存储器装置200输入该命令包，并且处理它，包括将页面缓冲器的内容传送到存储器205，开始于由命令包中包含的行地址所指定的位置处。
在步骤940（图9B），控制器110将包含读取状态寄存器命令的命令包输出到存储器装置200。读取状态寄存器命令可以被用于指导装置200输出装置200的状态。在步骤945，如上面所描述的，存储器装置200输入该命令包，并且处理它，包括进入读取模式。
在步骤950，如上面所描述的，控制器110通过在其DSO输出端处输出激活的数据选通信号来请求来自装置200的状态。在步骤955，装置200在其DSI输入端处接收该请求（即激活的数据选通信号），并且在其Qn输出端处输出所请求的状态。在步骤960，控制器110在其Dn输入端处输入所请求的状态。
在步骤965，控制器110确定状态是否指示存储器200已经准备好。在存储器装置200已经完成将数据写入存储器205之后，存储器装置200输出指示该装置200准备好的状态。如果该状态没有指示装置200准备好，则该序列返回到步骤955。否则，该序列进行到步骤970，其中控制器110在其DSO输出端处输出无效的数据选通信号并且断定该数据已经被写入装置的存储器205。在步骤995该序列结束。
图10是根据本发明的实施例说明可以用于将数据保存到存储器装置200中的时序信息的时序图。参考图10，如上面所描述的，被寻址到装置200且包含突发数据载入开始命令和列地址的命令包被输入到装置200。列地址指示装置的页面缓冲器217中数据将被写入的起始地址。由于命令包被寻址到装置200，装置200处理该命令并且进入写模式，这在时序图的时间T1到T2中标明。
如上面所描述的，激活的数据选通信号在时间tCDS在装置的DSI输入端处输入到装置200，其中时间tCDS是CSI至DSI的间隔时间，并且包含将被写入装置的存储器205的数据的写数据包在装置的Dn输入端处输入到装置200。包含在写数据包中的数据被置于装置的页面缓冲器217，开始于命令包中所指定的起始列地址处。然后，如上面所描述的，包含装置的装置地址、页面编程命令和行地址的命令包被输入到装置200。在时间间隔tDCS之后，命令包被输入到装置200，其中时间间隔tDCS是DSI至CSI的间隔时间。页面编程命令指导装置200将包含在页面缓冲器217中的数据写入装置的存储器205，开始于命令包中所包含的行地址处。
如上面所描述的，包含读取状态命令的命令包随后被输入到装置200。读取状态命令导致装置200进入读取模式（在图中标示为时间T3到T4）并且在装置的Qn输出端处输出装置200的状态（例如，忙碌、准备好）。如上面所描述的，在装置的DSI输入端处将激活的数据选通信号输入到装置200，以请求装置200输出状态。在时间tCDS之后，数据选通信号被激活，其中时间tCDS是CSI至DSI的间隔时间。当装置200忙于将数据写入存储器205时，装置200在装置的Qn输出端处报告忙碌状态。在装置200已经完成将数据写入存储器205之后，装置200在装置的Qn输出端处报告准备好状态。在装置报告准备好状态之后，被输入到装置的DSI输入端的数据选通信号被无效。被输入到装置200的下一个命令导致装置退出读取模式。
图11A－B是根据本发明的实施例可以用于从系统100中的存储器装置200检索数据的步骤序列的流程图。参考图1和图11A－B，该序列开始于步骤1105，并进行到步骤1110，其中控制器110输出包含页面读取命令和行地址的命令包。在步骤1115，如上面所描述的，存储器装置200输入该命令包，并处理它，包括从存储器205检索数据，开始于包含在命令包中的行地址处，并且将所检索的数据传送到装置的页面缓冲器217。
在步骤1120，控制器110输出包含读取状态命令的命令包。在步骤1125，如上面所描述的，存储器装置200输入该命令包，并且处理它，包括进入读取模式。在步骤1130，如上面所描述的，控制器110请求装置的状态。在步骤1135，如上面所描述的，存储器装置200接收该请求并在装置的Qn输出端处输出该状态。在步骤1140，控制器110输入该状态并对其进行检查。
在步骤1145，控制器110确定状态是否指示装置200准备好。在装置200已经完成页面读取命令之后，装置200指示准备好的状态。如果该状态没有指示装置200准备好，则该序列返回到步骤1135；否则，该序列进行到步骤1150（图11B），其中控制器110输出包含突发数据读取命令和列地址的命令包。
在步骤1155，如上面所描述的，存储器装置200输入包含突发数据读取命令和列地址的命令包，并且退出与读取状态命令相关的读取模式。在步骤1160，存储器装置200处理包含突发数据读取命令和列地址的命令包，包括进入读取模式（与突发数据读取命令相关）并且从命令包中所指定的列地址处开始的页面缓冲器217检索数据。在步骤1165，如上面所描述的，控制器110通过输出激活的数据选通信号来从存储器装置200请求数据。在步骤1170，如上面所描述的，存储器装置200接收该请求并且将包含所检索数据的读取数据包输出到控制器110。在步骤1175，控制器110接收包含所检索数据的读取数据包。在步骤1195，该序列结束。
图12是根据本发明的实施例说明可以用于从存储器装置200检索数据的时序信息的时序图。如上面所描述的，在装置的CSI输入端处将激活的命令选通信号输入到装置200，并且在装置的Dn输入端处将包含页面读取命令和行地址的命令包输入到装置200。行地址被用于在存储器205中选择包含被检索的数据的页面。装置200处理命令包，包括从存储器205检索数据，开始于由行地址指示的页面处，以及将该数据传送到装置的页面缓冲器217。
如上面所描述的，随后包含读取状态命令的命令包被输入到装置200。如上面所描述的，装置200进入读取模式（在时序图示为时间T1到T2）并且在装置的Qn输出端处输出装置200的状态（例如，忙碌、准备好）。当装置200忙于从存储器205读取数据时，装置200在装置的Qn输出端处报告忙碌状态。时间tR指示数据正从存储器205读取并且传送到装置的页面缓冲器217的时间。在装置200已经完成从存储器205读取数据并且将数据传送到页面缓冲器217之后，装置200在装置的Qn输出端处报告准备好状态。
如上面所描述的，包含突发数据读取命令和列地址的命令包随后被输入到装置200。注意到，在激活的CSI信号被输入到装置200的时间，退出与读取状态命令相关的读取模式。突发数据读取命令将装置200置于与突发数据读取命令相关的读取模式（在图中示为时间T3到T4），并且导致包含在页面缓冲器217中的数据从装置200输出。包含在命令包中的列地址表示页面缓冲器217中数据被读取的起始地址。随后，如上面所描述的，装置200在装置的DSI输入端处接收激活的数据选通信号，并且（1）装置200在装置的DSO输出端处输出所接收的激活的数据选通信号，且（2）在装置的Qn输出端处输出包含数据的读取数据包。被输入到装置200的连续的命令包导致装置退出与突发数据读取命令相关的读取模式。
图13A－B是根据本发明的实施例可以用于暂停和恢复将写数据包输入到系统100中的存储器装置200的步骤序列的流程图。该序列开始于步骤1305，并且进行到步骤1310，其中，如上面所描述的，控制器110在控制器的DSO输出端处输出激活的数据选通信号并且输出写数据包的第一部分到存储器装置200。在步骤1315，如上面所描述的，存储器装置200在其DSI输入端处接收激活的数据选通信号并且将数据包的第一部分输入到装置200。
在步骤1320，控制器110确定数据包的最后部分是否已经从控制器110输出。如果是，则该序列进行到步骤1325和步骤1330，在步骤1325中控制器110使所输出的数据选通信号无效，在步骤1330中存储器装置200接收所无效的数据选通信号并且断定数据包已经输入到存储器装置200。在步骤1395，该序列结束。
如果在步骤1320控制器110确定写数据包的最后部分尚未从控制器110输出，则该序列进行到步骤1335（图13B），其中控制器110确定其是否应该暂停输出写数据包。如果不是，则该序列进行到步骤1340，如上面所描述的，其中控制器110将写数据包的下一部分输出到存储器装置200，并且下一部分被输入到存储器装置200。随后该序列返回步骤1320。
如果在步骤1335，控制器110确定其应该暂停输出写数据包，则该序列进行到步骤1345，其中控制器110使在其DSO输出端处输出的数据选通信号无效。在步骤1350，装置200在其DSI输入端处接收无效的数据选通信号并且进入暂停状态。当在暂停状态时，装置200暂停在其Dn输入端处输入写数据包。
在步骤1355，控制器110确定其是否应该恢复将写数据包输出到存储器装置200。如果不是，则该序列返回到步骤1355。否则，该序列进行到步骤1360，如上面所描述的，其中控制器110在其DSO输出端处输出激活的数据选通信号，并且在其Qn输出端处输出写数据包的下一部分。在步骤1365，如上面所描述的，存储器装置200在其DSI输入端处接收激活的数据选通信号并且将写数据包的下一部分输入到装置200。随后该序列返回到步骤1320。
图14是根据本发明的实施例说明可以用于暂停和恢复将写数据包输入到存储器装置200的时序信息的时序图。注意到，时序图说明了与以3个704字节突发将2112字节数据包输入到装置200相关的时序信息的示例，其中数据包的第一个704字节在第一个突发中输入，数据包的第二个704字节在第二个突发中输入，数据包的第三个704字节在第三个突发中输入。
参考图14，如上面所描述的，包含突发数据载入开始命令和列地址的命令包被输入到装置200。装置200处理命令包，包括进入在图中以时间T1到T2指示的写模式。如上面所描述的，激活的数据选通信号在装置的DSI输入端处随后输入到装置200，写数据包的第一个704字节被输入到装置200并被传送到装置的页面缓冲器217。然后，数据选通信号被无效，以暂停将写数据包输入到装置200。之后，如上面所描述的，数据选通信号被重新激活，并且写数据包的下一个704字节被输入到装置200并被传送到装置的页面缓冲器217。再次，数据选通信号被无效，以暂停写数据包到装置200的输入。然后，如上面所描述的，数据选通信号被重新激活，并且写数据包的剩余704字节被输入到装置200并被传送到装置的页面缓冲器217。
如上面所描述的，包含页面编程命令的命令包随后被输入到装置200，以指导装置200将页面缓冲器217中的数据写入装置的存储器205。同样地，如上面所描述的，包含读取状态命令的命令包被输入到装置200，以获得装置的状态并且确定装置200是否准备好。在页面编程操作已经完成之后，装置200报告准备好的状态。当数据被写入装置的存储器205，页面编程操作完成。
虽然在此参考具体实施例已经示出和描述了本发明，但是本领域的普通技术人员应该理解在不脱离发明的精神和范围的前提下，可以进行或构思形式上和细节上的变化、替换和改变以及等价物。

Claims (16)

1.一种存储器装置，包括：闪速存储器；配置为接收数据包的第一输入端；配置为接收选通信号的第二输入端，所述选通信号描述在所述第一输入端处接收的所述数据包的长度；和配置为处理所接收的数据包并且修改所述闪速存储器的电路；并且
其中在所述第一输入端处接收的数据包包括地址包和写数据包，所述地址包包括指示所述闪速存储器在其中保存与所述写数据包相关的数据的位置的地址信息。
2.根据权利要求1所述的存储器装置，进一步包括：
时钟输入端；且
其中所述电路被配置为在所述选通信号的激活状态期间基于时钟输入的转变来按时钟输入出现在所述第一输入端的数据，以接收相应的数据包。
3.根据权利要求1所述的存储器装置，其中在所述第一输入端接收的数据包的至少一个包括串行接收的数据位的序列，用于保存在所述闪速存储器中。
4.根据权利要求1所述的存储器装置，其中所述选通信号的第一边沿对应于给定数据包的开始出现在所述第一输入端处时的时间；并且其中所述选通信号的第一边沿之后的第二边沿对应于所述给定数据包的结束出现在所述第一输入端处的时间。
5.根据权利要求1所述的存储器装置，其中在所述第一输入端处接收的所述数据包包括第一数据包和第二数据包；其中所述电路被配置为基于所述选通信号的逻辑电平描述从所述第二数据包到所述第一数据包的出现。
6.一种存储器装置，包括：闪速存储器；配置为接收数据包的输入端；配置为接收至少一个选通信号的至少一个附加输入端，所述选通信号描述在所述输入端处接收的所述数据包的长度；和配置为处理所接收的数据包并且修改所述闪速存储器的电路；并且其中在所述输入端处接收的数据包包括命令包和与该命令包分开描述的写数据包，所述命令包包括指示将在所述写数据包中接收的数据写入所述闪速存储器的页面写命令。
7.根据权利要求1所述的存储器装置，进一步包括：
在其上输出所接收的数据包到另一个存储器装置的第一输出端；在其上输出所述选通信号到所述另一个存储器装置的第二输出端。
8.一种方法，包括：在第一输入端处接收数据包；在第二输入端处接收选通信号，所述选通信号描述在所述第一输入端处接收的所述数据包；和处理所接收的数据包以修改闪速存储器的内容；并且接收所述数据包包括接收地址包和写数据包，所述地址包包括指示所述闪速存储器在其中保存与所述写数据包相关的数据的位置的地址信息。
9.根据权利要求8所述的方法，进一步包括：接收时钟输入；且
在所述选通信号被激活的时间期间，基于所述时钟输入的转变，在所述第一输入端上接收对应的数据包。
10.根据权利要求8所述的方法，其中在所述第一输入端上接收数据包包括接收串行传输的数据位的序列，用于保存在所述闪速存储器中。
11.根据权利要求8所述的方法，进一步包括：
识别所述选通信号的第一边沿，所述第一边沿对应于给定数据包开始出现在所述第一输入端的时间；
识别所述选通信号的所述第一边沿之后的第二边沿，所述第二边沿对应于所述给定数据包结束出现在所述第一输入端的时间
12.根据权利要求8所述的方法，其中接收所述数据包包括接收第一数据包和第二数据包；并且该方法还包括：基于在所述第二输入端处接收的所述选通信号的逻辑电平，描述从所述第二数据包到所述第一数据包的出现。
13.根据权利要求8所述的方法，进一步包括：
检测与在所述第二输入端处接收的所述选通信号相关的第一边沿和第二边沿，所述选通信号的第一边沿对应于在所述第一输入端处接收的命令数据包的开始，所述选通信号的所述第一边沿之后的第二边沿对应于在所述第一输入端处接收的所述命令数据包的结束；并且
基于执行所述命令包中的命令来修改所述闪速存储器的内容。
14.一种方法，包括：在输入端处接收数据包；在至少一个附加输入端处接收至少一个选通信号，所述至少一个选通信号描述在所述输入端处接收的所述数据包；和处理所接收的数据包以修改闪速存储器的内容；并且其中接收所述数据包包括接收命令包和写数据包，所述命令包包括指示将出现在所述写数据包中的数据写入所述闪速存储器的页面写命令。
15.根据权利要求8所述的方法，进一步包括：在第一输出端处将所接收的数据包输出到存储器装置；且
在第二输出端处将所述选通信号输出到所述存储器装置。
16.根据权利要求8所述的方法，其中接收所述数据包包括接收第一个包、第二个包和第三个包：所述第一个包包括将所述第二个包中的数据写入页面缓冲器的命令；所述第三个包指示所述闪速存储器中写入所述页面缓冲器的内容的行地址。
CN201410054281.9A 2007-07-18 2008-07-07 具有数据控制的存储器 Pending CN103761986A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/779,587 2007-07-18
US11/779,587 US7688652B2 (en) 2007-07-18 2007-07-18 Storage of data in memory via packet strobing

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN200880105697.1A Division CN101849262B (zh) 2007-07-18 2008-07-07 具有数据控制的存储器

Publications (1)

Publication Number Publication Date
CN103761986A true CN103761986A (zh) 2014-04-30

Family

ID=40259238

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410054281.9A Pending CN103761986A (zh) 2007-07-18 2008-07-07 具有数据控制的存储器
CN200880105697.1A Active CN101849262B (zh) 2007-07-18 2008-07-07 具有数据控制的存储器

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN200880105697.1A Active CN101849262B (zh) 2007-07-18 2008-07-07 具有数据控制的存储器

Country Status (7)

Country Link
US (2) US7688652B2 (zh)
EP (1) EP2183747A4 (zh)
KR (2) KR20150038167A (zh)
CN (2) CN103761986A (zh)
CA (1) CA2693929A1 (zh)
TW (1) TWI466129B (zh)
WO (1) WO2009009865A1 (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101529291B1 (ko) 2008-02-27 2015-06-17 삼성전자주식회사 플래시 메모리 장치 및 그것을 포함한 플래시 메모리시스템
US20090296514A1 (en) * 2008-05-29 2009-12-03 Chih-Hui Yeh Method for accessing a memory chip
US8521979B2 (en) 2008-05-29 2013-08-27 Micron Technology, Inc. Memory systems and methods for controlling the timing of receiving read data
US7979757B2 (en) 2008-06-03 2011-07-12 Micron Technology, Inc. Method and apparatus for testing high capacity/high bandwidth memory devices
US7855931B2 (en) 2008-07-21 2010-12-21 Micron Technology, Inc. Memory system and method using stacked memory device dice, and system using the memory system
US8289760B2 (en) * 2008-07-02 2012-10-16 Micron Technology, Inc. Multi-mode memory device and method having stacked memory dice, a logic die and a command processing circuit and operating in direct and indirect modes
US8756486B2 (en) 2008-07-02 2014-06-17 Micron Technology, Inc. Method and apparatus for repairing high capacity/high bandwidth memory devices
US8127204B2 (en) 2008-08-15 2012-02-28 Micron Technology, Inc. Memory system and method using a memory device die stacked with a logic die using data encoding, and system using the memory system
US7957173B2 (en) 2008-10-14 2011-06-07 Mosaid Technologies Incorporated Composite memory having a bridging device for connecting discrete memory devices to a system
US8134852B2 (en) * 2008-10-14 2012-03-13 Mosaid Technologies Incorporated Bridge device architecture for connecting discrete memory devices to a system
US8200925B2 (en) * 2008-10-31 2012-06-12 Mosaid Technologies Incorporated Data mirroring in serial-connected memory system
US8549209B2 (en) 2008-11-04 2013-10-01 Mosaid Technologies Incorporated Bridging device having a configurable virtual page size
US8521980B2 (en) 2009-07-16 2013-08-27 Mosaid Technologies Incorporated Simultaneous read and write data transfer
US8843692B2 (en) * 2010-04-27 2014-09-23 Conversant Intellectual Property Management Inc. System of interconnected nonvolatile memories having automatic status packet
CN102971795A (zh) * 2010-05-07 2013-03-13 莫塞德技术公司 使用单个缓冲区同时读取多个存储器装置的方法和设备
US8463959B2 (en) 2010-05-31 2013-06-11 Mosaid Technologies Incorporated High-speed interface for daisy-chained devices
US8400808B2 (en) 2010-12-16 2013-03-19 Micron Technology, Inc. Phase interpolators and push-pull buffers
US8825967B2 (en) * 2011-12-08 2014-09-02 Conversant Intellectual Property Management Inc. Independent write and read control in serially-connected devices
US20130326090A1 (en) * 2012-05-29 2013-12-05 Mosaid Technologies Incorporated Ring topology status indication
CN103680577A (zh) * 2012-09-11 2014-03-26 华邦电子股份有限公司 储存媒体及存取系统
US9471484B2 (en) 2012-09-19 2016-10-18 Novachips Canada Inc. Flash memory controller having dual mode pin-out
US9281020B2 (en) * 2012-10-29 2016-03-08 Winbond Electronics Corp. Storage medium and accessing system utilizing the same
US9171597B2 (en) 2013-08-30 2015-10-27 Micron Technology, Inc. Apparatuses and methods for providing strobe signals to memories
KR102129968B1 (ko) * 2013-11-29 2020-07-03 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이를 위한 입출력 제어 회로
KR102251809B1 (ko) 2014-05-28 2021-05-13 삼성전자주식회사 메모리 시스템, 메모리 인터페이스 장치 및 메모리 시스템에서의 인터페이싱 방법
KR102398201B1 (ko) 2017-06-30 2022-05-17 삼성전자주식회사 프로세서의 개입 없이 단순 작업을 관리하는 스토리지 장치

Family Cites Families (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1012440B (it) * 1974-05-16 1977-03-10 Honeywell Inf Systems Apparato di controllo dei canali di ingresso e uscita delle informa zioni di un calcolatore
US4174536A (en) * 1977-01-21 1979-11-13 Massachusetts Institute Of Technology Digital communications controller with firmware control
JPS58169383A (ja) * 1982-03-30 1983-10-05 Fujitsu Ltd 半導体記憶装置
JPS60193193A (ja) 1984-03-13 1985-10-01 Toshiba Corp メモリｌｓｉ
US4683555A (en) * 1985-01-22 1987-07-28 Texas Instruments Incorporated Serial accessed semiconductor memory with reconfigureable shift registers
JPS62152050A (ja) * 1985-12-26 1987-07-07 Nec Corp 半導体メモリ
JPS63113624A (ja) * 1986-10-30 1988-05-18 Tokyo Electric Co Ltd 電子秤のプリンタインタ−フエ−ス
DE69030858T2 (de) * 1989-03-15 1998-01-29 Oki Electric Ind Co Ltd Serielleingabe-parallelausgabe-umwandlungsschaltung
US5243703A (en) * 1990-04-18 1993-09-07 Rambus, Inc. Apparatus for synchronously generating clock signals in a data processing system
US5319598A (en) * 1990-12-10 1994-06-07 Hughes Aircraft Company Nonvolatile serially programmable devices
US5237218A (en) 1991-05-03 1993-08-17 Lattice Semiconductor Corporation Structure and method for multiplexing pins for in-system programming
US5430859A (en) * 1991-07-26 1995-07-04 Sundisk Corporation Solid state memory system including plural memory chips and a serialized bus
KR950012019B1 (ko) 1992-10-02 1995-10-13 삼성전자주식회사 반도체메모리장치의 데이타출력버퍼
JPH06275069A (ja) * 1993-03-20 1994-09-30 Hitachi Ltd シリアルメモリ
US5452259A (en) * 1993-11-15 1995-09-19 Micron Technology Inc. Multiport memory with pipelined serial input
US5596724A (en) * 1994-02-04 1997-01-21 Advanced Micro Devices Input/output data port with a parallel and serial interface
US5878240A (en) * 1995-05-11 1999-03-02 Lucent Technologies, Inc. System and method for providing high speed memory access in a multiprocessor, multimemory environment
JP2817672B2 (ja) 1995-08-11 1998-10-30 日本電気株式会社 半導体メモリ
KR0164395B1 (ko) * 1995-09-11 1999-02-18 김광호 반도체 메모리 장치와 그 리이드 및 라이트 방법
JP3693721B2 (ja) 1995-11-10 2005-09-07 Ｎｅｃエレクトロニクス株式会社 フラッシュメモリ内蔵マイクロコンピュータ及びそのテスト方法
KR0170723B1 (ko) * 1995-12-29 1999-03-30 김광호 단일 ras 신호에 의해 동시 동작이 가능한 이중 뱅크를 갖는 반도체 메모리 장치
US5938750A (en) * 1996-06-28 1999-08-17 Intel Corporation Method and apparatus for a memory card bus design
EP0929075B1 (en) * 1996-09-26 2003-08-20 Mitsubishi Denki Kabushiki Kaisha Synchronous type semiconductor memory device
KR100258859B1 (ko) 1997-04-30 2000-06-15 김영환 메모리의 데이터 출력 버퍼
US5964857A (en) 1997-05-30 1999-10-12 Quality Semiconductor, Inc. Priority encoder for a content addressable memory system
JPH1166874A (ja) * 1997-08-08 1999-03-09 Mitsubishi Electric Corp 不揮発性半導体記憶装置
JP4039532B2 (ja) * 1997-10-02 2008-01-30 株式会社ルネサステクノロジ 半導体集積回路装置
US6102963A (en) * 1997-12-29 2000-08-15 Vantis Corporation Electrically erasable and reprogrammable, nonvolatile integrated storage device with in-system programming and verification (ISPAV) capabilities for supporting in-system reconfiguring of PLD's
JP3714969B2 (ja) 1998-03-02 2005-11-09 レクサー・メディア・インコーポレイテッド 改良されたオペレーティングモード検出機能を備えたフラッシュメモリーカード及びユーザフレンドリなインターフェーシングシステム
US6304921B1 (en) * 1998-12-07 2001-10-16 Motorola Inc. System for serial peripheral interface with embedded addressing circuit for providing portion of an address for peripheral devices
US7130958B2 (en) * 2003-12-02 2006-10-31 Super Talent Electronics, Inc. Serial interface to flash-memory chip using PCI-express-like packets and packed data for partial-page writes
JP4397076B2 (ja) * 1999-08-20 2010-01-13 株式会社ルネサステクノロジ 半導体装置
US20050160218A1 (en) * 2004-01-20 2005-07-21 Sun-Teck See Highly integrated mass storage device with an intelligent flash controller
AU2001243463A1 (en) 2000-03-10 2001-09-24 Arc International Plc Memory interface and method of interfacing between functional entities
US6807613B1 (en) * 2000-08-21 2004-10-19 Mircon Technology, Inc. Synchronized write data on a high speed memory bus
US6449213B1 (en) * 2000-09-18 2002-09-10 Intel Corporation Memory interface having source-synchronous command/address signaling
KR100382736B1 (ko) * 2001-03-09 2003-05-09 삼성전자주식회사 독출동작과 기입동작시 서로 다른 데이터율을 갖는 반도체메모리장치 및 이를 채용하는 시스템
US6996644B2 (en) * 2001-06-06 2006-02-07 Conexant Systems, Inc. Apparatus and methods for initializing integrated circuit addresses
US6763426B1 (en) 2001-12-27 2004-07-13 Cypress Semiconductor Corporation Cascadable content addressable memory (CAM) device and architecture
US7062601B2 (en) 2002-06-28 2006-06-13 Mosaid Technologies Incorporated Method and apparatus for interconnecting content addressable memory devices
KR100499686B1 (ko) 2002-07-23 2005-07-07 주식회사 디지털웨이 메모리 확장 가능한 휴대용 플래쉬 메모리 장치
KR100437454B1 (ko) * 2002-07-30 2004-06-23 삼성전자주식회사 소오스 싱크로너스 전송 방식을 이용한 비동기 메모리 및그것을 포함한 시스템
US7032039B2 (en) * 2002-10-30 2006-04-18 Atmel Corporation Method for identification of SPI compatible serial memory devices
US7308524B2 (en) * 2003-01-13 2007-12-11 Silicon Pipe, Inc Memory chain
KR100520677B1 (ko) * 2003-04-28 2005-10-11 주식회사 하이닉스반도체 동기형 반도체 메모리 장치의 데이터 입력 장치 및 이를이용한 데이터 입력 방법
KR100522426B1 (ko) * 2003-04-29 2005-10-20 주식회사 하이닉스반도체 반도체 기억 소자에서 쓰기 데이터 정렬을 위한 회로
US7194581B2 (en) * 2003-06-03 2007-03-20 Intel Corporation Memory channel with hot add/remove
TWI252494B (en) * 2003-06-11 2006-04-01 Samsung Electronics Co Ltd Memory system with reduced pin count
KR100542712B1 (ko) 2003-08-25 2006-01-11 주식회사 하이닉스반도체 동기형 디램의 라이트 패스 구조
DE10339787B4 (de) 2003-08-28 2005-11-03 Infineon Technologies Ag Speichermodul
IES20030722A2 (en) * 2003-10-01 2005-04-06 Yqa Now Ltd A data storage device
US7433258B2 (en) 2003-10-10 2008-10-07 Datasecure Llc. Posted precharge and multiple open-page RAM architecture
KR100554845B1 (ko) * 2003-12-15 2006-03-03 주식회사 하이닉스반도체 반도체 메모리 소자의 ｄｑｓ 신호 생성 회로 및 그 생성 방법
US20050138267A1 (en) 2003-12-23 2005-06-23 Bains Kuljit S. Integral memory buffer and serial presence detect capability for fully-buffered memory modules
US7031221B2 (en) * 2003-12-30 2006-04-18 Intel Corporation Fixed phase clock and strobe signals in daisy chained chips
US7254663B2 (en) 2004-07-22 2007-08-07 International Business Machines Corporation Multi-node architecture with daisy chain communication link configurable to operate in unidirectional and bidirectional modes
US7126874B2 (en) * 2004-08-31 2006-10-24 Micron Technology, Inc. Memory system and method for strobing data, command and address signals
US7457156B2 (en) * 2004-09-02 2008-11-25 Micron Technology, Inc. NAND flash depletion cell structure
US7334070B2 (en) 2004-10-29 2008-02-19 International Business Machines Corporation Multi-channel memory architecture for daisy chained arrangements of nodes with bridging between memory channels
WO2006080065A1 (ja) * 2005-01-27 2006-08-03 Spansion Llc 記憶装置、およびその制御方法
US7464225B2 (en) 2005-09-26 2008-12-09 Rambus Inc. Memory module including a plurality of integrated circuit memory devices and a plurality of buffer devices in a matrix topology
US7652922B2 (en) * 2005-09-30 2010-01-26 Mosaid Technologies Incorporated Multiple independent serial link memory
WO2007036050A1 (en) * 2005-09-30 2007-04-05 Mosaid Technologies Incorporated Memory with output control
US20070165457A1 (en) * 2005-09-30 2007-07-19 Jin-Ki Kim Nonvolatile memory system
US7499369B2 (en) * 2006-07-19 2009-03-03 Sandisk Corporation Method of high-performance flash memory data transfer
US8407395B2 (en) * 2006-08-22 2013-03-26 Mosaid Technologies Incorporated Scalable memory system
US7889578B2 (en) * 2007-10-17 2011-02-15 Mosaid Technologies Incorporated Single-strobe operation of memory devices
WO2009062280A1 (en) * 2007-11-15 2009-05-22 Mosaid Technologies Incorporated Methods and systems for failure isolation and data recovery in a configuration of series-connected semiconductor devices
US8594110B2 (en) * 2008-01-11 2013-11-26 Mosaid Technologies Incorporated Ring-of-clusters network topologies
US7894294B2 (en) * 2008-01-23 2011-02-22 Mosaid Technologies Incorporated Operational mode control in serial-connected memory based on identifier
US8139390B2 (en) * 2008-07-08 2012-03-20 Mosaid Technologies Incorporated Mixed data rates in memory devices and systems

Also Published As

Publication number Publication date
WO2009009865A1 (en) 2009-01-22
TW200917275A (en) 2009-04-16
EP2183747A1 (en) 2010-05-12
WO2009009865A8 (en) 2010-03-04
US8144528B2 (en) 2012-03-27
CA2693929A1 (en) 2009-01-22
CN101849262B (zh) 2014-03-26
KR20150038167A (ko) 2015-04-08
CN101849262A (zh) 2010-09-29
US7688652B2 (en) 2010-03-30
TWI466129B (zh) 2014-12-21
KR20100046005A (ko) 2010-05-04
US20090021992A1 (en) 2009-01-22
EP2183747A4 (en) 2011-07-13
US20100202224A1 (en) 2010-08-12

Similar Documents

Publication Publication Date Title
CN101849262B (zh) 具有数据控制的存储器
CN100468575C (zh) 多面型闪存以及控制其程序和读取操作的方法
CA2623747C (en) Multiple independent serial link memory
CN102317928B (zh) 修改命令
CN101667453B (zh) 用以存取存储器的方法及系统
TWI500040B (zh) 快閃記憶體控制器
CN102063931B (zh) 闪烁存储器系统控制方案
CN104681072A (zh) 具有命令/地址管脚的与非闪存以及包括其的闪存系统
CN106716383B (zh) 存储器装置和控制存储器装置的方法、存储器系统
CN110083554A (zh) 用于配置混合存储器模块的存储器的i/o的设备及方法
WO2007036050A1 (en) Memory with output control
CN103106923A (zh) 存储器装置架构和操作
WO2012036751A2 (en) Different types of memory integrated in one chip by using a novel protocol
EP1774529B1 (en) Fuse data storage system using core memory
US7590027B2 (en) Nonvolatile semiconductor memory device
JP2005182996A (ja) 同期式フラッシュメモリ装置及びその動作方法
CN108538332B (zh) 与非门闪存的读取方法
CN101266828A (zh) 混合型闪存存储装置及其操作方法
CN111208950A (zh) 一种基于单片机的提升norflash使用周期的方法
CN111179986A (zh) 操作控制非易失性存储器装置的控制器的方法及存储装置
CN106855789B (zh) 快闪存储器的废料收集方法以及使用该方法的装置
US7376810B2 (en) Integrated device with multiple reading and/or writing commands
US8166228B2 (en) Non-volatile memory system and method for reading and storing sub-data during partially overlapping periods
CN101751982B (zh) 闪存存储装置中闪存控制器与闪存芯片之间的连接方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: Ontario, Canada

Applicant after: Examine Vincent Zhi Cai management company

Address before: Ontario, Canada

Applicant before: Mosaid Technologies Inc.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: MOSAID TECHNOLOGIES INC. TO: CONVERSANT INTELLECTUAL PROPERTY MANAGEMENT INC.

REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1196995

Country of ref document: HK

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140430

REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1196995

Country of ref document: HK