CN103858231A - 存储器单元及存储器单元阵列 - Google Patents

存储器单元及存储器单元阵列 Download PDF

Info

Publication number
CN103858231A
CN103858231A CN201280049413.8A CN201280049413A CN103858231A CN 103858231 A CN103858231 A CN 103858231A CN 201280049413 A CN201280049413 A CN 201280049413A CN 103858231 A CN103858231 A CN 103858231A
Authority
CN
China
Prior art keywords
programmable material
memory cell
conductor wire
ion source
programmable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280049413.8A
Other languages
English (en)
Other versions
CN103858231B (zh
Inventor
斯科特·E·西里斯
古尔特杰·S·桑胡
山·D·唐
约翰·斯迈思
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN103858231A publication Critical patent/CN103858231A/zh
Application granted granted Critical
Publication of CN103858231B publication Critical patent/CN103858231B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa or cup type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Other compounds of groups 13-15, e.g. elemental or compound semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type

Abstract

一些实施例包含存储器单元。所述存储器单元可具有第一电极，及在所述第一电极之上的沟槽形状的可编程材料结构。所述沟槽形状界定开口。所述可编程材料可经配置以可逆地保持导电桥。所述存储器单元可具有直接抵着所述可编程材料的离子源材料，并且可具有在由所述沟槽形状的可编程材料界定的所述开口内的第二电极。一些实施例包含存储器单元阵列。所述阵列可具有第一导电线，及在所述第一线之上的沟槽形状的可编程材料结构。所述沟槽形状的结构可界定其内的开口。离子源材料可直接抵着所述可编程材料，并且第二导电线可在所述离子源材料之上并且在由所述沟槽形状的结构界定的所述开口内。

Description

存储器单元及存储器单元阵列
技术领域
存储器单元及存储器单元阵列。
背景技术
存储器是一种类型的集成电路，并且在计算机系统中用于存储数据。集成存储器一般以个别存储器单元的一个或一个以上阵列制造。所述存储器单元经配置而以至少两个不同可选择状态保持或者存储存储器。在二进制系统中，所述状态被认为是“0”或者“1”。在其它系统中，至少一些个别存储器单元可经配置以存储多于两个电平或者状态的信息。
实例存储器装置为可编程金属化单元(PMC)。此可替代地称为导电桥接RAM(CBRAM)、纳米桥存储器或者电解质存储器。PMC可使用夹于一对电流导电电极之间的离子导电材料(例如，适合的硫族化合物或者各种适合氧化物中的任一者)，并且此材料可称为“切换”材料或者称为“可编程”材料。横跨所述电极施加的适合电压可产生电流导电超离子团簇或者导电细丝。此可由于通过所述离子导电材料的离子输送，其从所述电极中的一者(阴极)生长所述团簇／细丝并且通过所述离子导电材料。所述团簇或者细丝建立所述电极之间的电流导电路径。横跨所述电极施加的相反电压本质上使过程逆向并且因此移除所述导电路径。PMC因此包括高电阻状态(对应于缺乏延伸穿过所述切换材料的导电桥的状态)及低电阻状态(对应于具有延伸穿过所述切换材料的所述导电桥的状态)，其中此类状态可逆地可彼此互换。
虽然已经做出一些努力来开发PMC装置，但是仍然需要经改进的存储器单元，及经改进的存储器单元阵列。相应地，期望开发新存储器单元及存储器单元阵列。
附图说明
图1及2为一实例实施例存储器单元的图解横截面图。图1的视图是沿图2的线1-1，并且图2的视图是沿图1的线2-2。
图3为另一实例实施例存储器单元的图解横截面图。图3的视图是沿与图1的视图相似的横截面。
图4及5为一实例实施例存储器单元阵列的图解横截面图。图4的视图是沿图5的线4-4，并且图5的视图是沿图4的线5-5。
图6到8为可在一些实例实施例存储器单元阵列中利用的各种层级堆叠配置的图解说明。图6的配置包含图4及5的实例实施例存储器单元阵列。
图9及10为另一实例实施例存储器单元阵列的图解横截面图。图9的视图是沿图10的线9-9，并且图10的视图是沿图9的线10-10。
具体实施方式
一些实施例包含新存储器单元架构。所述存储器单元可为PMC装置，其中可编程材料以向上开放的沟槽形状形成。所述PMC装置的额外结构(例如，电极及／或离子源材料)可经形成以在所述沟槽形状中的开口内延伸。此可使PMC装置能够用比常规处理中所利用的掩盖步骤更少的掩盖步骤形成。此外，所述PMC装置与常规存储器单元相比可相对紧凑，这是因为所述装置的一些组件嵌套于所述沟槽形状的可编程材料之内。举例来说，此可使本文描述的所述PMC装置能够在高度集成的电路(例如存储器阵列)中得到利用。
参考图1到10描述实例实施例。
参照图1及2，实例存储器单元12经展示为半导体构造10的部分。所述半导体构造包含具有在其之上的电介质材料14并且具有在电介质材料14之上的导电线16的半导体基底12。
在一些实施例中，基底12可包括半导体材料。例如，基底12可包括单晶硅、本质上由单晶硅构成或者由单晶硅构成。在此类实施例中，所述基底可称为半导体衬底，或者称为半导体衬底的一部分。术语“半导电衬底”、“半导体构造”及“半导体衬底”表示包括半导电材料的任何构造，包含但不限于例如半导电晶片(单独地或者在包括其它材料的组合件中)的大块半导电材料，及半导电材料层(单独地或者在包括其它材料的组合件中)。术语“衬底”是指任何支撑结构，包含但不限于上文描述的半导电衬底。虽然基底12展示是同质的，但是在一些实施例中所述基底可包括许多材料。例如，基底12可对应于含有与集成电路制造相关联的一种或一种以上材料的半导体衬底。在此类实施例中，此类材料可对应于耐熔金属材料、势垒材料、扩散材料、绝缘体材料等中的一者或一者以上；及／或可包含额外集成电路，例如晶体管存取装置。
所述电介质材料14可包括任何适合的成分或者成分的组合；并且在一些实施例中可包括氧化硅、本质上由氧化硅构成或者由氧化硅构成。
导电线16沿平行于图1的横截面并且正交于图2的横截面的轴5延伸。在所展示的实施例中，导电线16包括沿所述线的侧壁及底部延伸的势垒17、在势垒17之上的芯19及在芯19之上的另一势垒21。芯19可包括任何适合的材料，并且在一些实施例中可包括铜、本质上由铜构成或者由铜构成。势垒层17及21可为对铜迁移起作用的势垒，并且可包括任何适合的材料。例如，势垒层17及21可包括钴、钽及钌中的一者或一者以上。在一些实施例中，所述势垒层中的一者或两者可包括钴、钨及磷的混合物。在一些实施例中，芯19可包括不具有迁移性组分的导电材料(例如，所述芯可由除了铜以外的金属构成，例如，钨、钛、铂等)，并且在此类实施例中，势垒层17及21可省略。
导电线16包括对应于存储器单元12的电极的区域18。所述导电线为可与所述存储器单元的电极电耦合的布线组件的实例。在其它实施例中，替代地或除了所述导电线外，可利用其它布线组件。此外，虽然所述导电线被展示为包含电极18，但在其它实施例中，所述电极可通过例如选择装置(例如，二极管或者双向阈值开关)等另一电组件而与所述线间隔开。
电介质材料20是沿着所述导电线16的侧壁，如图2中所展示。电介质材料20可包括任何适合成分，并且在一些实施例中可包括二氧化硅。在一些实施例中，电介质材料20可为与电介质材料14相同的成分，并且在其它实施例中可为不同于电介质材料14的成分。导电线16可通过(例如)常规镶嵌处理或者其它已知方法形成以在电介质材料20内延伸。
可编程材料22在电极18之上。所述可编程材料是沟槽形状的(如图1中所展示)，并且具有界定于其中的开口23。在图1及2的实施例中，所述沟槽形状的可编程材料22形成沿图2中所展示的轴7的方向延伸的凹槽。此凹槽正交于轴5(图1)的方向而延伸；或者换句话说正交于线16而延伸。
离子源材料24在通过沟槽形状的材料22界定的开口23内。所述离子源材料直接抵着可编程材料22。在所展示的实施例中，所述离子源材料仅部分填充开口23以保留所述开口在所述离子源材料之上的剩余部分。
导电线26在所述离子源材料之上并且在开口23内。
在所展示的实施例中，导电线26包括沿所述线的侧壁及底部延伸的导电势垒27、在势垒27之上的芯29及在所述芯29之上的另一势垒31。芯29可包括任何适合材料，并且在一些实施例中可包括铜、本质上由铜构成或者由铜构成。势垒层27及31可为对铜迁移起作用的势垒及／或对所述离子源材料起作用的势垒，并且可包括任何适合的材料。例如，势垒层27及31可包括钴、钽及钌中的一者或一者以上。在一些实施例中，势垒层中的一者或两者可包括钴、钨及磷的混合物。在一些实施例中，芯29可包括不具有迁移性组分的导电材料(例如，所述芯可由除了铜以外的材料构成)，并且在此类实施例中势垒层27及31可省略。
导电线26包括对应于存储器单元12的电极的区域28。在一些实施例中，电极18及28可分别称为第一及第二电极。虽然电极28经展示为被线26包围，但是在其它实施例中，所述电极可通过例如选择装置(例如二极管或者双向阈值开关)的另一电组件与线26间隔。
电极18可包括抵着邻近可编程材料22的电化学活性表面。可沿所述表面利用任何适合的电化学活性材料，例如铜、银、包含铜及银中的至少一者的合金等。相比之下，电极28可包括抵着离子源材料24的电化学非活性表面。所述电化学非活性表面可包括任何适合的导电成分或者成分的组合，并且可举例来说包括各种金属(例如，钛、钽、钌、钨、铂、混合金属合金等)及含有金属的化合物(例如，金属氮化物、金属碳化物、金属硅化物等)中的一者或一者以上、本质上由其构成或者由其构成。
可编程材料22可为固态、凝胶或者任何其它适合的相，并且可包括硫族化合物类型材料(例如，包括与锑、碲、硫及硒中的一者或一者以上组合的锗的材料)、氧化物(例如，氧化锆、氧化钛、氧化铪、氧化铝、氧化钨、氧化硅等)及／或任何其它适合的材料。在操作存储器单元期间所述可编程材料可逆地保持电极18与离子源材料24之间的至少一个导电桥。具体来说，所述可编程材料可在高电阻状态与低电阻状态之间可逆地切换以对所述存储器单元进行编程。所述可编程材料在所述导电桥保持于所述可编程材料内时在低电阻状态中，并且在所述导电桥跨所述可编程材料而不连续时在高电阻状态中。所述导电桥可通过以下方式形成：在电极18与28之间提供第一极性的适合电场以致使从离子源材料24到可编程材料22中的离子迁移，借此建立对应于此导电桥的一个或一个以上细丝。所述导电桥可通过以下方式来移除：在电极18与28之间提供与所述第一极性相反的第二极性的电场，使得所述导电桥的材料经分散以有效地解除此导电桥。
离子源材料24贡献离子，所述离子最终形成横跨可编程材料22的导电桥。所述离子源材料可包括任何适合成分或者成分的组合；并且在一些实施例中将包括铜及银中的一者或两者，并且因此可经配置以贡献铜阳离子及／或银阳离子以形成所述导电桥。例如，所述离子源材料可包括铜及碲的组合。所述离子源材料是导电的，但在图1及2中未用交叉影线展示以简化所述图式。
在图1及2的实施例中，可编程材料22的沟槽形状的结构中的开口内完全容纳离子源材料24及第二电极28两者。在其它实施例中，所述离子源材料可不在此开口内(例如，图3展示其中所述离子源材料不在所述可编程材料的沟槽形状的结构中的开口内的实施例)，或者顶部电极可不在此开口内(例如，在一些实施例中，所述离子源材料可完全填充所述可编程材料的沟槽形状的结构内的开口)。
构造10包括沿可编程材料22的沟槽形状的外侧壁的电介质材料34。电介质材料34经配置为沿此类侧壁的衬料。在一些实施例中，所述电介质材料可包括高k材料；并且可举例来说包括氮化硅、本质上由氮化硅构成或者由氮化硅构成。“高k”电介质材料为具有大于3.9的介电常数或者换句话说具有大于二氧化硅的介电常数的介电常数的任何电介质材料。
电介质材料34可形成沿所述存储器单元的侧向势垒，并且可为用以排除所述存储器单元的组件从所述存储器单元向外侧向迁移的势垒。例如，在离子源材料24包括铜及碲的组合的实施例中，电介质材料34可为相对于碲及／或铜的迁移的势垒。在一些实施例中，材料17、21、27及31可视为导电势垒材料，并且材料34可视为电绝缘势垒材料。所述存储器单元的区域被所述导电及电绝缘势垒材料囊封；并且此类区域可借此受到保护而使组件不从其迁移出，及／或使组件不迁移到其中。
从电介质材料34向外侧向提供另一电介质材料36。在一些实施例中，电介质材料36可包括低k材料(其中“低k”电介质材料为具有小于或者等于二氧化硅的介电常数的介电常数的电介质材料)；并且可举例来说包括二氧化硅、真空及气体中的一者或一者以上。例如，电介质材料36可包括多孔二氧化硅，及／或可对应于在材料34的邻近衬料之间的空隙。
虽然构造10经展示为包括与高k电介质材料34组合利用的低k电介质材料36，但在一些实施例中，低k材料36可省略并且用额外高k电介质材料34替换，或者反之亦然。
图1及2的实施例具有在可编程材料22与第二电极28之间的离子源材料24。在其它实施例中，所述离子源材料可提供于所述可编程材料与所述第一电极之间。图3展示说明实例实施例存储器单元12a的构造10a，其中所述可编程材料在所述离子源材料与所述第一电极之间。在适当的情况下，将利用与上文用以描述图1及2的实施例相似的编号来描述图3的实施例。
构造10a具有提供于在材料34的衬料之间的开口底部处并且直接抵着底部电极18的上表面的离子源材料24。可编程材料22的沟槽形状的结构形成于离子源材料24之上并且直接抵着离子源材料24，并且上电极28形成于所述沟槽形状的结构中的开口内。
图3的实施例可包括直接抵着可编程材料22的电极28的电化学活性表面，并且可包括直接抵着离子源材料24的电极18的电化学非活性表面。因此，相对于图1及2的实施例，在图3的实施例中，电极18及28的电化学活性可颠倒。
图4及5说明包括实例实施例存储器单元阵列的构造50。在适当的情况下，将利用与上文用以描述图1到3的实施例相似的编号来描述图4及5的实施例。
构造50包括布置于三个不同层级L1到L3中的多个存储器单元52。层级L1内的存储器单元标记为单元521，层级L2内的存储器单元标记为单元522，并且层级L3内的存储器单元标记为523。所说明的存储器单元类似于图3的单元12a。在其它实施例中，可利用类似于图1及2的单元12的单元。
每一层级包括一对导电线16及26。在所说明的实施例中，所述导电线在邻近层级之间共享，并且因此即使存在三个层级，也仅存在四个导电线。最下线标记为161，并且包括用于存储器单元521的底部电极。下一层级的线标记为261，并且包括用于存储器单元521的顶部电极及用于存储器单元522的底部电极。下一层级的线标记为162，并且包括用于存储器单元522的顶部电极及用于存储器单元523的底部电极。最后，顶部层级的线标记为262并且包括用于存储器单元523的顶部电极。
利用交替标记16及26来辅助描述相对于所述存储器单元的线的布置，并且不指示标记为16的线与标记为26的线之间的成分差异。线26被展示为包括与图1到3一致的材料27、29及31，并且线16被展示为包括与此类图一致的材料17、19及21。然而如上文参考图1到3所讨论，材料27、29及31可与材料17、19及21一样。因此，在一些实施例中，标记为16的线可在成分上与标记为26的线一样。线16沿第一方向延伸，并且线26沿与所述第一方向相交的第二方向延伸，使得线26与线16重叠。存储器单元52形成于线26与线16重叠的交叉点处。
在所展示的实施例中，存储器单元52的可编程材料22被配置为实质上正交于线16而延伸的沟槽形状的结构，并且线26被完全容纳在此类沟槽形状的结构中的开口内。存储器单元52包括直接在线16及26的重叠区段之间的可编程材料22及离子源24的区域。
在所展示的实施例中，离子源材料24形成多个线，所述线直接在容纳可编程材料22的沟槽形状的结构之下，并且与此类沟槽形状的结构共同延伸。
在所展示的实施例中，包括电介质材料34的结构邻近存储器单元52，并且完全沿离子源材料24的线的侧。此类结构可称为衬料。在所展示的实施例中，低k电介质材料36提供于电介质材料34的邻近衬料之间。如先前所讨论，在一些实施例中，电介质材料34可包括高k电介质材料(例如氮化硅)，并且低k电介质材料可包括二氧化硅及气体中的一者或两者。在一些实施例中，低k电介质材料36可省略并且高k电介质材料34可完全横跨邻近存储器单元之间的空隙而延伸，或者反之亦然。
下线161经展示为通过导电互连线54电耦合到外部电路56。所述导电互连线可包括任何适合的材料，并且在一些实施例中可包括例如钨的金属。可利用外部电路56从邻近线161的存储器单元进行读取，及／或写入到所述存储器单元。其它线162、261及262可电连接到相似电路。在操作中，个别存储器单元中的每一者可通过所述导电线的成对组合唯一地寻址。
所说明的层级L1到L3代表存储器阵列的多个垂直层级或者层叠。每一垂直层级可视为具有在可编程材料22的向上开放的沟槽结构下方的底部，并且具有与所述底部呈相对关系的顶部。层级L1到L3的顶部标记为T1到T3，并且此类层级的底部标记为B1到B3。术语“底部”及“顶部”用于界定存储器单元相对于所述存储器单元的沟槽形状的可编程材料的定向，并且提供用于比较存储器阵列的各种层级的垂直定向的术语。存储器单元的“底部”为所述存储器单元邻近所述沟槽形状的可编程材料的闭合末端的部分，并且所述“顶部”为所述存储器单元邻近此沟槽的开放末端的部分。如将从后面的讨论将变得明白，存储器单元有时可经布置成“底部”在“顶部”下方，并且有时可经布置成“底部”在“顶部”上方。
层级L1到L3中的每一者具有其中容纳的存储器单元的所述“顶部”与“底部“之间的垂直布置，其中此类垂直布置用从所述层级的底部到顶部延伸的箭头(例如从B1到T1延伸的箭头)展示。在所展示的实施例中，每一层级具有与其它层级相同的垂直布置(具体来说，每一层级的“顶部”垂直地在“底部”上方)。图6到8图解地说明可在一些实施例中利用的存储器阵列内的层级的垂直布置的一些实例实施例。
图6展示与图4及5的实施例中存在的垂直布置相同的垂直布置。值得注意的是，所有所述层级在相同方向上定向，其中“顶部”在“底部”之上，并且所述层级垂直地重叠以使得层级的“底部”与紧接在其下方的层级的“顶部”重叠。
图7展示与图6的实施例相似的实施例，除了垂直存储器单元层级通过绝缘层级(I1及I2)彼此间隔以外，并且因此所述存储器单元层级不彼此垂直地重叠。所述绝缘层级可包括任何适合的电介质材料，并且在一些实施例中可包括二氧化硅。
图8展示一实施例，其中所述垂直存储器单元层级通过绝缘层级(I1及I2)彼此间隔，并且其中一些所述存储器单元层级相对于其它存储器单元层级倒置(具体来说，存储器单元层级L1及L3经布置成“顶部”在“底部”上方，并且存储器单元层级L2经布置成“底部”在“顶部”上方)。虽然图8展示在各种存储器单元层级之间的绝缘层级I1及I2，但是在其它实施例中，此类绝缘层级可省略。
图9及10说明包括存储器单元的另一实例实施例阵列的构造80。
构造80包括多个存储器单元82。所说明的存储器单元类似于图1及2的单元12。在其它实施例中，可利用类似于图3的单元12a的单元。
所述存储器单元包括可编程材料22的沟槽形状的结构，并且包括在通过所述沟槽形状界定的开口内的离子源材料24。所述沟槽形状的结构形成在下导电线16与上导电线26之间延伸的多个间隔开的台座84。在所述间隔开的台座内完全容纳所述离子源材料24。
在所展示的实施例中，电介质材料36完全沿台座84的侧向周边。从图9及10的实施例省略电介质材料36(图4及5)，使得电介质材料34完全横跨邻近台座84之间的空隙而延伸。在其它实施例中，电介质材料36可包含于邻近电介质材料衬料之间的区域中，其类似于上文参考图4及5讨论的实施例。
上文讨论的存储器单元及阵列可并入到电子系统中。此类电子系统可在(举例来说)存储器模块、装置驱动器、电力模块、通信调制解调器、处理器模块及专用模块中使用，并且可包含多层、多芯片模块。所述电子系统可为广泛范围的系统中中的任一者，例如时钟、电视、手机、个人计算机、汽车、工业控制系统、飞机等。
图式中的各种实施例的特定定向仅出于说明目的，并且在一些应用中所述实施例可相对于所展示的定向旋转。本文提供的描述及所附权利要求书涉及具有在各种特征之间的经描述关系的任何结构，而无论所述结构是否为图式的特定定向，或者相对于此定向旋转。
所附说明的横截面图仅展示横截面的平面内的特征，并且不展示所述横截面的平面后方的材料以简化所述图式。
当上文将一结构称为“在另一结构上”或者“抵着”另一结构时，其可直接在另一结构上或者也可存在中介结构。相比之下，当一结构称为“直接在另一结构上”或者“直接抵着”另一结构时，不存在中介结构。当一结构称为“连接”或者“耦合”到另一结构时，其可直接连接或者耦合到另一结构，或者可存在中介结构。相比之下，当一结构称为“直接连接”或者“直接耦合”到另一结构时，不存在中介结构。
在一些实施例中，存储器单元包括第一电极，及在所述第一电极之上的沟槽形状的可编程材料结构。所述沟槽形状界定其中的开口。所述可编程材料经配置以可逆地保持导电桥。所述存储器单元在所述导电桥保持于所述可编程材料内时在低电阻状态中，并且在所述导电桥不在所述可编程材料内时在高电阻状态中。离子源材料直接抵着所述可编程材料。第二电极延伸到通过所述沟槽形状的可编程材料界定的开口中。
在一些实施例中，存储器单元包括第一电极，及在所述第一电极之上的沟槽形状的可编程材料结构。所述沟槽形状界定其中的开口。所述可编程材料经配置以可逆地保持导电桥。所述存储器单元在所述导电桥保持于所述可编程材料内时在低电阻状态中，并且在所述导电桥不在所述可编程材料内时在高电阻状态中。在通过所述沟槽形状的可编程材料结构界定的开口内完全容纳离子源材料。第二电极在所述离子源材料之上。
在一些实施例中，存储器单元阵列包括沿第一方向延伸的第一导电线，及在所述第一线之上的多个沟槽形状的可编程材料结构。所述沟槽形状的结构沿与所述第一方向相交的第二方向延伸。个别沟槽形状的结构具有界定于其中的开口。所述可编程材料经配置以可逆地保持个别存储器单元内的导电桥以在低与高电阻状态之间转变所述存储器单元。离子源材料由所述个别存储器单元包含并且直接抵着所述可编程材料。第二导电线延伸到通过所述沟槽形状的可编程材料结构界定的开口中。个别存储器单元包括直接在所述第一及第二线之间的可编程材料及离子源材料的区域。

Claims (22)

1.一种存储器单元，其包括：
第一电极；
在所述第一电极之上的沟槽形状的可编程材料结构；所述沟槽形状界定其中的开口，所述可编程材料经配置以可逆地保持导电桥；所述存储器单元在所述导电桥保持于所述可编程材料内时处在低电阻状态中，并且在所述导电桥不在所述可编程材料内时处在高电阻状态中；
直接抵着所述可编程材料的离子源材料；及
第二电极，其延伸到由所述沟槽形状的可编程材料界定的所述开口中。
2.根据权利要求1所述的存储器单元，其中所述离子源材料在所述第一电极与所述可编程材料之间。
3.根据权利要求2所述的存储器单元，其中所述离子源材料包括铜及碲。
4.根据权利要求1所述的存储器单元，其中所述离子源材料在由所述沟槽形状的可编程材料界定的所述开口内，并且在所述可编程材料与所述第二电极之间。
5.根据权利要求4所述的存储器单元，其中所述离子源材料包括铜及碲。
6.一种存储器单元，其包括：
第一电极；
在所述第一电极之上的沟槽形状的可编程材料结构；所述沟槽形状界定其中的开口，所述可编程材料经配置以可逆地保持导电桥；所述存储器单元在所述导电桥保持于所述可编程材料内时处在低电阻状态中，并且在所述导电桥不在所述可编程材料内时处在高电阻状态中；
离子源材料，其被完全容纳在由所述沟槽形状的可编程材料结构界定的所述开口内；及
在所述离子源材料之上的第二电极。
7.根据权利要求6所述的存储器单元，其中所述第二电极被完全容纳在由所述沟槽形状的可编程材料结构界定的所述开口内。
8.一种存储器单元阵列，其包括：
沿第一方向延伸的第一导电线；
在所述第一导电线之上的多个沟槽形状的可编程材料结构；所述沟槽形状的结构沿与所述第一方向相交的第二方向延伸；所述个别沟槽形状的结构具有界定于其中的开口，所述可编程材料经配置以可逆地保持个别存储器单元内的导电桥以在低与高电阻状态之间转变所述存储器单元；
离子源材料，其由所述个别存储器单元包含并且直接抵着所述可编程材料；及
第二导电线，其延伸到由所述沟槽形状的可编程材料结构界定的所述开口中；个别存储器单元包括直接在所述第一及第二导电线之间的可编程材料及离子源材料的区域。
9.根据权利要求8所述的阵列，其中所述第一及第二导电线及在所述第一及第二导电线之间的所述可编程材料及离子源材料一起形成所述阵列的第一层级；所述层级具有从所述第一导电线到所述第二导电线的垂直布置；并且进一步包括在所述第一层级之上的第二层级；所述第二层级具有与所述第一层级相同的垂直布置。
10.根据权利要求8所述的阵列，其中所述第一及第二导电线及在所述第一及第二导电线之间的所述可编程材料及离子源材料一起形成所述阵列的第一层级；所述层级具有从所述第一导电线到所述第二导电线的垂直布置；并且进一步包括在所述第一层级之上的第二层级；所述第二层级具有相对于所述第一层级的相反垂直布置。
11.根据权利要求8所述的阵列，其中所述个别存储器单元包括在所述第一导电线与所述可编程材料之间的所述离子源材料。
12.根据权利要求11所述的阵列，其中所述离子源材料被配置为与所述沟槽形状的可编程材料结构共同延伸的线。
13.根据权利要求12所述的阵列，其进一步包括完全沿所述离子源材料线的侧边的高k介电衬料。
14.根据权利要求11所述的阵列，其中所述可编程材料结构为在所述第一导电线与所述第二导电线之间延伸的多个间隔开的台座。
15.根据权利要求14所述的阵列，其进一步包括沿所述间隔开的台座的侧向周边的高k电介质材料。
16.根据权利要求8所述的阵列，其中所述第一导电线包括含有铜的芯，并且其中所述第一导电线进一步包括在所述芯与所述可编程材料之间的铜势垒材料。
17.根据权利要求16所述的阵列，其中所述铜势垒材料包括钴、钨及磷。
18.根据权利要求8所述的阵列，其中所述第二导电线包括含有铜的芯，并且其中所述第二导电线进一步包括直接抵着所述含有铜的芯的铜势垒材料。
19.根据权利要求18所述的阵列，其中所述铜势垒材料包括钴、钨及磷。
20.根据权利要求8所述的阵列，其包括沿所述沟槽形状的可编程材料结构的外侧壁边缘的高k介电结构，并且包括在邻近的高k介电结构之间的低k电介质材料。
21.根据权利要求20所述的阵列，其中所述高k介电结构包括氮化硅。
22.根据权利要求20所述的阵列，其中所述低k电介质材料包括二氧化硅及／或气体。
CN201280049413.8A 2011-10-17 2012-09-18 存储器单元及存储器单元阵列 Active CN103858231B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/275,168 US8536561B2 (en) 2011-10-17 2011-10-17 Memory cells and memory cell arrays
US13/275,168 2011-10-17
PCT/US2012/055928 WO2013058917A1 (en) 2011-10-17 2012-09-18 Memory cells and memory cell arrays

Publications (2)

Publication Number Publication Date
CN103858231A true CN103858231A (zh) 2014-06-11
CN103858231B CN103858231B (zh) 2016-10-12

Family

ID=48085381

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280049413.8A Active CN103858231B (zh) 2011-10-17 2012-09-18 存储器单元及存储器单元阵列

Country Status (8)

Country Link
US (4) US8536561B2 (zh)
EP (1) EP2769414B1 (zh)
JP (1) JP6007255B2 (zh)
KR (1) KR101501419B1 (zh)
CN (1) CN103858231B (zh)
SG (1) SG11201400942YA (zh)
TW (1) TWI470742B (zh)
WO (1) WO2013058917A1 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9807796B2 (en) * 2011-09-02 2017-10-31 Qualcomm Incorporated Systems and methods for resetting a network station
US8536561B2 (en) 2011-10-17 2013-09-17 Micron Technology, Inc. Memory cells and memory cell arrays
US8759807B2 (en) 2012-03-22 2014-06-24 Micron Technology, Inc. Memory cells
EP2880689A4 (en) * 2012-07-31 2016-04-06 Hewlett Packard Development Co RESISTIVE NON-VOLATILE STORAGE CELLS
US9680094B2 (en) * 2012-08-30 2017-06-13 Kabushiki Kaisha Toshiba Memory device and method for manufacturing the same
US9691981B2 (en) 2013-05-22 2017-06-27 Micron Technology, Inc. Memory cell structures
US9337210B2 (en) 2013-08-12 2016-05-10 Micron Technology, Inc. Vertical ferroelectric field effect transistor constructions, constructions comprising a pair of vertical ferroelectric field effect transistors, vertical strings of ferroelectric field effect transistors, and vertical strings of laterally opposing pairs of vertical ferroelectric field effect transistors
JP2015060890A (ja) * 2013-09-17 2015-03-30 株式会社東芝 記憶装置
US9263577B2 (en) 2014-04-24 2016-02-16 Micron Technology, Inc. Ferroelectric field effect transistors, pluralities of ferroelectric field effect transistors arrayed in row lines and column lines, and methods of forming a plurality of ferroelectric field effect transistors
US9472560B2 (en) 2014-06-16 2016-10-18 Micron Technology, Inc. Memory cell and an array of memory cells
US9159829B1 (en) 2014-10-07 2015-10-13 Micron Technology, Inc. Recessed transistors containing ferroelectric material
US9305929B1 (en) 2015-02-17 2016-04-05 Micron Technology, Inc. Memory cells
US9691475B2 (en) 2015-03-19 2017-06-27 Micron Technology, Inc. Constructions comprising stacked memory arrays
US9853211B2 (en) * 2015-07-24 2017-12-26 Micron Technology, Inc. Array of cross point memory cells individually comprising a select device and a programmable device
US10134982B2 (en) 2015-07-24 2018-11-20 Micron Technology, Inc. Array of cross point memory cells
KR102465966B1 (ko) * 2016-01-27 2022-11-10 삼성전자주식회사 메모리 소자, 및 그 메모리 소자를 포함한 전자 장치
US10396145B2 (en) 2017-01-12 2019-08-27 Micron Technology, Inc. Memory cells comprising ferroelectric material and including current leakage paths having different total resistances
US10424374B2 (en) 2017-04-28 2019-09-24 Micron Technology, Inc. Programming enhancement in self-selecting memory
US10153196B1 (en) * 2017-08-24 2018-12-11 Micron Technology, Inc. Arrays of cross-point memory structures
US10147875B1 (en) * 2017-08-31 2018-12-04 Micron Technology, Inc. Semiconductor devices and electronic systems having memory structures
US11289647B2 (en) * 2017-10-19 2022-03-29 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random access memory device
US10854813B2 (en) 2018-02-09 2020-12-01 Micron Technology, Inc. Dopant-modulated etching for memory devices
US10541364B2 (en) 2018-02-09 2020-01-21 Micron Technology, Inc. Memory cells with asymmetrical electrode interfaces
US10424730B2 (en) 2018-02-09 2019-09-24 Micron Technology, Inc. Tapered memory cell profiles
US10693065B2 (en) 2018-02-09 2020-06-23 Micron Technology, Inc. Tapered cell profile and fabrication
JP2020047848A (ja) * 2018-09-20 2020-03-26 キオクシア株式会社 半導体メモリ
US11170834B2 (en) 2019-07-10 2021-11-09 Micron Technology, Inc. Memory cells and methods of forming a capacitor including current leakage paths having different total resistances

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6815704B1 (en) * 2003-09-04 2004-11-09 Silicon Storage Technology, Inc. Phase change memory device employing thermally insulating voids
US20060141713A1 (en) * 2004-11-25 2006-06-29 Infineon Technologies Ag Manufacturing method with self-aligned arrangement of solid body electrolyte memory cells of minimum structure size
US20100237320A1 (en) * 2009-03-23 2010-09-23 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for manufacturing the same
CN101866940A (zh) * 2009-04-16 2010-10-20 索尼公司 半导体存储器及其制造方法
US20110001108A1 (en) * 2009-07-02 2011-01-06 Actel Corporation Front to back resistive random access memory cells

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3304754B2 (ja) 1996-04-11 2002-07-22 三菱電機株式会社 集積回路の多段埋め込み配線構造
DE10036724A1 (de) * 2000-07-27 2002-02-14 Infineon Technologies Ag Verfahren zur Bildung eines Grabens in einem Halbleitersubstrat
US6709874B2 (en) 2001-01-24 2004-03-23 Infineon Technologies Ag Method of manufacturing a metal cap layer for preventing damascene conductive lines from oxidation
US6887792B2 (en) 2002-09-17 2005-05-03 Hewlett-Packard Development Company, L.P. Embossed mask lithography
US7365382B2 (en) 2005-02-28 2008-04-29 Infineon Technologies Ag Semiconductor memory having charge trapping memory cells and fabrication method thereof
KR100650753B1 (ko) 2005-06-10 2006-11-27 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
US7361586B2 (en) 2005-07-01 2008-04-22 Spansion Llc Preamorphization to minimize void formation
US7449354B2 (en) 2006-01-05 2008-11-11 Fairchild Semiconductor Corporation Trench-gated FET for power device with active gate trenches and gate runner trench utilizing one-mask etch
KR100713936B1 (ko) * 2006-04-14 2007-05-07 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
US7435648B2 (en) 2006-07-26 2008-10-14 Macronix International Co., Ltd. Methods of trench and contact formation in memory cells
KR100791077B1 (ko) * 2006-12-13 2008-01-03 삼성전자주식회사 작은 전이영역을 갖는 상전이 메모리소자 및 그 제조방법
US20080247214A1 (en) * 2007-04-03 2008-10-09 Klaus Ufert Integrated memory
US7800094B2 (en) 2007-06-11 2010-09-21 Macronix International Co., Ltd. Resistance memory with tungsten compound and manufacturing
US7742323B2 (en) 2007-07-26 2010-06-22 Unity Semiconductor Corporation Continuous plane of thin-film materials for a two-terminal cross-point memory
US7795596B2 (en) 2008-01-03 2010-09-14 Alcatel-Lucent Usa Inc. Cloaking device detection system
US8034655B2 (en) * 2008-04-08 2011-10-11 Micron Technology, Inc. Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays
WO2009128142A1 (ja) * 2008-04-15 2009-10-22 株式会社 東芝 情報記録再生装置
JP2009260052A (ja) 2008-04-17 2009-11-05 Panasonic Corp 不揮発性半導体記憶装置とその製造方法および半導体装置
US8211743B2 (en) 2008-05-02 2012-07-03 Micron Technology, Inc. Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes
US8114468B2 (en) 2008-06-18 2012-02-14 Boise Technology, Inc. Methods of forming a non-volatile resistive oxide memory array
JP2010027753A (ja) * 2008-07-17 2010-02-04 Panasonic Corp 不揮発性記憶素子およびその製造方法
JPWO2010050094A1 (ja) * 2008-10-30 2012-03-29 パナソニック株式会社 不揮発性半導体記憶装置及びその製造方法
JP5558090B2 (ja) * 2009-12-16 2014-07-23 株式会社東芝 抵抗変化型メモリセルアレイ
US8416609B2 (en) 2010-02-15 2013-04-09 Micron Technology, Inc. Cross-point memory cells, non-volatile memory arrays, methods of reading a memory cell, methods of programming a memory cell, methods of writing to and reading from a memory cell, and computer systems
JP5521612B2 (ja) 2010-02-15 2014-06-18 ソニー株式会社 不揮発性半導体メモリデバイス
US8437174B2 (en) 2010-02-15 2013-05-07 Micron Technology, Inc. Memcapacitor devices, field effect transistor devices, non-volatile memory arrays, and methods of programming
US8409915B2 (en) 2010-09-20 2013-04-02 Micron Technology, Inc. Methods of forming memory cells
US8536561B2 (en) 2011-10-17 2013-09-17 Micron Technology, Inc. Memory cells and memory cell arrays

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6815704B1 (en) * 2003-09-04 2004-11-09 Silicon Storage Technology, Inc. Phase change memory device employing thermally insulating voids
US20060141713A1 (en) * 2004-11-25 2006-06-29 Infineon Technologies Ag Manufacturing method with self-aligned arrangement of solid body electrolyte memory cells of minimum structure size
US20100237320A1 (en) * 2009-03-23 2010-09-23 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for manufacturing the same
CN101866940A (zh) * 2009-04-16 2010-10-20 索尼公司 半导体存储器及其制造方法
US20110001108A1 (en) * 2009-07-02 2011-01-06 Actel Corporation Front to back resistive random access memory cells

Also Published As

Publication number Publication date
JP2014528656A (ja) 2014-10-27
US8536561B2 (en) 2013-09-17
WO2013058917A1 (en) 2013-04-25
SG11201400942YA (en) 2014-09-26
US9214627B2 (en) 2015-12-15
US8822974B2 (en) 2014-09-02
CN103858231B (zh) 2016-10-12
US9123888B2 (en) 2015-09-01
JP6007255B2 (ja) 2016-10-12
KR101501419B1 (ko) 2015-03-18
US20130221318A1 (en) 2013-08-29
TWI470742B (zh) 2015-01-21
TW201334123A (zh) 2013-08-16
US20130092894A1 (en) 2013-04-18
US20150221864A1 (en) 2015-08-06
EP2769414A4 (en) 2015-07-01
KR20140068150A (ko) 2014-06-05
EP2769414B1 (en) 2016-12-07
US20140339494A1 (en) 2014-11-20
EP2769414A1 (en) 2014-08-27

Similar Documents

Publication Publication Date Title
CN103858231A (zh) 存储器单元及存储器单元阵列
CN103314439B (zh) 非易失性存储器单元的阵列及形成非易失性存储器单元的阵列的方法
JP6280229B2 (ja) 電界効果トランジスタ構造およびメモリアレイ
CN103038881B (zh) 集成存储器阵列及形成存储器阵列的方法
US8796661B2 (en) Nonvolatile memory cells and methods of forming nonvolatile memory cell
US7423281B2 (en) Microelectronic device with a plurality of storage elements in serial connection and method of producing the same
CN103094302A (zh) 用于存储单元阵列的具有三维选择结构的存储器件
CN103238215A (zh) 非易失性存储器单元阵列
CN107579087B (zh) 一种存储器单元阵列结构和电子装置
CN110753962A (zh) 存储器电路
CN106062879A (zh) 切换组件及存储器单元
CN103811495A (zh) 三维存储器装置及其制造方法
CN103180950A (zh) 包括非易失性存储器单元的集成电路和形成非易失性存储器单元的方法
US8927957B2 (en) Sidewall diode driving device and memory using same
US8976566B2 (en) Electronic devices, memory devices and memory arrays
US20150123064A1 (en) Memory Cells and Methods of Forming Memory Cells
CN103839958B (zh) 存储器装置、集成电路与存储器装置的制造方法
KR20070063810A (ko) 상변환 기억 소자 및 그의 제조방법
KR20090015728A (ko) 상변화 기억 소자의 제조방법
CN101459191A (zh) 相变化存储装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant