CN1038885C - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1038885C
CN1038885C CN94117935A CN94117935A CN1038885C CN 1038885 C CN1038885 C CN 1038885C CN 94117935 A CN94117935 A CN 94117935A CN 94117935 A CN94117935 A CN 94117935A CN 1038885 C CN1038885 C CN 1038885C
Authority
CN
China
Prior art keywords
film
high resistance
thin
resistance area
drain region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN94117935A
Other languages
English (en)
Other versions
CN1111814A (zh
Inventor
张宏勇
大沼英人
山口直明
竹村保彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1111814A publication Critical patent/CN1111814A/zh
Application granted granted Critical
Publication of CN1038885C publication Critical patent/CN1038885C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Abstract

在薄膜晶体管的栅电极上形成掩模，以较低电压在栅电极两侧形成多孔阳极氧化膜。以较高电压在栅电极和多孔阳极氧化层之间和栅电极上面形成阻挡阳极氧化层，并用它作为掩模腐蚀栅绝缘膜。腐蚀阻挡阳极氧化层后，选择地腐蚀多孔阳极氧化层，以获得其上有栅绝缘膜的有源层区和其上无栅绝缘膜的其它有源层区。至少把氧、氮、碳中的一种元素掺入到浓度比其它有源层区的高的有源层区域P型杂质掺入到有源层中。

Description

半导体器件及其制造方法
本发明涉及在绝缘材料(例如，玻璃)上或者在其上面有绝缘膜(例如，氧化硅)的硅片那样的材料上形成的绝缘栅薄膜晶体管，并且涉及该晶体管的制造方法。本发明对于在其玻璃转变温度(形变温度或者形变点)为750℃或更低的玻璃衬底上制造的薄膜晶体管特别有效。按照本发明的薄膜晶体管是用于驱动电路，例如有源矩阵液晶显示器的驱动电路和图象传感器的驱动电路，以及用于三维的集成电路。
薄膜晶体管(在下文简称为：“TFT”)，例如，广泛地用于驱动有源矩阵型的液晶显示器和图象传感器。也开发有高电场迁移率的晶体硅TFT作为非晶硅TFT的代替品，以便能进行高速工作。然而，通过形成具有高阻(高阻漏；HRD)的杂质区可获得具有进一步改善器件特性和耐用性的TFT。
图4A表示具有HRD的常规TFT的剖面图。有源层包括低阻区1和5，沟道形成区3及形成在其间的高阻区2和4。提供栅绝缘膜6以覆盖有源层，在沟道形成区3上方的栅绝缘膜6上形成栅电极7。形成层间介质8以覆盖栅电极7，把源/漏电极9和10连接到低阻区1和5上。把至少由氧、氮、碳中选择出来的一种元素掺入高阻区2和4。
然而，掺入上述的至少一种元素，需要利用光刻技术。于是，难以用自对准方法在栅电极的边缘部分形成高阻区。因此，制造的TFT成品率低。而且，这样获得的TFT在性能上不均匀。
本发明通过采用自对准方法形成高阻区而不采用光刻方法，以高成品率提供具有均匀器件特性的TFT。
按照本发明的TFT被简略地表示在图4B中。高阻(杂质)区12和14的位置和尺寸决定于栅绝缘膜16和栅电极部分(包括栅电极膜17，有时还包括阳极氧化膜17′)。即，利用栅电极部分和栅绝缘膜16作掩模，把氮、氧、碳等中的至少一种元素掺入有源层中。通过控制离子的加速电压来控制离子注入的深度，以便在预定深度获得最大的离子浓度。假使以80KV的加速电压掺入氮离子，则在1000的深度可能达到氮离子的最大浓度。甚至在有源层、氮离子的浓度在上述情况随深度不同。
假设分别提供厚度为1000和3000或更厚的栅绝缘膜和栅电极部分，由于栅电极部分充分地厚，足以防止氮离子掺入在栅电极下面形成的有源层。如图4C所示的那样，大多数的氮离子在露出有源层的部分(用线B-B′表示)穿过有源层21。因此，在有源层21下面的部分，如衬底，获得了高浓度的氮离子。与此相对应，在不存在栅电极而存在栅绝缘膜16的有源层部分(线A-A′)达到了高氮离子浓度。
因此，用自对准方法选择地把氮离子掺入存在栅绝缘膜而不存在栅电极的部分下面的有源层，可形成高阻区。参考图4D，通入掺入N型或P型杂质形成低阻(杂质)区11和15和高阻区12和l4。在掺入氮离子之前，可掺入N或P型杂质。
在栅电极17的表面上形成阳极氧化层17′的情况，高阻区12和14偏移栅电极17。根据偏移的位移x取决于阳极氧化层17′的厚度，水平地设置低阻11和上5，离开栅电极17一定的距离，相当于区域12和位移x的和。
按照本发明，用阳极氧化栅电极等方法形成氧化层作为栅绝缘膜16，以用自对准方法形成高阻区。可以精确地控制阳极氧化层的厚度。尤其是，均匀地形成阳极氧化膜，厚度为1000或者更薄到厚度为5000或者更厚(例如，到1μ)。于是，如此进行优选，因为可以较大自由地形成高阻区，然而，在利用自对准方法的情况，可形成不影响其宽度的高阻区。
与仅仅由氢氟酸腐蚀剂腐蚀的所谓阻挡层型阳极氧化层相反，多孔型阳极氧化层能由磷酸腐蚀剂等进行选择地腐蚀。因此，能在不损伤构成TFT的其它材料，例如硅和氧化硅的情况下进行腐蚀处理。在于腐蚀的情况，阻挡或多孔阳极氧化层是非常好的抗腐蚀层，在相对于氧化硅层的腐蚀情况、显示出非常高的选择性。
按照本发明，由下述工艺可制造TFT。因此，能比较可靠地形成高阻区，而且能改善批量生产。
参看图1A到图1E，叙述按本发明制造TFT的基本工艺。在衬底101上形成底层绝缘膜102。由晶体半导体形成有源层103(即使由少量晶体，例如，单晶半导体、多晶半导体、半非晶半导体等组成的半导体在本发明被称为晶体半导体。)形成由氧化硅构成的绝缘膜104，以便覆盖有源层103，由可阳极氧化的材料形成涂层。最好，利用象铝，钽，钛和硅那样的可阳极氧化的材料作为涂覆材料。而且，可以利用使用上述材料之一的单层栅电极，以及由二层或多层上述材料组成的多层栅电极例如，可以利用在铝上面形成硅化钛的双层结构或者在氮化钛上面形成铝的双层结构。提供的每一层，其厚度由器件特性决定。
形成在阳极氧化过程中作为掩模的掩模膜，以便覆盖涂层，然后同时对涂层和掩模进行构图和腐蚀，由此形成栅电极105和掩模膜106。利用普通光刻工艺中所用的光刻胶，光敏的聚酰亚胺或者一般可腐蚀的聚酰亚胺可形成掩模膜。(图1A)
通过把电流施加到电解液中的栅电极105上在栅电极105的两边形成多孔阳极氧化层107。利用包括3％到20％柠檬酸、硝酸、磷酸、铬酸、硫酸等含水酸性溶液进行阳极氧化。通过施加大约10至30V的电压，形成阳极氧化层，厚度为0.3到25μm，更精确地说，为0.5μm厚。在阳极氧化后，通过腐蚀除掉掩模膜106。(图1B)
在栅电极的两边和表面，通过在包含3％到10％的酒石酸、硼酸或硝酸的乙二醇溶液中，把电流加到该处，形成阻挡阳极氧化层108。这样形成的阳极氧化层的厚度决定于加在栅电极105和该处电极表面之间的电压。
在形成多孔阳极氧化层后，形成阻挡层阳极氧化层。形成的阻挡阳极氧化层108不在多孔阳极氧化层107的外层，而在多孔阳极氧化层107和栅电极105之间。用于多孔阳极氧化层的磷酸腐蚀剂的腐蚀率是阻挡阳极氧化层的腐蚀率的10倍或更多。因此，保护栅电极105不被磷酸腐蚀剂腐蚀，因为阻挡阳极氧化层108保持基本上不被磷酸腐蚀剂腐蚀(图1C)。
用干腐蚀，湿腐蚀等方法腐蚀绝缘膜104。进行腐蚀，直到露出有源层，或者在中间状态停止腐蚀。
考虑到膜的批量生产，成品率和均匀性，最好全部地腐蚀绝缘膜，直到露出有源层。由阳极氧化层107和栅电极105覆盖的栅绝缘膜厚度，在腐蚀时保持不变。假设利用氟基气体(例如，NF3或SF6)进行干腐蚀主要由铝，钽和钛组成的栅电极105以及主要由氧化硅组成的绝缘膜104，则可以迅速地腐蚀由氧化硅组成的绝缘膜104。因为对于氧化铝、氧化钽、氧化钛，腐蚀率是足够低，所以可以选择地腐蚀绝缘膜104。利用氢氟酸为主要组分的腐蚀剂，例如稀释成1/100的氢氟酸，通过湿法腐蚀可迅速和选择地腐蚀绝缘膜104(图1D)。
然后，除掉阳极氧化层107。选用以磷酸为主要组分的水溶液，例如，磷酸，醋酸，硝酸的混合酸作为腐蚀剂。
于是，可以保留绝缘膜104的一部分(下文称为“栅绝缘膜”)。在栅电极105和阻挡层108的下面以及在多孔阳极氧化层107相当于由阻挡阳极氧化层108边缘部延伸一段距离Y的部分的下面，存在着栅绝缘膜104′。用自对准方法决定距离Y。因此，其上形成栅绝膜104′的有源层103的区域和其上不形成栅绝缘膜104′的区域，这是由自对准方式形成的。相对栅极自对准，把象氮、氧、碳那样的离子掺入有源层形成包含高浓度离子的高阻区。
在栅极边缘部分和源或漏区边缘部分之间的距离x(见图4D)相当于偏移宽度，由距离Y以自对准方式控制高阻区的宽度。参看图1D和图2C，栅绝缘膜104′的边缘部分109近似地和高阻区部112的边缘部分121相一致。以非自对准方法形成常规技术中的高阻区。因此，难以在相同衬底对于所有的TFT的相同部分形成高阻区和栅电极。然而，本发明，通过施加电流(电荷)形成阳极氧化层的方法，可精确地控制阳极氧化层107的宽度。
通过控制阳极氧化层108的厚度，可任意的设置栅电极和高阻区。通常，在偏移状态，当反向漏电流减少时，开/关比率增加。于是，按照本发明的TFT适于用来控制有源矩阵液晶显示器象素需要低漏电流的象素TFT。然而，由于阳极氧化层捕捉在高阻区边缘部分产生的热载流子，使TFT的特性变坏。
在TFT有小偏移的情况，由于捕捉热载流子减少和导通电流增加，TFT特性变坏，但是，漏电流反而增加。因此，有小偏移的TFT是适于需要大电流驱动能力的TFT，例如，单片有源矩阵外围电路中利用的驱动级TFT。实际上，以TFT的用途决定TFT的偏移。
图1A到图1E是表示按本发明制造器件的基本工艺图。
图2A到2C是表示按本发明实施例1的制造TFT工艺图。
图3A到3C是表示按本发明实施例2的制造TFT工艺图。
图4A到4C是表示按本发明的TFT的结构图。
图5A到图5F按本发明实施例3的制造TFT工艺图。
图6A到6F是表示按本发明实施例4的制造TFT工艺图。
图7A到7F是表示按照本发明实施例5的制造TFT工艺图。
图8A和图8B是表示各含按本发明实施例1和3制造TFT的集成电路。
实施例1
通过在氧气氛中进行溅射，在Corning 7059衬底101(300×400mm或者100×100mm)上形成氧化硅膜，厚度为1000到3000，作为底氧化膜102。为了大批量生产，通过分解TEOS(四乙氧基硅烷)利用等离子CVD方法淀积该膜。单层氮化铝膜或氧化硅和氮化铝的多层膜可被用作底氧化膜。通过在氮气氛中由反应溅射方法形成氮化铝膜。
然后，用等离子CVD或者LPCVD方法，淀积非晶硅膜，厚度为300到5000，优选为500到1000，接着使它保持在还原气氛中，在温度为550到600℃时间为24小时。把它进行结晶化。也可以通过激光照射进行结晶化。把晶化硅膜构图形成岛状区103。通过溅射在岛状的区域103形成氧化硅膜104，厚度为700到1500。
然后，用电子束淀积或者溅射的方法，形成厚度为1000到3μm的铝膜，按重量比含1％的硅，或者按重量比含钪(Sc)0.1到0.3％。然后，用旋转涂胶的方法，形成光刻胶(例如，OFPR 800/30cp，TokyoOhka Co.Ltd)。在形成光刻胶之前，通过在铝膜表面进行阳极氧化，形成厚度为100到1000的氧化铝膜，可以形成改善粘结强度的光刻胶。这样形成的氧化铝膜是有效地防止由光刻胶而产生的漏电流，在阳极氧化工艺中仅在两边形成多孔阳极氧化层。然后，构图和腐蚀光刻胶和铝膜，以便形成栅电极105和掩模膜106(图1A)。
在电压10到30V，更具体地说是在10V，在例如3％～20％的柠檬酸、硝酸、磷酸和硫酸的酸性水溶液中进行阳极氧化20到40分，形成多孔阳极氧化层107，厚度为3000到2μm(例如，5000)。在本发明利用含水的乙二酸溶液，温度为30℃。在阳极氧化过程中可以控制阳极氧化层的厚度(图1B)。
然后除掉掩模膜106，在电解溶液(即，含3％到10％的酒石酸、硼酸、或硝酸的乙二醇溶液)中，把电压加到栅电极105，以便在栅电极的上面和两边形成阻挡阳极氧化层108。在大约10℃的溶液中可以形成较高质量的氧化膜，因为该温度比室温低。这样形成的阳极氧化层108的厚度随施加电压的大小按比例增加。如果加150V的电压，形成厚度为2000的阳极氧化层。由所需厚度和重叠程度决定阳极氧化层108的厚度。通过加250V或者更高的电压，可获得厚度为3000或更厚的阳极氧化层。然而，一般使用的阳极氧化层，厚度为3000或更少，因为那样高的电压会损坏TFT的特性。施加80到150V的电压进行阳极氧化，是根据阳极氧化膜108所需的厚度而决定的(图1C)。
然后，通过于腐蚀法腐蚀氧化硅膜104。腐蚀包括等离子型各向同性腐蚀和反应离子型各向异性腐蚀。关键是把硅对氧化硅的选择性比率设定到足够高的数值，而不是深入腐蚀有源层。例如，利用CF4作为腐蚀气体可只腐蚀氧化硅层104而保留阳极氧化层不被腐蚀。在此工艺中，在多孔的阳极氧化层107下面形成的氧化硅膜104′不被腐蚀(图1D)。
利用磷酸，醋酸，和硝酸的混合酸腐蚀阳极氧化层107。在这种腐蚀中，以大约600/分的速率只腐蚀阳极氧化层107。栅极绝缘膜104′保持不被腐蚀(图1E)。
利用栅电极部分(栅电极和其周围的阳极氧化膜)和栅绝缘膜作为掩模，使用剂量为1×1014到3×1016cm-2，例如，2×105cm-2，加速电压为50到100KV，例如，80KV，以自对准方式把氮离子掺入(引入)有源层103。几乎没有氮离子掺入其上未形成栅绝缘膜104的区域110和113。按照SIMS(二次离子质谱仪)，区域110和113中氮浓度是1×1019at/cm3或更少。另一方面，把氮原子掺入其上形成了栅绝缘膜的区域111和112，浓度为5×1019到2×1021at/cm3，这取决于深度(图2A)。
因此，以剂量为5×1014到5×1015cm-2、加速能量为10到30KeV，把N型杂质掺入有源层。通过设定低的加速能量，可阻止N型杂质进入区111和112，因为栅绝缘膜作为阻挡层。但是，能以充分高的数值把它掺入区域110和113。用不同浓度的N型杂质和氮离子以该方法形成低阻区(源/漏区)114和117及高阻区115和116。使用磷烷(PH3)作为掺杂气体。利用乙硼烷(B2H6)形成P型杂质区(图2B)。
然后，通过照射KrF激发物激光器(波长为248nm，脉冲宽度为20ns)的激光，激活掺入有源层的杂质离子和氮离子。
由SIMS测定区114和117的杂质浓度是1×l020到2×1021at/cm3，区域115和116的杂质浓度是1×1017到2×1018at/cm3。前者和后者的剂量是5×1014到5×1015cm-2和2×1013到5×1014cm-2。该差别决定于是否有栅绝缘膜104。一般，低阻区的杂质浓度比高阻区的杂质浓度高0.5到3位数。
最后，由CVD方法淀积氧化硅膜，厚度为2,000到1μm，例如，3,000，作为层间介质118。在形成接触孔后，形成铝互连电极119和120。把最终得到的结构在200到400℃下进行氢气退火以获得TFT(图2C)。
参看图1A到图1E和图2A到图2C，叙述如图8A所示的在相同衬底上制造多个TFT的工艺。图8A表示在同一衬底上单片地形成用于象液晶显示器那样的有源矩阵电子光学器件的矩阵区和用于驱动该矩阵区的外围电路的一个例子。
参看图8A，TFT1和TFT2是两个驱动TFT，形成的阳极氧化膜501和502，厚度为200到2000，例如，1000。在该结构，高阻区轻微地与栅电极重叠，这是由于在离子掺杂时，杂质离子扩散造成的。用互连线510使沟TFT1的漏和P沟TFT2的漏相互连接。虽然在图中没表示，但是，TFT1的源接地，TFT2的源连接电源以便形成CMOS反相器。
TFT3是像素TFT。提供阳极氧化层503、厚度为1000。然而，在漏区和栅极之间提供高阻区，宽度为0.4到2μm，例如，0.5μm，以便减少漏电流。在TFT1和TFT2中高阻区的宽度，例如，是0.2μm，高阻区的宽度根据多孔阳极氧化层的厚度变化。因此，TFT1和TFT2的栅互连与TFT3的互连分开，以便相互独立地控制。而且，因为TFT3中高阻区的宽度是大的，由于施加电压而在栅极和漏之间产生的寄生电容可被减小。
实施例2
用类似实施例1所述的工艺，在玻璃衬底上形成底膜102，有源层103，栅绝缘膜104′，栅电极105和阳极氧化层108(图1E)。
利用栅极和栅绝缘膜作为掩模以自对准方式把氮离子掺入有源层103。剂量是1×1014到3×1016cm-2，例如2×1015cm-2。加速电压是50到100KV，例如，80KV。结果，几乎没有氮原子掺入区域130和133(用SIMS检测氮浓度是1×1019at/cm3或更少)，但是，根据深度把氮离子掺入区131和132，浓度为5×1019到2×1021at/cm-3(图3A)。
利用阳极氧化层108作为掩模，腐蚀栅绝缘膜104′以便形成栅绝缘膜104″。以剂量5×1014到5×1015cm-2，和加速能量为10到30KeV进行离子注入，把N型杂质掺入有源层。利用磷烷作为掺杂气体，但是在形成P型杂质区的情况，也可能利用乙硼烷(B2H6)。把杂质数量相同的N型杂质掺入区域130、131、132和133，形成杂质区134、135、136和137。根据以前掺入氮离子的数量，区域134和137变成低阻区，而区域134和136变成高阻区(图3B)。
通过照射KrF激发物激光器(波长为248nm，脉冲宽度为20ns)的激光，激活掺入有源层的杂质离子和氮离子。根据SIMS检测的区域134、135、136、137的杂质浓度是1×1020到2×1021at/cm3，剂量是5×1014到5×1015cm-2。
最后，用CVD淀积氧化硅膜、厚度为3000作为层间介质138。在形成接触孔后，形成铝互连电极139和140。把最终获得的结构在200到400℃氢气中进行退火，以便获得TFT(图3C)。
实施例3
参看图5A到5F，下面叙述制造N-沟TFT的方法。首先参考图1A到1B所示的工艺过程，在有绝缘表面的衬底201上面(例如，Corning 7059玻璃)形成底层氧化膜202，岛状半导体(例如，晶体硅半导体)区203，氧化硅膜204，包含铝膜(厚度为200nm到1μm)的栅电极205，在栅电极205的两侧形成多孔阳极氧化层206(厚度为3000到1μm，例如，5000)(图5A)。
然后，用与实施例1所述工艺相同的方法形成阻挡阳极氧化层207(厚度为1000到2500)(图5B)。
利用阳极氧化层206作掩模腐蚀氧化硅膜204，形成栅绝缘膜204′。然后，利用阳极氧化膜207作为掩摸，通过腐蚀除掉阳极氧化膜206。利用栅电极205，膜207和栅绝缘膜204′作为掩模，通过离子掺杂引入杂质(磷)、以形成低阻区208和211及高阻区209和210。剂量是1×1014到5×1014cm-2，加速电压是30到90KV。在掺入杂质离子后，以剂量1×1014到3×1015cm-2，更具体地说是2×1015cm-2，加速电压是50到100KV，例如，80KV，掺入氮离子。结果，几乎没有氮掺入低阻区208和211，但是根据深度，以5×1019到2×1021at/cm3的浓度把氮掺入高阻区209和210中(图5C)。
此外，通过溅射淀积金属涂层(例如，钛，镍，钼，钨，铂或钯的涂层)，特别是，例如，钛层212，厚度为50到500，以建立与低阻区208和211的紧密粘结(图5D)。
利用KrF激发物激光(波长为248nm，脉冲宽度为20ns)照射激光，以激活掺入的杂质和通过钛膜和有源层中的硅反应形成金属硅化物。能量密度是200到400mJ/cm2，优选为250到300mJ/cm2。最好，在200到500℃加热衬底照射激光，以防止钛膜脱皮。激光无须限于激发物激光，其它激光也可利用。然而，最好使用脉冲式激光，因为照射连续振荡的激光时间太长，由此，由于加热使物体膨胀和使膜脱皮。
可把红外线激光，例如，Nd：YAG激光(最好是Q-开关脉冲振荡激光)，可见光，例如红外激光的二次谐波，或者各类紫外线(UV)激光，例如，KrF、XeCl、ArF等激发物激光用作脉冲式激光。但是在通过金属膜照射激光的情况，必须选择具有不被金属膜反射的波长的激光。如果金属腱很薄，可利用上述任何类型的激光，没有任何问题。如果穿过衬底照射激光，必须选择透过硅半导体的激光。
而且，可以采用可见光或者近红外光进行灯退火替代前述激光退火。在灯退火情况，控制照射的持续时间使照射光的表面的温度是大约600到1,000℃。照射的持续时间是，例如，在600℃下照射几分，在1000℃下照射几十秒。当利用近红外线(例如，更具体地说，波长为1.2μm的红外线)进行退火时，硅半导体选择地吸收近红外线。因此，未使玻璃衬底明显受热就能进行退火。并且，通过减少每次照射时间可抑制加热玻璃衬底。
接着，利用包含过氧化氢、氨、水的比为5∶2∶2的混合物的腐蚀液腐蚀钛膜。金属硅化物区213和214保持不被腐蚀(图5E)。
参看图5F，淀积氧化硅膜作为层间介质217，厚度为2000到1μm，例如，3000A。在形成接触孔后，形成铝的互连电极218和219，厚度为2000到1μm，例如，5000。和铝互连接触的部分是由硅化钛组成。因为铝和硅化钛之间的界面比铝和硅之间的界面更稳定，可获得高稳定的接触。通过在金属硅化物区213和214与铝互连电极218和219之间形成氮化钛等作为阻挡金属可进一步改善接触的可行靠性。硅化钛区的薄层电阻是10到50Ω/口。与源和漏有相同导电类型的高阻区209和210的薄层电阻是10到500KΩ/口。
在本实施例中，低阻区211可近似地和金属硅化物区重合。栅绝缘膜204′的边缘部分215可粗略地和高阻区210及低阻区211之间的边界部分216重合。边缘部分215可和金属硅化物区214的边缘部分接近重合。
参考图5A和5F，叙述如图8B所示的在同一衬底上制造多个TFT的方法。图8B表示一个例子，在同一衬底上面，单片地形成矩阵区和用于驱动该矩阵区的外围驱动电路，用于有源矩阵电子光学器件，例如，液晶显示器。用CMOS反相器结构形成作为驱动级的TFT1和TFT2。形成阳极氧化层505和506，厚度为200到2000，例如，1000。TFT3是像素TFT，并且包括1000厚的阳极氧化层507。
考虑到由于离子掺杂时要产生扩散，按这种方法选择阳极氧化层的厚度，使得栅电极边缘部分和源漏区的边缘部分相重合。TFT3源漏电极之一和ITO像素电极508相连。形成TFT3的高阻区，宽度ya′为0.4到5μm，例如ya′为0.5μm，同时提供TFT1和TFT2的高阻区：例如，宽度ya为0.2μm。因为高阻区的宽度随多孔阳极氧化层的厚度变化，以分离的串联形式在阳极氧化处设置互连，结果可与TFT3的互连无关地控制TFT1和TFT2的互连。TFT1和TFT3者是N沟TFT，而TFT2是P沟TFT。由于施加电压在栅极和漏之间产生的寄生电容，由于提供TFT3很宽的高阻区可能减小。
在本发明的实施例中，在离子掺杂后淀积钛膜。然而，在淀积钛膜后，可能进行掺杂。因为在光照射离子时，整个表面用钛膜涂覆，所以可防止在使用绝缘衬底时常常产生的不正常充电。否则，在离子掺杂后，要利用激光等进行退火，那时，由于照射激光等或者进行热退火，在形成钛膜后，可形成硅化钛。
实施例4
参看图6A和6F，叙述本发明。首先参看如图1A到1C所示的工艺过程，在具有绝缘表面(例如Corning 7059)的衬底301上面，形成底层氧化膜302，岛状半导体区303(例如，硅半导体)，氧化硅膜304，和包含铝膜(厚度为2000到1μ)的栅电极305。在栅电极的两侧形成多孔的阳极氧化层306，厚度为6000。而且，在栅电极305和阳极氧化层306之间形成阻挡阳极氧化层307(图6A)。
利用阳极氧化层306作为掩模、腐蚀氧化硅膜304，以形成栅绝缘膜304′。腐蚀阳极氧化层306以露出部分栅绝缘膜304′。利用溅射方法，形成金属膜308，例如，钛膜(厚度为50到500)(6B)。
利用栅电极部分和栅绝缘膜作为掩模，以自对准方法，把氧离子掺入有源层303。剂量是1×1014到3×1016cm-2，例如，2×10l5cm-2，加速电压是50到100KV，例如，80KV。结果，几乎没有氧掺入到区域309和312(氧浓度是1×1019at/cm2或者更少，这是由SIMS检测的)，但是，根据深度、氧被掺入区域310和311其浓度为5×1019到2×1021at/cm3)(图6C)。
利用离子注入方法，剂量为5×1014到5×1015cm-2、加速电压为10到30KV，把N型杂质掺入有源层。通过把加速电压设定为低值，几乎排除N型杂质进入区域310和311，因为栅绝缘膜作为阻挡层，但是可用非常高的数值把N型杂质掺入区域309和312。利用不同浓度的N型杂质和氧离子形成低阻区(源/漏区)313和316及高阻区314和315。利用磷烷(PH3)作为掺杂气体。可利用乙硼烷(B2H6)形成P型杂质区(图6D)。
照射KrF激发物激光(波长为248nm，脉冲宽度为20ns)以激活掺入区域314和315的杂质和由于钛膜和有源层中硅膜的反应形成金属硅化物(硅化钛)区317和318。能量密度是200到400mJ/cm2，最好为250到300mJ/cm2。最好，在激光照射时，把衬底加热到200到500℃，以防止钛膜脱皮。另外，通过照射可见光或者近红外光，可进行灯退火(图6E)。
接着，利用包含过氧化氢∶氨∶水＝5∶2∶2的混合物的腐蚀液腐蚀钛膜。区域317和318不受腐蚀，而利用栅区305和307作为掩模腐蚀栅绝缘膜304′，以防止该结构不受注入栅绝缘膜304′的杂质影响。于是，在留下栅电极下面形成的栅绝缘膜304″。
如图6所示，通过CVD形成氧化硅膜，厚度为6000，作为层间介质319。在形成接触孔后形成铝互连电极320和321，以完成具有高阻区的TFT。
实施例5
在图7A中，在有绝缘表面的衬底401(例如，Corning 7509)上形成底层氧化膜402，岛状晶体半导体(例如，硅半导体)区403，氧化硅膜404，包含铝膜(2000到1μm)的栅电极。在栅电极的上面和两侧形成多孔阳极氧化膜406，厚度为6000(图7B)。接着和形成阳极氧化层107使用的相同条件进行阳极氧化。而且，在栅电极405和阳极氧化层406之间形成阻挡阳极氧化层407(图7C)。然后，利用阳极氧化层406作为掩模腐蚀氧化硅膜404，以形成栅绝缘膜404′(图7D)。
然后腐蚀阳极氧化层406露出栅绝缘膜404′的边缘部分，宽度y(大约6000A)。以剂量为5×1014到5×1015cm-2和加速能量为10到30KeV进行离子掺杂，把N型杂质掺入有源层。把加速电压设定为低值，几乎可排除N-型杂质掺入区409和410，因为栅绝缘膜作为阻挡层，但是可用充分高的数值把N-型杂质掺入区域408和411。利用磷烷(pH3)作为掺杂气体。可利用乙硼烷(B2H6)形成P型杂质区。
用剂量1×1014到3×1016cm-2，例如，2×1015cm-2，加速电压为50到100KV，例如，80KV把氮杂质掺入有源层。结果，几乎没有氮被掺入区域408和411，但是，根据深度把氮掺入区域409和410其浓度为5×1019到2×1021at/cm3。用不同的N-型杂质浓度和氮离子浓度形成低阻区408和411及高阻区409和410。然后，淀积氮化硅膜412，这是采用等离子CVD方法，淀积的厚度为200到2000，例如1000(图7E)。
照射XeF激发物激光(波长为355nm，脉冲宽度为40ns)以激活掺入的杂质。能量密度是200到400mJ/cm2，最好为250到300mJ/cm2。最好，在照射激光时把衬底加热到200到500℃。另外，通过照射可见光或者近红外光可进行灯退火。
如图7F所示，用CVD方法形成氧化硅膜，厚度为6000A，作为层间介质414。在形成接触孔后，利用铝和氮化钛的多层膜形成互连电极415和416以便完成制造TFT。
在本发明，在高阻区上面，结合栅绝缘膜404′形成氮化硅膜因此，可以防止象钠离子那样的迁移离子妨碍有源层。因为氮化硅膜捕捉正电荷，按照本发明的半导体器件防止由于在高阻区410上面栅绝缘膜404′捕捉负荷而形成的P-型寄生沟道。结果，可获得有非常好的频率特性，即使加高的漏电压也很少受热载流子破坏作用的影响的TFT。
氮化硅膜捕捉正电荷但是不受捕捉负电荷的影响。在N-沟型TFT中利用氮化膜，但是在P沟TFT中不利用它。在P-沟TFT中，最好利用氮化铝或者氧化铝。
在本发明中，用自对准方法可形成高阻区，在该区中掺入氧、氮、碳等元素。用能精确控制其厚度的阳极氧化层、确定高阻区的宽度。通过进一步在高阻区上面直接地或间接地形成氮化硅膜，在氮化硅膜上面可以捕捉正电荷。利用热载流子抵销绝缘膜(氧化硅层)上捕捉的负电荷能抑制热载流子的影响。
按照本发明，在其上有半导体集成电路的衬底上面、通过形成TFT制造三维集成电路的情况，在绝缘表面上面，例如，在玻璃或者有机树脂上面，形成TFT。按照本发明的TFT，对于电子光学器件，例如，在同一衬底上面具有外围电路的单片有源矩阵电路是特别有效的。
可以有效地利用按照本发明的TFT，例如，作为有源矩阵电路的像素TFT，因为有低的漏电流和高的耐电压。对于驱动电路中的TFT，在另一方面，要求高速工作而不是要求低的漏电流。因此，在上述应用中的TFT经过处理，可以防止氧、氮、碳等掺入外围电路区域。

Claims (13)

1.一种薄膜晶体管，包括：
在绝缘表面上形成半导体膜；
在所述半导体膜里形成沟道区；
在所述半导体膜里形成源和漏区，并使其包含一种导电类型的杂质；
在所述半导体膜上形成栅绝缘膜；以及
在所述栅绝缘膜上形成栅电极；
其特征在于，在所述沟道区及源和漏区之间的所述半导体膜里形成含有与所述源和漏区所含相同杂质的高电阻区，所述高电阻区具有比所述源和漏区的电阻值高；
其中所述绝缘层的所边缘与所述高电阻区及所述源和漏区之间的边缘对齐。
2.根据权利要求1的薄膜晶体管，其特征在于，所述高电阻区的薄层电阻为10至500kΩ/口。
3.根据权利要求2的薄膜晶体管，其特征在于，所述源和漏区的薄层电阻为10至50kΩ/口。
4.根据权利要求1的薄膜晶体管，其特征在于，它还包括至少在所述栅电极的侧表面上形成的氧化膜。
5.根据权利要求1的薄膜晶体管，其特征在于所述栅绝缘膜的所述边缘与所述高电阻区及所述源和漏区之间的边界对齐，且所述沟道区伸出所述栅电极的侧边缘以形成一对偏移区。
6.根据权利要求1的薄膜晶体管，其特征在于，所述源和漏区包括金属硅化物。
7.根据权利要求1的薄膜晶体管，其特征在于，所述高电阻区包含至少氮、碳和氧之一，其浓度高于所述源和漏区及所述沟道区。
8.根据权利要求1的薄膜晶体管，其特征在于，所述半导体膜包括结晶硅。
9.一种电光显示器件，包括：有多个第一种薄膜晶体管的有源矩阵电路和有多个第二种薄膜晶体管的驱动电路，这两种电路都在衬底上形成，所述薄膜晶体管各包括：
在绝缘表面上形成的半导体膜；
在所述半导体膜里形成的沟道区；
在所述半导体膜里形成的源和漏区，其中包含一种给定导电类型的杂质；
在所述沟道区和所述源和漏区之间的所述半导体膜里形成高电阻区，所述高电阻区具有高于所述源和漏区的电阻；
在所述半导硅膜上形成栅绝缘膜，该处的所述栅绝缘膜伸出所述栅电极的侧边缘以覆盖所述高电阻区；以及
在所述栅绝缘膜上形成栅电极，
其中多个第一种薄膜晶体管的所述高电阻区的电阻大于多个第二种薄膜晶体管的所述高电阻区的电阻。
10.根据权利要求9的器件，其特征在于，所述栅绝缘膜的侧边缘和所述高电阻区及源和漏区之间的边界对齐。
11.根据权利要求9的器件，其特征在于，所述高电阻区至少包含氮、碳和氧中之一，其浓度高于所述源和漏区及所述沟道区中的任何一个区的浓度。
12.根据权利要求9的器件，其特征在于，所述半导体膜包括结晶硅。
13.根据权利要求6的薄膜晶体管，其特征在于，所述金属硅化物由钛、镍、钼、钨、铂和钯的硅化物组成的组合中选出。
CN94117935A 1993-10-01 1994-09-30 半导体器件及其制造方法 Expired - Lifetime CN1038885C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP5269778A JP3030368B2 (ja) 1993-10-01 1993-10-01 半導体装置およびその作製方法
JP269778/93 1993-10-01

Publications (2)

Publication Number Publication Date
CN1111814A CN1111814A (zh) 1995-11-15
CN1038885C true CN1038885C (zh) 1998-06-24

Family

ID=17477031

Family Applications (1)

Application Number Title Priority Date Filing Date
CN94117935A Expired - Lifetime CN1038885C (zh) 1993-10-01 1994-09-30 半导体器件及其制造方法

Country Status (4)

Country Link
US (3) US5508209A (zh)
JP (1) JP3030368B2 (zh)
KR (4) KR100294027B1 (zh)
CN (1) CN1038885C (zh)

Families Citing this family (120)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2794678B2 (ja) 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
JP2717237B2 (ja) 1991-05-16 1998-02-18 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
JP3587537B2 (ja) 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
JP3437863B2 (ja) 1993-01-18 2003-08-18 株式会社半導体エネルギー研究所 Ｍｉｓ型半導体装置の作製方法
TW297142B (zh) * 1993-09-20 1997-02-01 Handotai Energy Kenkyusho Kk
US5719065A (en) * 1993-10-01 1998-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with removable spacers
US6777763B1 (en) * 1993-10-01 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
JP3030368B2 (ja) 1993-10-01 2000-04-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JPH07135323A (ja) * 1993-10-20 1995-05-23 Semiconductor Energy Lab Co Ltd 薄膜状半導体集積回路およびその作製方法
US5576231A (en) * 1993-11-05 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating an insulated gate field effect transistor with an anodic oxidized gate electrode
TW299897U (en) 1993-11-05 1997-03-01 Semiconductor Energy Lab A semiconductor integrated circuit
US5811326A (en) 1994-01-17 1998-09-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor
US6943764B1 (en) 1994-04-22 2005-09-13 Semiconductor Energy Laboratory Co., Ltd. Driver circuit for an active matrix display device
JP3402400B2 (ja) * 1994-04-22 2003-05-06 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
US6433361B1 (en) 1994-04-29 2002-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and method for forming the same
JP3330736B2 (ja) * 1994-07-14 2002-09-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3173760B2 (ja) * 1994-11-11 2001-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5814529A (en) 1995-01-17 1998-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor
JP3778456B2 (ja) 1995-02-21 2006-05-24 株式会社半導体エネルギー研究所 絶縁ゲイト型薄膜半導体装置の作製方法
KR100265179B1 (ko) 1995-03-27 2000-09-15 야마자끼 순페이 반도체장치와 그의 제작방법
US5650343A (en) * 1995-06-07 1997-07-22 Advanced Micro Devices, Inc. Self-aligned implant energy modulation for shallow source drain extension formation
KR100199064B1 (ko) * 1995-10-17 1999-07-01 구자홍 박막 트랜지스터 제조방법
US5872052A (en) 1996-02-12 1999-02-16 Micron Technology, Inc. Planarization using plasma oxidized amorphous silicon
TW374196B (en) * 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
JPH09298304A (ja) * 1996-05-08 1997-11-18 Semiconductor Energy Lab Co Ltd 液晶表示装置の製造方法および半導体装置の製造方法
TW334581B (en) 1996-06-04 1998-06-21 Handotai Energy Kenkyusho Kk Semiconductor integrated circuit and fabrication method thereof
EP0905789A4 (en) 1996-06-14 1999-08-25 Mitsubishi Electric Corp SEMICONDUCTOR COMPONENT HAVING SILICON-ON-INSULATION STRUCTURE AND METHOD OF MANUFACTURING SAME
TW324862B (en) * 1996-07-03 1998-01-11 Hitachi Ltd Liquid display apparatus
JPH10135475A (ja) * 1996-10-31 1998-05-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
DE19652417A1 (de) * 1996-12-09 1998-06-10 Inst Halbleiterphysik Gmbh MOSFET und Verfahren zur Herstellung der Schichten für einen derartigen Transistor
US6140160A (en) 1997-07-28 2000-10-31 Micron Technology, Inc. Method for fabricating a simplified CMOS polysilicon thin film transistor and resulting structure
US6717179B1 (en) 1997-08-19 2004-04-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor display device
US6667494B1 (en) * 1997-08-19 2003-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor display device
JPH11143379A (ja) 1997-09-03 1999-05-28 Semiconductor Energy Lab Co Ltd 半導体表示装置補正システムおよび半導体表示装置の補正方法
JP4271268B2 (ja) 1997-09-20 2009-06-03 株式会社半導体エネルギー研究所 イメージセンサおよびイメージセンサ一体型アクティブマトリクス型表示装置
JP4044187B2 (ja) * 1997-10-20 2008-02-06 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置およびその作製方法
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
KR100266328B1 (ko) * 1997-12-23 2000-10-02 김규현 티타늄실리사이드형성방법및이를이용한티타늄실리사이드의형성온도보정방법
KR100540129B1 (ko) * 1998-04-17 2006-03-09 엘지.필립스 엘시디 주식회사 박막트랜지스터 제조방법
JPH11326954A (ja) * 1998-05-15 1999-11-26 Semiconductor Energy Lab Co Ltd 半導体装置
JP2000012864A (ja) * 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP4324259B2 (ja) * 1998-07-07 2009-09-02 シャープ株式会社 液晶表示装置の製造方法
JP4030193B2 (ja) * 1998-07-16 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
US6559036B1 (en) * 1998-08-07 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP1744349A3 (en) 1998-10-05 2007-04-04 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus, laser irradiation method, beam homogenizer, semiconductor device, and method of manufacturing the semiconductor device
US6451644B1 (en) * 1998-11-06 2002-09-17 Advanced Micro Devices, Inc. Method of providing a gate conductor with high dopant activation
US6617644B1 (en) 1998-11-09 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6512271B1 (en) * 1998-11-16 2003-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6909114B1 (en) 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
US6501098B2 (en) * 1998-11-25 2002-12-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
US6365917B1 (en) * 1998-11-25 2002-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20120074418A1 (en) * 1998-11-25 2012-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2000174282A (ja) 1998-12-03 2000-06-23 Semiconductor Energy Lab Co Ltd 半導体装置
US6469317B1 (en) 1998-12-18 2002-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP4532634B2 (ja) 1998-12-25 2010-08-25 キヤノン株式会社 細孔の製造方法
JP4146978B2 (ja) * 1999-01-06 2008-09-10 キヤノン株式会社 細孔を有する構造体の製造方法、該製造方法により製造された構造体
EP1020920B1 (en) * 1999-01-11 2010-06-02 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a driver TFT and a pixel TFT on a common substrate
US6590229B1 (en) * 1999-01-21 2003-07-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for production thereof
US6593592B1 (en) * 1999-01-29 2003-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistors
US6576924B1 (en) 1999-02-12 2003-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having at least a pixel unit and a driver circuit unit over a same substrate
EP2284605A3 (en) 1999-02-23 2017-10-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and fabrication method thereof
US6674136B1 (en) * 1999-03-04 2004-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having driver circuit and pixel section provided over same substrate
US6531713B1 (en) * 1999-03-19 2003-03-11 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and manufacturing method thereof
US6399988B1 (en) 1999-03-26 2002-06-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor having lightly doped regions
US6346730B1 (en) * 1999-04-06 2002-02-12 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having a pixel TFT formed in a display region and a drive circuit formed in the periphery of the display region on the same substrate
US7122835B1 (en) 1999-04-07 2006-10-17 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device and a method of manufacturing the same
US6362507B1 (en) * 1999-04-20 2002-03-26 Semiconductor Energy Laboratory Co., Ltd. Electro-optical devices in which pixel section and the driver circuit are disposed over the same substrate
US6534826B2 (en) 1999-04-30 2003-03-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6370502B1 (en) * 1999-05-27 2002-04-09 America Online, Inc. Method and system for reduction of quantization-induced block-discontinuities and general purpose audio codec
US6777254B1 (en) 1999-07-06 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US6952020B1 (en) * 1999-07-06 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TW480554B (en) * 1999-07-22 2002-03-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP4675467B2 (ja) * 1999-09-24 2011-04-20 東芝モバイルディスプレイ株式会社 半導体回路の製造方法
JP3386017B2 (ja) * 1999-10-15 2003-03-10 日本電気株式会社 液晶表示装置用の薄膜トランジスタの製造方法
US6416201B1 (en) 2000-03-31 2002-07-09 3M Innovative Properties Company Illuminated sign with lamp masks for uniform illumination
KR100857398B1 (ko) * 2000-05-31 2008-09-08 소니 가부시끼 가이샤 반도체 장치의 제조 방법
JP2002057339A (ja) * 2000-08-10 2002-02-22 Sony Corp 薄膜半導体装置
JP5046452B2 (ja) * 2000-10-26 2012-10-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2002185008A (ja) * 2000-12-19 2002-06-28 Hitachi Ltd 薄膜トランジスタ
JP4926329B2 (ja) * 2001-03-27 2012-05-09 株式会社半導体エネルギー研究所 半導体装置およびその作製方法、電気器具
US6897477B2 (en) * 2001-06-01 2005-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device
JP4439766B2 (ja) * 2001-08-02 2010-03-24 シャープ株式会社 薄膜トランジスタ装置及びその製造方法
JP3989761B2 (ja) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
JP4463493B2 (ja) 2002-04-15 2010-05-19 株式会社半導体エネルギー研究所 表示装置及びその作製方法
JP3989763B2 (ja) 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7256421B2 (en) 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
TWI288443B (en) * 2002-05-17 2007-10-11 Semiconductor Energy Lab SiN film, semiconductor device, and the manufacturing method thereof
JP2004071696A (ja) * 2002-08-02 2004-03-04 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP3646718B2 (ja) * 2002-10-04 2005-05-11 セイコーエプソン株式会社 半導体装置の製造方法
US7508048B2 (en) * 2003-01-16 2009-03-24 Samsung Electronics Co., Ltd. Methods of fabricating a semiconductor device having multi-gate insulation layers and semiconductor devices fabricated thereby
JP4377139B2 (ja) * 2003-02-19 2009-12-02 株式会社 日立ディスプレイズ 表示装置
KR100470155B1 (ko) * 2003-03-07 2005-02-04 광주과학기술원 아연산화물 반도체 제조방법
TWI222227B (en) * 2003-05-15 2004-10-11 Au Optronics Corp Method for forming LDD of semiconductor devices
KR100626372B1 (ko) * 2004-04-09 2006-09-20 삼성전자주식회사 전계 효과 트랜지스터를 갖는 반도체 소자 및 그 제조 방법
WO2005106961A1 (en) * 2004-04-28 2005-11-10 Semiconductor Energy Laboratory Co., Ltd. Mos capacitor and semiconductor device
US7939873B2 (en) * 2004-07-30 2011-05-10 Semiconductor Energy Laboratory Co., Ltd. Capacitor element and semiconductor device
US7247530B2 (en) * 2005-02-01 2007-07-24 Sharp Laboratories Of America, Inc. Ultrathin SOI transistor and method of making the same
US7696024B2 (en) * 2006-03-31 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1863090A1 (en) 2006-06-01 2007-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
DE102006050360B4 (de) 2006-10-25 2014-05-15 Infineon Technologies Austria Ag Verfahren zum Erzeugen eines elektrischen Kontakts auf SiC
JP2008165028A (ja) * 2006-12-28 2008-07-17 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
US8319295B2 (en) * 2007-01-10 2012-11-27 Imec Use of F-based gate etch to passivate the high-k/metal gate stack for deep submicron transistor technologies
JP2009049384A (ja) 2007-07-20 2009-03-05 Semiconductor Energy Lab Co Ltd 発光装置
TWI412114B (zh) * 2009-12-31 2013-10-11 Advanced Semiconductor Eng 半導體封裝結構及其製造方法
CN105931967B (zh) * 2011-04-27 2019-05-03 株式会社半导体能源研究所 半导体装置的制造方法
US8995218B2 (en) * 2012-03-07 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102610697A (zh) * 2012-03-28 2012-07-25 泰通(泰州)工业有限公司 一种晶体硅太阳能电池选择性发射极的制备方法
US9444040B2 (en) 2013-03-13 2016-09-13 Microchip Technology Incorporated Sidewall type memory cell
US9362496B2 (en) 2013-03-13 2016-06-07 Microchip Technology Incorporated Resistive memory cell with trench-shaped bottom electrode
US9385313B2 (en) 2014-02-19 2016-07-05 Microchip Technology Incorporated Resistive memory cell having a reduced conductive path area
US9865813B2 (en) 2014-02-19 2018-01-09 Microchip Technology Incorporated Method for forming resistive memory cell having a spacer region under an electrolyte region and a top electrode
US9318702B2 (en) 2014-02-19 2016-04-19 Microchip Technology Incorporated Resistive memory cell having a reduced conductive path area
US10003021B2 (en) 2014-02-19 2018-06-19 Microchip Technology Incorporated Resistive memory cell with sloped bottom electrode
US9269606B2 (en) 2014-02-19 2016-02-23 Microchip Technology Incorporated Spacer enabled active isolation for an integrated circuit device
US9412942B2 (en) 2014-02-19 2016-08-09 Microchip Technology Incorporated Resistive memory cell with bottom electrode having a sloped side wall
JP2016111105A (ja) * 2014-12-03 2016-06-20 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及びその製造方法、並びに、表示装置
US10224407B2 (en) 2017-02-28 2019-03-05 Sandisk Technologies Llc High voltage field effect transistor with laterally extended gate dielectric and method of making thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4772927A (en) * 1985-10-23 1988-09-20 Hitachi, Ltd. Thin film FET doped with diffusion inhibitor

Family Cites Families (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3988214A (en) 1968-06-17 1976-10-26 Nippon Electric Company, Ltd. Method of fabricating a semiconductor device
JPS5124341B2 (zh) 1971-12-24 1976-07-23
JPS4995591A (zh) 1973-01-12 1974-09-10
US3997367A (en) 1975-11-20 1976-12-14 Bell Telephone Laboratories, Incorporated Method for making transistors
JPS58105574A (ja) 1981-12-17 1983-06-23 Seiko Epson Corp 液晶表示装置
JPS58118154A (ja) 1982-01-07 1983-07-14 Seiko Epson Corp 半導体集積回路装置
JPS59188974A (ja) 1983-04-11 1984-10-26 Nec Corp 半導体装置の製造方法
US4503601A (en) 1983-04-18 1985-03-12 Ncr Corporation Oxide trench structure for polysilicon gates and interconnects
JPS59220971A (ja) 1983-05-31 1984-12-12 Toshiba Corp 半導体装置の製造方法
US4727038A (en) 1984-08-22 1988-02-23 Mitsubishi Denki Kabushiki Kaisha Method of fabricating semiconductor device
JPS61224459A (ja) 1985-03-29 1986-10-06 Toshiba Corp 半導体装置およびその製造方法
US5753542A (en) 1985-08-02 1998-05-19 Semiconductor Energy Laboratory Co., Ltd. Method for crystallizing semiconductor material without exposing it to air
US5171710A (en) 1985-08-02 1992-12-15 Semiconductor Energy Laboratory Co., Ltd. Method for photo annealing non-single crystalline semiconductor films
US5962869A (en) 1988-09-28 1999-10-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor material and method for forming the same and thin film transistor
US5296405A (en) 1985-08-02 1994-03-22 Semiconductor Energy Laboratory Co.., Ltd. Method for photo annealing non-single crystalline semiconductor films
DE3689735T2 (de) 1985-08-02 1994-06-30 Semiconductor Energy Lab Verfahren und Gerät zur Herstellung von Halbleitervorrichtungen.
JPH05299339A (ja) 1991-03-18 1993-11-12 Semiconductor Energy Lab Co Ltd 半導体材料およびその作製方法
US4701423A (en) 1985-12-20 1987-10-20 Ncr Corporation Totally self-aligned CMOS process
US4755865A (en) * 1986-01-21 1988-07-05 Motorola Inc. Means for stabilizing polycrystalline semiconductor layers
DE3689843T2 (de) 1986-03-06 1994-09-01 Toshiba Kawasaki Kk Steuerschaltung einer Flüssigkristallanzeige.
JPS62229873A (ja) 1986-03-29 1987-10-08 Hitachi Ltd 薄膜半導体装置の製造方法
JPS6366969A (ja) 1986-09-08 1988-03-25 Nippon Telegr & Teleph Corp <Ntt> 高耐圧多結晶シリコン薄膜トランジスタ
JPH0687503B2 (ja) 1987-03-11 1994-11-02 株式会社日立製作所 薄膜半導体装置
JPS647567A (en) 1987-06-29 1989-01-11 Ricoh Kk Mos transistor
NL8800222A (nl) 1988-01-29 1989-08-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij op zelfregistrerende wijze metaalsilicide wordt aangebracht.
US5238859A (en) 1988-04-26 1993-08-24 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
US5146291A (en) 1988-08-31 1992-09-08 Mitsubishi Denki Kabushiki Kaisha MIS device having lightly doped drain structure
US4978626A (en) 1988-09-02 1990-12-18 Motorola, Inc. LDD transistor process having doping sensitive endpoint etching
JP2934445B2 (ja) * 1988-12-14 1999-08-16 ソニー株式会社 薄膜トランジスタの形成方法
JPH02162738A (ja) 1988-12-15 1990-06-22 Nec Corp Ｍｏｓ　ｆｅｔ　の製造方法
JPH02246277A (ja) 1989-03-20 1990-10-02 Matsushita Electron Corp Ｍｏｓトランジスタおよびその製造方法
JPH03227068A (ja) 1990-02-01 1991-10-08 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US5227321A (en) 1990-07-05 1993-07-13 Micron Technology, Inc. Method for forming MOS transistors
US5112764A (en) * 1990-09-04 1992-05-12 North American Philips Corporation Method for the fabrication of low leakage polysilicon thin film transistors
JP2947654B2 (ja) * 1990-10-31 1999-09-13 キヤノン株式会社 Ｍｉｓ型トランジスタ
US5514879A (en) * 1990-11-20 1996-05-07 Semiconductor Energy Laboratory Co., Ltd. Gate insulated field effect transistors and method of manufacturing the same
EP0488801B1 (en) 1990-11-30 1998-02-04 Sharp Kabushiki Kaisha Thin-film semiconductor device
JP2999271B2 (ja) 1990-12-10 2000-01-17 株式会社半導体エネルギー研究所 表示装置
US5097301A (en) 1990-12-19 1992-03-17 Intel Corporation Composite inverse T-gate metal oxide semiconductor device and method of fabrication
JPH0817236B2 (ja) * 1990-12-25 1996-02-21 株式会社半導体エネルギー研究所 半導体装置
US5521107A (en) 1991-02-16 1996-05-28 Semiconductor Energy Laboratory Co., Ltd. Method for forming a field-effect transistor including anodic oxidation of the gate
KR960001611B1 (ko) * 1991-03-06 1996-02-02 가부시끼가이샤 한도다이 에네르기 겐뀨쇼 절연 게이트형 전계 효과 반도체 장치 및 그 제작방법
US5468987A (en) 1991-03-06 1995-11-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JP2794678B2 (ja) * 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
JP2794499B2 (ja) * 1991-03-26 1998-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5151374A (en) 1991-07-24 1992-09-29 Industrial Technology Research Institute Method of forming a thin film field effect transistor having a drain channel junction that is spaced from the gate electrode
US5545571A (en) 1991-08-26 1996-08-13 Semiconductor Energy Laboratory Co., Ltd. Method of making TFT with anodic oxidation process using positive and negative voltages
US5495121A (en) 1991-09-30 1996-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2750380B2 (ja) * 1991-12-03 1998-05-13 株式会社 半導体エネルギー研究所 半導体装置の作製方法
US5485019A (en) * 1992-02-05 1996-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JPH05226364A (ja) * 1992-02-14 1993-09-03 Fujitsu Ltd Ｍｉｓ型電界効果トランジスタの製造方法
US5241193A (en) * 1992-05-19 1993-08-31 Motorola, Inc. Semiconductor device having a thin-film transistor and process
DE69327028T2 (de) * 1992-09-25 2000-05-31 Sony Corp Flüssigkristall-Anzeigevorrichtung
US5576556A (en) * 1993-08-20 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Thin film semiconductor device with gate metal oxide and sidewall spacer
US5403762A (en) 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
TW241377B (zh) 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
KR940022907A (ko) * 1993-03-31 1994-10-21 이헌조 비대칭 엘디디(ldd) 접합 박막트랜지스터
US5492843A (en) 1993-07-31 1996-02-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device and method of processing substrate
US5477073A (en) 1993-08-20 1995-12-19 Casio Computer Co., Ltd. Thin film semiconductor device including a driver and a matrix circuit
JP3030368B2 (ja) 1993-10-01 2000-04-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR970010685B1 (ko) * 1993-10-30 1997-06-30 삼성전자 주식회사 누설전류가 감소된 박막 트랜지스터 및 그 제조방법
JP2905680B2 (ja) * 1993-12-20 1999-06-14 シャープ株式会社 薄膜トランジスターの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4772927A (en) * 1985-10-23 1988-09-20 Hitachi, Ltd. Thin film FET doped with diffusion inhibitor

Also Published As

Publication number Publication date
KR100294027B1 (ko) 2001-09-17
KR100305004B1 (ko) 2001-11-07
JP3030368B2 (ja) 2000-04-10
US6259120B1 (en) 2001-07-10
US5508209A (en) 1996-04-16
US5962872A (en) 1999-10-05
JPH07106594A (ja) 1995-04-21
KR100296378B1 (ko) 2001-07-31
KR100305005B1 (ko) 2001-11-07
CN1111814A (zh) 1995-11-15

Similar Documents

Publication Publication Date Title
CN1038885C (zh) 半导体器件及其制造方法
CN1041973C (zh) 半导体器件
CN1132241C (zh) 半导体器件制造方法、驱动器电路和有源矩阵型显示器件
CN1263160C (zh) 显示器件
CN1157759C (zh) 制造半导体器件的方法
CN1302560C (zh) 电子电路
CN1052575C (zh) 半导体器件及其制造方法
CN1055790C (zh) 半导体器件及其制造方法
CN1058108C (zh) Mis半导体器件的制造方法
CN1051882C (zh) 绝缘栅薄膜晶体管
US6133620A (en) Semiconductor device and process for fabricating the same
CN1362726A (zh) Mis半导体器件的制造方法
JPH07258893A (ja) 陽極酸化物及び陽極酸化方法
US6831333B2 (en) Semiconductor device and method of making thereof
US5897345A (en) Semiconductor device and process for fabricating the same
JP4087363B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CX01 Expiry of patent term

Expiration termination date: 20140930

Granted publication date: 19980624