CN103926769A - 一种阵列基板、显示面板及显示器 - Google Patents

一种阵列基板、显示面板及显示器 Download PDF

Info

Publication number
CN103926769A
CN103926769A CN201310732436.5A CN201310732436A CN103926769A CN 103926769 A CN103926769 A CN 103926769A CN 201310732436 A CN201310732436 A CN 201310732436A CN 103926769 A CN103926769 A CN 103926769A
Authority
CN
China
Prior art keywords
auxiliary electrode
electrode line
array base
base palte
line segment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310732436.5A
Other languages
English (en)
Other versions
CN103926769B (zh
Inventor
赵剑
丁洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beihai Hui Ke Photoelectric Technology Co., Ltd.
Original Assignee
Tianma Microelectronics Co Ltd
Shanghai Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=51145040&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN103926769(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Tianma Microelectronics Co Ltd, Shanghai Tianma Microelectronics Co Ltd filed Critical Tianma Microelectronics Co Ltd
Priority to CN201310732436.5A priority Critical patent/CN103926769B/zh
Priority to US14/285,538 priority patent/US9281323B2/en
Priority to DE102014108184.6A priority patent/DE102014108184B4/de
Publication of CN103926769A publication Critical patent/CN103926769A/zh
Application granted granted Critical
Publication of CN103926769B publication Critical patent/CN103926769B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels

Abstract

本发明公开了一种阵列基板、显示面板及显示器，在阵列基板上的栅极线和总线的第一交叠区域至显示区域之间设置有辅助电极线段，辅助电极线段与栅极线在第二交叠区域交叠且与栅极线和总线均绝缘，且辅助电极线段与所述总线位于同一导电层，或者，辅助电极线段位于总线所在导电层与栅极线所在导电层之间。通过形成辅助电极线段，使得在制作阵列基板的过程中栅极线和辅助电极线段之间发生静电击伤，而释放栅极线上的静电，最大程度的降低栅极线和总线发生静电击伤而短路的几率，进而提高产品的良率。

Description

一种阵列基板、显示面板及显示器
技术领域
本发明涉及静电防护技术领域，更具体地说，涉及一种阵列基板、显示面板及显示器的静电防护。
背景技术
TFT-LCD（Thin Film Transistor Liquid Crystal Display，薄膜晶体管液晶显示器）具有体积小、低功耗、无辐射等优点，在当前显示器市场占据了主导地位，其被广泛应用于手机、电视、电脑等电子产品中。
薄膜晶体管液晶显示器主要包括阵列基板、液晶层和彩膜基板，液晶层设置于阵列基板和彩膜基板之间，通过在阵列基板和彩膜基板上施加电压，控制液晶层的液晶分子的长轴转向，从而控制透过液晶层的光线的多少，达到调节通过液晶层的光强的目的。
参考图1所示，为现有的阵列基板的结构示意图，阵列基板包括非显示区域100和显示区域200，非显示区域100包围显示区域200。显示区域200内包括多个栅极线201，栅极线201延伸排布至非显示区域100，并与非显示区域100内的栅极驱动电路102电性相连，在非显示区域100靠近显示区域200的一侧边缘包括总线101，栅极线201与总线101交叠且在交叠区域内电性绝缘。
阵列基板通常是在一个大玻璃基板上形成各功能层，而后将大玻璃基板切割后获得多个阵列基板，但是现有的阵列基板在制作过程中存在各种问题，导致良率很低。
发明内容
有鉴于此，本发明提供一种阵列基板、显示面板及显示器，通过在总线和显示区域之间形成辅助电极线段，能降低总线和栅极线之间发生静电击伤的几率，从而提高产品良率。
一种阵列基板，包括非显示区域和显示区域，所述非显示区域包围显示区域，所述显示区域内包括多个栅极线，所述非显示区域内包括一总线，所述栅极线延伸排布至所述非显示区域，并与所述非显示区域内的栅极驱动电路电性相连，每个所述栅极线与所述总线在第一交叠区域内交叠且在所述第一交叠区域内电性绝缘，所述阵列基板还包括：位于所述总线与所述显示区域之间的多个辅助电极线段，所述辅助电极线段与所述总线位于同一导电层或位于所述总线所在的导电层与所述栅极线所在的导电层之间，且多个所述辅助电极线段之间电性绝缘，每个所述栅极线对应与一个所述辅助电极线段交叠并形成第二交叠区域，且所述栅极线与所述辅助电极线段互为电性绝缘。
一种显示面板，包括上述阵列基板。
一种显示器，包括上述的显示面板。
与现有技术相比，本发明所提供的技术方案具有以下优点：
本发明所提供的阵列基板、显示面板及显示器，在阵列基板上的栅极线和总线的第一交叠区域至显示区域之间设置有辅助电极线段，辅助电极线段与栅极线在第二交叠区域交叠且与栅极线和总线均绝缘，且辅助电极线段与所述总线位于同一导电层，或者，辅助电极线段位于总线所在导电层与栅极线所在导电层之间。通过形成辅助电极线段，使得在制作阵列基板的过程中栅极线和辅助电极线段之间发生静电击伤，而释放栅极线上的静电，最大程度的降低栅极线和总线发生静电击伤而短路的几率，进而提高产品的良率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有的一种阵列基板的结构示意图；
图2a为本申请实施例提供的一种阵列基板的结构示意图；
图2b为本申请实施例提供的一种静电聚集释放示意图；
图3a为本申请实施例提供的一种相邻两个辅助电极线段所在区域以内的结构示意图；
图3b为本申请实施例提供的另一种相邻两个辅助电极线段所在区域以内的结构示意图；
图4a为本申请实施例提供的另一种相邻两个辅助电极线段所在区域以内的结构示意图；
图4b为本申请实施例提供的另一种相邻两个辅助电极线段所在区域以内的结构示意图；
图5为本申请实施例提供的一种显示面板的结构示意图。
具体实施方式
正如背景技术所述，现有制作阵列基板的良率低，发明人经研究发现，造成这种缺陷的原因主要有栅极线与总线在交叠区域发生静电击穿，导致栅极线与总线之间短路。
具体的，在制作阵列基板的过程中，制作完毕的栅极线和总线之间具有交叠区域，由于栅极线和总线均在制作阵列基板的过程中积累静电，当静电积累到一定程度后，可能会在两者的交叠区域发生静电击穿，进而破坏了该交叠区域的结构，使总线和栅极线之间电性导通。尤其是在非显示区域靠近显示区域的一侧边缘与显示区域之间的总线，该总线极易与栅极线发生静电击穿，降低了阵列基板的良率。
本发明提供了一种阵列基板，以克服现有技术存在的上述问题，包括非显示区域和显示区域，所述非显示区域包围显示区域，所述显示区域内包括多个栅极线，所述非显示区域内包括一总线，所述栅极线延伸排布至所述非显示区域，并与所述非显示区域内的栅极驱动电路电性相连，每个所述栅极线与所述总线在第一交叠区域内交叠且在所述第一交叠区域内电性绝缘，所述阵列基板还包括：
位于所述总线与所述显示区域之间的多个辅助电极线段，所述辅助电极线段与所述总线位于同一导电层或位于所述总线所在的导电层与所述栅极线所在的导电层之间，且多个所述辅助电极线段之间电性绝缘，每个所述栅极线对应与一个所述辅助电极线段交叠并形成第二交叠区域，且所述栅极线与所述辅助电极线段互为电性绝缘。
由上述方案可以看出，通过形成辅助电极线段，使得在制作阵列基板的过程中栅极线和辅助电极线段之间发生静电击伤，而释放栅极线上的静电，最大程度的降低栅极线和总线发生静电击伤而短路的几率，进而提高产品的良率。
以上是本发明的核心思想，为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
本申请实施例提供的一种阵列基板，参考图2a所示，为本申请实施例提供的一种阵列基板的结构示意图，阵列基板包括：
非显示区域1和显示区域2，非显示区域1包围显示区域2。
非显示区域1内包括有一总线11；
显示区域2包括多个栅极线21；
其中，栅极线21延伸排布至非显示区域1，并与非显示区域1内的栅极驱动电路13电性相连，每个栅极线21与该总线11在第一交叠区域A内交叠，且在第一交叠区域A内电性绝缘。在阵列基板的非显示区域1内还包括多个辅助电极线段12，且优选的可以位于非显示区域1的总线11和显示区域2之间。其中，辅助电极线段12与总线11可以位于同一导电层，或者，辅助电极线段12也可以位于总线11所在的导电层与栅极线21所在的导电层之间，且优选的，辅助电极线段12的延伸方向与总线11的延伸方向相同，辅助电极线段12与总线11电性绝缘。多个辅助电极线段12之间电性绝缘，每个栅极线21对应与一个辅助电极线段12交叠并形成第二交叠区域B，且在每一个第二交叠区域B内，栅极线21与辅助电极线段12互为电性绝缘。
在上述阵列基板上，所述辅助电极线段的作用是为了与栅极线发生静电击伤，也就是所述说辅助电极线段的作用就是使栅极线上的静电得到释放。参考图2b所示，为静电聚集释放示意图，其中箭头多少用于表示静电量的大小，箭头多表示静电量大。在制作阵列基板的过程中，总线11和栅极线21具有不同电性的静电，并且由于多个辅助电极线段12与总线11极为靠近，因此辅助电极线段12与总线11具有相同电性的静电。当静电积累到一定程度时，栅极线21、总线11和辅助电极线段12上的静电将在各自的交叠区域发生聚集，最终发生静电释放。但是在聚集的过程中，辅助电极线段12位于栅极线21上静电聚集的流向源和总线11之间，而且总线11和辅助电极线段12之间的栅极线极短，因此栅极线21和辅助电极线段12之间更容易发生静电击伤，从而释放栅极线21上的静电，避免栅极线与总线之间形成静电击伤。
由上述原因可以得知，只有栅极线上的静电快速而且大量释放于栅极线和辅助电极线段之间时，才能避免制作阵列基板过程中栅极线与总线之间发生静电击伤现象。基于上述目的，需要尽可能的提高辅助电极线段和栅极线之间发生静电击伤的几率。由于辅助电极线段积累的静电越多，在辅助电极线段与栅极线之间发生静电击伤的几率越大。因此在维持阵列基板上的版图不变的情况下，对于辅助电极线段本身来说，在制作辅助电极线段时，可以通过增辅助电极线段的厚度、扩大辅助电极线段的面积等设计来提高辅助电极线段的静电积累量，进而提高辅助电极线段和栅极线之间发生静电击伤的几率，以保护所述总线不被静电击伤。
例如，对于扩大辅助电极线段的面积，可以对制作辅助电极线段的方法流程进行优化。首先形成整条辅助电极线，直至制作阵列基板上的钝化层时，通过刻蚀过孔露出部分整条辅助电极线的表面，采用刻蚀工艺将裸露部分的辅助电极线断开，从而形成多个辅助电极线段。相对于多个辅助电极电段，整条辅助电极线远远大于辅助电极线段的面积，因此栅极线更容易与辅助电极线发生静电击伤而释放静电，并且在最后将整条辅助电极线刻蚀多段形成辅助电极线段，避免多个栅极线与整条辅助电极线发生静电伤，而导致多个栅极线之间短路。
进一步的，对于辅助电极线段和栅极线之间的交叠区域来说，可以将栅极线在交叠区域的部分做宽，使栅极线和辅助电极线段之间的交叠区域面积增大，进而提高栅极线与辅助电极线段之间发生静电击伤的几率。
需要说明的是，对于上述提高栅极线和辅助电极线段之间发生静电击伤的几率的设计并不做限定，需要根据实际情况进行设计。
在上述阵列基板中，对于辅助电极线段的位置可以与总线位于同一导电层，也可以位于总线所在导电层和栅极线所在的导电层之间，两种情况需要根据不同的需要进行选择：
基于阵列基板的制作工艺、制作流程等因素的考虑，将辅助电极线段形成于总线所在的导电层。由于辅助电极线段与总线位于同一导电层，因此在制作阵列基板的过程中，只需更换制作总线所在导电层的掩膜板即可，制作工艺简单，并且无需增加新的工序。
对于辅助电极线段位于总线所在导电层和栅极线所在的导电层之间这种情况，虽然需要形成新的导电层，但是制作辅助电极线段时的限制小，可以制作不同的厚度和不同的面积。需要注意的是辅助电极线段所覆盖区域不能与总线所覆盖区域有所交叠，以免栅极线和总线均与辅助电极线段发生静电击伤，导致栅极线和总线短路。
本申请实施例优选的辅助电极线段和总线位于同一导电层。并且在制作辅助电极线段的过程中，首先形成整条辅助电极线，直至在形成阵列基板的钝化层后，通过在整条辅助电极线所在的区域上刻蚀过孔，并采用刻蚀工艺将整条辅助电极线裸露的部分断开，形成多个辅助电极线段。
下面对本申请实施例提供的阵列基板上所述辅助电极线段所在区域内的膜层结构进行具体的描述，参考图3a～4b。
参考图3a所示，为本申请实施例提供的一种相邻两个辅助电极线段所在区域以内的结构示意图，即图2a中C区域沿辅助电极线段延伸方向的切面图。
结合参考图3a，在所述辅助电极线段所在区域内，所述阵列基板沿透光方向依次包括：
透明基板31，透明基板可以为玻璃基板或树脂基板；
位于所述透明基板31表面上的所述辅助电极线段12；
覆盖所述辅助电极线段12的栅极绝缘层32；
位于所述栅极绝缘层32表面上的所述栅极线21；
覆盖所述栅极线21表面的钝化层33。
此外，参考图3b所示，为本申请实施例提供的另一种相邻两个辅助电极线段所在区域以内的结构示意图，即图2a中C区域沿辅助电极线段延伸方向的切面图。图3b中结构与图3a中结构大部分相同，只是在位于所述栅极绝缘层32与所述栅极线21之间还包括：位于所述栅极绝缘层32表面的非晶硅层34，所述栅极线21位于所述非晶硅层34的表面。
其中，由于本申请实施例提供的辅助电极线段12为由整条辅助电极线在阵列基板上形成钝化层后刻蚀断开而形成，因此在图3a和3b中相邻两个第二交叠区域之间包括一过孔D。过孔D将两个辅助电极线段12隔开，避免两个辅助电极线段12之间电性连接。
上述图3a和3b中提供的两种阵列基板的结构中，所述辅助电极线段与所述栅极线之间包括所述栅极绝缘层一层结构，也可以为所述栅极绝缘层和所述非晶硅层两层结构。由于所述栅极线和所述辅助电极线段之间的其他膜层厚度越小，则两者之间发生静电击穿的几率越大，发生静电击穿的阻力越小，越能避免所述总线和栅极线之间被静电击伤。因此更为优选的是所述辅助电极线段与所述栅极线之间只包括所述栅极绝缘层一种结构。
参考图4a所示，为本申请实施例提供的另一种相邻两个辅助电极线段所在以内的结构示意图，即图2a中C区域沿辅助电极线段延伸方向的切面图。在所述辅助电极线段所在区域内，所述阵列基板沿透光方向依次包括：
透明基板41，透明基板可以为玻璃基板或树脂基板；
位于所述透明基板41表面上的所述栅极线21；
覆盖所述栅极线21表面的栅极绝缘层42；
位于所述栅极绝缘层42表面上的所述辅助电极线段12；
覆盖所述辅助电极线段12表面的钝化层43。
可选的，如图4b所示，为本申请实施例提供的另一种相邻两个辅助电极线段所在区域以内的结构示意图，图4b中结构与图4a中结构的大部分相同，只是位于所述栅极绝缘层42与所述辅助电极线段12之间还包括：位于所述栅极绝缘层42表面的非晶硅层44，所述辅助电极线段12位于所述非晶硅层44的表面。
其中，由于本申请实施例提供的辅助电极线段12为由整条辅助电极线在阵列基板上形成钝化层后刻蚀断开而形成，因此在图4a和4b中相邻两个第二交叠区域之间包括一过孔D。过孔D将两个辅助电极线段12隔开，避免两个辅助电极线段12之间电性连接。
上述图4a和4b中提供的两种阵列基板的结构中，所述辅助电极线段与所述栅极线之间包括所述栅极绝缘层一层结构，也可以为所述栅极绝缘层和所述非晶硅层两种结构。所述栅极线和所述辅助电极线段之间的其他膜层厚度越小，则发生静电击穿的几率越大，发生静电击穿越的阻力越小，越能避免所述总线和栅极线之间被静电击伤。因此更为优选的是所述辅助电极线段与所述栅极线之间只包括所述栅极绝缘层一种结构。
本申请实施例中栅极驱动电路的类型并不做限制，可以优选的包括移位寄存器栅极驱动电路。
由于在制作阵列基板的过程中，根据静电的聚集过程，静电击伤极易发生在非显示区域靠近显示区域一侧的边缘的总线与栅极线的第一交叠区域，因此本申请实施例优选的总线可以为设置于非显示区域内靠近显示区域的一侧边缘与所述显示区域之间的总线。
本申请实施例优选的辅助电极线段的材料可以为铝、钼、钼铝钼、氧化铟锡、氧化铟锌、铝钕合金、钼钕合金等。
本申请实施例还提供了一种显示面板，参考图5所示，为显示面板的结构示意图，本申请实施例提供的显示面板优选的可以为液晶显示面板，包括彩膜基板51，阵列基板52，以及位于彩膜基板51和阵列基板52之间的液晶层53。其中，阵列基板52为上述实施例提供任意一种阵列基板。
需要说明的是，本申请实施例并不局限于液晶显示面板，例如也可以为OLED显示面板，所述OLED显示面板的阵列基板可以为上述实施例提供的任意一种阵列基板；以及，任意一采用上述实施例提供的任意一种阵列基板的显示面板均为本申请实施例包括的显示面板。
本申请实施例还进一步提供了一种显示器，显示器可以为液晶显示器，包括液晶显示面板，以及为所述液晶显示面板提供光源的背光源模组，其中，所述液晶显示面板为上述任意一种实施例提供的液晶显示面板。
需要说明的是，本申请实施例提供的显示器也并不局限于液晶显示器，同样也可以为OLED显示器，所述OLED显示器的显示面板为上述实施例提供的OLED显示面板；以及，任意一采用上述实施例提供的任意一种显示面板的显示器均为本申请实施例包括的显示器。
本申请实施例所提供的阵列基板、显示面板及显示器，在阵列基板上的栅极线和总线的第一交叠区域至显示区域之间设置有辅助电极线段，辅助电极线段与栅极线在第二交叠区域交叠且与栅极线和总线均绝缘，且辅助电极线段与所述总线位于同一导电层，或者，辅助电极线段位于总线所在导电层与栅极线所在导电层之间。通过形成辅助电极线段，使得在制作阵列基板的过程中栅极线和辅助电极线段之间发生静电击伤，而释放栅极线上的静电，最大程度的降低栅极线和总线发生静电击伤而短路的几率，进而提高产品的良率。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种阵列基板，包括非显示区域和显示区域，所述非显示区域包围显示区域，所述显示区域内包括多个栅极线，所述非显示区域内包括一总线，所述栅极线延伸排布至所述非显示区域，并与所述非显示区域内的栅极驱动电路电性相连，每个所述栅极线与所述总线在第一交叠区域内交叠且在所述第一交叠区域内电性绝缘，其中，所述阵列基板还包括：
位于所述总线与所述显示区域之间的多个辅助电极线段，所述辅助电极线段与所述总线位于同一导电层或位于所述总线所在的导电层与所述栅极线所在的导电层之间，且多个所述辅助电极线段之间电性绝缘，每个所述栅极线对应与一个所述辅助电极线段交叠并形成第二交叠区域，且所述栅极线与所述辅助电极线段互为电性绝缘。
2.根据权利要求1所述的阵列基板，其特征在于，所述总线与所述辅助电极线段位于同一导电层。
3.根据权利要求2所述的阵列基板，其特征在于，在所述辅助电极线段所在区域内，所述阵列基板沿透光方向依次包括：
透明基板；
位于所述透明基板表面上的所述辅助电极线段；
覆盖所述辅助电极线段的栅极绝缘层；
位于所述栅极绝缘层表面上的所述栅极线；
覆盖所述栅极线表面的钝化层。
4.根据权利要求3所述的阵列基板，其特征在于，位于所述栅极绝缘层与所述栅极线之间还包括：位于所述栅极绝缘层表面的非晶硅层，所述栅极线位于所述非晶硅层的表面。
5.根据权利要求2所述的阵列基板，其特征在于，在所述辅助电极线段所在区域内，所述阵列基板沿透光方向依次包括：
透明基板；
位于所述透明基板表面上的所述栅极线；
覆盖所述栅极线表面的栅极绝缘层；
位于所述栅极绝缘层表面上的所述辅助电极线段；
覆盖所述辅助电极线段表面的钝化层。
6.根据权利要求5所述的阵列基板，其特征在于，位于所述栅极绝缘层与所述辅助电极线段之间还包括：位于所述栅极绝缘层表面的非晶硅层，所述辅助电极线段位于所述非晶硅层的表面。
7.根据权利要求1所述的阵列基板，其特征在于，所述栅极驱动电路包括移位寄存器栅极驱动电路。
8.根据权利要求1所述的阵列基板，其特征在于，所述总线设置于所述非显示区域内靠近所述显示区域的一侧边缘与所述显示区域之间。
9.一种显示面板，包括如权利要求1-8所述的阵列基板。
10.一种显示器，包括如权利要求9所述的显示面板。
CN201310732436.5A 2013-12-26 2013-12-26 一种阵列基板、显示面板及显示器 Active CN103926769B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310732436.5A CN103926769B (zh) 2013-12-26 2013-12-26 一种阵列基板、显示面板及显示器
US14/285,538 US9281323B2 (en) 2013-12-26 2014-05-22 Array substrate, display panel and display device
DE102014108184.6A DE102014108184B4 (de) 2013-12-26 2014-06-11 Array-Substrat, Anzeigefeld und Display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310732436.5A CN103926769B (zh) 2013-12-26 2013-12-26 一种阵列基板、显示面板及显示器

Publications (2)

Publication Number Publication Date
CN103926769A true CN103926769A (zh) 2014-07-16
CN103926769B CN103926769B (zh) 2016-08-24

Family

ID=51145040

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310732436.5A Active CN103926769B (zh) 2013-12-26 2013-12-26 一种阵列基板、显示面板及显示器

Country Status (3)

Country Link
US (1) US9281323B2 (zh)
CN (1) CN103926769B (zh)
DE (1) DE102014108184B4 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106653772A (zh) * 2016-12-30 2017-05-10 惠科股份有限公司 一种显示面板及制程
CN107025893A (zh) * 2017-06-02 2017-08-08 武汉华星光电技术有限公司 一种驱动电路及液晶显示装置
CN107065339A (zh) * 2016-10-27 2017-08-18 厦门天马微电子有限公司 一种阵列基板、显示面板及显示装置
CN107367876A (zh) * 2017-08-01 2017-11-21 深圳市华星光电技术有限公司 防静电电路及液晶显示面板
CN107527935A (zh) * 2016-06-16 2017-12-29 三星显示有限公司 显示设备
CN110767738A (zh) * 2019-11-22 2020-02-07 京东方科技集团股份有限公司 显示装置、显示面板及其制造方法
CN113284442A (zh) * 2021-05-26 2021-08-20 惠科股份有限公司 显示面板的测试模组和测试方法
CN114446260A (zh) * 2022-03-24 2022-05-06 北京京东方显示技术有限公司 一种阵列基板及显示装置
CN115050754A (zh) * 2022-06-08 2022-09-13 湖北长江新型显示产业创新中心有限公司 一种显示面板、显示面板的制备方法和显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108803172B (zh) * 2018-06-29 2021-08-10 上海中航光电子有限公司 一种阵列基板、显示面板及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63265223A (ja) * 1987-04-23 1988-11-01 Alps Electric Co Ltd 薄膜トランジスタアレイおよびその製法
KR20000045291A (ko) * 1998-12-30 2000-07-15 김영환 액정 표시 소자
US20070272983A1 (en) * 2006-05-26 2007-11-29 Quanta Display Inc. Active device array substrate
CN102543009A (zh) * 2010-12-27 2012-07-04 上海天马微电子有限公司 一种液晶显示器及其终端设备
US20120169986A1 (en) * 2010-12-30 2012-07-05 Kwon Hokyoon Liquid crystal display panel

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010058156A (ko) 1999-12-24 2001-07-05 박종섭 더미 배선을 이용한 정전기 방지 구조를 갖는 액정디스플레이 및 제조방법
TWI229440B (en) * 2003-10-09 2005-03-11 Au Optronics Corp Electrostatic discharge protection structure

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63265223A (ja) * 1987-04-23 1988-11-01 Alps Electric Co Ltd 薄膜トランジスタアレイおよびその製法
KR20000045291A (ko) * 1998-12-30 2000-07-15 김영환 액정 표시 소자
US20070272983A1 (en) * 2006-05-26 2007-11-29 Quanta Display Inc. Active device array substrate
CN102543009A (zh) * 2010-12-27 2012-07-04 上海天马微电子有限公司 一种液晶显示器及其终端设备
US20120169986A1 (en) * 2010-12-30 2012-07-05 Kwon Hokyoon Liquid crystal display panel

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107527935A (zh) * 2016-06-16 2017-12-29 三星显示有限公司 显示设备
CN107065339A (zh) * 2016-10-27 2017-08-18 厦门天马微电子有限公司 一种阵列基板、显示面板及显示装置
CN106653772A (zh) * 2016-12-30 2017-05-10 惠科股份有限公司 一种显示面板及制程
CN106653772B (zh) * 2016-12-30 2019-10-01 惠科股份有限公司 一种显示面板及制程
CN107025893A (zh) * 2017-06-02 2017-08-08 武汉华星光电技术有限公司 一种驱动电路及液晶显示装置
CN107367876A (zh) * 2017-08-01 2017-11-21 深圳市华星光电技术有限公司 防静电电路及液晶显示面板
CN110767738A (zh) * 2019-11-22 2020-02-07 京东方科技集团股份有限公司 显示装置、显示面板及其制造方法
CN110767738B (zh) * 2019-11-22 2021-12-03 京东方科技集团股份有限公司 显示装置、显示面板及其制造方法
CN113284442A (zh) * 2021-05-26 2021-08-20 惠科股份有限公司 显示面板的测试模组和测试方法
CN114446260A (zh) * 2022-03-24 2022-05-06 北京京东方显示技术有限公司 一种阵列基板及显示装置
CN114446260B (zh) * 2022-03-24 2023-08-22 北京京东方显示技术有限公司 一种阵列基板及显示装置
CN115050754A (zh) * 2022-06-08 2022-09-13 湖北长江新型显示产业创新中心有限公司 一种显示面板、显示面板的制备方法和显示装置

Also Published As

Publication number Publication date
DE102014108184B4 (de) 2020-04-02
CN103926769B (zh) 2016-08-24
DE102014108184A1 (de) 2015-07-02
US20150187820A1 (en) 2015-07-02
US9281323B2 (en) 2016-03-08

Similar Documents

Publication Publication Date Title
CN103926769A (zh) 一种阵列基板、显示面板及显示器
TWI486694B (zh) 液晶顯示器及其製造方法
CN103474437B (zh) 一种阵列基板及其制备方法与显示装置
CN103943660A (zh) 一种显示装置
EP3196692A1 (en) Array substrate and display device
CN103325792A (zh) 一种阵列基板及制备方法、显示装置
US20140146260A1 (en) Display device
US20160327691A1 (en) Polarizer and manufacturing method thereof, display panel and display device
CN103035652B (zh) 边缘电场切换型液晶显示板的阵列基底以及其制造方法
CN103066078A (zh) 显示面板及其制造方法
CN103296021A (zh) Tft阵列基板
US20180083047A1 (en) Tft substrate and manufacture method thereof
CN104317115A (zh) 像素结构及其制造方法、阵列基板、显示面板和显示装置
US9923067B2 (en) Thin-film transistor and method for fabricating the same, array substrate and method for fabricating the same, and display device
CN102779783A (zh) 一种像素结构及其制造方法、显示装置
US9207374B2 (en) Color filtering array substrate and the manufacturing method thereof
US20180182779A1 (en) Tft array substrate and manufacturing method thereof
CN107688258B (zh) 显示面板及其制作方法
US9608013B2 (en) Array substrate, liquid crystal panel, and manufacturing method of array substrate
CN103293751B (zh) 一种液晶显示器的彩膜基板及其制造方法
TWI702458B (zh) 主動陣列基板及其製作方法
CN104766868A (zh) 阵列基板及显示面板
CN104733478A (zh) 一种阵列基板及其制作方法、显示装置
EP3355346B1 (en) Manufacturing method of array substrate, array substrate, and display device
CN103117284A (zh) 一种阵列基板及其制作方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20190703

Address after: 518057 Room B01, 4th Floor, Mingrui R&D Building, 009 Nanshi Road, Yuehai Street High-tech Zone, Nanshan District, Shenzhen City, Guangdong Province

Patentee after: Shenzhen Feng Cheng Powerise Technology Co. Ltd.

Address before: 201201 888 and 889 Huiqing Road, Pudong New Area, Shanghai

Co-patentee before: Tianma Microelectronics Co., Ltd.

Patentee before: Shanghai Tianma Microelectronics Co., Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20190809

Address after: Room A-430, 4th Floor, Block A, Phase II, Guangxi Huike Science and Technology Co., Ltd., 336 East Extension Line of Beihai Avenue, Beihai Industrial Park, Guangxi Zhuang Autonomous Region

Patentee after: Beihai Hui Ke Photoelectric Technology Co., Ltd.

Address before: 518057 Room B01, 4th Floor, Mingrui R&D Building, 009 Nanshi Road, Yuehai Street High-tech Zone, Nanshan District, Shenzhen City, Guangdong Province

Patentee before: Shenzhen Feng Cheng Powerise Technology Co. Ltd.

TR01 Transfer of patent right