CN104051394B - 半导体封装和封装半导体装置的方法 - Google Patents

半导体封装和封装半导体装置的方法 Download PDF

Info

Publication number
CN104051394B
CN104051394B CN201410093319.3A CN201410093319A CN104051394B CN 104051394 B CN104051394 B CN 104051394B CN 201410093319 A CN201410093319 A CN 201410093319A CN 104051394 B CN104051394 B CN 104051394B
Authority
CN
China
Prior art keywords
conductive
contact
conductive layer
layer
package substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410093319.3A
Other languages
English (en)
Other versions
CN104051394A (zh
Inventor
袁敬强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
UTAC Headquarters Pte Ltd
Original Assignee
UTAC Headquarters Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by UTAC Headquarters Pte Ltd filed Critical UTAC Headquarters Pte Ltd
Publication of CN104051394A publication Critical patent/CN104051394A/zh
Application granted granted Critical
Publication of CN104051394B publication Critical patent/CN104051394B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

呈现封装衬底、半导体封装以及用于形成半导体封装的方法。所述封装衬底包括具有第一和第二主表面的基座衬底以及延伸穿过所述基座衬底的所述第一主表面到所述第二主表面的多个通孔触点。具有多个开口的第一导电层设置于所述基座衬底和所述通孔触点的所述第一表面上面。所述开口经配置以匹配所述封装衬底的导电迹线布局。导电迹线设置于所述第一导电层上面。所述导电迹线通过所述第一导电层的所述开口中的一些直接耦接到所述通孔触点。

Description

半导体封装和封装半导体装置的方法
技术领域
本发明涉及半导体领域，尤其涉及半导体封装技术领域。
背景技术
基于引线框架的封装，例如高密度引线框架阵列（HLA）封装，是本行业中高I/O装置常用的封装方法。然而，现有的基于引线框架的封装具有若干缺点。举例来说，基于引线框架的封装在迹线布线密度方面能力有限，并且封装水平可靠性有限。还需要增加HLA封装的效率和可靠性以用于高频应用。
根据以上讨论，希望提供一种改进的封装，其具有非常薄的封装型态、较高的I/O数、引起信号布线密度改进的细间距迹线布线，并且具有增强的电性能。还希望提供简化的方法来形成一种改进的封装，其成本相对较低。
发明内容
实施例主要涉及半导体封装。在一个实施例中，披露一种封装衬底。所述封装衬底包括具有第一和第二主表面的基座衬底以及多个通孔触点，所述通孔触点延伸穿过所述基座衬底的第一主表面到第二主表面。具有多个开口的第一导电层设置于所述基座衬底的第一表面和所述通孔触点之上。所述开口经配置以匹配所述封装衬底的导电迹线布局。导电迹线设置于所述第一导电层上面。所述导电迹线通过所述第一导电层的所述开口中的一些直接耦接到所述通孔触点。
在另一实施例中，呈现一种半导体封装。所述半导体封装包括具有第一和第二主表面的封装衬底。封装衬底包括基座衬底以及延伸穿过所述封装衬底的所述第一主表面到所述第二主表面的多个通孔触点。具有第一类和第二类开口的第一导电层设置于所述封装衬底的所述第一表面上。所述开口经配置以匹配所述封装衬底的导电迹线布局。导电迹线设置于所述第一导电层上。所述导电迹线通过所述第一导电层的所述第一类开口直接耦接到所述通孔触点。在其第一或第二表面上具有导电触点的裸片设置于所述封装衬底的裸片区上面。所述裸片的所述导电触点电耦接到所述导电迹线。封盖设置于所述封装衬底上面以包封所述裸片。
在另一实施例中，呈现一种用于形成半导体封装的方法。所述方法包括提供具有第一和第二表面的导电载体。具有第一类和第二类开口的第一导电层形成于所述导电载体的所述第一表面上。导电迹线形成于所述第一导电层上。裸片安装于所述导电载体的所述第一表面上。所述裸片耦接到所述导电迹线。所述裸片用封盖包封。将所述导电载体的所述第二表面图案化以形成封装衬底的通孔触点。所述导电迹线通过所述第一导电层的所述第一类开口直接耦接到所述通孔触点。形成填充所述通孔触点之间的空间的绝缘层以形成所述封装衬底的基座衬底。
这些实施例以及本文中披露的其它优点和特征将通过参考以下描述和随附图式变得显而易见。此外，应了解，本文中所述的各种实施例的特征不是互斥的，并且可按各种组合与排列存在。
附图说明
在图式中，在不同的图中，类似的参考特征一般是指相同的部分。此外，图式不一定是按比例的，而是一般将重点放在说明本发明的原理上。在以下描述中，本发明的各种实施例是在参考以下图式下描述的，其中：
图1-6展示半导体封装的各种实施例；并且
图7a-l、图8a-j、图9a-f、图10a-f、图11a-f、图12a-e以及图13a-d展示用于形成半导体封装的方法的各种实施例。
具体实施方式
实施例涉及半导体封装和用于形成半导体封装的方法。所述封装用以封装一个或一个以上半导体裸片或芯片。对于一个以上裸片的情况，裸片可呈平面排列、垂直排列或其组合来排列。裸片例如可包括存储装置、逻辑装置（例如混合信号逻辑装置）、通信装置、RF装置、光电装置、数字信号处理器（DSP）、微控制器、片上系统（SOC）、微电机系统（MEMS）以及其它类型的装置或其组合。所述封装可并入电子产品或设备中，例如电话、计算机以及移动和移动智能产品。将封装并入其它类型的产品中也可适用。
图1-6展示半导体封装的不同实施例的简化横截面图。如图1中所示，半导体封装100包括封装衬底101。封装衬底包括第一主表面103a和第二主表面103b。第一主表面103a例如可称为顶表面，并且第二主表面103b例如可称为底表面。所述表面的其它名称也可适用。在一个实施例中，封装衬底的第一主表面包括第一和第二区域。第一区域105a例如为上面安装裸片110的裸片或芯片区，并且第二区域105b例如为非裸片区。在一个实施例中，非裸片区包围裸片区。裸片区例如可设置于中心部分，在其中安装裸片，并且非裸片区在裸片区外。裸片区例如可同心地设置于封装衬底的周边内。裸片区和非裸片区的其它配置也可适用。
在一个实施例中，封装衬底包括基座衬底106和多个通孔触点107，所述多个通孔触点从封装衬底的第一主表面延伸到第二主表面。在一个实施例中，基座衬底包括介电材料，例如焊接掩模。基座衬底可由其它合适类型的衬底材料形成。视制造能力而定，基座衬底例如可为可包括任何合适厚度。基座衬底包括第一主表面106a和第二主表面106b，界定了封装衬底的第一和第二主表面。
在一个实施例中，通孔触点107是由单一导电材料形成。通孔触点例如可由单块导电材料形成。举例来说，通孔触点可由Cu、Cu合金、Fe或Ni-Fe合金形成。其它合适类型的导电材料也可适用。通孔触点可具有锥形或直线型态。通孔触点例如固持在一起并且由基座衬底包围。如所示，通孔触点通过基座衬底彼此隔离。
通孔触点包括第一表面107a和第二表面107b。在一个实施例中，通孔触点的第二表面107b实质上与基座衬底的第二表面106b共平面。在另一实施例中，通孔触点的第二表面与基座衬底的第二表面不共平面。举例来说，通孔触点的第二表面可高于或低于基座衬底的第二表面。如所示，通孔触点的第二表面设置于基座衬底的第二表面下方或相对于基座衬底的第二表面凹进去。
在一个实施例中，封装衬底进一步包括第一导电层143，所述第一导电层具有设置于封装衬底的第一表面103a上面的多个开口149。第一导电层例如为图案化或预界定的导电层，其具有经配置以匹配封装衬底的导电迹线布局的多个开口。所述多个开口基于封装衬底的通孔触点区和非通孔触点区界定。封装衬底的通孔触点区例如可称为形成通孔触点的区域，而非通孔触点区可称为不形成通孔触点的区域。在一个实施例中，第一导电层的第一类开口149a形成于通孔触点区中并且界定下方形成通孔触点的位置。在一个实施例中，第一导电层的第二类开口149b设置于非通孔触点区中并且提供导电迹线之间的隔离路径。
在一个实施例中，第一导电层包括与通孔触点不同的材料。任何其它合适类型的材料均可用于第一导电层，只要其提供第一导电层与稍后将描述的通孔触点或导电迹线之间的蚀刻选择性即可。举例来说，第一导电层包括镍。其它合适类型的导电材料（包括合适类型的镀覆材料）也可适用。视适应所需应用的所希望的电性质而定，第一导电层可包括任何合适的厚度和导电材料。
在一个实施例中，导电迹线130设置于第一导电层的第一表面143a上，如图1中所示。如所示，导电迹线包括第一导电层143的第一表面143a上面的第一部分1301，而导电迹线的第二部分1302占据第一导电层中的第一类开口149a。如所示，导电迹线130通过第一导电层中的第一类开口直接并且完全耦接到通孔触点107，形成封装衬底的互连结构。第一导电层143中的第一类开口149a提供导电迹线与通孔触点之间的导电路径。
在一个实施例中，导电迹线由与通孔触点相同的导电材料（例如铜）形成。在另一实施例中，导电迹线可由与通孔触点不同的材料形成。其它合适类型的导电材料（包括合适类型的镀覆材料）也可适用。导电迹线的厚度例如可低到约10μm。
封装衬底进一步包括接触/接合焊盘132，所述接触/接合焊盘设置于导电迹线的接触/接合焊盘区上面。在一个实施例中，接触焊盘包括单一金属层，例如Cu、Al、Ag或Au。在另一实施例中，接触焊盘可包括多层堆叠。多层堆叠可包括Ni/Pd/Au以形成例如线可接合表面；或包括Cu、Cu合金或Cu/Sn以形成例如焊料可湿润表面以用于倒装芯片应用。其它合适类型的导电材料也可适用。接触焊盘例如包括与通孔触点和导电迹线相同的材料。举例来说，接触焊盘包括铜。接触焊盘例如可包括任何合适的厚度。
封装衬底可任选地包括绝缘层140，所述绝缘层覆盖并填充封装衬底的裸片区105a中的导电迹线之间的空间139，如图1中所示。绝缘层例如隔离裸片区中的导电迹线。此外，绝缘层也可使导电迹线与裸片的第二表面电隔离。在一个实施例中，绝缘层包括介电材料。介电材料例如包括焊接掩模、有机介电材料（例如聚酰亚胺、苯并环丁烯等）或无机介电材料（例如SiO2、AlN、Al2O3等）。其它合适类型的介电材料也可适用。
在一个实施例中，粘合层150可用于将裸片110安装到封装衬底上。裸片110可为半导体裸片或芯片。裸片包括第一和第二主表面。第一表面110a例如为裸片的非作用表面，并且第二表面110b为裸片的作用表面。裸片表面的其它名称也可适用。作用表面例如在最终的钝化层中包括开口（未图示）以暴露出导电裸片焊盘/触点（未图示）。裸片焊盘的表面例如实质上与裸片的第二表面共平面。假定不与裸片的第二主表面共平面的导电焊盘的表面也可适用。裸片焊盘提供与裸片电路的连接。裸片焊盘例如由导电材料，例如铜、铝、金、镍或其合金形成。其它类型的导电材料也可用于裸片焊盘。裸片焊盘的图案可为设置于作用表面周边的一个或一个以上的行。其它焊盘图案也可适用。
裸片的非作用表面借助于粘合层安装到封装衬底的裸片区。粘合层150例如可包括浆糊或裸片附接膜，例如胶带。其它类型的粘合剂，例如环氧树脂也可适用。在一个实施例中，提供线接合112以将裸片上的裸片焊盘耦接到导电迹线130。线接合使封装衬底的导电迹线与裸片上的裸片焊盘之间产生电连接。
在一个实施例中，封盖190设置于封装衬底顶上，包封裸片和线接合。封盖用以保护裸片免受环境影响。举例来说，封盖可保护裸片免受湿气影响。封盖例如由包封材料形成。包封材料例如可包括成型环氧树脂材料。其它合适类型的包封材料也可适用。
封盖包括第一主表面190a和第二主表面190b。第一表面190a例如可为顶表面并且第二表面190b可为底表面。封盖表面的其它名称也可适用。在一个实施例中，封盖包围并且覆盖裸片和线接合。在一个实施例中，封盖的第二表面190b包括非平面表面。举例来说，封盖的第二表面的部分包括突起部分190p，所述突起部分占据第一导电层的第二类开口149b和导电迹线之间的空间139。在一个实施例中，封盖的突起部分隔离导电迹线。在一个实施例中，封盖的突起部分的表面接触基座衬底的第一表面106a的部分。封盖的突起部分隔离封装衬底的非裸片区中的导电迹线，而任选的绝缘层的介电材料隔离封装衬底的裸片区中的导电迹线。
封装触点160安置于通孔触点的第二表面107b上面。封装触点例如为球形结构或球状物。封装触点从封装衬底的第二表面103b突起。假定不从封装衬底的底表面突起的封装触点，例如焊盘（solder land）也可适用。封装触点是由导电材料形成。封装触点例如可由焊料形成。各种类型的焊料可用于形成封装触点。举例来说，焊料可为基于铅或不基于铅的焊料。其它类型的导电材料也可用于形成封装触点。
封装触点通过导电迹线、通孔触点以及裸片焊盘从外部通向裸片。封装可通过封装触点电耦接到外部装置（未图示），例如电路板。
如例如图1中所述，封装衬底包括在裸片区和非裸片区中的通孔触点。因此，封装衬底充当用于裸片触点的扇入和扇出重新分布结构，能够实现重新分布的外部封装连接。在另一实施例中，可修改封装衬底。举例来说，通孔触点可仅在非裸片区中提供，如图2中所示。因此，封装衬底充当用于裸片触点的扇出重新分布结构。
如图1和2中所示，半导体封装100-200包括线接合的裸片。在另一实施例中，半导体封装可包括倒装芯片类型的裸片（未图示）。应了解，可进行修改以形成匹配倒装芯片的裸片触点的接触焊盘以用于倒装芯片应用。还应了解，对于倒装芯片应用，封盖的第一表面可覆盖倒装芯片的非作用表面或实质上与倒装芯片的非作用表面共平面。因此，可以不描述或不详细描述关于倒装芯片应用的细节。
如图1-2的实施例中所述，封装衬底包括图案化或预界定的第一导电层，所述第一导电层具有经配置以匹配封装衬底的导电迹线布局的多个开口。第一导电层中的第一类开口提供导电迹线与通孔触点之间的导电路径。这允许导电迹线直接耦接到通孔触点，这形成封装衬底的互连结构。所述配置还确保信号互连结构内的完全连接，引起导电性增强。此外，在导电迹线和通孔触点包括相同材料的实施例中，互连结构的电阻降低。这进一步改进了半导体封装的电性能，这允许封装更有效地用于例如高频应用。
此外，如图1-2的实施例所述，封装衬底包括固持在一起并且由基座衬底包围的多个通孔触点。因此，通孔触点将不容易分离。这允许相对于其它类型的封装，提高了稳固性和可靠性。此外，在一个实施例中，通孔触点的第二表面设置于基座衬底的第二表面下方或相对于基座衬底的第二表面凹进去。所述配置是有利的，因为其为更好地接纳封装触点提供凹槽或凹穴。另外，如例如图1所述，封装衬底在裸片和非裸片区中包括通孔触点。因此，封装衬底充当用于裸片触点的扇入和扇出重新分布结构，能够实现重新分布的外部封装连接。这引起在给定封装区域中可利用的I/O数目增加。如所述的封装衬底涉及相对低的制造成本并且可潜在地用于替代BGA衬底。另外，封装衬底包括封装触点和通孔触点。如所述的封装触点和通孔触点的组合可由于托脚（stand-off）高度提高而改进封装板阶可靠性性能。半导体封装也可针对倒装芯片应用修改。在封盖的第一表面实质上与倒装芯片的非作用表面共平面的实施例中，暴露出倒装芯片的非作用表面以用于耗散热量。所述封装具有改进的热性能。另外，所述配置还允许包括额外的散热片或散热器以进一步增强热耗散。
图3-6展示半导体封装的各种其它实施例。图3的半导体封装300与图1中所述的半导体封装类似。举例来说，封装衬底101包括固持在一起并且由基座衬底106包围的多个通孔触点107。具有预界定的开口149a-b的第一导电层143设置于封装衬底的第一表面上，并且封装触点160设置于通孔触点的第二表面107b上，与图1中所述的情况类似。因此，可以不描述或不详细描述共同元件。
在一个实施例中，基座衬底106与图1的基座衬底的不同之处在于基座衬底的第一表面106a包括非平面表面。如图3中所示，基座衬底的第一表面106a的部分实质上与通孔触点的第一表面107a共平面，而基座衬底的第一表面的部分包括部分地占据第一导电层的第二类开口149b的突起部分106p。
如图3中所示，封装衬底包括导电迹线330。在一个实施例中，导电迹线的第一部分3301设置于第一导电层的第一表面143a上面，而导电迹线的第二部分3302内衬（lining）于第一导电层的第一类开口149a的侧边和底部，形成导电迹线的凹进部分。在一个实施例中，导电迹线330通过第一导电层的第一类开口149a中的导电迹线的凹进部分3302直接耦接到通孔触点107，形成封装衬底的互连结构。第一类开口149a提供导电迹线与通孔触点之间的导电路径。
在一个实施例中，封装衬底包括设置于封装衬底的裸片区和非裸片区中的导电迹线上面的介电层340。在一个实施例中，介电层包括焊接掩模、有机介电材料（例如聚酰亚胺、苯并环丁烯等）或无机介电材料（例如SiO2、AlN、Al2O3等）。其它合适类型的介电材料也可适用。介电层覆盖导电迹线的侧边/边缘和第一表面330a并且填充导电迹线之间的空间139。在一个实施例中，介电层隔离封装衬底的裸片区和非裸片区中的接合焊盘132和导电迹线330。在一个实施例中，介电层包括平面第一表面340a，如图3中所示。在一个实施例中，介电层的平面第一表面实质上与接合焊盘的第一表面132a共平面。假定与接合焊盘的第一表面不共平面的介电层的平面第一表面也可适用。
裸片110通过粘合层150安装于封装衬底上，与图1中所述的情况类似。在一个实施例中，粘合剂设置于介电层的平面第一表面上面的封装衬底的裸片区中。例如提供线接合112以将裸片上的裸片焊盘耦接到接合焊盘。接合焊盘耦接到封装衬底的非裸片区处的导电迹线，所述导电迹线耦接到通孔触点，如图3中所示。因此，将不描述或不详细描述裸片的特征。
在一个实施例中，具有第一表面390a和第二表面390b的封盖390形成于介电层上面，包封裸片和线接合。在一个实施例中，封盖包围并且覆盖裸片和线接合。在一个实施例中，封盖的第二表面390b包括平面表面并且接触介电层的第一表面340a。如图3中所示，封盖的第二表面通过介电层与封装衬底的基座衬底隔开。
图4展示半导体封装400的另一实施例。图4的半导体封装与图1和3中所述的半导体封装类似。举例来说，封装衬底包括固持在一起并且由基座衬底106包围的多个通孔触点107。基座衬底包括非平面第一表面，与图3中所述的情况相同。具有预界定的开口149a-b的第一导电层143设置于封装衬底的第一表面上，并且封装触点160设置于通孔触点的第二表面107b上，与图1中所述的情况类似。导电迹线的第一部分3301设置于第一导电层的第一表面330a上面，而导电迹线的第二部分3302内衬于第一导电层的第一类开口的侧边和底部，形成导电迹线的凹进部分。因此，可以不描述或不详细描述共同元件。
在一个实施例中，封装衬底包括设置于封装衬底的裸片区和非裸片区中的导电迹线上面的介电层440。在一个实施例中，介电层440与图3的封装衬底的介电层340的不同之处在于介电层440包括第一类开口449a和第二类开口449b。介电层的开口可基于封装衬底的通孔触点区和非通孔触点区界定。在一个实施例中，通孔触点区中的介电层的第一类开口449a暴露了耦接到通孔触点的导电迹线的凹进部分3302，而非通孔触点区中的第二类开口449b暴露了基座衬底的突起部分106p的表面。
裸片110通过设置于封装衬底的裸片区中的粘合层150安装于封装衬底上，与图3中所述的情况类似。因此，将不描述或不详细描述裸片的特征和裸片的电连接。
在一个实施例中，具有第一表面490a和第二表面490b的封盖490形成于介电层440上面，包封裸片110和线接合112。在一个实施例中，封盖包围并且覆盖裸片和线接合。在一个实施例中，封盖的第二表面490b包括非平面表面。如图4中所示，封盖的第二表面490b的部分包括占据介电层的开口449a-b的突起部分490p。在一个实施例中，封盖的突起部分隔离导电迹线。在一个实施例中，封盖的突起部分的表面接触非通孔触点区中的基座衬底的突起部分160p，同时接触通孔触点区中的导电迹线的凹进部分3302。封盖材料和基座衬底的突起部分106p隔离封装衬底的非裸片区105b中的导电迹线330，而介电层440的介电材料和基座衬底的突起部分106p隔离封装衬底的裸片区105a中的导电迹线。
图5展示半导体封装500的另一实施例。图5的半导体封装与图1、3和4中所述的半导体封装类似。举例来说，封装衬底包括固持在一起并且由基座衬底106包围的多个通孔触点107。基座衬底包括非平面第一表面，与图3和4中所述的情况相同。具有预界定的开口149a-b的第一导电层143设置于封装衬底的第一表面上，并且封装触点160设置于通孔触点的第二表面107b上，与图1中所述的情况类似。导电迹线的第一部分3301设置于第一导电层的第一表面143a上面，而导电迹线的第二部分3302内衬于第一导电层的第一类开口149a的侧边和底部，形成导电迹线的凹进部分。因此，可以不描述或不详细描述共同元件。
在一个实施例中，封装衬底包括设置于导电迹线330上面的介电层540。在一个实施例中，介电层540与图4的封装衬底的介电层440的不同之处在于介电层540设置于封装衬底的裸片区105a中。裸片区中的介电层540例如提供平面裸片附接表面以确保在裸片附接工艺之后跨越裸片表面的共平面性。
裸片110通过设置于封装衬底的裸片区中的粘合层150安装于封装衬底上，与图3和4中所述的情况类似。因此，将不描述或不详细描述裸片的特征和裸片的电连接。
在一个实施例中，具有第一表面590a和第二表面590b的封盖590形成于封装衬底上面，包封裸片110和线接合112。在一个实施例中，封盖包围并且覆盖裸片和线接合。在一个实施例中，封盖的第二表面590b包括非平面表面。如图5中所示，封盖的第二表面包括占据开口的突起部分，所述开口隔开导电迹线。在一个实施例中，封盖的突起部分590p的表面接触包括封装衬底的周边103c-d的非通孔触点区中的基座衬底的突起部分106p，同时接触通孔触点区中的导电迹线的凹进部分3302。封盖材料和基座衬底的突起部分106p隔离封装衬底的非裸片区105b中的导电迹线330，而介电层540的介电材料和基座衬底的突起部分106p隔离封装衬底的裸片区中的导电迹线330。
图6展示半导体封装600的另一实施例。图6的半导体封装与图1、3、4和5中所述的半导体封装类似。举例来说，封装衬底包括固持在一起并且由基座衬底106包围的多个通孔触点107。基座衬底106包括非平面第一表面，与图3、4和5中所述的情况相同。具有预界定的开口149a-b的第一导电层143设置于封装衬底的第一表面上，并且封装触点160设置于通孔触点的第二表面107b上，与图1中所述的情况类似。导电迹线的第一部分3301设置于第一导电层的第一表面143a上面，而导电迹线的第二部分3302内衬于通孔触点区中的第一导电层的第一类开口的侧边和底部，形成导电迹线的凹进部分。因此，可以不描述或不详细描述共同元件。
在一个实施例中，封装衬底与图5的封装衬底的不同之处在于无介电层设置于导电迹线上面。
裸片110通过设置于封装衬底的裸片区中的粘合层150安装于封装衬底上，与图3和4中所述的情况类似。因此，将不描述或不详细描述裸片的特征和裸片的电连接。
在一个实施例中，具有第一表面690a和第二表面690b的封盖690形成于导电迹线330上面，包封裸片110和线接合112。在一个实施例中，封盖包围并且覆盖裸片和线接合。在一个实施例中，封盖的第二表面690b包括非平面表面。如图6中所示，封盖的第二表面包括占据空间139的突起部分690p，所述空间隔开导电迹线。在一个实施例中，封盖的突起部分690p的表面接触包括封装衬底的周边103c-d的非通孔触点区中的基座衬底的突起部分106p，同时接触通孔触点区中的导电迹线的凹进部分3302。封盖材料和基座衬底的突起部分106p隔离封装衬底的裸片区105a和非裸片区105b中的导电迹线。
如图3-6中所示，半导体封装包括线接合的裸片。在另一实施例中，半导体封装可包括倒装芯片类型的裸片（未图示）。应了解，可进行修改以形成匹配倒装芯片的裸片触点的接触焊盘以用于倒装芯片应用。还应了解，对于倒装芯片应用，封盖的第一表面可覆盖倒装芯片的非作用表面或实质上与倒装芯片的非作用表面共平面。因此，可以不描述或不详细描述关于倒装芯片应用的细节。
关于图3-6所述的实施例包括如关于图1-2所述的一些或所有优点。因此，将不描述或不详细描述这些优点。此外，如图3-6的实施例中所述，基座衬底的第一表面的部分包括部分地占据第一导电层的第二类开口149b的突起部分106p。因此，封装衬底的非通孔触点区中的第一导电层中的第二类开口149b为基座衬底提供更大的表面积以有效地固持通孔触点。因此，进一步增强了半导体封装的可靠性。
如图1-6中所述，实施例展示具有线接合类型裸片的半导体封装。应了解，其它合适类型的裸片，例如倒装芯片或TSV类型裸片也可适用。如图1-6中所示，半导体封装包括单一裸片。应了解，半导体封装还可包括裸片堆叠（未图示）。裸片堆叠包括x数目的裸片，其中x≥2。另外，应了解，裸片堆叠的裸片可具有相同大小或类型。假定具有不同类型和/或大小的芯片的裸片堆叠也适用。
图7a-l展示用于形成半导体封装的方法的实施例。参看图7a，提供基座载体707或引线框架。在一个实施例中，基座载体包括具有第一主表面707a和第二主表面707b的导电载体。第一和第二主表面例如包括平面表面。假定主表面中的任一者为非平面也可适用。导电载体例如包括Cu、Cu合金、Fe或Ni-Fe合金。其它合适类型的导电材料也可适用。导电载体的厚度例如为约100-300μm。其它合适厚度也可适用。如随后将描述，导电载体例如可充当封装衬底的互连结构的一部分，例如通孔触点。
参看图7b，具有多个第一类开口149a的第一导电层143形成于导电载体的第一表面707a上面。第一导电层143例如为图案化或预界定的导电层，其具有经配置以匹配封装衬底的导电迹线布局的多个开口。所述多个开口基于封装衬底的通孔触点区和非通孔触点区界定。封装衬底的通孔触点区例如可称为形成通孔触点的区域，而非通孔触点区可称为不形成通孔触点的区域。在一个实施例中，第一导电层的第一类开口149a形成于通孔触点区中并且界定下方形成通孔触点的位置。
在一个实施例中，具有预界定的开口的第一导电层143通过镀覆而形成。举例来说，电化学或无电镀覆可用于形成第一导电层。举例来说，图案化掩模层（未图示）可提供在导电载体的第一表面707a上面。进行镀覆工艺。第一导电层可选择性地镀覆在不由图案化掩模层覆盖的导电载体的第一表面的暴露部分上面。导电载体因此也充当用于形成第一导电层的电镀工艺的基座或衬底。其它合适类型的技术也可用于形成第一导电层。
在一个实施例中，第一导电层包括与导电载体的材料不同的材料。任何其它合适类型的材料均可用于第一导电层，只要其提供第一导电层与稍后将描述的通孔触点或导电迹线之间的蚀刻选择性即可。举例来说，第一导电层包括镍。其它合适类型的导电材料（包括合适类型的镀覆材料）也可适用。视适应所需应用的所希望的电性质而定，第一导电层可包括任何合适的厚度和导电材料。工艺继续，以去除图案化掩模层，由此形成具有第一类开口149a的第一导电层，如图7b中所示。如所示，开口149a暴露出导电载体的第一表面的部分。
工艺继续，以形成封装衬底的导电迹线，如图7c中所示。举例来说，电化学或无电镀覆可用于形成导电迹线。在一个实施例中，图案化掩模层（未图示）可提供在导电载体上面。进行镀覆工艺。在一个实施例中，第二导电层（其包括与导电载体707相同的材料，例如铜）可选择性地镀覆在不由图案化掩模层覆盖的第一导电层的第一表面的暴露部分上面，以形成导电迹线130。第一导电层143因此也充当用于形成导电迹线的电镀工艺的基座或衬底。其它合适技术也可用于形成导电迹线。镀覆的导电迹线130的厚度例如为约50-150μm。镀覆的导电迹线的厚度例如也可低到约10μm。其它合适厚度也可适用。如所示，镀覆的导电迹线包括第一导电层的第一表面143a上面的第一部分1301，而导电迹线的第二部分1302填充第一导电层中的第一类开口149a。工艺继续，以去除图案化掩模层，由此形成具有预界定的开口/空间139的导电迹线，所述开口/空间隔开导电迹线，如图7c中所示。
通过去除第一导电层的部分，继续工艺，以形成第一导电层中的第二类开口149b。在一个实施例中，第一导电层的第二类开口149b形成于非通孔触点区中。在一个实施例中，第一导电层的部分可通过图案化工艺去除。第一导电层的图案化可通过任何合适蚀刻技术实现。第一导电层的图案化可在不需要图案化掩模的情况下进行。在一个实施例中，第一导电层的部分可使用导电迹线作为蚀刻掩模来去除。蚀刻可使用导电迹线进行以去除第一导电层的部分。如图7d中所示，去除通过导电迹线130之间的空间139暴露的第一导电层的部分，以在第一导电层中形成第二类开口149b。因此，暴露出开口中的导电载体的第一表面707a的部分。蚀刻例如可为湿式蚀刻。其它合适技术也可用于去除第一导电层的部分。如所示，开口709从导电迹线的第一表面延伸到第一导电层的第二表面。开口例如可具有锥形或直线型态。由此形成经部分加工的封装衬底，如图7d中所示。
通过在例如导电迹线的部分上面形成接触/接合焊盘，继续工艺。在一个实施例中，具有预界定的开口749的介电层740提供在导电迹线130上面。在一个实施例中，介电层包括焊接掩模。在一个实施例中，焊接掩模用多个开口预界定，所述多个开口界定待形成接合焊盘的导电迹线上面的区域，而焊接掩模覆盖导电迹线的非接合焊盘区。举例来说，焊接掩模填充开口709并且覆盖导电迹线和第一导电层的边缘以及将保持没有接合焊盘的导电迹线的第一表面130a的部分。开口709例如可通过暴露和显影技术形成。其它合适技术也可用于形成开口709。在另一实施例中，接合焊盘可形成于整个导电迹线上面。
参看图7f，接触/接合焊盘132形成于介电层的开口749中。在一个实施例中，接合焊盘通过镀覆工艺形成。导电层（其可包括与导电载体和迹线相同的材料，例如铜）可选择性地镀覆在不由介电层覆盖的导电迹线的第一表面130a的暴露部分上面，以形成接合焊盘。因此，介电层也充当镀覆掩模。导电迹线的第一表面130a也充当用于形成接合焊盘的电镀工艺的基座或衬底。其它合适类型的导电材料（例如Al、Ag或Au）也可被镀覆。在另一实施例中，接触焊盘可包括多层堆叠。多层堆叠可包括Ni/Pd/Au以形成例如线可接合表面；或包括Cu、Cu合金或Cu/Sn以形成例如焊料可湿润表面以用于倒装芯片应用。其它合适类型的导电材料也可适用。镀覆的接合焊盘的厚度例如为约0.01-1.5μm。其它合适厚度也可适用。接合焊盘例如可包括第一表面132a，所述第一表面实质上与介电层的第一表面740a共平面。假定与介电层的第一表面不共平面的接合焊盘的第一表面132a也可适用。
在一个实施例中，工艺继续，以去除介电层740，例如焊接掩模，如图7g中所示。介电层740例如可通过蚀刻来去除。其它合适技术可用于去除介电层。如所示，去除介电层，留下导电迹线的接合焊盘区上面的接合焊盘132。在一个替代性实施例中，介电层740不必去除并且充当导电迹线之间的隔离层。
在去除介电层740之后，可任选地提供绝缘层140，覆盖并且填充封装衬底的裸片区105a中的导电迹线之间的空间，如图7h中所示。绝缘层140隔离裸片区中的导电迹线130。在一个实施例中，绝缘层包括介电材料（例如焊接掩模）、有机介电材料（例如聚酰亚胺、苯并环丁烯等）或无机介电材料（例如SiO2、AlN、Al2O3等）。绝缘层例如可通过分配、分层、丝网印刷继而暴露和显影技术来形成。其它类型的介电材料和技术也可用于形成绝缘层。
参看图7h，包括电路组件的裸片110或半导体芯片附接于封装衬底的裸片区105a。电路组件包括例如晶体管、电阻器、电容器以及互连，从而形成IC。最终钝化层（未图示）可形成于裸片上面。最终的钝化层包括开口（未图示）以暴露出裸片焊盘/触点（未图示）。包括针对裸片焊盘的开口的裸片表面可称为裸片的作用表面110b。在一个实施例中，粘合层150可用于将裸片安装到封装衬底的裸片区。举例来说，裸片的非作用表面110a借助于粘合层安装到封装衬底上。粘合层例如可包括浆糊或裸片附接膜，例如胶带。其它类型的粘合剂，例如环氧树脂也可适用。在一个实施例中，形成线接合112，以在耦接到封装衬底上的导电迹线的接合焊盘与裸片上的裸片焊盘之间形成电连接。
封盖190形成于封装衬底上。举例来说，分配包封材料以包封裸片110和线接合112。在一个实施例中，包封材料包括成型化合物，例如成型环氧树脂材料。假定其它类型的包封材料也可适用。封盖包括第一主表面190a和第二主表面190b。在一个实施例中，包封材料填充非裸片区105b中的导电迹线之间的开口709，并且封盖的第二表面109b接触导电载体的第一表面707a。
在一个实施例中，封盖通过传递成型技术形成。将包封材料（例如成型化合物）分配到成型组合件中以形成封盖。成型后，成型的裸片与模具隔开。用于形成封盖的其它合适类型的技术也可适用。举例来说，封盖也可通过印刷或压缩成型而形成。
在图7i中，加工导电载体的第二表面707b。在一个实施例中，去除导电载体707的部分。举例来说，将导电载体的第二表面图案化以去除过量材料。举例来说，使导电载体变薄或去除导电载体直到合适厚度。去除工艺后的导电载体的厚度例如为约5-10μm。可使导电载体变薄到所希望的通孔触点厚度。可使用蚀刻、研磨或抛光技术去除导电载体的第二主表面。蚀刻例如包括湿式蚀刻/化学蚀刻。用于使导电载体变薄的其它技术也可适用。
工艺继续，以形成封装衬底的通孔触点107，如图7j中所示。在一个实施例中，封装衬底的通孔触点107通过将剩余导电载体图案化而形成。导电载体的图案化可借助于图案化掩蔽层进行。导电载体的图案化可通过任何合适的蚀刻技术实现。举例来说，图案化蚀刻掩模（未图示），例如光致抗蚀剂，提供在变薄的导电载体的第二表面717上面。蚀刻可使用蚀刻掩模进行，以去除不由蚀刻掩模保护的导电载体的部分。蚀刻例如可为各向同性蚀刻，例如湿式蚀刻。用于将导电载体图案化的其它技术也可适用。如所形成的通孔触点的厚度例如实质上与变薄的导电载体的厚度相同。导电通孔例如也可包括其它合适厚度。通孔触点107耦接到导电迹线130。如所示，第一导电层中的第一类开口149a允许通孔触点107直接耦接到导电迹线130以形成封装衬底的互连结构。通孔触点区中的第一导电层143的第一类开口149a由此提供导电迹线与通孔触点之间的导电路径，而非通孔触点区中的第一导电层的第二类开口149b提供导电迹线之间的隔离路径。
将导电载体图案化后，去除掩模。掩模例如可通过灰化（ashing）去除。用于去除掩模的其它技术也可适用。
在一个实施例中，提供绝缘层106，填充通孔触点之间的空间779，如图7k中所示。绝缘层隔离通孔触点。在一个实施例中，绝缘层包括介电材料，例如焊接掩模。绝缘层例如可通过任何合适类型的介电材料和技术形成。在通孔触点之间形成的绝缘层可称为封装衬底的基座衬底106。
在一个实施例中，通孔触点的第二表面107b实质上与基座衬底的第二表面106b共平面。在另一实施例中，通孔触点的第二表面与基座衬底的第二表面不共平面，如图7k中所示。举例来说，通孔触点的第二表面可高于或低于基座衬底的第二表面。
通过形成耦接到通孔触点的封装触点160，继续工艺，如图7l中所示。举例来说，封装触点形成于通孔触点的第二表面107b上。举例来说，封装触点可包括以网格图案排列的球形结构或球状物，以形成BGA类型封装。因此，形成例如图1中所示的半导体封装的半导体封装。封装触点由导电材料形成。封装触点例如可由焊料形成。各种类型的焊料可用于形成封装触点。举例来说，焊料可为基于铅或不基于铅的焊料。
在一些实施例中，其它类型的封装触点耦接到通孔触点。举例来说，封装触点可包括不从封装衬底的底表面突起的触点。假定不从封装衬底的底表面突起的封装触点，例如焊盘也可适用。封装触点可由除焊料以外的材料（例如各向异性导电膜（ACF））或使用其它技术形成。
如关于图7a-l描述的工艺合适于线接合类型的裸片或芯片封装。所述工艺也可适用于其它类型的裸片，包括倒装芯片类型的裸片。应了解，可进行修改以形成导电焊盘，所述导电焊盘匹配倒装芯片的裸片触点的图案（未图示）。还应了解，对于倒装芯片应用，封盖的第一表面可覆盖倒装芯片的非作用表面或实质上与倒装芯片的非作用表面共平面。因此，可以不描述或不详细描述关于倒装芯片应用的细节。
如关于图7a-l所述的工艺产生优点。如图7a-l中所述，封装衬底包括图案化或预界定的第一导电层，所述第一导电层具有经配置以匹配封装衬底的导电迹线布局的多个开口。第一导电层中的第一类开口提供导电迹线与通孔触点之间的导电路径。这允许导电迹线直接耦接到通孔触点，这形成封装衬底的互连结构。所述配置还确保信号互连结构内的完全连接，引起导电性增强。此外，在导电迹线和通孔触点包括相同材料的实施例中，互连结构的电阻降低。这进一步改进了半导体封装的电性能，这允许封装更有效地用于例如高频应用。
另外，在一个实施例中，将第一导电层镀覆在导电载体上以用于更好的操作。举例来说，第一导电层（例如镍）在去除导电载体的部分期间充当障壁或蚀刻停止层，以形成通孔触点。因此，非通孔触点区处的导电迹线不会在去除导电载体的部分期间过度蚀刻。
如所述，在一个实施例中，导电迹线通过镀覆形成。这允许对导电迹线的厚度的更好控制。举例来说，可形成具有较细或较薄型态的导电迹线，引起细线宽/空间迹线布线。细线宽/空间迹线布线因其能够实现更高的布线密度和更复杂的信号互连而为有利的。此外，其允许根据各种客户的需求而灵活地设计封装触点或通孔触点的位置。
此外，如图1-2的实施例所述，封装衬底包括固持在一起并且由基座衬底包围的多个通孔触点。因此，通孔触点将不容易分离。这允许相对于其它类型的封装，提高了稳固性和可靠性。此外，在一个实施例中，通孔触点的第二表面设置于基座衬底的第二表面下方或相对于基座衬底的第二表面凹进去。所述配置是有利的，因为其为更好地接纳封装触点提供凹槽或凹穴。如图7a-l中所述的方法能够形成在裸片区和非裸片区中包括通孔触点的封装衬底。因此，封装衬底充当用于裸片触点的扇入和扇出重新分布结构，能够实现重新分布的外部封装连接。这引起在给定封装区域中可利用的I/O数目增加。如所述的方法涉及相对低的制造成本并且可潜在地用于替代BGA衬底。另外，封装衬底包括封装触点和通孔触点。如所述的封装触点和通孔触点的组合可由于托脚高度提高而改进封装板阶可靠性性能。如图7a-l中所述的工艺也可针对倒装芯片应用修改。在封盖的第一表面实质上与倒装芯片的非作用表面共平面的实施例中，暴露出倒装芯片的非作用表面以用于耗散热量。所述封装具有改进的热性能。另外，所述配置还允许包括额外的散热片或散热器以进一步增强热耗散。
图8a-j展示用于形成半导体封装的工艺的另一实施例。所述工艺与图7a-l中所述的工艺类似。因此，可以不描述或不详细描述共同元件。
在一个实施例中，具有第一类开口149a和第二类开口149b的第一导电层143（例如镍层）形成于导电载体的第一表面707a上面。举例来说，如图8a中所示的具有第一类开口149a和第二类开口149b的第一导电层143通过镀覆或其它合适方法形成，如图7b中所述。
工艺继续，以形成封装衬底的导电迹线或布线，如图8b中所示。举例来说，电化学或无电镀覆可用于形成导电迹线。在一个实施例中，第二导电层830（其包括与导电载体相同的材料，例如铜）毯覆式镀覆（blanket plating）在第一导电层143上面，内衬于第一导电层的侧边/边缘和第一表面143a以及开口149a的底部，以形成导电迹线层830。其它合适类型的导电材料也可适用。镀覆的导电迹线层的厚度例如为约50-150μm。镀覆的导电迹线层的厚度例如也可低到约10μm。其它合适厚度也可适用。如所示，镀覆的导电迹线层遵循第一导电层的表面形态并且内衬于开口的底部。毯覆式镀覆工艺的结果是，第二导电层包括平面的并且设置于第一导电层的第一表面上面的第一部分8301以及可称为凹进部分的设置于第一导电层的第一类开口149a和第二类开口149b中的第二部分8302，如图8b中所示。
通过在第二导电层830上面形成介电层840，继续工艺。在一个实施例中，介电层包括焊接掩模。假定其它类型的介电材料也可适用。在一个实施例中，焊接掩模通过例如分配、分层或丝网印刷的技术形成。可使用其它合适类型的技术。焊接掩模覆盖第二导电层的侧边/边缘和第一表面830a并且填充第二导电层的凹槽839。如所形成的焊接掩模包括平面第一表面840a，如图8c中所示。
工艺继续，以去除介电层840的部分。在一个实施例中，介电层的部分可通过暴露和显影技术来去除以形成开口849。其它合适技术也可用于去除介电层的部分以形成开口849。
参看图8e，工艺继续，以在例如第二导电层的部分上面形成接合焊盘132。在一个实施例中，接合焊盘形成于介电层的开口849中。在一个实施例中，接合焊盘通过镀覆工艺形成。导电层（其可包括与导电载体和迹线相同的材料，例如铜）可选择性地镀覆在不由介电层340覆盖的导电迹线层的第一表面830a的暴露部分上面，以形成接合焊盘。因此，介电层也充当镀覆掩模。导电迹线层的第一表面也充当用于形成接合焊盘的电镀工艺的基座或衬底。镀覆的接合焊盘的厚度例如为约0.01-1.5μm。例如与图7f中所述的厚度和材料类似的其它合适的厚度和材料也可适用。
包括图7h中类似描述的电路组件的裸片110通过粘合层150附接于封装衬底的裸片区，如图8f中所示。举例来说，形成线接合112，以在耦接到封装衬底上的导电迹线层830的接合焊盘132与裸片上的裸片焊盘之间产生电连接。形成封盖390以包封裸片和线接合，并且封盖的第二表面390b接触介电层的平面第一表面340a。所涉及的裸片、线接合、封盖以及工艺的特征与图7h中所描述的裸片、线接合、封盖以及工艺的特征类似。因此，将不描述或不详细描述这些工艺步骤。
参看图8g，加工导电载体的第二表面707b。在一个实施例中，通过合适的技术使导电载体的部分变薄或去除导电载体的部分直到所希望的厚度，如图7i中所述。因此，将不描述或不详细描述这些工艺步骤。
工艺继续，以形成通孔触点107并且界定封装衬底的导电迹线330，如图8h中所示。在一个实施例中，封装衬底的通孔触点通过使用合适的技术将剩余导电载体图案化而形成，如图7j中所述。举例来说，导电载体的图案化可通过任何合适蚀刻技术实现。举例来说，图案化的蚀刻掩模（未图示），例如光致抗蚀剂，提供在变薄的导电载体的第二表面717上面。蚀刻可使用蚀刻掩模进行，以去除不由蚀刻掩模保护的导电载体的部分，以形成通孔触点107和隔开通孔触点的开口779。蚀刻例如在第一导电层的第二表面143b上停止，同时形成通孔触点。由此，第一导电层也在形成通孔触点期间充当蚀刻停止层，以便蚀刻不会过度蚀刻封装衬底的非通孔触点区中的导电迹线层。蚀刻例如可为各向同性蚀刻，例如湿式蚀刻。用于将导电载体图案化的其它技术也可适用。
如先前所述，导电迹线层也内衬于第一导电层的侧边/边缘以及第一导电层的第二类开口149b的底部。由于导电迹线层和导电载体包括相同材料，故蚀刻还去除内衬于第一导电层的第二类开口149b的底部的导电迹线层的凹进部分的部分，暴露出第二类开口中的介电层的突起部分，如图8h中所示。由此界定封装衬底的导电迹线330以及导电迹线的隔离。因此，通孔触点和导电迹线通过相同蚀刻同时形成或界定。
如所形成的通孔触点的厚度例如实质上与变薄的导电载体的厚度相同。通孔触点例如也可包括其它合适厚度。通孔触点107直接耦接到封装衬底的通孔触点区中的导电迹线330。如所示，第一导电层中的第一类开口149a允许通孔触点直接耦接到导电迹线的凹进部分以形成封装衬底的互连结构。
将导电载体图案化后，去除掩模。掩模例如可通过灰化去除。用于去除掩模的其它技术也可适用。
蚀刻后，第一导电层的第二类开口149b暴露出第一导电层的侧边的部分以及介电层的第二表面340b的突起部分。在一个实施例中，提供绝缘层106，填充通孔触点之间的空间779并且部分地填充第一导电层之间的第二类开口149b，如图8i中所示。如所示，绝缘层包括接触介电层的第二表面的部分的突起部分106p。绝缘层隔离通孔触点。在一个实施例中，绝缘层包括介电材料，例如焊接掩模。绝缘层例如可通过任何合适类型的介电材料和技术形成。在通孔触点之间形成的绝缘层可称为封装衬底的基座衬底106。
在一个实施例中，通孔触点的第二表面107b可实质上与基座衬底的第二表面共平面或不共平面，与图7k中所述的情况类似。
通过形成耦接到通孔触点的封装触点160，继续工艺，如图8j中所示。举例来说，封装触点形成于封装衬底的通孔触点的第二表面上，与图7l中所述的情况类似。因此，将不描述或不详细描述共同特征。形成例如图3中所示的半导体封装的半导体封装。
图9a-f展示用于形成半导体封装的另一实施例。所述工艺与图7a-l和图8a-j中所述的工艺类似。参看图9a，介电层340（例如焊接掩模）包括平面第一表面340a并且覆盖第二导电层的侧边/边缘和第一表面830a并且填充第二导电层的凹槽839。接合焊盘132形成于介电层的开口849中的第二导电层的部分的上面，与图8e中所述的情况相同。因此，可以不描述或不详细描述共同元件。
工艺继续，以去除介电层的部分，如图9b中所示。在一个实施例中，去除第二导电层830的凹槽839中的介电层340的部分，暴露出封装衬底的非裸片区中的导电迹线层的凹进部分。介电层的部分例如可通过将介电层图案化来去除。举例来说，图案化的蚀刻掩模（未图示）（例如光致抗蚀剂）提供在介电层的第一表面上面。蚀刻可使用蚀刻掩模进行，以去除介电层的部分。蚀刻例如在第二导电层830的凹进部分8302上停止，同时在介电层440中形成开口949。因此，第二导电层的凹进部分8302也在去除介电层的部分期间充当蚀刻停止层。蚀刻例如可为各向同性蚀刻，例如湿式蚀刻。用于将介电层图案化的其它技术也可适用。
通过将图7h中类似描述的裸片110附接在封装衬底的裸片区105a中制备的粘合层150上面，继续工艺，如图9b中所示。例如形成线接合112，以在耦接到导电迹线层的接合焊盘与裸片上的裸片焊盘之间产生电连接。形成封盖490以包封裸片和线接合。在一个实施例中，封盖的第二表面490b接触介电层440的平面第一表面440a，而封盖的材料的部分也填充介电层中的开口949以及由第二导电层形成的凹槽839。所涉及的裸片、线接合、封盖以及工艺的特征与图7h中所描述的裸片、线接合、封盖以及工艺的特征类似。因此，将不描述或不详细描述这些工艺步骤。
参看图9c，加工导电载体的第二表面707b，与图7i和8g中描述的情况类似。在一个实施例中，通过合适的技术使导电载体的部分变薄或去除导电载体的部分直到所希望的厚度，如图7i中所述。因此，将不描述或不详细描述这些工艺步骤。
工艺继续，以使用合适的技术（例如蚀刻工艺）形成如图9d中所示的封装衬底的通孔触点107和导电迹线330，如图7j和图8h中所述。举例来说，蚀刻可使用蚀刻掩模进行，以去除不由蚀刻掩模保护的导电载体的部分，以形成通孔触点107和隔开通孔触点的开口779。蚀刻例如在非通孔触点区中的第一导电层的第二表面143b上停止，同时在通孔触点区中形成通孔触点107。由此，第一导电层也在形成通孔触点期间充当蚀刻停止层，以便蚀刻不会过度蚀刻封装衬底的非通孔触点区中的导电迹线层。由于导电迹线层和导电载体包括相同材料，故蚀刻还去除内衬于第一导电层的第二类开口149b的底部的导电迹线层的凹进部分8302的部分，暴露出第二类开口中的封盖材料的突起部分，如图9d中所示。由此界定封装衬底的导电迹线330以及导电迹线的隔离。因此，通孔触点和导电迹线通过相同蚀刻同时形成或界定。
通孔触点107直接耦接到封装衬底的通孔触点区中的导电迹线330。如所示，第一导电层中的第一类开口149a允许通孔触点直接耦接到导电迹线以形成封装衬底的互连结构。
将导电载体图案化后，去除掩模。掩模例如可通过灰化去除。用于去除掩模的其它技术也可适用。
蚀刻后，第一导电层中的第二类开口149b暴露出第一导电层143的侧边的部分以及封盖的第二表面490b的突起部分。在一个实施例中，提供绝缘层106，填充通孔触点107之间的开口779并且部分地填充第一导电层的第二类开口149b，形成突起部分106p，如图9e中所示。如所示，绝缘层的突起部分106p还在封装衬底的周边103c-d处接触第二类开口中的封盖的突起部分以及介电层的第二表面440b的部分。绝缘层隔离通孔触点。在一个实施例中，绝缘层包括介电材料，例如焊接掩模。假定具有与封盖相同的材料的绝缘层也可适用。绝缘层例如可通过任何合适类型的介电材料和技术形成。在通孔触点之间形成的绝缘层可称为封装衬底的基座衬底106。
通过形成耦接到通孔触点107的封装触点160，继续工艺，如图9f中所示。举例来说，封装触点形成于通孔触点的第二表面107b上，所述第二表面实质上与基座衬底的第二表面106b共平面或不共平面，与图7l中所述的情况类似。因此，将不描述或不详细描述共同特征。形成例如图4中所示的半导体封装的半导体封装。
图10a-f展示用于形成半导体封装的另一实施例。所述工艺与图7a-l、图8a-j以及图9a-f中所述的工艺类似。参看图10a，所述工艺处于与图8e和图9a中所述的阶段类似的阶段。因此，可以不描述或不详细描述共同元件。
参看图10b，工艺继续，以去除介电层340的部分。在一个实施例中，去除所述介电层的部分，而封装衬底的裸片区中的介电层540的部分保留。因此，暴露出封装衬底的非裸片区中的第二导电层830的部分和接合焊盘132。介电层的部分例如可通过合适的技术来去除，如图9b中所述。因此，可以不描述或不详细描述这些工艺步骤和特征。
通过将图7h中类似描述的裸片110附接在封装衬底的裸片区105a中制备的粘合层150上面，继续工艺，如图10b中所示。例如形成线接合112，以在耦接到导电迹线层830的接合焊盘132与裸片上的裸片焊盘之间产生电连接。形成封盖590以包封裸片和线接合。在一个实施例中，封盖的第二表面590b接触导电迹线层的第一表面830a，而封盖的材料的部分也填充由第二导电层形成的凹槽839。所涉及的裸片、线接合、封盖以及工艺的特征与图7h中所描述的裸片、线接合、封盖以及工艺的特征类似。因此，将不描述或不详细描述这些工艺步骤。
参看图10c，加工导电载体707的第二表面707b，与图7i、8g和9c中描述的情况类似。在一个实施例中，通过合适的技术使导电载体的部分变薄或去除导电载体的部分直到所希望的厚度，如图7i中所述。因此，将不描述或不详细描述这些工艺步骤。
工艺继续，以使用合适的技术（例如蚀刻工艺）形成如图10d中所示的封装衬底的通孔触点107和导电迹线330，如图7j、图8h以及图9d中所述。举例来说，蚀刻可使用蚀刻掩模进行，以去除不由蚀刻掩模保护的导电载体的部分，以形成通孔触点107和隔开通孔触点的开口779。蚀刻例如在非通孔触点区中的第一导电层的第二表面143b上停止，同时在通孔触点区中形成通孔触点107。蚀刻还去除内衬于第一导电层的第二类开口149b的底部的导电迹线层的凹进部分8302的部分，暴露出封装衬底的第二类开口149b中和周边103c-d处的封盖材料的突起部分以及裸片区105a中的介电层的第二表面540b的突起部分，如图10d中所示。由此界定封装衬底的导电迹线330以及导电迹线的隔离。因此，通孔触点和导电迹线通过相同蚀刻同时形成或界定。
通孔触点107直接耦接到封装衬底的通孔触点区中的导电迹线330。如所示，第一导电层中的第一类开口149a允许通孔触点直接耦接到导电迹线以形成封装衬底的互连结构。
将导电载体图案化后，去除掩模。掩模例如可通过灰化去除。用于去除掩模的其它技术也可适用。
蚀刻后，第一导电层的第二类开口149b暴露出第一导电层143的侧边的部分以及封盖的第二表面590b的突起部分。在一个实施例中，提供绝缘层106，填充通孔触点之间的开口779并且部分地填充第一导电层的第二类开口149b，形成突起部分106p，如图10e中所示。如所示，绝缘层的突起部分106p还接触封装衬底的第二类开口149b中和周边103c-d处的封盖的第二表面590b的突起部分以及裸片区105a中的介电层的第二表面540b的突起部分。绝缘层隔离通孔触点。形成绝缘层的材料和工艺与图9e中描述的材料和工艺类似。因此，将不描述或不详细描述材料和工艺的细节。
通过形成耦接到通孔触点107的封装触点160，继续工艺，如图10f中所示。封装触点例如形成于通孔触点的第二表面107b上，所述第二表面可实质上与基座衬底的第二表面106b共平面或不共平面，与图7l中所述的情况类似。因此，将不描述或不详细描述共同特征。形成如图5中所示的半导体封装的半导体封装。
图11a-f展示用于形成半导体封装的另一实施例。所述工艺与图7a-l、图8a-j、图9a-f以及图10a-f中所述的工艺类似。参看图11a，所述工艺处于与图8e、图9a以及图10a中所述的阶段类似的阶段。因此，可以不描述或不详细描述共同元件。
参看图11b，工艺继续，以去除介电层340。在一个实施例中，去除整个介电层340。由此，暴露出第二导电层830的第一表面830a和接合焊盘132。介电层340例如可通过合适的技术（例如蚀刻工艺）去除，如图9b中所述。因此，可以不描述或不详细描述这些工艺步骤和特征。蚀刻例如在第二导电层的第一表面830a和接合焊盘上停止。
通过将图7h中类似描述的裸片110附接在封装衬底的裸片区105a中制备的粘合层150上面，继续工艺，如图11b中所示。例如形成线接合112，以在耦接到导电迹线层830的接合焊盘与裸片上的裸片焊盘之间产生电连接。形成封盖690以包封裸片和线接合。在一个实施例中，封盖的第二表面690b接触导电迹线层的第一表面830a，而封盖的材料的部分还填充由第二导电层830形成的凹槽839。所涉及的裸片、线接合、封盖以及工艺的特征与图7h中所描述的裸片、线接合、封盖以及工艺的特征类似。因此，将不描述或不详细描述这些工艺步骤。
参看图11c，加工导电载体的第二表面707b，与图7i、8g、9c以及10c中描述的情况类似。在一个实施例中，通过合适的技术使导电载体的部分变薄或去除导电载体的部分直到所希望的厚度，如图7i中所述。因此，将不描述或不详细描述这些工艺步骤。
工艺继续，以使用合适的技术（例如蚀刻工艺）形成如图11d中所示的封装衬底的通孔触点107和导电迹线330，如图7j、图8h、图9d以及图10d中所述。举例来说，蚀刻可使用蚀刻掩模进行，以去除不由蚀刻掩模保护的导电载体的部分，以形成通孔触点107和隔开通孔触点的开口779。蚀刻例如在非通孔触点区中的第一导电层的第二表面143b上停止，同时在通孔触点区中形成通孔触点107。蚀刻还去除内衬于第一导电层的第二类开口149b的底部的导电迹线层的凹进部分8302的部分，暴露出封装衬底的非裸片区105b中和周边103c-d处的第二类开口149b中的封盖材料的突起部分以及裸片区中的粘合层150的部分，如图11d中所示。由此界定封装衬底的导电迹线330以及导电迹线的隔离。因此，通孔触点和导电迹线通过相同蚀刻同时形成或界定。
通孔触点107直接耦接到封装衬底的通孔触点区中的导电迹线330。如所示，第一导电层中的第一类开口149a允许通孔触点直接耦接到导电迹线以形成封装衬底的互连结构。
将导电载体图案化后，去除掩模。掩模例如可通过灰化去除。用于去除掩模的其它技术也可适用。
蚀刻后，第一导电层的第二类开口149b暴露出第一导电层的侧边的部分、封盖的第二表面690b的突起部分以及导电迹线的第二表面330b的部分。在一个实施例中，提供绝缘层106，填充通孔触点之间的空间779并且部分地填充第一导电层的第二类开口149b，形成突起部分106p，如图11e中所示。如所示，绝缘层的突起部分还接触封装衬底的非裸片区105b中的第二类开口149b中和周边103c-d处的封盖的第二表面690b的突起部分以及裸片区105a中的粘合层150的部分。绝缘层隔离通孔触点。形成绝缘层的材料和工艺与图9e中描述的材料和工艺类似。因此，将不描述或不详细描述材料和工艺的细节。
通过形成耦接到通孔触点107的封装触点160，继续工艺，如图11f中所示。封装触点例如形成于通孔触点的第二表面上，所述第二表面可实质上与基座衬底的第二表面107b共平面或不共平面，与图7l中所述的类似。因此，将不描述或不详细描述共同特征。形成例如图6中所示的半导体封装的半导体封装。
关于图8a-j、图9a-f、图10a-f以及图11a-f描述的实施例包括如关于图7a-l描述的一些或所有优点。因此，将不描述或不详细描述这些优点。如关于图8a-j、图9a-f、图10a-f以及图11a-f描述的实施例产生其它优点。举例来说，如图8a-j、图9a-f、图10a-f以及图11a-f的实施例中所描述，基座衬底的第一表面106a的部分包括部分地占据第一导电层的第二类开口149b的突起部分106p。因此，封装衬底的非通孔触点区中的第一导电层的第二类开口149b为基座衬底提供更大的表面积以有效地固持通孔触点。因此，进一步增强了半导体封装的可靠性。
图12a-e展示用于形成半导体封装的另一实施例。所述工艺与图7a-l、图8a-j、图9a-f、图10a-f以及图11a-f中描述的工艺类似。因此，可以不描述或不详细描述共同元件。
参看图12a，提供基座载体或引线框架1200。在一个实施例中，基座载体包括具有第一主表面1200a和第二主表面1200b的导电载体。第一和第二主表面例如包括平面表面。假定主表面中的任一者为非平面也可适用。导电载体例如包括Cu、Cu合金、Fe或Ni-Fe合金，与图7a中描述的情况类似。其它合适类型的导电材料也可适用。在一个实施例中，导电载体1200的厚度实质上与待形成的封装衬底的通孔触点107的厚度相同。举例来说，导电载体的厚度为约100-300μm。视通孔触点的所希望的厚度而定，其它合适的厚度也可适用。如随后将描述，导电载体例如可充当封装衬底的互连结构的一部分，例如通孔触点。
在一个实施例中，通过提供支撑载体1300，继续工艺。所述支撑载体例如为用于加工裸片封装的临时性载体。所述载体的刚性应足以充当支撑物并且经受住其它加工步骤。借助于非限制性实例，支撑载体可为硅、标准钢、Cu或Cu合金。各种类型的材料可用于形成支撑载体。
在一个实施例中，将粘合剂1500提供于支撑载体的第一表面1300a上以促进导电载体1200临时接合到支撑载体1300上。其它临时性接合技术也可适用。粘合剂例如可为提供导电载体的临时性接合的任何类型的粘合剂。粘合剂可呈不同形式。举例来说，粘合剂可为带状、液体状或糊状的。粘合剂可使用各种技术提供于支撑载体上。所用技术可视粘合剂的类型或形式而定。举例来说，带状粘合剂可通过层合提供于支撑载体上，糊状粘合剂可通过印刷提供于支撑载体上，而液体状粘合剂可通过旋涂提供于衬底上。
在一个实施例中，导电载体的第二表面1200b通过粘合剂1500附接于支撑载体1300上，如图12b中所示。根据所用设备和粘合剂的类型，使用任何合适技术，将导电载体附接于支撑载体。
工艺继续，以形成具有预界定的开口和接合焊盘的第一和第二导电层。在一个实施例中，除了导电载体具有实质上与附接于支撑载体的所希望的通孔触点的厚度相同的厚度以外，工艺如图7b-g中类似所述继续。因此，将不描述或不详细描述这些工艺步骤。工艺继续，直到形成如图12c中所示的附接于支撑载体的经部分加工的封装衬底为止。
通过附接裸片110，将所述裸片通过线接合电耦接到导电迹线130并且形成封盖190以包封裸片和线接合112，继续工艺，如图12d中所示。所涉及的裸片、线接合、封盖以及工艺的特征与图7h中所描述的裸片、线接合、封盖以及工艺的特征类似并且因此将不描述或不详细描述细节。
参看图12e，形成封盖之后，支撑载体1300和粘合剂1500与导电载体1200分离。在一个实施例中，进行脱接合（debonding）处理。所述脱接合处理例如可引起粘合剂的粘合强度损失或减小以使得裸片组合件与支撑载体分离。在一个实施例中，脱接合处理包括温度处理或热处理。当加热到脱接合温度时，粘合剂的粘合强度损失或减小。其它类型的脱接合处理也可适用。脱接合处理可视所用粘合剂的类型而定。脱接合处理可包括化学处理（例如施加溶剂以溶解粘合剂）或机械处理（例如牵拉或扭转）以使裸片组合件与支撑载体分离。
如图12e中所示去除支撑载体后经部分加工的封装与如图7i中所示经部分加工的封装类似。在一个实施例中，如图12e中所示的导电载体的厚度已经根据所希望的通孔触点的厚度预先制备。因此，避免了去除过量导电载体材料的额外工艺。
工艺如图7j中类似描述继续，以形成通孔触点、基座衬底以及封装触点并且继续向前。因此，将不描述或不详细描述这些工艺步骤。工艺继续，直到形成与如图1中所示的封装类似的封装为止。
可修改如图12a-e中所描述的工艺以产生如图3-6中所示的封装。举例来说，在导电载体1200附接于支撑载体1300之后，如图7b-g中所描述的形成第一和第二导电层、介电层以及接合焊盘的工艺可由图8a-e中描述的工艺代替，并且进一步加工以形成如图8f、图9b、图10b以及图11b中所示的经部分加工的封装衬底，省略了去除过量导电载体材料的步骤，因为导电载体具有实质上与已经预先制备的所希望的通孔触点的厚度相同的厚度。因此，将不描述或不详细描述这些工艺步骤。工艺接着如图12d所述从此时继续，以去除支撑载体，并且继续向前，直到形成完整半导体封装（例如图3、4、5或6中所示的半导体封装）为止。
图13a-d展示用于形成半导体封装的另一实施例。所述工艺与图7a-l、图8a-j、图9a-f、图10a-f、图11a-f以及图12a-e中描述的工艺类似。因此，可以不描述或不详细描述共同元件。
参看图13a，提供经部分加工的封装衬底。经部分加工的封装衬底处于如图7g中所描述的加工阶段。举例来说，具有预界定的开口和接合焊盘的第一和第二导电层形成于导电载体707上面。经部分加工的封装衬底可在封装衬底的裸片区105a中任选地包括介电层140，例如焊接掩模。因此，可以不描述或不详细描述共同特征。
在一个实施例中，通过加工导电载体的第二表面707b，继续工艺。在一个实施例中，去除导电载体707的部分。举例来说，将导电载体的第二表面707b图案化以去除过量材料。举例来说，使导电载体变薄或去除导电载体直到合适厚度。可将导电载体变薄到如图13b中所示的所希望的通孔触点厚度。[可使用蚀刻、研磨或抛光技术去除导电载体的第二主表面。蚀刻例如包括湿式蚀刻/化学蚀刻。用于使导电载体变薄的其它技术也可适用。
在一个实施例中，通过提供如图13c中所示的支撑载体1300，继续工艺。支撑载体例如为用于加工裸片封装的临时性载体，并且粘合剂1500提供于支撑载体的第一表面1300a上以促进经部分加工的封装衬底临时性接合到支撑载体上。支撑载体和粘合剂的特征与图12a中所描述的支撑载体和粘合剂的特征相同。因此，将不描述或不详细描述这些特征。
参看图13d，通过将经部分加工的封装衬底附接到支撑载体1300，继续工艺。举例来说，导电载体的第二表面717通过粘合剂附接于支撑载体，如图13d中所示。如图13d中所示的所得结构与图12c中所示的所得结构相同。因此，可以不描述共同特征。
工艺如图12d-e和图7j中类似描述继续，以完成半导体封装，并且继续向前。因此，将不描述或不详细描述这些工艺步骤。工艺继续，直到形成与如图1中所示的封装类似的封装为止。
可修改如图13a-d中所描述的工艺以制造如图3-6中所示的封装。举例来说，如图13a中所述所示的经部分加工的封装可由处于图8e、9a、10a或11a中所述的加工阶段的经部分加工的封装代替。工艺接着继续，以进一步加工导电载体的第二表面，如图13b中所述。因此，将不描述或不详细描述这些工艺步骤。工艺接着从图13b继续，并且继续向前，直到形成完整半导体封装（例如图3、4、5或6中所示的半导体封装）为止。
关于图12a-e和图13a-d描述的实施例包括如关于图7a-l、图8a-j、图9a-f、图10a-f以及图11a-f中描述的一些或所有优点。因此，将不描述或不详细描述这些优点。如关于图12a-e和图13a-d描述的实施例产生其它优点。举例来说，在关于图12a-e所述的实施例中，预先制备具有实质上与通孔触点的厚度相同的预界定厚度的导电载体。这消除了通过可引起过度蚀刻导电载体的蚀刻工艺来去除导电载体的过量材料到通孔触点的厚度的步骤并且进一步降低了成本。此外，使用如这些实施例中所描述的临时性载体和粘合剂在裸片封装的组装期间为导电载体提供足够的支撑。临时性载体可在使用之后回收，并且因此提供用于制造半导体封装的成本相对节约的方法。
如图7a-l、图8a-j、图9a-f、图10a-f、图11a-f、图12a-e以及图13a-d中所描述的工艺包括线接合裸片。在另一实施例中，所述工艺可包括倒装芯片类型的裸片。应了解，可进行修改以形成匹配倒装芯片裸片的裸片触点的接触焊盘以用于倒装芯片应用。还应了解，对于倒装芯片应用，封盖的第一表面可覆盖倒装芯片的非作用表面或实质上与倒装芯片的非作用表面共平面。因此，可以不描述或不详细描述关于倒装芯片应用的细节。
本发明可以在不背离其精神或主要特征的情况下以其它特定形式实施。因此，前述实施例在所有方面均被视为说明性而非限制本文中所述的本发明。

Claims (23)

1.一种封装衬底，其包含：
具有第一主表面和第二主表面的基座衬底以及多个通孔触点，所述多个通孔触点延伸穿过所述基座衬底的第一主表面至第二主表面；
第一导电层，所述第一导电层设置于所述基座衬底的第一主表面和所述通孔触点之上并与所述第一主表面直接接触，其中所述第一导电层包括多个开口，所述多个开口经配置以匹配所述封装衬底的导电迹线布局；以及
设置于所述第一导电层上面的导电迹线，其中所述导电迹线通过所述第一导电层的所述开口中的一些直接耦接到所述通孔触点。
2.根据权利要求1所述的封装衬底，其中
所述通孔触点和所述导电迹线包含第一导电材料；并且
所述第一导电层包含第二导电材料，且所述第二导电材料与所述第一导电材料不同，其中所述第二导电材料包括在所述第一导电层和所述通孔触点之间提供刻蚀选择的材料。
3.根据权利要求2所述的封装衬底，其中所述第一导电材料包含铜并且所述第二导电材料包含镍，并且所述导电迹线的底表面仅与所述第一导电层直接接触；或所述导电迹线的底表面仅与所述第一导电层和所述通孔触点直接接触。
4.根据权利要求1所述的封装衬底，其中所述第一导电层内的所述多个开口包括第一类开口和第二类开口，其中第一类开口设置于通孔区域内，第二类开口设置于非通孔区域内。
5.一种半导体封装，其包含：
具有第一主表面和第二主表面的封装衬底，其中所述封装衬底包含基座衬底以及多个通孔触点，所述多个通孔触点延伸穿过所述封装衬底的第一主表面至第二主表面；
第一导电层，所述第一导电层设置于所述封装衬底的基座衬底和所述通孔触点之上并与所述基座衬底直接接触，其中所述第一导电层包括第一类开口和第二类开口，所述第一类开口和第二类开口经配置以匹配所述封装衬底的导电迹线布局；
设置于所述第一导电层上面的导电迹线，其中所述导电迹线通过所述第一导电层的第一类开口直接耦接到所述通孔触点；
设置于所述封装衬底的裸片区上的裸片，在所述裸片的第一或第二表面上具有导电触点，其中所述裸片的所述导电触点电耦接到所述导电迹线；以及
设置于所述封装衬底上以包封所述裸片的封盖。
6.根据权利要求5所述的半导体封装，其中：
所述通孔触点和所述导电迹线包含第一导电材料；并且
所述第一导电层包含第二导电材料，且所述第二导电材料与所述第一导电材料不同。
7.根据权利要求6所述的半导体封装，其中所述第一导电材料包含铜并且所述第二导电材料包含镍。
8.根据权利要求5所述的半导体封装，其中所述基座衬底包括第一和第二表面，其中所述基座衬底的所述第一表面包括突起，且所述突起部分地占据所述第一导电层的第二类开口。
9.根据权利要求8所述的半导体封装，其包含设置于所述导电迹线上的介电层，其中所述介电层隔离所述导电迹线。
10.根据权利要求9所述的半导体封装，其中：
所述介电层在所述封装衬底的非裸片区中包括开口；并且
所述封盖包括第一和第二主表面，其中所述封盖的第二主表面包括突起，所述突起占据所述介电层的开口。
11.根据权利要求9所述的半导体封装，其中所述介电层设置于所述封装衬底的裸片区中的导电迹线上。
12.一种用于形成半导体封装的方法，其包含：
提供具有第一和第二表面的导电载体；
在所述导电载体的第一表面上面形成第一导电层，所述第一导电层具有第一类开口和第二类开口，其中所述第一类开口形成在封装衬底的通孔触点区域上，所述第二类开口形成在封装衬底的非通孔触点区域上；
在所述第一导电层上面形成导电迹线；
将裸片安装在所述导电载体的第一表面上，所述裸片耦接到所述导电迹线；
用封盖包封所述裸片；
处理所述导电载体的所述第二表面以在通孔触点区域形成所述封装衬底的通孔触点，其中所述第一导电层作为位于非通孔触点区域的导电迹线在形成通孔触点的过程时的保护层，并且所述导电迹线通过所述第一导电层的第一类开口直接耦接到所述通孔触点；以及
形成填充所述通孔触点之间的空间的绝缘层，从而形成所述封装衬底的基座衬底。
13.根据权利要求12所述的方法，其中形成所述第一导电层包含：
在所述导电载体的第一表面上提供第一图案化掩模层；
在所述导电载体的暴露部分上镀覆第一导电材料；以及
去除所述第一图案化掩模层以形成所述第一类开口。
14.根据权利要求12所述的方法，其中形成所述导电迹线包含：
在所述第一导电层上面形成第二图案化掩模；
在不由所述第二图案化掩模覆盖的第一导电层的暴露部分上镀覆第二导电材料。
15.根据权利要求14所述的方法，其包含使用所述导电迹线作为蚀刻掩模去除所述第一导电层的部分以形成所述第二类开口。
16.根据权利要求12所述的方法，其中形成所述第一导电层包含：
在所述导电载体的第一表面上提供第一图案化掩模层；
在所述导电载体的暴露部分上镀覆第一导电材料；以及
去除所述第一图案化掩模层以形成所述第一类开口和所述第二类开口。
17.根据权利要求16所述的方法，其中形成所述导电迹线包含：
在所述第一导电层上毯覆式镀覆第二导电层，其中所述第二导电层包含第一平面部分及第二凹进部分，所述第一平面部分位于所述第一导电层的第一表面上，而所述第二凹进部分内衬于所述第一导电层的第二类开口内；并且其中
处理所述导电载体的第二表面以形成通孔触点包含蚀刻，所述蚀刻同时去除所述第二导电层的凹进部分的部分以界定所述导电迹线。
18.根据权利要求17所述的方法，其中：
所述导电载体和所述第二导电层包含第二导电材料；并且
所述第一导电层包含第一导电材料，且所述第一导电材料与所述第二导电材料不同。
19.根据权利要求18所述的方法，其中所述第二导电材料包含铜并且所述第一导电材料包含镍。
20.根据权利要求17所述的方法，其中所述基座衬底包括第一和第二表面，其中所述基座衬底的第一表面包括突起，所述突起部分填充所述第一导电层的第二类开口。
21.根据权利要求12所述的方法，其包含在所述导电迹线的部分上面形成接触焊盘，其中所述裸片耦接到所述接触焊盘。
22.根据权利要求12所述的方法，其中所述导电载体的厚度实质上与待形成的所述通孔触点的厚度相同。
23.根据权利要求22所述的方法，其包含：
提供支撑载体，其经制备以在所述支撑载体的第一表面上具有粘合层；以及将所述导电载体附接到所述支撑载体，随后形成所述通孔触点。
CN201410093319.3A 2013-03-15 2014-03-13 半导体封装和封装半导体装置的方法 Active CN104051394B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/831,964 US8916422B2 (en) 2013-03-15 2013-03-15 Semiconductor packages and methods of packaging semiconductor devices
US13/831964 2013-03-15

Publications (2)

Publication Number Publication Date
CN104051394A CN104051394A (zh) 2014-09-17
CN104051394B true CN104051394B (zh) 2017-06-06

Family

ID=51504052

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410093319.3A Active CN104051394B (zh) 2013-03-15 2014-03-13 半导体封装和封装半导体装置的方法

Country Status (4)

Country Link
US (2) US8916422B2 (zh)
CN (1) CN104051394B (zh)
SG (1) SG10201400587YA (zh)
TW (1) TWI612631B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9087777B2 (en) * 2013-03-14 2015-07-21 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US9165878B2 (en) * 2013-03-14 2015-10-20 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US20150179555A1 (en) * 2013-12-20 2015-06-25 Sung Soo Kim Integrated circuit packaging system with vialess substrate and method of manufacture thereof
US9437459B2 (en) * 2014-05-01 2016-09-06 Freescale Semiconductor, Inc. Aluminum clad copper structure of an electronic component package and a method of making an electronic component package with an aluminum clad copper structure
US9679862B2 (en) * 2014-11-28 2017-06-13 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device having conductive bumps of varying heights
TWI705539B (zh) * 2015-06-26 2020-09-21 新加坡商Ｐｅｐ創新私人有限公司 半導體封裝方法、半導體封裝和堆疊半導體封裝
US20180138113A1 (en) * 2016-11-15 2018-05-17 Advanced Semiconductor Engineering, Inc. Semiconductor system and device package including interconnect structure
US10665765B2 (en) * 2017-02-10 2020-05-26 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
CN109755105A (zh) * 2017-11-01 2019-05-14 朴京花 半导体封装回收利用方法、回收利用半导体封装以及夹具
US10991660B2 (en) * 2017-12-20 2021-04-27 Alpha Anc Omega Semiconductor (Cayman) Ltd. Semiconductor package having high mechanical strength
US10903144B1 (en) * 2020-02-16 2021-01-26 Nanya Technology Corporation Semiconductor package and manufacturing method thereof
KR20220007444A (ko) * 2020-07-10 2022-01-18 삼성전자주식회사 패키지 기판 및 이를 포함하는 반도체 패키지

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW516194B (en) * 2000-06-28 2003-01-01 Sharp Kk Wiring substrate, semiconductor device and package stack semiconductor device
CN1625927A (zh) * 2002-01-31 2005-06-08 伊姆贝拉电子有限公司 用于将元件置入于基座中并且形成接触的方法
US7618846B1 (en) * 2008-06-16 2009-11-17 Stats Chippac, Ltd. Semiconductor device and method of forming shielding along a profile disposed in peripheral region around the device
CN102768958A (zh) * 2011-05-05 2012-11-07 星科金朋有限公司 具有与垫件连接的集成电路封装系统及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6596579B1 (en) * 2001-04-27 2003-07-22 Lsi Logic Corporation Method of forming analog capacitor dual damascene process
US8304864B2 (en) 2003-06-25 2012-11-06 Unisem (Mauritius) Holdings Limited Lead frame routed chip pads for semiconductor packages
US7157791B1 (en) 2004-06-11 2007-01-02 Bridge Semiconductor Corporation Semiconductor chip assembly with press-fit ground plane
US8487451B2 (en) 2006-04-28 2013-07-16 Utac Thai Limited Lead frame land grid array with routing connector trace under unit
US8492906B2 (en) 2006-04-28 2013-07-23 Utac Thai Limited Lead frame ball grid array with traces under die
US7749809B2 (en) 2007-12-17 2010-07-06 National Semiconductor Corporation Methods and systems for packaging integrated circuits
SG172749A1 (en) 2009-03-06 2011-08-29 Kaixin Inc Leadless integrated circuit package having high density contacts
US9362138B2 (en) 2009-09-02 2016-06-07 Kaixin, Inc. IC package and method for manufacturing the same
US8309400B2 (en) 2010-10-15 2012-11-13 Advanced Semiconductor Engineering, Inc. Leadframe package structure and manufacturing method thereof
US20120119342A1 (en) * 2010-11-11 2012-05-17 Mediatek Inc. Advanced quad flat non-leaded package structure and manufacturing method thereof
US9230899B2 (en) * 2011-09-30 2016-01-05 Unimicron Technology Corporation Packaging substrate having a holder, method of fabricating the packaging substrate, package structure having a holder, and method of fabricating the package structure
US8513788B2 (en) * 2011-12-14 2013-08-20 Stats Chippac Ltd. Integrated circuit packaging system with pad and method of manufacture thereof
US8741691B2 (en) * 2012-04-20 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating three dimensional integrated circuit
US8937387B2 (en) * 2012-11-07 2015-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor device with conductive vias
US8987064B2 (en) * 2013-01-11 2015-03-24 Stats Chippac Ltd. Integrated circuit packaging system with molded grid-array mechanism and method of manufacture thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW516194B (en) * 2000-06-28 2003-01-01 Sharp Kk Wiring substrate, semiconductor device and package stack semiconductor device
CN1625927A (zh) * 2002-01-31 2005-06-08 伊姆贝拉电子有限公司 用于将元件置入于基座中并且形成接触的方法
US7618846B1 (en) * 2008-06-16 2009-11-17 Stats Chippac, Ltd. Semiconductor device and method of forming shielding along a profile disposed in peripheral region around the device
CN102768958A (zh) * 2011-05-05 2012-11-07 星科金朋有限公司 具有与垫件连接的集成电路封装系统及其制造方法

Also Published As

Publication number Publication date
CN104051394A (zh) 2014-09-17
US8916422B2 (en) 2014-12-23
TWI612631B (zh) 2018-01-21
SG10201400587YA (en) 2014-10-30
TW201501263A (zh) 2015-01-01
US9391026B2 (en) 2016-07-12
US20150084197A1 (en) 2015-03-26
US20140264835A1 (en) 2014-09-18

Similar Documents

Publication Publication Date Title
CN104051394B (zh) 半导体封装和封装半导体装置的方法
CN104051334B (zh) 半导体封装和封装半导体装置的方法
US10867897B2 (en) PoP device
TWI651828B (zh) 晶片封裝結構及其製造方法
CN104051350B (zh) 半导体封装和封装半导体装置的方法
US6515361B2 (en) Cavity down ball grid array (CD BGA) package
TWI255538B (en) Semiconductor package having conductive bumps on chip and method for fabricating the same
JP5280014B2 (ja) 半導体装置及びその製造方法
CN108987380A (zh) 半导体封装件中的导电通孔及其形成方法
CN109637997A (zh) 半导体装置封装和其制造方法
TW200427029A (en) Thermally enhanced semiconductor package and fabrication method thereof
CN107424938A (zh) 封装结构及其制造方法
TWI710099B (zh) 封裝結構及其製法
US20230361091A1 (en) Electronic package and manufacturing method thereof
US6894904B2 (en) Tab package
CN109427700A (zh) 集成电路封装及其制作方法
CN107958844A (zh) 封装结构及其制作方法
CN206259336U (zh) 半导体装置
CN212434602U (zh) 封装结构
TWI288468B (en) Packaging method
CN106941101A (zh) 封装基板及其制作方法
CN109659278A (zh) 多芯片堆叠封装方法及多芯片堆叠封装体
CN108807321A (zh) 封装结构及其制作方法
CN109256374B (zh) 电子封装件暨基板结构及其制法
TWI594349B (zh) 半導體封裝載板及其製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160805

Address after: Second Singapore Industrial Park Ang Mo Kio building 22

Applicant after: UTAC HEADQUARTERS PTE. LTD.

Address before: Fifth Avenue, Singapore, North cage Gang No. 5

Applicant before: Internat United Science And Te.

GR01 Patent grant
GR01 Patent grant