CN1041365C - 变容二极管的制作方法 - Google Patents

变容二极管的制作方法 Download PDF

Info

Publication number
CN1041365C
CN1041365C CN94118714A CN94118714A CN1041365C CN 1041365 C CN1041365 C CN 1041365C CN 94118714 A CN94118714 A CN 94118714A CN 94118714 A CN94118714 A CN 94118714A CN 1041365 C CN1041365 C CN 1041365C
Authority
CN
China
Prior art keywords
varactor
electrode
active area
bipolar
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN94118714A
Other languages
English (en)
Other versions
CN1108817A (zh
Inventor
伊尔凡·拉西姆
王伯元
朱利奥·科斯塔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of CN1108817A publication Critical patent/CN1108817A/zh
Application granted granted Critical
Publication of CN1041365C publication Critical patent/CN1041365C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/009—Bi-MOS

Abstract

用BICMOS工艺制作了一种变容管(10、115、122)。通过用N型掺杂剂对外延层(22)进行掺杂形成变容管区(13)的N阱(28)。通过用N型掺杂剂对N阱(28)进一步掺杂形成阴极区(55、132)。将外延层(22)上的多晶硅层(62、86)图形化以形成阴极电极(91、114)。用N型掺杂剂掺杂阴极电极(91、114)。将邻近于阴极区(55、132)的区域掺杂成轻掺杂区(103、117)。用P型掺杂剂掺杂轻掺杂区(103、117)以形成阳极区(109、119)。

Description

变容二极管的制作方法
本发明一般来说涉及到变容二极管，更确切地说是集成变容二极管及制造集成变容二极管的方法。
半导体电容器可有多种应用，包括用于运算放大器频率补尝、模似—数字信号转换、逻辑输出电压上升与下降时间调制等等。采用单片集成电路制造工艺来制造半导体电容器在半导体技术领域中是众所周知的。一类特别有用的半导体电容器是电压可变电容器，更常见地称之为变容二极管。变容二极管用在诸如振荡器的电子调谐、电子信号的混频或谐波发生之类的许多应用中。由于用高性能的集成电路工艺来制造具有低串联电阻、在给定的电压改变时有所需的电容改变、并具有低的直流漏电流的变容管过程中存在的困难，这些器件常常是制作在半导体衬底每边带有电接触的分立元件。
因此，这样一种制造变容二极管的方法是很有助益的，这种方法要能容易地结合到高性能的集成电路工艺中并可提供低串联电阻和给定电压变化下所需的电容变化。
图1-10是根据本发明实施例的工艺流程中变容二极管BIC-MOS半导体结构的隔离组件部分的高倍放大剖面图；
图11-20是根据本发明第一实施例的工艺流程中变容二极管BICMOS半导体结构的高倍放大剖面图；
图21和22是根据本发明的实施例的变容二极管BICMOS半导体结构的高倍放大剖面图；
图23是根据本发明第二实施例的变容二极容的高倍放大剖面图；以及
图24是根据本发明第二实施例的变容二极管的高倍放大剖面图。
图1-10是工艺中变容二极管BICMOS半导体结构10的隔离组件部分的高倍放大剖面图，其中图1、3、5、7和9表示半导体结构10中的MOS区域12，图2、4、6、8和10分别表示半导体结构10的变容管区和双极区13和14。图1-10中的各部分表示半导体结构10的隔离组件。虽然此处示出了特定的材料、导电类型、厚度和其它参数，但应理解这并不意味着某种限制而仅仅是用来说明本发明的最佳实施例。还应了解用于这些图中的相同的参考号表示相同的元件。
一开始先提供一个由<100>晶向的硅单晶构成的半导体衬底16。衬底16为P型，其电阻率大约为6-8ΩCM。在衬底16上制作一个屏蔽氧化物层(未示出)。此屏蔽氧化物层用热氧化法生长，其厚度大约为200A°。用它来保护衬底16的表面不受沾污。
用把砷或另一种N型掺杂剂注入到衬底16中的方法，在衬底16中形成一个N+埋层18。N型掺杂剂分别注入到变容管区和双极区13和14的整个区域以及一部分要制作P沟道MOS晶体管的MOS区12中。N+埋层一经形成，就进行退火以获得所需的杂质分布。如此处所公开的，N+埋层18表面掺杂浓度大约为1019原子/cm3。
与N+埋层18退火的同时，在屏蔽氧化层(未示出)上生长出额外的氧化物。屏蔽氧化物层的厚度在N+埋层18上大约变为3000-4000A°。屏蔽氧化物层在衬底16带有N+埋层的部分比不带N+埋层的部分生长得更快。更确切地说，屏蔽氧化物层在要制作P沟道MOS晶体管的MOS区12上比在要制作N沟道MOS晶体管的MOS区12上生长得更快。因此，排列在不包括N+埋层18的MOS区12上的屏蔽氧化物层部分的厚度为500-600A°。
P+埋层20形成在未形成N+埋层18的那部分MOS区12中，即要制作N沟道MOS晶体管的那部分MOS区12中。P+埋层20用将硼或另一种P型掺杂剂注入到衬底16中的方法来制作。在制作P+埋层20之后，进行退火。如此处所示，P+埋层20的表面掺杂浓度大约为1017-1018原子/cm3。
埋层18和20形成之后，将整个屏蔽氧化物层清除以暴露生衬底16，其中衬底16包括埋层18和20。屏蔽氧化物层可用诸如氢氟酸之类的湿法腐蚀剂来清除。屏蔽氧化物层一经完全清除并将衬底16暴露出来，在补底16上就制作一个诸如具有主表面17的外延层22之类的半导体材料。外延层22用本领域熟知的方法来制作。外延层22用P型杂质材料轻掺杂，掺杂浓底大约为1015-1018原子/cm3并可原位掺杂。外延层22的厚度大约为1.6μm。
在外延层22上制作一个阱氧化物层24。此阱氧化物层24的厚度大约为500A°，可由热氧化生长或沉积而成。然后在阱氧化物层24上沉积一个阱氮化物层26，其厚度大约为1400A°。如图所示，外延层22、阱氧化物层24以及阱氮化物层26共形地制作在MOS区12、变容管区13和双极区14的整个表面上。
现具体参照图3和4，将沉积在N+埋层18上的阱氮化物层26(见图1和2)清除掉，最好用反应离子刻蚀法(RIE)来进行。此时，阱氮化物层26仍排列在P+埋层20之上。将磷或另一种N型杂质注入到N+埋层之上的那部分外延层22中，以形成N阱28。接着，将N阱退火。与N阱28退火的同时，排列在N阱28上方的那部分阱氧化物层24(见图1)被进一步热氧化到厚度大约为3000-4000A°。
氧化及退火步骤之后，清除P+埋层20上方剩下的那部分阱氮化物层26。采用了一种选择性腐蚀方法，即对阱氮化物层26腐蚀而不显著地腐蚀排列在其下面的阱氧化物层24。这部分阱氮化物层26一经清除，就将硼或另一种P型掺杂剂注入到P+埋层20上方的外延层22中，以便在P+埋层20的上方形成P型阱30。N阱28上方的阱氧化物层24已被增大了的厚度足以防止P型掺杂剂明显地进入N阱28。P型掺杂剂注入之后，对P阱30进行退火。在P阱30退火之后，将阱氧化物层24从形成了N阱28和P阱30的外延层22表面上完全地清除掉。
清除阱氧化物层24之后，在外延层22表面上形成了一个基底氧化物层32，其厚度大约为150A，可用对外延层22进行热氧化的方法来制作。在基底氧化物层32上形成一多晶硅层34。多晶硅层34是沉积而成的，其厚度大约为500A°。在多晶硅层34上沉积氮化物层36，其厚度约为1500A°。在氮化物层36上形成一个氧化物层38，其厚度约为2600A°，可用诸如四乙基正硅酸酯(TEOS)分解淀积之类本领域熟知的工艺来制作。
通过N+埋层18，分别在变容管区和双极区13、14中形成隔离槽40。其制作方法最好是对光刻胶层(未示出)进行图形化，使要形成槽40的区域上方开出窗口。用例如RIE法腐蚀光刻胶窗口下面的氧化物层38和氮化物层36。接着进行RIE腐蚀，穿过多晶硅层34、基底氧化物层32、外延层22以进入N+埋层18之下的衬底16。
现参照图5和图6，清除氧化物层38并清洗槽40的表面。在槽40中形成槽衬氧化物42。虽然槽衬氧化物42只示于槽40中，但应了解槽衬氧化物42原本是形成为共形层的。一开始，槽衬氧化物的厚度约为400A°。槽衬氧化物层42一经形成，就制作沟道停止层44。如图所示，沟道停止层44是用将硼或另一种P型掺杂剂注入到槽40之下的衬底中的方法来形成的，即进行沟道停止注入。在沟道停止注入之后，在槽衬氧化物42上形成了额外的氧化物，使其厚度变为约2600A°。应该知道，这一额外氧化物除形成在槽40中，还共形地形成在MOS区12、变容管区13和双极区14的表面上。
在槽40中形成填槽多晶硅46。虽然未示出，但应知道，填槽多晶硅46也同形地形成在MOS区12、变容管区13和双极区14的表面上。在MOS区12、变容管区13和双极区14的表面上涂敷一层旋涂玻璃(Spin-on-glass)(未示出)。此旋涂玻璃用于整平表面。用RIE法回腐蚀旋涂玻璃和不在槽40中的填槽多晶硅46，直到暴露出共形槽衬氧化物42为止。将槽40中的填槽多晶硅46回蚀掉，以使填槽多晶硅46从槽40的顶部凹进去。填槽多晶硅46一回蚀掉，就最好用RIE法将不在槽40中的那部分槽衬氧化物42清除掉。
现具体参照图7和8，将槽衬氧化物从MOS区12、变容管区13和双极区14的表面上清除掉以暴露出氮化物层36。清除部分氮化物层36以便只保留氮化物部分48。在MOS区12、变容管区13和双极区14表面上，用沉积一个共形氮化物层(未示出)的方法，在氮化物部分48的各端形成氮化物隔离物50。用RIE法对共形氮化物层(未示出)进行各向异性腐蚀以形成氮化物隔离物50。
氮化物隔离物50形成之后，用将P型掺杂剂注入到P阱30中以控制场氧化物区54下方反型的方法来制作场区52。对场区52的注入与P阱30上方的氮化物部分48和氮化物隔离物50自对准。更确切地说，场区52是用向P阱30注入硼或另一种P型掺杂剂的方法来制作的。场区52的掺杂浓度约为1017原子/cm3。多晶硅层34的暴露部分(不在氮化物部分48以下的部分)和填槽多晶硅46被氧化以形成场氧化物区54。场氧化物区54的厚度约为6000-7000A°。应该了解在场氧化物区54形成过程中，场区52已被退火。
场氧化物区54形成之后，清除氮化物部分48和氮化物隔离物50。氮化物部分48和氮化物隔离物50一经清除，就完成了图9和10所述的隔离组件结构。虽然此处描述了一种具体的隔离组件10，但应了解本发明可应用于许多不同的隔离组件。
图9和10所述的隔离组件制成后，就开始变容管、双极和MOS器件的实际制作。图11-22是根据本发明在器件工艺中变容二极管-BICMOS半导体结构10的高倍放大剖面图。图11、13、15、17和19表示结构10的MOS区12，而图12、14、16、18和20分别表示变容管区和双极区13和14。
现具体参照图11和12，分别在变容管区13和双极区14中形成阴极区55和收集区56。用向变容管区13和双极区14的N阱28注入掺杂剂的方法来形成区55和56。阴极区55和收集区56是N+型，掺杂浓度在1018-1019原子/cm3范围内。对于区55和56来说，最好要有很高的掺杂浓度。本领域的熟练技术人员知道，应尽量减小由注入引起的缺陷问题。虽然此处分别地示出和描述了单独注入的阴极和收集区55和56，但应理解变容管区13的N阱28和双极区14的N阱28可以同时或相继地制作。而且区55和56可以穿过N阱28延伸到N+埋层18。
在半导体结构10的整个表面上形成一个栅氧化物层58。作为例子，栅氧化物层58的厚度约为100A°，由热氧化法生长，当然也可用本技术领域熟知的其它方法来沉积。在栅氧化物层58上形成一个栅保护多晶硅层60(示为多晶硅层62的一部分)，其厚度约为500A°，用来在后续工序中保护栅氧化物层58。
对MOS区12的N阱28和P阱30进行阈值和穿通注入。将磷之类的N型掺杂剂注入列P阱30中，而硼之类的P型掺杂剂注入到N阱28中。对MOS区12的各阱28和30而言，无论单注入或多注入均可进行。这些注入是用来控制器件的阈值并防止穿通的。
阈值和穿通注入之后，用本技术领域熟知的方法从MOS区12和变容管区13选择性地清除栅氧化物层58和多晶硅层60。更确切地说是清除阱28和30要用第一电极多晶硅62进行接触处的那部分栅氧化物层58。从上述双极区14中的N阱28之上全部清除栅氧化物层58和多晶硅层60。
在整个半导体结构10上，共形地形成一个第一电极多晶硅层62。第一电极多晶硅层62用本技术领域熟知的方法形成，其厚度约为2000A°。在沉积时第一电极多晶硅层62是不掺杂的。在第一电极多晶硅层62沉积之后，在半导体结构10的整个表面上制作一个屏蔽氧化物层64。屏蔽氧化物层64由热氧化法生长，其厚度约为100A°。
在双极区14的N阱28中形成一个有源基区66。将诸如硼或二氟化硼之类的P型掺杂剂注入到第一电极多晶硅层62的一部分中。然后将半导体结构10退火以便将掺杂剂从第一电极多晶硅层62部分驱赶到双极区14的N阱28中，从而形成有源基区66。有源基区66当然是P型的，其峰值掺杂浓度约为1019原子/cm3。在形成有源基区66之后，在半导体结构10的表面上形成一个氮化物层68和一个多晶硅层70。如图11和12所示，氮化物层68和多晶硅层70都是共形地形成的。还应了解，为所需的目的可以在多晶硅层70上形成额外的层。
现具体参照图13和14，对屏蔽氧化物层64、氮化物层68和多晶硅层70进行图形化并腐蚀，以使它们只排列在双极区14中远离收集区56的N阱28的上方。通过屏蔽氧化物层64、氮化物层68和多晶硅层70的保留部分，制作一个开口72。此开口以后将用来确定发射区。屏蔽氧化物层64、氮化物层68和多晶硅层70的保留部分以后将用来确定双极器件的基极电极。
氮化物隔离物74形成在屏蔽氧化物层64、氮化物层68和多晶硅层70的保留部分各端部以及开口72中。通过在半导体结构10上沉积一个共形氮化物层(未示出)，然后对共形氮化物层进行反应离子刻蚀以形成隔离物74来制作氮化物隔离物74。开口72中的隔离物74之间的距离可能小于用熟知的光刻方法轻易可获得的数值。此距离最好约为0.4μm。在半导体结构10的MOS区12、变容管区13和双极区14的所有暴露出的多晶硅上形成一个透镜氧化物(lensoxide)层76。这包括在第一电极多晶硅层62的暴露部分上形成，以及在多晶硅层70的暴露部分上形成。一部分透镜氧化物层76排列在隔离物74之间的开口72中。透镜氧化物层76由热氧化生长，其厚度约为600A°。
现具体参照图15和16，将氮化物隔离物74清除掉，使排列于其下的那部分第一电极多晶硅层62暴露出来。然后腐蚀掉第一电极多晶硅层62的这些暴露部分，以形成槽78，在那里原先排列有氮化物隔离物74。不在开口72之内的那些槽78延伸到场氧化物区54，而窗口72之中的槽78可延伸到有源基区66的硅中。槽78形成之后，在MOS区12、变容管区13和双极区14的表面上形成一个屏蔽氧化物层(未示出)。
屏蔽氧化物层形成之后，在窗口72中的槽78的下面形成连接基区80。连接基区80用通过窗口72中排列的槽78注入诸如硼或二氟化硼之类的P型掺杂剂的方法来制作。连接基区80用来将有源基区66连接到非本征基区接触82。连接基区80的掺杂浓度约为1018原子/cm3。虽然此处连接基区80是注入形成的，但应了解也可用本技术领域的其它熟知方法来形成。
连接基区80形成之后，在槽78中形成氧化物隔离物84。氧化物隔离物84是用在屏蔽氧化物层上形成一个氧化物层(未示出)并腐蚀整个氧化物层、屏蔽氧化物层和透镜氧化物层76的方法来制作的。氧化物隔离物84未被腐蚀掉。应当了解，使氧化物致密的致密化退火可在从氧化物层、屏蔽氧化物层和透镜氧化物层76上腐蚀氧化隔离物84之前进行。
现具体参照图17和18，在MOS区12、变容管区13和双极区14上，共形地形成一个第二电极多晶硅层86。在沉积第二电极多晶硅层86时除了保留有屏蔽氧化物层64、氮化物层68和多晶硅层70部分的地方外，第二电极多晶硅层86是直接形成在第一电极多晶硅层62上的。第二电极多晶硅层86在沉积时最好是不掺杂的，其厚度约为1200A°。
第二电极多晶硅层86沉积之后，第二电极多晶硅层86和第一电极多晶硅层62被图形化和腐蚀。在MOS区12中形成栅电极88和掩埋接触电极90。在变容管区13中形成阴极电极91。在双极区14上形成发射极电极92和收集极电极94。栅电极88、掩埋接触电极90、阴极电极91、发射极电极92和收集极电极94都包含第一电极多晶硅层62部分和第二电极多晶硅层86部分。另外，分别腐蚀第一和第二电极多晶硅层62和86，就同时清除掉多晶硅层70的剩余部分并将氮化物层68的保留部分暴露出来。
在分别对第一和第二电极多晶硅层62和86进行图形化和腐蚀之后，在MOS区12、变容管区13和双极区14的暴露的那部分硅上，形成一个保护氧化物层98。虽然此处的保护氧化物层98是热氧化生长的，但应了解也可以通过沉积得到。保护氧化物层98的厚度约为100A°。
对阴极电极91、发射极电极92和收集极电极94进行掺杂。电极91、92和94的掺杂可在保护氧化物层98形成之前或之后进行。砷或一种相似的N型掺杂剂被注入到电极91、92和94中以获得约为1020原子/cm2的掺杂浓度。对电极91、92和94进行注入之后，清除留下的氮化物层68的暴露部分，只保留排列在发射极电极92横向延伸部分下面的氮化物部分100和邻近的氧化物隔离物84。
现具体参照图19和20，用将掺杂剂注入到MOS区12的N阱28和P阱30中的方法来形成轻掺杂的漏区102。同时用将掺杂剂注入到阴极区55之间的变容管区13的N阱中的方法来形成轻掺杂区103。用注入磷之类的N型掺杂剂的方法来在P阱30中形成轻掺杂的漏区102。用注入硼之类的P型掺杂剂的方法来在MOS区12的N阱28中形成轻掺杂的漏区102。注入是自对准到栅电极88的。用将N型掺杂剂注入到变容管区13的N阱中的方法，轻掺杂区103也自对准到栅电极91。轻掺杂区102和103的表面掺杂浓度约为1018原子/cm3。
在轻掺杂区102和103形成的同时，栅电极88和掩埋接触电极90也被掺杂。排列在P阱30上方的栅电极88和掩埋接触电极90部分被N型掺杂剂掺杂，而排列在N阱28上方的栅电极88和掩埋接触电极90部分被P型掺杂剂掺杂。
在MOS区12、变容管区13和双极区14中形成氮化物隔离物104。在MOS区12中，氮化物隔离物104靠近各栅电极88的侧边以及掩埋接触电极90的侧边。在变容管区13中，氮化物隔离物104靠近收集极电极94和那些不排列在窗口72中的氧化物隔离物84的侧边。氮化物隔离物104还靠近发射极电极92的侧边。靠近发射极电极92的那些氮化物隔离物与氮化物部分100相连。用在MOS区12、变容管区13和双极区14的表面上形成一个共形氮化物层(未示出)的方法来形成氮化物隔离物104。然后将不需要的那部分共形氮化物层腐蚀掉以形成氮化物隔离物104。虽然此处的隔离物104包含氮化物，但应了解，其它介电材料也可替代。
图21和22是根据本发明的半导体结构10的MOS区12，而图22代表变容管区13和双极区14。源和漏区108被注入到MOS区12的N阱28和P阱30中。N阱28中的源和漏区108用注入硼之类的P型掺杂剂来形成。而P阱30中的源和漏区用注入砷之类的N型掺杂剂来形成。
在与形成源和漏区108的同时，用P型杂质材料注入轻掺杂区103以形成阳极区109。源和漏区108以及阳极区109的表面掺杂浓度最好至少为1020原子/cm3。在形成阳极区109的过程中，额外的P型掺杂剂(硼)可能被注入到非本征基极电极82中。这一注入可增强非本征基区的性能。在形成源和漏区108的过程中，栅电极88和掩埋接触电极90被进一步掺杂。
形成源和漏区108以及阳极区109之后，将半导体结构10退火。最好使用快速热退火。在退火过程中，源和漏区108以及阳极区109发生适度的扩散。而且，发射区110从连接基区80之间的发射极电极92处扩散。同时，在这一退火过程中，额外的掺杂剂从非本征基区电极82扩散到有源基区66中。退火之后，将保护氧化物层98从半导体结构10的MOS区12和双极区14的表面清除掉。
氧化物层98一经清除，在半导体结构10的暴露电极上形成一层硅化物112。虽然实际上可形成任一种硅化物，但此处使用的是二硅化钛。用在MOS区12、变容管区13和双极区14上沉积一层钛的方法来形成二硅化钛112。然后将半导体结构10退火以使沉积的钛同暴露的硅进行反应生成二硅化钛。退火之后，腐蚀掉沉积钛的非硅化物部分，再第二次将半导体结构10退火。如所示，二硅化钛112形成在MOS区12的栅电极88、掩埋接触电极90和源及漏区108上。二硅化钛还分别形成在变容管区13的阴极和阳极区91和109中。此外，二硅化钛还形成在双极区14的非本征基极电极82、发射极电极92和收集极电极94上。
硅化物112形成之后，在半导体结构10上可形成一个诸如氧化层的层间电介质，并在其上形成一个多层金属化图形。
此处所示的制作带有变容二极管、MOS和双极器件的半导体结构的方法采用了分散的多晶硅电极，其中至少从二个分别沉积的多晶硅层制作了栅电极88、掩埋电极90、发射极电极92、收集极电极94和阴极电极91。这就为极高性能的变容二极管-BICMOS工艺创造了条件，在这一工艺中，高性能的变容二极管器件同双极器件和先进的CMOS器件组合在一起。
从此处描述的变容二极管-BICMOS流程中可容易地分出一个纯变容二极管流程。图23是根据本发明一个实施例而制作的变容二级管115的剖面图。在图23所示变容管中，在衬底16中形成了一个N+埋层，并在衬底16上形成了一个诸如带主表面17的外延层22之类的半导体材料，如参照图1和2所描述的那样。在外延层22上形成了一个屏蔽氧化物111。屏蔽氧化物111的厚度约为100A°，是热氧化生长而成的。应当了解，屏蔽氧化物111的形成方法不是本发明的一个限制而是可以用本技术领域的熟知方法来沉积。还应明白，屏蔽氧化物层111相似于前述的栅氧化物层58。而且如参照图1和2所描述的那样，将磷或另一种N型掺杂剂注入到外延层22中以形成N阱28。
用向N阱28注入掺杂剂的方法来形成掺杂的阴极区132。阴极区132为N+型，其掺杂浓度在大约1018到大约1019原子/cm3的范围内。阴极区132虽然未示出但也穿过外延层22进入N+埋层18。阴极区132最好从主表面17延伸入外延层22一个第一距离的深度。形成阴极区132之后，也可以进行一次退火。
阴极区132退火之后，用本领域的熟练技术人员熟知的技术将阴极区132上方的那部分屏蔽氧化物层111清除掉。与参照图11和12所描述的第一电极多晶硅层62的沉积相类似，在变容二极管115上共形地形成一个不掺杂的电极多晶硅层(未示出)。其方法是本领域普通技术人员熟知的，此层的厚度约为3000A°。
在相似于图17和18中形成阴极电极91的步骤中，将电极多晶硅层图形化并进行腐蚀，以形成阴极电极或导体114。阴极电极114也称为阴极导体。在变容二极管115的暴露的硅部分上形成一个保护氧化物层(未示出)。作为例子，保护氧化物层是热氧化生长的，其厚度约为100A°。
下一步是对阴极电极进行掺杂。将砷或一种类似的N型掺杂剂注入到阴极电极114中，以获得约为1020原子/cm3的掺杂浓度。阴极电极114的掺杂可在保护氧化物层形成之前或之后进行。
用将诸如磷之类的N型掺杂剂注入到N阱28中的方法，轻掺杂区117被自对准到栅极区114。轻掺杂区117最好从主表面17延伸入外延层22一个第二距离的深度。与参照图19和20所描述的轻掺杂区102和103类似，此轻掺杂区117的表面掺杂浓度约为1018原子/cm3。应当明白，“轻掺杂”是相对于源和漏区108的掺杂浓度来定义的。换言之，指为“轻掺杂”的区域是相对于源和漏区108而言为轻掺杂的。
用在变容二极管115的表面上形成一个共形氮化物层(未示出)的方法，在变容管115上形成氮化物隔离物118。然后腐蚀掉共形氮化物层的不需要部分以形成氮化物隔离物118。相似于图19和20的氮化物隔离物104，此隔离物118不限于氮化物，而可以是任一种合适的介电材料。
通过向轻掺杂区117注入P型杂质材料来形成阳极电极119。注入自对准到间隔区118。阳极电极119也称为阳极导体。形成阳极电极的P型杂质材料最好从主表面17延伸入外延层22一个第三距离的深度。阳极电极119自对准到隔离物118。在一个实施例中，阴极区132比轻掺杂区117延伸入外延层更深，而轻掺杂区117比阳极电极119延伸入外延层更深。换言之，第一距离大于第二距离，而第二距离大于第三距离。接着对阳极电极119退火。退火之后，清除掉保护氧化物层，并在变容管115的暴露电极上形成一个硅化物121，以形成暴露电极的导体。
虽然轻掺杂区117被示为与阴极区132构成叉指式，但应明白这不是对本发明的限制。换言之，在二个轻掺杂区117之间和同这二个轻掺杂区117隔开处，可有一个阴极区132，围绕阴极区132可有一个环形的轻掺杂区117，等等。
图24示出了根据本发明制作的变容管122的另一个实施例。根据图23的描述，外延层22形成在衬底16上，其中的衬底包括一个N+埋层18。屏蔽氧化物111形成在外延层22上。如前所述，屏蔽氧化物层111的厚度约100A°，是热氧化生长的并相似于栅氧化物层58。磷或另一种N型掺杂剂被注入到外延层22中以形成如参照图1和2所述的N阱28。
用向N阱28注入掺杂剂的方法来形成阴极区128。阴极区为N+型，掺杂浓度在大约1018到大约1020原子/cm3范围内。应当明白，阴极区128可以穿过外延层22到达N+埋层18之内。阴极区128最好从主表面17延伸入外延层22一个第一距离的深度。然后将阴极区128退火。
阴极区128退火之后，清除一部分屏蔽氧化物层111，其中的这部分屏蔽氧化物层111是在同阴极区128上方那部分表面17横向隔开的那部分表面17之上。用本领域中普通技术人员熟知的技术来清除这部分屏蔽氧化物层111。在变容管122上共形地形成一个不掺杂的电极多晶硅层(未示出)。用本技术领域中熟知的方法来形成电极多晶硅层，其厚度约为3000A°。
将不掺杂的电极多晶硅层图形化，并进行腐蚀以形成阳极电极127。用N型掺杂剂对阳极电极127进行选择性注入并退火以使杂质材料外扩散，从而形成掺杂区123。掺杂区123延伸入N阱28一个第二距离的深度。
用在变容二极管122的表面上形成一个共形的氮化物层(未示出)的方法来制作氮化物隔离物129。然后腐蚀掉共形氮化物层不需要的部分以形成氮化物隔离物129。和图19和20的氮化物隔离物104一样，隔离物129不限于氧化物，而可以是任何一种合适的介电材料。
将P型杂质材料选择性地注入到阳极电极127。用N型杂质材料对阴极区128进行掺杂以形成阴极电极130。变容二极管122被热退火以使杂质材料外扩散，从而形成阳极电极127的外扩散部分124。掺杂区123在N阱28中延伸一个第二距离的深度，而外扩散区124在N阱28中延伸一个第三距离的深度。
在变容二极管122的暴露电极上形成硅化物131。
显然，这就提供了根据本发明的一种制造带有变容管、MOS和双极器件的半导体结构的方法。尽管已描述了本发明的具体实施例，但对本领域熟练技术人员来说，可以对此做出进一步的修改和改进。因此希望读者理解，本发明不限于已指出的特定形式，所附权利要求书将覆盖所有不超越本发明构思和范围的改型。例如，第一距离可小于第二距离，或者第一和第二距离可以大体相等。

Claims (3)

1.一种制造带有MOS、双极和变容管器件的半导体结构的方法，其特征在于包括下列步骤：
提供一个带有MOS、双极和变容管有源区的隔离结构，每一有源区包括一个掺杂的阱；
在双极有源区形成一个第一掺杂区，在变容管有源区形成一个第二掺杂区；
在MOS、双极和变容管有源区上方形成一第一半导体层；
在双极有源区掺杂阱中形成一个有源基区；
在双极和变容管有源区上方的那部分第一半导体层上形成介电层；
在介电层中形成一个窗口，窗口延伸到第一半导体层；
在MOS、双极和变容管有源区上方形成一第二半导体层；
在MOS有源区中形成一个栅电极，在双极有源区中形成发射极和收集极电极，以及在变容管有源区上形成一个第一变容管电极，其中的栅极、发射极、收集极和第一变容管的电极由第一和第二半导体层形成，而发射极电极延伸到窗口之中；
对发射极、收集极和第一变容管电极进行掺杂；
在MOS有源区中形成自对准区和漏区，并在变容管有源区中形成自对准变容管掺杂区；
在变容管有源器件区上形成一个第二变容管电极；以及
从发射极电极通过窗口将一个发射极区扩散到双极有源区掺杂阱中。
2.权利要求1所述的制造带有MOS、双极和变容管器件的半导体结构的方法，还包括在栅极、发射极、收集极和第一电极上，以及在源、漏和自对准的变容管掺杂区中形成硅化物的步骤。
3.权利要求1所述的制造带有MOS、双极和变容管器件的半导体结构的方法，其中的双极和变容管有源区包括一个埋层，而双极有源区中的第一掺杂区和变容管有源区中的第二掺杂区延伸到该埋层。
CN94118714A 1993-11-23 1994-11-21 变容二极管的制作方法 Expired - Fee Related CN1041365C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US155,882 1993-11-23
US08/155,882 US5405790A (en) 1993-11-23 1993-11-23 Method of forming a semiconductor structure having MOS, bipolar, and varactor devices

Publications (2)

Publication Number Publication Date
CN1108817A CN1108817A (zh) 1995-09-20
CN1041365C true CN1041365C (zh) 1998-12-23

Family

ID=22557162

Family Applications (1)

Application Number Title Priority Date Filing Date
CN94118714A Expired - Fee Related CN1041365C (zh) 1993-11-23 1994-11-21 变容二极管的制作方法

Country Status (4)

Country Link
US (1) US5405790A (zh)
EP (1) EP0655777A3 (zh)
JP (1) JPH07193155A (zh)
CN (1) CN1041365C (zh)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3256084B2 (ja) * 1994-05-26 2002-02-12 株式会社半導体エネルギー研究所 半導体集積回路およびその作製方法
JP2790084B2 (ja) * 1995-08-16 1998-08-27 日本電気株式会社 半導体装置の製造方法
US5908310A (en) * 1995-12-27 1999-06-01 International Business Machines Corporation Method to form a buried implanted plate for DRAM trench storage capacitors
KR100206878B1 (ko) * 1995-12-29 1999-07-01 구본준 반도체소자 제조방법
US5963801A (en) * 1996-12-19 1999-10-05 Lsi Logic Corporation Method of forming retrograde well structures and punch-through barriers using low energy implants
US6093591A (en) * 1997-04-08 2000-07-25 Matsushita Electronics Corporation Method of fabricating a semiconductor integrated circuit device
US6271070B2 (en) * 1997-12-25 2001-08-07 Matsushita Electronics Corporation Method of manufacturing semiconductor device
US6268779B1 (en) 1999-03-19 2001-07-31 Telefonaktiebolaget Lm Ericsson (Publ) Integrated oscillators and tuning circuits
US6611044B2 (en) 1998-09-11 2003-08-26 Koninklijke Philips Electronics N.V. Lateral bipolar transistor and method of making same
US6225674B1 (en) 1999-04-02 2001-05-01 Motorola, Inc. Semiconductor structure and method of manufacture
TW478095B (en) * 1999-12-09 2002-03-01 United Microelectronics Corp Manufacture method of isolation trench for bipolar complementary transistor
US20030058022A1 (en) * 1999-12-14 2003-03-27 Rajendran Nair Device and method for controlling voltage variation
US6828638B2 (en) 1999-12-22 2004-12-07 Intel Corporation Decoupling capacitors for thin gate oxides
KR100362834B1 (ko) * 2000-05-02 2002-11-29 삼성전자 주식회사 반도체 장치의 산화막 형성 방법 및 이에 의하여 제조된 반도체 장치
US7053005B2 (en) * 2000-05-02 2006-05-30 Samsung Electronics Co., Ltd. Method of forming a silicon oxide layer in a semiconductor manufacturing process
US6995068B1 (en) 2000-06-09 2006-02-07 Newport Fab, Llc Double-implant high performance varactor and method for manufacturing same
US6521939B1 (en) 2000-09-29 2003-02-18 Chartered Semiconductor Manufacturing Ltd. High performance integrated varactor on silicon
US6600199B2 (en) 2000-12-29 2003-07-29 International Business Machines Corporation Deep trench-buried layer array and integrated device structures for noise isolation and latch up immunity
TW483089B (en) * 2001-02-07 2002-04-11 Macronix Int Co Ltd Method for reducing wire capacitance and its semiconductor structure
FI116428B (fi) * 2001-06-13 2005-11-15 Micro Analog Syst Oy Jänniteohjattu säädettävä kondensaattori, kaksoisepikerrospuolijohdekiekko sekä puolijohdesiru
JP5073136B2 (ja) * 2001-08-24 2012-11-14 ルネサスエレクトロニクス株式会社 半導体装置
US6667539B2 (en) 2001-11-08 2003-12-23 International Business Machines Corporation Method to increase the tuning voltage range of MOS varactors
SE520590C2 (sv) * 2001-11-15 2003-07-29 Ericsson Telefon Ab L M Halvledarprocess och PMOS-varaktor
SE0200137L (sv) * 2002-01-18 2003-07-19 Ericsson Telefon Ab L M Tillverkningsmetod, varaktor samt integrerad krets
US6835977B2 (en) * 2002-03-05 2004-12-28 United Microelectronics Corp. Variable capactor structure
JP2004311858A (ja) * 2003-04-10 2004-11-04 Nec Electronics Corp 半導体集積回路装置
US6825089B1 (en) * 2003-06-04 2004-11-30 Agere Systems Inc. Increased quality factor of a varactor in an integrated circuit via a high conductive region in a well
CN1314133C (zh) * 2003-06-20 2007-05-02 北京大学 双沟道积累型变容管及其制造方法
WO2005041306A1 (en) * 2003-10-24 2005-05-06 Koninklijke Philips Electronics, N.V. Method of fabricating a sige semiconductor structure
US7449389B2 (en) * 2006-10-27 2008-11-11 Infineon Technologies Ag Method for fabricating a semiconductor structure
JP2009111112A (ja) * 2007-10-30 2009-05-21 Seiko Npc Corp 可変容量ダイオード
US20100019351A1 (en) * 2008-07-28 2010-01-28 Albert Ratnakumar Varactors with enhanced tuning ranges
CN102122654B (zh) 2010-01-08 2012-12-05 中芯国际集成电路制造(上海)有限公司 变容管及其制造方法
US9236466B1 (en) 2011-10-07 2016-01-12 Mie Fujitsu Semiconductor Limited Analog circuits having improved insulated gate transistors, and methods therefor
US20150325573A1 (en) 2014-05-08 2015-11-12 Triquint Semiconductor, Inc. Dual stack varactor
US10109623B2 (en) 2014-05-08 2018-10-23 Qorvo Us, Inc. Dual-series varactor EPI
KR102345676B1 (ko) * 2015-09-09 2021-12-31 에스케이하이닉스 주식회사 모스 버렉터 및 이를 포함하는 반도체 집적소자
US11018266B2 (en) * 2018-10-23 2021-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Reduced surface field layer in varactor
FR3098015A1 (fr) * 2019-06-28 2021-01-01 Stmicroelectronics (Crolles 2) Sas Procédé de réalisation d’une diode
FR3098016A1 (fr) 2019-06-28 2021-01-01 Stmicroelectronics (Crolles 2) Sas Procédé de réalisation d’une diode

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5134082A (en) * 1991-06-10 1992-07-28 Motorola, Inc. Method of fabricating a semiconductor structure having MOS and bipolar devices

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3865649A (en) * 1972-10-16 1975-02-11 Harris Intertype Corp Fabrication of MOS devices and complementary bipolar transistor devices in a monolithic substrate
JPS5685848A (en) * 1979-12-15 1981-07-13 Toshiba Corp Manufacture of bipolar integrated circuit
FR2592527B1 (fr) * 1985-12-31 1988-02-05 Thomson Csf Diode a capacite variable, a profil hyperabrupt et structure plane, et son procede de realisation
US4734382A (en) * 1987-02-20 1988-03-29 Fairchild Semiconductor Corporation BiCMOS process having narrow bipolar emitter and implanted aluminum isolation
US5181091A (en) * 1988-04-29 1993-01-19 Dallas Semiconductor Corp. Integrated circuit with improved protection against negative transients
US4939099A (en) * 1988-06-21 1990-07-03 Texas Instruments Incorporated Process for fabricating isolated vertical bipolar and JFET transistors
JPH07112024B2 (ja) * 1988-11-10 1995-11-29 株式会社東芝 半導体装置
US4898839A (en) * 1988-11-15 1990-02-06 Sanyo Electric Co., Ltd. Semiconductor integrated circuit and manufacturing method therefor
US4987459A (en) * 1989-01-19 1991-01-22 Toko, Inc. Variable capacitance diode element having wide capacitance variation range
JP3024143B2 (ja) * 1989-06-19 2000-03-21 ソニー株式会社 半導体装置の製法
US5038184A (en) * 1989-11-30 1991-08-06 Xerox Corporation Thin film varactors
US5173835A (en) * 1991-10-15 1992-12-22 Motorola, Inc. Voltage variable capacitor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5134082A (en) * 1991-06-10 1992-07-28 Motorola, Inc. Method of fabricating a semiconductor structure having MOS and bipolar devices

Also Published As

Publication number Publication date
JPH07193155A (ja) 1995-07-28
EP0655777A2 (en) 1995-05-31
CN1108817A (zh) 1995-09-20
EP0655777A3 (en) 1997-01-08
US5405790A (en) 1995-04-11

Similar Documents

Publication Publication Date Title
CN1041365C (zh) 变容二极管的制作方法
CN1172377C (zh) 具有分级基区的横向晶体管,半导体集成电路及制造方法
US5385852A (en) Method for manufacturing vertical MOS transistors
CN1225797C (zh) 半导体器件及其制备方法
CN1225796C (zh) 双载子晶体管及其制造方法
CN1589499A (zh) 具有多晶硅源极接触结构的沟槽mosfet器件
US6156594A (en) Fabrication of bipolar/CMOS integrated circuits and of a capacitor
CN1276502C (zh) 用场效应管和双极基极多晶硅层制造多晶硅电容器的方法
CN101043053A (zh) 具有改善性能的功率半导体器件和方法
CN1197148C (zh) 异质结bicoms集成电路的制造方法
CN1539169A (zh) 对称沟槽mosfet器件及其制造方法
CN1094654C (zh) 隔离栅半导体器件及其制造方法
KR19980064721A (ko) 유전체 격리 바이폴라 트랜지스터
CN1132238C (zh) 半导体元件及其制造方法
CN1767160A (zh) 半导体装置的制造方法
CN1012774B (zh) 利用cmos工艺制造双极型晶体管
CN1090383C (zh) 半导体器件及其制造方法
US6376883B1 (en) Bipolar transistor and capacitor
CN1977374A (zh) 制造平面隔离物以及相关的双极晶体管及BiCMOS电路装置的方法
CN1155757A (zh) 有稳定双极晶体管和肖特基二极管的半导体器件制造方法
CN1722461A (zh) 半导体装置
CN1122303C (zh) 半导体器件的制造方法
CN1113416C (zh) 具有纵向型和横向型双极晶体管的半导体器件
EP0443253A1 (en) Self-aligned contact technology
CN1204616C (zh) 用sige bicmos集成方案制造多晶－多晶电容器的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee