CN104698741A - 使用设计者意图数据检查晶片和掩模版的方法和系统 - Google Patents

使用设计者意图数据检查晶片和掩模版的方法和系统 Download PDF

Info

Publication number
CN104698741A
CN104698741A CN201510096995.0A CN201510096995A CN104698741A CN 104698741 A CN104698741 A CN 104698741A CN 201510096995 A CN201510096995 A CN 201510096995A CN 104698741 A CN104698741 A CN 104698741A
Authority
CN
China
Prior art keywords
defect
wafer
mask
data
parameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510096995.0A
Other languages
English (en)
Other versions
CN104698741B (zh
Inventor
保罗·弗兰克·马雷拉
沙伦·麦考利
埃利斯·张
威廉·沃尔克
詹姆斯·威利
斯特林·沃森
萨加尔·A·克卡尔
卡尔·赫斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KLA Tencor Technologies Corp
Original Assignee
KLA Tencor Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KLA Tencor Technologies Corp filed Critical KLA Tencor Technologies Corp
Publication of CN104698741A publication Critical patent/CN104698741A/zh
Application granted granted Critical
Publication of CN104698741B publication Critical patent/CN104698741B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/0006—Industrial image inspection using a design-rule based approach
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/7065—Defects, e.g. optical inspection of patterned layer for defects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/82—Auxiliary processes, e.g. cleaning or inspecting
    • G03F1/84—Inspecting
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/0008—Industrial image inspection checking presence/absence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G01N2021/95676—Masks, reticles, shadow masks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Abstract

提供了一种使用设计者意图数据检查晶片和掩模版的方法和系统。一种计算机实现的方法包括基于检查掩模版所产生的检查数据，标识晶片上的干扰缺陷，在检查所述晶片之前，使用所述掩模版在所述晶片上形成图形。另一种计算机实现的方法包括通过结合代表掩模版的数据分析检查晶片所产生的数据来检测晶片上的缺陷，代表掩模版的数据包括标识所述掩模版不同类型部分的标记物。再一种计算机实现的方法包括基于更改了晶片上形成的器件的特性的缺陷，确定用来处理晶片的制造工艺的性能。又一种计算机实现的方法包括基于检查晶片所产生的数据，更改或者模拟集成电路设计的一个或更多个特性。

Description

使用设计者意图数据检查晶片和掩模版的方法和系统
本申请是2004年7月2日递交的申请号为200480025041.0、发明名称为“使用设计者意图数据检查晶片和掩模版的方法和系统”的发明专利申请的分案申请。
发明背景
1.发明领域
本发明一般地涉及使用设计者意图数据来检查晶片和掩模版的方法和系统。某些实施方案涉及基于代表掩模版的数据或者通过检查掩模版所产生的数据来检测晶片上的缺陷的系统和方法。
2.现有技术描述
制造例如逻辑和存储器器件的半导体器件通常包括使用许多半导体制造工艺来处理例如半导体晶片的样品，以便形成半导体器件的各种特征和多个层次。例如，光刻是一种半导体制造工艺，它通常涉及将图形(pattern)转移到设置在半导体晶片上面的抗蚀剂(resist)上。其他半导体制造工艺的例子包括但不限于：化学机械抛光、蚀刻、沉积(deposition)，以及离子注入。可以在半导体晶片上的排列中制造多个半导体器件，然后，将所述多个半导体器件分离为单个半导体器件。
在每一个半导体制造工艺期间，例如微粒污染物和图形缺陷的缺陷可能被引入半导体器件。这种缺陷或者可能在样品表面上随机地找到，或者可能在样品上形成的每一个器件内重复。例如，像制造环境中微粒污染物的意外增加和制造半导体器件时可能使用的工艺化学品中污染物的意外增加这样的事件可能导致随机缺陷。随着时间以及由于单个工艺边际(process marginality)和多个工艺的交互作用，缺陷还可能以系统的方式形成。由单个工艺边际引起的缺陷或由多个工艺之间交互作用引起的缺陷可能导致的缺陷例如由于剂量变化所致的膜厚度变化和横向尺寸变化。这种缺陷又可能导致在样品上形成的半导体器件中的缺陷，例如两个导体结构之间的桥接，从而在所述结构之间形成短路。例如，在掩模版(reticle)或掩模(mask)上发现的缺陷或污染物可能引起在整个样品上形成的每一个半导体器件内重复的缺陷。在光刻工艺期间，掩模版上的污染物或缺陷可以与器件图形一起被转移到抗蚀剂上。
随着先进半导体器件尺寸的持续缩小，在半导体器件中存在缺陷限制了半导体器件的成功制造，或者说成品率(yield)。例如，在光刻期间被光刻的抗蚀剂中再现的掩模版缺陷可能在后续处理中所形成的半导体器件中引起开路或者短路。因为制造半导体器件包括很多复杂的工艺步骤，所以，如果缺陷引起的错误随着时间贯穿整个制造工艺或者操作传播，则缺陷对总成品率的不利影响可能以指数增加。
发明内容
本发明的实施方案涉及一种计算机实现的方法，所述方法包括：基于检查掩模版所产生的检查数据，标识晶片上的干扰缺陷(nuisance defect)。在检查所述晶片之前，使用所述掩模版在所述晶片上形成图形。由于在所述掩模版上被确定为可允许的掩模版缺陷的缺陷，干扰缺陷可能形成在所述晶片上。在一个实施方案中，由于在所述掩模版上被基于设计者意图数据确定为可允许的掩模版缺陷的缺陷，干扰缺陷可能形成在所述晶片上。在又一个实施方案中，如果由于在所述掩模版上被确定为可允许的掩模版缺陷的缺陷，干扰缺陷形成在所述晶片上，则所述方法可以包括分析所述干扰缺陷，以便确定所述可允许的掩模版缺陷是否被正确地分类。在一些实施方案中，如果所述可允许的掩模版缺陷未被正确地分类，则所述方法可以包括确定所述掩模版是否应该被分析、重做或放弃。在另一个实施方案中，所述方法可以包括确定所述干扰缺陷是否将影响将在所述晶片上形成的半导体器件的成品率。
在一些实施方案中，所述方法可以包括将所述干扰缺陷与所述晶片上的实际缺陷(actual defect)分开。这样的实施方案还可以包括处理实际缺陷而非所述干扰缺陷的数据表示。在另外的实施方案中，所述方法可以包括产生所述晶片的二维图(map)。利用一个或更多个不同的标记物(designation)，可以将所述干扰缺陷与所述图中的其他缺陷区分。
在另一个实施方案中，所述方法可以包括将所述检查数据从用来执行掩模版检查的检查系统传送到被配置为执行所述方法的处理机(processor)。在不同的实施方案中，所述方法可以包括将所述检查数据从加工数据库(fab database)传送到被配置为执行所述计算机实现的方法的处理机。在一个这样的实施方案中，传送所述检查数据可以包括发送在所述掩模版上检测到的缺陷的坐标和所述缺陷的图像。在另外的实施方案中，如果所述检查数据包括所述掩模版上缺陷的位置坐标，则所述方法可以包括将所述缺陷的所述位置坐标转换为所述晶片上的一个或更多个干扰缺陷的位置坐标。所述方法可以包括这里所描述的任何方法的任何其他步骤。
另外的实施方案涉及一种计算机实现的方法，所述方法包括：基于检查掩模版所产生的检查数据，标识晶片上其中将形成干扰缺陷的位置。在一个实施方案中，所述方法还可以包括选择一个或更多个晶片检查的参数，以便不检查所述干扰缺陷的位置。在不同的实施方案中，所述方法可以包括选择一个或更多个用于晶片缺陷评估(review)的参数，以便不评估所述干扰缺陷。在另一个实施方案中，所述方法可以包括选择一个或更多个用于晶片缺陷分析的参数，以便不分析所述干扰缺陷。
另一个实施方案涉及计算机实现的方法，所述方法包括：基于与晶片的不同区域相关联的关键程度，标识所述晶片的关键部分。所述方法还包括选择用于检查所述晶片的参数，以便只检查所述晶片的所述关键部分。在一些实施方案中，可以选择所述参数，以便不把所述晶片上的干扰缺陷分类为实际缺陷。在一个实施方案中，可以选择所述参数，以便用不同的参数来检查所述晶片的具有不同关键程度的关键部分。根据另一个实施方案，所述方法可以包括基于所述关键部分的关键程度来设置一个或更多个用于分类所述晶片上的缺陷的参数。
在另一个实施方案中，所述方法可以包括基于缺陷所处关键部分的关键程度，给所述晶片上的所述缺陷分配标记物。在不同的实施方案中，所述方法可以包括基于所述缺陷所处的所述关键部分的关键程度来确定对晶片上的所述缺陷的处理。在一些实施方案中，所述方法可以包括将所述晶片上的缺陷分类为关键缺陷或非关键缺陷，并且基于所述关键缺陷和所述非关键缺陷来分析在所述晶片上执行的工艺。在另一个实施方案中，所述方法可以包括将所述晶片上的缺陷分类为关键缺陷或非关键缺陷，并且将所述关键缺陷与所述非关键缺陷分开地处理。
根据另外的实施方案，所述方法可以包括：如果缺陷具有小于预先确定的阈值(threshold)的横向尺寸，并且如果所述关键部分之一中的其他特征具有大于所述预先确定的阈值的横向尺寸，则丢弃代表所述这一个部分中的所述缺陷的检查数据。在不同的实施方案中，所述方法可以包括：如果所述关键部分之一中的电路元件具有预先确定的冗余量，并且如果所述这一个部分中的缺陷不超过预先确定的密度阈值，则丢弃代表所述这一个部分中的所述缺陷的检查数据。
在一些实施方案中，所述方法可以包括将在掩模版上检测到的缺陷的位置坐标转换为晶片上的一个或更多个缺陷的位置坐标。这种实施方案还可以包括分析在所述掩模版上检测到的所述缺陷的可印性(printability)。在另一个这种实施方案中，所述方法可以包括从晶片检查数据中去除晶片上所述坐标处的检查数据。
在一种实施方案中，所述方法可以包括产生一个或更多个示出所述晶片的所述关键部分的二维图。可以在所述晶片的一个层次上执行所述检查。在一种实施方案中，所述方法可以包括：基于缺陷所处的所述关键部分的关键程度以及代表所述这一个层次之上或之下的至少一个晶片层的数据，标识所述晶片上的所述缺陷的关键程度。在另一种实施方案中，所述方法可以包括产生所述缺陷、所述这一个层次以及所述这一个层次之上或之下的至少一个所述晶片层的三维表示。
又一种实施方案涉及一种计算机实现的方法，所述方法包括：基于与晶片的不同区域相关联的关键程度，确定一个或更多个用于晶片缺陷评估的参数。在一种实施方案中，所述方法可以包括选择所述一个或更多个参数，以便只评估处于所述晶片的关键部分中的缺陷。在一种这样的实施方案中，对于一个或更多个所述关键部分，所述一个或更多个参数可以不同。在另一种实施方案中，所述方法可以包括将关于所述晶片的所述不同区域的所述关键程度的信息发送到被配置为执行所述晶片缺陷评估的工具。
另一种实施方案涉及一种计算机实现的方法，所述方法包括：基于与晶片的不同区域相关联的关键程度，确定一个或更多个用于晶片缺陷分析的参数。在一些实施方案中，所述方法可以包括选择所述一个或更多个参数，以便只分析处于所述晶片的关键部分中的缺陷。在这样的实施方案中，对于一个或更多个所述关键部分，所述一个或更多个参数可以不同。在其他实施方案中，所述方法可以包括将有关所述晶片的所述不同区域的所述关键程度的信息发送到被配置为执行所述晶片缺陷分析的工具。
另外的实施方案涉及一种计算机实现的方法，所述方法包括标识晶片上的坏管芯。在一种实施方案中，标识所述坏管芯可以包括：在用来处理所述晶片的制造工艺完成之后，在所述晶片上执行功能测试。所述坏管芯可能包含一个或更多个具有预先确定的范围以外的功能的电气元件。所述方法还包括：基于检查所述晶片所产生的数据，结合代表所述一个或更多个电气元件的设计的信息，标识所述晶片上缺陷的第一部分和缺陷的第二部分。在一种实施方案中，检查所述晶片所产生的数据可以包括多次检查所述晶片所产生的数据，所述多次检查所述晶片可以在制造工艺期间的不同时间执行。所述缺陷的所述第一部分可能更改由所述一个或更多个电气元件形成的器件(device)的特性，以致所述特性位于预先确定的限制以外。此外，所述方法可以包括基于所述缺陷的所述第一部分来确定所述制造工艺的性能(property)。在一种实施方案中，所述性能可以是所述缺陷的所述第一部分的杀伤率(kill ratio)。在不同的实施方案中，所述性能可以是所述制造工艺的成品率。在一些实施方案中，所述方法可以包括基于所述性能来更改制造工艺的一个或更多个参数。所述方法还可以包括这里所描述的任何方法的任何其他步骤。
又一种实施方案涉及一种计算机实现的方法，所述方法包括基于在制造工艺期间检查晶片所产生的数据来更改集成电路(IC)的设计。检查晶片所产生的所述数据包括关于在所述晶片上检测到的缺陷的信息，并且，所述缺陷的相当的部分包括可能更改所述IC的一个或更多个特性的关键缺陷。例如，所述方法可以包括在关键缺陷和其他非关键缺陷之间进行区分，所述这些缺陷是在基于所述设计的检查期间被检测到的。所述非关键缺陷是将不会显著地更改所述IC的一个或更多个特性的缺陷。
在一种实施方案中，可以使用反馈控制技术来执行更改所述设计。在另一种实施方案中，更改所述设计可以包括更改所述IC的设计，以便减少在所述制造工艺期间形成的所述关键缺陷的数量。在另外的实施方案中，所述方法可以包括标识所述制造工艺的单个工艺，所述单个工艺导致在所述晶片上至少形成所述关键缺陷中的一些。在这样一种实施方案中，所述方法还包括确定所述IC的设计是否对所述关键缺陷的形成有贡献。这样的实施方案还可以包括更改所述IC的设计，以便减少在所述单个工艺期间形成的所述关键缺陷的数量。在另一种实施方案中，所述方法可以包括基于所述关键缺陷来确定所述制造工艺的成品率。这样的实施方案还可以包括更改所述IC的设计，以便提高所述制造工艺的成品率。而另一种实施方案可以包括基于所述数据来更改所述制造工艺。所述方法可以进一步包括这里所描述的任何方法的任何其他步骤。
另外的实施方案涉及储存介质。所述储存介质包括代表IC设计的数据。所述储存介质还包括代表IC制造工艺的数据。此外，所述储存介质包括代表在所述IC制造工艺期间在晶片上检测到缺陷的缺陷数据。所述缺陷数据可以被过滤，以使所述缺陷的相当的(substantial)部分包括可能更改所述IC的一个或更多个特性的关键缺陷。基于代表所述IC设计的数据、代表所述IC制造工艺的数据以及所述缺陷数据，可以使用所述储存介质来更改所述IC设计。在一种实施方案中，所述储存介质还可以包括代表所述关键缺陷和所述IC设计之间的关系的数据。所述储存介质可以被如这里所描述的那样进一步构造。
另一种实施方案涉及一种计算机实现的方法，所述方法包括基于在制造工艺期间检查晶片所产生的数据来模拟IC的一个或更多个特性。在一种实施方案中，所述一个或更多个特性包括但不限于：电压降、定时减慢(timing slowdown)、部分器件故障，以及整个器件故障。所述数据可以包括关于在所述晶片上检测到的缺陷的信息。在一种实施方案中，关于所述缺陷的信息可以包括缺陷位置坐标和三维缺陷轮廓(profile)。所述缺陷的相当的部分包括可能更改所述IC的所述一个或更多个特性的关键缺陷。在一种实施方案中，所述方法还可以包括在所述关键缺陷和其他非关键缺陷之间进行区分，所述这些缺陷是在基于所述设计的检查期间被检测到的。所述非关键缺陷是将不会实质性地更改所述IC的一个或更多个特性的缺陷。所述方法可以进一步包括这里所描述的任何方法的任何其他步骤。
另外的实施方案涉及一种计算机实现的方法，所述方法包括基于检查样品所产生的数据来确定图形在所述样品上的布置(placement)。在一些实施方案中，确定所述图形的所述布置可以包括横向平移所述图形、旋转所述图形、缩放所述图形，或者它们的任意组合。在一种实施方案中，所述样品可以是空白掩模版衬底。在不同的实施方案中，所述样品可以是晶片。在一些实施方案中，确定所述图形的所述布置可以包括选择所述图形的所述布置，以使所述样品上缺陷的相当的部分不与所述图形重叠。在另一种实施方案中，所述方法可以包括基于设计信息来标识所述图形的关键部分。在这样的实施方案中，确定所述图形的布置可以包括确定所述图形的所述关键部分相对于所述样品上缺陷的位置的布置。在又一种实施方案中，确定所述图形的布置可以包括选择所述图形的所述布置，以使所述样品上缺陷的相当的部分不与所述图形的关键部分重叠。在不同的实施方案中，确定所述图形的布置可以包括选择所述图形的所述布置，以使所述样品上的缺陷和所述图形的关键部分之间的重叠量低于预先确定的阈值。
在另一种实施方案中，如果所述样品是掩模版，则所述方法可以包括确定所述掩模版上的缺陷和所述图形的关键部分之间的重叠量。这样的实施方案还可以包括估计在用所述掩模版曝光的晶片上将产生的关键缺陷的数量。在又一种实施方案中，如果所述样品是掩模版，则所述方法可以包括基于所述图形相对于坐标系统的所述布置来确定所述掩模版与曝光工具或晶片对准。所述方法可以进一步包括这里所描述的任何方法的任何其他步骤。
另一种实施方案涉及计算机实现的方法，所述方法包括确定在掩模版上检测到的缺陷的设计重要性。所述设计重要性可以是对所述缺陷如何影响所述掩模版设计的度量。所述方法还可以包括确定所述缺陷的光刻重要性。所述光刻重要性可以是对所述缺陷如何影响通过使用所述掩模版的光刻工艺被图形化(patterned)的晶片的度量。此外，所述方法可以包括基于所述设计重要性和所述光刻重要性来确定所述缺陷的总体重要性。所述总体重要性被从由如下内容组成的组中选择：光刻和设计上重要、仅仅光刻上重要、仅仅设计上重要，以及不重要。
在一种实施方案中，所述方法可以包括确定所述掩模版上不同区域的设计重要性。在这样的实施方案中，确定缺陷的设计重要性可以基于所述缺陷在所述掩模版上所处的区域的设计重要性。在另一种实施方案中，确定所述设计重要性可以包括将代表所述缺陷的数据与阈值进行比较，并且，如果所述数据大于所述阈值，则确定所述缺陷具有设计重要性。在一些实施方案中，所述阈值可以依据所述缺陷在所述掩模版上的位置来变化。
在一种实施方案中，所述方法可以包括确定所述掩模版上不同区域的光刻重要性。在一种这样的实施方案中，确定缺陷的光刻重要性可以基于所述缺陷在所述掩模版上所处的区域的光刻重要性。在另外的实施方案中，确定缺陷的光刻重要性可以包括将代表所述缺陷的数据与阈值进行比较，并且，如果所述数据大于所述阈值，则确定所述缺陷具有光刻重要性。在一些实施方案中，所述阈值可以依据所述缺陷在所述掩模版上的位置来变化。
在另一种实施方案中，所述方法可以包括确定所述掩模版上不同区域的总体重要性。在一种这样的实施方案中，所述方法可以包括基于所述不同区域的总体重要性确定用来制造所述掩模版的所述不同区域的工艺的一个或更多个参数。在不同实施方案中，所述方法可以包括基于所述不同区域的所述总体重要性，更改用来制造所述掩模版的所述不同区域的工艺的一个或更多个参数。在又一种这样的实施方案中，所述方法可以包括基于所述不同区域的所述总体重要性，更改用于修理(repair)所述掩模版的工艺的一个或更多个参数。以这种方式，用于制造、检查或者修理掩模版的工艺在所述不同区域之一中可能具有一个或更多个参数，所述一个或更多个参数与所述工艺在所述不同区域的另一个中的所述一个或更多个参数不同。
在一些实施方案中，所述方法可以包括基于所述缺陷的总体重要性确定用来修理所述缺陷的工艺的一个或更多个参数。用来修理所述掩模版上不同缺陷的所述一个或更多个参数可以不同。在另一种实施方案中，所述方法可以包括基于所述缺陷的总体重要性来确定对所述掩模版的处理。所述处理可以包括报废所述掩模版、修理所述掩模版，或者清洁所述掩模版。
在另外的实施方案中，所述方法可以包括产生所述缺陷的可视化表示。所述可视化表示可以包括分配给所述缺陷的一个或更多个标记物，所述标记物指示所述缺陷的总体重要性。在不同的实施方案中，所述方法可以包括产生所述掩模版上的单个区域的可视化表示。这样的可视化表示可以包括分配给所述单个区域的标记物，所述标记物指示所述单个区域的总体重要性。所述方法可以进一步包括这里所描述的任何方法的任何其他步骤。
进一步的实施方案涉及载体介质(carrier medium)，所述载体介质包括可在计算机系统上执行，以便执行这里所描述的计算机实现的方法中的任何一个的程序指令。另外的实施方案涉及配置为执行这里所描述的计算机实现的方法中的任何一个的系统。例如，所述系统可以包括配置为执行用于执行这里所描述的计算机实现的方法中的一个或更多个的程序指令的处理机。在一种实施方案中，所述系统可以是单独的系统。在另一种实施方案中，所述系统可以是检查系统的一部分，或者被耦合到所述检查系统。在不同的实施方案中，所述系统可以是缺陷评估系统的一部分，或者被耦合到所述缺陷评估系统。在又一种实施方案中，所述系统可以耦合到加工数据库。例如，所述系统可以通过例如电线、电缆、无线传输路径和/或网络的传输介质耦合到检查系统、评估系统或者加工数据库。所述传输介质可以包括“有线”和“无线”部分。
本申请还提供一种计算机实现的方法，所述方法包括：基于检查掩模版所产生的检查数据，标识晶片上的干扰缺陷，其中，在检查所述晶片之前，使用所述掩模版在所述晶片上形成图形。
其中，由于在所述掩模版上被确定为可允许掩模版缺陷的缺陷，而在所述晶片上形成所述干扰缺陷。
其中，由于在所述掩模版上的被基于设计者意图数据确定为可允许掩模版缺陷的缺陷，而在所述晶片上形成了所述干扰缺陷。
其中，所述方法还包括将所述干扰缺陷与所述晶片上的实际缺陷分开，并处理代表所述实际缺陷的数据。
其中，所述方法还包括将所述检查数据从用来执行对所述掩模版的所述检查的检查系统传送到被配置为执行所述方法的处理机。
其中，所述方法还包括将所述检查数据从加工数据库传送到被配置为执行所述方法的处理机。
其中，所述传送操作包括发送在所述掩模版上检测到的缺陷的坐标以及所述缺陷的图像。
其中，所述检查数据包括所述掩模版上缺陷的位置坐标，所述方法还包括将所述坐标转换为所述晶片上的一个或更多个干扰缺陷的位置坐标。
其中，所述方法还包括确定所述干扰缺陷是否将影响半导体器件的成品率，其中，所述半导体器件将形成在所述晶片上。
其中，作为所述掩模版上被确定为可允许掩模版缺陷的缺陷，在所述晶片上形成了所述干扰缺陷，所述方法还包括分析所述干扰缺陷，以确定所述可允许掩模版缺陷是否被正确地分类。
其中，如果所述可允许掩模版缺陷未被正确地分类，则所述方法包括确定所述掩模版是否应该被分析、重做或放弃。
其中，所述方法还包括产生所述晶片的二维图，其中，通过一个或更多个不同的标记物，区分所述干扰缺陷和所述图中的其他缺陷。
本申请还提供一种计算机实现的方法，所述方法包括：基于检查掩模版所产生的检查数据，标识晶片上其中将形成干扰缺陷的位置。
其中，所述方法还包括选择一个或更多个用于晶片检查的参数，以便不检查所述位置。
其中，所述方法还包括选择一个或更多个用于晶片缺陷评估的参数，以便不评估所述干扰缺陷。
其中，所述方法还包括选择一个或更多个用于晶片缺陷分析的参数，以便不分析所述干扰缺陷。
本申请还提供一种计算机实现的方法，所述方法包括：基于与晶片的不同区域相关联的关键程度，标识所述晶片的关键部分；以及选择用于检查所述晶片的参数，以便只检查所述晶片的所述关键部分。
其中，选择所述参数，以便用不同的参数来检查具有不同关键程度的所述关键部分。
其中，所述方法还包括将在掩模版上检测到的缺陷的位置坐标转换为所述晶片上的一个或更多个缺陷的位置坐标，并且分析在所述掩模版上检测到的所述缺陷的可印性。
其中，所述方法还包括将在掩模版上检测到的缺陷的位置坐标转换为所述晶片上的一个或更多个缺陷的位置坐标，并且从晶片检查数据中去除所述晶片上的所述坐标处的检查数据。
其中，所述方法还包括产生一个或更多个示出所述晶片的所述关键部分的二维图。
其中，所述选择操作包括选择所述参数，以便不将所述晶片上的所述干扰缺陷分类为实际缺陷。
其中，所述方法还包括基于缺陷所处的所述关键部分的关键程度，给所述晶片上的所述缺陷分配标记物。
其中，所述方法还包括基于缺陷所处的所述关键部分的所述关键程度，确定对所述晶片上的所述缺陷的处理。
其中，所述方法还包括基于所述关键部分的所述关键程度，设置一个或更多个用于分类所述晶片上的缺陷的参数。
其中，所述方法还包括将所述晶片上的缺陷分类为关键缺陷或非关键缺陷，并且基于所述关键缺陷和所述非关键缺陷来分析在所述晶片上执行的工艺。
其中，所述方法还包括将所述晶片上的缺陷分类为关键缺陷或非关键缺陷，并且将所述关键缺陷与所述非关键缺陷分开处理。
其中，所述方法还包括：如果所述关键部分之一中的缺陷具有小于预先确定的阈值的横向尺寸，并且如果该一个部分的其他特征具有大于所述预先确定的阈值的横向尺寸，则丢弃代表所述这一个部分中的所述缺陷的检查数据。
其中，所述方法还包括：如果所述关键部分之一中的电路元件具有预先确定的冗余量，并且如果所述这一个部分中的缺陷不超过预先确定的密度阈值，则丢弃代表所述这一个部分中的所述缺陷的检查数据。
其中，在所述晶片的一个层次上执行所述检查，所述方法还包括基于缺陷所处的所述关键部分的所述关键程度以及代表所述这一个层次之上或之下的至少一个所述晶片的层的数据来标识所述晶片上的所述缺陷的关键程度。
其中，所述方法还包括产生所述缺陷、所述的一个层次以及所述至少一个所述晶片的层的三维表示。
本申请还提供一种计算机实现的方法，所述方法包括：基于与晶片的不同区域相关联的关键程度，确定一个或更多个用于晶片缺陷评估的参数。
其中，所述方法还包括选择所述一个或更多个参数，以便只评估处于所述晶片的关键部分中的缺陷。
其中，对于一个或更多个所述关键部分，所述一个或更多个参数是不同的。
其中，所述方法还包括将关于所述关键程度的信息发送到被配置为执行所述晶片缺陷评估的工具。
本申请还提供一种计算机实现的方法，所述方法包括：基于与晶片的不同区域相关联的关键程度，确定一个或更多个用于所述晶片缺陷分析的参数。
其中，所述方法还包括选择所述一个或更多个参数，以便只分析处于所述晶片的关键部分中的缺陷。
其中，对于一个或更多个所述关键部分，所述一个或更多个参数是不同的。
其中，所述方法还包括将关于所述关键程度的信息发送到被配置为执行所述晶片缺陷分析的工具。
本申请还提供一种计算机实现的方法，所述方法包括：标识晶片上的坏管芯，其中，所述坏管芯包含一个或更多个具有预先确定的范围以外的功能的电气元件；基于检查所述晶片所产生的数据，结合代表所述一个或更多个电气元件的设计的信息，标识所述晶片上缺陷的第一部分和缺陷的第二部分，其中，所述缺陷的所述第一部分更改了由所述一个或更多个电气元件形成的器件的特性，以致所述特性位于所述预先确定的限制以外；以及基于所述缺陷的所述第一部分确定用于处理所述晶片的制造工艺的性能。
其中，所述性能包括所述缺陷的所述第一部分的杀伤率。
其中，所述性能包括所述制造工艺的成品率。
其中，所述数据包括对晶片的多次检查所产生的数据，并且其中，所述多次检查在所述制造工艺期间的不同时间进行。
其中，所述标识所述坏管芯的操作包括在所述制造工艺完成之后，在所述晶片上执行功能测试。
其中，所述方法还包括基于所述性能更改所述制造工艺的一个或更多个参数。
本申请还提供一种计算机实现的方法，所述方法包括：基于制造工艺期间的晶片检查所产生的数据，更改集成电路的设计，其中，所述数据包括关于在所述晶片上检测到的缺陷的信息，并且其中，所述缺陷的相当的部分包括能够更改所述集成电路的一个或更多个特性的关键缺陷。
其中，使用反馈控制技术执行所述更改。
其中，所述更改操作包括更改所述集成电路的所述设计，以便减少在所述制造工艺期间形成的所述关键缺陷的数量。
其中，所述方法还包括在所述关键缺陷和在基于所述设计的检查期间检测到的其他非关键缺陷之间进行区分，其中，所述非关键缺陷不会实质性地更改所述集成电路的所述一个或更多个特性。
其中，所述方法还包括标识所述制造工艺的单个工艺，所述单个工艺至少导致了在所述晶片上形成的所述关键缺陷中的一些。
其中，所述方法还包括确定是否所述集成电路的所述设计对所述关键缺陷的形成有贡献。
其中，所述更改操作包括更改所述集成电路的所述设计，以便减少在所述单个工艺期间形成的所述关键缺陷的数量。
其中，所述方法还包括基于所述关键缺陷来确定所述制造工艺的成品率，其中，所述更改操作包括更改所述集成电路的所述设计，以便提高所述制造工艺的所述成品率。
其中，所述方法还包括基于所述数据更改所述制造工艺。
本申请还提供一种储存介质，包括：代表集成电路设计的数据；代表集成电路制造工艺的数据；以及代表在所述集成电路制造工艺期间在晶片上检测到的缺陷的缺陷数据，其中，所述缺陷数据被过滤，以使所述缺陷的相当的部分包括能够更改所述集成电路的一个或更多个特性的关键缺陷，并且其中，基于代表所述集成电路设计的所述数据、代表所述集成电路制造工艺的所述数据，以及所述缺陷数据，可以使用所述储存介质来更改所述集成电路设计。
其中，所述储存介质还包括代表所述关键缺陷和所述集成电路设计之间关系的数据。
本申请还提供一种计算机实现的方法，所述方法包括基于在制造工艺期间检查晶片所产生的数据，模拟集成电路的一个或更多个特性，其中，所述数据包括关于在所述晶片上检测到的缺陷的信息，并且其中，所述缺陷的相当的部分包括能够更改所述集成电路的所述一个或更多个特性的关键缺陷。
其中，所述方法还包括在所述检查期间，基于设计信息，在所述关键缺陷和其他非关键缺陷之间进行区分，其中，所述非关键缺陷不会实质性地更改所述集成电路的所述一个或更多个特性。
其中，关于所述缺陷的所述信息包括缺陷位置坐标和三维缺陷轮廓。
其中，所述一个或更多个特性包括电压降、定时减慢、部分器件故障以及整个器件故障。
本申请还提供一种计算机实现的方法，所述方法包括：基于检查样品所产生的数据，确定图形在所述样品上的布置。
其中，所述样品包括空白掩模版衬底。
其中，所述样品包括晶片。
其中，所述确定操作包括选择所述图形的所述布置，以使所述样品上缺陷的相当的部分不与所述图形重叠。
其中，所述方法还包括基于设计信息，标识所述图形的关键部分，其中，所述确定操作包括确定所述图形的所述关键部分相对于所述样品上缺陷位置的所述布置。
其中，所述确定操作包括选择所述图形的所述布置，以使所述样品上缺陷的相当的部分不与所述图形的关键部分重叠。
其中，所述确定操作包括选择所述图形的所述布置，以使所述样品上的缺陷和所述图形的关键部分之间的重叠量低于预先确定的阈值。
其中，所述样品包括掩模版，所述方法还包括确定所述掩模版上的缺陷和所述图形的关键部分之间的重叠量，并估计在用所述掩模版曝光的晶片上将产生的关键缺陷的数量。
其中，所述确定操作包括横向平移所述图形、旋转所述图形、缩放所述图形或者它们的任意组合。
其中，所述样品包括掩模版，所述方法还包括基于所述图形相对于坐标系统的所述布置，来确定所述掩模版与曝光工具或晶片的对准。
本申请还提供一种计算机实现的方法，所述方法包括：确定在掩模版上检测到的缺陷的设计重要性，其中，所述设计重要性是对所述缺陷如何影响所述掩模版的设计的度量；确定所述缺陷的光刻重要性，其中，所述光刻重要性是对所述缺陷如何影响通过使用所述掩模版的光刻工艺被图形化的晶片的度量；以及基于所述设计重要性和所述光刻重要性，确定所述缺陷的总体重要性。
其中，所述方法还包括确定所述掩模版上不同区域的设计重要性，其中，确定所述缺陷的所述设计重要性的操作是基于所述缺陷在所述掩模版上所处的所述区域的所述设计重要性的。
其中，确定所述设计重要性的操作包括将代表所述缺陷的数据与阈值进行比较，并且，如果所述数据大于所述阈值，则确定所述缺陷具有设计重要性。
其中，确定所述设计重要性的操作包括将代表所述缺陷的数据与阈值进行比较，并且其中，所述阈值依据所述缺陷在所述掩模版上的位置而变化。
其中，所述方法还包括确定所述掩模版上不同区域的光刻重要性，其中，确定所述缺陷的所述光刻重要性的操作是基于所述缺陷在所述掩模版上所处的所述区域的光刻重要性的。
其中，所述确定所述光刻重要性的操作包括将代表所述缺陷的数据与阈值进行比较，并且，如果所述数据大于所述阈值，则确定所述缺陷具有光刻重要性。
其中，确定所述光刻重要性包括将代表所述缺陷的数据与阈值进行比较，并且其中，所述阈值依据所述缺陷在所述掩模版上的位置而变化。
其中，所述总体重要性选自由光刻和设计上重要，仅仅光刻上重要，仅仅设计上重要和不重要组成的组。
其中，所述方法还包括确定所述掩模版上不同区域的总体重要性，并基于所述不同区域的所述总体重要性，确定用来制造所述掩模版的所述不同区域的工艺的一个或更多个参数，以使在所述不同区域的其中一个中，所述工艺的所述一个或更多个参数与在所述不同区域的另一中的所述工艺的所述一个或更多个参数是不同的。
其中，所述方法还包括确定所述掩模版上不同区域的总体重要性，并基于所述不同区域的所述总体重要性，更改用来检查所述掩模版的所述不同区域的工艺的一个或更多个参数，以使在所述不同区域的其中一个中，所述工艺的所述一个或更多个参数与在所述不同区域的另一中的所述工艺的所述一个或更多个参数是不同的。
其中，所述方法还包括确定所述掩模版上不同区域的总体重要性，并基于所述不同区域的所述总体重要性，更改用来修理所述掩模版的所述不同区域的工艺的一个或更多个参数，以使在所述不同区域的其中一个中，所述工艺的所述一个或更多个参数与在所述不同区域的另一中的所述工艺的所述一个或更多个参数是不同的。
其中，所述方法还包括基于所述缺陷的所述总体重要性，确定用来修理所述缺陷的工艺的一个或更多个参数，其中，用来修理所述掩模版上不同缺陷的所述一个或更多个参数是不同的。
其中，所述方法还包括基于所述缺陷的所述总体重要性来确定对所述掩模版的处理，其中，所述处理操作包括报废所述掩模版、修理所述掩模版，或者清洁所述掩模版。
其中，所述方法还包括产生所述缺陷的可视化表示，其中，所述可视化表示包括分配给所述缺陷的一个或更多个标记物，所述标记物指示所述缺陷的所述总体重要性。
其中，所述方法还包括产生所述掩模版上多个单个区域的可视化表示，其中，所述可视化表示包括分配给所述单个区域的标记物，所述标记物指示所述单个区域的所述总体重要性。
附图说明
受益于下列对优选实施方案的详细描述并参考附图之后，熟练技术人员将清楚本发明的进一步优点，其中：
图1是示出了一种计算机实现的方法的实施方案的流程图，所述方法包括基于掩模版检查数据来标识晶片上的干扰缺陷；
图2是示出耦合到处理机的检查系统的原理图，所述检查系统耦合到加工数据库和/或被配置为执行这里所描述的计算机实现的方法的处理机；
图3a到3d是示出可以如何处理集成电路(IC)的单个层数据，以便在晶片上标识“不关心区域”的实施例的原理图；
图4是示出耦合到一种计算机实现的方法的实施方案的流程图，所述方法包括通过结合掩模版数据分析晶片检查数据来检测晶片上的缺陷；
图5是流程图，示出了一种用于选择性地使用缺陷信息来分析制造工艺的计算机实现的方法的实施方案；
图6是流程图，示出了一种用于基于在晶片上检测到的缺陷的被选择部分来改变IC的设计的计算机实现的方法的实施方案；
图7是示出储存介质的实施方案的原理图，所述储存介质可以用来改变IC设计，以便提高所述IC设计的可制造性；
图8是流程图，示出了一种用于基于缺陷数据来模拟IC的一个或更多个特性的计算机实现的方法的实施方案；
图9是示出一种计算机实现的方法的实施方案的流程图，所述方法包括基于缺陷数据来确定图形在样品上的布置；
图10是流程图，示出了一种用于确定缺陷的重要性的计算机实现方法的实施方案；以及
图11是概念图，示出了掩模版上的缺陷可以怎样落入不同重要性的类别。
虽然本发明可以允许有各种修改和替换形式，但是其具体实施方案在附图中通过举例示出，并且可以在这里被详细描述。附图可能不按比例画出。但是，应该理解，附图及其详细描述并非旨在将本发明限制于所公开的特定形式，而是恰恰相反，意图是要覆盖落入由所附权利要求书限定的本发明精神和范围内的所有修改、等同和替换。
具体实施方式
术语“晶片(wafer)”一般指由半导体或非半导体材料形成的衬底(substrate)。这种半导体或非半导体材料的实施例可以包括但不限于：单晶硅、砷化镓，以及磷化铟。在半导体制造设施中，普遍可以找到和/或处理这样的衬底。
晶片可以只包括衬底，例如原始晶片(virgin wafer)。或者，晶片可以包括一个或更多个可在衬底上形成的层。例如，这些层可以包括但不限于：抗蚀剂、电介质材料，以及导电材料。抗蚀剂可以包括可利用光学光刻技术、电子束光刻技术或者X射线光刻技术来图形化的抗蚀剂。电介质材料的例子可以包括但不限于：二氧化硅、氮化硅、氮氧化硅，以及氮化钛。电介质材料另外的例子包括：“低k”电介质材料，例如在商业上可从加州SantaClara的应用材料公司(Applied Materials,Inc.)获得的Black DiamondTM，以及在商业上可从加州San Jose的Novellus Systems,Inc获得的CORALTM，“超低k”电介质材料，例如“干凝胶(xerogel)”；以及，“高k”电介质材料，例如五氧化二钽。此外，导电材料的例子可以包括但不限于：铝、多晶硅，以及铜。
在晶片上形成的一个或更多个层可以被图形化或不被图形化。例如，晶片可能包括多个具有重复图形特征的管芯。这样的材料层的形成和处理最终可以导致完成的半导体器件。因此，晶片可以包括衬底，完成的半导体器件的所有层并非都已经在所述衬底上形成；或者，晶片可以包括这样的衬底，完成的半导体器件的所有层都已在所述衬底上形成。
“掩模版(reticle)”或“掩模(mask)”一般被定义为基本透明的衬底，在所述衬底上形成了基本不透明的区域和/或部分不透明的区域，并被构造成图形。例如，衬底可以包括例如石英的玻璃材料。在光刻工艺的曝光步骤期间，掩模版可以被安置在被抗蚀剂覆盖的晶片上方，以使可以将掩模版上的图形转移到抗蚀剂上。例如，掩模版的基本不透明区域可以保护下面的抗蚀剂区域免于暴露给能量源。
如这里所使用的，术语“设计者意图数据”可与术语“设计信息”交换使用。此外，尽管这里针对集成电路描述了一些实施方案，但是要理解，这些实施方案可以被类似地应用于其他的半导体器件，例如微电子机械(MEMS)器件，等等。此外，术语“集成电路”在这里可与“半导体器件”交换使用。
现在来看附图，注意，在每一个图中所示的步骤对于实践相应的方法并非不可或缺。一个或更多个步骤可以从每一个图中示出的方法的任何一个中省略或添加到所述方法中，并且，在这些实施方案的范围内，仍能够实践所述方法。图1是示出一种计算机实现的方法的流程图，所述方法包括基于检查掩模版所产生的检查数据来标识晶片上的干扰缺陷。通过利用设计者意图数据，图1中所示的方法提供了一种改进的晶片检查、晶片缺陷分类、晶片缺陷评估以及晶片缺陷分析的方法。
如图1中所示，所述方法可以包括获取检查掩模版所产生的检查数据，如步骤10中所示。获取检查数据可以包括检查掩模版。在一些实施方案中，获取检查数据可以包括从用来检查掩模版的检查系统接收检查数据。在其他的实施方案中，获取检查数据可以包括从加工数据库接收检查数据。加工数据库可以包括与在加工中所执行的任何一个工艺相关的信息，例如工具历史、晶片历史和掩模版历史。加工数据库还可以包括任何适于在总体加工管理系统中使用的数据集合。在分配给Lamey等的PCT公开号为WO 99/59200的公开中示出了这种系统的一个实施例，该公开通过引用被包含于此，就好比是全部在本文中提出的一样。在被发送到配置为执行所述方法的处理机或者加工数据库之前，数据可以由耦合到检查系统的处理机处理。除此以外，或可替换地，数据可以在配置为执行所述方法的处理机接收到所述数据之后被处理。
例如，如图2的原理图中所示，可以使用检查系统12来检查掩模版。以这种方式，检查系统在检查掩模版期间将产生检查数据。图2中所示的检查系统12的单个部件(component)在技术上是公知的，因此这里将不进一步描述。尽管图2中示出了一种掩模版检查系统的结构，但是该检查系统可以包括技术上已知的任何掩模版检查系统。适当的检查系统的实施例包括可从加州San Jose的KLA-Tencor获得的SL3UV系统和TeraStar系统。此外，该检查系统可以是基于空间成像(aerial imaging)的掩模版检查系统。检查数据可以由耦合到该检查系统的处理机14接收。在一些实施方案中，处理机14可以被包含在该检查系统中。然后，数据可以从处理机14传送到处理机16，处理机16被配置为执行所述方法。在一些实施方案中，处理机16可以是图像计算机。此外，处理机16可以包括技术上已知的任何合适的处理机。在不同的实施方案中，检查数据可以被从处理机14传送到加工数据库18。然后，数据可以从加工数据库18传送到处理机16。在上面实施方案的任何一个中，数据均可以被作为具有公用数据结构(例如在商业上可从KLA-Tencor获得的KLARFF)的文件传送，所述两个处理机都可以使用或解译(interpret)所述文件。
如图2中所示，可以通过诸如电线、电缆、无线传输路径和/或网络的传输介质来耦合检查系统12、处理机14和16，以及加工数据库18。传输介质可以包括“有线”和“无线”的部分。在一些实施方案中，处理机16可以包含在晶片检查系统中(未示出)。在其他的实施方案中，处理机16可以是单独的处理机。在任一种实施方案中，处理机16均可以耦合到晶片检查系统，以使该处理机可以接收晶片检查所产生的数据。在其他的实施方案中，处理机16可以从加工数据库18接收晶片检查数据。在一些实施方案中，被传送到处理机16的数据可以包括在掩模版上检测到的缺陷的坐标和缺陷的图像。
传统上，集成电路(IC)设计和IC制造曾是具有极少重叠的明显分开的活动。但是，当今最新的制造技术要求这两个活动之间大量的交互作用。这种协作的绝大多数所发生的地方是在TCAD布图(layout)阶段，在此处，来自IC设计者的原理图在物理上被布置和布线。这种协作通常被称为“可制造性设计”(DFM)，它已经给晶片检查提出了许多问题。但是，这里所描述的方法解决了这些问题中的很多。
例如，如图1中所示，可以把检查掩模版所产生的检查数据10与设计者意图数据20结合使用，以便确定掩模版上的可允许缺陷，如步骤22中所示。设计者意图数据可以包括标识不同类型的掩模版区域、掩模版上不同类型的特征和/或掩模版上特征的不同部分的标记物。例如，不同类型的区域、特征或特征的部分可以包括如这里更详细地描述的关键和非关键区域、特征，或者特征的部分。标记物可以依据由IC设计所产生的电路图形数据库来变化。可以使用技术上已知的任何方法或系统来开展IC设计，例如电子设计自动化(EDA)、计算机辅助设计(CAD)，以及其他的IC设计软件。可以使用这些方法和系统，由IC设计产生电路图形数据库。所述电路图形数据库包括代表IC的各种层的多个布图的数据。因此，电路图形数据库中的数据可以用来确定多个掩模版的布图。掩模版的布图一般包括多个多边形，所述多边形定义了掩模版上图形中的特征。每一个掩模版被用来制造所述IC各种层的之一。例如，IC的层可以包括半导体衬底上的结(junction)图形、栅电介质图形、栅电极图形、层间电介质中的接触图形，以及金属化层上的互连图形。
电路图形数据库可以包括如上所述的标记物。例如，标记物可以包括与掩模版上的不同类型的区域、特征或特征的部分相关联的标志(flag)或标签(tag)。标记物可以包括任何适于将一种类型的区域、特征或特征的部分与另一种类型区分开的标记(indicia)。掩模版上的每一个区域、特征或特征的部分，或者仅仅某些区域、特征或特征的某些部分可以与标记物相关联。电路图形数据库中代表掩模版布图的数据可以与电路图形数据库中代表标记物的数据分开。此外，在电路图形数据库中可以将不同类型的标记物分开。例如，电路图形数据库可以包括第一组数据和第二组数据，所述第一组数据包括掩模版上的关键区域、特征或特征的部分的标记物，所述第二组数据包括掩模版上的非关键区域、特征或特征的部分的标记物。或者，可以将不同标记物组合为单独一组数据。代表掩模版布图和标记物的数据可以具有耦合到检查系统的处理机或其他处理机可读的任何形式。例如，数据可以包括文件或者其他可读数据，包括一个或更多个特征以及掩模版内与所述特征相关联的空间位置。每一个特征还可以包括一个或更多个多边形或者如这里所描述的其他形状，并且，掩模版内的空间位置还可以与所述每一个多边形或形状相关联。因此，所述数据可被用来制造掩模版。
在授予Glasser等的美国专利No.6,529,621和Glasser等的PCT申请No.WO 00/36525中示出了另外的用于掩模版检查的设计者意图数据和方法的实施例，通过引用，所述申请和专利被包含于此，就好比是全部在本文中提出的一样。如这里所描述的系统和方法还可以包括Glasser等示出的任何元件或者步骤。可以将设计者意图数据直接提供给晶片检查系统的处理机、缺陷评估工具和/或缺陷分析台。在一个实施例中，通过如上所述的那些传输介质，设计者意图数据可以被直接发送到晶片检查机、缺陷评估工具和/或缺陷分析台的处理机。分析台的一个实施例是在商业上可从KLA-Tencor获得的Klarity缺陷产品。Klarity缺陷产品提供对从晶片分析机取出的数据的离线分析。
一些掩模版包括相移或光学邻近修正(OPC)特征。在一个实施方案中，所述方法可以包括模拟这种掩模版在晶片上的可印性。可以使用例如可从KLA-Tencor获得的PROLITH模拟程序或者任何其他技术上已知的合适模拟程序来执行模拟。模拟可以基于代表掩模版的数据和/或检查掩模版所产生的数据。此外，所述方法可以包括基于模拟结果和设计者意图数据，在掩模版的关键缺陷和非关键缺陷之间进行区分。在另一个实施方案中，所述方法可以包括从代表掩模版的数据中去除相移或OPC特征。可以使用例如PROLITH的模拟程序去除相移或OPC特征。然后，可以使用设计者意图数据来标识掩模版上的非关键缺陷，并按意愿过滤掉掩模版上的非关键缺陷。从掩模版数据中去除相移或OPC特征可以简化在掩模版上关键缺陷和非关键缺陷之间进行区分。
可允许缺陷可以被标识为在掩模版上位于掩模版的非关键部分中的缺陷。在一些实例中，可允许缺陷可以被标识为靠近掩模版上的非关键特征的缺陷，非关键特征例如测试结构。此外，可允许掩模版缺陷可以被标识为具有小于预先确定的横向尺寸范围或者预先确定的横向尺寸阈值的横向尺寸的缺陷。或者，可允许掩模版缺陷可以被标识为不更改的掩模版特性(例如相位和透射比)，以致所述特性处于预先确定的特性范围之外的掩模版缺陷。在其他的实例中，可允许掩模版缺陷可以被标识为掩模版上将不印刷在用所述掩模版曝光的晶片上。或者，可允许掩模版缺陷可以被标识为掩模版上的这样的缺陷，即所述缺陷将不更改印刷在用所述掩模版曝光的晶片上的图形、以致该图形将不具有一个或更多个处于预先确定的特性范围之外的特性。例如，可允许缺陷可以是这样的掩模版缺陷：它可能更改印刷在晶片上的特征的横向尺寸却并未改变该横向尺寸而致使其处于横向尺寸的可接受范围以外。
总的来说，可允许掩模版缺陷可以是在掩模版上发现的任何将不会更改掩模版、掩模版的关键部分、晶片上的图形，或者晶片的关键部分的特性而致使所述特性处于预先确定的特性范围之外的缺陷。以这种方式，在准许掩模版用于制造之前可以不修理所述掩模版上的可允许缺陷。容忍可允许掩模版缺陷将导致在晶片上重复地印刷这种缺陷。因此，可允许掩模版缺陷可能更改用所述掩模版在晶片上印刷的图形，以致所印刷的图形偏离“理想”图形。因此，在晶片检查期间，可能把由可允许掩模版缺陷引起的、在被印刷晶片上的图形中的改变标识为晶片上的缺陷。晶片检查系统将标志这些缺陷(因为它们一般在阵列或随机检测模式中作为差别出现)。同时，晶片上可能有用户将会感兴趣的其他重复性缺陷。因此，在晶片检查过程中，可能发现许多重复性缺陷，这些重复性缺陷中的一些可能是“干扰缺陷”，而用户在缺陷分类和评估中将不得不分析这些重复缺陷。以这种方式，将设计者意图数据应用于掩模版检查却并没有使得晶片检查过程也适于使用设计者意图原则将给晶片检查、缺陷分类和评估带来真正问题。结果，可允许掩模版缺陷导致的可允许晶片缺陷可能歪曲晶片检查结果。此外，缺陷分类和评估的准确性和吞吐率(throughput)可能被显著地降低。但是，这里所描述的方法方便地提供了一种用于确定哪些缺陷是“关键缺陷”以及哪些缺陷只不过是干扰缺陷的方法。以这种方式，这里所描述的方法防止了可允许掩模版缺陷引起的大量假缺陷充斥晶片检查系统或处理机。因此，这里描述的方法提供可以被更清除地分析和利用的晶片检查结果。
如这里所使用的，术语“干扰缺陷”一般指的是晶片上这样的缺陷：所述缺陷不更改在所述晶片上形成的图形，以使由所述图形形成的电气元件将具有一个或更多个在预先确定的特性范围以内的特性。反之，如这里所使用的，术语“关键缺陷“一般指的是晶片上这样的缺陷：所述缺陷更改了在所述晶片上形成的图形，致使由所述图形形成的电气元件将具有一个或更多个在预先确定的特性范围以外的特性。在一些实施方案中，通过将受缺陷影响的被图形化的晶片上的缺陷或特征与所述被图形化的晶片的设计限制(Design limits)进行比较，可以将关键缺陷与干扰缺陷或其他的“非关键缺陷”区分。可以将关键缺陷分类为更改了被图形化的晶片，致使其具有一个或更多个在设计限制以外的特性的那些缺陷。
所述方法还可以包括使用掩模版对晶片进行光刻，如步骤26中所示。对晶片进行图形化一般包括在所述晶片上形成抗蚀剂层。晶片和其上形成的抗蚀剂层可以被放在曝光工具中。曝光工具一般通过引导光穿过掩模版并到达抗蚀剂上来曝光抗蚀剂层。曝光工具可以是扫描投影系统或步进重复系统，步进重复系统也被称作“步进光刻机(stepper)”。曝光工具可以包括技术上已知的任何曝光工具，例如在商业上可从尼康(Nikon)、ASMLithography、佳能(Canon)或Integrated Solutions公司获得的工具。抗蚀剂曝光以后，晶片可以被显影，以便去除一部分抗蚀剂。抗蚀剂的剩余部分在晶片上形成了图形。
所述方法进一步包括检查晶片，如步骤28中所示。可以使用技术上已知的任何技术来检查晶片。例如，可以通过以倾斜的入射角照射晶片并检测从所述晶片散射的光来检查所述晶片。可替换地或附加地，可以通过检测来自晶片的镜向反射光来检查晶片。此外，可以使用光学技术或者例如电子束检查技术的非光学技术来检查晶片。也可以使用技术上已知的任何检查系统来检查晶片。适当的检查系统的实施例包括2351系统、AIT XP系统、AIT TFH系统、eS25系统、Surfscan SPlDLS系统、Viper 2401系统，以及Viper 2430系统，所述这些系统都可从KLA-Tencor获得。在一些实施方案中，所述方法可以不包括检查晶片。在这样的实施方案中，所述方法可以包括从晶片检查系统或者加工数据库获取晶片检查数据。可以从在图2中示出并描述的晶片检查系统或者加工数据库获取所述晶片检查数据。
此外，所述方法包括标识晶片上的干扰缺陷，如步骤30中所示。可以基于检查掩模版所产生的检查数据来标识干扰缺陷，在检查晶片之前，使用所述掩模版在所述晶片上形成图形。例如，由于掩模版上被确定为可允许掩模版缺陷的缺陷，在晶片上可能形成干扰缺陷。以这种方式，所述方法可以包括标识被确定为可允许的掩模版缺陷并定位由这些可以允许掩模版缺陷导致的对应晶片缺陷。由于知道这些缺陷是可允许的并且将不会降低半导体器件的成品率，所以，可以给被配置为执行所述方法的处理机提供与可允许掩模版缺陷相关的数据，例如缺陷位置和其他的缺陷特性(即大小、高宽比等)，所述数据可以在掩模版检查过程中产生。例如，被配置为执行所述方法的处理机可以接收用来如上面所描述的那样在晶片上形成图形的掩模版的掩模版检查数据。处理机可以标识与可允许掩模版缺陷对应的晶片缺陷，并且可以不把这些缺陷标志为“实际缺陷”。这里使用术语“实际缺陷”来指晶片上那些并非是可允许掩模版缺陷造成的缺陷。
此外，如图1中所示，所述方法可以包括将掩模版上缺陷的位置坐标转换为晶片上一个或更多个位置的坐标，如步骤24中所示。在一些实施方案中，可允许掩模版缺陷的位置坐标可以被转换为晶片上一个或更多个位置的坐标。以这种方式，如果在晶片上的这一个或更多个位置处检测到缺陷，则可将所述缺陷标识为可允许晶片缺陷，或“干扰缺陷”。在其他的实施方案中，如果掩模版缺陷对被图形化的晶片的影响是未知的，则可以将所示光刻版缺陷的坐标转换为晶片上一个或更多个位置的坐标。晶片可以用所述掩模版曝光，并且可以检查或者分析晶片上的所述一个或更多个位置，以便确定所述光刻版缺陷的可印性或者所述掩模版缺陷对被印刷的图形的影响。
在其他的实施方案中，所述方法可以包括基于检查掩模版所产生的检查数据来标识晶片上的位置，在所述位置中将形成干扰缺陷。这样的方法还可以包括选择一个或更多个用于晶片检查的参数，以使其中将形成干扰缺陷的位置不被检查。以类似的方式，所述方法可以包括选择一个或更多个用于晶片缺陷评估的参数，以使干扰缺陷不被评估。在另一个实施方案中，所述方法可以包括选择一个或更多个用于晶片缺陷分析的参数，以使干扰缺陷不被分析。
在一个实施方案中，在掩模版上的点和晶片上的对应点之间的缺陷坐标可以自动地转换。形成对照，目前在掩模版和对应的晶片之间，坐标转换一般以非自动方式执行。例如，可以使用电子数据表(spreadsheet)手工地执行非自动坐标转换。但是，在基于设计信息的缺陷分析的方面，自动坐标转换可能特别有益。坐标转换的一个实施方案可以使用X-LINK并且自动化X-LINK从掩模版坐标和晶片坐标生成转换坐标的能力来实现，所述X-LINK在商业上可从KLA-Tencor获得。在这样的实施方案中，掩模版缺陷图像也可以被发送到被配置为基于设计信息来分析缺陷的处理机。在一些实施方案中，将坐标从掩模版转换到晶片也可以包括自动验证转换的准确性。
在一些实施方案中，如上所述，基于设计者意图数据，可将掩模版缺陷确定为可允许掩模版缺陷。在另一个实施方案中，所述方法可以包括将设计者意图数据与检查晶片所产生的数据结合使用，以便标识晶片上的干扰缺陷。例如，设计者意图数据可以用来指示掩模版上不同类型的区域、特征或特征的部分。因此，设计者意图数据可以被类似地应用于用所述掩模版印刷的晶片上对应的区域、特征或特征的部分。以这种方式，基于晶片上缺陷所处区域的类型、特征或特征的部分，缺陷可以被标识为干扰缺陷或关键缺陷。因此，设计者意图数据可以用来标识晶片上这样的干扰缺陷，所述干扰缺陷可以是或不是由于可允许掩模版缺陷而形成在晶片上。例如，设计者意图数据可以用来标识晶片上这样的干扰缺陷，所述干扰缺陷是由于有缺陷的抗蚀剂层而产生的。
在一个这样的实施例中，所述方法可以包括使用对应于“虚设结构(dummy structure)”(例如化学机械抛光(CMP)虚设焊盘(dummy pad))的设计者意图数据来在晶片上标识用户不关心其缺陷性的区域(即“不关心区域”或DCA)。如这里所使用的，术语“虚设结构”用来指不形成半导体器件的电气元件的被图形化的特征。如上所述，晶片检查面临两个主要挑战：检测关心的缺陷并过滤掉干扰缺陷。当将CMP虚设焊盘加入设计布图时，第二个挑战的重要性增加，因为过滤在虚设焊盘上检测到的干扰缺陷花费的时间可能显著增加。此外，随着虚设焊盘数量的增加，在虚设焊盘上可能检测到的干扰缺陷的数量也将增加。而且，随着IC中所包括的基于铜的互连数量增加，包括CMP虚设焊盘的IC层的数量显著增加。
手工标识CMP虚设焊盘周围区域的DCA可能极端费时。然而，通过采用布图工具或处理机来生成用于检查目的、在虚设焊盘周围区域的DCA，这里所描述的方法减少了过滤干扰缺陷或手工产生DCA所需的时间。此外，出于检查的目的，可以过滤掉虚设焊盘区域，同时保持对整个图形的电路区域的缺陷检查的灵敏度。
图3a到3d示出了可以如何处理IC的单个层数据，以便在晶片上标识DCA的一个实施例。在这个实施例中被处理的单个层数据是IC的第一金属(M1)层的层数据。但是要理解，对于IC的任意层，可以执行类似的对单个层数据的处理。一开始可以从GDSII文件选择单个层数据。通过在单个层数据和参考标架(reference frame)之间执行AND操作，可以为M1层产生原始掩模数据，如图3a中所示。然后，如图3b中所示，通过在标架和层数据之间执行NOT操作，在没有图形的M1层区域中可以产生虚设焊盘结构。因此，简单的布尔(Boolean)操作序列实现了M1层虚设焊盘的简单产生。
如图3c中所示，通过在虚设数据和参考标架之间执行AND操作，可以标识第一DCA(DCA1)。但是，检查DCA1的某些部分，以便核查可能对该层之上或之下的层有不利影响的缺陷可能是有益的。例如，在大多数时间，虚设焊盘上的缺陷单独来说从电路性能角度出发是无关紧要的。但是，这些缺陷中的某些可能对另一层或下一层的缺陷有贡献，在那些层，它们可能引起真正电路图形的破坏。但是，DCA的手工产生是在毫不了解在正在被确定DCA的所述层之上或之下要形成的那些层的情况下执行的。形成对照，通过在DCA1数据和该层之上或之下的层的数据(即，在M1层的情况下，M2、M3甚至是M4层的数据)之间执行NOT操作，可以进一步过滤虚设区域，以便确定实际的DCA数据(即DCA2)。例如，如图3d中所示，可以从DCA1中去除与M2层的层数据重叠的虚设区域，因为这些重叠虚设焊盘上的缺陷可能对M2层上特征的一个或更多个特性有负面影响。
所述方法还可以包括更改DCA的大小。例如，利用布尔操作产生的一些DCA可能具有太小或太大的尺寸，以致不能被检查系统级组件和/或图像计算机有效地管理。在产生DCA以后，可以将DCA尺寸通过检查工具能够处理的最小尺寸(即x微米)放大或缩小(即DCA3＝DCA2–x或者DCA3＝DCA2+x)。此外，可以从整个层的DCA数据中消除相对较小的DCA。以这种方式，可以缩放某些DCA或将其从层的DCA数据中消除，同时允许标识DCA中可能在另一个IC层上引起缺陷的缺陷。
DCA数据可以被提供给掩模版检查系统、晶片检查系统、缺陷评估系统和/或分析系统。在另一个实施方案中，关于与晶片的不同区域相关联的关键程度的设计者意图数据或者信息可以被发送到掩模版检查系统、晶片检查系统、晶片缺陷评估工具，和/或晶片缺陷分析工具。通过过滤掉在DCA中检测到的干扰缺陷或者在DCA中根本不执行检查，掩模版检查系统或晶片检查系统可以使用DCA数据和/或设计者意图数据来检测掩模版或者晶片上的实际缺陷。以这种方式，晶片检查机和/或掩模版检查机可以被配置为只检查要紧或最为要紧的晶片区域。
以类似的方式，缺陷评估系统可以使用DCA数据和/或设计者意图数据来只评估要紧(即非DCA区域)或最为要紧的晶片区域。换句话说，基于与晶片的不同区域相关联的关键程度，可以确定一个或更多个用于晶片缺陷评估的参数。在一个实施方案中，可以选择所述一个或更多个参数，以便只评估处于晶片的关键部分中的缺陷。对于晶片的不同关键部分，所述参数也可以不同。此外，缺陷评估系统可以使用DCA数据或者设计者意图数据在实际缺陷和干扰缺陷之间进行区分。在另一个实施例中，缺陷分析系统可以使用DCA数据和/或设计者意图数据来只分析要紧(即非DCA区域)或最为要紧的晶片区域。例如，基于与晶片的不同区域相关联的关键程度，可以确定一个或更多个用于晶片缺陷分析的参数。可以选择所述一个或更多个参数，以便只分析处于晶片的关键部分中的缺陷。对于晶片的不同关键部分，所述参数也可以不同。而且，分析台可以使用DCA数据或者设计者意图数据在实际缺陷和干扰缺陷之间进行区分。
在不同的实施方案中，掩模版或者晶片检查系统所产生的数据可以传送到被配置为产生DCA的处理机。所述处理机可以将检查所产生的数据与DCA数据组合使用，以便通过过滤掉在DCA中检测到的缺陷或者不执行与DCA对应的检查数据的缺陷检测来标识掩模版或者晶片上的实际缺陷。
所述方法还可以包括将晶片上的干扰缺陷与该晶片上的实际缺陷分开，如步骤32中所示。在一个实施方案中，通过简单地根本不把干扰缺陷标志或识别为缺陷，可以将干扰缺陷与实际缺陷分开。以这种方式，在晶片检查期间产生的数据将不包括代表干扰缺陷的数据。在其他的实施方案中，可以给干扰缺陷和实际缺陷分配不同的标记物，以使两种类型的缺陷都被记录，并且基于不同的标记物能够被分开。在另一个实施方案中，可以独立于实际缺陷文件或列表产生干扰缺陷文件或列表。对用户来讲，干扰缺陷文件或列表可以是可访问的或者是不可访问的。例如，在一些实例中，用户可能只对实际缺陷感兴趣，因此，将不需要缺陷文件或列表。在其他的实例中，为了对干扰缺陷进一步处理或分析，例如验证干扰缺陷的可允许性、确定干扰缺陷对半导体器件成品率的影响，或者为了显示与其他数据重叠的干扰缺陷，用户可以访问该列表。在其他的实施方案中，干扰缺陷数据可以用于工具到工具的比较或校准。例如，干扰缺陷数据可以用来校准或比较不同制造商和型号的检查系统或相同制造商和型号的检查系统。如果要比较不同的制造商和/或型号的检查系统，则可以将干扰缺陷储存为具有例如KLARFF的公用数据结构的文件。
如步骤34中所示，所述方法还可以包括处理代表实际缺陷的数据但不处理代表干扰缺陷的数据。例如，可以不进一步处理、分类、评估或分析代表干扰缺陷的数据，因为先前确定所述缺陷是可允许的。通过消除干扰缺陷数据的处理，处理实际缺陷数据将更简单，可能会更准确，并且更迅速。处理代表实际缺陷的数据可以包括但不限于：确定实际缺陷的横向尺寸、确定实际缺陷的材料、分类实际缺陷、评估实际缺陷，以及分析实际缺陷的根本原因。
在一些实施方案中，所述方法可以包括产生晶片的二维图，如步骤36中所示。在一个实施方案中，在所述图中可以将干扰缺陷与在晶片上检测到的其他缺陷一起示出。在这样的实施方案中，利用一个或更多个标记物，可以将干扰缺陷与图中的其他缺陷区分开。在其他的实施方案中，在图中可以不示出干扰缺陷。因此，所述图可以只示出在晶片上检测到的实际缺陷。以这种方式，所述图可以被用户或处理机更快地分析，因为已经消除了干扰缺陷。二维图可以示出整个晶片(即晶片图)或者仅仅是晶片的一部分(即一个或更多个管芯的图)。在一个实施方案中，所述方法可以包括产生多于一个的二维图，所述二维图示出了晶片的各个部分。此外，所述方法可以包括产生一个或更多个示出晶片的关键部分的二维图。使用不同的颜色、标志或其他标记，在图中可以示出晶片的各个部分的类型。在一些实施方案中，二维图可以与其他数据(例如PROLITH数据、缺陷以及检查区域)重叠。
在另外的实施方案中，所述方法可以包括确定干扰缺陷是否影响最终制造在晶片上的半导体器件的成品率，如步骤38中所示。例如，可以不时地分析可允许掩模版缺陷对成品率的实际影响。在一个实施方案中，可以通过在被图形化的晶片上形成的电气元件上执行的电气测试来分析可允许掩模版缺陷的实际影响。可以在由电气元件形成完整的半导体器件之前或之后执行电气测试。在其他的实施方案中，通过模拟将由被图形化的晶片形成的电气元件的电气特性，可以分析可允许掩模版缺陷的实际影响。可以给模拟程序提供关于可允许掩模版缺陷所导致的晶片缺陷的具体信息。所述具体信息可以包括度量、检查或其他的分析测试的结果。
在其他的实施方案中，所述方法可以包括分析干扰缺陷，以便确定可允许掩模版缺陷是否被正确地分类，如步骤40中所示。例如，可以使用可在步骤38中确定的干扰缺陷对在晶片上制造的半导体器件成品率的影响来确定掩模版缺陷实际上是否可允许。在一些实施方案中，分析干扰缺陷以便确定掩模版缺陷的可允许性可以包括进一步的计量或实验技术，例如高分辨率成像。在其他的实施方案中，分析干扰缺陷以便确定掩模版缺陷的可允许性可以包括分析或处理代表干扰缺陷的数据。例如，可以使用建模来确定干扰缺陷对在晶片上形成的器件的电气特性将具有的影响。
如果可允许掩模版缺陷没有被正确地分类，则所述方法可以包括确定掩模版是否应该被分析、重做(reworked)或放弃，如步骤42中所示。例如，可以分析掩模版，以便产生关于错误地分类的缺陷的信息，例如大小、材料、相位、透射比特性、以及与掩模版上其他特征的接近程度。此外，重做掩模版可以包括修理被错误地分类的缺陷或从掩模版中去除被错误地分类的缺陷。修理过程可以包括化学辅助激光去除、激光诱导冲击波去除或粒子束辅助修理。1998年4月1日到3日在以色列召开的精细颗粒学会(Fine ParticleSociety)第28界年会上由Oramir Semiconductor Equipment有限公司的Genut等发表的“Chemically Assisted Laser Removal of Photoresist and Particles from Semiconductor Wafers(从半导体晶片上化学辅助激光去除光致抗蚀剂和颗粒)”中示出了化学辅助激光去除工具的一个实施例，该文献通过引用被包含于此，就好比是全部在本文中提出的一样。在授予Vaught的美国专利No.5,023,424中示出了激光诱导冲击波去除工具的一个实施例，该专利通过引用被包含于此，就好比是全部在本文中提出的一样。粒子束辅助修理工具可以被配置为执行技术上已知的聚焦离子束(“FIB”)技术。例如，这样的粒子束辅助修理工具在商业上可从马萨诸塞州Peabody的Micrion公司获得。或者，重做掩模版可以包括使用例如蚀刻或者剥离工艺的湿法或者干法清洁工艺来清洁掩模版。如果被错误地分类的缺陷不可修理，则可以放弃掩模版。此外，如果被错误地分类的缺陷数量大大增加了修理的成本，则可以放弃掩模版。图1中所示的方法可以包括这里所描述的任何其他方法的任何其他步骤。
图4是示出一种计算机实现的方法的流程图，所述方法包括通过结合代表掩模版的数据分析检查晶片所产生的数据来检测晶片上的缺陷。所述方法包括获取代表掩模版的数据，如步骤44中所示。代表掩模版的数据可以包括宏级信息(如SRAM)。宏级信息可以包括重复性的小图案(如单元)，所述小图案聚积为中间级图案(如存储器页面)，可以将所述中间级图形一起提升至宏级。代表掩模版的数据也可以是逻辑中离散的宏特征。可以用MEBES文件、GDSII文件或掩模版的其他标准文件描述这些数据。所述文件可以包括如上所述的设计者意图数据，例如在掩模版的不同类型部分或掩模版上特征的各部分之间进行区分的标记物。
所述方法还可以包括确定晶片检查的参数，如步骤46中所示。例如，确定晶片检查的参数可以包括基于代表掩模版的数据来标识与不同类型的掩模版部分、掩模版上的特征或掩模版上特征的部分对应的晶片上不同类型的部分、特征，或特征的部分。在一个实施方案中，所述方法也可以包括在晶片的不同部分之间进行区分，如步骤52中所示。可以基于代表掩模版的数据来确定晶片的不同部分。具体来说，基于标识不同类型的掩模版部分的标记物，可以确定晶片的不同部分，所述标记物可以与这里所描述的晶片的不同部分相关。例如，掩模版的不同部分可以与晶片上的区域相关，在所述区域中印刷了掩模版的这些不同部分。以这种方式，可以将晶片的不同部分标识为关键或非关键的。
或者，基于与晶片的不同区域相关联的关键程度，可以标识晶片的关键部分。在设计者意图数据中可以反映出晶片的不同区域的关键程度，在上面进一步描述了设计者意图数据。以这种方式，可以将晶片上不同部分、特征，或特征的部分标识为关键或非关键的。
不同检查参数可以与晶片上的不同部分、特征，或特征的部分相关联。例如，可以选择参数，以便用不同的参数来检查具有不同关键程度的关键部分。可被改变的参数可以包括但不限于：灵敏度和吞吐率。在一个实施例中，如果晶片的一部分被标识为非关键的，则可以用比晶片的关键部分更低的灵敏度和更高的吞吐率来检查该部分晶片。在另一个实施例中，如果晶片的特征被标识为关键的，则可以用比晶片的非关键特征更高的灵敏度和更低的吞吐率来检查晶片的这个特征。以这种方式，在晶片各处可以改变晶片检查的参数，以便平衡灵敏度和吞吐率之间的折衷而不降低在晶片关键部分中检测的准确性。而且，可以选择晶片检查的参数，以便只检查晶片的关键部分或要紧的晶片部分。以这种方式，在关键部分或要紧部分中可以保持足够的检查灵敏度，同时可以提高晶片检查的总体吞吐率。
可以用类似的方式改变其他的检查参数。另外的可被改变的参数包括在亮场(brightfield)阵列检查中使用的单元大小，以及用于阵列检测器的点扩散函数，所述阵列检测器例如可从KLA-Tencor获得的AIT系统中包括的检测器。此外，从晶片到晶片，检测的参数可以改变。所述方法还可以包括设置晶片检查的参数。设置晶片检查的参数可以包括设置晶片检查系统的硬件和/或软件。
如步骤48中所示，可以使用在步骤46中确定的参数来检查晶片。可以如上所述检查晶片。此外，可以使用上面描述的任一晶片检查系统来检查晶片。在一些实施方案中，晶片检查可以被作为工艺监控检查来执行。在晶片上，可以在工艺期间或工艺已经执行之后来执行这样的检查。此外，这样的晶片检查可以由检查系统自动完成，所述检查系统被适当地配置为在工艺期间或工艺之后自动检查晶片。如这里所描述的那样，工艺监控检查的结果可以用来分析所述工艺，并且也可以用来更改所述工艺的一个或更多个参数。检查晶片生成了由检查晶片所产生的数据，如步骤50中所示。
此外，所述方法可以包括确定用于检测晶片上的缺陷的参数，如步骤54中所示。可以基于晶片部分的类型来确定缺陷检测的参数。可被改变的参数包括例如阈值、算法类型和/或检查方法(即阵列或随机)。在一些实施方案中，预先确定的阈值可以与不同类型的晶片部分相关联。以这种方式，基于晶片部分的类型，针对于晶片的一部分中的缺陷检测，可以选择预先确定的阈值。在一个实施例中，如果基于掩模版信息或者设计者意图数据，确定晶片的一部分是晶片的关键部分，则对于该部分晶片，可以使用比用于晶片的非关键部分的阈值更低的阈值。以这种方式，在晶片的关键部分和非关键部分中，缺陷检测方法的灵敏度可以不同。此外，可以选择检测的参数，以便即使检测到特定类型的缺陷也可以将其忽略。例如，可以设置检测的参数，以便即使检测到干扰缺陷也将其忽略。以这种方式，所述方法可以包括针对用于检测不同区域中的缺陷的“差别阈值”，设置处理机或图像计算机中用于检测的参数(即基于区域的多阈值)。因此，晶片上的干扰缺陷可以不被分类或检测为晶片上的实际缺陷。
根据另一个实施方案，可以使用关于掩模版或者设计者意图数据以及设计的容错性的信息来确定哪些缺陷可以被丢弃(discard)或被分类为干扰缺陷。例如，检测缺陷可以包括：如果一部分晶片中的其他特征具有大于预先确定的阈值的横向尺寸，则丢弃所述这一部分晶片中具有小于所述预先确定的阈值的横向尺寸的缺陷或事件，所述预先确定的阈值与这部分晶片相关联。可以丢弃这样的缺陷，因为这样的缺陷可能并非“致命缺陷”。在不同的实施例中，如果一部分晶片中或部分设计中的电路元件具有预先确定的冗余量，并且如果该部分晶片中的缺陷未超过预先确定的密度阈值，则可以丢弃所述这一部分晶片中的缺陷。在一个这样的实施方案中，可以在完成之后测试电路，以便标识有缺陷的冗余元件。此外，电路可以被重新配置，以便只保留无缺陷的冗余元件。
在另一个实施例中，对于晶片的关键部分和非关键部分可以使用不同的算法。因此，在晶片各处可以改变缺陷检测的参数。此外，从晶片到晶片，可以改变缺陷检测的参数。可以以类似的方式改变其他的检测参数。例如，可以选择检测的参数，以便可以自动地用标记物标记被检测到的缺陷，所述标记物指示缺陷所处的晶片部分或晶片部分的类型。这样的标记物可以用来确定适当的缺陷分析，例如关键尺寸(CD)测量、扫描电子显微分析、轮廓(profile)分析或材料分析。以类似方式，可以给缺陷自动分配标记物，所述标记物直接指示了要对单个缺陷实施的分析的类型。
在一个实施方案中，将掩模版的不同部分与晶片的不同部分相关可以包括将掩模版的坐标转换到晶片的坐标，如步骤56中所示。此外，所述方法可以包括将在掩模版上检测到的缺陷位置坐标转换为晶片上的一个或更多个缺陷的位置坐标。将掩模版的坐标转换为晶片坐标可以如上所述执行。
所述方法还可以包括检测晶片上的缺陷，如步骤58中所示。可以结合代表掩模版的数据，使用检查晶片所产生的数据来执行检测晶片上的缺陷。例如，可以结合基于代表掩模版的数据确定的用于检测的参数，使用检查晶片所产生的数据来执行缺陷检测。
所述方法还可以包括获取代表晶片上的层的数据，如步骤60中所示。所述层可在正被检查的晶片的层次之上或之下。在一个实施方案中，可以通过结合代表掩模版的数据和代表晶片的所述一个层次之上或之下的至少一个晶片层的数据来分析检查晶片所产生的数据，从而执行缺陷检测。数据的组合也可以用来在关键缺陷和非关键缺陷之间进行区分，因为在某些实例中，缺陷之上或之下的器件的特征可能更改缺陷的关键程度。例如，对于缺陷所处的层次是非关键的缺陷对所述晶片的另一个层中的处于所述缺陷之上或之下的特征来说则可能是关键的。
在一个实施例中，如果正被检查的层用来形成IC的M3层，则关于该IC的M2层和/或M4层的信息可被获取，并被用于缺陷检测。以这种方式，所述方法可以包括利用IC设计的多个层的设计信息，包括当前正在处理或检查的层之上和/或之下的一个或更多个层，以便标识关键缺陷并过滤掉非关键缺陷。例如，如上面针对图3a到3d描述的那样，基于IC的另一个层的数据，可以确定该IC的某个层的“不关心区域”。此外，可以丢弃在“不关心区域”中检测到的缺陷。因此，基于缺陷所处部分的关键程度和代表缺陷所处晶片层次之上或之下的至少一个晶片层的数据，可以标识晶片上缺陷的关键程度。此外，在缺陷检测期间可不分析在“不关心区域”中产生的检查数据。或者，可以根本不检查“不关心区域”。
在一些实施方案中,所述方法还可以包括产生在晶片的一个层次上检测到的缺陷的三维表示。在一个这样的实施方案中，所述三维表示可以包括在晶片的所述这一个层次和/或这一个层次之上或之下的至少一个晶片层上的其他特征的三维表示。以这种方式，所述方法可以包括产生并显示与被评估的缺陷图像相邻的设计层的三维合成。在一个实施方案中，缺陷所处的层可以被突出显示，并且可以用某种标记物来标识这个层上任何有关的设计结构。
根据一个实施方案，可以将掩模版设计信息或设计者意图数据用作确定对缺陷的后续分析的因素。例如，所述方法可以进一步包括基于缺陷所处部分的关键程度来确定对缺陷的处理，如步骤62中所示。处理可以包括对缺陷另外的分析测试，例如关键尺寸(CD)测量、扫描电子显微测量，或者技术上已知的任何其他计量、评估或分析。在一个实施方案中，基于如上所述在检测期间分配给缺陷的标记物，可以确定适当的处理。例如，使用光学晶片检查系统检测到的缺陷可能如设计信息所指示的那样，处于晶片的关键区域中。在这种情况下，可以使用电子束评估工具来评估该缺陷。或者，如从设计信息可以明确的那样，如果缺陷好像没有落入晶片的关键区域，则可以不执行对缺陷的进一步的评估。以这种方式，可以将被标识为关键缺陷的缺陷与非关键缺陷分开处理。
在一些实施方案中，处理缺陷可以包括修理晶片上的缺陷。修理晶片上的缺陷可以包括使用例如清洁工艺、蚀刻工艺或CMP工艺同时修理晶片上的多个缺陷。或者，修理晶片上的缺陷可以包括一次修理一个缺陷，例如使用FIB技术。可使不同类型的缺陷经受不同的修理工艺。例如，可使关键缺陷比非关键缺陷经受更准确的修理工艺。以这种方式，可以分开修理关键缺陷和非关键缺陷。此外，可以只修理晶片上检测到的全部缺陷的一部分。例如，可以修理关键缺陷而同时可不修理非关键缺陷。
在一些实施方案中，所述方法可以包括分析在掩模版上检测到的缺陷的可印性，如步骤64中所示。例如，基于被转换为晶片坐标的掩模版坐标，可以使掩模版上的缺陷与晶片上的缺陷或者位置相关。此外，可以标识并分析晶片上与掩模版缺陷相关的缺陷或位置，以便确定掩模版缺陷怎样影响被图形化的晶片。可以确定可允许掩模版缺陷的可印性与这些缺陷的可允许性符合或相悖。此外，也可以以这种方式分析还未被标识为可允许的掩模版缺陷的可印性。
所述方法还包括将在晶片上检测到的缺陷分类为关键缺陷或非关键缺陷，如步骤66中所示。在一个实施方案中，可以基于缺陷所处的晶片部分，将缺陷分类为关键缺陷或非关键缺陷。在不同的实施方案中，可以基于缺陷到晶片上的关键或非关键特征或特征的部分的邻近程度，将缺陷分类为关键缺陷或非关键缺陷。例如，位于关键特征100nm以内的缺陷可以被标识为关键的，但是位于距关键特征至少大约1000nm的缺陷可以不被标识为关键的。这些距离仅仅是说明性的，并且可以取决于例如特征的类型(即栅结构或者接触结构)和缺陷的大小而变化很大。在另外的实施方案中，可以将晶片上与掩模版上的可允许缺陷相关的缺陷标识为非关键缺陷或干扰缺陷。在另一个实施方案中，可以基于缺陷的特性，例如相位、透射比和横向尺寸，将缺陷分类为关键或非关键缺陷。用于分类的参数也可以基于缺陷所处的晶片部分或者缺陷所处的晶片部分的关键程度来确定。以这种方式，缺陷所处的晶片部分可以是给缺陷分配分类时的因素。可以由图像计算机或者检测后的软件来执行对缺陷的分类。分类缺陷也可以包括给缺陷分配其他的“类型”。例如，分类缺陷可以包括将缺陷标识为划痕、颗粒或蚀坑。在一些实施方案中，分类缺陷可以包括使用技术上已知的缺陷来源分析(DSA)算法，或者技术上已知的任何其他算法或缺陷分类方法。
如果在如上所述的检测期间还未分配标记物，则所述方法还可以包括给缺陷分配标记物，如步骤68中所示。标记物可以与缺陷所处的不同晶片部分相关联。此外，分配给缺陷的标记物可以基于缺陷所处的晶片部分的关键程度。标记物可以包括标志、字母数字字符，或者任何其他的能够用来在不同类型的缺陷之间进行区分的标记。代表缺陷的数据和分配给所述缺陷的标记物可以被储存在单个文件中。或者，代表缺陷的数据可以被储存在一个文件中，而分配给所述缺陷的标记物可以被储存在不同的文件中。
如步骤70中所示，所述方法可以包括将关键缺陷与非关键缺陷分开。可以如上所述那样执行将关键缺陷与非关键缺陷分开。在一些实施方案中，所述方法可以包括从晶片检查所产生的数据中去除在晶片上的与可允许掩模版缺陷的位置对应的坐标处检查晶片所产生的数据。此外，所述方法可以包括分开地处理代表关键缺陷和非关键缺陷的数据，如步骤72中所示。可以如上所述那样执行分开地处理代表关键缺陷和非关键缺陷的数据。
如步骤74中所示，所述方法可以进一步包括基于关于关键缺陷和非关键缺陷的信息，分析在晶片上执行的工艺。使用设计者意图数据允许出于如上所述的检查和评估的目的，标识关键缺陷并过滤掉非关键缺陷。但是，在一个实施方案中，分析并解决制造工艺的问题既利用了关键缺陷信息，也利用了非关键缺陷信息。在不同的实施方案中，对于工艺分析和故障检修，可以选择性地使用非关键缺陷数据。例如，所述方法可以包括分析用于用掩模版图形化晶片的光刻工艺。此外，可以使用关于关键和非关键缺陷的信息来更改光刻工艺的一个或更多个参数。例如，所述方法可以包括使用反馈控制技术来更改光刻工艺的一个或更多个参数。可以更改光刻工艺的所述一个或更多个参数，以便减少在使用所述掩模版处理的额外晶片上产生的关键缺陷的数量。图4中所示的方法可以包括这里所描述的任何其他方法的任何其他步骤。
图5是流程图，示出了一种用于选择性地使用缺陷信息来分析制造工艺的计算机实现的方法的实施方案。按目前的惯例，代工厂或IC制造设施，贯穿各个IC制造阶段检查并评估晶片上发生的缺陷，以便获取特性缺陷分布。然后，该缺陷分布可以用于各种目的，包括预测成品率和识别并解决工艺限制。这种方法的限制是缺陷分布不能忽略对相应的被加工完成的IC器件的工作没有负面影响的缺陷。这里所描述的计算机实现的方法通过细化缺陷分布来提供与制造工艺的分析相关的更准确的缺陷优先次序，解决了这个限制。
根据一个实施方案，一种用于确定制造工艺性能的计算机实现的方法可以包括：获取在制造工艺期间的不同时间执行的晶片检查所产生的缺陷信息。可以储存每一个检查所产生的缺陷信息。例如，可以将缺陷信息储存在存储器介质、数据库或加工数据库中。如图5中所示，所述方法还可以包括标识使用所述制造工艺处理的晶片上的坏管芯，如步骤76中所示。标识晶片上的坏管芯可以包括在制造工艺的末尾在管芯上执行功能测试。或者，标识晶片上的坏管芯可以包括在制造工艺期间的某个点在管芯上执行电气测试。坏管芯可能包含一个或更多个具有预先确定的范围之外的功能的电气元件。
此外，所述方法包括标识晶片上缺陷的不同部分，如步骤78中所示。在一个实施方案中，可以基于检查晶片所产生的数据，结合代表坏管芯中的一个或更多个电气元件的设计信息来标识晶片上缺陷的不同部分。检查数据可以包括对晶片的多次检查(即在制造工艺期间的不同时间执行的检查)所产生的数据。缺陷的一部分可能更改由所述一个或更多个电气元件形成的器件的特性，以致所述特性位于预先确定的限制以外。例如，可以使用设计信息有效并准确地分析坏管芯的缺陷信息，以便标识关键缺陷，同时选择性地忽略非关键缺陷。如这里所描述的那样，可以将关键缺陷与非关键缺陷区分。在另一个实施例中，可以使用设计信息过滤掉在晶片检查或评估期间标识的缺陷，所述缺陷对最后的IC器件有影响，所述IC器件偏离或低于某个阈值。作为结果的缺陷分布提供了对与制造工艺有关的缺陷类型和数量的更准确的度量。
所述方法进一步包括基于缺陷的一部分确定制造工艺的性能，如步骤80中所示。例如，可以基于关键缺陷而非非关键缺陷来确定制造工艺的性能。在一个实施方案中，制造工艺的性能是该部分缺陷的杀伤率。在另一个实施方案中，制造工艺的性能是所述制造工艺的成品率。通过从考虑中去除某些非关键缺陷，所述计算机实现的方法的一个实施方案有助于更准确的确定制造工艺的“杀伤率”特性，而这又使得对特性成品率更精确的估计能够进行。
所述方法还可以包括基于制造工艺的性能，更改制造工艺的一个或更多个参数，如步骤82中所示。可以使用反馈控制技术更改制造工艺的一个或更多个参数。由于可以基于制造工艺更准确的杀伤率或成品率的确定来确定所述参数，所以可以显著提高使用所述被更改的参数的制造工艺的性能。可以以这种方式多次分析和更改制造工艺，以便进一步降低制造工艺的杀伤率并提高成品率。图5中所示的方法可以包括这里所描述的任何其他方法的任何其他步骤。
图6是流程图，示出了一种计算机实现的方法，所述方法包括基于制造工艺期间执行的晶片检查所产生的数据来更改IC的设计。根据一个实施方案，所述方法可以用于基于在IC器件的制造工艺期间获取的缺陷信息来提高IC的设计过程。可以根据设计信息来分析缺陷信息。所述方法提供了一种反馈方法，在所述反馈方法中，基于设计信息，IC器件的设计和制造阶段被逐步优化。
目前，在IC器件的制造阶段期间的缺陷检查和评估为每一个制造工艺产生了大量的缺陷相关数据。代工厂通常将缺陷数据的使用限于工艺问题的即时故障检修，目的是在后续批次的IC器件中消除缺陷。但是，取决于被制造的IC器件的特性以及制造阶段期间采用的工艺所加的各种约束限制，在某个点上，对工艺的进一步改进可能变得困难和昂贵，对减少缺陷的影响降低。例如，在微处理器的制造阶段期间执行的一个或更多个工艺可能无法可靠地满足关键尺寸要求。
所述计算机实现的方法包括设计IC，如步骤84中所示。可以使用任何技术上已知的方法设计IC。所述方法还包括使用制造工艺来处理晶片，如步骤86中所示。制造工艺可以包括许多单个的工艺，例如沉积、光刻、蚀刻、化学机械平面化、电镀、离子注入、清洁和外延生长。此外，制造工艺可以包括多于一次地执行多个单个工艺中的某些工艺。如步骤88中所示，所述方法包括在制造工艺期间检查晶片。在制造工艺期间可以多次检查晶片。例如，可以在光刻工艺之后、在蚀刻工艺之后、在化学机械平面化工艺之后，和/或在清洁工艺之后检查晶片。在一些情况中，可以在一个或更多个单个工艺期间检查晶片。
在晶片的检查期间可以在晶片上检测关键和非关键缺陷。如步骤90中所示，所述方法可以包括基于IC设计，在晶片上的关键和非关键缺陷之间进行区分。例如，IC设计可以包括指示设计的不同部分的标记物。可以如上所述进一步构成标记物。在一个实施方案中，可以基于缺陷所处的设计部分确定缺陷的关键程度。在另一个实施方案中，关键缺陷可以包括可更改IC的一个或更多个特性的缺陷。相反，非关键缺陷可以包括将不实质性地更改IC的一个或更多个特性的缺陷。
在一些实施方案中，所述方法可以包括将关键缺陷与非关键缺陷分开，如步骤92中所示。以这种方式，可以很容易地将关键缺陷与非关键缺陷分开地处理。可以如上所述地将关键缺陷与非关键缺陷分开。此外，所述方法包括基于在晶片上检测到的缺陷更改IC的设计，所述晶片的相当的部分包括关键缺陷，如步骤94中所示。以这种方式，使用所述设计信息，所述方法选择性地忽略对于完成的IC的功能不关键的缺陷，由此减少或者消除了目前使用的方法的限制。如图6中所示，可以使用反馈控制技术来执行更改IC的设计。
在一个实施方案中，可以更改IC的设计以便减少在制造工艺期间形成的关键缺陷的数量。在另一个实施方案中，所述方法可以包括基于关键缺陷确定制造工艺的成品率，如步骤96中所示。在这样的实施方案中，可以更改IC的设计，以便提高制造工艺的成品率。在一些实施方案中，所述方法可以包括标识制造工艺的一个或更多个单个的工艺，所述一个或更多个单个工艺至少导致在晶片上形成了所述关键缺陷中的一些，如步骤98中所示。因此，使用所述设计信息，所述方法允许在制造阶段期间更准确地标识真正限制性的工艺。
根据一个实施方案，一旦用提高的信任度标识了这些限制性工艺，则可以使用关于趋于引发限制性工艺故障的设计的具体特性的信息来改进IC器件的设计。以这种方式，可以响应于晶片上产生关键缺陷的单个工艺来更改IC的设计。在一个这样的实施方案中，所述方法还可以包括确定IC的设计是否对关键缺陷的形成有贡献，如步骤100中所示。此外，可以更改IC的设计，以便减少在所述单个工艺期间形成的关键缺陷的数量。
减少了制造阶段期间的关键缺陷的改进设计在后续的检查和评估期间可以提供改进的灵敏度和吞吐率。这种用于改进IC设计阶段的反馈方法可以被执行多于一次，以便逐步地提高制造阶段的成品率。在另外的实施方案中，可以基于关于在晶片上检测到的缺陷的信息来更改制造工艺。图6中所示的方法可以包括这里所描述的任何其他方法的任何其他步骤。
图7是示出储存介质102的原理图。在一个实施方案中，所述储存介质可以是数据库。在另一个实施方案中，所示储存介质可以包括技术上已知的适于储存数据的任何介质。储存介质102包括代表IC设计104的数据。储存介质102还包括代表IC制造工艺106的数据。此外，储存介质102包括缺陷数据108，缺陷数据108代表在IC制造工艺期间在晶片上检测到的缺陷。缺陷数据可以被过滤，以使缺陷的相当的部分包括能够更改IC的一个或更多个特性的关键缺陷。具体来说，可以使用设计信息来过滤缺陷信息，以便排除对完成的IC器件的功能没有影响或只有有限的影响的非关键缺陷。
在一些实施方案中，储存介质还可以包括代表关键缺陷和IC设计之间的关系110的数据。具体来说，所述关系可以是IC设计特性和在与各种制造工艺有关的制造阶段期间可能发生的缺陷之间的关系。在一个实施方案中，可以基于代表IC设计104的数据、代表IC制造工艺106的数据和缺陷数据108，使用所述储存介质来更改IC设计。在一些实施方案中，可以使用IC设计特性和缺陷之间的关系，使用所述储存介质来更改IC设计。因此，在设计阶段期间，可以使用所述储存介质来提高设计对可制造性的适应性。此外，图7中所示的储存介质可以用来实现图6中所示的方法。
图8是流程图，示出了一种计算机实现的方法的实施方案，所述方法包括基于在制造工艺期间检查晶片所产生的缺陷数据来模拟IC的一个或更多个特性。缺陷的相当的部分包括能够更改IC的一个或更多个特性的关键缺陷。在一些实施方案中，所述方法可以用来模拟缺陷对完成的IC器件的功能的影响。相反，目前，IC设计工具模拟IC设计的性能，但不使用制造工艺信息。反之，这样的模拟专注于非工艺相关的关系，例如设计规则和定时之间的关系。此外，用于模拟缺陷对完全被制造的IC器件的影响的工具目前只考虑了有关缺陷的有限信息。因此，预测缺陷对IC设计的影响的能力相对不准确也不可靠。相反，这里所描述的方法通过考虑制造工艺信息，提供了改进的用于模拟IC设计性能的方法。此外，这里所描述的方法通过在模拟缺陷对最终完成的IC器件功能的影响时利用全面的缺陷信息，从而解决了其他模拟方法的限制。可以使用IC设计信息来获取制造工艺信息和全面的缺陷信息。
如步骤112中所示，所述方法可以包括通过检查晶片产生数据。可以在制造工艺期间的任何时间检查晶片。在另一个实施方案中，所述方法可以包括获取如上所述的通过检查晶片所产生的数据。在一个实施方案中，数据可以通过在IC器件的制造工艺的各个阶段期间执行的检查和评估来产生。在一些实施方案中，关于缺陷的信息可以包括晶片上缺陷位置的坐标和三维缺陷轮廓。关于缺陷的信息可以包括检查和评估期间可能产生的关于缺陷的任何信息。
所述方法还包括将关键缺陷与非关键缺陷分开，如步骤114中所示。如这里所描述的，可以使用设计者意图数据将关键缺陷与非关键缺陷分开。例如，所述方法可以包括基于IC设计，在检查期间检测到的关键缺陷和非关键缺陷之间进行区分。非关键缺陷可以被标识为将不显著地更改IC的一个或更多个特性的那些缺陷(即对IC器件的性能不关键的缺陷)。以这种方式，通过选择性地忽略基于设计信息被确定为对完成的IC器件的性能不关键的缺陷，获取了关于在制造阶段期间采用的各种工艺的性能和成品率的信息。
所述方法包括基于缺陷数据模拟IC的一个或更多个特性，如步骤116中所示。在一些实施方案中，关于上面所获取的各个制造工艺的信息也可以用来模拟IC的一个或更多个特性。关于上面所获得的各个工艺的信息可以用来更准确地模拟IC器件设计的性能。此外，对缺陷信息的这种预处理保证了能够更有效、更快并使用更少的计算资源来进行模拟。在特定的实现中，用于模拟的缺陷数据包括缺陷坐标和三维缺陷轮廓。IC的一个或更多个特性可以包括但不限于：电压降、定时减慢、部分器件故障和整个器件故障。图8中所示的方法可以包括这里所描述的任何其他方法的任何其他步骤。
图9是示出一种计算机实现的方法的实施方案的流程图，所述方法包括基于缺陷数据来确定图形在样品上的布置。在一个实施方案中，所述方法包括使用设计信息来选择性地将设计图形与表现出缺陷的空白介质(blank medium)匹配。在一种实施方案中，样品可以是空白掩模版衬底。在另一个实施方案中，样品可以是晶片。晶片可以是空白晶片或者其上形成图形化的层之前的晶片。但是，晶片可以具有先前在其上形成的其他图形化层。这些先前被图形化的层可以在要被图形化的层下面形成。但是，这里所描述的计算机实现的方法可以被应用于图形被印刷或以其他方式印在介质或者样品上的大多数情况，所述介质或者样品可能呈现缺陷，所述样品包括了除半导体工业以外的技术上已知的任何这样的样品。
如步骤118中所示，所述方法可以包括通过检查样品产生数据。在不同的实施方案中，如上所述，所述方法可以包括获取通过检查样品所产生的数据。所述方法还可以包括标识图形的关键部分，如步骤120中所示。在一些实施方案中，如这里所描述的那样，标识图形的关键部分可以基于设计信息。在另一个实施方案中，所述方法可以包括不用这种设计信息而标识图形的关键部分。例如，可以不使用设计信息而执行图形与空白掩模版衬底的对准。
此外，所述方法可以包括确定图形在样品上的布置，如步骤122中所示。确定图形的布置可以包括横向平移图形、旋转图形、缩放图形，或其任意组合。横向平移图形可以包括沿着x方向和/或y方向横向平移图形。在一个实施方案中，确定图形的布置可以包括选择图形的布置，以使样品上缺陷的相当的部分不与所述图形重叠。在一些实施方案中，确定图形的布置可以包括针对样品上缺陷的位置来确定图形关键部分的布置。例如，确定图形的布置可以包括选择图形的布置，以使样品上缺陷的相当的部分不与所述图形的关键部分重叠。在一个特定实施例中，空白掩模版衬底的检查在衬底上标识了许多缺陷。然后，要印刷在所述掩模版衬底上的设计图形可以被对准，并且印刷在所述掩模版衬底上，以使空白掩模版上的缺陷不与设计图形的任何关键部分重叠。在另外的实施方案中，确定图形的布置可以包括选择图形的布置，以使样品上的缺陷和图形的关键部分之间的重叠量低于预先确定的阈值。以这种方式，可以容忍样品上的缺陷和样品上关键区域之间的某种程度的重叠，并且可以印刷设计图形，以使重叠程度低于某个阈值。
在一些实施方案中，所述方法还可以包括确定样品上的缺陷和图形的关键部分之间的重叠，如步骤124中所示。在另外的实施方案中，如果样品是空白掩模版衬底，则所述方法可以包括确定样品上的缺陷和图形的关键部分之间的重叠量。空白掩模版上的缺陷和设计图形的关键区域之间的重叠程度可以是使用所述被图形化的掩模版来曝光晶片将产生的关键缺陷的预期数量的指示(indicator)。因此，这样的实施方案也可以包括估计使用所述掩模版在晶片上可能产生的关键缺陷的数量，如步骤126中所示。在另一个实施方案中，如果样品是空白掩模版衬底，则所述方法可以包括基于图形针对坐标系统的布置，确定掩模版与曝光工具和/或晶片的对准，如步骤128中所示。例如，关于设计图形相对标称坐标的位移的信息可以被储存，并且随后可以被用来将掩模版与步进光刻机和/或晶片正确地对准。以类似的方式，可以将掩模版与在晶片图形化期间呈现出缺陷的晶片选择性地对准。
图9中所示的计算机实现的方法提供了几个优点，包括但不限于：容忍空白掩模版衬底和晶片上的缺陷的能力、通过降低甚至消除替换或修理空白掩模版衬底和晶片的需求来节省成本，以及，通过降低甚至消除与报废和替换有缺陷空白掩模版衬底和晶片相关联的处理延迟来节省时间。图9中所示方法可以包括这里所描述的任何其他方法的任何其他步骤。
图10是流程图，示出了一种用于确定缺陷的重要性的计算机实现的方法的实施方案。在半导体器件的制造中使用掩模版作为母图形(master pattern)。在这些半导体器件的生产中，掩模版的自动检查是标准步骤。检查是用来检测掩模版上的缺陷，随后，基于缺陷处置标准，可以报废、修理、清洁或认可所述掩模版。所述检查是关键的，因为掩模版上即使一个重要缺陷也可能导致用所述掩模版制造的整个半导体器件失效或者某些方面有瑕疵。随着更复杂的半导体设计被开发，所述设计导致了更复杂的掩模版和更复杂的光刻技术。更小的设计尺寸与日益增加的复杂性结合，已经导致了检测和准确处置掩模版缺陷上日益增加的困难。例如，掩模版上的东西(设计或缺陷)和晶片上产生的作为结果的东西之间可能存在基本上非线性的关系。
已经开发了用于确定缺陷的可印性的方法。例如，在授予Vacca等的美国专利No.6,076,465和授予Vacca等的美国专利No.6,381,358号以及Vacca等在2002年2月11日递交的名为“用于确定掩模版缺陷可印性的系统和方法”的美国专利申请No.10/074,857中示出了用于确定掩模版缺陷可印性的系统和方法，所述专利和专利申请通过引用被包含于此，好比是全部在本文中提出的一样。在授予Glasser等的美国专利No.6,529,621以及由Glasser等提出的PCT申请WO 00/36525中示出了用于掩模版检查的设计者意图数据和方法的实施例，所述专利和申请通过引用被包含于此，好比是全部在本文中提出的一样。
这里所描述的计算机实现的方法提供了用于确定掩模版上的缺陷的重要性或者潜在重要性的方法。该方法可以利用掩模版图形产生系统或掩模版检查系统。如步骤130中所示，所述方法包括确定掩模版上不同区域的设计重要性。在一些实施方案中，利用关于掩模版和完整掩模版设计上下文的信息，通过自动计算机程序，可以确定掩模版上设计重要性更大或者更小的区域。确定掩模版上不同区域的设计重要性可以在或者可以不在检查之前实施的预处理步骤期间执行。或者，可以在检查期间或者在检查之后实施的后处理步骤期间执行确定不同区域的设计重要性。
所述方法还包括确定在掩模版上检测到的缺陷的设计重要性，如步骤132中所示。设计重要性是对缺陷如何影响掩模版的设计的度量。基于掩模版上缺陷所处区域的设计重要性，可以确定缺陷的设计重要性。或者，可以通过将代表缺陷的数据与阈值比较，并且如果所述数据大于所述阈值则确定所述缺陷具有设计重要性，来确定缺陷的设计重要性。在一些实施方案中，代表缺陷的数据可以包括缺陷的相位和/或透射比、缺陷的横向尺寸或缺陷和掩模版上的其他特征之间的距离。在一个实施方案中，所述阈值可以依据缺陷在掩模版上的位置而变化。因此，掩模版上的每一个缺陷或者位置均可能具有一个阈值，在所述阈值之上，缺陷可以被确定为具有设计重要性。例如，所述阈值在具有较高的设计重要性的掩模版区域中可能具有比具有较低的设计重要性的掩模版区域中的阈值更低的值。
所述方法还包括确定掩模版上不同区域的光刻重要性，如步骤134中所示。例如，可以获取关于其中将使用该掩模版的光刻工艺的信息。在一个实施方案中，可以从加工数据库获取关于光刻工艺的信息。在另一个实施方案中，可以从模拟软件获取关于光刻工艺的信息，可以使用所述软件为光刻工艺确定工艺窗口(process window)。在不同的实施方案中，可以从使用工艺窗口特征(PWC)掩模版获取的实验结果得到关于光刻工艺的信息。在一些实施方案中，可以利用关于掩模版设计和光刻工艺的信息，通过自动计算机程序来确定掩模版上较高或较低光刻关键程度的区域。确定掩模版上不同区域的光刻重要性可以在掩模版检查之前实施的预处理步骤期间执行、在掩模版检查期间执行，和/或在掩模版检查之后实施的后处理步骤期间执行。
所述方法还包括确定在掩模版上检测到的缺陷的光刻重要性，如步骤136中所示。光刻重要性是对缺陷如何影响由使用所述掩模版的光刻工艺光刻的晶片的度量。基于掩模版上缺陷所处区域的光刻重要性，可以确定缺陷的光刻重要性。或者，可以通过将代表缺陷的数据与阈值比较，并且如果数据大于所述阈值则确定所述缺陷具有光刻重要性，来确定缺陷的光刻重要性。代表缺陷的数据可以包括上面所描述的任何数据。在一个实施方案中，所述阈值可以依据缺陷在掩模版上的位置而变化。以这种方式，每一个缺陷或掩模版上的位置均可能具有一个阈值，在所述阈值之上，缺陷可以被确定为具有光刻重要性。例如，所述阈值在具有较高的光刻重要性的掩模版区域中可能具有比具有较低的光刻重要性的掩模版区域中的阈值更低的值。
如步骤138中所示，所述方法包括确定在掩模版上检测到的缺陷的总体重要性。基于缺陷的设计重要性和光刻重要性可以确定缺陷的总体重要性。因此，通过确定掩模版的特定位置中的缺陷的设计重要性，结合晶片上特定位置中的缺陷的光刻重要性，所述方法可以用来确定缺陷的总体重要性。可以从下列4个类别中选择所述缺陷的总体重要性：光刻和设计上重要、仅仅光刻上重要、仅仅设计上重要，以及不重要。每一个缺陷均可以被分配到所述4个类别之一。
图11中所示的图是概念图，示出了缺陷可能怎样落入这些类别中的每一个。如图11中所示，缺陷的重要性可以作为幅度(或透射比)和相位以及尺寸的函数来变化。但是，缺陷的重要性也可以作为缺陷和掩模版的其他特性的函数来变化。例如，缺陷的重要性可以作为该缺陷和掩模版上其他特征之间距离的函数来变化。如图11中进一步所示，在掩模版上检测到的不同缺陷可能具有设计重要性或光刻重要性。在具有某种类型的重要性的所有缺陷中，这些缺陷中的更小部分既具有设计重要性也具有光刻重要性。将重要性的两个标准都应用于所述缺陷允许基于掩模版上最重要的区域或者缺陷来分析或者改变半导体制造工艺，同时保留关于比较不重要的区域或缺陷的信息(如果要求的话)。
在一些实施方案中，所述方法可以包括确定掩模版的处理，如图10的步骤140中所示。在一个这样的实施方案中，可以基于掩模版上单个缺陷的设计、光刻和/或总体重要性来确定对掩模版的处理。掩模版的处理可以包括但不限于：报废掩模版、修理掩模版，和/或清洁掩模版。通过组合关于两种类型的重要性的信息，有可能减少或者消除报废、修理或清洁某些掩模版的必要性。
在另外的实施方案中，所述方法可以包括确定用来修理掩模版上缺陷的工艺的一个或更多个参数，如步骤142中所示。例如，基于缺陷的设计、光刻和/或总体重要性，可以确定用来修理掩模版上缺陷的工艺的一个或更多个参数。以这种方式，用来修理掩模版上缺陷的工艺的一个或更多个参数可以不同。例如，可以使用具有比用来修理具有较低的总体重要性的缺陷的工艺更高准确性的工艺来修理具有较高的总体重要性的缺陷。修理工艺可以包括这里所描述的任何修理工艺，以及技术上已知的任何其他修理工艺。确定掩模版的处理或者用来修理掩模版上缺陷的工艺的一个或更多个参数可以以自动方式来进行，从而减少甚至消除要人来做出有关处置缺陷的决策的需要。
在一个实施方案中，所述方法可以包括产生在掩模版上检测到的缺陷的可视化表示，如步骤144中所示。所述可视化表示可以包括分配给所述缺陷的一个或更多个标记物，所述标记物指示缺陷的设计、光刻和/或总体重要性。可视化表示也可以包括缺陷的二维可视化表示、缺陷的三维可视化表示、掩模版上缺陷所处区域的二维图，或者缺陷所处的掩模版的二维图。此外，缺陷的可视化表示可以与代表缺陷、缺陷所处掩模版区域，或缺陷所处的掩模版的其他数据重叠，例如，缺陷的可视化表示可以包括掩模版上可能邻近所述缺陷的其他特征的可视化表示，以及，在一些情况中，可以包括分配给特征的标记物，所述标记物可以或可以不指示这些特征的设计、光刻和/或总体重要性。在一些实施方案中，所述方法可以包括产生掩模版上单个区域的可视化表示，如步骤146中所示。在一个这样的实施方案中，所述可视化表示可以包括分配给单个缺陷的标记物，所述标记物指示所述单个区域的设计、光刻和/或总体重要性。该可视化表示还可以进一步按如上所述来构成。以这种方式，在向用户展示结果时，所述方法可以用来指示较高或较低重要性的缺陷区域。而且，可以指示关键设计区域和/或关键光刻区域，以及高掩模误差增强系数(MEEF)区域。
在一种实施方案中，所述方法可以包括确定掩模版上不同区域的总体重要性，如步骤148中所示。可以基于掩模版上不同区域的设计重要性和光刻重要性来确定掩模版上不同区域的总体重要性。在一些实施方案中，掩模版上不同区域的总体重要性可以用来确定掩模版上缺陷的总体重要性。例如，可以给掩模版上的缺陷分配与所述缺陷所处的掩模版区域相同的总体重要性。在这些实施方案中，可以或可以不如上所述地确定缺陷的设计重要性和光刻重要性。
通过组合关于两种类型重要性的信息，所述方法能够用来提高涉及掩模版的半导体制造工艺的成品率、周期、效率，以及其他的方面。具体来说，通过基于掩模版上特定位置的重要性来调整系统参数，有可能改善图形生成工艺。在一个实施方案中，所述方法可以包括确定用来制造掩模版的工艺的一个或更多个参数，如步骤150中所示。可以基于掩模版上不同区域的设计、光刻和/或总体重要性来确定工艺参数。在一些实施方案中，对于掩模版上的不同区域，可以独立确定工艺参数。以这种方式，对于掩模版上多于一个的区域，所述工艺的一个或更多个参数可以不同。因此，在掩模版上各处，所述工艺的参数可以独立地变化。例如，在具有比另一个掩模版区域更高的总体重要性的掩模版区域中，掩模版制造工艺的参数可以被选择，以使具有更高总体重要性的区域用比其他区域更高的写入保真度(fidelity)来处理。在重要性变化的区域中，制造工艺工具参数的规则可以由用户手工设置，或者由配置为执行图10中所示方法的处理机自动设置。掩模版制造工艺的实施例包括图形生成、蚀刻、清洁或者技术上已知的任何其他掩模版制造工艺。
在另外的实施方案中，所述方法可以包括确定用来检查掩模版的工艺的一个或更多个参数，如步骤152中所示。可被更改的参数可以是被配置为执行掩模版检查的检查工具的参数。可以如上所述地确定检查工艺的参数。因此，在掩模版各处，检查工艺的参数从区域到区域可以独立地变化。例如，可以选择检查工艺的参数在一个区域中具有比用来检查掩模版上的其他区域的灵敏度更高的灵敏度。具体来说，在光刻和设计方面最重要的掩模版区域，掩模版检查的缺陷灵敏度可以最高。在光刻和设计方面最重要的掩模版区域中提高的灵敏度可以提高使用这样的掩模版所制造的半导体器件的性能或者成品率。掩模版检查工艺可以是技术上已知的任何适当的检查工艺，例如基于掩模版透射和/或反射光的检查以及基于空间成像的检查。
为了处理掩模版检查所产生的数据，可以以几钟模式(管芯:管芯检测，管芯:数据库检查，或技术上已知的任何其他模式)中的任意一种来进行缺陷检测。也可以基于掩模版上特定区域或缺陷的重要性来改变检查数据处理的一个或更多个参数。可更改的一个或更多个数据处理参数包括用于缺陷检测的阈值或算法。以类似的方式，可以如上所述地确定用来评估掩模版上缺陷的工艺的参数。用于重要性变化的区域中的检测系统和/或评估系统参数的规则可以由用户手工设置，或者由被配置为执行这里所描述的方法的处理机自动设置。
在另一个实施方案中，所述方法可以包括确定用来修理掩模版的工艺的一个或更多个参数，如步骤154中所示。可以如上所述地确定修理工艺的参数。因此，在掩模版上各处，从区域到区域，修理工艺的参数可以独立地变化。例如，可以选择修理工艺的参数在一个区域中具有比用来修理掩模版上的其他区域的准确性更高的准确性。在重要性变化的区域中用于修理工具参数的规则可以由用户手工设置，或者由被配置为执行这里所描述的方法的处理机自动设置。用于掩模版的修理工艺可以是技术上已知的任何适当的修理工艺，例如化学辅助激光去除、激光诱导冲击波去除，粒子束辅助修理，或者使用例如蚀刻或者剥离工艺的湿法或者干法清洁工艺来清洁掩模版，这些工艺在上面被更详细地描述了。图10中所示的方法可以包括这里所描述的任何其他方法的任何步骤。
实现如上所述那些方法的程序指令可以通过载体介质传送或储存在载体介质上。程序指令可在计算机系统上执行，以便执行这里所描述的计算机实现的方法中的任意一种。载体介质可以是例如电线、电缆或无线传输链路的传输介质，或者是沿着这样的电线、电缆或链路传播的信号。载体介质也可以是例如只读存储器、随机访问存储器、磁盘或光盘，或者磁带的储存介质。一种或更多种数据结构和/或规则数据库可以通过这样的载体介质类似地传送，或者被储存在这样的载体介质上。
配置为执行这里所描述的计算机实现的方法中的任意一种的系统可以包括处理机。所述处理机可以被配置为执行程序指令，用于执行这里所描述的计算机实现的方法中的一种或更多种。所述处理机可以是技术上已知的任何适当的处理机。在一个实施例中，所述处理机可以是图像计算机。在另一个实施例中，所述处理机可以是任何技术上已知的适当的微处理器。
可以以各种方式配置系统和处理机。在一个实施方案中，所述系统可以被配置为单独的系统。以这种方式，除了通过传输介质，所述系统可以不耦合到另一个系统。例如，所述系统的处理机可以通过传输介质耦合到掩模版和/或晶片检查系统的处理机。图2中示出了一种这样的结构。传输介质可以包括上面描述的传输介质中的任意一种。在一个实施方案中，系统可以是耦合到检查系统、缺陷评估系统、掩模版制造工具和/或修理工具的单独的系统。在一些实施方案中，所述系统可以耦合到多于一个系统和/或多于一个工具。在另一个实施方案中，所述系统可以是耦合到加工数据库的独立系统。在另外的实施方案中，除了耦合到另一个系统和/或工具以外，所述系统还可以耦合到加工数据库。
在其他的实施方案中，所述系统的处理机可以包含在检查系统、缺陷评估系统、掩模版制造工具或修理工具中。例如，除了检查系统处理机的标准功能以外，这样的处理机还可以被配置为执行上面所描述的计算机实现的方法中的一种或更多种。在检查系统的情况下，这样的标准功能的实施例可以包括接收和处理检测系统的检测器产生的信号，并校正检查系统。
在上面实施方案的任何一个中，处理机可以被配置为控制检查系统、缺陷评估系统、掩模版制造工具和/或修理工具的一个或更多个参数。例如，所述处理机可以被配置为根据上面实施方案的任何一个来更改检查系统、缺陷评估系统、掩模版制造工具和/或修理工具的一个或更多个参数。在另一个实施方案中，所述处理机可以被配置为将被更改的参数和改变所述参数的指令发送到检查系统、缺陷评估系统、掩模版制造工具和/或修理工具。
鉴于本说明书，本发明各个方面进一步的修改以及可替换的实施方案对本领域技术人员来讲是清楚的。例如，提供了使用设计者意图数据检查晶片和掩模版的方法和系统。因此，本说明书应当被理解为仅仅是说明性的，目的是教导本领域技术人员来实施本发明的一般方式。应当理解，这里所示出并描述的本发明的形式应被当作目前优选的实施方案。这里所示出和描述的元件和材料可以被替换，部件和过程可以被颠倒，并且本发明的某些特征可以被独立地利用，在得益于对本发明的描述之后，所述这些对本领域技术人员来说都将是清楚的。可以在这里所描述的元件中做出改变，而不会偏离所附权利要求书中所描述的本发明的精神和范围。

Claims (23)

1.一种计算机实现的用于检查晶片和掩模版的方法，所述方法包括：
基于与晶片的不同区域相关联的关键程度，标识所述晶片的关键部分；以及
选择用于检查所述晶片的参数，以便只检查所述晶片的所述关键部分，其中所述标识操作和所述选择操作使用计算机处理机执行。
2.如权利要求1所述的方法，其中，选择所述参数，以便用不同的参数来检查具有不同关键程度的所述关键部分。
3.如权利要求1所述的方法，还包括将在掩模版上检测到的缺陷的位置坐标转换为所述晶片上的一个或更多个缺陷的位置坐标，并且分析在所述掩模版上检测到的所述缺陷的可印性。
4.如权利要求1所述的方法，还包括将在掩模版上检测到的缺陷的位置坐标转换为所述晶片上的一个或更多个缺陷的位置坐标，并且从晶片检查数据中去除所述晶片上的所述坐标处的检查数据。
5.如权利要求1所述的方法，还包括产生一个或更多个示出所述晶片的所述关键部分的二维图。
6.如权利要求1所述的方法，其中，所述选择操作包括选择所述参数，以便不将所述晶片上的所述干扰缺陷分类为实际缺陷。
7.如权利要求1所述的方法，还包括基于缺陷所处的所述关键部分的关键程度，给所述晶片上的所述缺陷分配标记物。
8.如权利要求1所述的方法，还包括基于缺陷所处的所述关键部分的所述关键程度，确定对所述晶片上的所述缺陷的处理。
9.如权利要求1所述的方法，还包括基于所述关键部分的所述关键程度，设置一个或更多个用于分类所述晶片上的缺陷的参数。
10.如权利要求1所述的方法，还包括将所述晶片上的缺陷分类为关键缺陷或非关键缺陷，并且基于所述关键缺陷和所述非关键缺陷来分析在所述晶片上执行的工艺。
11.如权利要求1所述的方法，还包括将所述晶片上的缺陷分类为关键缺陷或非关键缺陷，并且将所述关键缺陷与所述非关键缺陷分开处理。
12.如权利要求1所述的方法，还包括：如果所述关键部分之一中的缺陷具有小于预先确定的阈值的横向尺寸，并且如果该一个部分的其他特征具有大于所述预先确定的阈值的横向尺寸，则丢弃代表所述这一个部分中的所述缺陷的检查数据。
13.如权利要求1所述的方法，还包括：如果所述关键部分之一中的电路元件具有预先确定的冗余量，并且如果所述这一个部分中的缺陷不超过预先确定的密度阈值，则丢弃代表所述这一个部分中的所述缺陷的检查数据。
14.如权利要求1所述的方法，其中，在所述晶片的一个层次上执行所述检查，所述方法还包括基于缺陷所处的所述关键部分的所述关键程度以及代表所述这一个层次之上或之下的至少一个所述晶片的层的数据来标识所述晶片上的所述缺陷的关键程度。
15.如权利要求14所述的方法，还包括产生所述缺陷、所述的一个层次以及所述至少一个所述晶片的层的三维表示。
16.一种计算机实现的用于检查晶片和掩模版的方法，所述方法包括：基于与晶片的不同区域相关联的关键程度，确定一个或更多个用于晶片缺陷评估的参数，其中所述确定操作使用计算机处理机执行。
17.如权利要求16所述的方法，还包括选择所述一个或更多个参数，以便只评估处于所述晶片的关键部分中的缺陷。
18.如权利要求17所述的方法，其中，对于一个或更多个所述关键部分，所述一个或更多个参数是不同的。
19.如权利要求16所述的方法，还包括将关于所述关键程度的信息发送到被配置为执行所述晶片缺陷评估的工具。
20.一种计算机实现的用于检查晶片和掩模版的方法，所述方法包括：基于与晶片的不同区域相关联的关键程度，确定一个或更多个用于所述晶片缺陷分析的参数，其中所述确定操作使用计算机处理机执行。
21.如权利要求20所述的方法，还包括选择所述一个或更多个参数，以便只分析处于所述晶片的关键部分中的缺陷。
22.如权利要求21所述的方法，其中，对于一个或更多个所述关键部分，所述一个或更多个参数是不同的。
23.如权利要求20所述的方法，还包括将关于所述关键程度的信息发送到被配置为执行所述晶片缺陷分析的工具。
CN201510096995.0A 2003-07-03 2004-07-02 使用设计者意图数据检查晶片和掩模版的方法和系统 Active CN104698741B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US48533803P 2003-07-03 2003-07-03
US60/485,338 2003-07-03
US10/883,372 US9002497B2 (en) 2003-07-03 2004-07-01 Methods and systems for inspection of wafers and reticles using designer intent data
US10/883,372 2004-07-01
CN200480025041.0A CN1846170B (zh) 2003-07-03 2004-07-02 使用设计者意图数据检查晶片和掩模版的方法和系统

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN200480025041.0A Division CN1846170B (zh) 2003-07-03 2004-07-02 使用设计者意图数据检查晶片和掩模版的方法和系统

Publications (2)

Publication Number Publication Date
CN104698741A true CN104698741A (zh) 2015-06-10
CN104698741B CN104698741B (zh) 2019-04-23

Family

ID=33555782

Family Applications (4)

Application Number Title Priority Date Filing Date
CN201510096995.0A Active CN104698741B (zh) 2003-07-03 2004-07-02 使用设计者意图数据检查晶片和掩模版的方法和系统
CN202011117620.5A Pending CN112130415A (zh) 2003-07-03 2004-07-02 使用设计者意图数据检查晶片和掩模版的方法和系统
CN200480025041.0A Active CN1846170B (zh) 2003-07-03 2004-07-02 使用设计者意图数据检查晶片和掩模版的方法和系统
CN201610220655.9A Active CN105652589B (zh) 2003-07-03 2004-07-02 使用设计者意图数据检查晶片和掩模版的方法和系统

Family Applications After (3)

Application Number Title Priority Date Filing Date
CN202011117620.5A Pending CN112130415A (zh) 2003-07-03 2004-07-02 使用设计者意图数据检查晶片和掩模版的方法和系统
CN200480025041.0A Active CN1846170B (zh) 2003-07-03 2004-07-02 使用设计者意图数据检查晶片和掩模版的方法和系统
CN201610220655.9A Active CN105652589B (zh) 2003-07-03 2004-07-02 使用设计者意图数据检查晶片和掩模版的方法和系统

Country Status (9)

Country Link
US (5) US9002497B2 (zh)
EP (1) EP1646913B1 (zh)
JP (7) JP4758343B2 (zh)
KR (1) KR101089643B1 (zh)
CN (4) CN104698741B (zh)
AT (1) ATE426835T1 (zh)
DE (1) DE602004020230D1 (zh)
IL (6) IL172941A (zh)
WO (1) WO2005008747A2 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105278260A (zh) * 2015-11-20 2016-01-27 合肥芯碁微电子装备有限公司 一种pcb曝光图形正确性验证方法
CN108648175A (zh) * 2018-04-12 2018-10-12 杭州兆图科技有限公司 一种检测方法和装置
CN110992322A (zh) * 2019-11-25 2020-04-10 创新奇智(青岛)科技有限公司 基于卷积神经网络的贴片掩膜检测系统及检测方法
CN112130415A (zh) * 2003-07-03 2020-12-25 恪纳腾技术公司 使用设计者意图数据检查晶片和掩模版的方法和系统
CN113013048A (zh) * 2021-02-24 2021-06-22 上海华力集成电路制造有限公司 晶圆缺陷检测方法
CN115485628A (zh) * 2020-05-04 2022-12-16 科磊股份有限公司 图样检查的重复缺陷检测

Families Citing this family (143)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7135344B2 (en) * 2003-07-11 2006-11-14 Applied Materials, Israel, Ltd. Design-based monitoring
US20050234684A1 (en) * 2004-04-19 2005-10-20 Mentor Graphics Corp. Design for manufacturability
US8151220B2 (en) * 2003-12-04 2012-04-03 Kla-Tencor Technologies Corp. Methods for simulating reticle layout data, inspecting reticle layout data, and generating a process for inspecting reticle layout data
US7646906B2 (en) * 2004-01-29 2010-01-12 Kla-Tencor Technologies Corp. Computer-implemented methods for detecting defects in reticle design data
US9188974B1 (en) 2004-02-13 2015-11-17 Kla-Tencor Technologies Corp. Methods for improved monitor and control of lithography processes
JP2007536673A (ja) * 2004-05-09 2007-12-13 メンター・グラフィクス・コーポレーション 見込み欠陥位置同定方法、見込み欠陥位置同定ツール
JP4904034B2 (ja) * 2004-09-14 2012-03-28 ケーエルエー−テンカー コーポレイション レチクル・レイアウト・データを評価するための方法、システム及び搬送媒体
US7562333B2 (en) * 2004-12-23 2009-07-14 Texas Instruments Incorporated Method and process for generating an optical proximity correction model based on layout density
US20060199087A1 (en) * 2005-03-03 2006-09-07 Lucas Kevin D Method of making an integrated circuit by modifying a design layout by accounting for a parameter that varies based on a location within an exposure field
US7310585B2 (en) * 2005-05-12 2007-12-18 International Business Machines Corporation Method of inspecting integrated circuits during fabrication
US9037280B2 (en) * 2005-06-06 2015-05-19 Kla-Tencor Technologies Corp. Computer-implemented methods for performing one or more defect-related functions
US7769225B2 (en) * 2005-08-02 2010-08-03 Kla-Tencor Technologies Corp. Methods and systems for detecting defects in a reticle design pattern
US7228193B2 (en) * 2005-08-15 2007-06-05 Texas Instruments Incorporated Methods for detecting structure dependent process defects
KR100652297B1 (ko) 2005-09-29 2006-11-29 동부일렉트로닉스 주식회사 반도체 장비에서 센시티비티 증가에 따른 누이상스 결함검출 방법
JP4774917B2 (ja) * 2005-10-27 2011-09-21 凸版印刷株式会社 マスクパターンの検査装置及び検査方法
US7570796B2 (en) * 2005-11-18 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
US8041103B2 (en) * 2005-11-18 2011-10-18 Kla-Tencor Technologies Corp. Methods and systems for determining a position of inspection data in design data space
US7676077B2 (en) 2005-11-18 2010-03-09 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
KR101285967B1 (ko) * 2005-11-18 2013-07-12 케이엘에이-텐코 코포레이션 검사 데이터와 조합하여 설계 데이터를 활용하는 방법 및시스템
KR101195226B1 (ko) * 2005-12-29 2012-10-29 삼성전자주식회사 반도체 웨이퍼 분석 시스템
JP5152612B2 (ja) * 2006-02-23 2013-02-27 株式会社ニコン 情報管理方法、情報管理システム、プログラム、記録媒体、パターン検査装置及び基板検査装置
US20070210453A1 (en) * 2006-03-13 2007-09-13 Texas Instruments Inc. Dummy-fill-structure placement for improved device feature location and access for integrated circuit failure analysis
US7194328B1 (en) * 2006-04-04 2007-03-20 Advanced Micro Devices, Inc. Method and apparatus for tracking reticle history
US8050793B1 (en) * 2006-04-04 2011-11-01 Advanced Micro Devices, Inc. Method and apparatus for linking reticle manufacturing data
DE102006025351B4 (de) * 2006-05-31 2013-04-04 Globalfoundries Inc. Teststruktur zur Überwachung von Leckströmen in einer Metallisierungsschicht und Verfahren
US7711177B2 (en) * 2006-06-08 2010-05-04 Kla-Tencor Technologies Corp. Methods and systems for detecting defects on a specimen using a combination of bright field channel data and dark field channel data
US8102408B2 (en) * 2006-06-29 2012-01-24 Kla-Tencor Technologies Corp. Computer-implemented methods and systems for determining different process windows for a wafer printing process for different reticle designs
CN101451963B (zh) * 2006-08-01 2013-02-20 以色列商·应用材料以色列公司 用于缺陷检测的方法和系统
DE102006051489B4 (de) * 2006-10-31 2011-12-22 Advanced Micro Devices, Inc. Teststruktur für durch OPC-hervorgerufene Kurzschlüsse zwischen Leitungen in einem Halbleiterbauelement und Messverfahren
US7904845B2 (en) * 2006-12-06 2011-03-08 Kla-Tencor Corp. Determining locations on a wafer to be reviewed during defect review
WO2008077100A2 (en) * 2006-12-19 2008-06-26 Kla-Tencor Corporation Systems and methods for creating inspection recipes
US20080162103A1 (en) * 2006-12-29 2008-07-03 Cadence Design Systems, Inc. Method, system, and computer program product for concurrent model aided electronic design automation
WO2008086282A2 (en) * 2007-01-05 2008-07-17 Kla-Tencor Corporation Methods and systems for using electrical information for a device being fabricated on a wafer to perform one or more defect-related functions
JP4989279B2 (ja) * 2007-04-05 2012-08-01 株式会社東芝 パラメータ値調整方法、半導体装置製造方法およびプログラム
JP4417975B2 (ja) * 2007-04-20 2010-02-17 株式会社東芝 半導体集積回路の設計方法、設計装置並びに設計用プログラム
US7962863B2 (en) 2007-05-07 2011-06-14 Kla-Tencor Corp. Computer-implemented methods, systems, and computer-readable media for determining a model for predicting printability of reticle features on a wafer
US7738093B2 (en) 2007-05-07 2010-06-15 Kla-Tencor Corp. Methods for detecting and classifying defects on a reticle
US8213704B2 (en) * 2007-05-09 2012-07-03 Kla-Tencor Corp. Methods and systems for detecting defects in a reticle design pattern
US9151712B1 (en) 2007-05-30 2015-10-06 Kla-Tencor Corporation Rule checking for metrology and inspection
JP5064116B2 (ja) * 2007-05-30 2012-10-31 Ｈｏｙａ株式会社 フォトマスクの検査方法、フォトマスクの製造方法及び電子部品の製造方法
CN101344715B (zh) * 2007-07-10 2011-07-13 联华电子股份有限公司 光掩模检测方法与在线即时光掩模检测方法
DE102007032958A1 (de) * 2007-07-14 2009-01-15 Carl Zeiss Sms Gmbh Verfahren zur Ermittlung lithographisch relevanter Maskendefekte
US7796804B2 (en) * 2007-07-20 2010-09-14 Kla-Tencor Corp. Methods for generating a standard reference die for use in a die to standard reference die inspection and methods for inspecting a wafer
US7711514B2 (en) * 2007-08-10 2010-05-04 Kla-Tencor Technologies Corp. Computer-implemented methods, carrier media, and systems for generating a metrology sampling plan
JP5425779B2 (ja) * 2007-08-20 2014-02-26 ケーエルエー−テンカー・コーポレーション 実際の欠陥が潜在的にシステム的な欠陥であるか、または潜在的にランダムな欠陥であるかを判断する、コンピューターに実装された方法
GB2452743B (en) * 2007-09-13 2012-08-29 Clipper Data Ltd Improvements relating to diving equipment
US8051093B2 (en) * 2007-12-21 2011-11-01 Advanced Micro Devices, Inc. Method and apparatus for extracting data from a data store
US8139844B2 (en) * 2008-04-14 2012-03-20 Kla-Tencor Corp. Methods and systems for determining a defect criticality index for defects on wafers
US7519216B1 (en) 2008-04-30 2009-04-14 International Business Machines Corporation Systems and methods of maintaining equipment for manufacturing semiconductor devices
WO2009152046A1 (en) * 2008-06-11 2009-12-17 Kla-Tencor Corporation Systems and methods for detecting design and process defects on a wafer, reviewing defects on a wafer, selecting one or more features within a design for use as process monitoring features, or some combination thereof
US9659670B2 (en) 2008-07-28 2017-05-23 Kla-Tencor Corp. Computer-implemented methods, computer-readable media, and systems for classifying defects detected in a memory device area on a wafer
JP5287178B2 (ja) * 2008-11-27 2013-09-11 富士通セミコンダクター株式会社 欠陥レビュー装置
US20110296362A1 (en) 2009-02-04 2011-12-01 Tamao Ishikawa Semiconductor defect integrated projection method and defect inspection support apparatus equipped with semiconductor defect integrated projection function
US9601393B2 (en) * 2009-02-06 2017-03-21 Kla-Tencor Corp. Selecting one or more parameters for inspection of a wafer
US8775101B2 (en) 2009-02-13 2014-07-08 Kla-Tencor Corp. Detecting defects on a wafer
US8204297B1 (en) 2009-02-27 2012-06-19 Kla-Tencor Corp. Methods and systems for classifying defects detected on a reticle
US8112241B2 (en) * 2009-03-13 2012-02-07 Kla-Tencor Corp. Methods and systems for generating an inspection process for a wafer
KR101032090B1 (ko) * 2009-05-13 2011-05-02 엘아이지에이디피 주식회사 기판검사방법
WO2011004534A1 (ja) * 2009-07-09 2011-01-13 株式会社 日立ハイテクノロジーズ 半導体欠陥分類方法，半導体欠陥分類装置，半導体欠陥分類プログラム
JP5275208B2 (ja) * 2009-12-02 2013-08-28 株式会社東芝 半導体装置の製造方法
CN102129164B (zh) * 2010-01-15 2012-08-22 中芯国际集成电路制造(上海)有限公司 掩膜版缺陷的判断方法及判断系统
JP4918598B2 (ja) * 2010-01-18 2012-04-18 株式会社ニューフレアテクノロジー 検査装置および検査方法
US8781781B2 (en) 2010-07-30 2014-07-15 Kla-Tencor Corp. Dynamic care areas
WO2012047735A2 (en) * 2010-09-29 2012-04-12 The Regents Of The University Of California In-place resynthesis and remapping techniques for soft error mitigation in fpga
US8656323B2 (en) * 2011-02-22 2014-02-18 Kla-Tencor Corporation Based device risk assessment
US9170211B2 (en) 2011-03-25 2015-10-27 Kla-Tencor Corp. Design-based inspection using repeating structures
JP5782782B2 (ja) * 2011-03-30 2015-09-24 株式会社Sumco 特定欠陥の検出方法、特定欠陥の検出システムおよびプログラム
US8914754B2 (en) 2011-04-26 2014-12-16 Kla-Tencor Corporation Database-driven cell-to-cell reticle inspection
US20120316855A1 (en) * 2011-06-08 2012-12-13 Kla-Tencor Corporation Using Three-Dimensional Representations for Defect-Related Applications
US9087367B2 (en) 2011-09-13 2015-07-21 Kla-Tencor Corp. Determining design coordinates for wafer defects
EP2803079A1 (en) * 2012-01-13 2014-11-19 KLA-Tencor Corporation Method and appparatus for database-assisted requalification reticle inspection
US8666140B2 (en) * 2012-01-18 2014-03-04 United Microelectronics Corp. Defect inspection method for wafer and wafer defect inspection system using the same
US8831334B2 (en) 2012-01-20 2014-09-09 Kla-Tencor Corp. Segmentation for wafer inspection
US10401305B2 (en) * 2012-02-15 2019-09-03 Kla-Tencor Corporation Time-varying intensity map generation for reticles
US9269135B2 (en) * 2012-03-01 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Defect management systems and methods
US8718353B2 (en) * 2012-03-08 2014-05-06 Kla-Tencor Corporation Reticle defect inspection with systematic defect filter
US10043264B2 (en) 2012-04-19 2018-08-07 Applied Materials Israel Ltd. Integration of automatic and manual defect classification
US9715723B2 (en) 2012-04-19 2017-07-25 Applied Materials Israel Ltd Optimization of unknown defect rejection for automatic defect classification
US9595091B2 (en) 2012-04-19 2017-03-14 Applied Materials Israel, Ltd. Defect classification using topographical attributes
US9858658B2 (en) * 2012-04-19 2018-01-02 Applied Materials Israel Ltd Defect classification using CAD-based context attributes
US9607233B2 (en) 2012-04-20 2017-03-28 Applied Materials Israel Ltd. Classifier readiness and maintenance in automatic defect classification
US8826200B2 (en) 2012-05-25 2014-09-02 Kla-Tencor Corp. Alteration for wafer inspection
FR2994605B1 (fr) * 2012-08-20 2014-08-22 Commissariat Energie Atomique Procede de fabrication de masques euv minimisant l'impact des defauts de substrat
US9189844B2 (en) 2012-10-15 2015-11-17 Kla-Tencor Corp. Detecting defects on a wafer using defect-specific information
US8948494B2 (en) 2012-11-12 2015-02-03 Kla-Tencor Corp. Unbiased wafer defect samples
US9057965B2 (en) * 2012-12-03 2015-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method of generating a set of defect candidates for wafer
FR3000234B1 (fr) * 2012-12-21 2015-02-27 Commissariat Energie Atomique Procede d'estimation de motifs a imprimer sur plaque ou sur masque par lithographie a faisceau d'electrons et dispositif d'impression correspondant
US9053527B2 (en) 2013-01-02 2015-06-09 Kla-Tencor Corp. Detecting defects on a wafer
US9134254B2 (en) 2013-01-07 2015-09-15 Kla-Tencor Corp. Determining a position of inspection system output in design data space
US9311698B2 (en) 2013-01-09 2016-04-12 Kla-Tencor Corp. Detecting defects on a wafer using template image matching
WO2014149197A1 (en) 2013-02-01 2014-09-25 Kla-Tencor Corporation Detecting defects on a wafer using defect-specific and multi-channel information
US9865512B2 (en) 2013-04-08 2018-01-09 Kla-Tencor Corp. Dynamic design attributes for wafer inspection
US9310320B2 (en) 2013-04-15 2016-04-12 Kla-Tencor Corp. Based sampling and binning for yield critical defects
JP6255706B2 (ja) * 2013-04-22 2018-01-10 富士通株式会社 表示制御装置、表示制御方法、表示制御プログラムおよび情報提供システム
US10114368B2 (en) 2013-07-22 2018-10-30 Applied Materials Israel Ltd. Closed-loop automatic defect inspection and classification
US9518932B2 (en) 2013-11-06 2016-12-13 Kla-Tencor Corp. Metrology optimized inspection
CN103645692B (zh) * 2013-11-26 2016-04-27 上海华力微电子有限公司 晶圆作业控制系统
JP6244954B2 (ja) 2014-02-06 2017-12-13 富士通株式会社 端末装置、情報処理装置、表示制御方法、及び表示制御プログラム
KR102427139B1 (ko) * 2014-02-12 2022-07-29 에이에스엠엘 네델란즈 비.브이. 프로세스 윈도우를 최적화하는 방법
US9576099B2 (en) * 2014-03-03 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Minimizing harmful effects caused by reticle defects by re-arranging IC layout locally
US9595096B2 (en) * 2014-03-10 2017-03-14 The Boeing Company Composite inspection and structural check of multiple layers
US9778205B2 (en) 2014-03-25 2017-10-03 Kla-Tencor Corporation Delta die and delta database inspection
DE102015203628A1 (de) * 2014-03-31 2015-10-01 Heidelberger Druckmaschinen Ag Verfahren zur automatischen Prüfparameterwahl eines Bildinspektionssystems
JP6570010B2 (ja) * 2014-04-02 2019-09-04 ケーエルエー コーポレイション マスクのための高密度位置合わせマップを生成するための方法、システム、およびコンピュータプログラム製品
CN103941541B (zh) * 2014-04-11 2017-05-24 京东方科技集团股份有限公司 一种掩膜板污染区域的位置标识方法和装置
US9401016B2 (en) * 2014-05-12 2016-07-26 Kla-Tencor Corp. Using high resolution full die image data for inspection
CN104103545A (zh) * 2014-08-01 2014-10-15 上海华力微电子有限公司 晶圆缺陷检测方法
US10483081B2 (en) * 2014-10-22 2019-11-19 Kla-Tencor Corp. Self directed metrology and pattern classification
US10241418B2 (en) * 2014-12-01 2019-03-26 Asml Netherlands B.V. Method and apparatus for obtaining diagnostic information relating to a lithographic manufacturing process, lithographic processing system including diagnostic apparatus
CN104573694A (zh) * 2014-12-22 2015-04-29 嘉兴百盛光电有限公司 一种晶片图像的识别方法
KR101647688B1 (ko) 2015-07-21 2016-08-12 (주)넥스틴 마스크 내 다이 크기 및 개수 자동 획득 방법
US10181185B2 (en) 2016-01-11 2019-01-15 Kla-Tencor Corp. Image based specimen process control
US10055534B2 (en) * 2016-03-17 2018-08-21 Applied Materials Israel Ltd. System and method for design based inspection
US10304177B2 (en) * 2016-06-29 2019-05-28 Kla-Tencor Corporation Systems and methods of using z-layer context in logic and hot spot inspection for sensitivity improvement and nuisance suppression
CN106372300B (zh) * 2016-08-30 2019-07-23 上海华力微电子有限公司 可制造性检测分析方法
US10679909B2 (en) 2016-11-21 2020-06-09 Kla-Tencor Corporation System, method and non-transitory computer readable medium for tuning sensitivies of, and determining a process window for, a modulated wafer
DE102017203879B4 (de) * 2017-03-09 2023-06-07 Carl Zeiss Smt Gmbh Verfahren zum Analysieren einer defekten Stelle einer photolithographischen Maske
US11295432B2 (en) 2017-06-29 2022-04-05 Kla-Tencor Corporation Broad band plasma inspection based on a nuisance map
US10620135B2 (en) * 2017-07-19 2020-04-14 Kla-Tencor Corp. Identifying a source of nuisance defects on a wafer
CN107632495B (zh) * 2017-08-16 2020-11-03 上海华力微电子有限公司 一种掩膜板微尘影响评估方法和系统
US10408764B2 (en) 2017-09-13 2019-09-10 Applied Materials Israel Ltd. System, method and computer program product for object examination
CN109991232B (zh) * 2017-12-29 2022-02-15 上海微电子装备（集团）股份有限公司 芯片崩边缺陷检测方法
US10580615B2 (en) * 2018-03-06 2020-03-03 Globalfoundries Inc. System and method for performing failure analysis using virtual three-dimensional imaging
US10818005B2 (en) 2018-03-12 2020-10-27 Kla-Tencor Corp. Previous layer nuisance reduction through oblique illumination
US10872406B2 (en) * 2018-04-13 2020-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Hot spot defect detecting method and hot spot defect detecting system
CN108461371B (zh) * 2018-05-08 2020-08-25 德淮半导体有限公司 电子束扫描设备，缺陷检测系统及方法
US11195268B2 (en) * 2018-05-22 2021-12-07 Kla-Tencor Corporation Target selection improvements for better design alignment
CN109118482B (zh) * 2018-08-07 2019-12-31 腾讯科技（深圳）有限公司 一种面板缺陷分析方法、装置及存储介质
US10866197B2 (en) 2018-09-20 2020-12-15 KLA Corp. Dispositioning defects detected on extreme ultraviolet photomasks
US11468553B2 (en) * 2018-11-02 2022-10-11 Kla Corporation System and method for determining type and size of defects on blank reticles
US10545099B1 (en) 2018-11-07 2020-01-28 Kla-Tencor Corporation Ultra-high sensitivity hybrid inspection with full wafer coverage capability
US10725454B2 (en) 2018-11-12 2020-07-28 International Business Machines Corporation Mask process aware calibration using mask pattern fidelity inspections
JP7166966B2 (ja) * 2019-03-15 2022-11-08 株式会社Ｓｃｒｅｅｎホールディングス 処理条件選択方法、基板処理方法、基板製品製造方法、処理条件選択装置、コンピュータープログラム、および、記憶媒体
US11122680B2 (en) * 2019-03-18 2021-09-14 International Business Machines Corporation Passive methods of loose die identification
US11360030B2 (en) 2020-02-04 2022-06-14 Applied Materials Isreal Ltd Selecting a coreset of potential defects for estimating expected defects of interest
US11675340B2 (en) * 2020-04-08 2023-06-13 Nanya Technology Corporation System and method for controlling semiconductor manufacturing apparatus
CN111863653B (zh) * 2020-07-31 2021-07-16 长江存储科技有限责任公司 晶圆缺陷的检测方法、检测系统和计算机可读存储介质
CN112083631B (zh) * 2020-08-31 2021-06-08 北京理工大学 一种信息学计算光刻方法
CN112213339B (zh) * 2020-09-30 2021-12-10 上海交通大学 校正粒子衍射图像图案中心和欧拉角的方法、系统及介质
US11670154B2 (en) * 2020-10-06 2023-06-06 Nanya Technology Corporation System and method for controlling semiconductor manufacturing apparatus
JP2022092727A (ja) * 2020-12-11 2022-06-23 株式会社日立ハイテク 観察装置のコンピュータシステムおよび処理方法
JP7443268B2 (ja) 2021-01-05 2024-03-05 株式会社ニューフレアテクノロジー 欠陥検査方法
US11727556B2 (en) 2021-09-29 2023-08-15 KLA Corp. Defect detection for multi-die masks

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6284553B1 (en) * 1999-02-16 2001-09-04 Advanced Micro Devices, Inc. Location dependent automatic defect classification
US20010019625A1 (en) * 1999-10-13 2001-09-06 Boaz Kenan Method and apparatus for reticle inspection using aerial imaging
US20020035461A1 (en) * 1997-09-17 2002-03-21 Numerical Technologies, Inc. Visual analysis and verification system using advanced tools
US6470489B1 (en) * 1997-09-17 2002-10-22 Numerical Technologies, Inc. Design rule checking system and method

Family Cites Families (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4130424A (en) * 1976-08-06 1978-12-19 Bell Telephone Laboratories, Incorporated Process using radiation curable epoxy containing resist and resultant product
JPS59192944A (ja) * 1983-04-15 1984-11-01 Hitachi Ltd パタ−ン欠陥分類方法
JPS59103336A (ja) * 1983-09-21 1984-06-14 Hitachi Ltd マスク検査修正装置
JPS61210390A (ja) * 1985-03-15 1986-09-18 株式会社日立製作所 パタ−ン発生装置
JPH0721458B2 (ja) * 1985-05-29 1995-03-08 株式会社日立製作所 表面パタ−ン検査方法
JPS62168270A (ja) * 1986-01-20 1987-07-24 Nippon Kogaku Kk <Nikon> パタ−ン変更装置
JPS6381576A (ja) * 1986-09-26 1988-04-12 Hitachi Ltd 欠陥検査方式
JPS63241927A (ja) * 1987-03-30 1988-10-07 Nikon Corp マスク検査方法
JPH0820231B2 (ja) * 1989-03-10 1996-03-04 富士通株式会社 マスクパターン検査方法
US5023424A (en) * 1990-01-22 1991-06-11 Tencor Instruments Shock wave particle removal method and apparatus
JPH063541B2 (ja) * 1990-11-16 1994-01-12 株式会社日立製作所 パターン検査装置
JP2842708B2 (ja) 1991-07-02 1999-01-06 日特エンジニアリング株式会社 テーピング機付き巻線装置
US5563702A (en) * 1991-08-22 1996-10-08 Kla Instruments Corporation Automated photomask inspection apparatus and method
JPH05272941A (ja) * 1992-03-27 1993-10-22 Toshiba Corp パターン検出方法および検査装置
JPH0792094A (ja) * 1993-09-21 1995-04-07 Toshiba Corp パターン欠陥検査装置
JP3029774B2 (ja) * 1994-09-22 2000-04-04 大日本スクリーン製造株式会社 回路パターン検査装置
JP3986571B2 (ja) 1994-12-09 2007-10-03 日本テキサス・インスツルメンツ株式会社 歩留り予測装置とその方法
US5971586A (en) 1995-04-21 1999-10-26 Sony Corporation Identifying causes of semiconductor production yield loss
JPH08334889A (ja) * 1995-06-02 1996-12-17 Sony Corp フォトマスクに形成されたパターンの欠陥検査方法
KR100199371B1 (ko) * 1995-06-24 1999-06-15 김영환 디펙트 모니터링용 레티클
JPH09211840A (ja) 1996-02-05 1997-08-15 Matsushita Electric Ind Co Ltd レチクルの検査方法及び検査装置並びにパターンの検査方法及び検査装置
JP2776416B2 (ja) * 1996-05-07 1998-07-16 日本電気株式会社 レチクル外観検査装置
JP3646415B2 (ja) * 1996-07-18 2005-05-11 ソニー株式会社 マスク欠陥の検出方法
US6076465A (en) * 1996-09-20 2000-06-20 Kla-Tencor Corporation System and method for determining reticle defect printability
JPH10186635A (ja) * 1996-12-20 1998-07-14 Sharp Corp フォトマスクの製造方法
JP3750270B2 (ja) 1997-04-21 2006-03-01 凸版印刷株式会社 フォトマスク欠陥解析装置および欠陥解析方法
JP3724111B2 (ja) * 1997-04-25 2005-12-07 凸版印刷株式会社 多面付フォトマスク欠陥解析装置および欠陥解析方法ならびに該欠陥解析プログラムを記録した記憶媒体
JP3750272B2 (ja) * 1997-04-30 2006-03-01 凸版印刷株式会社 フォトマスク欠陥解析装置および欠陥解析方法ならびに該欠陥解析プログラムを記録した記録媒体
US6578188B1 (en) * 1997-09-17 2003-06-10 Numerical Technologies, Inc. Method and apparatus for a network-based mask defect printability analysis system
US7617474B2 (en) * 1997-09-17 2009-11-10 Synopsys, Inc. System and method for providing defect printability analysis of photolithographic masks with job-based automation
US6757645B2 (en) * 1997-09-17 2004-06-29 Numerical Technologies, Inc. Visual inspection and verification system
US6408219B2 (en) 1998-05-11 2002-06-18 Applied Materials, Inc. FAB yield enhancement system
KR100267463B1 (ko) 1998-07-20 2000-11-01 이재근 반도체 칩 결함에 기인한 수율손실칩수 및 유형별 불량칩수 측정방법
JP4228417B2 (ja) * 1998-07-29 2009-02-25 沖電気工業株式会社 欠陥検査方法及びその装置
JP2000091436A (ja) * 1998-09-09 2000-03-31 Matsushita Electric Ind Co Ltd Ｌｓｉ用パターンレイアウト作製方法、ｌｓｉ用パターン形成方法、並びにｌｓｉの製造方法
JP2000122265A (ja) * 1998-10-13 2000-04-28 Toppan Printing Co Ltd フォトマスク外観検査装置
JP2000147748A (ja) 1998-11-18 2000-05-26 Toppan Printing Co Ltd フォトマスク外観検査装置
US6476913B1 (en) * 1998-11-30 2002-11-05 Hitachi, Ltd. Inspection method, apparatus and system for circuit pattern
JP4035242B2 (ja) * 1998-11-30 2008-01-16 株式会社日立製作所 回路パターンの検査方法及び検査装置
JP4206192B2 (ja) 2000-11-09 2009-01-07 株式会社日立製作所 パターン検査方法及び装置
JP2000193594A (ja) * 1998-12-24 2000-07-14 Hitachi Ltd 回路パターン検査方法およびその装置
US6529621B1 (en) 1998-12-17 2003-03-04 Kla-Tencor Mechanisms for making and inspecting reticles
JP4158266B2 (ja) * 1999-03-11 2008-10-01 凸版印刷株式会社 フォトマスク外観検査装置
JP2000258349A (ja) * 1999-03-11 2000-09-22 Toppan Printing Co Ltd フォトマスク外観検査装置
AU5261200A (en) * 1999-05-20 2000-12-12 Micronic Laser Systems Ab A method for error reduction in lithography
JP2000330261A (ja) * 1999-05-24 2000-11-30 Toppan Printing Co Ltd レーザー修正装置及びフォトマスク欠陥保証方法
JP2000347384A (ja) * 1999-06-02 2000-12-15 Toppan Printing Co Ltd 集束イオンビーム修正装置及び欠陥保証方法
JP2001143982A (ja) * 1999-06-29 2001-05-25 Applied Materials Inc 半導体デバイス製造のための統合臨界寸法制御
JP2001033941A (ja) 1999-07-16 2001-02-09 Toshiba Corp パターン形成方法及び露光装置
CN1154168C (zh) * 1999-08-16 2004-06-16 台湾积体电路制造股份有限公司 晶片缺陷检查及特性分析的方法
JP3314762B2 (ja) * 1999-08-19 2002-08-12 日本電気株式会社 電子線露光用マスク及びこれを用いる電子線露光方法と電子線露光装置並びにデバイスの製造方法
US6868175B1 (en) * 1999-08-26 2005-03-15 Nanogeometry Research Pattern inspection apparatus, pattern inspection method, and recording medium
US6999614B1 (en) 1999-11-29 2006-02-14 Kla-Tencor Corporation Power assisted automatic supervised classifier creation tool for semiconductor defects
JP4312910B2 (ja) * 1999-12-02 2009-08-12 株式会社日立製作所 レビューｓｅｍ
US6566885B1 (en) * 1999-12-14 2003-05-20 Kla-Tencor Multiple directional scans of test structures on semiconductor integrated circuits
US6778695B1 (en) * 1999-12-23 2004-08-17 Franklin M. Schellenberg Design-based reticle defect prioritization
JP3431567B2 (ja) * 2000-03-30 2003-07-28 株式会社東芝 欠陥検査装置及び検査方法
EP1328971A2 (en) * 2000-04-18 2003-07-23 KLA-Tencor Corporation Improved test structures and methods for inspecting and utilizing the same
JP4170569B2 (ja) * 2000-06-02 2008-10-22 大日本印刷株式会社 基板選択装置
JP3968209B2 (ja) * 2000-06-29 2007-08-29 株式会社東芝 フォトマスク欠陥転写特性評価方法、フォトマスク欠陥修正方法及び半導体装置の製造方法
US6513151B1 (en) * 2000-09-14 2003-01-28 Advanced Micro Devices, Inc. Full flow focus exposure matrix analysis and electrical testing for new product mask evaluation
US6557162B1 (en) * 2000-09-29 2003-04-29 Numerical Technologies, Inc. Method for high yield reticle formation
JP2002196470A (ja) * 2000-12-26 2002-07-12 Hitachi Ltd フォトマスクの製造方法および半導体集積回路装置の製造方法
DE10103958C1 (de) * 2001-01-30 2002-05-29 Infineon Technologies Ag Verfahren zur Inspektion von Defekten auf einer Maske
JP4014379B2 (ja) * 2001-02-21 2007-11-28 株式会社日立製作所 欠陥レビュー装置及び方法
US20020121915A1 (en) * 2001-03-05 2002-09-05 Agere Systems Guardian Corp. Automated pattern clustering detection for wafer probe maps
US6616697B2 (en) 2001-03-13 2003-09-09 Nicholas G. Sotereanos Hip implant assembly
US6619864B2 (en) 2001-03-15 2003-09-16 Optinel Systems, Inc. Optical channel monitor with continuous gas cell calibration
CN1290168C (zh) * 2001-03-20 2006-12-13 数字技术股份有限公司 提供掩模缺陷可印刷能力分析的系统和方法
JP4334778B2 (ja) * 2001-03-21 2009-09-30 大日本印刷株式会社 基板選択装置および描画用基板の供給方法
JP2002288444A (ja) * 2001-03-26 2002-10-04 Toshiba Corp マスク取引システム及び方法
JP2002303586A (ja) * 2001-04-03 2002-10-18 Hitachi Ltd 欠陥検査方法及び欠陥検査装置
JP4038356B2 (ja) * 2001-04-10 2008-01-23 株式会社日立製作所 欠陥データ解析方法及びその装置並びにレビューシステム
JP2002311561A (ja) * 2001-04-11 2002-10-23 Sony Corp パターン形成方法、パターン処理装置および露光マスク
JP2002323749A (ja) 2001-04-25 2002-11-08 Dainippon Printing Co Ltd フォトマスクの欠陥部ないし修正後の欠陥部の判定方法
JP4266082B2 (ja) 2001-04-26 2009-05-20 株式会社東芝 露光用マスクパターンの検査方法
JP2003023056A (ja) 2001-07-10 2003-01-24 Hitachi Ltd 半導体デバイスの欠陥分類方法および半導体デバイスの歩留まり予測方法および半導体デバイスの製造方法および半導体デバイスの欠陥分類システムおよび半導体デバイス分類装置およびそれらに用いるプログラムおよび記録媒体
JP4122735B2 (ja) 2001-07-24 2008-07-23 株式会社日立製作所 半導体デバイスの検査方法および検査条件設定方法
US7035448B2 (en) 2001-08-20 2006-04-25 Hoya Corporation Method of defect inspection of graytone mask and apparatus doing the same
JP4711570B2 (ja) * 2001-09-14 2011-06-29 株式会社東京精密 パターン検査方法及び検査装置
JP3934919B2 (ja) * 2001-11-13 2007-06-20 株式会社東芝 マスクブランクスの選択方法、露光マスクの形成方法、および半導体装置の製造方法
WO2003085706A1 (en) 2002-04-11 2003-10-16 Advantest Corporation Manufacturing method and apparatus to avoid prototype-hold in asic/soc manufacturing
JP2003315973A (ja) * 2002-04-19 2003-11-06 Fujitsu Ltd マスク設計装置、マスク設計方法、プログラムおよび半導体装置製造方法
TW535207B (en) * 2002-05-08 2003-06-01 Powerchip Semiconductor Corp Method for automatically controlling defect-specification in manufacturing process of semiconductors
US20040078724A1 (en) 2002-06-26 2004-04-22 Keller S. Brandon Event processing system
JP4334183B2 (ja) * 2002-06-28 2009-09-30 株式会社東芝 マスクの欠陥修正方法、マスクの欠陥修正装置、および半導体装置の製造方法
JP4073265B2 (ja) 2002-07-09 2008-04-09 富士通株式会社 検査装置及び検査方法
US6807657B2 (en) 2002-07-19 2004-10-19 Hewlett-Packard Development Company, L.P. Inter-signal proximity verification in an integrated circuit
US6959251B2 (en) * 2002-08-23 2005-10-25 Kla-Tencor Technologies, Corporation Inspection system setup techniques
JP4220798B2 (ja) * 2002-09-20 2009-02-04 株式会社リコー 粉体収納容器
WO2004040626A1 (ja) 2002-10-30 2004-05-13 Nikon Corporation マスク、マスクの製造方法及び露光方法
US6882745B2 (en) * 2002-12-19 2005-04-19 Freescale Semiconductor, Inc. Method and apparatus for translating detected wafer defect coordinates to reticle coordinates using CAD data
US7346470B2 (en) 2003-06-10 2008-03-18 International Business Machines Corporation System for identification of defects on circuits or other arrayed products
US7937495B2 (en) * 2003-06-25 2011-05-03 Cisco Technology, Inc. System and method for modifying data transferred from a source to a destination
US9002497B2 (en) * 2003-07-03 2015-04-07 Kla-Tencor Technologies Corp. Methods and systems for inspection of wafers and reticles using designer intent data
US7135344B2 (en) * 2003-07-11 2006-11-14 Applied Materials, Israel, Ltd. Design-based monitoring
US7297453B2 (en) * 2005-04-13 2007-11-20 Kla-Tencor Technologies Corporation Systems and methods for mitigating variances on a patterned wafer using a prediction model
KR101285967B1 (ko) * 2005-11-18 2013-07-12 케이엘에이-텐코 코포레이션 검사 데이터와 조합하여 설계 데이터를 활용하는 방법 및시스템
US8718353B2 (en) * 2012-03-08 2014-05-06 Kla-Tencor Corporation Reticle defect inspection with systematic defect filter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020035461A1 (en) * 1997-09-17 2002-03-21 Numerical Technologies, Inc. Visual analysis and verification system using advanced tools
US6470489B1 (en) * 1997-09-17 2002-10-22 Numerical Technologies, Inc. Design rule checking system and method
US6284553B1 (en) * 1999-02-16 2001-09-04 Advanced Micro Devices, Inc. Location dependent automatic defect classification
US20010019625A1 (en) * 1999-10-13 2001-09-06 Boaz Kenan Method and apparatus for reticle inspection using aerial imaging

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112130415A (zh) * 2003-07-03 2020-12-25 恪纳腾技术公司 使用设计者意图数据检查晶片和掩模版的方法和系统
CN105278260A (zh) * 2015-11-20 2016-01-27 合肥芯碁微电子装备有限公司 一种pcb曝光图形正确性验证方法
CN105278260B (zh) * 2015-11-20 2018-07-24 合肥芯碁微电子装备有限公司 一种pcb曝光图形正确性验证方法
CN108648175A (zh) * 2018-04-12 2018-10-12 杭州兆图科技有限公司 一种检测方法和装置
CN110992322A (zh) * 2019-11-25 2020-04-10 创新奇智(青岛)科技有限公司 基于卷积神经网络的贴片掩膜检测系统及检测方法
CN115485628A (zh) * 2020-05-04 2022-12-16 科磊股份有限公司 图样检查的重复缺陷检测
CN115485628B (zh) * 2020-05-04 2024-02-20 科磊股份有限公司 图样检查的重复缺陷检测
CN113013048A (zh) * 2021-02-24 2021-06-22 上海华力集成电路制造有限公司 晶圆缺陷检测方法

Also Published As

Publication number Publication date
US20200074619A1 (en) 2020-03-05
WO2005008747A3 (en) 2005-08-25
IL232892A (en) 2016-11-30
ATE426835T1 (de) 2009-04-15
CN104698741B (zh) 2019-04-23
IL281931B (en) 2022-02-01
JP6306639B2 (ja) 2018-04-04
DE602004020230D1 (de) 2009-05-07
JP2016167634A (ja) 2016-09-15
CN1846170A (zh) 2006-10-11
CN105652589A (zh) 2016-06-08
JP5919233B2 (ja) 2016-05-18
US9002497B2 (en) 2015-04-07
WO2005008747A2 (en) 2005-01-27
JP2013254974A (ja) 2013-12-19
US20050004774A1 (en) 2005-01-06
IL290018B2 (en) 2023-04-01
US10713771B2 (en) 2020-07-14
IL172941A0 (en) 2006-06-11
CN112130415A (zh) 2020-12-25
JP2016145999A (ja) 2016-08-12
EP1646913B1 (en) 2009-03-25
CN105652589B (zh) 2020-10-27
US20080081385A1 (en) 2008-04-03
JP4758343B2 (ja) 2011-08-24
JP2018006775A (ja) 2018-01-11
US11348222B2 (en) 2022-05-31
JP5628656B2 (ja) 2014-11-19
IL248278A (en) 2017-08-31
EP1646913A2 (en) 2006-04-19
IL290018A (en) 2022-03-01
US20150178914A1 (en) 2015-06-25
IL290018B (en) 2022-12-01
IL281931A (en) 2021-05-31
KR101089643B1 (ko) 2011-12-06
US20180247403A1 (en) 2018-08-30
IL232892A0 (en) 2014-07-31
KR20060035725A (ko) 2006-04-26
JP2015072489A (ja) 2015-04-16
JP2011071552A (ja) 2011-04-07
JP6595552B2 (ja) 2019-10-23
JP6186044B2 (ja) 2017-08-23
IL253910A0 (en) 2017-10-31
IL172941A (en) 2014-06-30
IL253910B (en) 2021-04-29
JP2007536560A (ja) 2007-12-13
CN1846170B (zh) 2016-05-04

Similar Documents

Publication Publication Date Title
CN1846170B (zh) 使用设计者意图数据检查晶片和掩模版的方法和系统
US8407627B2 (en) Method and system for context-specific mask inspection
US7853920B2 (en) Method for detecting, sampling, analyzing, and correcting marginal patterns in integrated circuit manufacturing
US20090007030A1 (en) Design-based monitoring
US20060242619A1 (en) System And Method For Providing Defect Printability Analysis Of Photolithographic Masks With Job-Based Automation
US20190101905A1 (en) Generating risk inventory and common process window for adjustment of manufacturing tool

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant