CN105009535A - 用于将时钟信息嵌入在信号状态转变中的多导线信令的转码方法 - Google Patents

用于将时钟信息嵌入在信号状态转变中的多导线信令的转码方法 Download PDF

Info

Publication number
CN105009535A
CN105009535A CN201480012199.8A CN201480012199A CN105009535A CN 105009535 A CN105009535 A CN 105009535A CN 201480012199 A CN201480012199 A CN 201480012199A CN 105009535 A CN105009535 A CN 105009535A
Authority
CN
China
Prior art keywords
serial number
raw symbol
symbol
bar
converted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480012199.8A
Other languages
English (en)
Other versions
CN105009535B (zh
Inventor
S·森戈库
G·A·威利
C·李
J·张
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN105009535A publication Critical patent/CN105009535A/zh
Application granted granted Critical
Publication of CN105009535B publication Critical patent/CN105009535B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125—Discriminating pulses
    • H03K5/1252—Suppression or limitation of noise or interference
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1534—Transition or edge detectors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/493—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems by transition coding, i.e. the time-position or direction of a transition being encoded before transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H04L7/0066—Detection of the synchronisation error by features other than the received signal transition detection of error based on transmission code rule
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit

Abstract

提供了一种用于执行多导线信令编码的方法，其中时钟信号被编码在码元转变内。数据比特序列被转换成多个(m个)转变数量。每一转变数量被转换成来自顺序码元编号集合的顺序码元编号。顺序码元编号被转换成可以在多个差分驱动器上传送的原始码元。原始码元散布在多条(n条)导线上传送，其中时钟信号被有效地嵌入在原始码元的传输中，因为从转变数量至顺序码元编号的转换保证了没有两个连贯原始码元是相同的。原始码元被保证具有跨多条(n条)导线中的所有导线对的非零差分电压。

Description

用于将时钟信息嵌入在信号状态转变中的多导线信令的转码方法
根据35U.S.C.§119的优先权要求
本专利申请要求以下优先权：
2013年3月7日提交的题为“Transcoding Method For Multi-Wire SignalingThat Embeds Clock Information In Transition Of Signal State(用于将时钟信息嵌入在信号状态转变中的多导线信令的转码方法)”的美国临时申请No.61/774,408，
2013年3月13日提交的题为“Transcoding Method For Multi-WireSignaling That Embeds Clock Information In Transition Of Signal State(用于将时钟信息嵌入在信号状态转变中的多导线信令的转码方法)”的美国临时申请No.61/778,768，以及
2013年3月7日提交的题为“Circuit To Recover A Clock Signal FromMultiple Wire Data Signals That Changes State Every State Cycle And Is ImmuneTo Data Inter-Lane Skew As Well As Data State Transition Glitches(用于从多导线数据信号中恢复在每一状态循环改变状态并且对数据通道间偏斜以及数据状态转变毛刺免疫的时钟信号的电路)”的美国临时申请No.61/774,247，所有这些申请被转让给本申请受让人并且由此通过援引明确纳入于此。
领域
本公开涉及在多信号数据传输的循环内传送和/或编码时钟信号。
背景技术
在多信号数据传输(例如，多导线差分信令，诸如3相或N阶乘低电压差分信令(LVDS))中，可进行转码(例如，一种编码到另一种编码的数字到数字数据转换)以通过在每一码元循环导致码元转变来嵌入码元时钟信息，而不是在单独的数据通道(传输路径)中发送时钟信息。通过此种转码来嵌入时钟信息是使时钟与数据信号之间的偏斜最小化并消除用于从数据信号中恢复时钟信息的锁相环(PLL)的必要性的有效方式。
一些转码方案(例如，3导线差分信令和/或3相信令)已经实现了嵌入式时钟信息，但缺乏可伸缩性。
因此，需要支持在多导线信令(诸如N阶乘差分信令)中使用的任何数量的导线以及将从任何二进制数转码得到的群中的任何数量的码元的高效转码方法。
概述
提供了一种用于执行多导线信令编码的方法。数据比特序列被转换成多个(m个)转变数量。每一转变数量被转换成来自顺序编号集合的顺序编号。顺序编号被转换成原始码元。原始码元经由多个差分驱动器且散布在多条(n条)导线上传送，其中时钟信号被有效地嵌入在原始码元的传输中，因为从转变数量至顺序编号的转换保证没有两个连贯原始码元是相同的。原始码元传输可使用时钟信号来同步。将每一转变数量转换成来自顺序编号集合的顺序编号可包括将多个转变数量转换成顺序编号。将顺序编号转换成原始码元可包括将顺序编号转换成多个原始码元。在一个示例中，多条(n条)导线可以大于或等于3或4。原始码元被保证具有跨多条(n条)导线中的所有导线对的非零差分电压。对于跨n条导线中的各导线对的n阶乘差分信号，rm个可能的不同状态由转变数量来表示，其中r是n！-1且m是该多个转变数量。顺序编号可以从基于自紧挨着的前一顺序码元编号的转变的转变数量来选择。
提供了一种用于执行多导线信令编码的编码电路。比特至转变数量转换器可将数据比特序列转换成多个(m个)转变数量。转变数量至顺序编号转换器可将每一转变数量转换成来自顺序编号集合的顺序编号。顺序编号至原始码元转换器可将顺序编号转换成原始码元。多个差分驱动器可以散布在多条(n条)导线上传送原始码元，其中时钟信号被有效地嵌入在原始码元的传输中，因为从转变数量至顺序编号的转换保证没有两个连贯原始码元是相同的。
对于跨n条导线中的各导线对的n阶乘差分信号，rm个可能的不同状态由转变数量来表示，其中r是n！-1且m是该多个转变数量。
在一个示例中，该多个差分驱动器等于nC2，其中nC2＝n(n-1)/2。在另一示例中，该多个差分驱动器等于n。
顺序编号可以从基于自紧挨着的前一顺序码元编号的转变的转变数量来选择。
还提供了一种用于执行多导线信令解码的方法。经由多个差分接收机接收散布在多条(n条)导线上的原始码元。原始码元可被转换成来自顺序编号集合的顺序编号。每一顺序编号可被转换成转变数量。多个转变数量可被转换成数据比特序列。可以从原始码元接收中提取时钟信号。原始码元接收可使用该时钟信号来同步。
将每一顺序编号转换成转变数量可包括将顺序编号转换成多个转变数量。将原始码元转换成来自顺序编号集合的顺序编号可包括将多个原始码元转换成顺序编号。在各种示例中，多条(n条)导线大于或等于3或4。原始码元被保证具有跨这n条导线中的所有导线对的非零差分电压。对于跨n个驱动器的n阶乘差分信令，rm个可能的不同状态由转变数量来表示，其中r是n！-1。转变数量可以从顺序编号并基于紧挨着的前一顺序码元编号来选择。
还提供了一种用于执行多导线信令解码的解码电路。多个差分接收机可以接收散布在多条(n条)导线上的原始码元。原始码元至顺序编号转换器可将原始码元转换成来自顺序编号集合的顺序编号。顺序编号至转变数量转换器可将每一顺序编号转换成转变数量。转变数量至比特转换器可将多个转变数量转换成数据比特序列。时钟数据恢复电路可以从原始码元接收中提取时钟信号。原始码元接收可使用该时钟信号来同步。
在一个示例中，该多个差分驱动器等于nC2，其中nC2＝n(n-1)/2。在另一示例中，该多个差分驱动器等于n。转变数量可以从顺序编号并基于紧挨着的前一顺序码元编号来选择。
附图
在结合附图理解下面阐述的详细描述时，各种特征、本质和优点会变得明显，在附图中，相像的附图标记贯穿始终作相应标识。
图1解说了在发射机设备和接收机设备之间使用的四阶乘调制数据编码/解码方案。
图2解说了在发射机设备和接收机设备之间使用的另一四阶乘调制数据编码/解码方案。
图3解说了在发射机设备和接收机设备之间使用的另一四阶乘调制数据编码/解码方案。
图4解说了经由多导线传输路径在发射机设备和接收机设备之间使用的另一四阶乘调制数据编码/解码方案。
图5是其中时钟被集成到码元转变中的发射机(编码器)设备的框图。
图6是具有集成时钟恢复的接收机(解码器)设备的框图。
图7解说了发射机处从比特至码元转变数量以及随后在接收机处从码元转变数量至比特的转换。
图8解说了顺序码元编号与码元转变数量之间的转换。
图9是解说原始码元(对于n＝3导线系统)与顺序码元编号之间的转换的表。
图10解说示出输入驱动器和输出接收机以及各节点之间的电流的3导线端接网络。
图11(包括图11A和11B)解说示出输入驱动器和输出接收机以及各节点之间的电流的4导线端接网络。
图12解说示出发射机驱动器、接收机驱动器和4导线端接网络的发射机至接收机转码方案。
图13(包括图13A和13B)是对于n＝4示出原始码元与具有零差分电压的那些码元的各种组合的表。
图14解说具有已经从图13A和13B获得的非零差分电压原始码元(Sraw)的表。
图15是解说对于n导线系统的比特至码元转变数量的转换的框图。
图16是解说对于3导线系统(对于n＝3且每一群有7个码元)的比特至码元转变数量的转换的示例的示例性编码器的框图。
图17是解说对于3导线系统(对于n＝3且每一群有7个码元)的码元转变数量至比特的转换的示例的示例性解码器的框图。
图18是解说用于一般化的n阶乘(或n！)转码方案的示例性发射机和接收机设备的框图。
图19是解说当w＝8时对于4！m＝2的总线化转码(仅RX侧)的示例的框图。
图20解说对于3导线系统以每群的各种码元的利用率表。
图21解说对于4导线系统以每群的各种码元的利用率表。
图22解说对于5导线系统以每群的各种码元的利用率表。
图23解说对于6导线系统以每群的各种码元的利用率表。
图24解说对于7导线系统以每群的各种码元的利用率表。
图25解说用于执行多导线信令编码的方法，其中时钟信号被编码在码元转变内。
图26解说用于执行多导线信令解码的方法，其中从码元转变中提取时钟信号。
图27解说了具有基于状态转变(原始码元转变)的集成时钟的3导线差分信令方案。
图28解说了N阶乘差分信令的表2802。
详细描述
在以下描述中，给出了具体细节以提供对诸实施例的透彻理解。然而，本领域普通技术人员将理解，没有这些具体细节也可实践这些实施例。例如，电路可能用框图示出以免使这些实施例混淆在不必要的细节中。在其他实例中，公知的电路、结构和技术可能不被详细示出以免使这些实施例不明朗。
总览
用于在多条导线上使用差分信令来传递转码系统的各种转码方法。
第一方面提供了多导线信令编码，其中时钟信号被编码在码元转变内。数据比特序列被转换成多个(m个)转变数量。每一转变数量被转换成来自顺序码元编号集合的顺序码元编号。顺序码元编号被转换成原始码元。原始码元经由多个差分驱动器且散布在多条(n条)导线上传送，其中时钟信号被有效地嵌入在原始码元的传输中，因为从转变数量至顺序码元编号的转换保证没有两个连贯原始码元是相同的。
第二方面提供了多导线信令解码，其中从码元转变中提取时钟信号。经由多个差分接收机接收散布在多条(n条)导线上的原始码元。原始码元被转换成来自顺序码元编号集合的顺序码元编号。每一顺序码元编号被转换成转变数量。多个转变数量被转换成数据比特序列。从原始码元转变中提取时钟信号。
具有专用时钟信道和/或锁相环硬件的示例性转码系统
图1解说了在发射机设备102和接收机设备104之间使用的四阶乘调制数据编码/解码方案。该阶乘数据编码/解码方案可包括编码器110、发射机电路112、物理导线107(例如，四个导体、线路或电路径)、四面体端接网络106、以及接收机电路114和解码器116。发射机电路112可包括使数据流串行化的串行化器(SER)118以及多个驱动器120。接收机电路114可包括多个接收机122以及使数据流反串行化的反串行化器(DES)124。应当清楚的是，四面体端接网络106实际上存在于发射机102和接收机104中的每一者的接口处，并且多条导线(即，该示例中的导线A、B、C和D)耦合在发射机102和接收机104的端接网络之间。在该示例中，六个驱动器120可用于生成在四个导体上传送的四个差分信号。然而，可以在其他实现中使用其他数目的驱动器和差分信号。
单独通道可用作时钟信道108。该办法的缺点是它导致数据偏斜并需要两条额外线路来实现。
图2解说了在发射机设备202和接收机设备204之间使用的另一四阶乘调制数据编码/解码方案206。该阶乘该数据编码/解码方案可包括编码器210、发射机电路212、物理导线(例如，四个导体或线路)、四面体端接网络206、以及接收机电路214和解码器216。在该示例中，编码器/解码器系统中的一个驱动器-接收机对208a/208b现在被用来传送/接收时钟信号。然而，并非使用六个驱动器来进行数据传输，而是只使用五个驱动器220来进行数据传输，同时将一个驱动器208a用于时钟信号。作为将驱动器-接收机对208a和208b专用于时钟信号的结果，(用于数据传输的)每码元传送的状态数量减半。例如，在4阶乘信令的情况下，在将所有比特都用于数据的情况下，每码元的二十四个(24)状态通常可以被传送。在一个驱动器-接收机对被用于时钟信号的情况下，每码元只有十二个(12)状态被传送。
图3解说了在发射机设备302和接收机设备304之间使用的另一四阶乘调制数据编码/解码方案306。在该示例中，串行化器318可由时钟信号326来同步。锁相环308可在接收机304处被用于提取时钟信号328。例如，可实现不归零解码以从数据信号中提取时钟信号。但该办法需要锁相环308，该锁相环消耗功率并占据半导体设备上的空间。
具有基于码元转变的集成时钟的示例性多导线系统。
图4解说了经由多导线传输路径在发射机设备402和接收机设备404之间使用的另一四阶乘调制数据编码/解码方案。在发射机设备402处，编码器408、串行化器(SER)模块410、多个差分驱动器412和端接网络406可被适配成实现四阶乘调制数据编码方案。在接收机404处，端接网络406、接收机或阱414、反串行化器(DES)模块410以及解码器412可被适配成实现四阶乘调制数据解码方案。应当清楚的是，端接网络406实际上存在于发射机设备402和接收机设备404中的每一者的接口处，并且多条导线(即，该示例中的导线A、B、C和D)耦合在发射机设备402和接收机设备404的端接网络之间。
与图1和2、或图3中所解说的办法形成对比，图4中的办法不使用单独的时钟信道、单独的发射机/接收机，也不使用需要PLL来提取时钟信息的不归零解码。取而代之，时钟信号426可被嵌入在携带数据的码元转变内。时钟数据恢复电路418解码这些码元转变以提取时钟428。
在该办法中，多条导线(例如，导体、线路等)差分地携带经编码信号，这些经编码信号携带多个码元。如果n条导线(例如，导体或线路)被用来传送差分信号，则可使用这n条导线来表示最多n！-1个码元。构想了术语“导线”和/或“多条导线”被宽泛地解释并包括可用于在两个点之间携带信号的所有形式的物理导体、路径、线路等。
在该转码系统内，时钟信号是从码元转变中提取的。在该转码方案中构想了三个转换：(a)原始码元与顺序码元编号之间的转换、(b)顺序码元编号与码元转变数量之间的转换、以及(c)码元转变数量与比特之间的转换。该转码方案被设计成使得其保证连贯原始码元被保证是不同的(即，在每一循环转变)。因此，原始码元转变可被接收机404用来生成、构造或提取时钟信号。
图5是其中时钟被集成到码元转变中的发射机(编码器)设备402的框图。发射机设备402可包括比特至转变码元转换器502、转变码元至顺序码元转换器504、顺序码元至原始码元转换器506、以及在多条(n条)导线上传送原始码元的多个驱动器508。
图6是具有集成时钟恢复的接收机(解码器)设备404的框图。接收机设备404可包括在多条(n条)导线上接收原始码元的多个接收机608、原始码元至顺序码元转换器606、顺序码元至转变码元转换器604、以及码元转变至比特转换器602。
比特与码元转变数量之间的示例性转换
图7解说了发射机702处从比特到码元转变数量以及随后在接收机704处从码元转变数量到比特的转换。发射机702将二进制信息(即，比特)馈送到“比特至m×T”转换器706以生成m个码元转变数量T0到Tm-1。接收机704接收m个码元转变数量T0到Tm-1，这些码元转变数量被馈送到“m×T至比特”转换器708以检索二进制信息(即，比特)。如果每一个T(T0到Tm-1)存在r个可能码元转变状态，则m个转变能发送rm个不同状态。对于N！差分信令，r＝n！-1。因此，转变T0…Tm-1包含可具有(n！-1)m个不同状态的数据。
在一个示例中，可以假设每一个T的可能码元转变r为10。还假设一群中的码元数量m为3，以使得码元转变数量为T2、T1、T0，其中Ti:0,1,2,…,9。由此，每一个T可具有10个不同状态。由此，对于T2、T1、T0，码元转变数量可以是例如3位数，诸如T2＝3、T1＝9、T0＝1(或者十进制数391)。以此方式，比特序列可被转换成多个码元转变数量T，以及反之。
在另一个示例中，3！(n＝3)，可以假设每一个T的可能码元转变r为5(＝3！-1)。如果一群中的码元数量m为4，则四位五进制数(基数为5的数字)：T3、T2、T1、T0，其中每一个Ti:0,1,2,3,4。例如，对于T3＝1、T2＝2、T1＝0、T0＝3，五进制数是12035＝1×53+2×52+0×51+3×50＝178。以此方式，四个转变数量可被转换成一个编号。注意，转变数量12035可用作转变数量，例如在图8中，以使得每一个整数可以映射到顺序码元，反之亦然。
图15是解说对于n导线系统的比特至码元转变数量的转换的框图。从比特到码元转变数量T的这一转换可由可以是发射机1502的一部分的编码器1504内的比特至码元转变数量转换器1506来执行。发射机1502和编码器1504可以与图5中所解说的相类似地操作。
图16是解说对于3导线系统(对于n＝3且每一群有7个码元)的比特至码元转变数量的转换的示例的示例性编码器的框图。发射机设备1602可包括实现比特至码元转变数量转换器1606、码元转变数量至顺序码元编号转换器1608和顺序码元编号至原始码元转换器1610的编码器1604以及在多条(3条)导线上传送原始码元的三个驱动器1612。发射机1602和编码器1604可以与图5中所解说的相类似地操作。
图17是解说对于3导线系统(对于n＝3且每一群有7个码元)的码元转变数量至比特的转换的示例的示例性解码器的框图。接收机设备1702可包括在多条(n条)导线上接收原始码元的多个接收机1703、原始码元至顺序码元编号转换器1706、顺序码元编号至码元转变数量转换器1708、以及码元转变数量至原始比特转换器1710。接收机1702和解码器1704可以与图6中所解说的相类似地操作。
顺序码元与码元转变数量之间的示例性转换
图8解说了顺序码元与码元转变数量之间的转换。该转换将从前一顺序码元编号(Ps)到当前顺序码元编号(Cs)的每一转变映射到转变数量(T)。在发射机设备处，码元转变数量被转换成顺序码元编号。由于使用相对转换方案，因此转变数量保证了没有两个连贯的顺序码元编号804将会是相同的。
在针对3导线系统的一个示例中，存在被指派给六个顺序码元编号S0、S1、S2、S3、S4和S5的六个原始码元。对于这六个顺序码元编号804，表802解说了如何可基于前一顺序码元编号(Ps)和当前顺序码元编号(Cs)来指派转变数量(T)。
在该示例中，转变数量T可根据以下规则来指派：
T＝Ps+1≤Cs
？Cs–(Ps+1)
:Cs–(Ps+1)+6
相反，当前顺序码元编号(Cs)可根据以下规则来指派：
Cs＝Ps+1+T<6
？Ps+1+T
:Ps+1+T–6
相似的办法可用于n导线系统，这通过对于任何n(例如，n＝4,5,6,…)构造保证原始码元将改变的顺序码元编号至转变数量的映射表来实现。
例如，在n导线系统的情况下，转变数量T可根据以下规则来指派：
T＝Ps+1≤Cs
？Cs–(Ps+1)
:Cs–(Ps+1)+n！
相反，在n导线系统的情况下，当前顺序码元编号(Cs)可根据以下规则来指派：
Cs＝Ps+1+T<n！
？Ps+1+T
:Ps+1+T–n！
顺序码元编号与原始码元之间的示例性转换
图9是解说原始值(对于n＝3导线系统)与顺序码元编号之间的转换的表。在该示例中，对于n＝3，原始数据值X、Y和Z的组合可以被映射到顺序码元编号0-5的集合中的一个顺序码元编号。原始值X、Y和Z的组合(例如，{Z,Y,Z})表示原始码元。助记符–x、+x、+y、-y、+z和–z被用来表示3相系统(其中n＝3)的六个原始码元中的每一个。因为原始码元被保证在每一循环改变(即，没有两个连贯原始码元是相同的)，所以从一个原始码元到下一原始码元的转变可被用于提取时钟信号。
具有嵌入式定时信息的示例性3导线转码系统
图27解说了发射机设备2700与接收机设备2701之间的3导线差分信令方案，其中时钟(定时信息)基于由导体、导线或线路A、B和C之间的差分信号所定义的状态而被嵌入。
发射机设备2700和接收机设备2701可以在多线路总线2708上通信。在该示例中，三条线路A、B和C被用于总线2708。接收机设备2701可包括将该接收机设备2701耦合到总线2708的三端口接收机2710。
在一个示例中，如图4-9中解说的差分信号编码/解码可用于将信号从发射机设备2700传送到接收机设备2701。作为接收机端接网络的一部分，多个接收机2712中的每一个可被配置成采用三条线路A、B和C中的两条并提供不同信号。例如，第一线路A和第二线路B可用于提供第一差分信号RX_AB2714，第二线路B和第三线路C可用于提供第二差分信号RX_BC 2716，而第一线路A和第三线路C可用于提供第三差分信号RX_CA 2718RX。这些差分信号2714、2716和2718可用作至解码器(DEC)电路2720的输入。解码器电路2720解码这三个差分信号RX_AB 2714、RX_BC 2716和RX_CA 2718，并输出六个状态XM、YM、ZM、ZP、YP和XP(在图9中也被表示为-x、-y、-z、+z、+y和+x)。
状态图2703解说了可由三个导体A、B和C 2708携带的差分信号2714、2716和2718定义的六个(6)状态XM、YM、ZM、ZP、YP和XP。如可以观察到的，跨这三个差分信号2714、2716和2718的电压电平可以被映射到一(1)和零(0)的不同组合。例如，关于状态XM的差分信号电压电平可以与“011”相关联，状态YM可以与“101”相关联，状态ZP可以与“001”相关联，状态ZM可以与“110”相关联，状态YP可以与“010”相关联，而状态XP可以与“100”相关联。
除了在状态中编码的信息(例如，每一状态有3比特)之外，还可基于这些状态之间的转变来编码信息。注意，任何两个状态(XM、YM、ZM、ZP、YP和XP)之间的转变发生在单个步骤中，而不穿越中间状态。由此，基于状态图2703的差分数据传输方案将没有状态转变解码问题。由于该编码，没有两个连贯原始码元是相同的。原始码元的保证转变(即，每一循环中状态XM、YM、ZM、ZP、YP和XP的改变)准许使用此类转变来在接收机设备2701处生成或提取时钟。
总线2708的导体、导线或线路中的每一者都可被驱动为高、驱动为低或不被驱动，且在任何单个循环中只有一个导体未被驱动。在一个实施例中，三个差分信号RX_AB 2714、RX_BC 2716和RX_CA 2718(例如，由接收机设备2701内的解码器2720接收)分别在导体A相对于导体B、导体B相对于导体C以及导体C相对于导体A之间被定义为正差分电压是逻辑1而负差分电压是逻辑0。这三个差分信号2714、2716和2718的示例波形在示图2704中解说。
六个可能状态(不包括导致导体A相对于导体B、导体B相对于导体C、以及导体C相对于导体A之间的零差分电压的状态)由信号RX_AB 2714、RX_BC 2716和RX_CA 2718的状态根据状态图2703来定义为XM、YM、ZP、ZM、YP、XP和XM。
对应于这六个可能状态XM、YM、ZP、ZM、YP、XP和XM的状态信号由接收机设备2701中的解码器块2720(DEC)从差分信号RX_AB 2714、RX_BC2716和RX_CA 2718生成，并且这些状态信号的示例性波形在示图2705中示出。
在一个实施例中，在每一个循环总是发生从状态XM、YM、ZP、ZM、YP、XP、或XM到不同状态的状态转变。因此，状态转变可被用于表示从发射机设备2700传送到接收机设备2701的时钟信号。接收机设备2701然后可以从保证状态转变(即，连贯原始码元之间的保证转变)中提取时钟信号。
示例性端接网络
图10解说示出至驱动器的输入和来自接收机的输出以及各节点之间的电流的3导线端接网络1002。对于n＝3的该转码方案具有两种模式(ZYX)＝(000)和(111)导致零差分电压并由此是非法状态。零差分电压是非法的，因为它们无法彼此区分开，由此妨碍准确解码。非法状态必须不被用于编码。其余六个(合法)状态是(ZYX)＝(001)、(010)、(100)、(110)、(101)和(011)。
图11(包括图11A和11B)解说示出至驱动器的输入和来自接收机的输出以及各节点之间的电流1104的4导线端接网络1102。该4导线端接网络1102包括四个端接电阻器、六个差分驱动器以及六个差分接收机(驱动器/阱)，并使用三个差分电压电平。表1106解说了跨每一端接电阻R的可能的单位电流。如从端接网络1102可观察到的，每一端接电阻R都耦合到三个(3)驱动器/阱1107。假定来自每一驱动器/阱的单位电流为+1或-1，则表1106解说了对于每一端接电阻R的可能净电流：+3、+1、-1、-3。
图12解说示出发射机驱动器、接收机驱动器和4导线端接网络的发射机至接收机转码方案。
图11和12的4导线端接网络1102具有64个可能状态(即，六个驱动器和2^6个状态)。然而，如以下参照图13进一步描述的，在这64个可能状态中，40个是非法状态，因为它们导致零差分电压(如图13所解说的)。对于每一端接电阻R，对于一个驱动器存在四个可能电流(幅度和方向)：-3、-1、+1和+3。差分电压XY在两个电阻器(XO和YO)具有相同大小和相同方向的电流时变为零(0)。由此，仅仅剩余的24个“非零”状态可被用作原始码元。
图13(包括图13A和13B)是对于n＝4示出原始码元与具有零差分电压的那些码元的各种组合的表。该表可关于图11和12的4导线端接网络来解释。Sraw是指在图12中的CD、DB、AD、AC、CB和AB处的差分信号形成的原始码元。每一Rterm处的电压是指跨图11中的端接网络1102中的中心节点O与每一节点A之间的每一电阻器R的电压。在该示例中，假定单位电阻R，跨每一电阻Rterm的电压被给出为+3、+1、-1、或-3，如图11中的表1106中的可能电流中那样。作为这些跨每一Rterm的电压的结果，可以在图11中的端接网络1102中查明跨每一驱动器/阱的差分电压(DB、CD、AD、AC、CD和AB)。在某些情况下，对于给定差分发射机/接收机的跨两个电阻器对Rterm的电压相互抵消，从而导致“0”差分电压。结果，此类状况是无法区分的，发生此类状况的原始码元Sraw是无法解码/无法区分的并被认为是“非法”的且不被使用。
图14解说具有已从图13A和13B获得的非零差分电压原始码元(Sraw)的表。因为只有可能组合的子集可以用作有效原始码元，所以可使用映射来保证非法状态从不被用作原始码元。
对于任何给定数目n条导线(例如，导体、线路等)，生成类似的表并用于定义原始码元(来自有效“非零”状态)。原始码元到顺序码元的映射可以如图9中所解说的那样进行。注意，该映射保证只传送有效码元(“非零差分电压状态”)。由于在传送原始码元之前在发射机处发生的码元转变数量至顺序码元转换，没有两个连贯原始码元将会是相同的，它们始终变化。即使恰好相同的比特群一连串地(例如，全1或全0比特)被传送两次或更多次，原始比特也将会是不同的。原始码元的这种改变保证在每一次原始码元被传送时的“转变”。因此，能够从原始码元的此类保证转变中提取时钟。
示例性N！转码系统
图18是解说用于一般化的n阶乘(n！)转码方案的示例性发射机和接收机设备的框图，其中n是所使用的导线(例如，导体、线路)的数目，m是码元/群，且w是反串行化器(DES)1806和串行化器(SER)1826块的位宽。在该示例中，接收机设备1802可包括包含DES块1806的解码器1804。解码器1804可以与图6中所解说和描述的相类似地操作。另外，发射机设备1822可包括包含SER块1826的编码器1824。编码器1824可以与图5中所解说和描述的相类似地操作。
在一个示例中，如果n＝4、m＝2且w＝8以使得2码元能够传送9比特，则8个码元通过TX和RX侧的转码被同时处理。
图19是解说对于n＝4、m＝2且w＝8的总线化转码(仅RX侧)的示例的框图。该示例解说了图18的接收机1802和解码器1804的详细视图。如图所示，六个接收机1912中的每一个可使用六个反串行化器1914，且使用单独的解码器电路来解码比特序列中的不同比特。
具有集成时钟的示例性数据编码设备和方法
提供了一种用于执行多导线信令编码的编码电路。此类编码电路和其中执行的功能的各种示例在图4(发射机402)、图5、图7、图8、图9、图13、图14、图15(编码器1504)、图16(编码器1604)和图18(编码器1824)中找到。比特至转变数量转换器用于将数据比特序列转换成多个(m个)转变数量。转变数量至顺序编号转换器用于将每一转变数量转换成来自顺序编号集合的顺序编号。将每一转变数量转换成来自顺序编号集合的顺序编号可包括将多个转变数量转换成顺序编号。顺序编号至原始码元转换器用于将顺序编号转换成原始码元。
将顺序编号转换成原始码元可包括将顺序编号转换成多个原始码元。原始码元可被保证具有跨n条导线中的所有导线对的非零差分电压。例如，如图27所示，跨导线AB、BC和CA的差分电压2703是非零的。
多个差分驱动器可用于散布在多条(n条)导线上传送原始码元，其中时钟信号被有效地嵌入在原始码元的传输中，因为从转变数量至顺序编号的转换保证没有两个连贯原始码元是相同的。在各种示例中，这多条(n条)导线大于或等于3或4。
对于跨这n条导线中的各导线对的n阶乘差分信号，rm个可能的不同状态由转变数量来表示，其中r是n！-1。顺序编号可以从基于自紧挨着的前一顺序码元编号的转变的转变数量来选择。例如，对顺序码元编号的此类选择在图8中解说。
在一个示例中，对于n阶乘差分信号，多个差分驱动器等于nC2，其中nC2＝n！/(2！(n-2)！)＝n(n-1)/2。图28解说了N阶乘差分信令的表2802。例如，如果n＝6条导线，则可使用每循环的720个状态、5个差分电压电平和15个驱动器/接收机来传送每循环的9.49个比特。因此，相对于传统差分信令办法，可以每循环在相同数量的导线上传送显著更多的信息。
在另一示例中，这多个差分驱动器等于n。例如，所使用的端接网络可被设计成使得对于n＝3、4、5、6等的所有值都使用与导线相同数量的差分驱动器。
图25解说用于执行多导线信令编码的方法，其中时钟信号被编码在码元转变内。数据比特序列被转换成多个(m个)转变数量2502。每一转变数量被转换成来自顺序码元编号集合的顺序码元编号(2504)。顺序码元编号被转换成原始码元(2506)。原始码元散布在多个差分驱动器上且散布在多条(n条)导线(例如，导体或线路)上传送，其中时钟信号被有效地嵌入在原始码元的传输中，因为从转变数量至顺序码元的转换保证没有两个连贯原始码元是相同的(2508)。
具有时钟恢复的示例性解码设备和方法
提供了一种用于执行多导线信令解码的解码电路。
此类解码电路和其中执行的功能的各种示例在图4(接收机402)、图6、图7、图8、图9、图13、图14、图17(解码器1704)和图18(解码器1804)中找到。多个差分接收机可用于接收散布在多条(n条)导线上的原始码元。在各种示例中，这多条(n条)导线大于或等于3或4。
原始码元至顺序编号转换器可用于将原始码元转换成来自顺序编号集合的顺序编号。将原始码元转换成来自顺序编号集合的顺序编号可包括将多个原始码元转换成顺序编号。原始码元被保证具有跨这多条(n条)导线中的所有导线对的非零差分电压。
顺序编号至转变数量转换器可用于将每一顺序编号转换成转变数量。将每一顺序编号转换成转变数量可包括将顺序编号转换成多个转变数量。转变数量可以从该顺序编号并基于紧挨着的前一顺序码元编号来选择。
转变数量至比特转换器可用于将多个转变数量转换成数据比特序列。时钟数据恢复电路可以从原始码元接收中提取时钟信号。原始码元接收使用时钟信息被同步。
对于跨n个驱动器的n阶乘差分信令，rm个可能的不同状态可由转变数量来表示，其中r是n！-1。
图26解说用于执行多导线信令解码的方法，其中从码元转变中提取时钟信号。经由多个差分接收机接收散布在多条(n条)导线上的原始码元(2602)。原始码元被转换成来自顺序编号集合的顺序编号(2604)。每一顺序码元编号被转换成转变数量(2606)。多个转变数量被转换成数据比特序列(2608)。从原始码元接收中提取时钟信号(2610)。
示例性利用率
取决于所使用的导线数量以及所选择的码元/群，可达成不同的利用率百分比。“利用率”可以指可发送的每群的比特数量的效率。在这些示例中，“利用率”可被表示为对于给定数目的导体和每群的码元，所传送的每群的整数比特数目与可以传送的每群的理论比特数目的百分比。
图20解说对于3导线系统以每群的各种码元的利用率表。在该示例中，通过28码元/群可发送2.321比特/循环，而1码元/群只能发送2比特/循环。
图21解说对于4导线系统以每群的各种码元的利用率表。在该示例中，通过2码元/群可发送4.5比特/循环，而1码元/群只能发送4比特/循环。
图22解说对于5导线系统以每群的各种码元的利用率表。在该示例中，通过19码元/群可发送6.8947比特/循环，而1码元/群只能发送6比特/循环。值得注意的是，14码元/群能发送96比特(32×3)。
图23解说对于6导线系统以每群的各种码元的利用率表。在该示例中，通过31码元/群可发送9.483比特/循环，而1码元/群只能发送9比特/循环。
图24解说对于7导线系统以每群的各种码元的利用率表。在该示例中，通过27码元/群可发送12.296比特/循环，而1码元/群只能发送12比特/循环。
附图中解说的组件、步骤、特征、和/或功能之中的一个或多个可以被重新编排和/或组合成单个组件、步骤、特征、或功能，或实施在数个组件、步骤或功能中。还可添加附加的元件、组件、步骤、和/或功能而不会脱离本文中所公开的新颖特征。附图中所图解的装置、设备和/或组件可以被配置成执行在这些附图中所描述的方法、特征、或步骤中的一个或多个。本文中描述的新颖算法还可以高效地实现在软件中和/或嵌入在硬件中。
附图中解说的组件、步骤、特征、和/或功能之中的一个或多个可以被重新编排和/或组合成单个组件、步骤、特征、或功能，或实施在数个组件、步骤或功能中。还可添加附加的元件、组件、步骤、和/或功能而不会脱离本文中所公开的新颖特征。附图中所图解的装置、设备和/或组件可以被配置成执行在这些附图中所描述的方法、特征、或步骤中的一个或多个。本文中描述的新颖算法还可以高效地实现在软件中和/或嵌入在硬件中。
还应注意，这些实施例可能是作为被描绘为流程图、流图、结构图、或框图的过程来描述的。尽管流程图可能会把诸操作描述为顺序过程，但是这些操作中有许多操作能够并行或并发地执行。另外，这些操作的次序可以被重新安排。过程在其操作完成时终止。过程可对应于方法、函数、规程、子例程、子程序等。当过程对应于函数时，它的终止对应于该函数返回调用方函数或主函数。
此外，存储介质可以代表用于存储数据的一个或多个设备，包括只读存储器(ROM)、随机存取存储器(RAM)、磁盘存储介质、光学存储介质、闪存设备、和/或其他用于存储信息的机器可读介质。术语“机器可读介质”包括，但不被限定于，便携或固定的存储设备、光学存储设备、无线信道以及能够存储、包含或承载指令和/或数据的各种其它介质。
此外，诸实施例可以由硬件、软件、固件、中间件、微代码、或其任何组合来实现。当在软件、固件、中间件或微码中实现时，执行必要任务的程序代码或代码段可被存储在诸如存储介质之类的机器可读介质或其它存储中。处理器可以执行这些必要的任务。代码段可表示规程、函数、子程序、程序、例程、子例程、模块、软件包、类，或是指令、数据结构、或程序语句的任何组合。通过传递和/或接收信息、数据、自变量、参数、或存储器内容，一代码段可被耦合到另一代码段或硬件电路。信息、自变量、参数、数据等可以经由包括存储器共享、消息传递、令牌传递、网络传输等的任何合适的手段被传递、转发、或传输。
结合本文中公开的示例描述的各个解说性逻辑块、模块、电路、元件和/或组件可用设计成执行本文中描述的功能的通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑组件、分立的门或晶体管逻辑、分立的硬件组件、或其任何组合来实现或执行。通用处理器可以是微处理器，但在替换方案中，该处理器可以是任何常规的处理器、控制器、微控制器、或状态机。处理器还可以实现为计算组件的组合，例如DSP与微处理器的组合、数个微处理器、与DSP核心协作的一个或多个微处理器、或任何其他此类配置。
结合本文中公开的示例描述的方法或算法可直接在硬件中、在能由处理器执行的软件模块中、或在这两者的组合中以处理单元、编程指令、或其他指示的形式实施，并且可包含在单个设备中或跨多个设备分布。软件模块可驻留在RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM、或本领域中所知的任何其他形式的存储介质中。存储介质可耦合到处理器以使得该处理器能从/向该存储介质读写信息。替换地，存储介质可以被整合到处理器。
本领域技术人员将可进一步领会，结合本文中公开的实施例描述的各种解说性逻辑块、模块、电路、和算法步骤可被实现为电子硬件、计算机软件、或两者的组合。为清楚地解说硬件与软件的这一可互换性，各种解说性组件、块、模块、电路、和步骤在上面是以其功能性的形式作一般化描述的。此类功能性是被实现为硬件还是软件取决于具体应用和施加于整体系统的设计约束。
本文所述的本发明的各种特征可实现于不同系统中而不脱离本发明。应注意，以上实施例仅是示例，且不应被解释成限定本发明。这些实施例的描述旨在是说明性的，而并非旨在限定权利要求的范围。由此，本发明的教导可以现成地应用于其他类型的装置，并且许多替换、修改和变形对于本领域技术人员将是显而易见的。

Claims (41)

1.一种用于执行多导线信令编码的方法，包括：
将数据比特序列转换成m个的多个转变数量；
将每一转变数量转换成来自顺序编号集合的顺序编号；
将所述顺序编号转换成原始码元；以及
经由多个差分驱动器且散布在n条的多条导线上传送所述原始码元，其中时钟信号被有效地嵌入在所述原始码元的传输中，因为从转变数量至顺序编号的所述转换保证没有两个连贯原始码元是相同的。
2.如权利要求1所述的方法，其特征在于，将每一转变数量转换成来自顺序编号集合的顺序编号包括：
将多个转变数量转换成顺序编号。
3.如权利要求1所述的方法，其特征在于，将所述顺序编号转换成原始码元包括：
将所述顺序编号转换成多个原始码元。
4.如权利要求1所述的方法，其特征在于，所述n条的多条导线大于或等于
5.如权利要求1所述的方法，其特征在于，所述n条的多条导线大于或等于
6.如权利要求1所述的方法，其特征在于，所述原始码元被保证具有跨所述n条的多条导线中的所有导线对的非零差分电压。
7.如权利要求1所述的方法，其特征在于，对于跨所述n条导线中的各导线对的n阶乘差分信号，rm个可能的不同状态由所述转变数量来表示，其中r是n！-1。
8.如权利要求1所述的方法，其特征在于，所述顺序编号是从基于自紧挨着的前一顺序码元编号的转变的转变数量来选择的。
9.如权利要求1所述的方法，其特征在于，进一步包括：
使用所述时钟信号来同步原始码元传输。
10.一种用于执行多导线信令编码的编码电路，包括：
比特至转变数量转换器，用于将数据比特序列转换成m个的多个转变数量；
转变数量至顺序编号转换器，用于将每一转变数量转换成来自顺序编号集合的顺序编号；
顺序编号至原始码元转换器，用于将所述顺序编号转换成原始码元；以及
多个差分驱动器，用于散布在n条的多条导线上传送所述原始码元，其中时钟信号被有效地嵌入在所述原始码元的传输中，因为从转变数量至顺序编号的所述转换保证没有两个连贯原始码元是相同的。
11.如权利要求10所述的编码电路，其特征在于，将每一转变数量转换成来自顺序编号集合的顺序编号包括将多个转变数量转换成顺序编号。
12.如权利要求10所述的编码电路，其特征在于，将所述顺序编号转换成原始码元包括将所述顺序编号转换成多个原始码元。
13.如权利要求10所述的编码电路，其特征在于，所述n条的多条导线大于或等于3。
14.如权利要求10所述的编码电路，其特征在于，所述n条的多条导线大于或等于4。
15.如权利要求10所述的编码电路，其特征在于，所述原始码元被保证具有跨所述n条导线中的所有导线对的非零差分电压。
16.如权利要求10所述的编码电路，其特征在于，对于跨所述n条导线中的各导线对的n阶乘差分信号，rm个可能的不同状态由所述转变数量来表示，其中r是n！-1。
17.如权利要求10所述的编码电路，其特征在于，所述多个差分驱动器等于nC2，其中nC2＝n(n-1)/2。
18.如权利要求10所述的编码电路，其特征在于，所述多个差分驱动器等于n。
19.如权利要求10所述的编码电路，其特征在于，所述顺序编号是从基于自紧挨着的前一顺序码元编号的转变的所述转变数量来选择的。
20.一种编码电路，包括：
用于将数据比特序列转换成m个的多个转变数量的装置；
用于将每一转变数量转换成来自顺序编号集合的顺序编号的装置；
用于将所述顺序编号转换成原始码元的装置；以及
用于经由多个差分驱动器且散布在n条的多条导线上传送所述原始码元的装置，其中时钟信号被有效地嵌入在所述原始码元的传输中，因为从转变数量至顺序编号的所述转换保证没有两个连贯原始码元是相同的。
21.一种用于执行多导线信令解码的方法，包括：
经由多个差分接收机接收散布在n条的多条导线上的原始码元；
将所述原始码元转换成来自顺序编号集合的顺序编号；
将每一顺序编号转换成转变数量；
将多个转变数量转换成数据比特序列；以及
从所述原始码元的接收中提取时钟信号。
22.如权利要求21所述的方法，其特征在于，将每一顺序编号转换成转变数量包括：
将顺序编号转换成多个转变数量。
23.如权利要求21所述的方法，其特征在于，将所述原始码元转换成来自顺序编号集合的顺序编号包括：
将多个原始码元转换成顺序编号。
24.如权利要求21所述的方法，其特征在于，所述n条的多条导线大于或等于
25.如权利要求21所述的方法，其特征在于，所述n条的多条导线大于或等于
26.如权利要求21所述的方法，其特征在于，所述原始码元被保证具有跨所述n条导线中的所有导线对的非零差分电压。
27.如权利要求21所述的方法，其特征在于，对于跨n个驱动器的n阶乘差分信令，rm个可能的不同状态由所述转变数量来表示，其中r是n！-1。
28.如权利要求21所述的方法，其特征在于，所述转变数量是从所述顺序编号并基于紧挨着的前一顺序码元编号来选择的。
29.如权利要求21所述的方法，其特征在于，进一步包括：
使用所述时钟信号来同步原始码元接收。
30.一种用于执行多导线信令解码的解码电路，包括
多个差分接收机，用于接收散布在n条的多条导线上的原始码元；
原始码元至顺序编号转换器，用于将所述原始码元转换成来自顺序编号集合的顺序编号；
顺序编号至转变数量转换器，用于将每一顺序编号转换成转变数量；
转变数量至比特转换器，用于将多个转变数量转换成数据比特序列；以及
时钟数据恢复电路，用于从所述原始码元的接收中提取时钟信号。
31.如权利要求30所述的解码电路，其特征在于，将每一顺序编号转换成转变数量包括将顺序编号转换成多个转变数量。
32.如权利要求30所述的解码电路，其特征在于，将所述原始码元转换成来自顺序编号集合的顺序编号包括将多个原始码元转换成顺序编号。
33.如权利要求30所述的解码电路，其特征在于，所述n条的多条导线大于或等于3。
34.如权利要求30所述的解码电路，其特征在于，所述n条的多条导线大于或等于4。
35.如权利要求30所述的解码电路，其特征在于，所述原始码元被保证具有跨所述n条的多条导线中的所有导线对的非零差分电压。
36.如权利要求30所述的解码电路，其特征在于，对于跨n个驱动器的n阶乘差分信令，rm个可能的不同状态由所述转变数量来表示，其中r是n！-1。
37.如权利要求30所述的解码电路，其特征在于，所述多个差分驱动器等于nC2，其中nC2＝n(n-1)/2。
38.如权利要求30所述的解码电路，其特征在于，所述多个差分驱动器等于n。
39.如权利要求30所述的解码电路，其特征在于，所述转变数量是从所述顺序编号并基于紧挨着的前一顺序码元编号来选择的。
40.如权利要求30所述的解码电路，其特征在于，原始码元接收是使用所述时钟信号来同步的。
41.一种用于执行多导线信令解码的解码电路，包括：
用于经由多个差分接收机接收散布在n条的多条导线上的原始码元的装置；
用于将所述原始码元转换成来自顺序码元编号集合的顺序码元编号的装置；
用于将每一顺序码元编号转换成转变数量的装置；以及
用于将多个转变数量转换成数据比特序列的装置；以及
用于从所述原始码元的接收中提取时钟信号的装置。
CN201480012199.8A 2013-03-07 2014-03-07 用于将时钟信息嵌入在信号状态转变中的多导线信令的转码方法 Expired - Fee Related CN105009535B (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US201361774408P 2013-03-07 2013-03-07
US201361774247P 2013-03-07 2013-03-07
US61/774,247 2013-03-07
US61/774,408 2013-03-07
US201361778768P 2013-03-13 2013-03-13
US61/778,768 2013-03-13
US14/199,898 US9337997B2 (en) 2013-03-07 2014-03-06 Transcoding method for multi-wire signaling that embeds clock information in transition of signal state
US14/199,898 2014-03-06
PCT/US2014/021979 WO2014138644A1 (en) 2013-03-07 2014-03-07 Transcoding method for multi-wire signaling that embeds clock information in transition of signal state

Publications (2)

Publication Number Publication Date
CN105009535A true CN105009535A (zh) 2015-10-28
CN105009535B CN105009535B (zh) 2018-05-18

Family

ID=51487808

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201480012389.XA Active CN105027490B (zh) 2013-03-07 2014-03-07 用于多个线数据信号的时钟恢复电路
CN201480012199.8A Expired - Fee Related CN105009535B (zh) 2013-03-07 2014-03-07 用于将时钟信息嵌入在信号状态转变中的多导线信令的转码方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201480012389.XA Active CN105027490B (zh) 2013-03-07 2014-03-07 用于多个线数据信号的时钟恢复电路

Country Status (8)

Country Link
US (3) US9363071B2 (zh)
EP (2) EP2965482A1 (zh)
JP (2) JP2016514430A (zh)
KR (2) KR20150121724A (zh)
CN (2) CN105027490B (zh)
ES (1) ES2705045T3 (zh)
HU (1) HUE042572T2 (zh)
WO (2) WO2014138640A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105210047A (zh) * 2013-03-15 2015-12-30 高通股份有限公司 具有基于数据码元转变的时钟的多导线单端推送-拉取链路
CN109644065A (zh) * 2016-08-22 2019-04-16 汉阳大学校产学协力团 信号传输装置及方法、信号接收装置
CN111726312A (zh) * 2019-03-20 2020-09-29 三星电子株式会社 差分信号处理设备、其操作方法和电子信令的方法

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9231790B2 (en) 2007-03-02 2016-01-05 Qualcomm Incorporated N-phase phase and polarity encoded serial interface
US9711041B2 (en) 2012-03-16 2017-07-18 Qualcomm Incorporated N-phase polarity data transfer
US8064535B2 (en) * 2007-03-02 2011-11-22 Qualcomm Incorporated Three phase and polarity encoded serial interface
US9313058B2 (en) 2013-03-07 2016-04-12 Qualcomm Incorporated Compact and fast N-factorial single data rate clock and data recovery circuits
US9374216B2 (en) 2013-03-20 2016-06-21 Qualcomm Incorporated Multi-wire open-drain link with data symbol transition based clocking
US9178690B2 (en) 2013-10-03 2015-11-03 Qualcomm Incorporated N factorial dual data rate clock and data recovery
US9363071B2 (en) 2013-03-07 2016-06-07 Qualcomm Incorporated Circuit to recover a clock signal from multiple wire data signals that changes state every state cycle and is immune to data inter-lane skew as well as data state transition glitches
EP2816765B1 (en) * 2013-06-17 2016-10-12 ST-Ericsson SA Three-wire three-level digital interface
US9755818B2 (en) 2013-10-03 2017-09-05 Qualcomm Incorporated Method to enhance MIPI D-PHY link rate with minimal PHY changes and no protocol changes
US9735948B2 (en) 2013-10-03 2017-08-15 Qualcomm Incorporated Multi-lane N-factorial (N!) and other multi-wire communication systems
US9203599B2 (en) 2014-04-10 2015-12-01 Qualcomm Incorporated Multi-lane N-factorial (N!) and other multi-wire communication systems
US9426082B2 (en) * 2014-01-03 2016-08-23 Qualcomm Incorporated Low-voltage differential signaling or 2-wire differential link with symbol transition clocking
ES2881302T3 (es) * 2014-03-06 2021-11-29 Qualcomm Inc Circuito de recuperación de reloj para señales de datos de múltiples cables
US9246666B2 (en) * 2014-03-27 2016-01-26 Intel Corporation Skew tolerant clock recovery architecture
TWI690177B (zh) * 2014-11-05 2020-04-01 日商新力股份有限公司 傳送裝置、傳送方法及通信系統
US9621332B2 (en) 2015-04-13 2017-04-11 Qualcomm Incorporated Clock and data recovery for pulse based multi-wire link
US9812057B2 (en) 2015-08-05 2017-11-07 Qualcomm Incorporated Termination circuit to reduce attenuation of signal between signal producing circuit and display device
JP2018534847A (ja) * 2015-10-05 2018-11-22 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ マルチレーンｎ階乗符号化通信システムおよび他のマルチワイヤ通信システム
US10157161B2 (en) * 2015-10-16 2018-12-18 Qualcomm Incorporated Conditional embedding of dynamically shielded information on a bus
US9819523B2 (en) * 2016-03-09 2017-11-14 Qualcomm Incorporated Intelligent equalization for a three-transmitter multi-phase system
US9742597B1 (en) * 2016-03-29 2017-08-22 Xilinx, Inc. Decision feedback equalizer
US10705894B2 (en) 2016-05-30 2020-07-07 Samsung Electronics Co., Ltd. Electronic device for authenticating application and operating method thereof
CN106385251A (zh) * 2016-09-14 2017-02-08 豪威科技(上海)有限公司 时钟数据恢复电路
KR20180061560A (ko) 2016-11-29 2018-06-08 삼성전자주식회사 통신 환경에 의존하여 지연을 조절하는 전자 회로
US11267376B2 (en) 2017-05-17 2022-03-08 Illa Designs, LLC Car seat carrier
KR101985082B1 (ko) * 2017-07-17 2019-05-31 숭실대학교산학협력단 위상 고정 루프 회로를 이용하지 않는 순수 디지털 클록 데이터 복원 장치
CN110134178B (zh) * 2019-04-29 2023-04-07 中山大学 一种无线时钟树、方法和电路
US11095425B2 (en) * 2019-10-25 2021-08-17 Qualcomm Incorporated Small loop delay clock and data recovery block for high-speed next generation C-PHY
US11687428B2 (en) 2021-01-20 2023-06-27 Stmicroelectronics International N.V. Glitch suppression apparatus and method
KR102265187B1 (ko) * 2021-02-08 2021-06-16 슈가스 주식회사 클럭 복구 회로
WO2023287437A1 (en) * 2021-07-16 2023-01-19 Lattice Semiconductor Corporation Communication systems and methods
CN113810319B (zh) * 2021-11-17 2022-02-08 伟恩测试技术(武汉)有限公司 时钟数据发送电路、接收电路、恢复电路和方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4839907A (en) * 1988-02-26 1989-06-13 American Telephone And Telegraph Company, At&T Bell Laboratories Clock skew correction arrangement
US20080159432A1 (en) * 2006-12-29 2008-07-03 Atmel Corporation Communication protocol method and apparatus for a single wire device
US20080212709A1 (en) * 2007-03-02 2008-09-04 Qualcomm Incorporated Three phase and polarity encoded serial interface

Family Cites Families (163)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4280221A (en) 1979-05-31 1981-07-21 The Boeing Company Digital data communication system
DE3329773A1 (de) 1983-08-18 1985-02-28 Siemens AG, 1000 Berlin und 8000 München Verfahren und anordnung zur zeitgleichen flankenanpassung mehrerer taktsynchroner datenfluesse
US4644547A (en) 1984-06-28 1987-02-17 Westinghouse Electric Corp. Digital message format for two-way communication and control network
US5166956A (en) * 1990-05-21 1992-11-24 North American Philips Corporation Data transmission system and apparatus providing multi-level differential signal transmission
JP3360861B2 (ja) * 1993-03-02 2003-01-07 株式会社ソニー木原研究所 シリアルディジタルデータの伝送方法及び伝送装置
AU6836794A (en) 1994-05-03 1995-11-29 Payne, Nicholas William Prideaux Digital frequency synthesizer
JP3349830B2 (ja) 1994-07-29 2002-11-25 沖電気工業株式会社 クロック発生回路
US5493538A (en) 1994-11-14 1996-02-20 Texas Instruments Incorporated Minimum pulse width address transition detection circuit
US5835498A (en) 1995-10-05 1998-11-10 Silicon Image, Inc. System and method for sending multiple data signals over a serial link
US5959568A (en) 1996-06-26 1999-09-28 Par Goverment Systems Corporation Measuring distance
US5859669A (en) 1996-11-26 1999-01-12 Texas Instruments Incorporated System for encoding an image control signal onto a pixel clock signal
US5862180A (en) 1997-02-01 1999-01-19 Heinz; Gary L. Differential encoding of self-clocking data streams
US6028639A (en) 1997-12-19 2000-02-22 Thomson Consumer Electronics, Inc. Process and apparatus for converting an MPEG-2 bitstream into SMPTE-259 compatible bitstream
US6564269B1 (en) 1998-09-10 2003-05-13 Silicon Image, Inc. Bi-directional data transfer using the video blanking period in a digital data stream
CA2250538A1 (en) 1998-10-30 2000-04-30 Mosaid Technologies Incorporated Duty cycle regulator
US6556628B1 (en) 1999-04-29 2003-04-29 The University Of North Carolina At Chapel Hill Methods and systems for transmitting and receiving differential signals over a plurality of conductors
US6526112B1 (en) 1999-06-29 2003-02-25 Agilent Technologies, Inc. System for clock and data recovery for multi-channel parallel data streams
US6320406B1 (en) 1999-10-04 2001-11-20 Texas Instruments Incorporated Methods and apparatus for a terminated fail-safe circuit
JP3425905B2 (ja) 1999-10-14 2003-07-14 Ｎｅｃエレクトロニクス株式会社 クロック信号抽出回路及びそれを有するパラレルディジタルインタフェース並びにクロック信号抽出方法及びそれを有するパラレルデータビット信号の同期化方法
US7124221B1 (en) 1999-10-19 2006-10-17 Rambus Inc. Low latency multi-level communication interface
US6728908B1 (en) 1999-11-18 2004-04-27 California Institute Of Technology I2C bus protocol controller with fault tolerance
KR100708078B1 (ko) 2000-05-04 2007-04-16 삼성전자주식회사 디지털 비디오 데이터 전송방법, 수신방법, 전송장치,그리고 수신장치
US6763477B1 (en) * 2000-07-31 2004-07-13 Hewlett-Packard Development Company, L.P. Method and apparatus for transmitting and receiving data using a self clocking link protocol
US6845131B1 (en) 2000-10-03 2005-01-18 Spectrum Signal Processing Inc. Differential signaling power management
JP4234337B2 (ja) 2000-11-17 2009-03-04 テキサス インスツルメンツ インコーポレイテッド データ伝送システムにおける又は関する改善
KR20020054053A (ko) 2000-12-27 2002-07-06 엘지전자 주식회사 동기식 전송 모드의 랜덤 패턴을 고려한 프레임 검출 장치및 그 방법
CA2376971A1 (en) 2001-03-16 2002-09-16 Silicon Image, Inc. Combining a clock signal and a data signal
US6624766B1 (en) 2001-05-09 2003-09-23 Kestrel Solutions, Inc. Recovery and transmission of return-to-zero formatted data using non-return-to-zero devices
US6874097B1 (en) 2001-06-01 2005-03-29 Maxtor Corporation Timing skew compensation technique for parallel data channels
US7061939B1 (en) 2001-06-13 2006-06-13 Juniper Networs, Inc. Source synchronous link with clock recovery and bit skew alignment
US6799239B2 (en) 2001-10-23 2004-09-28 Storage Technology Corporation Centrally distributed serial bus
US7346357B1 (en) 2001-11-08 2008-03-18 At&T Corp. Frequency assignment for multi-cell IEEE 802.11 wireless networks
US6838712B2 (en) 2001-11-26 2005-01-04 Micron Technology, Inc. Per-bit set-up and hold time adjustment for double-data rate synchronous DRAM
US7190754B1 (en) 2001-12-24 2007-03-13 Rambus Inc. Transceiver with selectable data rate
JP2003258844A (ja) 2002-03-01 2003-09-12 Fujitsu Ltd インターネットプロトコルネットワークの網終端装置及びその冗長系運転方法
US7167527B1 (en) 2002-05-02 2007-01-23 Integrated Memory Logic, Inc. System and method for multi-symbol interfacing
EP1385306B1 (en) 2002-07-22 2006-05-24 Texas Instruments Limited Method and apparatus for synchronising multiple serial datastreams in parallel
US20040028164A1 (en) 2002-08-07 2004-02-12 Hongtao Jiang System and method for data transition control in a multirate communication system
US8230114B2 (en) 2002-08-07 2012-07-24 Broadcom Corporation System and method for implementing a single chip having a multiple sub-layer PHY
US6731000B1 (en) 2002-11-12 2004-05-04 Koninklijke Philips Electronics N.V. Folded-flex bondwire-less multichip power package
US8027405B2 (en) * 2003-01-29 2011-09-27 Nxp B.V. Data communication using constant total current
US7076377B2 (en) 2003-02-11 2006-07-11 Rambus Inc. Circuit, apparatus and method for capturing a representation of a waveform from a clock-data recovery (CDR) unit
US7397848B2 (en) 2003-04-09 2008-07-08 Rambus Inc. Partial response receiver
KR100798162B1 (ko) 2003-04-10 2008-01-28 닛본 덴끼 가부시끼가이샤 동화상 압축 부호화 방식 변환 장치 및 동화상 통신 시스템
US7395347B2 (en) 2003-08-05 2008-07-01 Newisys, Inc, Communication between and within multi-processor clusters of multi-cluster computer systems
US7358869B1 (en) 2003-08-20 2008-04-15 University Of Pittsburgh Power efficient, high bandwidth communication using multi-signal-differential channels
US7072355B2 (en) 2003-08-21 2006-07-04 Rambus, Inc. Periodic interface calibration for high speed communication
GB0319756D0 (en) 2003-08-22 2003-09-24 4Links Ltd An alternative data-recovery method for spacewire and improved distribution of timecodes
JP2005086662A (ja) 2003-09-10 2005-03-31 Seiko Epson Corp 半導体装置
US7668271B2 (en) 2003-09-30 2010-02-23 Rambus Inc. Clock-data recovery (“CDR”) circuit, apparatus and method for variable frequency data
CN100541599C (zh) 2003-10-22 2009-09-16 Nxp股份有限公司 通过多条传输线传输数据的方法和设备
US7313208B2 (en) 2003-11-03 2007-12-25 Zenith Electronics Corporation Pre-equalization for low-cost DTV translators
EP1709758A4 (en) 2003-12-16 2007-07-18 California Inst Of Techn GALER EQUALIZER DETERMINISTIC
JP2005210695A (ja) 2003-12-22 2005-08-04 Kawasaki Microelectronics Kk データ伝送方式およびデータ伝送回路
US7030676B2 (en) 2003-12-31 2006-04-18 Intel Corporation Timing circuit for separate positive and negative edge placement in a switching DC-DC converter
US20050207280A1 (en) 2004-03-16 2005-09-22 Fowler Michael L Bit clock with embedded word clock boundary
US20050219083A1 (en) 2004-03-16 2005-10-06 Boomer James B Architecture for bidirectional serializers and deserializer
DE102004013093B3 (de) 2004-03-17 2005-07-21 Infineon Technologies Ag Empfängerschaltung für ein Gegentaktübertragungsverfahren
US7102407B2 (en) 2004-03-31 2006-09-05 Intel Corporation Programmable clock delay circuit
US7821428B2 (en) 2004-06-03 2010-10-26 Silicon Laboratories Inc. MCU with integrated voltage isolator and integrated galvanically isolated asynchronous serial data link
US7061266B2 (en) 2004-07-06 2006-06-13 Intel Corporation Methods and apparatus for improving impedance tolerance of on-die termination elements
US6933866B1 (en) 2004-09-14 2005-08-23 Avid Technology, Inc. Variable data rate receiver
JP4604627B2 (ja) 2004-09-22 2011-01-05 ソニー株式会社 エンコーダ装置およびデコーダ装置
KR20060040429A (ko) 2004-11-05 2006-05-10 삼성전자주식회사 무선-랜을 이용한 디지털 방송 데이터 제공 장치 및 그 방법
US20060123177A1 (en) 2004-12-02 2006-06-08 Ati Technologies, Inc. Method and apparatus for transporting and interoperating transition minimized differential signaling over differential serial communication transmitters
US7307554B2 (en) 2004-12-20 2007-12-11 Kawasaki Microelectronics, Inc. Parallel data transmission method and parallel data transmission system
US20060168615A1 (en) 2005-01-21 2006-07-27 Adimos Inc. System circuit application and method for wireless transmission of multimedia content from a computing platform
US8041845B2 (en) 2005-02-11 2011-10-18 Mstar Semiconductor, Inc. Method for detecting digital video interface off-line mode and associated receiver
US7787526B2 (en) 2005-07-12 2010-08-31 Mcgee James Ridenour Circuits and methods for a multi-differential embedded-clock channel
US20070073932A1 (en) 2005-09-13 2007-03-29 Alcatel Method and apparatus for a configurable data path interface
US8222917B2 (en) 2005-11-03 2012-07-17 Agate Logic, Inc. Impedance matching and trimming apparatuses and methods using programmable resistance devices
US9544602B2 (en) 2005-12-30 2017-01-10 Sharp Laboratories Of America, Inc. Wireless video transmission system
US7502953B2 (en) 2006-01-05 2009-03-10 International Business Machines Corporation Dynamically adding additional masters onto multi-mastered IIC buses with tunable performance
US7844762B2 (en) 2006-02-24 2010-11-30 Silicon Image, Inc. Parallel interface bus to communicate video data encoded for serial data links
US7746937B2 (en) 2006-04-14 2010-06-29 Formfactor, Inc. Efficient wired interface for differential signals
WO2007125963A1 (ja) 2006-04-27 2007-11-08 Panasonic Corporation 多重差動伝送システム
WO2007125965A1 (ja) 2006-04-27 2007-11-08 Panasonic Corporation 多重差動伝送システム
US8000412B1 (en) 2006-06-01 2011-08-16 Netlogic Microsystems, Inc. Low power serial link
JP4783245B2 (ja) 2006-09-01 2011-09-28 株式会社日立製作所 送受信機、送信機、ならびに受信機
JP4940846B2 (ja) 2006-09-13 2012-05-30 富士通セミコンダクター株式会社 通信試験回路及び通信インタフェース回路並びに通信試験方法
CN101523783B (zh) 2006-09-29 2012-12-12 株式会社Ntt都科摩 发送装置以及发送帧构成方法
US9319143B2 (en) 2006-10-13 2016-04-19 Menara Networks, Inc. 40G/100G/200G/400G pluggable optical transceivers with advanced functionality
US7667500B1 (en) 2006-11-14 2010-02-23 Xilinx, Inc. Glitch-suppressor circuits and methods
US9711041B2 (en) 2012-03-16 2017-07-18 Qualcomm Incorporated N-phase polarity data transfer
US7541838B2 (en) 2007-03-27 2009-06-02 Intel Corporation Transmitter swing control circuit and method
JP2008242884A (ja) 2007-03-28 2008-10-09 Matsushita Electric Ind Co Ltd Ｉ２ｃバス制御回路
WO2008130878A2 (en) 2007-04-19 2008-10-30 Rambus Inc. Techniques for improved timing control of memory devices
JP5180634B2 (ja) 2007-04-24 2013-04-10 パナソニック株式会社 差動伝送線路
WO2008151251A1 (en) 2007-06-05 2008-12-11 Rambus, Inc. Techniques for multi-wire encoding with an embedded clock
JP2009021978A (ja) 2007-06-11 2009-01-29 Panasonic Corp 伝送ケーブル
US20090037006A1 (en) 2007-08-03 2009-02-05 Transtechnology, Inc. Device, medium, data signal, and method for obtaining audio attribute data
JP2009077188A (ja) 2007-09-21 2009-04-09 Hitachi Ltd 半導体装置
WO2009075936A1 (en) 2007-12-07 2009-06-18 Rambus Inc. Encoding and decoding techniques for bandwidth-efficient communication
WO2009086078A1 (en) 2007-12-19 2009-07-09 Rambus Inc. Receiver for multi-wire communication with reduced input capacitance
US7962681B2 (en) * 2008-01-09 2011-06-14 Qualcomm Incorporated System and method of conditional control of latch circuit devices
GB2456517A (en) 2008-01-15 2009-07-22 Andrzej Radecki Serial data communication circuit for use with transmission lines using both data and clock to enable recovery of data synchronously
US7808418B2 (en) * 2008-03-03 2010-10-05 Qualcomm Incorporated High-speed time-to-digital converter
US8848810B2 (en) 2008-03-05 2014-09-30 Qualcomm Incorporated Multiple transmitter system and method
US8462891B2 (en) 2008-03-06 2013-06-11 Rambus Inc. Error detection and offset cancellation during multi-wire communication
US20090243681A1 (en) 2008-03-26 2009-10-01 Rambus Inc. Embedded Source-Synchronous Clock Signals
US9030976B2 (en) 2008-03-27 2015-05-12 Silicon Image, Inc. Bi-directional digital interface for video and audio (DIVA)
US8184651B2 (en) 2008-04-09 2012-05-22 Altera Corporation PLD architecture optimized for 10G Ethernet physical layer solution
US20100027607A1 (en) 2008-06-10 2010-02-04 Tad Kwasniewski Apparatus for time-domain pre-emphasis and time-domain equalization and associated methods
US8081705B2 (en) 2008-06-27 2011-12-20 Crestron Electronics Inc. Digital video physical layer using a multi-level data code
US7710144B2 (en) 2008-07-01 2010-05-04 International Business Machines Corporation Controlling for variable impedance and voltage in a memory system
US8094766B2 (en) 2008-07-02 2012-01-10 Teradyne, Inc. Tracker circuit and method for automated test equipment systems
US20100040169A1 (en) 2008-08-15 2010-02-18 Rambus Inc. Coding methods and systems for improved error margins
US8184760B2 (en) 2008-09-02 2012-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Adaptive elastic buffer for communications
US8886987B2 (en) 2008-09-19 2014-11-11 Advantest (Singapore) Pte Ltd Data processing unit and a method of processing data
JP4645717B2 (ja) 2008-09-26 2011-03-09 ソニー株式会社 インタフェース回路および映像装置
FR2937203B1 (fr) 2008-10-13 2011-03-18 Sagem Defense Securite Dispositif de reconstitution de l'horloge d'un signal nrz et systeme de transmissoin associe.
KR101061989B1 (ko) 2008-12-03 2011-09-05 (주)신창코넥타 스페이서 및 그 스페이서를 포함하는 차량용 클럭 스프링 장치
WO2010077564A1 (en) 2008-12-08 2010-07-08 Analog Devices Inc. Multimedia switching over wired or wireless connections in a distributed environment
US20100183053A1 (en) 2009-01-20 2010-07-22 Tran Duke H System and apparatus for data transmission
EP2420011B1 (en) * 2009-04-16 2015-06-10 Nec Corporation Method of and system for detecting skew between parallel signals
TWI398151B (zh) 2009-04-17 2013-06-01 Univ Nat Taiwan 資料時脈回復電路
US7791370B1 (en) 2009-05-21 2010-09-07 Altera Corporation Clock distribution techniques for channels
KR101079603B1 (ko) 2009-08-11 2011-11-03 주식회사 티엘아이 3레벨 전압을 이용하는 차동 데이터 송수신 장치 및 차동 데이터 송수신 방법
US8621128B2 (en) 2009-12-04 2013-12-31 St-Ericsson Sa Methods and systems for reliable link startup
US8606184B1 (en) 2009-12-08 2013-12-10 Qualcomm Incorporated Coexistence message processing mechanism for wireless devices
US8077063B2 (en) 2010-01-18 2011-12-13 Freescale Semiconductor, Inc. Method and system for determining bit stream zone statistics
JP2011172156A (ja) 2010-02-22 2011-09-01 Sony Corp コンテンツ再生システム、コンテンツ受信装置、音声再生装置、コンテンツ再生方法およびプログラム
JP5537192B2 (ja) 2010-03-04 2014-07-02 スパンション エルエルシー 受信装置及びゲイン設定方法
US8649445B2 (en) 2011-02-17 2014-02-11 École Polytechnique Fédérale De Lausanne (Epfl) Methods and systems for noise resilient, pin-efficient and low power communications with sparse signaling codes
JP2012029214A (ja) 2010-07-27 2012-02-09 Rohm Co Ltd インタフェース回路およびそれを用いた電子機器
JP5602662B2 (ja) 2011-03-02 2014-10-08 ルネサスエレクトロニクス株式会社 信号配線システム及びジッタ抑制回路
US8294502B2 (en) 2011-03-04 2012-10-23 Altera Corporation Delay circuitry
US8659957B2 (en) 2011-03-07 2014-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving semiconductor device
TWI459774B (zh) 2011-04-29 2014-11-01 Ind Tech Res Inst 非同步主從式串列通訊系統及應用其之資料傳輸方法與控制模組
US20120307886A1 (en) 2011-05-31 2012-12-06 Broadcom Corporation Adaptive Video Encoding Based on Predicted Wireless Channel Conditions
US8698558B2 (en) 2011-06-23 2014-04-15 Qualcomm Incorporated Low-voltage power-efficient envelope tracker
JP2013021445A (ja) * 2011-07-08 2013-01-31 Kawasaki Microelectronics Inc 遷移検出回路
US8599913B1 (en) 2011-08-01 2013-12-03 Pmc-Sierra Us, Inc. Data regeneration apparatus and method for PCI express
US9219560B2 (en) 2011-10-25 2015-12-22 Cavium, Inc. Multi-protocol SerDes PHY apparatus
US8687752B2 (en) 2011-11-01 2014-04-01 Qualcomm Incorporated Method and apparatus for receiver adaptive phase clocked low power serial link
JP2013110554A (ja) 2011-11-21 2013-06-06 Panasonic Corp 送信装置、受信装置及びシリアル伝送システム
US20140168010A1 (en) 2011-12-22 2014-06-19 Farrokh Mohamadi Extended range, high data rate, point-to-point crosslink placed on fixed or mobile elevated platforms
US9838226B2 (en) 2012-01-27 2017-12-05 Apple Inc. Methods and apparatus for the intelligent scrambling of control symbols
US9020418B2 (en) 2012-02-29 2015-04-28 Fairchild Semiconductor Corporation Methods and apparatus related to a repeater
US8959268B2 (en) 2012-03-09 2015-02-17 Canon Kabushiki Kaisha Information processing apparatus, serial communication system, method of initialization of communication therefor and serial communication apparatus
US9071407B2 (en) 2012-05-02 2015-06-30 Ramnus Inc. Receiver clock test circuitry and related methods and apparatuses
US8446903B1 (en) 2012-05-22 2013-05-21 Intel Corporation Providing a load/store communication protocol with a low power physical unit
US8996740B2 (en) 2012-06-29 2015-03-31 Qualcomm Incorporated N-phase polarity output pin mode multiplexer
US9179117B2 (en) 2012-07-02 2015-11-03 Kabushiki Kaisha Toshiba Image processing apparatus
US8686754B2 (en) 2012-07-05 2014-04-01 Stmicroelectronics International N.V. Configurable lane architecture in source synchronous systems
US8934854B2 (en) 2012-08-29 2015-01-13 Crestcom, Inc. Transmitter with peak-tracking PAPR reduction and method therefor
KR101984902B1 (ko) 2012-09-14 2019-05-31 삼성전자 주식회사 단방향의 리턴 클락 신호를 사용하는 임베디드 멀티미디어 카드, 이를 제어하는 호스트, 및 이들을 포함하는 임베디드 멀티미디어 카드 시스템의 동작 방법
US9244872B2 (en) 2012-12-21 2016-01-26 Ati Technologies Ulc Configurable communications controller
US9235540B1 (en) 2013-03-01 2016-01-12 Altera Corporation Flexible high speed forward error correction (FEC) physical medium attachment (PMA) and physical coding sublayer (PCS) connection system
US9363071B2 (en) 2013-03-07 2016-06-07 Qualcomm Incorporated Circuit to recover a clock signal from multiple wire data signals that changes state every state cycle and is immune to data inter-lane skew as well as data state transition glitches
US9071220B2 (en) 2013-03-07 2015-06-30 Qualcomm Incorporated Efficient N-factorial differential signaling termination network
US9178690B2 (en) 2013-10-03 2015-11-03 Qualcomm Incorporated N factorial dual data rate clock and data recovery
US9313058B2 (en) 2013-03-07 2016-04-12 Qualcomm Incorporated Compact and fast N-factorial single data rate clock and data recovery circuits
US9374216B2 (en) 2013-03-20 2016-06-21 Qualcomm Incorporated Multi-wire open-drain link with data symbol transition based clocking
US9118457B2 (en) 2013-03-15 2015-08-25 Qualcomm Incorporated Multi-wire single-ended push-pull link with data symbol transition based clocking
US9369237B2 (en) 2013-08-08 2016-06-14 Qualcomm Incorporated Run-length detection and correction
US9755818B2 (en) 2013-10-03 2017-09-05 Qualcomm Incorporated Method to enhance MIPI D-PHY link rate with minimal PHY changes and no protocol changes
US9203599B2 (en) 2014-04-10 2015-12-01 Qualcomm Incorporated Multi-lane N-factorial (N!) and other multi-wire communication systems
US9735948B2 (en) 2013-10-03 2017-08-15 Qualcomm Incorporated Multi-lane N-factorial (N!) and other multi-wire communication systems
US9215063B2 (en) 2013-10-09 2015-12-15 Qualcomm Incorporated Specifying a 3-phase or N-phase eye pattern
US9231527B2 (en) 2013-11-22 2016-01-05 Qualcomm Incorporated Circuits and methods for power amplification with extended high efficiency
US20150220472A1 (en) 2014-02-05 2015-08-06 Qualcomm Incorporated Increasing throughput on multi-wire and multi-lane interfaces
KR101668858B1 (ko) 2014-04-28 2016-10-24 주식회사 이타기술 다채널 비디오 스트림 전송 방법, 그리고 이를 이용한 관제 시스템

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4839907A (en) * 1988-02-26 1989-06-13 American Telephone And Telegraph Company, At&T Bell Laboratories Clock skew correction arrangement
US20080159432A1 (en) * 2006-12-29 2008-07-03 Atmel Corporation Communication protocol method and apparatus for a single wire device
US20080212709A1 (en) * 2007-03-02 2008-09-04 Qualcomm Incorporated Three phase and polarity encoded serial interface

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105210047A (zh) * 2013-03-15 2015-12-30 高通股份有限公司 具有基于数据码元转变的时钟的多导线单端推送-拉取链路
CN109644065A (zh) * 2016-08-22 2019-04-16 汉阳大学校产学协力团 信号传输装置及方法、信号接收装置
CN111726312A (zh) * 2019-03-20 2020-09-29 三星电子株式会社 差分信号处理设备、其操作方法和电子信令的方法
CN111726312B (zh) * 2019-03-20 2024-03-08 三星电子株式会社 差分信号处理设备、其操作方法和电子信令的方法

Also Published As

Publication number Publication date
KR20150121718A (ko) 2015-10-29
CN105027490A (zh) 2015-11-04
KR20150121724A (ko) 2015-10-29
HUE042572T2 (hu) 2019-07-29
KR102205823B1 (ko) 2021-01-20
JP2016513920A (ja) 2016-05-16
US20140254733A1 (en) 2014-09-11
EP2965459B1 (en) 2018-10-24
JP2016514430A (ja) 2016-05-19
JP6461018B2 (ja) 2019-01-30
US9363071B2 (en) 2016-06-07
WO2014138644A1 (en) 2014-09-12
EP2965459A1 (en) 2016-01-13
US9673969B2 (en) 2017-06-06
US20140254732A1 (en) 2014-09-11
WO2014138640A1 (en) 2014-09-12
ES2705045T3 (es) 2019-03-21
CN105027490B (zh) 2018-03-16
US9337997B2 (en) 2016-05-10
US20160127121A1 (en) 2016-05-05
CN105009535B (zh) 2018-05-18
EP2965482A1 (en) 2016-01-13

Similar Documents

Publication Publication Date Title
CN105009535A (zh) 用于将时钟信息嵌入在信号状态转变中的多导线信令的转码方法
JP6126317B1 (ja) パーティション化されたデータバスのための符号化
US8159375B2 (en) Simplified receiver for use in multi-wire communication
US6556628B1 (en) Methods and systems for transmitting and receiving differential signals over a plurality of conductors
US8279094B2 (en) Encoding and decoding techniques with improved timing margin
US5625644A (en) DC balanced 4B/8B binary block code for digital data communications
CN1713626B (zh) 电压电平编码系统和方法
CN107005346A (zh) 码元转变时钟转码的检错常数
EP3072238B1 (en) Devices and methods for facilitating data inversion to limit both instantaneous current and signal transitions
TW201810959A (zh) 用於符號轉變時鐘轉碼的偵錯和糾錯的翻轉位元
CN111726312B (zh) 差分信号处理设备、其操作方法和电子信令的方法
JPH08335884A (ja) ５ビット４トリット符号体系
CN107077448A (zh) 用于多模总线的同时边缘翻转免疫电路
JP2002199032A (ja) データ伝送システムにおける又は関する改善
EP1207649A2 (en) Data communication using combinations of lines
US9559872B2 (en) Signal transmission system
JPH10224235A (ja) 符号間干渉チャネル用トレリス符号化方法
TW202320493A (zh) 具有可伸縮字長的轉態編碼器及轉態編碼方法
JP2005210695A (ja) データ伝送方式およびデータ伝送回路
EP2997704A1 (en) Vector signaling with reduced receiver complexity
JP2022107067A (ja) 符号化回路および半導体装置、符号化方法、データ伝送システム、復号回路
CN1883141A (zh) 双相位脉冲调制系统
JP4491579B2 (ja) 通信方法
JP2007533183A (ja) 通信システムを介してデータを伝送する際のコード生成方法および装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180518

Termination date: 20190307

CF01 Termination of patent right due to non-payment of annual fee