CN105612275A - 用于制备低成本基板的方法 - Google Patents

用于制备低成本基板的方法 Download PDF

Info

Publication number
CN105612275A
CN105612275A CN201480055039.1A CN201480055039A CN105612275A CN 105612275 A CN105612275 A CN 105612275A CN 201480055039 A CN201480055039 A CN 201480055039A CN 105612275 A CN105612275 A CN 105612275A
Authority
CN
China
Prior art keywords
current
conductive
area
layer
carrying part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480055039.1A
Other languages
English (en)
Other versions
CN105612275B (zh
Inventor
C·E·尤佐
A·R·西塔拉姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vertical Circuits Inc
Original Assignee
Vertical Circuits Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vertical Circuits Inc filed Critical Vertical Circuits Inc
Publication of CN105612275A publication Critical patent/CN105612275A/zh
Application granted granted Critical
Publication of CN105612275B publication Critical patent/CN105612275B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/02—Etching
    • C25F3/14—Etching locally
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/02—Etching
    • C25F3/12—Etching of semiconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3733—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh, porous structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0212—Printed circuits or mounted components having integral heating means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/07—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process being removed electrolytically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15701—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400 C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15717—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400 C and less than 950 C
    • H01L2924/15724—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15763—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550 C
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers

Abstract

在导电层的第一导电部分上方形成掩模，以暴露所述导电层的第二导电部分。执行电解工艺以从所述第二导电部分的第一区域和第二区域移除导电材料。相对于所述电解工艺所施加的电场，将所述第二区域与所述掩模对齐。所述第二区域将所述第二导电部分的所述第一区域与所述第一导电部分分隔开。所述电解工艺相对于所述第二区域集中，使得与在所述第一区域中相比，在所述第二区域中以相对更高的比率进行移除。

Description

用于制备低成本基板的方法
背景技术
本发明涉及微电子装置的封装，尤其涉及半导体器件的封装。
微电子装置通常包括半导体材料例如硅或砷化镓的薄板，该薄板通常被称为裸片或半导体芯片。半导体芯片通常作为单独的预封装的单元提供。在一些单元设计中，将半导体芯片安装到基板或芯片载体上，该基板或芯片载体继而安装到电路面板诸如印刷电路板上。
有源电路被制作在半导体芯片的第一面(例如正面)中。为了便于电连接至有源电路，芯片在相同的面上设有接合焊盘。接合焊盘通常设置成规则的阵列，其或者围绕裸片的边缘设置，或者对于许多存储器装置而言设置在裸片的中心。接合焊盘通常由大约0.5微米(μm)厚的导电金属诸如铜或铝制成。接合焊盘可包括单层或多层金属。接合焊盘的尺寸将随器件类型而有所不同，但其侧边通常测得为数十至数百微米。
内插器可用于在微电子元件诸如一个或多个非封装式或封装式半导体芯片彼此之间、或在一个或多个非封装式或封装式半导体芯片与其他部件之间提供电连接，所述其他部件诸如为其上具有无源电路元件的芯片上集成无源元件(“IPOC”)、分立无源装置，例如电容器、电阻器或感应器或它们的组合，但不限于此。内插器可将这种芯片或多个芯片与其他结构诸如电路面板耦合。
在芯片的任何物理布置方式中，尺寸是重要的考虑因素。随着便携式电子装置的迅速发展，使芯片的物理布置方式更为紧凑这一需要变得越来越强烈。仅以举例的方式，通常称为“智能手机”的装置将移动电话的功能与强大的数据处理器、存储器和辅助装置例如，全球定位系统接收器、电子相机、局域网络连接、以及高分辨率显示器和相关的图像处理芯片集成在一起。此类装置可以提供诸如全互联网连接、包括全分辨率视频在内的娱乐、导航、电子银行服务以及甚至更多的功能，所有这些功能全部存在于一台袖珍型装置中。复杂的便携式装置需要将很多芯片组装进小的空间中。此外，一些芯片具有多个通常被称为“I/O”的输入和输出连接。这些I/O必须与其他芯片的I/O互连。所述互连有利地是短的，并且有利地具有低阻抗以最小化信号传播延迟。形成所述互连的元件不应显著增大部件的尺寸。类似的需求在例如数据服务器(诸如在互联网搜索引擎中使用的那些)的其他应用中出现。例如，在复杂的芯片之间提供多个短的低阻抗互连的结构可以增大搜索引擎的带宽并降低其电力消耗。
虽然已在内插器结构和制造方面取得进展，但可进行进一步改进以增强用于制备内插器的工艺以及可由此类工艺得到的结构。
发明内容
根据一个方面，提供了制备或处理部件的方法。根据这个方面，可在导电层的第一导电部分上方形成掩模，以暴露导电层的第二导电部分。可执行电解工艺以从第二导电部分的第一区域和第二区域移除导电材料。相对于电解工艺所施加的电场，第二区域可与掩模对齐。第二导电部分的第一区域与第一导电部分可被第二导电部分的第二区域分隔开。电解工艺可相对于第二导电部分的第二区域集中，使得与在第一区域中相比，在第二区域中以相对更高的比率进行移除。
在一些布置方式中，可通过电解工艺完全移除第二导电部分的第二区域，以使第一导电部分与第二导电部分的第一区域电隔离，从而形成多个导电通孔。在一些布置方式中，第二导电部分的第一区域可形成围绕每个单独形成的导电通孔的连续共用元件的一部分。在一些布置方式中，连续共用元件可比相邻于共用元件形成的导电通孔要短。
在一些布置方式中，导电通孔中的至少一者可具有大于20:1的高度与宽度的纵横比。在一些布置方式中，此比率可在20:1与40:1之间的范围内，并且在一些布置方式中，在30:1与40:1之间的范围内。
在一些布置方式中，可在第一导电部分与第二导电部分的第一区域之间形成绝缘层，以形成内插器的至少一部分。
在一些布置方式中，第二导电部分的至少表面可被配置成充当机械支撑件、热导体和电接地中的至少一者。
在一些布置方式中，第一导电部分可被配置为导电通孔的至少一部分。在一些布置方式中，在形成内插器后，导电通孔可从内插器的第一侧面延伸到内插器的第二侧面。在一些布置方式中，第二导电部分可被配置成为耦合至内插器的部件提供热路径功能和电接地路径功能中的至少一者。
在一些布置方式中，可在形成绝缘层之前形成阻挡层。阻挡层可提供热绝缘和导电性中的至少一者。
在一些布置方式中，绝缘层的至少一部分可被平面化以暴露至少一些通孔的顶部表面，使得至少绝缘层的平面化部分与通孔的顶部表面形成平整表面。
在一些布置方式中，可形成至少第一布线层以在与待处理部件的主表面平行的至少一个方向上延伸。布线层可与至少一些暴露通孔电耦合。在一些布置方式中，可在与绝缘层的第二表面相对的绝缘层的第一表面处形成第一布线层。
在一些布置方式中，可从支撑件移除导电层的接触侧面。在一些布置方式中，可在绝缘层的第二表面处形成第二布线层。
在一些布置方式中，可在第一布线层处形成柱，所述柱与至少一些所形成的通孔电耦合。在一些布置方式中，可将柱附接到支撑件。在一些布置方式中，可在从基板电解移除金属之前，将柱附接到支撑件。在一些布置方式中，可在与柱相对的基板侧面处施加多个耐电解掩模。在一些布置方式中，掩模可防止电解移除金属，但相邻掩模的边缘之间的多个区域内除外。
在一些布置方式中，支撑件可包括光可分解的粘合剂或粘合剂层和载体。在一些布置方式中，粘合剂或粘合剂层可为透明或半透明的，使得穿过载体的光会分解光可分解的粘合剂。
在一些布置方式中，所形成的通孔可具有30:1与40:1之间的范围内的高度与宽度的纵横比。在一些布置方式中，这种比率可在30:1与40:1之间的范围内。
在一些布置方式中，电解工艺的执行可包括搅拌电解浴槽。在一些布置方式中，电解工艺的执行可包括在电解材料移除工艺与电解电镀工艺之间交替。在一些布置方式中，可基于希望移除的材料量来确定这种交替的占空比。在一些布置方式中，电解移除工艺可有如下任一种或两种情况：具有比电解电镀工艺相对更长的持续时间，以及处于比电解电镀工艺相对更高的电流密度。在一些布置方式中，可基于希望移除的材料量来确定这种持续时间和这种电流密度任一者或两者的占空比。
在一些布置方式中，电解浴槽可包括络合剂。在一些布置方式中，提高络合剂的浓度可降低离子在电解浴槽中的迁移率。
在一些布置方式中，电解浴槽可包括钝化剂，所述钝化剂被选择为使电解移除工艺集中于相对于电场与掩模对齐的区域。
在一些布置方式中，导电层可为金属基板。
在一些布置方式中，可在电解工艺期间通过支撑件来支撑导电层的接触侧面，并且可在电解溶液中进行电解工艺。在一些此类布置方式中，可继续电解工艺，直到支撑件暴露于电解溶液。在一些此类布置方式中，电解工艺的继续可完成通孔。
在一些布置方式中，可用光可分解的粘合剂将导电层粘附到支撑件。在一些布置方式中，支撑件可为透明或半透明的，使得光可分解的粘合剂可被穿过支撑件的光所分解。
在一些布置方式中，在电解工艺期间，可由导电层的第二导电部分的第二区域内的剩余材料限定至少一个间隙。在此类布置方式中，所述一个或多个间隙可位于第一导电部分与第二导电部分的第二区域之间。
在一些布置方式中，接触导电层的掩模的接触表面与所述一个或多个间隙至少一者的最低点之间的距离可为掩模的接触表面与第二导电部分的第一区域的顶点之间的距离的三倍或更多倍。在一些布置方式中，接触导电层的掩模的接触表面与所述一个或多个间隙至少一者的最低点之间的距离可小于或等于掩模的接触表面与第二导电部分的第一区域的顶点之间的距离的1.5倍。
在一些布置方式中，导电层可覆盖在支撑结构上。在一些此类布置方式中，电解工艺可继续执行，直到暴露支撑结构。在一些此类布置方式中，电解工艺的继续执行可形成完整的导电通孔。在一些布置方式中，可在连续共用元件的至少部分和与此类部分相邻的完整通孔上方形成绝缘层。
在一些布置方式中，导电材料的移除可各向同性地、各向异性地或各向同性地及各向异性地进行。在此类布置方式中，导电层的导电材料的移除比率在电解浴槽内的不同区域中可分别为各向同性的、各向异性的或各向同性及各向异性的。
在一些布置方式中，掩模可防止通过电解工艺从第一区域移除导电材料。
根据一个方面，提供了制备或处理部件的方法。根据这个方面，可通过施加到基板上的多个掩模以电解方式移除导电层的部分。电解移除可形成通孔的部分。通孔的部分可形成内插器的部分。导电层的第一侧面可覆盖在第一布线层上，使得可从与布线层相对的导电层的第二侧面移除导电层的部分。可形成第一绝缘层以使单独通孔电绝缘，从而形成第一子组合件。
在一些布置方式中，可在所形成的第一导电柱上方形成第二布线层。可通过第二绝缘层使所形成的第一导电柱彼此分隔开，以形成第二子组合件。在一些布置方式中，可将第二子组合件附接到第一子组合件。在一些布置方式中，可将第二布线层与第一布线层电耦合。
在一些布置方式中，第一子组合件可在所形成的通孔和第一绝缘层上方包括第三布线层。在一些布置方式中，可将第二子组合件附接到第三布线层。
在一些布置方式中，第二导电柱可从第一布线层延伸。在一些布置方式中，可将第三布线层与第二导电柱电耦合。
根据一个方面，提供了内插器。可通过本文之前所述的任何方法来形成内插器。例如，在形成这种内插器时，可在导电层的第一导电部分上方形成掩模，以暴露导电层的第二导电部分。可执行电解工艺以从第二导电部分的第一区域和第二区域移除导电材料。相对于电解工艺所施加的电场，第二区域可与掩模对齐。第二导电部分的第一区域与第一导电部分可被第二导电部分的第二区域分隔开。电解工艺可相对于第二导电部分的第二区域集中，使得与在第一区域中相比，在第二区域中以相对更高的比率进行移除。
在一些布置方式中，可在第一导电部分与第二导电部分的第一区域之间形成绝缘层。在一些布置方式中，这种内插器可包括至少一个通孔，所述至少一个通孔可为导电的，并且可具有大于20:1的高度与宽度的纵横比。在一些布置方式中，此比率可在20:1与40:1之间的范围内，并且在一些布置方式中，在30:1与40:1之间的范围内。
根据一个方面，设备可包括第一表面，并且提供了与第一表面相对的第二表面。设备可包括从第一表面延伸到第二表面的至少两个导电通孔。设备还可包括在导电通孔中的相邻导电通孔之间延伸的导热层。设备还可包括可将导热材料与导电通孔分隔开的电绝缘层。
在一些布置方式中，导热层和导电通孔可包括普通金属。在一些布置方式中，金属可为铜、镍、铝、钼、钛、钨、银、锡、金或它们的任何合金。
在一些布置方式中，电绝缘层可在导电通孔中的相邻导电通孔之间且沿着导热层的侧面连续地延伸。
根据一个方面，可提供一种系统，所述系统包括设备，所述设备具有第一表面以及与第一表面相对的第二表面。系统的设备可包括从第一表面延伸到第二表面的至少两个导电通孔。设备还可包括在导电通孔中的相邻导电通孔之间延伸的导热层。设备还可包括可将导热材料与导电通孔分隔开的电绝缘层。在一些布置方式中，至少一些导电通孔可被配置成提供从与设备的第一表面相关联的第一微电子元件到与第二表面相关联的一个微电子元件或多个微电子元件的导电路径，并且其中导热层被配置成提供导热路径以便从系统移除热量。
根据一个方面，提供了制备或处理内插器的方法。根据这个方面，可在导电层的第一导电部分上方形成掩模，以暴露导电层的第二导电部分。可执行电解工艺以从第二导电部分的第一区域和第二区域移除导电材料。相对于电解工艺所施加的电场，第二区域可与掩模对齐。第二导电部分的第一区域与第一导电部分可被第二导电部分的第二区域分隔开。可通过电解工艺完全移除第二导电部分的第二区域，以使第一导电部分与第二导电部分的第一区域电隔离。
在一些布置方式中，电解工艺可包括搅拌电解浴槽。在一些布置方式中，电解工艺可包括在电解材料移除工艺与电解电镀工艺之间交替。在一些布置方式中，电解移除工艺可比电解电镀工艺相对更长，并且可处于比电解电镀工艺相对更高的电流密度。
在一些布置方式中，可将络合剂保持在电解浴槽中。在一些布置方式中，络合剂可被配置成降低离子在电解浴槽中的迁移率。
在一些布置方式中，可将钝化剂保持在电解浴槽中。钝化剂可被选择为使电解移除工艺集中于第二区域，使得与在第二导电部分的第一区域中相比，在第二导电部分的第二区域中以相对更高的比率进行移除。
在一些布置方式中，可在第一导电部分与第二导电部分的第一区域之间形成绝缘材料。
在一些布置方式中，第一导电部分可被配置成形成至少一个导电通孔。在一些布置方式中，第二导电部分的第一区域的至少表面可充当机械支撑件、热导体和电接地中的至少一者。
在一些布置方式中，所述一个或多个导电通孔中的至少一者可从内插器的第一侧面延伸到内插器的第二侧面。在一些布置方式中，第二导电部分可被配置成为耦合至内插器的部件提供热路径功能和电接地路径功能中的至少一者。在此类布置方式中，内插器和耦合到内插器的部件可形成内插器结构。
附图说明
图1为根据一个实施例的刚好在导电层电解处理之前电解浴槽内的导电层的示意图。
图2A-C和3A-C为在此类导电层的电解处理的各个阶段期间通过图1所示工艺形成的相应导电层的剖面正视图。
图4A-C为根据一个实施例的剖面正视图，其示出了处理内插器的各个阶段，其中导电层在光可分解的粘合剂上形成，所述光可分解的粘合剂被施加到基板上并可从基板移除。
图5A-B为根据一个实施例的剖面正视图，其示出了处理内插器的各个阶段，其中导电层在重新分布结构上形成，所述重新分布结构覆盖在柱上，所述柱在光可分解的粘合剂上形成，所述光可分解的粘合剂被施加到基板上并可从基板移除。
图6A-B为根据一个实施例的剖面正视图，其示出了处理内插器以添加经受后段制程处理的导电层。
图7为根据一个实施例的内插器的剖面正视图，所述内插器在导电层与电介质封装之间具有阻挡层。
图8为根据一个实施例的剖面正视图，其示出了处理内插器以添加与微电子元件的互连。
具体实施方式
本文所述的部件诸如内插器、基板、电路面板、微电子元件等等可具有绝缘结构和电介质结构中的一者或两者，在一些布置方式中，所述结构处于其外表面处。因此，如本公开中所使用，有关导电元件“处于”部件电介质结构的表面处的陈述，是指当所述部件未与任何其他元件装配在一起时，所述导电元件可用于与在垂直于所述部件表面的方向上从所述部件外部朝所述部件表面移动的理论点接触。因此，处于部件的表面处的端子或其他导电元件可从此类表面突出；可与此类表面齐平；或可相对于此类表面以部件中的孔或凹陷形式凹进。
现在参见附图，如图1所示，可将导电层10与支撑件5附接在一起，或将导电层10附接在支撑件5上。在一个例子中，支撑件5可包括一种或多种聚合物材料。在一个例子中，导电层可为例如金属的一体元件。在一些布置方式中，导电层可为基板的一个层，所述基板包括导电层和绝缘层的多个层。在一些布置方式中，可使此类导电层和绝缘层图案化。在一些布置方式中，支撑件可包括单个层或多个层，其可由相同或不同材料制成。在一些布置方式中，导电层10可由诸如但不限于如下的材料制成：铜、镍、钨、铝、钛、金或它们的各种合金以及此类金属的导电氧化物。在一些布置方式中，导电层10可为金属箔。
可沿着与支撑件5相对的导电层10的表面施加掩模层17，诸如抗蚀膜层(其可为耐化学性的)。在一些布置方式中，掩模层17可由诸如但不限于如下的材料制成：氧化物、氮化物、环氧化物或丙烯酸。在一些布置方式中，掩模层17可为导电材料。在优选的布置方式中，掩模层17可为导电的，使得在电解处理操作期间，其可具有比导电层10移除比率基本上更低的移除比率。在此类布置方式中，掩模层17可包括材料，使得移除掩模层17而得的副产物不会降低电解质在电解处理操作期间的性能。
如图进一步所示，可将支撑件5、导电层10和掩模层17的组合件浸入电解浴槽18中。也可在覆盖在掩模层17上的位置处将导电基板19浸入电解浴槽18中。按照这种方式，在电解浴槽18中导电层10可充当阳极，而导电基板19可充当对应的阴极。在一些布置方式中，导电基板19可由诸如但不限于如下的材料制成：不锈钢、钛、钽、镍、碳、铂涂布导体或表面、金涂布表面或金属合金。
电解浴槽18是用于以电化学方式从导电层10移除导电材料的介质。在材料移除步骤期间，使导电基板10为阳极，而使基板19为阴极。取决于阴极19材料的选择，可将从阳极10移除的材料涂布在阴极19上，或气体可在阴极的表面处逸出。在一些布置方式中，从阳极基板10进行的材料的电解移除可为各向同性的。在一些布置方式中，电解移除比率可为各向异性的，并且在一些其他布置方式中，可为各向同性和各向异性的。
电解浴槽18可包括可为酸性、中性或碱性的电解质。电解质可为水性或非水性的，并且在一些布置方式中，可为胶态性质。电解质可为质子或非质子的。例如，对于水性配方，可将电解质中的各种组分加入水中，而对于非水性配方，可将各种组分加入二甲基甲酰胺中。在一些此类布置方式中，电解浴槽18可包括一种或多种钝化剂和一种或多种络合剂。这种钝化剂可为但不限于苯并三唑、2-巯基苯并咪唑、5-甲基-l-H-苯并三唑、甲巯咪唑或腐殖酸。钝化剂的性质及其在与其他添加剂组合时的浓度可被选择为将电解移除工艺集中于适当区域，所述区域在由阳极导电层10和阴极基板19产生于两者间的电场的方向上，与掩模层17的部分的边缘对齐。钝化剂的浓度可在0.01与30000百万分率(ppm)之间并优选地在1与300ppm之间的范围内。
在一些布置方式中，电解浴槽18可包括络合剂，所述络合剂可用于控制电解质的导电率并且可与在材料移除工艺期间从阳极导电层10和阴极导电基板19任一者溶解的材料形成络合物。此类络合剂可为但不限于柠檬酸、柠檬酸钠或其他柠檬酸盐、葡糖酸钠或其他葡糖酸盐、植酸和植酸盐、二胺和三胺例如乙二胺、二亚乙基三胺、乙二胺四乙酸及其盐或焦磷酸的盐。络合剂的浓度可在0.01与2.5M之间并且优选地在0.05与1.0M之间的范围内。
另外，可将中性盐和非中性盐或盐类诸如硫酸钠、硫酸钾、硫酸铜、硫酸镍或氨基磺酸镍加入浴槽中，作为控制电解浴槽18中的电解质的导电率的附加试剂。此类盐的浓度可在0.002与2.0M之间的范围内。盐浓度越高，则浴槽18的导电率越高。电解质的pH可从1变化至11，并且可通过添加碱性化合物和酸性化合物来控制。例如，碱性化合物可为氢氧化钠，而酸性化合物可为硫酸。另外，可将已知的缓冲剂加入浴槽18中以稳定电解质的pH。可将其他加工助剂诸如表面活性剂加入浴槽18中，以改善分散性并且减少在处理操作期间气体附着于层10的发生率。表面活性剂可为阳离子、阴离子或非离子的。在一些布置方式中，表面活性剂优选地可为非离子的。表面活性剂的浓度可在2与10000ppm之间并且优选地在20与500ppm之间变化。
如图1中进一步示出，可搅拌电解浴槽18以促进电解移除工艺或电镀工艺中的任一者或两者。在一些布置方式中，可使层10围绕如图所示的轴线15旋转，以促进这些工艺。在一个例子中，这种旋转的速度可在2与60rpm之间变化。在材料移除步骤期间，可根据需要减少或增加电解浴槽18或基板10的搅拌。
在一些布置方式中，在导电材料移除工艺期间，电解工艺可在电解材料移除工艺与电解电镀工艺之间交替。在此类布置方式中，电解移除工艺可具有如下任一种或两种情况：具有比电解电镀工艺相对更长的持续时间，以及在比电解电镀工艺相对更高的电流密度下进行。例如，移除工艺可在对层10施加的20与250mA/cm2(恒定电流)之间的阳极电流密度下进行3秒。在该工艺期间，可关闭电流一段时间，所述时间可在3秒与15秒之间变化。然后可将在0.1与3mA/cm2之间的阴极电流施加至层103秒至30秒范围内的时间。取决于层10的厚度以及待移除(例如刻蚀)的材料的量，阳极电流和阴极电流可被施加一个或多个循环，其可在1与500个或甚至更多个循环之间变化。在一些布置方式中，可在恒电位条件(恒定电压)下执行材料移除工艺，其中电压分布可与上述电流分布类似。
参见图2A-C，在如本文所用的I型电刻蚀中，层10与基板19之间的电解反应可造成在导电层10(现在表示为进程中导电层10A)中形成掩模层17周围的间隙9A。此类间隙9A可在导电层10A的第一导电部分91A周围形成，并且可由与掩模层17的部分的边缘相邻的第二导电部分的第二区域92A限定，如图所示。这种电解工艺可从暴露于电解浴槽18(未示出)的导电层10A的任何表面移除材料。在一些布置方式中，本文之前所述的一种或多种钝化剂可为相对浓缩的，或可在电解工艺期间在第二导电部分的第一区域93A中吸附更多而在第二区域92A中吸附更少，使得可在沿着第二导电部分的第二区域92A中的层10A的表面的多个位置处从导电层10A更快速地移除材料。
在一些布置方式中，来自浴槽18的一种或多种材料可更优先地吸附在掩模层17下面的层10A的垂直壁或近垂直壁上，以抑制抗蚀剂17下方的材料10A的移除，从而减少层10A的底切蚀刻外形。在移除工艺期间掩模层17与钝化剂的选择性吸附和涂布之间的相互作用可使电场分布集中于掩模层17周围。这种电场的选择性集中和钝化剂的优先吸附增强了层10A的各向异性蚀刻。通过该工艺从层10A移除的材料可由电解浴槽18中的络合剂界定，以最小化或消除来自浴槽18中的过量可溶性未络合金属的任何不利效应。93A的表面上所吸附的试剂越强或电阻性越大，则92A的底部处的移除比率越高，从而提高蚀刻选择性或各向异性。
按照这种方式，如图2B和2C所示，柱11A可在第一导电部分91A及第二导电部分的第二区域92A一部分内形成，并且可被第二导电部分的第二区域92A和第二导电部分的第一区域93A的相对部分内的嵌入区域13A围绕。如图2C所示，嵌入区域13A可为连续共用元件，其在从第二导电部分的第二区域92A移除材料后仍然保留。在此类布置方式中，柱11A的中心纵轴的横向位置(即，在与基板5的主表面平行的方向上的相对位置)可基本上对应于覆盖在导电层10A上的掩模层17的部分的位置。虽然图2C中嵌入区域13A被示出为连续的，但在一些应用中，嵌入区域可为不连续的。
在一些布置方式中，如图2A中进一步所示，从导电层10A的第二区域92A移除的材料的深度，即，从与掩模层17接触的导电层10A的顶部到间隙9A的最低点的距离(被指定为Tm)，可基本上大于从导电层10A的第二导电部分的第一区域93A移除的材料的深度，即，从与掩模层17接触的导电层10A的顶部到导电层10A的嵌入区域13A的顶点的距离(被指定为Tf)。
现在参见图3，可通过电解工艺诸如本文之前所述的电解工艺在基板5上形成进程中导电层10B，其中导电层10B可具有柱11B，所述柱11B可形成于嵌入区域13B内并可被嵌入区域13B围绕。与图2中所示的进程中导电层10A相反，降低络合剂的量或通过添加更大量的导电剂来增加电解浴槽18中的电解质的导电率或以上两者，可改进材料移除工艺，使得图3所示的进程中导电层10B的嵌入区域13B可具有比图2所示的对应嵌入区域13A更小的厚度，即，相对于支撑件5的高度。因此，与图2的例子中的浴槽18相比，图3的例子中的电解浴槽18可更具导电性，从而在93B上方的未掩蔽区域中提供更高的材料移除比率。按照这种方式，从第二导电部分的第二区域92B移除的材料的深度(在图3中被指定为Tm)，可基本上与从导电层10B的第二导电部分的第一区域93B移除的材料的深度(在图3中被指定为Tf)相同。在一些布置方式中，如图3B和3C中最佳示出，可在后续步骤中或在可移除或抛光掉(polishedoff)支撑件5时从支撑件5移除嵌入区域13B的不需要的剩余部分。按照这种方式，仅柱11B可留在支撑件5上，从而形成导电通孔，如图3C所示。在一些布置方式中，支撑件5可由聚合物材料制成。在一些此类布置方式中，支撑件可为聚酰亚胺片材。在一些布置方式中，层10B的底部侧面可涂布有与层10B不同的导电材料。例如，可先将可焊合金涂布在层10B的底部侧面上，再将层10B的底部侧面附接到支撑件5。可使用相同刻蚀电解浴槽18移除可焊合金的非期望区域或其他非期望材料。在一些布置方式中，可使用另一种蚀刻剂移除设置在层10B与支撑件5之间的非期望区域。在一些布置方式中，可先将异种材料涂布在层10B的底部侧面以及顶部侧面上，再进行掩模层17的涂布和处理以及导电材料移除步骤。例如，可在充当层10B的铜基板的顶部表面上方涂布镍或镍合金层，其中镍材料可涂布有可焊合金。合金层可涂布有掩模层17并图案化。相似地，可先如上所述那样涂布层10B的两个表面，再将层10B附接到支撑件5。
在一些布置方式中，例如，通过使用负抗蚀剂层或倒像与正抗蚀剂层(未示出)，可在层10中刻蚀穿孔特征，其中穿孔特征可被一个或多个未蚀刻嵌入构件围绕。
现在参见图4A-C，可与柱11A或11B相同或基本上相似的柱可通过导电层的电解处理诸如本文之前针对图1-3所述的电解处理形成。在该具体例子中，导电层可与柱11B最相似，因为没有嵌入区域。可在柱上形成绝缘层120。在一些布置方式中，绝缘层120可为模塑封装，其可由如下材料形成，但不限于由如下材料形成：硅基电介质材料、灌封化合物、微粒复合层，所述微粒复合层包括聚合物基体和装填在聚合物基体内的微粒。这种复合层可例如通过如下方式形成：将未固化聚合物材料(其中具有微粒装填材料)沉积在导电层上，所述微粒装填材料任选地为具有低热膨胀系数(“CTE”)的电介质材料。在一个例子中，绝缘层120可为这样的结构，其包括与导电层层压在一起的电介质材料。例如，所述结构可为增层结构，所述增层结构包括聚合物电介质材料的一个或多个层，其可包括或可不包括附加增强结构，诸如玻璃网布和填料材料中的任一者或两者，所述填料材料诸如但不限于玻璃、陶瓷电介质填料和半导体填料中的任何一者。在具体例子中，这种结构可包括陶瓷电介质材料的一个或多个层。在一个例子中，绝缘层可包括感光材料，诸如苯并环丁烯(BCB)，其中在一个例子中，与柱11A或11B的位置对应的开口可通过光刻图案化而形成。
绝缘层120的暴露侧面和在一些情况下柱可被平面化，诸如但不限于通过化学机械平面化(CMP)工艺来平面化，以形成绝缘层120的平整表面，如美国专利申请No.13/830,279(“'279申请”)中更充分地描述，所述专利申请的公开内容据此全文以引用方式并入本文。按照这种方式，可暴露柱而形成用于与之电互连的通孔111。在这种平面化期间，也可在绝缘层120的表面处移除不需要的材料。
如在图4A-4C的例子中，可将通孔111和绝缘层120形成在光可分解的粘合剂107上并覆盖在光可分解的粘合剂107上，所述光可分解的粘合剂107可施加到透明或半透明的支撑件105上。按照这种方式，当光可分解的粘合剂107在光作用下持续基于粘合剂107厚度的一段时间时，粘合剂107可解体，这允许通孔111和绝缘层120从粘合剂107移除，从而与支撑件105分离，得到互连结构101，所述互连结构101包括如图所示的通孔111和绝缘层120以及可与其一同提供的其他结构，如图4A所示。
例如，支撑件105可为透明或半透明的。支撑件可由诸如但不限于玻璃、玻璃陶瓷或陶瓷材料之类的材料制成。支撑件105可涂布有粘合剂107，其可为3MTM光热转换(LTHC)防粘涂层，其中LTHC层可涂布有3MTM紫外可固化粘合剂LC-3200或粘合剂LC-4200或粘合剂LC-5200。然后可将导电层诸如导电层10A和10B附接到支撑件105上的粘合剂107以用于各种处理步骤。在各种处理步骤之后，可使用激光剥离方法将支撑件105与粘合剂107分离。随后，在使用3MTM撕除胶带3305对其进行处理后，从层10A和10B移除粘合剂107。
然后可将可包括互连结构101的内插器形成为多种构型，诸如但不限于美国专利申请序列号13/795,756(“'756申请”)和'279申请中所述的那些构型以及本文进一步所述的那些构型，所述专利申请的公开内容全文以引用方式并入本文。如图4A所示，进程中内插器100可为进程中内插器的面板的一部分。进程中内插器可包括重新分布结构131，即布线层，其可在由互连结构101的绝缘层120和通孔111限定的表面处形成。如图4A进一步所示，可在重新分布结构131上形成或设置一个或多个导电柱或接合结构141。按照这种方式，可将通孔111与柱141电耦合。
如图4B所示，在将互连结构101与支撑件105分离后，可将进程中内插器100附接到第二支撑件106，使得导电柱141可位于粘合剂108内并粘附到粘合剂108，并且使得重新分布结构131可覆盖在粘合剂108上并粘附到粘合剂108。在一些布置方式中，如图所示，进程中内插器100可被设置成使得导电柱141的尖端可平靠在基板106上。如图进一步所示，绝缘层120与通孔111的组合的暴露侧面可被平面化，以提供与所述组合的之前平面化的侧面相对的平整表面。
如图4C所示，在一些布置方式中，可在互连结构101的绝缘层120和通孔111的暴露侧面处形成重新分布结构132。按照这种方式，可通过通孔111将重新分布结构131、132彼此电耦合。此外，可将重新分布结构132和导电柱141以及与之电连接的导电外围部件(诸如但不限于微电子元件、微电子子组合件和微电子组合件)电耦合在内插器100内。在一些布置方式中，如图进一步所示，可在重新分布结构132上形成一个或多个连接元件151(其可为焊料球)，以实现与导电外围部件(诸如本文之前所述的那些部件)的电互连。按照这种方式，可将连接元件151和重新分布结构131彼此电耦合。此外，可将连接元件151和导电柱141以及与之电连接的导电外围部件电耦合。
如图4A-4C所示，在一些布置方式中，可沿着锯线180切断包括进程中内插器100的面板，以形成图4C所示的内插器100，其可为完整的内插器。在该例中，可在切断进程中内插器100之前或之后，在相应重新分布结构131、132上形成或设置导电柱141和连接元件151。
参见图5A，进程中内插器100A可包括互连结构101A，其可以与互连结构101相同的方式形成，不同的是导电层111和绝缘层120可使用重新分布结构132作为支撑件来形成。如图所示，导电柱142可从重新分布结构132延伸。可将进程中内插器100A附接到支撑件106A，使得导电柱142可位于粘合剂108A内并粘附到粘合剂108A，并且使得重新分布结构132可覆盖在粘合剂108A上并粘附到粘合剂108A。在一些布置方式中，如图所示，进程中内插器100A可被设置成使得导电柱142的尖端可平靠在支撑件106A上。如在图5A的例子中，在一些布置方式中，互连结构101A的绝缘层120与通孔111的组合的暴露侧面可被平面化，以提供与所述组合的之前平面化的侧面相对的平整表面。
如图5B所示，在一些布置方式中，可在互连结构101A的绝缘层120和通孔111的暴露侧面处形成重新分布结构131。按照这种方式，可通过通孔111将重新分布结构131、132彼此电耦合。此外，可将重新分布结构131和导电柱142以及与之电连接的导电外围部件(诸如但不限于微电子元件、微电子子组合件和微电子组合件)电耦合在内插器100A内。在一些布置方式中，如图进一步所示，可在重新分布结构131上形成一个或多个导电柱或接合结构141，以实现与导电外围部件(诸如本文之前所述的那些部件)的电互连。按照这种方式，可将导电柱141和重新分布结构132彼此电耦合。此外，可将导电柱141和导电柱142以及与之电连接的导电外围部件电耦合。在一些布置方式中，如图5A和5B的例子所示，光可分解的粘合剂108A在光作用下持续基于粘合剂108A厚度的一段时间，粘合剂108A可解体，这允许重新分布结构132和导电柱142从粘合剂108A移除，从而与支撑件106A分离。在一些布置方式中，粘合剂108A可为3MTM紫外可固化粘合剂，并且可借助激光剥离，将进程中内插器100A与支撑件106A分离。
如图5A和5B所示，在一些布置方式中，内插器100A可为进程中内插器的面板的一部分，其中可沿着图5A所示的锯线180切断面板，以形成图5B所示的内插器100A，其可为完整的内插器。在该例中，可在切断进程中内插器100A之前或之后，在重新分布结构132上形成或设置导电柱142。在其他布置方式中，可在切断进程中内插器的面板而形成内插器100A之前或之后(未示出)，在重新分布结构131上形成或设置导电柱141。
参见图6A和6B，可通过将进程中内插器200与微电子子组合件202装配在一起，而形成微电子单元299。微电子子组合件202可包括多个导电元件241，其可为可延伸穿过绝缘层250的柱或通孔，所述绝缘层可为薄硅层或其他电介质层。导电元件241与绝缘层250的组合可经受后段制程(“BEOL”)处理，而形成互连层的堆叠，所述互连层的堆叠可形成微电子子组合件202的一部分。
进程中内插器200(可与图5B所示的完整内插器100A相同或基本上相似，但不包括导电柱141)可与微电子子组合件202对齐。内插器200可包括重新分布结构131，其可在互连结构201上形成并且上面可设置微电子组合件202。按照这种方式，导电元件241可与重新分布结构131电耦合，并且还可与导电柱142电耦合。进一步按照这种方式，导电柱142可与如图6B最佳示出的在BEOL期间形成的微电子子组合件202的互连层电耦合。
如图6A和6B所示，在一些布置方式中，内插器200和微电子子组合件202中的任一者或两者可为进程中内插器的面板的一部分，其中可沿着图6A所示的锯线280切断面板，以形成图6B所示的内插器200和微电子子组合件202。在一些布置方式中，内插器200和微电子子组合件202可在对其进行装配之前或之后切断。在一些布置方式中，可在切断内插器200之前或之后(未示出)，在重新分布结构132上形成或设置导电柱142。
现在参见图7，在可供选择的实施例中，内插器300可包括互连结构301，其可与图4C和5C分别所示的互连结构101和101A相同或基本上相似，明显的例外是，互连结构301还可包括绝缘涂层348和具有嵌入区域313的导电层311、313。如图所示，在互连结构301的处理期间，可按照针对图2A-C所示和所述的方式处理导电层诸如图1所示的导电层10，使得可在嵌入区域313内形成导电柱311。在图示布置方式中，可将绝缘涂层348(其可为保形涂层)施加到经处理的导电层，即导电柱和嵌入区域313。在一些布置方式中，绝缘涂层348可为电介质涂层。这种涂层可由，但不限于由如下物质制成：碳化硅、氮化硅、聚酰亚胺。绝缘涂层348优选地可具有0.1与5μm之间范围内并且更优选地在0.2μm与2μm之间范围内的厚度。在一些布置方式中，可施加绝缘涂层348，使得其可适形于下面的导电层的形状并且可完全涂布下面的导电层。
在一些可供选择的布置方式中，可仅将绝缘涂层348施加到导电柱311上，其中可接着将导电基体320施加到绝缘涂层348上。在一些布置方式中，导电基体320可由，但不限于由聚酰亚胺模塑基体制成。然后可对模塑或涂布的互连结构301进行处理以暴露导体层311的表面，同时不暴露嵌入区域313的表面，如图7进一步所示。
在一些布置方式中，导电基体320可包含导热颗粒或薄片微粒。在一些此类布置方式中，颗粒或薄片可由，但不限于由如下物质制成：碳或其他具有良好热传导或分散特性的聚合物、铝或其他具有良好热传导或分散特性的金属颗粒或薄片。导电基体320和导电层311优选地可具有10与500μm之间范围内并且更优选地10与200μm之间范围内的厚度。通过使用绝缘涂层348，这种结构提供了良好导热性，同时使导电基体320与导电层311、313电绝缘。
按照这种方式，互连结构301可具有相对面向的主表面。在一些此类布置方式中，第一重新分布结构331可覆盖在其中一个主表面上，并且第二重新分布结构332可覆盖在其中另一个主表面上，如'756申请中进一步更充分地描述。在一些布置方式中，可提供第一组连接元件(未示出)，诸如但不限于导电柱、焊料球和其他形式的电触点或导管，例如在预定位置处形成于第一重新分布结构331上或附接到第一重新分布结构331，以便与其他部件诸如本文之前所述的部件互连。此外，在一些布置方式中，可在预定位置处将第二组连接元件(未示出)提供于第二重新分布结构332上，以便与如本文其他例子中所述和'756申请中更充分地描述的又一些部件互连。因此，通过内插器300，可将如下两种部件电耦合：与第一重新分布结构331电耦合的部件，和与第二重新分布结构332电耦合的部件。
在一些布置方式中，本文之前讨论的内插器的任何实施例可电连接和/或物理连接到其他部件，诸如但不限于微电子元件、微电子子组合件、电路面板等等，包括'756申请中所述的那些。例如，如图8的例子所示，组合件499可包括互连结构401，其具有可被嵌入区域413围绕的导电通孔411，其中通孔411在第一和第二重新分布结构432之间延伸。嵌入区域413可为连续电共用元件，如例如图2A-2C中所示。如图所示，然后可在重新分布分布结构432处形成或附接连接元件451(其可为但不限于焊料球)。凸块或其他导电元件453(例如焊盘)可存在于重新分布结构331的一面处且在与重新分布结构432相对的互连结构401侧面上。
可通过连接元件451将部件465A诸如电路面板或第一微电子元件附接到第二重新分布结构432，并且可通过连接元件451将部件465A诸如电路面板或第一微电子元件与第二重新分布结构432电耦合。相似地，可通过元件453将第一微电子元件465B和第二微电子元件465C分别附接到第一重新分布结构431，并且可通过元件453将第一微电子元件465B和第二微电子元件465C分别与第一重新分布结构431电耦合。按照这种方式，可将部件465A与第一微电子元件465B和第二微电子元件465C两者电耦合，并且可将微电子元件465B、465C彼此电耦合。可对组合件499进行模塑以嵌入整个设备。
虽然内插器100、100A、200、300、微电子单元299和组合件499针对用于形成互连结构101、101A、201、301和401中的相应一者的工艺进行了讨论，但此类内插器可通过但不限于针对形成互连结构101、101A、201、301和401中的另一者所讨论的工艺形。在一些布置方式中，此类内插器可用但不限于用下述的部件形成，所述部件与本文已针对内插器100、100A、200、300、微电子单元299和组合件499中另一者讨论的互连结构101、101A、201、301和401中任何一者电耦合。
应当理解，本文所述的公开内容包括上述具体特征的所有可能组合，而不论本文是否明确公开。例如，在具体特征是在具体方面、布置方式、构型或实施例或具体权利要求的上下文中公开的情况下，这种特征在可能的范围内也可以与本发明的其他具体方面、布置方式、构型和实施例联合使用和/或用于本发明的其他具体方面、布置方式、构型和实施例的上下文中，并且总体上用于本发明中。
此外，虽然本文已参照具体的特征描述了本发明，但应当理解，这些特征仅仅是举例说明本发明的原理和应用。因此，应当理解，可以对示例性实施例进行许多修改，包括本文所述各种特征的尺寸的改变，并且可以在不脱离本发明的实质和范围的情况下设想出其他布置方式。就这一点而言，除了以下权利要求所述的那些特定特征之外，本发明还涵盖许多附加的特征。此外，应当以举例说明的方式而不是以限制的方式来考虑上述公开内容，因为本发明由下文所述的权利要求限定。

Claims (21)

1.一种制备部件的方法，所述方法包括：
在导电层的第一导电部分上方形成掩模，以暴露所述导电层的第二导电部分，
执行电解工艺以从所述第二导电部分的第一区域和第二区域移除导电材料，相对于所述电解工艺所施加的电场，所述第二区域与所述掩模对齐，所述第二区域将所述第二导电部分的所述第一区域与所述第一导电部分分隔开，所述电解工艺相对于所述第二区域集中，使得与在所述第一区域中相比，在所述第二区域中以相对更高的比率进行移除。
2.根据权利要求1所述的制备部件的方法，其中通过所述电解工艺完全移除所述第二导电部分的所述第二区域，以使所述第一导电部分与所述第二导电部分的所述第一区域电隔离，从而形成多个导电通孔。
3.根据权利要求2所述的制备部件的方法，其中所述第二导电部分的所述第一区域形成围绕每个单独形成的导电通孔的连续共用元件的一部分，所述连续共用元件比与之相邻的所述所形成的导电通孔要短。
4.根据权利要求2所述的制备部件的方法，其中所述导电通孔中的至少一者具有在20:1与40:1之间范围内的高度与宽度的纵横比。
5.根据权利要求2所述的制备部件的方法，所述方法还包括在所述第一导电部分与所述第二导电部分的所述第一区域之间形成绝缘层，以形成内插器的至少一部分。
6.根据权利要求5所述的制备部件的方法，所述方法还包括在形成所述绝缘层之前形成阻挡层，所述阻挡层提供热绝缘和导电性中的至少一者。
7.根据权利要求5所述的制备部件的方法，所述方法还包括对所述绝缘层的至少一部分进行平面化，以暴露至少一些所述通孔的顶部表面，使得至少所述绝缘层的所述平面化部分与所述通孔的所述顶部表面形成平整表面。
8.根据权利要求7所述的制备部件的方法，所述方法还包括形成至少第一布线层，所述布线层在与所述部件的主表面平行的至少一个方向上延伸，所述布线层与至少一些所述暴露通孔电耦合。
9.根据权利要求5所述的制备部件的方法，其中所述第二导电部分的至少表面被配置成充当机械支撑件、热导体和电接地中的至少一者。
10.根据权利要求5所述的制备部件的方法，其中所述第一导电部分被配置为导电通孔的至少一部分。
11.根据权利要求10所述的制备部件的方法，其中在形成所述内插器后，所述导电通孔从所述内插器的第一侧面延伸到所述内插器的第二侧面，所述第二导电部分被配置成为耦合至所述内插器的部件提供热路径功能和电接地路径功能中的至少一者。
12.根据权利要求1所述的制备部件的方法，其中所述电解工艺包括搅拌电解浴槽以及在电解材料移除工艺与电解电镀工艺之间交替，所述电解移除工艺比所述电解电镀工艺相对更长，并且处于比所述电解电镀工艺相对更高的电流密度，
其中所述电解浴槽包含络合剂，并且其中提高所述络合剂的浓度会降低离子在所述电解浴槽中的迁移率。
13.根据权利要求12所述的制备部件的方法，其中所述电解浴槽包含钝化剂，所述钝化剂被选择为使所述电解移除工艺集中于相对于所述电场与所述掩模对齐的所述区域。
14.根据权利要求1所述的制备部件的方法，其中在所述电解工艺期间通过支撑件来支撑所述导电层的接触侧面并且其中在电解溶液中进行所述电解工艺，所述方法还包括继续所述电解工艺，直到所述支撑件暴露于所述电解溶液，所述电解工艺的所述继续形成完整通孔。
15.根据权利要求1所述的制备部件的方法，所述导电层覆盖在支撑结构上，所述方法还包括：
继续执行所述电解工艺，直到暴露所述支撑结构，所述电解工艺的所述执行的所述继续形成完整的导电通孔；以及
在所述连续共用元件的至少部分和与之相邻的所述完整通孔上方形成绝缘层。
16.一种设备，所述设备具有第一表面和与所述第一表面相对的第二表面，所述设备包括：
至少两个导电通孔，所述至少两个导电通孔从所述第一表面延伸到所述第二表面；
导热层，所述导热层在所述至少两个导电通孔中的相邻导电通孔之间延伸；
电绝缘层，所述电绝缘层将所述导热材料与所述至少两个导电通孔分隔开。
17.根据权利要求16所述的设备，其中所述导热层和所述至少两个导电通孔包含普通金属。
18.根据权利要求17所述的设备，其中所述金属为铜、镍、铝、钼、钛、钨、银、锡、金或它们的任何合金。
19.根据权利要求16所述的设备，其中所述电绝缘层在所述至少两个导电通孔中的相邻导电通孔之间且沿着所述导热层的侧面连续地延伸。
20.一种系统，所述系统包括根据权利要求16所述的设备，其中所述至少两个导电通孔被配置成提供从与所述第一表面相关联的第一微电子元件到与所述第二表面相关联的第二微电子元件的导电路径，并且其中所述导热层被配置成提供导热路径以用于从所述系统移除热量。
21.一种制备内插器的方法，所述方法包括：
在导电层的第一导电部分上方形成掩模，以暴露所述导电层的第二导电部分，
执行电解工艺以从所述第二导电部分的第一区域和第二区域移除导电材料，相对于所述电场，所述第二区域与所述掩模对齐，以及将所述第二导电部分的所述第一区域与所述第一导电部分分隔开，通过所述电解工艺完全移除所述第二导电部分的所述第二区域，以使所述第一导电部分与所述第二导电部分的所述第一区域电隔离，所述电解工艺包括：
搅拌电解浴槽以及在电解材料移除工艺与电解电镀工艺之间交替，所述电解移除工艺比所述电解电镀工艺相对更长，并且处于比所述电解电镀工艺相对更高的电流密度，
将络合剂保持在所述电解浴槽中，所述络合剂被配置成降低离子在所述电解浴槽中的迁移率，以及
将钝化剂保持在所述电解浴槽中，所述钝化剂被选择为使所述电解移除工艺集中于所述第二区域，使得与在所述第二导电部分的所述第一区域中相比，在所述第二导电部分的所述第二区域中以相对更高的比率进行移除；
在所述第一导电部分与所述第二导电部分的所述第一区域之间形成绝缘材料；
将所述第一导电部分配置成形成至少一个导电通孔，其中所述第二导电部分的所述第一区域的至少表面充当机械支撑件、热导体和电接地中的至少一者。
CN201480055039.1A 2013-10-04 2014-09-30 用于制备低成本基板的方法 Active CN105612275B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/046,443 2013-10-04
US14/046,443 US9365947B2 (en) 2013-10-04 2013-10-04 Method for preparing low cost substrates
PCT/US2014/058392 WO2015050887A1 (en) 2013-10-04 2014-09-30 Method for preparing low cost substrates

Publications (2)

Publication Number Publication Date
CN105612275A true CN105612275A (zh) 2016-05-25
CN105612275B CN105612275B (zh) 2019-06-25

Family

ID=51691194

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480055039.1A Active CN105612275B (zh) 2013-10-04 2014-09-30 用于制备低成本基板的方法

Country Status (5)

Country Link
US (2) US9365947B2 (zh)
KR (1) KR101680192B1 (zh)
CN (1) CN105612275B (zh)
TW (1) TWI582276B (zh)
WO (1) WO2015050887A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108292567A (zh) * 2015-11-30 2018-07-17 松下知识产权经营株式会社 电极箔的制造方法和电容器的制造方法
CN108292564A (zh) * 2015-11-30 2018-07-17 松下知识产权经营株式会社 电极箔的制造方法以及电容器的制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2918707B1 (en) * 2014-03-12 2019-05-22 Rolls-Royce North American Technologies, Inc. Anisotropic etching of metallic substrates
KR20170129445A (ko) 2016-05-17 2017-11-27 현대모비스 주식회사 로우빔 구현용 렌즈 조립체
JP6662337B2 (ja) * 2017-03-27 2020-03-11 信越化学工業株式会社 半導体装置及びその製造方法、並びに積層体
WO2019064424A1 (ja) * 2017-09-28 2019-04-04 シャープ株式会社 マスクの製造方法
US11492723B2 (en) * 2019-11-05 2022-11-08 Cilag Gmbh International Electrolyte solutions for electropolishing of nitinol needles

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62278277A (ja) * 1986-05-27 1987-12-03 Citizen Watch Co Ltd 部分着色法
US6245213B1 (en) * 1996-09-06 2001-06-12 Obducat Ab Method for anisotropic etching of structures in conducting materials
CN1335900A (zh) * 1999-11-04 2002-02-13 皇家菲利浦电子有限公司 对表面部分地进行电化学处理的表面保护
US20060207889A1 (en) * 2005-03-15 2006-09-21 Norbert Staud Electrochemical etching
CN1967801A (zh) * 2005-11-15 2007-05-23 东部电子股份有限公司 制造半导体器件的方法
CN101419940A (zh) * 2007-10-22 2009-04-29 旺宏电子股份有限公司 制造存储单元组合的方法与存储单元组合
CN101661922A (zh) * 2009-07-30 2010-03-03 广州市香港科大霍英东研究院 一种高深宽比硅通孔铜互连线及其制备方法
CN101781789A (zh) * 2009-01-16 2010-07-21 日月光半导体制造股份有限公司 用于基板的金属层抛光方法及电解槽
US20120153358A1 (en) * 2010-12-21 2012-06-21 Stmicroelectronics Pte Ltd. Integrated heat pillar for hot region cooling in an integrated circuit

Family Cites Families (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3319317A (en) 1963-12-23 1967-05-16 Ibm Method of making a multilayered laminated circuit board
GB1126370A (en) 1965-12-29 1968-09-05 British Aircraft Corp Ltd Improvements relating to printed circuits
US3605260A (en) 1968-11-12 1971-09-20 Gen Motors Corp Method of making multilayer printed circuits
US3488429A (en) 1969-02-24 1970-01-06 Gerald Boucher Multilayer printed circuits
JPS5146904B2 (zh) 1971-09-30 1976-12-11
JPS5823943B2 (ja) 1975-07-16 1983-05-18 松下電器産業株式会社 絶縁体の貫通電極形成方法
US4190474A (en) 1977-12-22 1980-02-26 Gould Inc. Method of making a printed circuit board having mutually etchable copper and nickel layers
US4404059A (en) 1982-05-26 1983-09-13 Livshits Vladimir I Process for manufacturing panels to be used in microelectronic systems
US4655516A (en) 1984-12-20 1987-04-07 Amp Incorporated Chip carrier connector and method of making same
US5302494A (en) 1985-06-10 1994-04-12 The Foxboro Company Multilayer circuit board having microporous layers and process for making same
US4642160A (en) 1985-08-12 1987-02-10 Interconnect Technology Inc. Multilayer circuit board manufacturing
US5153987A (en) 1988-07-15 1992-10-13 Hitachi Chemical Company, Ltd. Process for producing printed wiring boards
CA2017743C (en) 1989-06-30 1996-02-06 William C. Hu Ultra-tall indium or alloy bump array for ir detector hybrids and micro-electronics
US4991285A (en) 1989-11-17 1991-02-12 Rockwell International Corporation Method of fabricating multi-layer board
US5948533A (en) 1990-02-09 1999-09-07 Ormet Corporation Vertically interconnected electronic assemblies and compositions useful therefor
JPH03270193A (ja) 1990-03-20 1991-12-02 Fujitsu Ltd プリント基板の製造方法
US5071359A (en) 1990-04-27 1991-12-10 Rogers Corporation Array connector
JPH0710030B2 (ja) 1990-05-18 1995-02-01 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 多層配線基板の製造方法
US5338900A (en) 1991-03-06 1994-08-16 International Business Machines Corporation Structures for electrically conductive decals filled with inorganic insulator material
US5108541A (en) 1991-03-06 1992-04-28 International Business Machines Corp. Processes for electrically conductive decals filled with inorganic insulator material
JPH0548242A (ja) 1991-08-15 1993-02-26 Toppan Printing Co Ltd 金属銅皮膜のエツチング方法
DE69218344T2 (de) 1991-11-29 1997-10-23 Hitachi Chemical Co Ltd Herstellungsverfahren für eine gedruckte Schaltung
JP3059568B2 (ja) 1992-01-23 2000-07-04 古河電気工業株式会社 多層プリント回路基板の製造方法
US5177863A (en) 1992-03-27 1993-01-12 Atmel Corporation Method of forming integrated leadouts for a chip carrier
US5334487A (en) 1992-07-23 1994-08-02 International Business Machines Corporation Method for forming a patterned layer on a substrate
US5371654A (en) 1992-10-19 1994-12-06 International Business Machines Corporation Three dimensional high performance interconnection package
US5334804A (en) 1992-11-17 1994-08-02 Fujitsu Limited Wire interconnect structures for connecting an integrated circuit to a substrate
JPH06177514A (ja) 1992-12-01 1994-06-24 Nippon Avionics Co Ltd プリント配線板の製造方法
CA2109687A1 (en) 1993-01-26 1995-05-23 Walter Schmidt Method for the through plating of conductor foils
US5600103A (en) 1993-04-16 1997-02-04 Kabushiki Kaisha Toshiba Circuit devices and fabrication method of the same
JPH06326438A (ja) 1993-05-13 1994-11-25 Nitto Denko Corp 単層配線ユニットおよび多層回路配線板ならびにその製法
JPH0774453A (ja) 1993-09-03 1995-03-17 Nec Corp 印刷配線板の製造方法
JPH0799384A (ja) 1993-09-29 1995-04-11 Toppan Printing Co Ltd プリント配線板およびその製造方法
JP2775585B2 (ja) 1994-03-25 1998-07-16 日本メクトロン株式会社 両面配線基板の製造法
US5509553A (en) 1994-04-22 1996-04-23 Litel Instruments Direct etch processes for the manufacture of high density multichip modules
DE9407103U1 (de) 1994-04-28 1994-09-08 Andus Electronic Gmbh Leiterpl Verbindungsanordnung für Multilayer-Schaltungen
US6177636B1 (en) 1994-12-29 2001-01-23 Tessera, Inc. Connection components with posts
US5531021A (en) 1994-12-30 1996-07-02 Intel Corporation Method of making solder shape array package
US5637834A (en) 1995-02-03 1997-06-10 Motorola, Inc. Multilayer circuit substrate and method for forming same
US5650595A (en) 1995-05-25 1997-07-22 International Business Machines Corporation Electronic module with multiple solder dams in soldermask window
JP3600317B2 (ja) 1995-07-05 2004-12-15 株式会社東芝 多層印刷配線板およびその製造方法
US6010769A (en) 1995-11-17 2000-01-04 Kabushiki Kaisha Toshiba Multilayer wiring board and method for forming the same
JP2736042B2 (ja) 1995-12-12 1998-04-02 山一電機株式会社 回路基板
JPH1051136A (ja) 1996-05-28 1998-02-20 Mitsui Petrochem Ind Ltd プリント配線基板の製造方法
US5744285A (en) 1996-07-18 1998-04-28 E. I. Du Pont De Nemours And Company Composition and process for filling vias
US5774340A (en) 1996-08-28 1998-06-30 International Business Machines Corporation Planar redistribution structure and printed wiring device
US6133072A (en) 1996-12-13 2000-10-17 Tessera, Inc. Microelectronic connector with planar elastomer sockets
WO1998033366A1 (fr) 1997-01-29 1998-07-30 Kabushiki Kaisha Toshiba Procede et dispositif permettant de fabriquer un tableau de connexions multicouches et un tableau de connexions approprie
US6262478B1 (en) 1997-04-08 2001-07-17 Amitec-Advanced Multilayer Interconnect Technologies Ltd. Electronic interconnect structure and method for manufacturing it
US6255039B1 (en) 1997-04-16 2001-07-03 Isola Laminate Systems Corp. Fabrication of high density multilayer interconnect printed circuit boards
IL120866A0 (en) 1997-05-20 1997-09-30 Micro Components Systems Ltd Process for producing an aluminum substrate
US6162997A (en) 1997-06-03 2000-12-19 International Business Machines Corporation Circuit board with primary and secondary through holes
JP3938983B2 (ja) 1997-09-02 2007-06-27 大日本印刷株式会社 多層配線板の製造方法
JPH1187912A (ja) 1997-09-10 1999-03-30 Toshiba Corp 両面型配線板の製造方法
JP3988227B2 (ja) 1997-12-01 2007-10-10 日立化成工業株式会社 半導体チップ搭載用基板の製造法および半導体装置
JP3971500B2 (ja) 1998-02-20 2007-09-05 ソニー株式会社 半導体素子実装用配線基板の製造方法
JP3780688B2 (ja) 1998-02-27 2006-05-31 日立化成工業株式会社 Ｃｓｐ用基板の製造法
JPH11261225A (ja) 1998-03-10 1999-09-24 Hitachi Cable Ltd 多層配線板の製造方法
JP2000012723A (ja) 1998-06-23 2000-01-14 Nitto Denko Corp 回路基板の実装構造体およびそれに用いる多層回路基板
US6381837B1 (en) 1998-09-04 2002-05-07 Visteon Global Technologies, Inc. Method for making an electronic circuit assembly
IL128200A (en) 1999-01-24 2003-11-23 Amitec Advanced Multilayer Int Chip carrier substrate
EP1172025B2 (en) 1999-03-23 2006-04-26 Circuit Foil Luxembourg S.a.r.l. Method for manufacturing a multilayer printed circuit board and composite foil for use therein
US6782610B1 (en) 1999-05-21 2004-08-31 North Corporation Method for fabricating a wiring substrate by electroplating a wiring film on a metal base
TW512467B (en) 1999-10-12 2002-12-01 North Kk Wiring circuit substrate and manufacturing method therefor
US6473963B1 (en) 2000-09-06 2002-11-05 Visteon Global Tech., Inc. Method of making electrical circuit board
US6386890B1 (en) 2001-03-12 2002-05-14 International Business Machines Corporation Printed circuit board to module mounting and interconnecting structure and method
US6695623B2 (en) 2001-05-31 2004-02-24 International Business Machines Corporation Enhanced electrical/mechanical connection for electronic devices
US6930256B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
KR100396787B1 (ko) 2001-11-13 2003-09-02 엘지전자 주식회사 반도체 패키지용 인쇄회로기판의 와이어 본딩패드 형성방법
US6747216B2 (en) 2002-02-04 2004-06-08 Intel Corporation Power-ground plane partitioning and via connection to utilize channel/trenches for power delivery
JP4045143B2 (ja) 2002-02-18 2008-02-13 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 配線膜間接続用部材の製造方法及び多層配線基板の製造方法
US7022216B2 (en) * 2002-06-12 2006-04-04 Faraday Technology Marketing Group, Llc Electrolytic etching of metal layers
TW200507218A (en) 2003-03-31 2005-02-16 North Corp Layout circuit substrate, manufacturing method of layout circuit substrate, and circuit module
TW200507131A (en) 2003-07-02 2005-02-16 North Corp Multi-layer circuit board for electronic device
US7262368B2 (en) 2004-08-13 2007-08-28 Tessera, Inc. Connection structures for microelectronic devices and methods for forming such structures
US7303947B1 (en) * 2005-07-13 2007-12-04 Lockheed Martin Corporation Source bridge for cooling and/or external connection
US20070075717A1 (en) 2005-09-14 2007-04-05 Touchdown Technologies, Inc. Lateral interposer contact design and probe card assembly
US9241405B2 (en) 2012-03-06 2016-01-19 Texas Instruments Incorporated Interposer with extruded feed-through vias
US9666521B2 (en) * 2013-08-08 2017-05-30 Invensas Corporation Ultra high performance interposer

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62278277A (ja) * 1986-05-27 1987-12-03 Citizen Watch Co Ltd 部分着色法
US6245213B1 (en) * 1996-09-06 2001-06-12 Obducat Ab Method for anisotropic etching of structures in conducting materials
EP0938597B1 (en) * 1996-09-06 2003-08-20 Obducat Aktiebolag Method for anisotropic etching of structures in conducting materials
CN1335900A (zh) * 1999-11-04 2002-02-13 皇家菲利浦电子有限公司 对表面部分地进行电化学处理的表面保护
US20060207889A1 (en) * 2005-03-15 2006-09-21 Norbert Staud Electrochemical etching
CN1967801A (zh) * 2005-11-15 2007-05-23 东部电子股份有限公司 制造半导体器件的方法
CN101419940A (zh) * 2007-10-22 2009-04-29 旺宏电子股份有限公司 制造存储单元组合的方法与存储单元组合
CN101781789A (zh) * 2009-01-16 2010-07-21 日月光半导体制造股份有限公司 用于基板的金属层抛光方法及电解槽
CN101661922A (zh) * 2009-07-30 2010-03-03 广州市香港科大霍英东研究院 一种高深宽比硅通孔铜互连线及其制备方法
US20120153358A1 (en) * 2010-12-21 2012-06-21 Stmicroelectronics Pte Ltd. Integrated heat pillar for hot region cooling in an integrated circuit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108292567A (zh) * 2015-11-30 2018-07-17 松下知识产权经营株式会社 电极箔的制造方法和电容器的制造方法
CN108292564A (zh) * 2015-11-30 2018-07-17 松下知识产权经营株式会社 电极箔的制造方法以及电容器的制造方法
US10655241B2 (en) 2015-11-30 2020-05-19 Panasonic Intellectual Property Management Co., Ltd. Electrode foil production method and capacitor production method
CN108292564B (zh) * 2015-11-30 2021-04-23 松下知识产权经营株式会社 电极箔的制造方法以及电容器的制造方法

Also Published As

Publication number Publication date
KR101680192B1 (ko) 2016-11-28
KR20160060140A (ko) 2016-05-27
US10283484B2 (en) 2019-05-07
CN105612275B (zh) 2019-06-25
TW201529908A (zh) 2015-08-01
US20150096790A1 (en) 2015-04-09
US9365947B2 (en) 2016-06-14
US20160329301A1 (en) 2016-11-10
WO2015050887A1 (en) 2015-04-09
TWI582276B (zh) 2017-05-11

Similar Documents

Publication Publication Date Title
CN105612275A (zh) 用于制备低成本基板的方法
KR101593280B1 (ko) 코어리스 기판을 형성하기 위한 방법
TWI583281B (zh) 多層板和半導體封裝
JP5986178B2 (ja) 超小型電子ユニット
JP3359865B2 (ja) エレクトロニック相互接続構造及びそれを製造するための方法
US8956973B2 (en) Bottom-up plating of through-substrate vias
US20090071707A1 (en) Multilayer substrate with interconnection vias and method of manufacturing the same
TW201248802A (en) Vias in porous substrates
CN101981655B (zh) 用于在c4焊盘之间制造线/间隔布线的方法
CN102468186A (zh) 基板的制作方法及半导体芯片的封装方法
US6319834B1 (en) Method and apparatus for improved planarity metallization by electroplating and CMP
US20210320066A1 (en) Die Interconnect Substrate, an Electrical Device and a Method for Forming a Die Interconnect Substrate
CN108207082A (zh) 一种激光加工线路槽制作双面埋线印制电路板的方法
TW201908541A (zh) 金屬填充微細構造體的製造方法
US6197664B1 (en) Method for electroplating vias or through holes in substrates having conductors on both sides
CN104124205B (zh) 一种rdl布线层的制备方法
JPH11298141A (ja) 電子装置の製造方法
JPH08235935A (ja) 異方導電フィルム
CN103715132A (zh) 金属互连结构的形成方法
US11342256B2 (en) Method of fine redistribution interconnect formation for advanced packaging applications
KR20200062001A (ko) 관통공이 매립된 절연성기판의 제조방법
Krongelb et al. 11 Electrochemical processes in the fabrication of multichip modules
JP2004095772A (ja) 端面接続端子の形成方法
JP2017084979A (ja) 配線の形成方法および配線構造

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant