CN105633023A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN105633023A
CN105633023A CN201510736969.XA CN201510736969A CN105633023A CN 105633023 A CN105633023 A CN 105633023A CN 201510736969 A CN201510736969 A CN 201510736969A CN 105633023 A CN105633023 A CN 105633023A
Authority
CN
China
Prior art keywords
inside casing
housing
frame body
plastic frame
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510736969.XA
Other languages
English (en)
Other versions
CN105633023B (zh
Inventor
香月尚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN105633023A publication Critical patent/CN105633023A/zh
Application granted granted Critical
Publication of CN105633023B publication Critical patent/CN105633023B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

本发明提供一种抑制封装材料与塑料框体的树脂部分的剥离、长期可靠性高的半导体装置。半导体装置(1)具备：绝缘基板(2)、固定于绝缘基板(2)的电路板(5)的半导体元件(6)、布线部件(8)、绝缘基板(2)、收容半导体元件(6)和布线部件(8)的中空形状的塑料框体(10)以及封装材料(13)。塑料框体(10)在内表面具有内框(10a)，在内框(10a)的前端形成台阶(10b)。

Description

半导体装置
技术领域
本发明涉及一种半导体装置。
背景技术
近年来，以混合动力汽车(HEV)和电动汽车(EV)为代表，汽车的电子化在不断发展。在这些混合动力汽车和电动汽车的电力转换中可以使用功率半导体模块。
作为功率半导体模块之一，已知将一个或多个功率半导体元件(半导体芯片)固定于绝缘基板的电路板并内置在塑料框体内的功率半导体模块。塑料框体例如由PPS树脂(聚苯硫醚树脂)构成。塑料框体的一例具有中空形状，与外部连接的导电部件通过嵌件成型而被设置为一体。导电部件在塑料框体内通过键合线等布线部件与半导体芯片上的电极或绝缘基板的电路板电连接。塑料框体内的绝缘基板、半导体芯片和布线部件通过由热固性树脂构成的封装材料密封。封装材料由环氧树脂等构成，保护收容在塑料框体内的半导体芯片和/或键合线等且用于绝缘。
然而，由热固性树脂构成的封装材料因为塑料框体的树脂种类不同而与塑料框体的树脂部分的粘合性差，另外，与树脂部分的线膨胀系数差大。因此，发生使半导体芯片动作时反复发热和/或因为周围温度的变化而在塑料框体与封装材料之间产生热应力的情况，其结果可能导致封装材料与塑料框体的树脂部分的界面剥离。封装材料与塑料框体的树脂部分的剥离的发展有时会对键合线的接合状态造成影响，或者对内部电路的绝缘性造成影响等。
为了提高绝缘基板的金属板与模具用的树脂的粘合力，有使该金属板的周边的角成为弯曲状的半导体模块(专利文献1)。另外，为了改善密封树脂与引线的粘合性，有在引线框的至少一部分形成多个四角圆锥台形状的突起的半导体封装(专利文献2)。此外，为了抑制封装用的树脂成型体与封装材料的剥离，有使树脂成型体的损伤指数为预定的数值以下的半导体发光装置用封装(专利文献3)。
现有技术文献
专利文献
专利文献1：日本特开2009-64806号公报
专利文献2：日本特开2013-165125号公报
专利文献3：日本特开2011-249786号公报
发明内容
技术问题
然而，专利文献1和专利文献2对改善封装材料与塑料框体的剥离无效。专利文献3由于封装用的树脂成型体是通过填料使树脂固化，所以无法适用于不具有填料的通常的塑料框体。
本发明有利地解决了上述的现有的半导体装置的问题，目的在于提供一种抑制封装材料与塑料框体的树脂部分的剥离、长期可靠性高的半导体装置。
技术方案
为了实现上述目的，提供如下的半导体装置。
本发明的半导体装置具备：绝缘基板，其以将金属板、绝缘板、电路板依次层叠的方式构成；半导体元件，其固定于所述电路板；布线部件，其与设置在所述半导体元件表面的电极以及所述电路板中的任一者或两者连接；中空形状的塑料框体，其收容所述绝缘基板、所述半导体元件和所述布线部件；以及封装材料，其由热固性树脂构成，密封所述塑料框体内的所述绝缘基板、所述半导体元件和所述布线部件；该塑料框体在内表面具有内框，在所述内框的前端形成台阶。
有益效果
由于本发明的半导体装置在具有内框的塑料框体的该内框的前端形成台阶，所以能够通过该台阶抑制封装材料与塑料框体的树脂部分的剥离，得到长期可靠性高的半导体装置。
附图说明
图1是本发明的实施方式的功率半导体模块的截面图。
图2是图1所示的功率半导体模块的俯视图。
图3是图2的部分放大图。
图4是变形例的部分放大俯视图。
图5A-5D是台阶附近的放大截面图。
图6是表示对于喷射压力不同的试样的壳体表面的算术平均粗糙度的图表。
符号说明
1：功率半导体模块
2：绝缘基板
3：金属板
4：绝缘板
5：电路板
6：半导体芯片
7：焊料
8：键合线
10：壳体
10a：内框
10b：台阶
13：封装材料
具体实施方式
使用附图具体说明本发明的实施方式的半导体装置。
在图1中示出作为本发明的实施方式一的半导体装置的功率半导体模块的截面图。图1所示的功率半导体模块1具备绝缘基板2、半导体芯片6、键合线8、塑料框体10和封装材料13。应予说明，在以下的说明中，为了方便说明，“上”、“下”这种记载是指附图表示时的上下的位置。
绝缘基板2由金属板3、层叠在金属板3的一个表面上的绝缘板4以及层叠在绝缘板4上的电路板5构成。该金属板3由铝、铝合金、铜、铜合金等导热性良好的金属材料构成。另外，绝缘板4例如由绝缘树脂构成。此时，绝缘板4只要是具有绝缘性的树脂，就不特别地考虑材料，但为了半导体芯片6的散热，优选导热性良好的树脂。具体而言，绝缘基板2的绝缘板4可以使用导热性良好的材料即液晶聚合物和/或材料与后述的封装材料13相同的环氧树脂等。通过将这些树脂涂布在金属板3上，能够形成绝缘板4。
绝缘基板2的电路板5由铜、铜合金等导电性良好的金属材料构成，以构成预定的电路的方式选择性地形成在绝缘板4的一个表面上。在电路板5的一个表面，半导体芯片6通过作为接合材料的例如焊料7而接合。另外，与作为布线部件的键合线8的一端接合。另外，在电路板5的一个表面也接合有其它电气部件，例如电容器芯片等。
半导体芯片6例如是二极管芯片、功率MOSFET芯片、IGBT(绝缘栅双极晶体管)芯片。不特别地考虑半导体芯片的种类。另外，除了作为半导体芯片6的基板的单晶体硅以外，还可以使用碳化硅(SiC)、氮化镓(GaN)。在绝缘基板2的电路板5上设置多个半导体芯片6时，可以是相同种类的半导体芯片，也可以是不同种类的半导体芯片的组合。在半导体芯片6是垂直型的半导体元件的情况下，在对置的两个主面分别设有电极。一个主面的电极通过焊料7与电路板5电连接和机械连接。另一主面的电极与键合线8的一端接合。应予说明，半导体芯片6不限于垂直型的半导体元件，也可以是横向型的半导体元件。
键合线8由铝、铝合金等导电性细线构成。布线部件不限于键合线8，例如可以是母线，另外，也可以是导电柱与布线基板的组合。
绝缘基板2、半导体芯片6和键合线8收容在作为塑料框体的壳体10中。壳体10具有中空的大致长方体的形状(框体)，上端部开口，可以从上端部向壳体10内的中空空间注入封装材料13。另外，壳体10具备用于与外部电连接的作为导电部件的引线11。在本实施方式的功率半导体模块1中，引线11设置为从壳体10的内表面侧向外表面延伸到外侧，一端从壳体10的外表面出现在外侧。在壳体10的内表面侧，引线11的另一端与同半导体芯片6或绝缘基板2的电路板5接合的键合线8的另一端接合。
壳体10由绝缘性树脂等构成。例如可举出聚苯硫醚树脂。壳体10的下端部通过例如绝缘性粘接剂等粘接剂12与绝缘基板2的金属板3和绝缘板4的周边部接合。由此，确保绝缘基板2与壳体10的绝缘性，并且消除绝缘基板2与壳体10的间隙，防止封装材料13从间隙向外部漏出。
通过从壳体10的上端向中空空间填充封装材料13，从而密封绝缘基板2的电路板5、半导体芯片6、键合线8。封装材料13由环氧树脂等热固性树脂构成，因为绝缘性高所以优选。
壳体10在内表面侧，在上端与下端之间具有进一步向内侧突出的内框10a。内框10a向壳体10的开口的内侧突出。该内框10a中的该壳体10的厚度，即壳体10的内表面与外表面之间的距离比壳体10的上端的该壳体10的厚度厚。
引线11通过嵌件成型而一体成型到壳体10。引线11的壳体10内表面侧的一个端部以与内框10a从壳体10的内表面突出的长度相同的长度向壳体10的内侧延伸且以在内框10a的上表面露出的方式固定。在内框10a的上表面露出的部分的引线11的一个端部与键合线连接。
在图2中示出图1所示的功率半导体模块1的俯视图。图1是图2的I-I的从箭头方向观察的截面图。本发明在内框10a的形状方面具有特征。为了容易理解本发明，在图2中省略绝缘基板2的电路板5、半导体芯片6、键合线8的图示。
在图2中，内框10a分别形成在壳体10的四个内侧面。内框10a可以是形成在相对的长边侧的两个内侧面的构成。
作为本实施方式的功率半导体模块的特征性构成，在从壳体10的内表面向内侧突出的内框10a的前端形成台阶10b。在本实施方式中，台阶10b形成在内框10a的上表面的角部，另外，以避开安装于内框10a的引线11的方式形成在相邻的引线11之间。
通过在内框10a的前端形成台阶10b，从而抑制该台阶10b的位置处的壳体10的树脂与封装材料13的变形。另外，台阶10b产生相对于壳体10的树脂而约束封装材料13的锚定效应。据此，认为可抑制壳体10与封装材料13的剥离。
剥离容易在例如壳体10的树脂是聚苯硫醚树脂、封装材料13是由环氧树脂构成的组合的情况下产生。因此，在该树脂的组合的情况下形成台阶10b对抑制剥离有效。
壳体10与封装材料13的剥离从内框10a的前端发生。因此，通过在发生剥离的内框10a的前端形成台阶10b，有效地抑制壳体10与封装材料13的剥离。
在封装材料13的树脂注入到壳体10内并固化后对功率半导体模块1施加热循环时，剥离以内框10a的上表面的前端部为起点而扩展。因此，优选台阶10b在形成在内框10a中与安装引线11相同的面，即，内框10a的上表面的前端。通过本发明人的研究，确认了与将台阶10b形成在内框10a的上表面的前端的情况相比，将台阶10b形成在内框10a的下表面的前端时剥离的抑制效果不充分。
另外，安装在壳体10的内框10a的引线11的与封装材料13的粘合性比与壳体10的树脂的优异。因此，与引线11和封装材料13的界面相比，剥离容易发生在相邻的引线11间的中央附近。因此，通过在内框10a的上表面，在引线11之间形成台阶10b，从而能够有效地抑制剥离。
图3是壳体10的内框10a的上表面的部分放大图。台阶10b以在相邻的引线11间与各引线11距离大致相等的方式形成在内框10a的前端。优选台阶10b的宽度W是相邻引线11间的树脂区域的宽度的50～80％左右。台阶10b的宽度W在相邻的引线11间的树脂区域的宽度的50～80％左右的范围时能够有效地抑制剥离。
优选沿着内框10a的突出方向的方向上的台阶10b的长度L是内框10a从壳体10的内表面突出的长度的25～50％左右。台阶10b的长度L是内框10a从壳体10的内表面突出的长度的25～50％左右，由此能够有效地抑制剥离。
台阶10b的高度可以是与引线11的厚度相同的程度以下。例如为0.5mm以下。
图4是本实施方式的功率半导体模块1的变形例，与图3所示的部分放大图对应的壳体10的内框10a的上表面的部分放大图。在图4所示的例子中，在引线11的侧边缘设有引线压脚10c。引线压脚10c由与壳体10相同的树脂构成，在将壳体10与引线11嵌件成型时同时成型。通过形成引线压脚10c而将引线11稳固地固定于内框10a。
在设置引线压脚10c的图4所示的例子中，台阶10b以不干扰引线压脚10c的方式形成。因此，上述的台阶10b的宽度W、台阶10b的长度L被设定为在其合适的范围内不干扰引线压脚10c的尺寸。引线压脚10c可以不干扰台阶10b的方式与相邻的引线压脚10c连接。
图5A-5D是台阶10b附近的放大截面图。图5A是图1所示的实施方式的台阶10b的截面图，图5B-5D是台阶10b的变形例。
应予说明，在图5A-5D中，为了容易理解本发明，以台阶10b的高度相对于内框的高度比实际大的比率绘制。
图5A的台阶10b在相互正交的两个平面上构成。通过台阶10b在相互正交的两个平面构成，从而在该两个平面的交线附近，约束封装材料13对壳体10的树脂的锚定效应显著，因此剥离的抑制效果大。因此，图5A所示的截面形状的台阶10b是优选的形状。
图5B所示的台阶10b1是构成台阶的两个平面以锐角交叉的变形例一。在台阶10b1中的两个平面的交线附近，约束封装材料13相对于壳体10的树脂的锚定效应显著，因此剥离的抑制效果大。
除了图5B所示的变形例一以外，构成台阶10b的两个平面可以是以钝角交叉的台阶的构成。该构成的台阶也能够抑制剥离。其中，与两个平面以钝角交叉的台阶相比，图5A和图5B所示的台阶的锚定效应优异，剥离抑制效果也优异。台阶10b和台阶10b1的截面是波型。通过在相邻的引线11间设置截面为波型的台阶，可提高对于弯曲的强度。优选像台阶10b和台阶10b1那样截面具有三个角的W形状的台阶。
图5C所示的台阶10b2是由台阶弯曲的曲面构成的变形例二。图5C所示的台阶10b2也能够抑制剥离。
图5D所示的台阶10b3是台阶由倾斜面构成的例子。图5D所示的台阶10b3也能够抑制剥离。
(实施方式二)
接下来，对本发明的实施方式二的功率半导体模块进行说明。本实施方式的功率半导体模块与上述的实施方式一的功率半导体模块1同样地在内框10a的前端具有台阶10b。此外，本实施方式的功率半导体模块的内框10a的表面被粗化。
通过使内框10a的表面粗化，从而具有对于封装材料13的锚定效应，因此进一步提高内框10a的树脂与封装材料13的剥离抑制效果。粗化的程度，具体而言，以算术平均粗糙度Ra计为1.0μm以上。为1.0μm以上时，由粗化引起的剥离抑制效果的提高显著。
在内框10a的表面中，最好使内框10a的上表面粗化。由于在内框10a的上表面的前端部形成台阶10b，所以通过该台阶10b和内框10a的被粗化的上表面能够进一步抑制剥离。
应予说明，不仅可以使内框10a的上表面粗化，也可以使内框的其它面粗化。
粗化的方法例如可以使用喷丸法。
在图6中，在各种喷射压力下，通过喷丸使在内框10a的前端形成了台阶10b的壳体10的内框10a的上表面粗化，对于所得到的试样1～试样4测定壳体10的表面的算术平均粗糙度，将结果示于图表。试样2的喷射压力比试样1高，试样3的喷射压力比试样2高，试样4的喷射压力比试样3高。由图6可知，通过增加喷射压力，能够使表面进一步粗化。
然后，在具备试样1～试样4的壳体10的功率半导体模块中，对壳体10与封装材料13的剥离的产生进行调查，结果以算术平均粗糙度Ra计为1.0μm以上的试样3和试样4的剥离的抑制效果显著。
因此，具备选择喷丸处理时的喷射压力且以算术平均粗糙度Ra计为1.0μm以上的壳体10的功率半导体模块能够进一步有效地抑制剥离。
喷丸处理时的喷射材料例如可以使用粒径50μm左右的氧化锆。喷丸处理可以应用于嵌件成型后的壳体10的内表面，以使得内框粗化，也可以应用于与用于进行嵌件成型的金属模具中的内框对应的部分。
另外，粗化的方法不限于喷丸法，还可以通过放电加工、化学加工使成型金属模具粗化。
以上，使用实施方式和附图说明了本发明的半导体装置，但本发明的半导体装置不限于实施方式的记载和附图，在不脱离本发明的主旨的范围内可以进行各种改变。

Claims (5)

1.一种半导体装置，其特征在于，具备：
绝缘基板，其以将金属板、绝缘板、电路板依次层叠的方式构成；
半导体元件，其固定于所述电路板；
布线部件，其与设置在所述半导体元件表面的电极以及所述电路板中的任一者或两者连接；
中空形状的塑料框体，其收容所述绝缘基板、所述半导体元件和所述布线部件；以及
封装材料，其由热固性树脂构成，密封所述塑料框体内的所述绝缘基板、所述半导体元件和所述布线部件；
该塑料框体在内表面具有内框，在所述内框的前端形成台阶。
2.根据权利要求1所述的半导体装置，其特征在于，所述台阶形成在所述内框的上表面。
3.根据权利要求1所述的半导体装置，其特征在于，具备从所述塑料框体的内侧向外侧伸出的多个导电部件，所述导电部件的一端配置于所述内框，所述台阶形成在所述导电部件之间。
4.根据权利要求1所述的半导体装置，其特征在于，所述塑料框体由聚苯硫醚树脂构成，所述封装材料由环氧树脂构成。
5.根据权利要求1或2所述的半导体装置，其特征在于，以算术平均粗糙度Ra计，所述内框的上表面被粗化为1.0μm以上。
CN201510736969.XA 2014-11-21 2015-11-03 半导体装置 Active CN105633023B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-236799 2014-11-21
JP2014236799A JP6451257B2 (ja) 2014-11-21 2014-11-21 半導体装置

Publications (2)

Publication Number Publication Date
CN105633023A true CN105633023A (zh) 2016-06-01
CN105633023B CN105633023B (zh) 2020-01-07

Family

ID=56010945

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510736969.XA Active CN105633023B (zh) 2014-11-21 2015-11-03 半导体装置

Country Status (3)

Country Link
US (1) US9502320B2 (zh)
JP (1) JP6451257B2 (zh)
CN (1) CN105633023B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107818950A (zh) * 2016-09-13 2018-03-20 三菱电机株式会社 半导体装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109643707B (zh) * 2016-09-07 2022-07-05 三菱电机株式会社 电力用半导体装置
JP7183551B2 (ja) * 2018-03-15 2022-12-06 富士電機株式会社 半導体装置
JP7247574B2 (ja) 2018-12-19 2023-03-29 富士電機株式会社 半導体装置
JP7318238B2 (ja) * 2019-03-11 2023-08-01 富士電機株式会社 半導体装置
JP7262356B2 (ja) * 2019-09-26 2023-04-21 三菱電機株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06268102A (ja) * 1993-01-13 1994-09-22 Fuji Electric Co Ltd 樹脂封止形半導体装置
CN101553918A (zh) * 2005-10-24 2009-10-07 飞思卡尔半导体公司 半导体结构以及组装方法
JP2011155097A (ja) * 2010-01-27 2011-08-11 Shindengen Electric Mfg Co Ltd 樹脂封止型モジュールの製造方法および樹脂封止型モジュール
US20140312464A1 (en) * 2013-04-18 2014-10-23 Fuji Electric Co., Ltd. Semiconductor device manufacturing method and semiconductor device

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56167551U (zh) * 1980-05-14 1981-12-11
JPH0237754A (ja) * 1988-07-27 1990-02-07 Mitsubishi Electric Corp 半導体装置
US6492203B1 (en) * 1997-04-30 2002-12-10 Hitachi Chemical Company, Ltd. Semiconductor device and method of fabrication thereof
US6844621B2 (en) * 2002-08-13 2005-01-18 Fuji Electric Co., Ltd. Semiconductor device and method of relaxing thermal stress
US7244965B2 (en) * 2002-09-04 2007-07-17 Cree Inc, Power surface mount light emitting die package
WO2004053984A1 (ja) * 2002-12-09 2004-06-24 Kabushiki Kaisha Toyota Chuo Kenkyusho 半導体素子放熱部材およびそれを用いた半導体装置ならびにその製造方法
EP1518847B1 (en) * 2003-09-29 2013-08-28 Dowa Metaltech Co., Ltd. Aluminum/ceramic bonding substrate and method for producing same
JP2006179856A (ja) * 2004-11-25 2006-07-06 Fuji Electric Holdings Co Ltd 絶縁基板および半導体装置
JP2009064806A (ja) 2007-09-04 2009-03-26 Mitsubishi Electric Corp 回路基板及びその製造方法並びに半導体モジュール
JP5115318B2 (ja) * 2007-09-14 2013-01-09 日産自動車株式会社 半導体装置
US20090108473A1 (en) * 2007-10-26 2009-04-30 Broadcom Corporation Die-attach material overflow control for die protection in integrated circuit packages
KR101346054B1 (ko) * 2009-08-17 2013-12-31 파나소닉 주식회사 적외선 센서
JP5879739B2 (ja) 2010-04-28 2016-03-08 三菱化学株式会社 半導体発光装置用パッケージ及び発光装置
JP5532419B2 (ja) * 2010-06-17 2014-06-25 富士電機株式会社 絶縁材、金属ベース基板および半導体モジュール並びにこれらの製造方法
KR101900352B1 (ko) * 2011-08-01 2018-09-19 시코쿠 케이소쿠 코교 가부시키가이샤 반도체 장치 및 그 제조 방법
JP2013165125A (ja) 2012-02-09 2013-08-22 Panasonic Corp 半導体パッケージ、および半導体パッケージの製造方法
CN103430307B (zh) * 2012-02-13 2016-04-27 松下知识产权经营株式会社 半导体装置及其制造方法
EP2991106A1 (en) * 2013-04-24 2016-03-02 Fuji Electric Co., Ltd. Power semiconductor module and method for manufacturing same, and power converter
US9406654B2 (en) * 2014-01-27 2016-08-02 Ledengin, Inc. Package for high-power LED devices
TWI588912B (zh) * 2014-02-13 2017-06-21 群成科技股份有限公司 電子封裝件、封裝載板及兩者的製造方法
JP6135552B2 (ja) * 2014-02-28 2017-05-31 三菱電機株式会社 半導体装置
JP3191112U (ja) * 2014-03-28 2014-06-05 富士電機株式会社 半導体装置及び半導体装置用ケース
JP6045749B2 (ja) * 2014-04-03 2016-12-14 三菱電機株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06268102A (ja) * 1993-01-13 1994-09-22 Fuji Electric Co Ltd 樹脂封止形半導体装置
CN101553918A (zh) * 2005-10-24 2009-10-07 飞思卡尔半导体公司 半导体结构以及组装方法
JP2011155097A (ja) * 2010-01-27 2011-08-11 Shindengen Electric Mfg Co Ltd 樹脂封止型モジュールの製造方法および樹脂封止型モジュール
US20140312464A1 (en) * 2013-04-18 2014-10-23 Fuji Electric Co., Ltd. Semiconductor device manufacturing method and semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107818950A (zh) * 2016-09-13 2018-03-20 三菱电机株式会社 半导体装置
CN107818950B (zh) * 2016-09-13 2020-06-19 三菱电机株式会社 半导体装置

Also Published As

Publication number Publication date
US9502320B2 (en) 2016-11-22
JP6451257B2 (ja) 2019-01-16
CN105633023B (zh) 2020-01-07
US20160148853A1 (en) 2016-05-26
JP2016100475A (ja) 2016-05-30

Similar Documents

Publication Publication Date Title
CN105633023A (zh) 半导体装置
CN102820288B (zh) 功率模块及其制造方法
CN1783487B (zh) 电路装置及其制造方法
CN105765716A (zh) 功率半导体模块和复合模块
JP2008244143A (ja) 半導体発光装置の製造方法
CN103515332A (zh) 半导体封装件
CN106252301A (zh) 具有增大的爬电距离的电子装置
CN105101673A (zh) 金属基座基板、功率模块、以及金属基座基板的制造方法
JP2009252838A (ja) 半導体装置
EP2804209A1 (en) Moulded electronics module
CN106068559A (zh) 绝缘基板及半导体装置
CN103295920B (zh) 非绝缘型功率模块及其封装工艺
CN109075144B (zh) 功率半导体模块、使用其的电力变换装置以及电力变换装置的制造方法
JP2015220295A (ja) パワーモジュール及びその製造方法
CN100336209C (zh) 混合集成电路装置的制造方法
CN216145606U (zh) 半导体电路
US9911628B2 (en) Semiconductor device leadframe
JP2015076441A5 (zh)
CN105190907A (zh) 光伏模块和用于制造光伏模块的方法
CN202948921U (zh) 非绝缘型功率模块
CN111769090A (zh) 塑封功率模块、塑封模具及塑封方法
CN103427007A (zh) 发光二极管及其封装方法
CN104425398A (zh) 半导体封装、制造半导体封装的方法和叠层式半导体封装
KR101983164B1 (ko) 전력 반도체 패키지 및 그 제조 방법
CN212570975U (zh) 塑封功率模块

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant