CN1056954A - 半导体元件的电极和具有电极的半导体器件及其制造方法 - Google Patents

半导体元件的电极和具有电极的半导体器件及其制造方法 Download PDF

Info

Publication number
CN1056954A
CN1056954A CN91103577A CN91103577A CN1056954A CN 1056954 A CN1056954 A CN 1056954A CN 91103577 A CN91103577 A CN 91103577A CN 91103577 A CN91103577 A CN 91103577A CN 1056954 A CN1056954 A CN 1056954A
Authority
CN
China
Prior art keywords
electrode
contact hole
film
length
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN91103577A
Other languages
English (en)
Other versions
CN1027946C (zh
Inventor
池田敦
中村佳夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN1056954A publication Critical patent/CN1056954A/zh
Application granted granted Critical
Publication of CN1027946C publication Critical patent/CN1027946C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

一种用于半导体元件直接与半导体元件的半导 体区域相连的电极的形状基本上做成方形柱状。当 与所说的电极内的半导体区域相接触的表面的一个 边的长度定义为L，另一边为W，基本上与所说的表 面垂直相交的方向的长度为H时，L、W、H满足 L＞H＞W的关系式。

Description

本发明涉及半导体集成电路，诸如可安装到各种电子仪器上的存储器、光电转换器件、信号处理器件等，特别涉及这些器件的电极结构。
近年来，为制备高集成度的半导体电路器件，已要求开发，例如，微细加工的实用的半导体功能元件，诸如其栅长在亚微米量级的MOS晶体管。更具体地说，对其栅长为0.8μm的MOS晶体管，元件所占有的面积大约为20μm2，其结构适合于更高的集成度。
然而，即使可改进半导体功能元件制成更好地实现高集成度的元件，也难于在保持高成品率的同时，又能得到所期望的好的特性。这一点在现有技术中已被考虑到，这是一个有关半导体功能元件构成的问题，因而势必提出关于改进半导体功能元件制法的重要性。也就是使人们深刻地认识到：如何能稳定地制成动作性能良好的元件，而具有好的再现性是改进成品率的关键。
但是，由于本发明者对元件结构或元件形成工艺的深入研究所得结果，已经发现，成品率可大大提高，还可用一种装置构成电极结构，使其性能在很大程度上得以改善。
图11A、11B和11C是解释上述现有技术实例MOSFET结构的示意图，分别对应于透视图、顶视图和剖面图。
在n型半导体衬底1上，形成p型阱，在阱内形成具有一定间隔的n+型源、漏区3、4。在这样的半导体衬底上，形成绝缘膜8，再在对应于源、漏的部位用腐蚀法分别形成接触孔CH。另外，在源和漏之间，设置一个栅电极5。
在接触孔CH内和在绝缘膜8部分上，如图所示，用淀积法形成图形，形成将成为源、漏电极的Al和源漏电极布线。
这里，请注意接触孔内的Al电极，它的结构即将描述。
接触孔CH为长方形开口，其短边长度为w，其长边长度为l，随腐蚀用的掩模形状而定，其深度对应于源、漏区3、4上面的绝缘膜的厚度。
在这种现有技术的结构中，鉴于在边缘部位台阶的覆盖范围，或掩模的滑移量，通常的代表值：对M是0.5～1.0μm;对N是0.5～1.0μm;对开口的W是0.5～1.0μm;对l是0.5～数μm;对h是0.5～0.8μm。
不管怎样，在具有如前所述实例的现有技术的电极结构的半导体器件中，即使栅长按微细构形可制成小到亚微米量级（0.1μm量级），那么把M能做成小至1μm，已是最小的啦。由于台阶的覆盖范围和掩模的滑移，试图把它做得比这更小，其半导体的成品率将变得非常低。
这样，根据本发明者的研究结果，发现成为提高半导体器件速度的原因，如制做得更精细或对应于此目的的大电流驱动等具有明显效果的诸多因素之一是上述控制电极和主电极之间的距离，这一点应被改进，而且其它寄生电容和寄生电阻也应被减小。
作为一个仅仅在M的观点上被改进了的晶体管，图12所示是一种SST（超自对准晶体管）的结构。
这里，包括掺硼（B）多晶硅的基极1120和包括掺砷（As）多晶硅的发射极是相互贴近构成的。然而，因为电极是由多晶硅构成的，电极与基极连线1122之间的接触部分必须在配置上与基区1114分开，待解决的技术课题牵涉到，基极电阻的增加和综合精细结构制作上的难度。
在此图中，1111是半导体衬底，1112是n+集电极埋层，1113是n-集电区层，1114是P型基区层，1115是P+基极层，1116是n+发射区层，1117是n+集电极层，1118是n+层，1119是多晶硅集电区电极，1120是多晶硅基区电极，1121是多晶硅发射区电极，1122是Al基极连线，1123是Al集电极连线，1130是场绝缘膜，而1131，1132，1133都是绝缘膜。
为了解决如上所述的技术课题，本发明已经达到目的，为精细制作的並还有高速驱动能力的半导体元件提供一种电极，提供具有所说的电极的半导体器件及其制作工艺方法。
本发明的另一个目的是为甚至在微细工艺时也能有高成品率，还适于高速驱动和大电流驱动的半导体元件提供一种电极。
本发明的再一个目的是提供一种甚至在高度集成时也能有高生产率，並也减少了电极间的寄生电容和电阻的半导体器件。
本发明的又一个目的是提供制备一种半导体器件的工艺方法，该方法适于提供如上所说的半导体器件，而且成本也低。
达到本发明目的的构形是一种直接与其形状基本上是方形柱状的半导体元件的半导体区域相连接的半导体元件的电极，其特征在于，在所说的电极内，与半导体区域相接触的表面的一个边长被定义为L时，另一边的边长定义为W，基本上与所说的表面垂直相交的方向上的长度定义为H，则所说的L、W、H满足L＞H＞W的关系式。
还有，达到本发明目的的另一种构形是：包括形成在一半导体衬底主表面上和通过一个设置在所说的主表面上的绝缘膜的接触孔的连接电极的半导体元件，其特征在于，所说的接触孔具有大体为方形的开口，当在所说的电极内，与半导体区域相接触的表面的一个边长被定义为L，另一个边长为W，与所说的表面基本上垂直相交的方向上的长度为H时，所说的L、W、H满足L＞H＞W的关系式。
达到本发明目的的又一个构形是制备包括形成在一半导体衬底主表面上和通过一个设置在所说的主表面上的绝缘膜的接触孔的连接电极的半导体元件的工艺方法，该法包括：形成接触孔的步骤，其中当在接触孔内的开口的一个边长被定义为L，另一个边长为W，与所说的表面基本垂直相交的方向上的长度为H时，所说的L、W、H满足L＞H＞W的关系式;以及使用至少一种氢化烷基铝气体和氢气，用CVD方法，在所说的接触孔内淀积一个Al或主要由Al组成的导体的步骤。
图1A至图1E是解释依本发明的半导体电极结构的示意图。
图2至图5是解释适用于制备依本发明的半导体器件的制备器件的示意图。
图6A至图6D是解释适用于制备依本发明的半导体器件的工艺的电极和布线形成方法的示意图。
图7A至图7C是解释依本发明的第一实施例的半导体器件的示意图。
图8A至图8F是说明制备图7所示的半导体器件的工艺步骤的示意剖面图。
图9A至图9C是依本发明第二实施例的半导体器件的示意剖面图。
图10A至图10C是说明图9所示半导体器件的制备工艺步骤的剖面示意图。
图11A至图12是说明现有技术半导体器件的剖面示意图。
本发明的最佳实施例如下文所述。即是，将用于半导体元件的导体部分，即电极和布线，特别是形成直接与半导体区域相接触的部位为方便起见叫做电极，其形状基本上是方形柱状。当与所说的电极的半导体区域接触的表面的一个边长被定义为L，另一个边长为W，与所说的表面基本上垂直相交的方向上的长度为H时，其电极是这样构形的，使得L、W、H满足下面的公式关系：
L＞H＞W。
图1是说明依本发明一个优选实施例的电极结构的示意图，（A）对应于电极的透视图，（B）为顶视图，而（C）为剖面图。
电极106的形状为一矩形，如方形柱状物，其长度为L，宽度为W而高度为H，安置与制备在半导体衬底101的主表面上的半导体区域103直接接触，並覆以一个绝缘膜110。
该电极结构可以用来对MOSFET采用上述构形的源、漏电极，特别对双极晶体管采用这种构形的基、射电极来改善其性能。
特别是，更可取的适合于其栅长为0.8μm或更短的MOSFET或在电流密度为104A/Cm2或更高，具体来讲是104～106A/Cm2被高速驱动的双极晶体管的控制极（栅极，基极电极），或主电极（源、漏、集电极和发射电极）。另外，它还是一种特别适合于在50MHZ的或更高的高速驱动所要求的半导体器件的电极结构。
这样，对于FET，对主电极的电阻和电容将变小，主电极和控制电极之间的距离（M）也将变得更小，因而这种电极结构适于微细结构、高速，而对于双极晶体管，基极与发射极之间的电容和基区电阻将变得更小，所以发射极云集效应是小的，变得适合微细结构、高速，在100MHZ或更高的高速驱动下这种效果将变得更明显。
为详细描述依本发明的电极结构，这可由精确规定设置在半导体区域之上並与半导体区域相接触的绝缘膜的厚度，和在该膜上形成的接触孔的开口形状而得到。
更具体地讲，形成接触孔部位的绝缘层的厚度（H）做成0.5～0.8μm，接触孔开口长边的长度（L）为1～大约10μm，而短边的长度（W）为0.1～0.5μm以形成接触孔，这些仍满足L＞H＞W，而构成电极的导电材料是用溅射法，CVD法等埋设形成的，以形成电极。
在电极结构中，可把一种阻挡层金属，诸如TiW、TiN等设置在电极与半导体区域之间，或者不用阻挡层金属使电极与半导体区域直接接触。
当用导电材料的淀积方法时，可以淀积钨（W）钼（Mo）和铜（Cu），但是最好用Al或主要由Al组成的导电材料的淀积方法，依照CVD法，采用如下所述的氢化烷基铝气体和氢气（以下称Al-CVD法）。
至于绝缘层，既可采用单层结构，也可采用多层叠层结构，或使用无机材料，诸如二氧化硅、氮化硅等，或使用有机材料，诸如聚酰胺SOG等。
再有，接触孔的形状可以是个包括一个大致为方形的柱状物，即使一个矩形体可以有一个或更多的四角的开口，它将在诸如刻图等工艺步骤中变得圆滑，这也属于本发明的范畴。
更具体地讲，如图1D和1E所示，L、W、H可以有本发明中的特定关系。
例如，基本为矩形的本体具有圆滑的四边边缘部位，如图1D所示，并包括稍大于W的上部X。
如上所述，依据本发明的电极结构，主电极-控制电极的电极间距离可以做得约100至1000 左右之小，与1至数μm的现有技术的间距相比较，电极紧邻的半导体器件的成品率並不低。
（膜形成方法）
下面介绍适于形成依据本发明的电极的膜形成方法。
本方法是一种膜形成方法，它适于把导电材料埋设在满足L＞H＞W关系的接触孔内，以形成具有如上所述的构形的电极。
适于本发明的膜形成方法用氢化烷基铝气体和氢气，在贡献电子的衬底上通过表面反应，选择地形成一个淀积膜（下文称Al-CVD法）。
特别是用氢化-甲基铝（MMAH）或氢化二甲基铝（DMAH）做原始气体和H2气做反应气体，衬底表面可以在这些混合气体中加热，以淀积高质量的Al膜。这里，在选择淀积Al期间，最好用直接加热或间接加热，将衬底表面温度保持在不高于氢化烷基铝的分解温度，低于450℃最好是260℃～440℃。
至于把衬底尽可能加热到上述温度范围的方法，有直接加或间接加热，但用直接加热可将衬底保持在上述温度，可以以高淀积速度形成高质量的Al膜。例如，当衬底表面温度保持在260℃～440℃，这一最佳温度范围时，可以以此电阻加热高的3000 ～5000
Figure 91103577X_IMG4
/分钟的淀积速率获得高质量的膜。关于这种直接加热方法（衬底本身被加热，能是从加热装置直接传递到衬底上），例如采用卤素灯、氙灯等等的灯加热。另一方面，关于间接加热方法，有电阻加热，这可以在淀积满膜形成空间安装一个支持将要在其上形成淀积膜的衬底的衬底支撑元件，再在衬底支撑元件上装设一个加热元件来实现。
当采用CVD方法时，对依此方法存在贡献电子的表面部位和不贡献电子的表面部位的衬底，以较好的选择性，在贡献电子的衬底表面部分形成单晶Al。此种Al具有电极/连线材料所要求的全优特性。具体地讲，可达到减少外延中产生小丘的可能性和合金尖峰的可能性。
这可以认为是由于，高质Al可选择地形成在包括作为贡献电子的半导体或导体的表面上，而Al的结晶性也是优良的，所以基本没有或极少经与胶层的硅共晶反应形成的合金尖峰等。当半导体器件采用这种电极时，可以得到一种优于现有技术所期待的Al电极的设想的效果，这在现有技术中是完全预想不到的。
有了前述事实，在露出了半导体衬底表面的开口内，淀积的Al形成在贡献电子的表面上，如绝缘膜上，如下文所述，也可以依据Al-CVD法，形成一层主要由Al组成的金属膜，该膜的质量也呈现出优良的特性。
例如，除氢化烷基铝气体和氢气外，还可引入包含Si原子的气体，如SiH4、Si2H6、Si3H8、Si（CH3）4、SiCl4SiH2Cl2、SiHCl3或等同物，包括Ti原子的气体，诸如TiCl4、TiBr4、Ti（CH3）4、或等同物;包括Cu原子的气体，诸如双乙酰丙酮化铜Cu（C5H7O2）2，双二权戊酰甲烷化铜Cu（C11H19O2）2，双六氟乙酰丙酮化铜Cu（C5HF6O2）2或等同物，按合适的组合配制成气体混合气氛，选择淀积导电材料，诸如Al-Si、Al-Ti、Al-C、Al-Si-Ti、Al-Si-Cu等等，以此形成一种电极。
上述Al-CVD方法也是选择优良的薄膜形成方法，淀积所得的膜也具有良好的表面特性，所以在SiO2上用形成Al或主要由Al组成的金属膜的方法，如用于随后淀积步骤的用作选择膜形成方法，选择淀积上述的Al膜和绝缘膜，可以得到合适的高通用目的适用性的金属膜，如用于半导体器件的连线。
这类金属膜具体包括如下文列举的那些膜，即，选择淀积的Al、Al-Si、Al-Ti、Al-Cu、Al-Si-Ti、Al-Si-Cu选用与非选择淀积的Al、Al-Si、Al-Ti、Al-Cu、Al-Si-Ti、Al-Si-Cu的组合物。
关于非选择淀积的膜形成方法，除了如上所述的Al-CVD方法，还有CVD法或溅射法。
（膜形成设备）
下面介绍适于形成依本发明的电极的膜形成设备。
图2至图4表示适用于上述膜形成方法的金属膜连续形成设备。
金属膜连续形成设备由多个串联的腔构成，各腔通过门阀310a至310f，在与大气隔绝的情况下相互连通传递。即一个装料锁气腔311，一个CVD反应腔312，作第一膜形成腔用，一个RF腐蚀腔313、一个溅射腔314，作第二膜形成腔用以及一个装料锁气腔315。各个腔分别通过排气系统316a至316e排气减压构成。这里，上述的装料锁气腔311是个在为改善吞吐特性排气之后，在淀积处理之前用H2气氛更换衬底周围气氛的腔。下一个CVD反应腔312是个依上述Al-CVD方法在常压或减压下，在衬底上实施选择淀积的腔，腔内设有一个具有加热电阻317的衬底夹持器318，可把衬底表面加热到从至少200℃至450℃的温度范围，以在其表面上形成膜。而且是这样构成的，使得原始气体，如氢化烷基铝等，用起泡器319-1通过氢气起泡法气化，通过原始气体引入管319可引入到CVD腔，而作为反应气体的氢气是通过气体管319′引入的。接着的Rf腐蚀腔313是个选择淀积后，在Ar气氛下进行清洗（腐蚀）衬底表面的腔，腔内设有可加热从至少100℃至250℃的范围的衬底夹持器320和一个Rf腐蚀用的电极线321，以及也与气体馈给管322相连。接下来的溅射腔314是个在Ar气气氛下，用溅射法，在衬底表面上非选择地淀积一层金属膜的腔，腔内设有一个可在从至少200℃至250℃范围内加热的衬底夹持器323，还有一个靶电极，用于固定溅射靶材料324a，以及还与Ar气馈给管325相连。最后的装料锁气腔315是个在完成金属膜淀积之后取出衬底进入大气之前的控制腔，其构成是为便于N2气更换其气氛。
图3是另一种适用上述膜形成方法的金属连续膜形成设备的构成实施例，与图2中相同的部分用相同的标号表示。图3的设备与图2的差别在于，设置了卤素灯330做为直接加热装置，衬底表面可被直接加热，在衬底夹持器312内安置一个钉爪331，用以在升高状态下夹持衬底。
用此种构形直接加热衬底表面，可进一步改善淀积速率。
一种具有如上所述构形的金属膜连续金属膜形成设备，如图4所示，大体上等效于具有其上装料锁气腔311、CVD反应腔312、Rf腐蚀腔313、溅射腔314以及装料锁气腔315是通过作为中转腔的传递腔326相互连接的结构。在这种构形中，装料锁气腔311也执行装料腔315的功能。在上面的传递腔326中，如图中所示，将作为传递装置的臂327，在AA方向设置成可反向转动的，在BB方向设置成可伸缩的。如图5箭头所示，可将衬底在不暴露于大气的条件下，连续地依次地从装料锁定腔311运送到CVD腔312、Rf腐蚀腔313、溅射腔314、装料锁气腔（315）。（膜形成过程）
现在介绍依本发明的形成电极和连线的膜形成过程。
图6是说明依本发明的电极和连线的膜形成过程的透视示意图。
首先介绍概要。制备一个具有在绝缘膜上形成了开口的半导体衬底，将衬底放（置）入膜形成腔内，使其表面保持在260℃～450℃，依据热CVD方法，在DMAH的混合气氛，如氢化烷基铝和氢气中，将Al选择地淀积在开口内的暴露出半导体部位。当然，如上所述，引入含有Si原子的气体，也可以淀积主要由Al，如Al-Si组成的金属膜。然后，在选择淀积的Al和绝缘膜上，非选择地淀积一层Al或主要由Al组成的金属膜。再后，将非选择淀积的金属膜经过刻图刻成所要求的连线形状，就可形成电极和连线。
其次，参照图3和图6，详细介绍Al-CVD的具有明显效果的工艺步骤的内函。
第一，制备一个衬底，作为衬底，例如要制作一个设置在单晶Si片上的绝缘膜，该膜具有各种尺寸的开口。
图6是表示衬底一部分的示意图。这里，401是个单晶硅衬底，作导电的衬底，402是个热氧化硅膜，作为绝缘膜（层）。403和404是开口（暴露部位），其尺寸互不相同。
形成将要变成作为衬底上第一连线层的电极的Al膜在下文参照图3介绍。
将如上所述的衬底安置在装料锁气腔311内。将如上所述的氢引入到装料锁气腔311内，使腔体处在氢气气氛下。然后，通过抽空系统316b把反应腔312大致抽到1×10-8Torr。即使反应腔312内的真空度劣于1×10-8Torr，也能形成Al膜。
然后，使DMAH气体经过起泡，从气体管道319馈给。对于通过DMAH的携带气体，采用H2。
第二气体管道319′是为反应气体H2而设，通过第二气体管道319′，允许H2流过，通过控制慢渗漏阀的开口（未示出）将反应腔内的压力控制在一个预定值。对此情况的典型压力最好是大约1.5Torr。通过DMAH管道，把DMAH引入到反应管中。使总压强近似为1.5Torr，而DMAH的分压强近似为5.0×10-3Torr。然后，把片子用流经卤素灯330的电流直接加热。这样就可选择淀积Al。
经过预定的淀积时间后，立即停止DMAH的馈给。在此工艺步骤中，淀积Al膜的预定淀积时间是指直至Si（单晶硅衬底1）上的Al膜的厚度变到等于SiO2（热氧化硅膜2）事先可由试验确定的厚度的时间。
使此时直接加热的衬底表面的温度大约为270℃。根据直至该步的工艺步骤，一层Al膜405选择地淀积在如图6B所示的开口之内。
上述步骤被称为形成电极的第一膜形成步骤。
在如上所述的第一膜形成步骤之后，用抽空系统316b把CVD腔312抽到真空度为5×10-3Torr或更低。同时，将Rf腐蚀腔313抽到5×10-6Torr或更低。在确认两腔体已达到上述真空度之后，打开门阀310c，用传递装置，把衬底从CVD反应腔312送到Rf腐蚀腔313，然后关闭门阀310c。在衬底被传递到Rf腐蚀腔313后，用抽空系统316c抽空Rf腐蚀腔313，直至真空度达到10-6Torr或更低。然后，通过氩气馈给管道322给Rf腐蚀腔送进氩气，使Rf腐蚀腔313保持在10-1～10-3Torr的氩气气氛中。当Rf腐蚀腔的衬底夹持器320保持在大约200℃，给Rf腐蚀电极321施加100W的功率，大约60秒，可激发Rf腐蚀腔313内的氩气放电。以此，用氩离子可腐蚀衬底的表面，去掉CVD淀积膜的不需要的表面层。在此情况下的腐蚀深度大约相当于氧化层的厚度100
Figure 91103577X_IMG5
。这里，CVD淀积膜的表面腐蚀是在Rf腐蚀腔内完成的，但因衬底上的CVD膜的表面层是通过不含氧的真空传递的，不进行Rf腐蚀也不变化。在此情况下，当CVD反应腔312和溅射腔314的温差较大时，Rf腐蚀腔313起着在短时间内实现温度变化的温度变化腔的作用。
在Rf腐蚀腔313内，在完成Rf腐蚀后，停止氩气的进气，並放掉Rf反应腔内的氩气。将Rf反应腔313排气到5×10-6Torr，並把溅射腔314被抽空到5×10-6Torr或更低，随后打开门阀310d。然后，把衬底用传递装置从Rf腐蚀腔313移送到溅射腔314，再关闭门阀310d。
在衬底传递到溅射腔314之后，像Rf腐蚀腔313那样，使溅射室314处于10-1～10-3Torr的氩气气氛，把已放好衬底的衬底夹持器323的温度设置在200～250℃。在5-10KW的直流功率下，进行放电，用氩离子刮削靶金属诸如Al，或Al-Si（Si∶0.5%）以10000
Figure 91103577X_IMG6
/分钟的淀积速率，在衬底上形成诸如Al或Al-Si的金属膜。此步为非选择的淀积步骤。此步被称为形成将与电极相连接的连线的第二膜形成步骤。
在衬底上形成大约5000 的金属膜之后，停止氩气的进气，並停止施加直流功率。当把装料锁定腔311抽空到5×10-3Torr后，打开门阀310e，移动衬底。当关闭门阀310e后，把N2气引入到装料锁气腔311，到大气压，打开门阀310f从设备中取出衬底。
依照上述的第二膜形成步骤，在SiO2膜402上可形成Al膜406，如图6C所示。
将Al膜406刻成如图6D所示的图形，可得到所要求的连线形状。
下面，介绍关于上述Al-CVD法是个优异的膜形成方法，以及根据实验结果，在开口内淀积的Al为何是一层优质膜。
首先，关于衬底，制备多个具有用热氧化N型单晶硅片的表面，形成8000 的SiO2的衬底，还具有刻成各种尺寸0.25×0.25μm型100×100μm的开口，使胶层的Si单晶暴露出来。
为形成Al膜，采用下述条件的Al-CVD方法。在常规条件下，以DMAH作原始气体，氢气作反应气体，总压强为1.5Torr，DMAH的分压强为5.0×10-3Torr、控制通过卤素灯的电流的总功率，直接加热，将衬底表面温度设置在200～490℃的范围进行膜形成。（样品1-1）
其结果如表1所示。
由表1可见，当直接加热衬底表面温度为260°或更高时，Al以300～5000 /分钟的高淀积速率选择地淀积在开口内。
当衬底表面温度为260°～440℃的范围内，测验开口内的Al膜特性时，不含碳，发现其特性良好，其电阻率为2.8～3.4μΩcm，反射率为90～95%，1μm或更大的小丘密度为0～10、基本上无尖峰产生（0.15μm结的损坏率）。
相反，当衬底表面温度为200～250℃时，与260～440℃相比，膜的质量稍微逊色，所得到的膜，与现有技术所得到的膜相比还是较好的，但淀积速率是1000～1500
Figure 91103577X_IMG11
/分钟，对其估价绝不能太高，通过量也是7～10片/小时。
当衬底表面温度为450℃或更高时，反射率为60%或更低，1μm或更高的小丘密度为10～104cm-2，合金尖峰产生为0～30%，因而开口内的Al膜特性更差。
其次叙述，上述方法如何能适用于诸如接触孔或通孔一类的开口。
也就是，它可较好的适用于包含上述材料的接触孔/通孔结构。
在如上所述的样品1-1形成Al膜相同的条件下，在具有如下所述结构衬底（样品）上形成的Al膜。
在作为第一衬底表面材料的单晶硅上，依照CVD方法形成二氧化硅膜，作为第二表面材料，按光刻步骤进行刻图，使部分单晶硅表面暴露出来。
此时的热氧化的SiO2膜的厚度为8000
Figure 91103577X_IMG12
，单晶硅的暴露部位即开口的尺寸为0.25×0.25μm，至100×100μm、这样就制得了样品1-2〔下文把样品写成“CVD SiO2（下文缩写为SiO2）”/单晶硅〕。
样品1-3是用常压CVD形成的掺硼氧化膜（下文缩写为BSG）/单晶硅。
样品1-4是用常压CVD形成的掺磷氧化膜（下文缩写为PSG）/单晶硅。
样品1-5是用常压CVD形成的掺磷和硼的氧化膜（下文缩写为BSPG）/单晶硅。
样品1-6是用等离子体CVD形成的氮化膜（下文缩写为P-SiN）/单晶硅。
样品1-7是用等离子CVD形成的热氮化膜（下文缩写为T-SiN）单晶（硅）。
样品1-8是用减压CVD形成的氮化膜（下文缩写为LP-SiN）/单晶硅。
样品1-9是用ECR设备形成的氮化膜（下文缩写为ECR-SiN）/单晶硅。
再有，由衬底表面材料（18种）和第二衬底表面材料（9种）的全组合而成的样品1-11至1-179（注意：缺样品号1-10、20、30、40、50、60、70、80、90、100、110、120、130、140、150、160、170）。采用单晶硅（单晶Si）、多晶硅（多晶Si）、非晶硅（非晶Si）、钨（W）、钼（Mo）、钽（Ta）、硅化钨（WSi）、硅化钛（TiSi）、铝（Al）、铝-硅（Al-Si）、钛-铝（Al-Ti）、氮化钛（Ti-N）、铜（Cu）、铝-硅-铜（Al-Si-Cu）、铝-钯（Al-Pd）、钛（Ti）、硅化钼（Mo-Si）作第一衬底表面材料。采用T-SiO2、SiO2、BSG、PSG、BPSG、P-SiN、T-SiN、LP-SiN、ECR-SiN作为第二衬底表面材料。还有，对上述所有样品均可形成可与样品1-1相比的良好Al膜。
接着，在具有如上所述选择淀积的衬底上，依照溅射方法，非选择地淀积Al，然后经刻图。
至于依据溅射方法得到的Al膜和在开口内选择淀积的Al膜的结果，开口内的Al膜由于表面特性良好所以是好的，其接触情况在电学和机械两方面的耐久性都是高质的。
如上所述，Al-CVD法可以形成良好的膜，这在依据半导体生产工艺中的现有技术的膜形成技术中是不可能实现的。
（实施例1）
下面参考MOSFET，一种绝缘栅型晶体管作为具有依本发明电极结构的半导体器件介绍本发明。
图7A是依照本发明实施例的MOSFET的透视示意图，图7B是它的示意顶视图，图7C是它的剖面示意图。
在图7A和图7B中，略去了绝缘层，而图7A略去了源、漏布线506′和507′。
元件区被围在用选择氧化方法在n型单晶Si衬底501的主表面侧形成的二氧化硅组成的场绝缘膜509之内，源、漏区503、504形成在P-阱502内。在中间部位，即沟道区，通过绝缘膜安置一个栅长为0.8μm由多硅构成的栅电极，形成MOSFET的基本结构。
在该基本结构上，形成一个二氧化硅膜510作为中间层绝缘膜。该层在绝缘膜509以及绝缘膜510接触孔部位的厚度做成0.8μm。为了得到依本发明的电极结构，接触孔CH1的开口的W由掩模的设计制成0.1μm，L做成1μm。
在如此形成的接触孔CH1内，依照上述的Al-CVD方法形成由单晶Al构成的源、漏电极506、507，而为与这些电极506、507绝缘的源、漏布线就形成于其上。
这样，在本实施例中，符合L＞H＞W关系式。
根据本实施例，栅极与源、漏电极之间的距离M可接近200
Figure 91103577X_IMG13
。源、漏布线506′、507′自源、漏电极506、507向栅电极侧凸出10
Figure 91103577X_IMG14
，这就有助于减小寄生电容。
（制备工艺介绍）
现在介绍制备依据第一实施例的MOSFET的工艺。
制备一个n型单晶硅衬底，形成一个P-型半导体区域（P-阱）502。这里，MSK是一个掩模（参见图8A）。
依选择氧化方法，形成场绝缘膜509，以把半导体元件形成区域分段。然后用多硅进行淀积作成图形，以形成一个栅电极505。并且，以栅作掩模，用磷离子注入，以自对准方式形成源、漏区503、504（参见图8B）。
依照常压CVD方法，主要使用O3和TEOS形成BPSG膜510作绝缘膜。将源漏区503、504上的绝缘膜层的总厚度作成0.8μm（参见图8C）。
依照RIE（反应离子腐蚀）、形成接触孔CHI其开口表面的W＝0.1μm，L＝1μm（参见图8D）。
依照如上所述的Al-CVD方法，即在以DMAH作原始气体，以氢作反应气体的混合气氛中，将衬底温度保持在260～270℃的同时，用热CVD方法，把Al只选择淀积在接触孔内，形成矩形的由单晶Al组成的电极506、507。电极表面的平整度是优良的（图8E）。
虽未表示出来，在绝缘膜510和电极506、507上形成大约为1000
Figure 91103577X_IMG15
的TiN作胶层，按如上所述的Al-CVD方法，在其上再形成Al-Si-Cu，然后再经刻图形成布线506′、507′（参见图8F）。
此处，因TiN胶层是贡献电子的表面，所以可用Al-CVD方法形成结晶Al。这里，不管是否存在胶层，为了形成布线506′、507′，均是使用上述的溅射方法，非选择地形成Al，或者主要由Al组成的金属膜。
（实施例2）
下面，参照双极晶体管，作为具有本发明的电极结构的半导体器件的实例，说明本发明。
图9A是依据本实施例的双极晶体管的示意透视图。图9B是本实施例双极晶体管的顶视图。图9C是本实施例双极晶体管的示意剖面图。在图9A中，略去了布线和绝缘层。
在半导体衬底主要表面这一侧，形成P型基区202和n+型发射区203，在其上再设置由单晶Al组成的基极电极206，207和单晶Al组成的发射极电极205。
此处，略去了集电极电极。210、211是绝缘膜。205′是发射极布线，而206′207′是基极布线。这里，基极电极之一206的长度L为20μm，宽度W为0.5μm，高度H为0.8μm对于另一电极207，尺寸相同。
在发射极电极205中，W，H的尺寸与基极电极的尺寸相同，只是长度L为22μm。因为发射极的长度长于基极电极的长，所以很容易制作与发射连线205′的连接。
此种电极的形状是由接触孔开口表面规定的长度和宽度所确定的，而其深度与实施例1相同。
在此实施例中，由于采用了上述结构，基极-发射极的极间距离可被做得更小到大约5000 ，进一步可小到100
Figure 91103577X_IMG17
。所以基区和发射区之间的电容Cbe变得更小，所以，可得到能高速启动的双极晶体管。
（制备工艺的说明）
下面，说明关于制备依照如上所述的第二实施例的双极晶体管的工艺过程。
首先，在单晶Si衬底上用外延生长法形成一个n-型集电区201。在其主表面这一侧用离子注入形成一个P型基区202。然后，在该区内，形成一个n+型发射区203。在如此形成了各个半导体衬底的主表面上，形成一层TEOS-SiO层作绝缘层210，用RIE形成接触孔CH2，CH3。此处，绝缘层210也可以是由多层绝缘层组成的绝缘膜，如热氧化的SiO2和BPSG相结合的叠层。这里，CH2是基极电极的接触孔，其长边（L）为20μm，短边（W）为0.5μm，而深度（H）为0.8μm。
CH3是发射极电极的接触孔，其L为22μm，W为0.5μm，而H为0.8μm（图10A）。
其次，根据如上所述的Al-CVD方法，特别是使用DMAH作原始气体，用氢作反应气体，当将衬底表面保持在大约270℃时，依照热CVD方法，在接触孔内选择淀积Al，以形成基极电极206、207以及发射极电极205。此处，电极205、206、207的表面平整度是优良的（图10B）。
进而，虽然图中未示出，形成的TiN膜约为100
Figure 91103577X_IMG18
，经刻图得到所要求的布线形状。再在TiN膜上，依照如上所述的Al-CVD方法，特别依照热CVD方法，在DMAH、氢、SiH4、双乙酰丙酮化铜的混合气氛中，选择淀积Al-Si-Cu，以形成基极布线206′、207′和发射极布线205′。在这些布线上形成一层TEOS-SiO作为绝缘层211。（图10C）
（比较例）
根据如上所述的制备工艺方法，制备已形成的多个MOSFET。
样品1具有用现有技术方法形成的双极晶体管，其电极的l＞w＞h，h＝0.8μm。样品2也相同，只是h＞l＞w，w＝0.5μm。样品3也相同，只是l＝h＞w，w＝0.5μm。样品4也相同，只是l＞h＝w，w＝1.0μm。样品5还是相同的，只是l＝h＝w，w＝0.5μm。
相反，依照与第二实施例相同的制备工艺方法，制备双极晶体管，其电极的l＝1μm，h＝0.5μm，w＝0.1μm的称作样品A;其l＝1μm，h＝0.8μm，w＝0.1μm的称作样品B;其l＝1μm，h＝0.8μm，w＝0.5μm的称作样品C。
对于样品1至5和样品A至C的成品率高速性能，对大电流的适应能力等进行判断，其结果如下面表2所示。样品1-5的成品率是低的。因为，不适于微细加工，大电流驱动和高速性能两方面也是不好的。
Figure 91103577X_IMG19
作为判断方法，进行下列可靠性测试。首先，由每种样品构成一个100I级的包括多个晶体管的环形振荡器，测其传输延迟时间。从其结果，成品率为90%以上的算作◎，为百分之几的算作X。
关于，大电流驱动，把接触孔部位的电流设置的电流密度为105A/Cm2。工作1000小时后布线没有断裂的，显然是算作◎，工作500小时后，布线有断裂的算作X。
关于高速性能，样品1至5全都不能获得满意的结果，原因在于基极和发射极之间的寄生电容和寄生电阻的影响。
进而，依照与第二实施相同的制备工艺，样品1′至5′具有与样品1至5相同的关系。然而，成品率、对大电流驱动的适应性，高速性能等虽有所改善，但仍是不够的。

Claims (13)

1、一种用于半导体元件的直接与半导体元件的半导体区域相连的电极，其形状基本上是方形柱体，其特征在于，
当与所说的电极内的半导体区域相接触的表面的一个边的长度定义为L，另一个边的长度定义为W，基本上与所说的表面垂直相交的方向的长度定义为H时，L、W、H满足L＞H＞W的关系式。
2、一种根据权利要求1的半导体电极，其中所说的电极包括单晶Al。
3、一种根据权利要求1的半导体电极，其中所说的电极包括主要由Al组成的导体。
4、一种半导体器包括形成在半导体衬底主表面上的半导体元件和通过设置于所说的主表面上的绝缘膜的接触孔而连接的电极，其特征在于：
所说的接触孔具有基本为方形的开口，当把与所说的电极内的半导体区域相接触的表面的一个边的长度定义为L，另一个边的长度定为W，基本上与所说的表面垂直相交的方向的长度定义为H时，L、W、H满足L＞H＞W的关系式。
5、一种根据权利要求4的半导体器件，其中在接触孔内的电极包括单晶Al。
6、一种根据权利要求4的半导体器件，其中在接触孔内的电极包括主要由Al组成的导体。
7、一种包括在半导体衬底主表面上形成的半导体元件和通过设置于所说的主表面上的绝缘膜的接触孔而连接的电极的半导体器件的制造方法，包括下列各步骤：
形成一种接触孔，其中当把所说的接触孔的开口的一个边的长度定义为L，另一边的长度定义为W，基本上与所说的表面垂直相交的方向的长度定义为H时，L、W、H满足L＞H＞W关系式。
使用至少一种氢化烷基铝气体和氢气，按CVD方法，在所说的接触孔内淀积Al或主要由Al组成的导体。
8、一种根据权利要求7的半导体器件的制造方法，其中所说的氢化烷基铝是氢化二甲基铝。
9、一种根据权利要求7的半导体器件的制造方法，其中在形成所说的接触孔的步骤中，在所说的接触孔内露出贡献电子的表面，在所说的淀积步骤中，通过在所说的贡献电子的表面的表面反应选择地被覆所说的Al或主要由Al组成的导体。
CN91103577A 1990-05-31 1991-05-31 半导体器件及其制造方法 Expired - Fee Related CN1027946C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP143732/90 1990-05-31
JP2143732A JPH0437067A (ja) 1990-05-31 1990-05-31 半導体素子用電極及び該電極を有する半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN93119316A Division CN1037301C (zh) 1990-05-31 1993-10-20 半导体元件的电极

Publications (2)

Publication Number Publication Date
CN1056954A true CN1056954A (zh) 1991-12-11
CN1027946C CN1027946C (zh) 1995-03-15

Family

ID=15345724

Family Applications (2)

Application Number Title Priority Date Filing Date
CN91103577A Expired - Fee Related CN1027946C (zh) 1990-05-31 1991-05-31 半导体器件及其制造方法
CN93119316A Expired - Fee Related CN1037301C (zh) 1990-05-31 1993-10-20 半导体元件的电极

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN93119316A Expired - Fee Related CN1037301C (zh) 1990-05-31 1993-10-20 半导体元件的电极

Country Status (6)

Country Link
US (2) US5233224A (zh)
EP (1) EP0463731A1 (zh)
JP (1) JPH0437067A (zh)
KR (1) KR950000207B1 (zh)
CN (2) CN1027946C (zh)
MY (1) MY108561A (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04309248A (ja) * 1991-04-08 1992-10-30 Nec Corp 半導体装置
US5580808A (en) * 1992-07-30 1996-12-03 Canon Kabushiki Kaisha Method of manufacturing a ROM device having contact holes treated with hydrogen atoms and energy beam
JP3334911B2 (ja) * 1992-07-31 2002-10-15 キヤノン株式会社 パターン形成方法
KR970001883B1 (ko) * 1992-12-30 1997-02-18 삼성전자 주식회사 반도체장치 및 그 제조방법
US5571751A (en) * 1994-05-09 1996-11-05 National Semiconductor Corporation Interconnect structures for integrated circuits
US5464794A (en) * 1994-05-11 1995-11-07 United Microelectronics Corporation Method of forming contact openings having concavo-concave shape
EP0703611B1 (en) * 1994-08-31 2007-05-02 Texas Instruments Incorporated Method for insulating metal leads using a low dielectric constant material, and structures formed therewith
US6069370A (en) * 1997-03-26 2000-05-30 Nec Corporation Field-effect transistor and fabrication method thereof and image display apparatus
US6054769A (en) * 1997-01-17 2000-04-25 Texas Instruments Incorporated Low capacitance interconnect structures in integrated circuits having an adhesion and protective overlayer for low dielectric materials
US5818111A (en) * 1997-03-21 1998-10-06 Texas Instruments Incorporated Low capacitance interconnect structures in integrated circuits using a stack of low dielectric materials
US6332835B1 (en) 1997-11-20 2001-12-25 Canon Kabushiki Kaisha Polishing apparatus with transfer arm for moving polished object without drying it
US7381642B2 (en) 2004-09-23 2008-06-03 Megica Corporation Top layers of metal for integrated circuits
US7405149B1 (en) * 1998-12-21 2008-07-29 Megica Corporation Post passivation method for semiconductor chip or wafer
US6965165B2 (en) * 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US7335556B2 (en) * 2004-06-14 2008-02-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
DE102005041099A1 (de) * 2005-08-30 2007-03-29 Osram Opto Semiconductors Gmbh LED-Chip mit Glasbeschichtung und planarer Aufbau- und Verbindungstechnik
JP2008060532A (ja) * 2006-08-04 2008-03-13 Seiko Epson Corp 半導体装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3847687A (en) * 1972-11-15 1974-11-12 Motorola Inc Methods of forming self aligned transistor structure having polycrystalline contacts
JPS5459080A (en) * 1977-10-19 1979-05-12 Nec Corp Semiconductor device
GB2038883B (en) 1978-11-09 1982-12-08 Standard Telephones Cables Ltd Metallizing semiconductor devices
US4438450A (en) * 1979-11-30 1984-03-20 Bell Telephone Laboratories, Incorporated Solid state device with conductors having chain-shaped grain structure
JPS58176937A (ja) 1982-04-09 1983-10-17 Fujitsu Ltd 微細パタ−ン
US4515654A (en) * 1982-07-06 1985-05-07 General Electric Company Method for making semiconductor devices utilizing eutectic masks
US4673960A (en) * 1982-12-09 1987-06-16 Cornell Research Foundation, Inc. Fabrication of metal lines for semiconductor devices
JPS62123716A (ja) 1985-11-22 1987-06-05 Nec Corp 半導体装置の製造方法
US4920070A (en) * 1987-02-19 1990-04-24 Fujitsu Limited Method for forming wirings for a semiconductor device by filling very narrow via holes
KR910006164B1 (ko) * 1987-03-18 1991-08-16 가부시키가이샤 도시바 박막형성방법과 그 장치
US4878770A (en) * 1987-09-09 1989-11-07 Analog Devices, Inc. IC chips with self-aligned thin film resistors
JPH01198475A (ja) 1988-02-02 1989-08-10 Anelva Corp 薄膜作製方法
US5001081A (en) * 1988-01-19 1991-03-19 National Semiconductor Corp. Method of manufacturing a polysilicon emitter and a polysilicon gate using the same etch of polysilicon on a thin gate oxide
US5468989A (en) * 1988-06-02 1995-11-21 Hitachi, Ltd. Semiconductor integrated circuit device having an improved vertical bipolar transistor structure
JPH0623429B2 (ja) 1988-07-28 1994-03-30 日電アネルバ株式会社 シリコン基板上にアルミニウムの平滑な薄膜を作製する方法とそれを用いた光学的反射鏡
JPH02185026A (ja) * 1989-01-11 1990-07-19 Nec Corp Ａｌ薄膜の選択的形成方法
US5072288A (en) * 1989-02-21 1991-12-10 Cornell Research Foundation, Inc. Microdynamic release structure
EP0390606A3 (en) * 1989-03-31 1991-10-09 Canon Kabushiki Kaisha Semiconductor device having transistor improved in emitter region and/or base electrode
JP2721023B2 (ja) * 1989-09-26 1998-03-04 キヤノン株式会社 堆積膜形成法

Also Published As

Publication number Publication date
US5233224A (en) 1993-08-03
US6218223B1 (en) 2001-04-17
KR910020871A (ko) 1991-12-20
KR950000207B1 (ko) 1995-01-11
MY108561A (en) 1996-10-31
CN1106163A (zh) 1995-08-02
CN1027946C (zh) 1995-03-15
JPH0437067A (ja) 1992-02-07
CN1037301C (zh) 1998-02-04
EP0463731A1 (en) 1992-01-02

Similar Documents

Publication Publication Date Title
CN1027946C (zh) 半导体器件及其制造方法
CN1024730C (zh) 具有对准标记的半导体器件的制造方法
CN1320654C (zh) 具有多样的金属硅化物的半导体元件及其制造方法
CN1052343C (zh) 半导体器件及其制造方法
US8614106B2 (en) Liner-free tungsten contact
CN1160766C (zh) 半导体器件及其制造方法
CN1191622C (zh) 半导体装置的制造方法
CN1110007A (zh) 具有接触结构的半导体器件及其制造方法
CN1661810A (zh) 具有最小寄生现象的晶体管结构及其制造方法
CN1674251A (zh) 半导体器件的制造方法及由此制造的半导体器件
CN1107344C (zh) 利用有选择的外延生长方法的半导体器件制造方法
CN1738056A (zh) 晶体管及其制造方法
TW200539323A (en) Polycrystalline SiGe junctions for advanced devices
TW200832529A (en) Formation of in-situ phosphorus doped epitaxial layer containing silicon and carbon
CN1032173C (zh) 具有改良的绝缘栅型晶体管的半导体器件
CN1035850C (zh) 半导体器件的制造方法
CN1237620C (zh) 半导体装置和半导体装置的制造方法
CN1717793A (zh) 用于生产双极晶体管的方法
CN1248296C (zh) 硅－双极型晶体管,电路设置和制造硅－双极型晶体管的方法
CN1165073C (zh) 半导体装置的制造方法
CN1255865C (zh) 半导体装置的制造方法
KR100671563B1 (ko) 에피택셜 공정을 이용한 반도체 소자의 콘택 형성 방법
CN1021862C (zh) 具有器件隔离区的半导体器件
CN1306588C (zh) 金属布线的形成方法和显示装置的制造方法
KR100732764B1 (ko) 반도체 소자의 텅스텐 플러그 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C15 Extension of patent right duration from 15 to 20 years for appl. with date before 31.12.1992 and still valid on 11.12.2001 (patent law change 1993)
OR01 Other related matters
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 19950315