CN1076568C - 数字电视系统的视频数据格式器 - Google Patents

数字电视系统的视频数据格式器 Download PDF

Info

Publication number
CN1076568C
CN1076568C CN94118009A CN94118009A CN1076568C CN 1076568 C CN1076568 C CN 1076568C CN 94118009 A CN94118009 A CN 94118009A CN 94118009 A CN94118009 A CN 94118009A CN 1076568 C CN1076568 C CN 1076568C
Authority
CN
China
Prior art keywords
video data
passage
channel
display
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN94118009A
Other languages
English (en)
Other versions
CN1122553A (zh
Inventor
罗伯特·J·戈夫
唐纳德·B·多尔蒂
斯科特·D·亨伯格
保罗·M·乌尔巴努斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN1122553A publication Critical patent/CN1122553A/zh
Application granted granted Critical
Publication of CN1076568C publication Critical patent/CN1076568C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/68—Circuits for processing colour signals for controlling the amplitude of colour signals, e.g. automatic chroma control circuits
    • H04N9/69—Circuits for processing colour signals for controlling the amplitude of colour signals, e.g. automatic chroma control circuits for modifying the colour signals by gamma correction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/12—Systems in which the television signal is transmitted via one channel or a plurality of parallel channels, the bandwidth of each channel being less than the bandwidth of the television signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/436—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation using parallelised computational arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H04N21/42607—Internal components of the client ; Characteristics thereof for processing the incoming bitstream
    • H04N21/4263—Internal components of the client ; Characteristics thereof for processing the incoming bitstream involving specific tuning arrangements, e.g. two tuners
    • H04N21/42638—Internal components of the client ; Characteristics thereof for processing the incoming bitstream involving specific tuning arrangements, e.g. two tuners involving a hybrid front-end, e.g. analog and digital tuners
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs
    • H04N21/4402—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/02—Scanning details of television systems; Combination thereof with generation of supply voltages by optical-mechanical means only
    • H04N3/08—Scanning details of television systems; Combination thereof with generation of supply voltages by optical-mechanical means only having a moving reflector
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/144—Movement detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/74—Projection arrangements for image reproduction, e.g. using eidophor
    • H04N5/7416—Projection arrangements for image reproduction, e.g. using eidophor involving the use of a spatial light modulator, e.g. a light valve, controlled by a video signal
    • H04N5/7458—Projection arrangements for image reproduction, e.g. using eidophor involving the use of a spatial light modulator, e.g. a light valve, controlled by a video signal the modulator being an array of deformable mirrors, e.g. digital micromirror device [DMD]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/012—Conversion between an interlaced and a progressive signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/12—Picture reproducers
    • H04N9/31—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM]
    • H04N9/3141—Constructional details thereof
    • H04N9/3147—Multi-projection systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/642—Multi-standard receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/643—Hue control means, e.g. flesh tone control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/67—Circuits for processing colour signals for matrixing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/68—Circuits for processing colour signals for controlling the amplitude of colour signals, e.g. automatic chroma control circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/30—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using hierarchical techniques, e.g. scalability
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/74—Projection arrangements for image reproduction, e.g. using eidophor
    • H04N5/7416—Projection arrangements for image reproduction, e.g. using eidophor involving the use of a spatial light modulator, e.g. a light valve, controlled by a video signal
    • H04N5/7458—Projection arrangements for image reproduction, e.g. using eidophor involving the use of a spatial light modulator, e.g. a light valve, controlled by a video signal the modulator being an array of deformable mirrors, e.g. digital micromirror device [DMD]
    • H04N2005/7466—Control circuits therefor

Abstract

本发明提供了一种数字电视系统10，它用复合视频接口和分解电路16来接收视频信号，将视频信号分解成为分量。该视频信号分量由模拟-数字转换器18转换成为数字视频信号分量。行限幅器14将数字视频信号分量分解成为多个通道，每一个通道能够用通道信号处理器22A-22D进行并行处理。每一个通道信号处理器22A-22D可以为每一行视频输入提供两行输出。在格式器24A-24C中可以对经过处理的数字视频信号分量进行格式化。

Description

数字电视系统的视频数据格式器
本发明总地来说属于电子装置领域，更具体地说所涉及的是一种用于数字电视系统的视频数据格式器。
本申请与下述专利或专利申请有关：
美国专利4615595号，名称为″帧寻址空间光调制器″；
美国专利5079544号，名称为″标准独立数字化视频系统″；
美国专利4939575号，名称为″容错串行视频处理装置″；
美国专利申请07/678761号(Atty Docket NO.TI-15721)，名称为″用于脉冲宽度调制显示系统的DMD结构和定时″；
美国专利申请(Atty Docket No.TI-17855)，名称为″数字电视系统″，
美国专利申请(Atty Docket No.TI-18108)，名称为″将数据送入视频处理器的系统和方法″。
本发明提供了一种数字电视系统。在设计本发明的数字电视系统时，发现了以往所没有发现的问题。数字电视系统可以包括多个处理通道，每一个通道包含预定数目的像素。为了进行处理，相邻的每一个通道可以具有诸如1-5个重叠的像素。此外，数字电视系统的显示器也可以具有若干通道，这些通道具有不同处理通道的像素宽度，从而使显示器的通道与处理通道不兼容。本发明涉及的是一种对数字电视系统的数字显示器进行数据格式化的系统和方法。
更具体地说，本发明提供了一种供具有多个通道以及多个不同通道的显示器的数字电视系统使用的视频数据格式器。上述视频数据格式器包括一个线段变换器和一个数据格式化单元。该线段变换器接收来自数字电视系统处理通道的经过处理的视频数据，它能够消除相邻通道中的共同像素，并能够将每一个通道分解成为两个或多个通道段。数据格式化单元能够将上述通道段连接在一起，以便为显示器提供多个适当的通道。
本发明的优点是为数字电视系统提供了一种视频数据格式器，它能够在显示经过处理的视频信号之前消除相邻通道之间的重叠。该数字电视系统在多个并行的通道中对视频信号进行处理。系统的通道可以对应于一帧视频信号的垂直条形区域。相邻的每一个通道可以具有例如1-5个像素的重叠。通道之间的上述重叠使得能够在通道的端部对像素进行水平处理。在显示经过处理的视频信号之前可以消除上述重叠的像素，从而不显示多余的像素。
本发明的另一个优点是在显示之前对经过处理的视频信号再次进行格式化。显示器可以具有多个相关的通道，其像素宽度不同于处理通道。可以改变处理通道，以便匹配不具有显示器通道的像素。
本发明的再一个优点是：为与数字电视系统显示器的一个像素相关联的视频数据的每一位提供了数据的一个数据位面。根据由视频信号所形成的位面，显示器可以为每一个视频信号提供2x个亮度等级，其中X为每一个像素的位数。对应于每一像素的最重要位的第一位面可以在一帧图象的一半时间期间中控制显示器，而随后的位面则分别在这样的时间期间中控制显示器，即该时间期间与构成位面的像素在位面中的位置成正比。
为了更好地理解本发明和它的优点，下面将结合附图进行详细的说明。在附图中，相同的部分将采用相同的附图标记来表示。
附图1是本发明的数字电视系统；
附图2显示了由附图1所示系统产生的4个垂直条形区域；
附图3显示了由附图1所示系统产生的相邻通道之间的像素重叠；
附图4显示了附图1中所示本发明的格式器的一种实施例；
附图5显示了本发明的一种格式器；
附图6是定时图形，显示了对于一个具有4个处理通道的系统来说，数据是如何存储在附图5所示的格式器中的；
附图7是定时图形，显示了按照附图6的定时图形来存储的数据是如何为附图1中所示的显示器通道而进行格式化的；
附图8是定时图形，显示了对于一个具有5个处理通道的系统来说，数据是如何存储在附图5所示的格式器中的；
附图9是定时图形，显示了按照附图8的定时图形来存储的数据是如何为附图1中所示的显示器通道而进行格式化的；
附图10显示了附图5所示的本发明的通道数据格式化单元的一种实施例；
附图11显示了本发明的格式器的另一种实施例；
附图12显示了本发明的格式器的再一种实施例；
附图1显示了本发明的数字电视系统，它总地用附图标记10来表示。系统10由一个并行结构组成，其中输入视频信号可以分解成以并行方式进行处理的频道。例如，系统10所具有的功能包括采用标准的视频信号来提供高分辨率的视频显示。此外，系统10可以对高分辨率的视频信号进行采样和显示。
系统10可以接收复合或分量形式的视频信号。例如，系统10可以接收模拟复合视频信号、分量形式的模拟视频信号、或者数字视频信号。系统10可以将复合视频信号转换成为多个视频信号，以便进行处理。例如，可以将采用美国电视标准委员会(NTSC)所规定制式的视频信号分解成为用符号Y表示的亮度信号，以及分别用符号I和Q来表示的两个色差信号。另外，系统10也可以如下表所示将其他标准视频信号分解成为适当的视频信号，以便进行处理。
                        表1
输入视频信号制式 色隙域
NTSC Y、I、Q
PAL和SECAM Y、U、V
SMPTE240M、SMPTE260M Y、Pr-Pb
上述其他标准视频信号包括：PAL制视频信号(即逐行倒相制，下称PAL制)、SECAM制视频信号(即顺序传送彩色和记忆制，下称SECAM制)、以及SMPTE制视频信号(即动化图象工程协会制，下称SMPTE制)。
上述每一种标准视频信号都包括亮度信号Y和色度信号C，色度信号由可以进一步分为如表1所示的色差信号。为了清楚起见，下面将认为每一种标准视频信号提供了具有″色差色隙″或者″Y-I-Q色隙″的视频信号。作为表1所示标准视频信号的替代方式，可以使系统10与一个视频信号源相连接，以便提供红色的视频信号R、绿色视频信号G、和蓝色视频信号B。下面将认为这样的视频信号源提供了具有″R-G-B色隙″的视频信号。
系统10提供视频信号，以便在接收电路12和行限幅器14中进行并行处理。接收电路可以从一个外部信号源(图中未示)接收NTSC制式的复合视频信号。此外，接收电路12也可以接收分解的Y和C视频信号。另外，接收电路也可以接收分离的具有R-G-B色隙的视频信号。通过一个模式选择输入，为接收电路12指示视频信号的制式。
接收电路12包括一个复合视频接口和分解电路16，它与模拟一数字转换电路18相连接。复合视频接口和分解电路16将复合视频信号分解成为例如3个视频信号。模拟-数字转换电路18将上述每一个分解视频信号转换成为10位的数字信号。接收电路12的模拟-数字转换电路18为行限幅器14提供3个10位的数字视频信号。此外，也可以将数字视频信号直接送到行限幅器14。
对于复合视频信号的每一行，行限幅器14将每一数字视频信号分成多个不同的通道，例如将每一数字视频信号分成4个、5个和其他适当数目的通道。通道的数目取决于视频信号每一行的像素数目，以及被系统10的视频信号处理器同时处理的象素数目。行限幅器14可以按照下面所述的方式在相邻的通道之间提供适当的重叠，以便进行处理。
系统10在处理电路20中对视频信号进行处理。处理电路20和行限幅器14相连接。处理电路20包括多个通道信号处理器22a-22d。通道信号处理器22的数目可以等于行限幅器14所提供的通道数目。每一个通道信号处理器22a-22d分别为对应于信号处理器22a-22d的通道接收全部3个10位数字视频信号。处理电路20可以将数字视频信号的每一行转换成为两行数字视频信号输出。这样，通道信号处理器22a-22d中的每一个都可以具有6个分解的输出，例如两个10位的红色输出、两个10位的绿色输出和两个10位的蓝色输出。此外，处理电路20还具有如下的功能：色隙转换、灰度校正和图象质量控制，这些功能将在下面详细说明。
系统10对经过处理的视频信号数据进行重新连接和显示。多个格式器24a-24c重新连接视频数据，多个显示器26a-26c显示视频信号数据。格式器24a-24c中的一个和显示器26a-26c中的一个以附图1所示方式对不同的数字视频信号进行处理。例如，可以用格式器24a和显示器26a对红色视频信号进行处理；用格式器28b和显示器26b对绿色视频信号进行处理；用格式器24c和显示器26c对蓝色视频信号进行处理。
每一个信号处理通道22a-22d的两个10位输出被送到适当的格式器24a-24c。格式器24a-24c能够消除相邻通道之间的重叠，重新连接通道，并提供重新连接的数字视频信号，以便在显示器26a-26c上予以显示。格式器24a-24c中的每一个在4个32位的通道中为显示器26a-26c提供128位的代码。显示器26a-26c可以由诸如空间光调制器(以下简称SPM)构成，例如采用由美国德克萨斯仪器公司生产的2×128引脚的数字微镜装置(以下简称DMD)。然而，显示器26a-26c并不限于是数字显示器，用模拟显示器显示经过处理的视频信号也在本发明的公开范围之内。
与模拟-数字转换电路18、行限幅器14、处理电路20、格式器24a-24c、显示器26a-26c相类似，定时和控制电路28也和复合视频接口及分解电路16相连接。定时和控制电路28用于控制系统10各个部分的定时。系统10的定时可以通过用复合视频接口及分解电路16为定时和控制电路28提供一个同步信号(以下简称SYNC)来实现。此外，定时和控制电路28还可以接收使用者所提供的输入，以便控制对系统10的各种功能的定时。
在工作时，系统10可以提供一个标准的视频信号来产生高分辨率显示。如上所述，系统10可以接收复合或分解形式的模拟或数字视频信号。为了方便起见，下面将以接收模拟复合视频信号为例来说明系统的工作方式。系统10将复合视频信号分解成为视频信号，将分解后的视频信号分为多个通道，并在这些通道中以并行方式进行处理。在系统10中采用并行结构的优点是能够以低的速度对视频信号进行处理，同时提供高分辨率的显示。因此，系统10可以采用现有视频信号处理器的元件。
复合视频接口及分解电路16将复合视频信号分解成为诸如3个分解视频信号。例如，复合视频接口及分解电路16可以将诸如NTSC制的复合视频信号分解成为Y、I、Q频信号。
模拟-数字转换电路18以诸如71.1MHz的频率对每一个视频信号进行采样。适当的采样比可取决于显示器26a-26c的每一行视频信号所具有的像素数目，以及接收电路12接收一行视频信号所需要的时间。因此，可以调节采样比，以便使每一行视频信号具有预定数目的像素。模拟-数字转换电路18可以采用由ANALOG DEVICE公司生产的AD9060模拟-数字转换器电路板。此外，模拟一数字转换电路18也可以采用其他适合的模拟-数字转换装置，只要能够以大约75MHz的适当采样比对数据进行采样即可。
行限幅器14将每一行数字视频信号分成多个不同通道。例如，行限幅器14可以将每一行数字视频信号分成4个通道，因而能够对视频信号进行并行处理。通过以相同的方式对数字视频信号的每一行进行分解，每一个通道的信号处理器22a-22d就能够有效地对每一帧视频信号的一个垂直条形区域进行处理。附图2显示了采用附图1所示实施例的通道信号处理器22a-22进行处理的4个垂直条形区域。此外，行限幅器14也可以采用逐个像素的方式对一行视频信号进行分解，或者将一帧视频信号分解成为水平条形区域。将一帧视频信号分解成为垂直条形区域的优点是能够简化用处理电路20所进行的相关处理步骤。
此外，行限幅器14通过如附图3所示为相邻通道提供公共的像素，可以为垂直条形区域提供重叠。该重叠可以包括例如1-5个像素。重叠的像素可以用于为每一通道提供适当的数据，以便实现下面要说明的为处理电路20所需的各种功能。根据处理电路20所需实现的具体功能，各个通道之间的重叠量可以有所不同。
系统10在处理电路20中对数字视频信号进行处理。处理电路20可以实现顺序扫描功能。顺序扫描通过以场频由单个或多个视频场来产生一帧完整的视频信号，就能够对视频信号进行反隔行扫描。如上所述，标准的视频信号对于每一帧可以包括两个视频数据场。此外，处理电路20可以将数字视频信号转换成为不同的色隙。例如，处理电路20可以将数字视频信号由色差色隙转换成为R-G-B色隙。另外，处理电路可以消除标准视频信号中的灰度曲线。最后，处理电路20可以根据使用者的输入来控制视频信号的显示质量，例如调整亮度、色调、对比度、清晰度和饱和度。下面将对上述每一个功能进行详细说明。
系统10采用行格式器24a-24c和显示器26a-26c来重新连接和显示经过处理的数字视频信号。格式器24a-24c消除相邻通道之间的重叠。此外，格式器24a-24c提供重新连接的数字视频信号，以便在显示器26a-26c上予以显示。例如，格式器24a-24c可以由重新连接的数字视频信号产生多个位平面。对于特定的一帧视频信号中的每一个像素，每一个位平面可以对应于一个特定的位。在附图1所示的实施例中，对于需要以128位代码送到显示器26a-26c的每一分解视频信号，格式器24a-24c中的每一个将产生视频信号的10个位面。根据格式器24a-24c的输出，显示器26a-26c可以将对应于经过处理的视频信号的适当图象投射在一个屏幕上(图中未示)。通过用显示器26a-26c来组合不同视频信号输出，就可以获得单一的并具有适当色彩的图象。
应该指出的是：通过编程，可以使系统10能够接收任何适合的标准模拟或数字视频信号。此外，也可以通过编程，使系统10仅仅接收有限数目的模拟或数字视频信号。
附图4显示了本发明的一种格式器实施例，它用附图标记24′来表示。附图4中所示类型的格式器24′可以用作附图1中所示的每一个格式器24a-24c。为了方便起见，将结合附图1中的格式器24a对格式器24′进行说明。应注意的是：格式器24′不仅适用于格式器24a，它同样适用于格式器24b和24c。
格式器24′包括线段变换器30和数据格式化单元32。线段变换器30和附图1中所示每一个通道信号处理器22a-22d的两个输出线相连接。例如，线段变换器30可以和对应于来自每一个通道信号处理器22a-22d的红色视频信号分量的两个输出线相连接。连接线段变换器，以便提供其数目与数据格式化单元32的输入相同的输出。数据格式化单元32为附图1所示的显示器26a提供4个32位的输出信号。
在工作时，线段变换器30接收每一种视频信号分量，例如红色视频信号，的经过处理的视频数据。由于行限幅器14以附图1所述的方式来分解输入视频信号，因此由附图1中所示通道信号处理器22a-22d接受的视频信号具有一定的重叠。线段变换器30的作用是消除由行限幅器14所产生的重叠。一旦消除了上述重叠，就采用数据格式化单元32为诸如显示器26a对视频信号进行格式化。例如，数据格式化单元32可以产生一系列的位平面，每一位平面中数据的一位数据对应于显示器26a的每一个像素。如下所述，数据格式化单元32以128位代码的形式将这些位平面提供给显示器26a。
附图5显示了本发明的格式器，它总地用附图标记24′来表示。可以采用这样格式器来作为系统10中的格式器24a-24c。为了方便起见，下面将仅仅结合格式器24a对格式器24′进行说明。应该指出的是：这样的格式器24′也同样适用于格式器24b和24c。
如上面结合附图1进行的说明所述，行限幅器14为处理电路20在相邻通道之间提供了两个或3个像素的重叠。格式器24′将消除这样的重叠，从而使显示器26a上显示的一行视频信号不会显示多余的像素。此外，显示器26a-26c可以被分为多个通道。显示器26a-26c的通道的像素宽度可以和处理电路20的通道的像素宽度有所不同。格式器24′能够改组附图1中所示处理电路20的通道，从而为附图1中所示的显示器26a-26c提供适当数目的通道。
格式器24′可以包括线段变换器30′和数据格式化单元32′。线段变换器30′可以包括例如多个先进先出缓冲存存储器34a-34j。数据格式器24′可以包括5个分解的输入通道，它们的标号分别为A-E。格式器24′的输入通道A-E可以与附图1所示的处理电路20的适当通道相连接。例如，输入通道A、B、D、E可以分别和附图中所示的通道信号处理器22a-22d相连接。此外，在具有5个通道信号处理器的处理电路实施例中，每一个通道信号处理器可以分别和适当的输入通道A、B、C、D、E相连接。
每一个输入通道A-E可以和线段变换器30′的先进先出缓冲存储器34a-34j中的两个相连接。当输入通道A-E中的每一个和两个先进先出缓冲存储器相连接时，线段变换器30′就可以将多个像素由一个输入通道的一端移动到一个显示通道的相反一端。在附图5所示的实施例中，输入通道A与先进先出缓冲存储器34a和34c相连接，输入通道B与先进先出缓冲存储器34b和34d相连接，输入通道C与先进先出缓冲存储器34e和34f相连接，输入通道D，与先进先出缓冲存储器34g和34i相连接，输入通道E与先进先出缓冲存储器34h和34j相连接。每一个输入通道A-E可以和附图1中所示处理电路20的两个输出线相连接。
数据格式化单元32′可以包括多个通道，每一个通道对应于附图中显示器26a的适当通道。例如，数据格式化单元32′可分成4个不同的通道，以便为附图1中的显示器26a提供4个32位的输出。数据格式化单元32′可以包括多个多路调制器36a-36d以及多个通道数据格式化单元38a-38d。多路调制器36a-36d中的每一个与一个相应的通道数据格式化单元38a-38d相连接。多路调制器36a-36d中的每一个具有3个输入。多路调制器36a的3个输入端分别和先进先出缓冲存储器34a、34b以及一个恒定零输入端相连接；多路调制器36b的3个输入端分别与先进先出缓冲存储器34c-34e相连接；多路调制器36c的3个输入端分别与先进先出缓冲存储器34f-34h相连接；多路调制器36d的3个输入端分别与先进先出缓冲存储器34i、34j以及一个恒定零输入端相连接。多路调制器36a-36d中的每一个分别与一个适当的通道数据格式化单元38a-38d相连接。
应该指出的是：附图5所示的格式器24′可以用于具有4个或5个并行处理通道的系统。然而，本发明并不仅仅限于具有4个或5个通道的系统，它同样适用于具有4个以下通道和5个以上通道的系统。
在工作时，格式器24′将一行视频数据存储在线段变换器30′中。附图6是一个定时图形，它显示了来自系统10的通道的数据是如何存储在先进先出缓冲存储器34a-34j中的。附图6所示的定时使格式器24′能够消除相邻通道之间的重叠，并为显示器26a准备好适当的通道。附图6中的每一个时间单元对应于将一个像素的数据存储在先进先出缓冲存储器34a-34j中所需要的时间。从附图6中的时间1开始，通道B、D、E分别放弃各自通道的第一个像素。每一个通道的上述第一个像素对应于如附图3所示的一个重叠像素。在时间1，通道A开始将像素存储在先进先出缓冲存储器34a中。在时间2，通道B、D、E分别放弃其通道的第二个像素。在时间3，通道B、D、E开始将像素分别存储在先进先出缓冲存储器34b、34g和34j中。在时间38，通道E切换到将像素存储在先进先出缓冲存储器34j中。通道E切换，补偿处理电路20的通道与显示器26a的通道之间的像素宽度差。这一功能能够将通道E的一部分和通道D相结合。在时间422，通道A切换到将像素存储在先进先出缓冲存储器34c中，以便补偿处理电路20的通道与显示器26A的通道之间的像素宽度差。在时间478，通道A、8、D、E停止存储像素。这样，将放弃每一个通道的第479和第480个像素，以便消除通道之间的重叠。在时间480，将视频信号某一行的数据存储在线段变换器30′中的时间期间结束。应该指出的是：可以调整附图6所示的定时，以便控制从各个通道中消除的像素数目。例如，可以改变将一个通道由一个缓冲存储器切换到另一个缓冲存储器的时间，以便为显示器26a准备好适当的通道。这样，就在通道A-E中消除了重叠的像素，并为通道A-E和显示器26a的适当通道相组合作好了准备。
附图7是一个定时图形，它显示了如何接收来自先进先出缓冲存储器34a-34j的数据，以便为显示器26a建立适当的通道。存储在先进先出缓冲存储器34a-34j中的像素分别通过多路调制器36a-36d送到通道数据格式化单元38a-38d中。
多路调制器36a从时间1到时间70为通道数据格式化单元38a提供一个恒定零输入。因此，每一行的前70个像素就对应于被显示的视频帧第一侧上的一个黑条。多路调制器36a在时间71到时间512将存储在先进先出缓冲存储器34a中的像素送到通道数据格式化单元38a，从而完成了显示器26a的一个通道。
多路调制器36b将像素由通道A和B送到通道数据格式化单元38b。存储到先进先出缓冲存储器34C中的来自通道A的像素从时间1到时间36被送到通道数据格式化单元38b。从时间37开始，存储在先进先出缓冲存储器34b中的来自通道B的像素被送到通道数据格式化单元38b。以这种方式，通道A的像素和通道B的像素被组合起来，为显示器26a形成另一个通道。
多路调制器36C组合来自通道D和通道E的像素，为显示器26a形成另一个通道。从时间1开始，多路调制器36C将存储在先进先出缓冲存储器34g中的像素送到通道数据格式化单元38C。在时间476，多路调制器切换到将像素由先进先出缓冲存储器34h送到通道数据格式化单元36C。
多路调制器36d将像素由通道E送到通道禅格式化单元38d。从时间1到时间442，多路调制器36d将存储在先进先出缓冲存储器34J中的像素送到通道数据格式化单元38d。从时间443开始，多路调制器36d为通道数据格式化单元38d提供一个恒定的零输入。视频信号每一行的最后70个像素对应于位于所显示视频帧第二侧的黑色条形。这样，格式器24′对处理电路20的通道重新进行格式化，以便和显示器26a的通道相配合。
附图8是一个定时图形，显示了由5个通道组成的系统10送来的数据是如何存储在先进先出缓冲存储器34a-34j中的。附图8所示的定时使得格式器24′能够消除相邻通道之间的重叠，并为显示器26a准备好适当的通道。附图8中的每一个时间单元对应于将一个像素存储在先进先出缓冲存储器34a-34j的其中一个所需要的时间。
从附图8中的时间1开始，通道A-E中的每一个为它们相应的通道放弃视频数据的第一个像素。可以消除通道A的第一个像素，因为它是未经充分处理的边缘像素。对于通道B-E来说，上述第一个像素对应于一个重叠的像素。在时间3，通道B-E开始将像素分别存储在先进先出缓冲存储器34b、34e、34g、34j中。通道B-E以同样的方式消除其相应通道中的第二个像素。在时间4，通道A开始将像素存储在先进先出缓冲存储器34a中，从而在通道A中消除第二个和第三个像素。在时间105，通道B切换到将像素存储在先进先出缓冲存储器34d中。通道B切换到补偿处理电路20的通道与显示器26a的通道之间的差。类似地，在时间207，通道C切换到将像素存储在先进先出缓冲存储器34f中。最后，在时间309，通道D切换到将像素存储在先进先出缓冲存储器34i中。
在时间411，通道E停止存储像素，从而在通道E中消除像素412-414。类似地，在时间412，通道A-D停止存储像素，从而分别在通道A-D中消除像素413、414。如同上面对附图6所作的说明那样，也可以对附图8的定时进行调整，以便控制从各个通道中消除的像素数目。此外，也可以改变通道由一个先进先出缓冲存储器切换到另一个先进先出缓冲存储器的时间，以便为显示器26a提供适当的通道。这样，就消除了通道A-E中的重叠像素，使通道A-E在显示器26a的适当通道中相组合作好了准备。
附图9是一个定时图形，显示了如何将数据从先进先出缓冲存储器34a-34j中取出，用于为显示器26a建立适当的通道。多路调制器36a组合来自通道A和通道B的像素，为显示器26a产生一个单独的通道。从时间1到时间409，多路调制器36a将存储在先进先出缓冲存储器34a中的像素送到通道数据格式化单元38a，从时间410到时间512，多路调制器36a也将存储在先进先出缓冲存储器34b中的像素送到通道数据格式化单元38a。
多路调制器36b组合来自通道B和C的像素，为显示器26a形成一个单独的通道。从时间1到时间307，多路调制器36b将存储在先进先出缓冲存储器34b中的像素送到通道数据格式化单元38b；从时间308到时间512，多路调制器36b也将存储在先进先出缓冲存储器34e中的像素送到通道数据格式化单元38b。
多路调制器36C组合来自通道C和D的像素，为显示器26a形成一个单独的通道。从时间1到时间307，多路调制器36C将存储在先进先出缓冲存储器34d的像素送到通道数据格式化单元38b。从时间1到时间205，多路调制器36C将来自先进先出缓冲存储器34f的像素送到通道数据格式化单元38C。从时间206到时间512，多路调制器36c将存储在先进先出缓冲存储器34g中的像素送到通道数据格式化单元38C。
多路调制器36d组合来自通道D和E的像素，为显示器26a形成一个单独的通道。从时间1到时间103，多路调制器36d将存储在先进先出缓冲存储器34i中的像素送到通道数据格式化单元38d。从时间104到时间512，多路调制器36d将存储在先进先出缓冲存储器34j中的像素送到通道数据格式化单元38d。由此，格式器24′再格式化处理电路20的通道用于显示器26a的通道。
附图10显示了本发明的通道数据格式化单元的一种实施例，它用附图标记38′来表示。数据格式化单元38a-38d可以用这样的通道数据格式化单元38′构成。然而，为了方便起见，将仅仅结合附图5中所示的数据格式化单元38a来对通道数据格式化单元38′进行说明。此外，将结合附图1中所示的显示器26a来进行说明。应该指出的是：通道数据格式化单元38′并不受上述说明方式的限制，它同样适用作通道数据格式化单元38b-38d，并可用于显示器26b-26d。
通道数据格式化单元38′包括缓冲存储器40和多个多路调制器42。上述多个多路调制器42可以是例如32个多路调制器，它们由附图1中所示的定时和控制电路28所产生的位选择信号来控制。缓冲存储器40以附图5所示的方式和多路调制器36相连接。
缓冲存储器40具有多个存储位置44，其数目与显示器26a的一个通道中的像素数目相同。上述存储位置44可以排列成16行，每一行包括32列。每一个多路调制器42可以和对应于一列存储位置44的缓冲存储器40的输出相连接。
在工作时，视频信号单独一行的一个通道，例如与通道数据格式化单元38a相关联的显示器26a的一个通道，可以依次存储在缓冲存储器40的存储位置44中。对于一帧视频信号的一行的一个通道中的一个像素，每一个存储位置44包括10位视频数据。每一次可以将一行视频数据送到附图1所示显示器26a的一个通道，以便形成10个位面。一个位面对应于一帧视频信号中每一个像素的一位数据。因此，第一位面对应于每个像素的最为重要的一位，而第十位面对应于第一像素的最为次要的一位。
一旦将一帧视频信号第一行的一个通道的数据存储在缓冲存储器40中，通道数据格式化单元38′就为显示器26a的一个通道建立了适当位面的第一行。通道数据格式化单元38′将用于显示器26a的一个通道的10位面的第一行以32位代码的形式送到附图1中所示的显示器26a。例如，用于形成第一位面的第一行的一个通道的第一个32位代码可以对应于缓冲存储器40的存储位置44的底行。缓冲存储器40的连续多行中的每一个存储位置44的第一位可以用于建立连续的32位代码，以便为显示器26a的通道形成第一位面的第一行。一旦使用了存储在存储位置44的所有各行中的第一位，就完成了通道的第一位面的第一行。对每一存储位置44中的连续位重复地进行上述过程，直到视频信号单独一行的一个通道中的所有数据都被送到附图1中所示的显示器26a。这样，视频信号单独一帧的一个通道的10个数据位面中每一个的第一行就被送到附图1所示的显示器26a。通过对一帧视频信号的每一行反复地进行上述操作，就可以将与一帧视频信号相关的10个位面中每一个的其余各行送到附图1所示的显示器26a。
附图11显示了本发明格式器的另一种实施例，它用附图标记24″来表示。格式化器24″由一个单个的多路调制器36′构成，用于取代附图5中所示的多个多路调制器36a-36d。多路调制器36′具有一个单个的和数字一模拟转换器46相连接的输出线。数字-模拟转换器46可以和一个适当的显示器，例如一个阴极射线管(CRT)，相连接。
在工作时，先进先出缓冲存储器34a-34j以上面结合附图5、6、8所述的方式存储视频数据。可以通过多路调制器36′将先进先出缓冲存储器34a-34j中的视频数据读出，从而为CRT 40提供一个单独的视频数据流。通过数字-模拟转换器46，将多路调制器40′的输出转换成为适当的模拟信号，以便用CRT 40予以显示。数字-模拟转换器46和多路调制器36′的定时由定时和控制电路28来控制。
附图12显示了本发明的再一种格式器24，它由单独的多路调制器36″构成，用于取代附图5中所示的多路调制器36a-36d。多路调制器36″可以具有适当数目的与液晶显示器(LCD)50相连接的输出线。
在工作时，先进先出缓冲存储器34a-34j以上面结合附图5、6、8所述的方式存储视频数据。可以通过多路调制器36″将先进先出缓冲存储器34a-34j中的视频数据读出，从而为LCD 50提供一个适当的视频数据流。多路调制器36″的定时由定时和控制电路28来控制。
尽管已经对本发明进行了详细的说明，但是在本发明的范围之内还可以对本发明作出各种改变和替代。例如，在本发明的基础上，可以改变处理电路20所具有的通道数目。此外，在本发明的范围之内也可以改变相邻通道之间的重叠程长度。另外，本发明的格式器可以用于为各种类型的显示器进行视频信号的格式化。

Claims (13)

1. 一种用于具有多个处理通道的电视系统的视频数据格式器，包括：
一个线段变换器，它响应于多个处理通道，能够消除各个通道中所具有的相同像素，并能够将上述每一个通道分解成为两个或多个通道段；
一个数据格式化单元，它响应于上述线段变换器，能够连接上述通道段，为一个显示器提供至少一个视频数据流。
2. 如权利要求1所述的视频数据格式器，其特征在于线段变换器由多个缓冲存储器组成。
3. 如权利要求1所述的视频数据格式器，其特征在于所述线段变换器由多个先进先出缓冲存储器组成。
4. 如权利要求1所述的视频数据格式器，其特征在于所述线段变换器由用于每一个处理通道的两个缓冲存储器组成。
5. 如权利要求1所述的视频数据格式器，其特征在于所述线段变换器由用于每一个处理通道的两个先进先出缓冲存储器组成。
6. 如权利要求1所述的视频数据格式器，其特征在于所述数据格式化单元包括：
多个多路调制器，能够输出处理通道的通道段；
多个通道数据格式化单元，它响应于所述多路调制器，能够存储视频数据，使存储的每一个通道数据格式化单元的视频数据对应于显示器的一个通道。
7. 如权利要求1所述的视频数据格式器，其特征在于所述数据格式化单元包括：
一个多路调制器，能够输出所述处理通道的通道段；
一个数字一模拟转换器，它响应于所述多路调制器，能够将模拟输出提供给一个模拟显示器。
8. 如权利要求1所述的视频数据格式器，其特征在于所述数据格式化单元包括一个多路调制器，它能够为一个液晶显示器输出处理通道的通道段。
9. 如权利要求1所述的视频数据格式器，其特征在于所述数据格式化单元包括两个响应于一个对中信号的附加输入，用于使来自处理通道的视频数据位于显示器的中部。
10. 一种对视频数据进行格式化的方法，包括如下的步骤：
在多个并行通道中对视频数据进行处理，每一个通道具有预定的像素宽度，相邻的通道具有一个预定的像素重叠；
将经过处理的视频数据存储在多个缓冲存储器中，以消除上述重叠的像素；
多路调制上述存储的视频数据，以便对多个通道再次进行格式化，为显示器提供至少一个视频数据输出流。
11. 如权利要求10所述的方法，其特征在于所述存储经过处理的视频数据的步骤进一步包括将经过处理的视频数据存储在多个第一先进先出缓冲存储器中。
12. 如权利要求10所述的方法，其特征在于所述存储经过处理的视频数据的步骤进一步包括将经过处理的视频数据存储在多个第一先进先出缓冲存储器中，该先进先出缓冲存储器具有和每一个处理通道相关联的两个缓冲存储器，使每一个处理通道能够被分成两个部分。
13. 如权利要求10所述的方法，其特征在于对存储的视频数据进行多路调制的步骤进一步包括组合相邻通道的一部分，以便为一个数字显示器产生多个通道。
CN94118009A 1993-11-04 1994-10-27 数字电视系统的视频数据格式器 Expired - Fee Related CN1076568C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14876893A 1993-11-04 1993-11-04
US08/148,768 1993-11-04

Publications (2)

Publication Number Publication Date
CN1122553A CN1122553A (zh) 1996-05-15
CN1076568C true CN1076568C (zh) 2001-12-19

Family

ID=22527286

Family Applications (1)

Application Number Title Priority Date Filing Date
CN94118009A Expired - Fee Related CN1076568C (zh) 1993-11-04 1994-10-27 数字电视系统的视频数据格式器

Country Status (5)

Country Link
US (1) US5488431A (zh)
JP (1) JPH07284072A (zh)
KR (1) KR950016355A (zh)
CN (1) CN1076568C (zh)
CA (1) CA2134370A1 (zh)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6219015B1 (en) 1992-04-28 2001-04-17 The Board Of Directors Of The Leland Stanford, Junior University Method and apparatus for using an array of grating light valves to produce multicolor optical images
US5841579A (en) 1995-06-07 1998-11-24 Silicon Light Machines Flat diffraction grating light valve
US5990982A (en) * 1995-12-21 1999-11-23 Texas Instruments Incorporated DMD-based projector for institutional use
EP0827129A3 (en) * 1996-08-30 1999-08-11 Texas Instruments Incorporated Formatting and storing data for display systems using spatial light modulators
US5982553A (en) 1997-03-20 1999-11-09 Silicon Light Machines Display device incorporating one-dimensional grating light-valve array
US6088102A (en) 1997-10-31 2000-07-11 Silicon Light Machines Display apparatus including grating light-valve array and interferometric optical system
US5870136A (en) * 1997-12-05 1999-02-09 The University Of North Carolina At Chapel Hill Dynamic generation of imperceptible structured light for tracking and acquisition of three dimensional scene geometry and surface characteristics in interactive three dimensional computer graphics applications
US6271808B1 (en) 1998-06-05 2001-08-07 Silicon Light Machines Stereo head mounted display using a single display device
US6130770A (en) 1998-06-23 2000-10-10 Silicon Light Machines Electron gun activated grating light valve
US6101036A (en) 1998-06-23 2000-08-08 Silicon Light Machines Embossed diffraction grating alone and in combination with changeable image display
US6215579B1 (en) 1998-06-24 2001-04-10 Silicon Light Machines Method and apparatus for modulating an incident light beam for forming a two-dimensional image
US6303986B1 (en) 1998-07-29 2001-10-16 Silicon Light Machines Method of and apparatus for sealing an hermetic lid to a semiconductor die
US20030142875A1 (en) * 1999-02-04 2003-07-31 Goertzen Kenbe D. Quality priority
US20030185455A1 (en) * 1999-02-04 2003-10-02 Goertzen Kenbe D. Digital image processor
US6503195B1 (en) 1999-05-24 2003-01-07 University Of North Carolina At Chapel Hill Methods and systems for real-time structured light depth extraction and endoscope using real-time structured light depth extraction
GB2372164B (en) * 2000-12-23 2005-01-19 Michael Edward Ries Video signal separator
EP1362486A2 (en) * 2001-02-13 2003-11-19 Quvis, Inc. Scalable motion image system
US6707591B2 (en) 2001-04-10 2004-03-16 Silicon Light Machines Angled illumination for a single order light modulator based projection system
US6747781B2 (en) 2001-06-25 2004-06-08 Silicon Light Machines, Inc. Method, apparatus, and diffuser for reducing laser speckle
US6782205B2 (en) 2001-06-25 2004-08-24 Silicon Light Machines Method and apparatus for dynamic equalization in wavelength division multiplexing
US6829092B2 (en) 2001-08-15 2004-12-07 Silicon Light Machines, Inc. Blazed grating light valve
US6785001B2 (en) * 2001-08-21 2004-08-31 Silicon Light Machines, Inc. Method and apparatus for measuring wavelength jitter of light signal
US20040238732A1 (en) * 2001-10-19 2004-12-02 Andrei State Methods and systems for dynamic virtual convergence and head mountable display
US6800238B1 (en) 2002-01-15 2004-10-05 Silicon Light Machines, Inc. Method for domain patterning in low coercive field ferroelectrics
US6767751B2 (en) 2002-05-28 2004-07-27 Silicon Light Machines, Inc. Integrated driver process flow
US6728023B1 (en) 2002-05-28 2004-04-27 Silicon Light Machines Optical device arrays with optimized image resolution
US6822797B1 (en) 2002-05-31 2004-11-23 Silicon Light Machines, Inc. Light modulator structure for producing high-contrast operation using zero-order light
WO2003105289A2 (en) * 2002-06-07 2003-12-18 University Of North Carolina At Chapel Hill Methods and systems for laser based real-time structured light depth extraction
US6829258B1 (en) 2002-06-26 2004-12-07 Silicon Light Machines, Inc. Rapidly tunable external cavity laser
US6813059B2 (en) 2002-06-28 2004-11-02 Silicon Light Machines, Inc. Reduced formation of asperities in contact micro-structures
US6714337B1 (en) 2002-06-28 2004-03-30 Silicon Light Machines Method and device for modulating a light beam and having an improved gamma response
US6801354B1 (en) 2002-08-20 2004-10-05 Silicon Light Machines, Inc. 2-D diffraction grating for substantially eliminating polarization dependent losses
US7057795B2 (en) * 2002-08-20 2006-06-06 Silicon Light Machines Corporation Micro-structures with individually addressable ribbon pairs
US6712480B1 (en) 2002-09-27 2004-03-30 Silicon Light Machines Controlled curvature of stressed micro-structures
US6806997B1 (en) 2003-02-28 2004-10-19 Silicon Light Machines, Inc. Patterned diffractive light modulator ribbon for PDL reduction
US6829077B1 (en) 2003-02-28 2004-12-07 Silicon Light Machines, Inc. Diffractive light modulator with dynamically rotatable diffraction plane
WO2005082075A2 (en) * 2004-02-25 2005-09-09 The University Of North Carolina At Chapel Hill Systems and methods for imperceptibly embedding structured light patterns in projected color images
US8152305B2 (en) * 2004-07-16 2012-04-10 The University Of North Carolina At Chapel Hill Methods, systems, and computer program products for full spectrum projection
US20110057930A1 (en) * 2006-07-26 2011-03-10 Inneroptic Technology Inc. System and method of using high-speed, high-resolution depth extraction to provide three-dimensional imagery for endoscopy
US7728868B2 (en) 2006-08-02 2010-06-01 Inneroptic Technology, Inc. System and method of providing real-time dynamic imagery of a medical procedure site using multiple modalities
WO2009094646A2 (en) * 2008-01-24 2009-07-30 The University Of North Carolina At Chapel Hill Methods, systems, and computer readable media for image guided ablation
US8340379B2 (en) 2008-03-07 2012-12-25 Inneroptic Technology, Inc. Systems and methods for displaying guidance data based on updated deformable imaging data
US8554307B2 (en) 2010-04-12 2013-10-08 Inneroptic Technology, Inc. Image annotation in image-guided medical procedures
US8690776B2 (en) 2009-02-17 2014-04-08 Inneroptic Technology, Inc. Systems, methods, apparatuses, and computer-readable media for image guided surgery
US8641621B2 (en) * 2009-02-17 2014-02-04 Inneroptic Technology, Inc. Systems, methods, apparatuses, and computer-readable media for image management in image-guided medical procedures
US11464578B2 (en) 2009-02-17 2022-10-11 Inneroptic Technology, Inc. Systems, methods, apparatuses, and computer-readable media for image management in image-guided medical procedures
JP5511949B2 (ja) 2009-06-25 2014-06-04 ザ ユニバーシティ オブ ノース カロライナ アット チャペル ヒル 体液レオロジーを評価するための、作動され表面に付着したポストを使用するための方法及びシステム
JP5596943B2 (ja) * 2009-07-09 2014-09-24 キヤノン株式会社 画像表示装置及びその制御方法
WO2011014687A2 (en) * 2009-07-31 2011-02-03 Inneroptic Technology, Inc. Dual-tube stereoscope
US20110082351A1 (en) * 2009-10-07 2011-04-07 Inneroptic Technology, Inc. Representing measurement information during a medical procedure
US9282947B2 (en) 2009-12-01 2016-03-15 Inneroptic Technology, Inc. Imager focusing based on intraoperative data
WO2013116240A1 (en) 2012-01-30 2013-08-08 Inneroptic Technology, Inc. Multiple medical device guidance
US10314559B2 (en) 2013-03-14 2019-06-11 Inneroptic Technology, Inc. Medical device guidance
US9901406B2 (en) 2014-10-02 2018-02-27 Inneroptic Technology, Inc. Affected region display associated with a medical device
US10188467B2 (en) 2014-12-12 2019-01-29 Inneroptic Technology, Inc. Surgical guidance intersection display
US9949700B2 (en) 2015-07-22 2018-04-24 Inneroptic Technology, Inc. Medical device approaches
US9675319B1 (en) 2016-02-17 2017-06-13 Inneroptic Technology, Inc. Loupe display
US10278778B2 (en) 2016-10-27 2019-05-07 Inneroptic Technology, Inc. Medical device navigation using a virtual 3D space
US11259879B2 (en) 2017-08-01 2022-03-01 Inneroptic Technology, Inc. Selective transparency to assist medical device navigation
US11484365B2 (en) 2018-01-23 2022-11-01 Inneroptic Technology, Inc. Medical image guidance
WO2020173183A1 (en) * 2019-02-27 2020-09-03 Huawei Technologies Co., Ltd. Parallel processing pipeline considerations for video data with portions designated for special treatment

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5153726A (en) * 1986-12-30 1992-10-06 Questech Limited Recording and editing of moving television pictures
EP0530760A2 (en) * 1991-09-06 1993-03-10 Texas Instruments Incorporated Dynamic memory allocation for frame buffer for spatial light modulator

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3578298D1 (de) * 1984-07-20 1990-07-19 Nec Corp Realzeitverarbeitungssystem fuer videosignale.
JP2796329B2 (ja) * 1989-02-08 1998-09-10 株式会社日立製作所 表示メモリとそれを備えた画像処理装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5153726A (en) * 1986-12-30 1992-10-06 Questech Limited Recording and editing of moving television pictures
EP0530760A2 (en) * 1991-09-06 1993-03-10 Texas Instruments Incorporated Dynamic memory allocation for frame buffer for spatial light modulator

Also Published As

Publication number Publication date
CA2134370A1 (en) 1995-05-05
JPH07284072A (ja) 1995-10-27
KR950016355A (ko) 1995-06-17
US5488431A (en) 1996-01-30
CN1122553A (zh) 1996-05-15

Similar Documents

Publication Publication Date Title
CN1076568C (zh) 数字电视系统的视频数据格式器
CN1055816C (zh) 处理图象数据的系统和方法及其显示系统
US5497197A (en) System and method for packaging data into video processor
CA1298607C (en) Signal processing system for large screen display apparatus
CN1114189C (zh) 用于具有分割复位寻址的空间光调制器的脉宽调制
CN1048132C (zh) 图形数据装置及其方法和利用该装置的数字电视接收机
US5657046A (en) Video moving message display
DE19721713A1 (de) Elektronisches Endoskop
US5289565A (en) Methods and apparatus for CYMK-RGB RAMDAC
JPS60165882A (ja) 高精細度テレビジヨン装置
EP0721640A1 (en) Flat panel image reconstruction interface
CN1100446C (zh) 产生高清晰度图象的方法
JP2778360B2 (ja) テレビジョン画像をリアルタイムに表示する装置
CN1100443C (zh) 图像信号扫描行内插电路及其使用方法
EP0685830A1 (en) Improvements in or relating to spatial light modulators
CN1184823C (zh) 数字视频处理单元
JPS61238182A (ja) 表示装置
EP0544818B1 (en) Video moving message display
CN1917575B (zh) 数字显示器图像显示格式转换方法
GB2149270A (en) Method for generating a time division multiplex colour video signal
CN1149801A (zh) 用于副图象的取样模拟视频信号
EP0651580A2 (en) System and method for packing data into video processor
JPH02288478A (ja) テレビ画像表示装置
EP0651581A2 (en) Improvements in video data formatters
CN1124032C (zh) 采用行加倍产生屏幕显示消息的设备和方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20011219

Termination date: 20101027