CN1083154C - 研磨方法和半导体器件制造方法及半导体制造装置 - Google Patents

研磨方法和半导体器件制造方法及半导体制造装置 Download PDF

Info

Publication number
CN1083154C
CN1083154C CN96114541A CN96114541A CN1083154C CN 1083154 C CN1083154 C CN 1083154C CN 96114541 A CN96114541 A CN 96114541A CN 96114541 A CN96114541 A CN 96114541A CN 1083154 C CN1083154 C CN 1083154C
Authority
CN
China
Prior art keywords
film
grinding
mentioned
silicon nitride
polishing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN96114541A
Other languages
English (en)
Other versions
CN1156326A (zh
Inventor
宫下直人
安部正泰
下村麻里子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1156326A publication Critical patent/CN1156326A/zh
Application granted granted Critical
Publication of CN1083154C publication Critical patent/CN1083154C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/97—Specified etch stop material

Abstract

本发明提供一种研磨方法和半导体装置制造方法及半导体制造装置，其特征在于，使用散布从氮化硅、碳化硅及碳(石墨)中选择一种材料构成的研磨粒子的研磨剂进行研磨。该研磨剂适用于CMP。在半导体基片上形成与研磨剂相同材料的止磨膜，在研磨剂与止磨膜材料相同的状态下研磨，提高了磨削速度。研磨剂和分散剂分别同时供给加工点，并在加工点上两者混为一体，故研磨剂不会变质。

Description

研磨方法和半导体器件制造方法及半导体制造装置
本发明涉及研磨基片的研磨方法，用该方法对半导体基片上被研磨膜进行研磨使之平坦的半导体器件制造方法，以及实施该制造方法的半导体制造装置。
研磨装置备有研磨盘和吸盘。该研磨盘表面张贴研磨布并由电机等使之旋转，吸盘则旋转自如地支撑着基片并将旋转的基片按压在研磨盘上。用这种装置对基片研磨时，通常是将旋转的基片研磨面按压在旋转的研磨盘的研磨布上，一边将研磨剂(也叫浆料)供给加工点一边进行研磨。使用这种装置的研磨技术可用于半导体装置的制造及液晶制造等。
IC或LSI等半导体装置是通过下面的工序制成的，即：设计形成于半导体基片上的集成电路的设计工序；描绘形成集成电路所用电子束等等用的掩膜生成工序；由单晶晶块制成预定厚度晶片的晶片制造工序；在晶片上形成集成电路等半导体元件的晶片处理工序；将晶片分割成各半导体基片进行封装，并形成半导体装置的装配工序及检查工序等。各二序分别各有各自需要的制造装置。在已有晶片处理工序中，已知有内腐蚀(etch back)反应离子刻蚀(RIE：Reactive IonEtching)法，用作在沟道或接触孔等沟部中埋入金属多晶硅、硅氧化膜(SiO2)等任意材料后使其表面平坦的方法。
然而，这种内腐蚀RIE方法存在着：抗内腐蚀的涂敷等工序多，晶片表面易引入RIE损伤，难以获得良好的平坦面，而且由于使用真空类装置，构造复杂，又要用危险的刻蚀气体等诸多问题。
对此，目前人们正在研究一种CMP(化学机械研磨)法来代替上述内腐蚀RIE方法。
图16表示实施CMP用的研磨装置的大致结构，下面说明这种结构。该图为也适用于本发明的已有研磨装置的剖视图。该研磨装置，其载物台21上通过轴承22配设着研磨盘支承23。研磨盘支承23上安装着研磨盘24。研磨盘24上粘贴着对晶片研磨的研磨布25。研磨盘支承23及研磨盘24的中心部安装着使它们旋转的驱动轴26。电动机27通过传动带28使驱动轴26旋转。与此相对，硅半导体等晶片20配置在与研磨布25相对的位置上，固定于经真空或水贴安装于吸盘+31上的吸附布30及导板29上。
吸盘31连接于驱动轴32。该轴32由电动机33通过齿轮34及35驱动其旋转。驱动轴32固定在传动件36上。传动件36安装于泵体37，随该泵体37上下移动而作上下运动。在安装于吸盘31的晶片20与研磨布25间施加研磨剂。由此进行晶片20的研磨。
如图17及图18所示，通过填埋CVD氧化膜，且止磨膜限制研磨，就能用上述研磨装置使填埋于凹槽结构中的氧化膜完全平坦。首先，在硅半导体基片1上堆积氮化硅膜，以构成对SiO2等氧化膜研磨时的止磨膜。其后，堆积由化学气相淀积(CVD：Chemical Vapour Deposition)法形成并用作形成沟部的掩膜的SiO2氧化膜(下面称为CVD氧化膜)3。为了对CVD氧化膜3及氮化硅膜2制作布线图，在整块半导体基片1上涂敷光致抗蚀剂(未图示)并刻线条。
取光致抗蚀剂作为掩膜，用RIE法同时对CVD氧化膜3和下一工序中作为止磨膜的氮化硅膜2进行开口形成沟部5后，进行湿处理，除去RIE加工时的反应生成物和损伤层(图17(a))。接着，将CVD氧化膜6或硼掺杂磷硅酸盐玻璃(BPSG：Boron-doped Phospho-Silicate Glass)等堆积在半导体基片1上及上述沟部内(图17(b))，再用图16所示研磨装置对半导体基片1进行研磨，使CVD氧化膜6平坦(图18(a))。之后，除去作为止磨膜的氮化硅膜2(图18(b))。在已有技术的研磨装置中，由于将氧化铈粒子或二氧化硅粒子等作为研磨粒子分散在研磨剂中使用，故会形成盘状凹陷，在填埋沟内的CVD氧化膜6上出现凹坑部7。除了氧化膜6的凹坑部7外，还存在如下情况下，即硅半导体基片1自身沟的角部也被刻蚀，使进入后续工序时会出现问题。如，凹坑部中会产生残留的n+化或p+化的多晶硅，故会发生电阻异常或布线短路等现象。
在使用研磨装置对填埋于半导体基片沟部的氧化膜或对使用于多层布线层间绝缘膜的氧化膜进行处理，使之平坦的情况下，往往由于过度研磨而形成盘状凹陷或采用止磨膜，以便按照目标膜厚限制研磨。
已往，对氧化膜进行研磨时，所使用的研磨剂中分散有氧化铈或二氧化硅粒子。散布二氧化硅粒子的研磨剂，其磨削速度低于0.10-0.15μm/min，而散布氧化铈的研磨剂，其磨削速度高于0.5-10μm/min。可是，在使用氧化铈的研磨剂、将氧化硅膜作为止磨膜的场合中，其选择比约为2，在使用多晶硅作为止磨膜的场合中，其选择比约低于1-2，因此，存在过度研磨，甚至连止磨膜都磨掉的问题。
另一方面，在将二氧化硅粒子分散于研磨剂使用的场合中，在使用氮化硅膜作为止磨膜情况下，选择比为2，在使用多晶硅膜作为止磨膜情况下，选择比低于1，因此，存在过度研磨时，连止磨膜都磨掉，形成盘状凹陷的问题。然而，这种研磨剂，其磨削速度约低于0.15μm/min，故易于控制磨削量，在进行这种控制的同时，抑制过度研磨形成的盘状凹陷程度。
因此，目前的现状是，即使不是磨削速度足够大的研磨剂，而是磨削速度比较大的研磨剂，也由于对止磨膜选择性低，难以完全抑制盘状凹陷，而且处理余量低，所以CMP处理实难用于批量生产过程。
本发明是根据上述情况产生的，其目的在于提供：使用由磨削速度大的新颖材料构成的研磨剂的研磨方法，用CMP使半导体基片的被研磨膜平坦的半导体器件制造方法，以及实施上述方法的半导体制造装置。
本发明的特征在于，使用散布由氮化硅构成的研磨粒子的研磨剂进行研磨；这种研磨剂特别适用于CMP对半导体基片上的被研磨材料进行研磨；在半导体基片上形成与上述研磨剂相同材料的止磨膜，取研磨剂和止磨膜为相同材料进行研磨。
所谓相同材料，就是说研磨粒子和止磨膜具有相同成分。
本发明的特征还在于，半导体制造装置在向半导体基片加工点供给研磨剂时，还供给由离子水构成的分散剂，该研磨剂与分散剂在该加工点上混为一体。
上述研磨粒子硬度高，比以往所知研磨粒子有更大的磨削速度，能高效磨平被研磨膜。该研磨剂适合于用CMP对半导体基片表面的被研磨膜进行研磨的方法，特别是，若研磨剂和止磨膜取相同材料时，可进一步提高磨削速度，而且能获得对止磨膜的高选择比。由于过度研磨显著减少，故在被研磨膜上不会形成盘状凹坑。
用于本发明研磨方法的研磨剂由研磨粒子和溶媒构成。溶媒中多用硝酸，除此之外，还有表面活化剂，乳化剂，水，油脂，粘接剂，离子水等。对被研磨膜的研磨作用，不仅仅在于研磨剂，本发明中，随研磨剂加给上述加工点中的分散剂也有辅助的研磨作用。研磨剂的上述溶媒具有与分散剂相同的分散作用。
下面参照附图说明本发明的实施例。
图1为说明第一发明实施形态研磨的半导体基片剖面图；
图2为说明第一发明实施形态研磨的半导体基片剖面图；
图3为说明第一发明实施形态研磨的半导体基片剖面图；
图4为说明第一发明实施形态研磨的半导体基片剖面图；
图5为说明第一发明实施形态研磨的半导体基片剖面图；
图6为说明第二发明实施形态研磨的半导体基片剖面图；
图7为说明第二发明实施形态研磨的半导体基片剖面图；
图8为说明第二发明实施形态研磨的半导体基片剖面图；
图9为说明第二发明实施形态研磨的半导体基片剖面图；
图10为说明第二发明实施形态研磨的半导体基片剖面图；
图11为说明第二发明实施形态研磨的半导体基片剖面图；
图12为说明第二发明实施形态研磨的半导体基片剖面图；
图13为说明第三发明实施形态研磨的半导体基片剖面图；
图14为说明第三发明实施形态研磨的半导体基片剖面图；
图15为说明第四发明实施形态的研磨装置的立体图及剖视图；
图16为本发明及已有技术的研磨装置的剖视图；
图17为说明已有技术研磨方法的半导体基片工序剖视图；
图18为说明已有技术研磨方法的半导体基片工序剖视图；
图19为说明已有技术研磨方法的半导体基片工序剖视图；
图20为说明已有技术研磨方法的半导体基片工序剖视图。
实施本发明的研磨时，使用已有技术中描述的图16所示研磨装置。本发明的研磨装置与已有技术的不同点在于具有供给新颖成分研磨剂的喷嘴等手段，图中所示其它部分两者无特殊差别，故可用同一图表示它们。
首先，参照图1至图5说明第一发明实施形态。这些图为说明对半导体基片上被研磨膜进行研磨的方法的工序剖视图。该发明实施形态的特征在于，通过在半导体晶片的研磨处理面中同时使用将氮化硅粒子分散于溶媒(硝酸)中的研磨剂，和与止磨膜材料相同成分的研磨粒子，提高对止磨膜的选择比。这些图表示在硅半导体基片上形成沟部、用CVD氧化膜填埋该沟部、并用研磨装置磨平表面的元件分离法和其处理过程。在硅半导体基片1上堆积厚约70nm的氮化硅膜2作为对氧化膜研磨时的止磨膜。
然后，在氮化硅膜2上堆积CVD氧化膜3作为制作沟部用的掩模(图1(a))。在整块CVD氧化膜3上涂敷光致抗蚀剂4，以便对掩模及止磨膜制作布线图案(图1(b))。接着对该光致抗蚀剂4刻线条(图2(a))。以刻好线条的光致抗蚀剂4作为掩模、通过RIE法等对CVD氧化膜3和其下面的作为止磨膜的氮化硅膜2进行开口(图2(b))。接着，进一步用RIE法形成沟部5(图3(a))。形成沟部5后，经过湿处理，成为除去RIE加工时的反应生成物和损伤层的状态。然后，在氮化硅膜2上及沟部5中堆积CVD氧化膜6或BPSG膜(图3(b))。将该CVD氧化膜6作为被研磨膜，用图16所示研磨装置进行研磨。在用于该研磨装置的研磨剂中散布氮化硅粒子作为研磨粒子。氮化硅粒子以胶体状态散开，以便均匀分布在研磨剂中。研磨剂粘度为1-10cp比较恰当。这是因为，若粘度低，则难以使研磨粒子均匀分布，若粘度高，则机械研磨性强，晶片的弯度或膜厚的均匀性对CMP后的均匀性影响大。因此，难以获得均匀性。
研磨温度在20-70℃比较恰当，特别是高温下处理，其化学作用强。氮化硅粒子的粒径，在一次粒子的情况下采用0.01-1000nm的范围内，10-40nm尤其适合。构成胶体状态等的二次粒子，粒径在60-300nm之间为妥，最好在60-100nm之间。
用上述研磨装置研磨，可按压在例如转速为100rpm左右的研磨盘24上的研磨布24上进行。此时，研磨盘24的转速为20-200rpm，按压的压力为50-500g/cm2。
本发明为了改善分散性，除了将研磨粒子做成胶体状态外，还可混合如表面活性剂后使之分散。
图4(a)中，示出用上述研磨装置磨平CVD氧化膜6表面后的状态。研磨后，刻蚀掉作为止磨膜的氮化硅膜2(图4(b))。然后，进行精磨，将半导体基片表面与CVD氧化膜6的表面最后加工成一样平(图5)。通过上述研磨，能在硅半导体基片1及填埋的CVD氧化膜6上获得无盘状凹陷的良好加工形状。
在该发明实施形态中，由于将氮化硅粒子用作研磨粒子，故对作为止磨膜的氮化硅膜2能获得50-1000的选择比和0.5-1.0μm/min以上的磨削速度。
作为使用与形成在半导体基片上的止磨膜相同材料作为研磨粒子的研磨剂，也可用石墨粒子或SiC粒子等代替氮化硅粒子。此时，止磨膜当然分别采用石墨膜或SiC膜。在研磨剂中所含研磨粒子与设置在形成有被研磨膜的基片上的止磨膜以同样材料构成情况下，对止磨膜虽能获得高的选择比，但若取石墨膜或SiC膜等作为止磨膜，对止磨膜的具体选择比会随研磨温度或研磨盘转速等研磨条件有大的变化。
下面，参照表示研磨工序剖面图的图6至图12说明第二发明实施形态。一边将这些图一起与表示已有技术研磨结果的图19及20进行比较，一边说明该发明实施形态的效果。
该发明实施形态，在半导体基片的研磨处理中使用与止磨膜材料相同成分的研磨剂，故能提高止磨膜的选择比。半导体基片上作为研磨对象的被研磨膜，由多晶硅膜构成。已往，对多晶硅研磨时，将二氧化硅粒子分散于研磨剂中使用，而这里是将氮化硅粒子作为研磨粒子。对硅基片1的主面进行热氧化到厚约10-50nm，形成缓冲氧化膜(SiO2)8(图6(a))。然后，在缓冲氧化膜8上堆积厚约70nm的氮化硅膜2，用作第二次多晶硅膜研磨时的止磨膜，并兼作保护元件区用的掩膜(图6(b))。之后，将构成制作沟部用掩模的CVD氧化膜3堆积在氮化硅膜2上(图7(a))。为了对掩膜及氮化硅膜制作布线图案，在整块CVD氧化膜3上涂敷光致抗蚀剂9，并对其刻线条(图7(b))。
将该光致抗蚀剂9作为掩模，用RIE法等对CVD氧化膜3和构成止磨膜的氮化硅膜2同时开口(图8(a))。形成沟部10之后，经湿处理，除去RIE加工时的反应生成物和损伤层后，对沟部10的内表面进行热氧化形成氧化膜11((图8(b))。接着，通过对CVD减压等，将多晶硅膜12堆积在沟部10内部及CVD氧化膜3上(图9(a))。
下面，将多晶硅膜12作为被研磨膜，并用图16所示研磨装置进行第一次研磨。在该研磨装置所用的研磨剂中，将氮化硅粒子分散于溶媒(硝酸)中作为研磨粒子。也可将氮化硅粒子与表面活化剂混合后，再使之分散。研磨剂的粘度以1-10cp为宜，研磨温度适合20-70℃。VCD氧化膜3用作该第一次研磨中的止磨膜。图9(b)示出用上述研磨装置磨平多晶硅膜12后的状态。由于氧化膜3用作止磨膜，故可有选择地研磨，不会产生盘状凹陷。
第一次研磨后，用含有HF的刻蚀液对CVD氧化膜3刻蚀(图10(a))。除去CVD氧化膜3的结果，多晶硅膜12成为从半导体基片1突出的状态。
下面，将该突出状态的多晶硅膜12作为被研磨膜，用图16所示研磨装置进行第二次研磨。用于该研磨装置的研磨剂与上述第一次研磨时的相同。图10(b)示出用该装置磨平多晶硅膜12后的状态。通过上述磨平不会形成盘状凹陷，沟部被多晶硅膜12填埋。由于氮化硅膜2的一部分仍被用作LOCOS的掩膜，故经影印工序在该部分上形成光致抗蚀剂13(图11(a))。然后，用RIE等除去氮化硅膜2中光致抗蚀剂13覆盖区以外的区域后，剥离光致抗蚀剂(图11(b))。再经热处理，用LOCOS氧化膜14被覆半导体基片1表面(图12)。LOCOS掩模，其周边部因过度研磨而变薄，故会产生尖状毛边，但由于其范围比已有技术所形成的小，故该区域的面积对器件特性的影响不大。
这里，由于将氮化硅粒子用作研磨粒子，故对于作为止磨膜的氮化硅膜2(第一次研磨)，能获得50-1000的选择比和0.8-1.1μm/min以上的磨削速度。取氧化膜为止磨膜的情况下(第二次研磨)，选择比为2-3左右。
用已有技术方法对半导体基片1的被研磨膜进行研磨情况下，当对图10(a)所示凸出的多晶硅膜12进行磨平时，由于将氮化硅膜2作为止磨膜，选择性低，故形成盘状凹陷，在填埋沟部的多晶硅膜12上产生凹部，在止磨膜上产生侧缘减薄(图19(a))。氮化硅膜2的一部分由于仍用作LOCOS掩膜，故经影印工序，在该部分上形成光致抗蚀剂13(图19(b))。用RIE等除去氮化硅膜2中光致抗蚀剂13覆盖区以外的区域后，剥离光致抗蚀剂13。然后，对半导体基片1表面热处理，进行LOCOS氧化(图20(b))。在这种已有技术方法中，由于过度研磨使周边部变薄，尖状毛边范围增添许多，器件面积变狭。众所周知，该器件面积对器件特性影响大，必须进行控制。
本发明，由于使用新颖构成的研磨剂，故能获得图10(b)所示那样的良好平坦形状，其结果如图12所示，不存在LOCOS布线图形变换差，能获得良好的加工形状。
下面，参照图13及图14说明第三发明实施形态。
近来，CMP技术被用于高集成器件的制造过程，本发明可用于该制造过程。这里所示埋入金属布线方法用图16的研磨装置形成埋入的Cu布线。将氮化硅粒子作为研磨粒子分散混入研磨剂的溶媒(硝酸)中。由于研磨剂中使用氮化硅粒子，故磨削速度高于0.5-1.0μm/min，在使用分布有这种氮化硅粒子的研磨剂的研磨中，若使用与上述粒子相同材料的氮化硅膜作为半导体基片上的止磨膜，则对于止磨膜的选择性显著提高。使用含有这种氮化硅粒子的研磨剂，将多晶硅膜或氧化硅膜等其它材料作为止磨膜，这种情况的选择比虽没有氮化硅膜情况下的高，但仍比使用已有技术所知研磨粒子情况时的大。将表面活化剂等用于使氮化硅粒子散入研磨剂，能提高分散效率。相继在半导体基片1上形成由SiO2等构成的CVD氧化膜3及等离子体CVD形成的SiO2等的氧化膜(下面，称为“等离子体氧化膜”)15(图13(a))。
下面，对等离子体氧化膜15刻线条，在预定部位形成沟部17(图13(b))。在沟部17内及等离子体氧化膜15的整个面上堆积Cu膜16(图13(C))。接着，用图16的研磨装置以等离子体氧化膜15为止磨膜对Cu膜16进行研磨。在等离子体氧化膜15露出的阶段结束Cu膜16的研磨。通过上述处理，在沟部17内仅埋入Cu膜，形成Cu膜埋入式布线16(图14(a))。
通过上述研磨，能获得使半导体基片1的表面没有盘状凹陷的平坦表面。接着，很容易形成第二层等离子体氧化膜(SiO2)18(图14(b))。通过上述CMP法的磨平，很容易形成第二层、第三层等电极布线(未图示)。
在该发明实施形态中，虽使用等离子体CVDSiO2膜或Cu膜等作为衬底氧化膜或布线金属材料，但只要能满足预定的绝缘性能或金属布线的性能，也可使用等离子体CVD Si3N4膜或Al、Au、W其它合金等别的材料，也可对形成在上述衬底氧化膜上的布线沟深度或被覆的布线用金属材料的膜厚进行适当选择。
本发明研磨方法中用的研磨剂，在CMP处理中对安装于研磨装置的半导体基片研磨时，在将该研磨剂供给半导体基片的加工点的同时，也将分散剂(离子水)供给加工点。
下面，参照图15说明第四发明实施形态。
该图为包含图16所示研磨装置的研磨盘及吸盘等研磨加工部分的概略立体图及剖面图。该实施形态的特征在于，研磨时使用离子水作为分散剂。在半导体装置的制造技术中，纯水或超纯水的有效性是被公认的。所谓纯水就是一种基本上除去离子、微粒子、微生物有机物等不纯物具有5-18MΩcm左右电阻率的高纯度水。而超纯水就是一种通过超纯水制造装置高效除去水中悬浊物质、溶解物质的比纯水更纯的具有极高纯度的水。若用导电性来表达，则纯水的传导率ρ小于10μscm，而超纯水传导率ρ小于0.055μscm。通过对这些水电解，生成用于半导体装置制造中的氧化性的强酸离子水或还原性的强碱离子水。
这里，对于半导体制造装置所用的研磨装置，其特征是，在设置将研磨剂注入研磨布加工点的管道的同时，也设置注入离子水的另一管道。即研磨剂在已形成被研磨膜的半导体基片的加工点稀释后，提供给该加工点。
图15的研磨装置备有研磨盘24。驱动轴通过研磨盘支承(均未画出)连接在研磨盘24中的中心部分。然后，将用于研磨半导体晶片等的基片的研磨布25贴于研磨盘24上。研磨布25由发泡聚氨酯类(polyurethane)或聚氨酯类不织布等构成。由电机使驱动轴旋转，并带动研磨盘支承及研磨盘24旋转。设有未图示的设有吸附布的吸盘3l通过真空等吸附半导体晶片，使之进入对着研磨布25的位置。吸盘31连接驱动轴32，通过该驱动轴32的移动使保持在吸盘31上的半导体晶片压贴或离开研磨布25。
对半导体晶片研磨时，研磨剂容器40通过研磨剂供给管38向研磨布25提供含有研磨粒子及硝酸等溶媒的研磨剂，该研磨粒子由氮化硅(Si3N4)粒子构成。与此同时，电解槽41中生成的离子水经离子水供给管39提供。为此，研磨剂供给管38和离子水供给管39前端的喷嘴配置在研磨布25上方靠近保持半导体晶片的吸盘31旁。
然后，由这些供给管38、39所提供的研磨剂和离子水混合注入载置于研磨布25上的半导体晶片上的加工点。供给管38、39可移动至研磨布25上任意位置处。电解槽41中生成的不需要的离子水经排水管42排出到外部。
离子水中，有碱性和酸性离子水，电解槽内配置有固体电解质，通过以低电压对不含电解质(即金属不纯物)的纯水或超纯水进行电解，就可产生任意pH值的离子水。离子水为碱性离子水的场合，在研磨中研磨速率变化的情况下，速率快时，控制使pH较靠近碱性端，速率慢时，则控制为靠近中性端，从而可稳定研磨。酸性离子水的场合，研磨中研磨速率变化时，通过控制pH值，使速率快时较靠近酸性端，速率慢时靠近中性端，从而也能稳定研磨。
离子水能使研磨处理后的堆积膜的表面稳定。酸性离子水适用于堆积膜为Al、Cu或W等高熔点金属等的金属。通过用酸性离子水研磨，能使堆积膜的表面氧化，从而稳定。
用碱性离子水和酸性水研磨，适合于氧化硅(SiO2)、氮化硅(Si3N4)、多晶硅等的堆积膜或单晶硅。用碱性离子水使这些堆积膜的表面稳定。比较恰当的做法是，对SiO2膜研磨处理或对多晶硅膜研磨处理，使用碱性离子水，对Cu膜的研磨处理，使用酸性离子水。
半导体晶片的磨削速率或堆积膜的稳定程度等条件随离子水的pH值大小而变。因此，调整离子水的pH值在适配研磨条件方面是很重要的。
在使用碱性离子水研磨情况下，由于通过与氢氧离子的反应促进研磨，故通过控制碱性离子水的注入量，就能方便地调节磨削速率。在使用酸性离子水研磨情况下，由于与氢离子反应促进研磨，故通过控制氢离子水的注入量，就能方便地调节磨削速率。
下面，说明本发明研磨剂的作用效果。使用以硝酸为溶媒、将氮化硅粒子散入其中作为研磨粒子的研磨剂，对硅半导体基片上的作为被研磨膜的多晶硅膜进行研磨。若研磨粒子的2次粒径为50nm左右，则磨削速度在41.2nm/min左右，与此相比，若该2次粒径超过60nm，则磨削速度达810.8nm/min。若2次粒径进一步加大到200-260nm左右，则磨削速度进一步加大到1108.4nm/min。因此，研磨粒子的2次粒径变大，则磨削速度也增大，尤其是2次粒径在60nm附近增大到临界。
从上述观点出发，研磨粒子越大，则磨削速度越大，若粒径大于必要值以上时，则在作为被研磨膜的半导体基片上的氧化膜的表面上形成明显的伤痕，这种伤痕中会进入金属，引起短路事故。为了形成这种伤痕少且具有平坦面的被研磨膜，该2次粒径不应大于300nm，最好为60-100nm，此时不会产生伤痕面。但是，随着半导体装置越来越精细化，即使是少量伤痕也会影响到半导体装置的特性，故粒径可以取在限定范围的小的一侧。
在第四发明实施形态，CMP处理中对装于研磨装置的半导体基片研磨时，其情况是将研磨剂供给半导体基片的加工点，同时分散剂(离子水)也供给加工点。直到该加工点之前研磨剂与分散剂是处于分离状态，这是因为离子水与溶媒会反应使研磨剂变质，特别是碱性离子水不能长久保持。
此时，对加工点供给的是被离子水稀释了的研磨剂，并对两者的供给量进行调整，使该稀释了的研磨剂的粘度为1-10cp。
也可将分散剂(离子水)预先加入研磨剂(浆料)形成稀释了的研磨剂。这种研磨剂不仅具有研磨剂所具有的研磨作用，而且还具有分散剂产生的辅助研磨作用。研磨剂中溶媒也具有分散作用。
本发明的研磨方法，不仅适用于半导体装置的制造，而且也适用于制造液晶等。
散布从氮化硅、碳化硅及石墨中选择一种材料构成的研磨粒子的研磨剂，研磨速度大，能高效地将被研磨膜磨平。若将这种研磨剂用于对半导体基片进行研磨的CMP中，则能获得对被研磨膜不产生盘状凹陷的加工形状。

Claims (5)

1.一种研磨方法，其特征在于，包括：
在基片表面上形成由氮化硅构成的止磨膜的工序；
在上述止磨膜及上述基片表面上形成被研磨膜的工序；
使用散布由氮化硅构成的研磨粒子的研磨剂，对上述被研磨膜进行研磨的工序。
2.一种半导体装置的制造方法，其特征在于，包括：
在半导体基片主面上形成由氮化硅构成的止磨膜的工序；
对上述止磨膜及半导体基片主面有选择地刻蚀，在该半导体基片上形成沟部的工序；
包括上述沟部内部及上述止磨膜上部在内，在上述半导体基片主面上堆积被研磨膜的工序；
一边向研磨布的加工点供给散布由氮化硅构成的研磨粒子的研磨剂，一边用该研磨布对上述被研磨膜进行研磨，直至露出上述止磨膜为止，使上述被研磨膜埋入上述沟部的工序。
3.如权利要求2所述的半导体装置的制造方法，其特征在于，还可进一步包含向上述加工点一边供给上述研磨剂一边供给离子水的工序。
4.一种半导体制造装置，其特征在于，备有：
表面上安装有研磨布的研磨盘；
使上述研磨盘旋转的第一驱动手段；
安装形成被研磨膜和由氮化硅构成的止磨膜的半导体基片的吸盘；
使上述吸盘旋转的第二驱动手段；
向上述研磨布供给散布由氮化硅构成的研磨粒子的研磨剂的供给手段。
5.如权利要求4所述的半导体制造装置，其特征在于，可进一步备有供给离子水的手段。
CN96114541A 1995-11-13 1996-11-12 研磨方法和半导体器件制造方法及半导体制造装置 Expired - Fee Related CN1083154C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP31705495 1995-11-13
JP317054/95 1995-11-13
JP110576/96 1996-04-08
JP11057696A JP3230986B2 (ja) 1995-11-13 1996-04-08 ポリッシング方法、半導体装置の製造方法及び半導体製造装置。

Publications (2)

Publication Number Publication Date
CN1156326A CN1156326A (zh) 1997-08-06
CN1083154C true CN1083154C (zh) 2002-04-17

Family

ID=26450182

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96114541A Expired - Fee Related CN1083154C (zh) 1995-11-13 1996-11-12 研磨方法和半导体器件制造方法及半导体制造装置

Country Status (7)

Country Link
US (1) US6069083A (zh)
EP (1) EP0777266B1 (zh)
JP (1) JP3230986B2 (zh)
KR (1) KR100348097B1 (zh)
CN (1) CN1083154C (zh)
DE (1) DE69619207T2 (zh)
TW (1) TW428225B (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6097076A (en) * 1997-03-25 2000-08-01 Micron Technology, Inc. Self-aligned isolation trench
JPH10309660A (ja) * 1997-05-07 1998-11-24 Tokuyama Corp 仕上げ研磨剤
FR2797603B1 (fr) * 1997-09-01 2004-01-16 United Microelectronics Corp Machine et procede de polissage chimio-mecanique et manchon de retenue utilise dans cette machine
US5948699A (en) * 1997-11-21 1999-09-07 Sibond, L.L.C. Wafer backing insert for free mount semiconductor polishing apparatus and process
TW510917B (en) * 1998-02-24 2002-11-21 Showa Denko Kk Abrasive composition for polishing semiconductor device and method for manufacturing semiconductor device using same
US6124207A (en) * 1998-08-31 2000-09-26 Micron Technology, Inc. Slurries for mechanical or chemical-mechanical planarization of microelectronic-device substrate assemblies, and methods and apparatuses for making and using such slurries
US6555466B1 (en) * 1999-03-29 2003-04-29 Speedfam Corporation Two-step chemical-mechanical planarization for damascene structures on semiconductor wafers
US6110832A (en) * 1999-04-28 2000-08-29 International Business Machines Corporation Method and apparatus for slurry polishing
US6375693B1 (en) 1999-05-07 2002-04-23 International Business Machines Corporation Chemical-mechanical planarization of barriers or liners for copper metallurgy
JP4513145B2 (ja) * 1999-09-07 2010-07-28 ソニー株式会社 半導体装置の製造方法および研磨方法
JP3645142B2 (ja) * 2000-01-18 2005-05-11 セイコーエプソン株式会社 半導体ウエハの処理方法ならびに半導体装置の製造方法
US6348395B1 (en) * 2000-06-07 2002-02-19 International Business Machines Corporation Diamond as a polish-stop layer for chemical-mechanical planarization in a damascene process flow
JP2002170792A (ja) 2000-11-29 2002-06-14 Mitsubishi Electric Corp 研磨液供給装置及び研磨液供給方法、研磨装置及び研磨方法、並びに、半導体装置の製造方法
EP1369906B1 (en) * 2001-02-20 2012-06-27 Hitachi Chemical Company, Ltd. Polishing compound and method for polishing substrate
US7078343B2 (en) * 2001-03-06 2006-07-18 Sumitomo Electric Industries, Ltd. Method of manufacturing compound semiconductor wafer
US6641632B1 (en) * 2002-11-18 2003-11-04 International Business Machines Corporation Polishing compositions and use thereof
US6910951B2 (en) * 2003-02-24 2005-06-28 Dow Global Technologies, Inc. Materials and methods for chemical-mechanical planarization
JP4954462B2 (ja) * 2004-10-19 2012-06-13 株式会社フジミインコーポレーテッド 窒化シリコン膜選択的研磨用組成物およびそれを用いる研磨方法
KR100687425B1 (ko) * 2005-12-14 2007-02-26 동부일렉트로닉스 주식회사 반도체 웨이퍼의 연마/세정장치 및 방법
JP2007234784A (ja) * 2006-02-28 2007-09-13 Fujimi Inc 研磨用組成物
JP2008117807A (ja) * 2006-10-31 2008-05-22 Fujimi Inc 研磨用組成物及び研磨方法
JP2008130988A (ja) * 2006-11-24 2008-06-05 Fujimi Inc 研磨用組成物及び研磨方法
WO2008105223A1 (ja) * 2007-02-27 2008-09-04 Hitachi Chemical Co., Ltd. シリコン膜用ｃｍｐスラリー
CN101570002B (zh) * 2008-05-04 2014-08-13 世界先进积体电路股份有限公司 研磨设备
CN103909464B (zh) * 2013-01-09 2017-10-31 华邦电子股份有限公司 化学机械研磨方法与自我对准方法
CN106531776B (zh) * 2015-09-11 2021-06-29 联华电子股份有限公司 半导体结构
KR101693278B1 (ko) * 2015-09-25 2017-01-05 유비머트리얼즈주식회사 슬러리 및 이를 이용한 기판 연마 방법
CN111745468A (zh) * 2020-06-04 2020-10-09 东莞市天域半导体科技有限公司 一种采用金刚石抛光膏的碳化硅晶片快速抛光方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4690693A (en) * 1985-12-05 1987-09-01 Gte Products Corporation High purity silicon nitride polishing compound
US5094972A (en) * 1990-06-14 1992-03-10 National Semiconductor Corp. Means of planarizing integrated circuits with fully recessed isolation dielectric
GB2247892A (en) * 1990-08-08 1992-03-18 Uyemura & Co Limited C Abrasive composition for scratch-free finish buffing

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4735679A (en) * 1987-03-30 1988-04-05 International Business Machines Corporation Method of improving silicon-on-insulator uniformity
JPH01187930A (ja) * 1988-01-22 1989-07-27 Nippon Telegr & Teleph Corp <Ntt> 研磨剤及び研磨方法
JPH02109332A (ja) * 1988-10-19 1990-04-23 Canon Inc 半導体基板の製造方法
US5084071A (en) * 1989-03-07 1992-01-28 International Business Machines Corporation Method of chemical-mechanical polishing an electronic component substrate and polishing slurry therefor
US4954142A (en) * 1989-03-07 1990-09-04 International Business Machines Corporation Method of chemical-mechanical polishing an electronic component substrate and polishing slurry therefor
WO1993001129A1 (en) * 1991-07-03 1993-01-21 Novosibirsky Zavod Iskusstvennogo Volokna Carbon composition and method of obtaining it
US5376222A (en) * 1991-09-04 1994-12-27 Fujitsu Limited Polishing method for polycrystalline silicon
US5246884A (en) * 1991-10-30 1993-09-21 International Business Machines Corporation Cvd diamond or diamond-like carbon for chemical-mechanical polish etch stop
JP3060714B2 (ja) * 1992-04-15 2000-07-10 日本電気株式会社 半導体集積回路の製造方法
US5225034A (en) * 1992-06-04 1993-07-06 Micron Technology, Inc. Method of chemical mechanical polishing predominantly copper containing metal layers in semiconductor processing
ES2086958T3 (es) * 1992-07-28 1996-07-01 Minnesota Mining & Mfg Grano abrasivo, metodo para hacerlo y productos abrasivos.
US5213591A (en) * 1992-07-28 1993-05-25 Ahmet Celikkaya Abrasive grain, method of making same and abrasive products
US5607718A (en) * 1993-03-26 1997-03-04 Kabushiki Kaisha Toshiba Polishing method and polishing apparatus
US5603739A (en) * 1995-06-09 1997-02-18 Diamond Scientific, Inc. Abrasive suspension system
EP0786504A3 (en) * 1996-01-29 1998-05-20 Fujimi Incorporated Polishing composition
US5738800A (en) * 1996-09-27 1998-04-14 Rodel, Inc. Composition and method for polishing a composite of silica and silicon nitride
US5721172A (en) * 1996-12-02 1998-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned polish stop layer hard masking method for forming planarized aperture fill layers
US5759917A (en) * 1996-12-30 1998-06-02 Cabot Corporation Composition for oxide CMP

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4690693A (en) * 1985-12-05 1987-09-01 Gte Products Corporation High purity silicon nitride polishing compound
US5094972A (en) * 1990-06-14 1992-03-10 National Semiconductor Corp. Means of planarizing integrated circuits with fully recessed isolation dielectric
GB2247892A (en) * 1990-08-08 1992-03-18 Uyemura & Co Limited C Abrasive composition for scratch-free finish buffing

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
集成电路制造技术-原理与实践 1987.10.1 主编庄同曾电子工业出版社 *

Also Published As

Publication number Publication date
JP3230986B2 (ja) 2001-11-19
US6069083A (en) 2000-05-30
TW428225B (en) 2001-04-01
EP0777266B1 (en) 2002-02-13
DE69619207T2 (de) 2002-09-19
DE69619207D1 (de) 2002-03-21
JPH09199455A (ja) 1997-07-31
CN1156326A (zh) 1997-08-06
KR970030439A (ko) 1997-06-26
KR100348097B1 (ko) 2003-01-06
EP0777266A1 (en) 1997-06-04

Similar Documents

Publication Publication Date Title
CN1083154C (zh) 研磨方法和半导体器件制造方法及半导体制造装置
CN1072699C (zh) 抛光剂
KR100272383B1 (ko) 이온수를 이용하여 연마속도를 제어하기 위한 연마방법 및 연마장치
KR100332700B1 (ko) 연마제 및 반도체 웨이퍼의 연마방법
US5968239A (en) Polishing slurry
CN1526786A (zh) 氧化铈研磨剂以及基板的研磨方法
CN1796482A (zh) 用于选择性抛光氮化硅层的组合物以及使用该组合物的抛光方法
CN101189706A (zh) 半导体用研磨剂
TWI500749B (zh) 使用適用於增加氧化矽移除之研磨組成物化學機械研磨基板之方法
CN101459124B (zh) 化学机械研磨方法及晶片清洗方法
TWI636129B (zh) 低缺陷化學機械硏磨組成物
CN1748292A (zh) 化学机械研磨用浆料组合物、利用它的半导体元件的表面平坦化方法以及浆料组合物的选择比控制方法
EP1147546A1 (en) Method to decrease dishing rate during cmp in metal semiconductor structures
KR20020070319A (ko) 반도체 기판용 연마 조성물
CN102051128A (zh) 一种化学机械抛光液
CN1501451A (zh) 半导体器件的制造方法
JP4052607B2 (ja) 研磨剤及び半導体基板のポリッシング方法
CN101457122B (zh) 一种用于铜制程的化学机械抛光液
CN1083618C (zh) 用于硅衍生物或硅的绝缘材料层的化学机械抛光方法和研磨制品
KR20020010484A (ko) 반도체 웨이퍼의 평탄화 가공방법
CN1931523A (zh) 化学机械研磨装置及其研磨垫的调节方法
JP2022536930A (ja) 基板をパッケージングするための平坦化方法
CN1784771A (zh) 能够补偿纳米形貌效应的化学机械抛光用浆液组合物、以及利用其的半导体元件的表面平坦化方法
US6468909B1 (en) Isolation and/or removal of ionic contaminants from planarization fluid compositions using macrocyclic polyethers and methods of using such compositions
CN100429043C (zh) 铝金属的化学机械研磨方法及研磨剂

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20020417

Termination date: 20101112