CN1109202A - 集成电路及其形成方法 - Google Patents

集成电路及其形成方法 Download PDF

Info

Publication number
CN1109202A
CN1109202A CN94115626A CN94115626A CN1109202A CN 1109202 A CN1109202 A CN 1109202A CN 94115626 A CN94115626 A CN 94115626A CN 94115626 A CN94115626 A CN 94115626A CN 1109202 A CN1109202 A CN 1109202A
Authority
CN
China
Prior art keywords
layer
conductive material
material layer
inductor
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN94115626A
Other languages
English (en)
Other versions
CN1040380C (zh
Inventor
约瑟夫·斯托丁杰
沃伦·L·西利
霍华德·W·帕特森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of CN1109202A publication Critical patent/CN1109202A/zh
Application granted granted Critical
Publication of CN1040380C publication Critical patent/CN1040380C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind

Abstract

一种集成电路由用介质材料层(36)与第二导电 材料层(39)隔开的第一导电材料层(30)制成。将第 一导电材料层(30)制成图形,形成电容器(22、50、 62、72)的第一极板(32、59)。在第一极板(32、59)内 分别形成电互连线(33、63)。在介质材料层(36)中 形成通路(37)。将第二导电材料层(39)制成图形,形 成电容器(22、50、62、72)的第二极板(42、56、66、76) 和平面螺旋电感器(21、51、61、71)。该平面螺旋电 感器(21、51、61、71)则由电容器(22、50、62、72)的第 二极板(42、56、66、76)所围绕。

Description

本发明一般涉及集成电路,更具体地说,涉及有电感性与电容性元件的集成电路。
电气系统是由很多器件包括有源元件例如晶体管与无源元件例如电容器、电感器以及电阻器构成。在致力于改进电气系统性能方面,许多系统设计者都力求优化尺寸、重量、以及通过这些器件的电信号传播速度。受系统设计者对尺寸和重量要求的推动,半导体器件制造者已制成将有源与无源电路元件都集成在单块半导体衬底的集成电路。虽然,半导体器件制造者已开发了用以缩小有源电路元件尺寸的优秀技术,但无源电路元件,例如电容器与电感器的占半导体芯片面和的大部分。
因此,开发一种包括电感性与电容性元件的集成电路及制造这种集成电路的方法,从而得到缩小通常要求的芯片面积的结果必定是有利的。
前面言之,本发明是一种包括第一导电材料的第二导电材料的集成电路。第二导电材料包括一个基本上环绕一第二区的第一区。此外,使介质材料形成在第一导电材料与第二导电材料之间。
另一方面,本发明是一种集成电路的形成方法,该方法包括形成第一导电材料层的步骤,以及用介质材料层覆盖部分第一导电材料层的步骤。随后,该方法包括在介质材料层上形成第二导电材料层,其中,将第二导电材料层刻制成具有一个基本上环绕一第二区的第一区,而部分第二区被电耦合到第一导电材料层。
图1说明现有技术的二端网络电路图;
图2说明根据本发明第一实施例,沿一加工过的半导体片图4的切剖线2-2的剖面高倍放大图;
图3说明中间工艺步骤的图2半导体片的部分平面图;
图4说明图2半导体芯片的部分平面图;
图5说明现有技术中电感电容网络的电路图;
图6说明根据本发明第二实施例,用于形成图5网络的一个半导体片实施例的部分平面图;
图7说明另一种现有技术电感一电容网络电路图;
图8说明根据本发明第三实施例,另一种工艺加工半导体片的沿图10切割线8-8的高倍放大剖面图;
图9说明中间工艺步骤期间图8半导体片的部分平面图;
图10说明图8半导体片的部分平面图;
图11说明又一种现有技术电感-电容网络电路图;
图12说明根据本发明第四实施例,又一种工艺加工半导体片的沿图13切割线12-12的高倍放大剖面图;
图13说明加工图12半导体片的一个步骤的平面图;
图14说明根据本发明第五实施例的圆形螺旋电感器的平面图;以及
图15说明根据本发明第六实施例的八角形螺旋电感器的平面图。
图1说明一种现有技术二端无源电路网络20的电路图,包括与一个平行极板电容器22相串联的一个电感器21。网络20具有一个由电感器21第一端形成的第一端或端口24和一个由平行极板电容器22的第二极板形成的第二端或端口25。电感器21的一个第二端在结点23与平行极板电容器22的第一极板相电耦连。
图2说明根据本发明的新颖方法所加工的半导体片28沿图4切割线2-2的高倍放大剖面图,以形成诸如图1的网络20之类的二端无源电路网络。应该理解,用于各图中的同样标号表示同样的元件。半导体片28具有一个基本上环绕一个第二无源电路元件区15的第一无源电路元件区14。半导体片28由诸如,砷化镓、硅、锗、或此类的半导体衬底29构成。较可取的是,半导体衬底为砷化镓。用本领域公知的技术在半导体衬底29上形成选择的场氧化层27。选择的场氧化层27的厚度,例如,在约0.2微米和约0.4微米之间的范围内。应当理解,选择场氧化层27的厚度不是对本发明的一种限制。在场氧化层27上形成一个第一导电材料层30,亦称之为第一导电层,随后,将其制成图形,形成平行极板电容器22(图1)的一个极板。导电材料层30可以是铝、钛钨、金、等。举例来说,导电材料层30可以为厚约1.0微米的铝。虽然,将导电材料层30作为单层导电材料来看待并这样示出,但应理解到,导电材料层30也可以由多层导电材料构成,其中开始的导电材料层用作接触场氧化层27的或为接触半导体衬底29的欧姆接触层。
现在参看图3,采用本领域技术人员公知的技术在场氧化层27上已将导电材料层30刻制成图形后,示出导电材料层30的平面图。更具体地,将导电材料层30制成一种正方形闭环结构32的图形。一条电互连线33从环结构32的一边伸向环结构32的中心,终止于端头34。虽然电互连线33被图示为具有位于中心的端头34的正方形结构,应该理解,电互连线33的形状和端头34的位置不是对本发明的限制。换句话说,电互连线33可以取适合于将电感器与平行极板电容器相电连接的任何形状。正如下面将要描述的那样,方形闭环结构32用作图1所示电容器22的一个第一极板。
再参看图2,在导电材料层30上形成一个介质材料层36。更具体地,使介质材料层36,也称之为介质层,形成在第一极板32、电互连线33、以及场氧化层27所露出部分上。介质材料层36用作平行板电容器22的介质材料,可以是氮化硅、二氧化硅、或类似物。举例说,介质材料层36可以是厚度范围在约0.1微米与约1.0微米之间的氮化硅。本领域技术人员知道,电容器22的电容值至少部分由为介质材料层36选用的材料种类与厚度来决定。应理解,所提及的介质材料层36的厚度范围只不过是作为一个实例而不是对介质层36厚度的限制。
穿过介质材料层36形成通路37,且露出电互连线33的端点34。通路37提出一个用来使电容器22的第一极板32与电感器21的第二端相电连接的装置。可用本领域技术人员众所周知的方法形成诸如通路37之类的各种通路。
一个第二导电材料层39,也称之为第二电传导层,形成在介质材料层36上,且露出导电材料层30的一些部分。更具体地说,第二导电材料层39填充通路37和电互连线33的接触端头34,从而使电互连线33与第二导电材料层39相耦连,亦即,使导电材料层30的一个第一部分与导电材料层39的一个第二区的第一部分相电耦连。举例说,第二导电材料层39厚度约为2.5微米。较可取的是,将第二导电材料层39制成图形,以形成在导电材料层39的第二区中的平面螺旋电感器21、在导电材料层39的第一区中的电容器22的第二极板42、第一端24和导电平面43,其中第二极板42环绕着平面螺旋电感器21。本领域技术人员都会理解到,由于第一端24遍及介质材料层36上一般都能看到,所以将第一端24以图示说明。将导电材料层制成图形的方法则是本领域技术人员所周知的。
现在参看图4,所示的是导电材料层39已被制成图形后的导电材料层39的平面图。更具体说,该平面图图示了螺旋形电感器21、电容器22的第二极板42、电互连线33、导电平面43以及第一端24。第二导电材料层39填充通路37(图2)并且接触电互连线33,从而使电感器21与电容器22的第一极板32相电连接。正如本领域技术人员都知道的,电互连线33电气上起部分螺旋形电感器21的作用,亦即,电互连线33是电感器21的一部分。而且,电互连线33通常通过介质材料层36是可看见的,所以也在图中被表示出。此外,螺旋形电感器21的螺线成正方形螺旋,即,螺旋电感器21是一种正方形平面螺旋电感器。为帮助理解形成网络20的结构5与电互连线,图中通路37的位置用附有通路标号37的箭头来表示。
并且,第二极板42最好具有与第一极板32对应的形状的正方环形结构。其中第二极板42最好在第一极板36的上面并且由通过介质材料层36的部分与第一极板32垂直地隔开。在一个实施例中,第二极板42是一个有间隙44的开口环状结构,网络20的第一端24穿过此该间隙44。于是,其间有介质材料层36的第一极板32与第二极板42形成平行极板电容器22(图1)。虽然所示第二极板42存在间隙44,但仍可以理解到,第二极板42也可以是没有间隙44的闭环结构。还应当进一步理解到,第二极板42可用作网络20的第二端25(图1)。如本领域技术人员所知道的,可以将导电材料层39制成这样的图形,使第二端25(图1)从第二极板42伸出。
图5说明具有与电容器52相并联的电感器51的也有技术电感-电容网络50的电路图,其中并联电感-电容网络50有一个第一端54和一个第二端55。采用用于形成图1网络20的以及和图2-4所示的同样的技术来形成网络50,其中形成网络20和网络50的方法之间的区别在于第二导电材料层39的图形。所以,除第二导电材料层39的图形之外,网络50的剖面图与图2所示的网络20的剖面图是相同的。换句话说,采用图2说明的结构来实现网络50,其中只是用具有如图6说明的图形的导电材料层39来替换制成图2的第二导电材料层39的图形。举例说,第二导电材料层39的厚度约为2.5微米。
现在参看图6,说明已制成图形的第二导电材料层39的平面图,其中利用本领域公知的技术已将第二导电材料层39制成图形。更具体说,该平面图图示了根据本发明的螺旋电感器51、第二极板56、电互连线33以及导电平面43。与图2所示结构相类似,第二导电材料层39填充通路37,从而接触电互连线33并且使电感器51与容器52(图5)的第一极板32(如图2和3所示相电连接。为帮助理解形成网络50的结构与电连接,将通路37的位置用常有通路37的标号的箭头标出。
第二极板56为一方形闭环结构,具有与第一极板32对应的形状,其中第二极板56在上面,由介质材料层56的部分与第一极板32垂直地隔开。第二导电材料层39被制成如此图形,使得螺旋电感器51的一个第一端与第二极板56相电连接。换句话说,由第二导电材料层39的同一部分形成螺旋电感器51的一个第一端和第二极板56的一部分。于是,通过将电感器51的一个第二端电耦连到电容器52的第一极板32,而将电容器52的第二极板56电耦连到螺旋形电感器51的一个第一端而形成并联的电感-电容网络50。如图5所示,此时第二极板56用作网络50的第一端54,而第一极板32则用作网络50的第二端55。
图7说明已有技术电感-电容网络60的电路图,该网络60具有与电容器62并联的电感器61,其中并联电感-电容网络60有一个第一端64和一个第二端65。将第二端65与地电位相耦连,即第二端65接地或与地电位短路。将根据本发明方法加工的半导体68沿切割线8-8的高倍放大剖面图图示于图8之中。半导体片68具有一个围绕一个第二无源电路元件区15的第一无源电路元件区14而且由有一个场氧化层27和一个第一导电材料层30的半导体衬底29组成,其中,半导体衬底29和场氧化层27都与图2叙述讨论过的相同。
接着参看图9,所示的导电材料层30的平面图是已将导电材料层30在场氧化层27制成图形之后的图形。将该导电材料层30制成一个闭环结构59,它是一个矩形的形状或图形。环形结构59环绕着电互连线63并且与之相电隔离,而且还带有一个第一端头64和一个第二端头69。虽然所示电互连线63为一矩形结构,但应能理解到,电互连线63的形状不是对本发明的一种限制,而该电互连线63可以具有适合于使螺旋形电感平板电容器相电互连的任何形状。矩形闭环结构59用作图7所示电容器62的一个第一极板。
再参看图8,在导电材料层30上形成一个介质材料层36。结合图2已讨论了介质材料层36的形成。穿过介质材料层36形成第一通路37,并露出电互连线63的第一端头64。穿过介质材料层36形成通路67并露出电互连63的第二端69。穿过介质材料层36形成通路68,并露出电容器62第一极板59的一部分。
在介质材料层36、电互连线63的端头64与69、以及电容器62第一极板59露出部分上形成一个第二导电材料层39。具体说,使导电材料层39填充通路37、67和68。通路68提供一个用于使电容器62第一极板59与螺旋形电感器61第二端相连接的装置。举例来说,第二导电材料层39厚约2.5微米。将第二导电材料层39制成图7的螺旋形电感器61和电容器62的第二极板66。
接着参看图10,表示已将第二导电材料层39制成图形后的导电材料层39平面图。更具体说,该平面图给出了螺旋形电感器61和电容器62的第二极板66。为帮助理解形成网络60的结构和电连线,通路37、67及68的位置分别用带有通路37、67及68的标号的箭头标出。使第二导电材料层39填充通路37和67,从而通过电互连线63将螺旋形电感器61的第二端耦连到电容器62的第二极板66,将螺旋电感器61的第二端电耦连电容器62的第二极板66,形成了图7所示网络60第二端65的等效电路。进一步地,第二极板66是由第二导电材料层39的一部分形成的导电平面部分又与螺旋形电感器61电隔离。根据图7的网络60,第二极板66(因而还有导电平面)与地电位相耦连。换句话说,网络60的第二端65接地。
此外,使第二导电材料层39填充通路68,从而使螺旋形电感器61的一个第一端电连接到电容62的第一极板59。把螺旋形电感器61的第一端连到电容器62的第一极板59形成图7示的网络60第一端64的等效电路。
图11说明已有技术的电感-电容网络70的电路图,包括连到平行极板电容器72的电感器71。网络70具有一个由电感器71的第一端形成的第一端或端口73、在把平行极板电容器72的一个第一极板与电感器71的一个第二端相连接的结点形成的第二端或端口74、以及由平面电容器72第二极板形成的第三端或端口75。第三端75与地电位耦连。
根据本发明工艺加工成的半导体片78的高倍放大剖面图(沿图13切割12-12)示于图12中。半导体片78具有围绕一个第二无源电路元件区15的第一无源电路元件区14,它由诸如砷化镓、硅、锗或类似物的半导体衬底29构成:半导体片78具有在半导体实底29上的场氧化层27、第一导电材料层30、介质材料层36、以及通路37,其中的半导体衬底29、场氧化层27、导电材料层30、介质材料层36、以及通路37都与结合图3与4讨论过的相同。
再参看图12,将第二导电材料层39形成在介质材料层36和电互连线33的端头34上。第二导电材料层39的厚度例如约为2.5微米。使第二导电材料层39填充通路37,其中通路37提供用于连接电容器72的第一极板32与电感器71第二端的装置。再将第二导电材料层39制成图形,以形成螺旋电感器71、平行极板电容器72的第二极板76、以及网络70的第一端74。
接着参看图13,图示为采用本领域技术人电都公知的技术,已将导电材料层39制成图形后的导电材料层39的平面图。该平面图说明了螺旋电感器71和平行极板电容器72(图11)的第二极板76。在本实施例中,第二极板76是一种开口的环状结构,该结构有一间隙77,网络70的第一端74穿过此间隙而延伸。因而,第一极板32与第二极板76其间有介质材料层36而形成平行极板电容器72(图11)。另外,第二极板76是由一部分第二导电材料层39形成的导电平面部分,该第二极板76又与螺旋形电感器71相电隔离。根据图11的网络70,第二极板76,因而以及导电平面,都被耦接到地电位。虽然平行极板电容器72的第二极板76如所示带有间隙77,但应理解到,第二极板76也可以是没有间隙77的闭环结构。
图14说明导电材料层39的平面图,其中已将导电材料层39制厉图形。该平面图示出一个圆形平面螺旋电感器81和一个平行极板电容器的第一极板83。更具体地,平面螺旋电感器81是一种圆形螺旋电感器。虽然第一极板83如所示为矩形,但本领域的技术人员都应知道,第一极板83以及第二极板(未示出)可以是圆形,或多角形。
图15说明导电材料层39的平面图,其中的导电材料层39已被制成如此图形,即平面螺旋电感器91为八角形。换言之,螺旋电感器91是一种八角形的螺旋电感器。还将导电材料39的第二层制成图形,形成平行极板电容器(未示出)的一个第一极板93。与图14的第一极板83相类似,第一极板93可以是圆形或多角形,例如八角形的。
至此,应当理解到,已经说明了用来形成有电感-电容网络的集成电路的新颖结构与方法。该电感-电容网络是由用介质材料层隔离开的两层导电材料形成的无源电路结构。第二导电材料层具有围绕第二无源电路元件区15的第一无源电路元件区14,其中的第二无源电路元件区15具有第一端和第二端。另外,第一无源电路元件区14与第二无源电路元件区15和第一导电材料层共同运作形成无源电网络。
在一个实施例中,第二无源电路元件区包括一个平面螺旋电感器,而第二无源电路元件区包括形成一个电容器的两个平行环形结构。将螺旋电感器安置在两个用作一个电容器的平行环结构之内,提供一种用比常规用固体极板形成电容器并把电感器安置在固体极板旁的方法为小的半导体片面积来实现电感-电容网络的装置。虽然本发明的电感-电网络包括平面的螺旋电感器,但该电感-电容网络是一种比较平坦的结构。换句话说,该电感-电容网络的厚度(约30微米)与半导体衬底与场氧化层的厚度,总合厚度(约626微米)比较而言是相当小的,因而该电感-电容结构实际上是平面的。
正如本领域技术人员完全知道的那样,螺旋电感器可以形成在第一或第二导电材料层的任一层内。此外,既可将平行极板电容器的极板设为地电位,也可用作导电层。

Claims (10)

1、一种集成电路,其特征在于包括:
-第一导电材料(30);
-第二导电材料(39),该第二导电材料(39)包括一个第一区(14)和一个第二区(15),第1区(14)基本上围绕第二区(15);以及
-形成在第一导电材料(30)与第二导电材料(39)之间的介质材料(36)。
2、根据权利要求1的集成电路,其中的第二区(15)为八角螺旋形。
3、一种集成电路,其特征在于包括:
-电容器(22、50、62、72),它包括第一(32、59)和第二(42、56、66、76)导电层,而其间配置有一介质层(36);以及
-在介质层(36)上形成的,而且基本上由第二导电层(42、56、66、76)围绕的电感器(21、51、61、71、81)。
4、根据权利要求3的集成电路,其中电感器(81)是圆形平面螺旋电感器。
5、根据权利要求3的集成电路,其中电感器(21)是矩形平面螺旋电感器。
6、根据权利要求3的集成电路,其中电感器(21、51、61、71、81)具有电耦连到第二电导层(42、56、66、76)的第一端(24)。
7、根据权利要求3的集成电路,其中电感器(21、51、61、71、81)具有电耦连到第一电导层(32、59)的第二端。
8、一种形成集成电路的方法,其特征在于其步骤包括:
形成一第一导电材料层(30);
用介质材料层(36)覆盖第一导电材料层(30)的一部分;以及
在介质材料层(36)上形成第二导电材料层(39),该第二导电材料层(39)具有一种图形,其中一个第一区(14)基本上与围绕一个第二区(15),而且使第二区(15)的一部分电耦连到第一导电材料层(30)。
9、根据权利要求8的形成集成电路的方法,其中形成一个第二导电材料层(39)的步骤含有形成基本上由一矩形图形围绕的螺旋形图形。
10、根据权利要求8的形成集成电路的方法,其中用介质材料层(36)覆盖第一导电材料层(30)部分的步骤还含有在介质层(36)中形成通路(37)、使第一导电材料层(30)一部分露出通路(37)的步骤。
CN94115626A 1993-09-03 1994-09-01 具有可储能无源电路元件的集成电路 Expired - Lifetime CN1040380C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US115833 1993-09-03
US115,833 1993-09-03
US08/115,833 US5416356A (en) 1993-09-03 1993-09-03 Integrated circuit having passive circuit elements

Publications (2)

Publication Number Publication Date
CN1109202A true CN1109202A (zh) 1995-09-27
CN1040380C CN1040380C (zh) 1998-10-21

Family

ID=22363667

Family Applications (1)

Application Number Title Priority Date Filing Date
CN94115626A Expired - Lifetime CN1040380C (zh) 1993-09-03 1994-09-01 具有可储能无源电路元件的集成电路

Country Status (3)

Country Link
US (2) US5416356A (zh)
JP (2) JPH0786523A (zh)
CN (1) CN1040380C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7068140B2 (en) 2003-11-18 2006-06-27 Via Technologies, Inc. Coplanar transformer with a capacitor
CN100511640C (zh) * 2007-03-21 2009-07-08 威盛电子股份有限公司 具有多重导线结构的螺旋电感元件
CN101556860B (zh) * 2008-04-10 2011-10-12 财团法人工业技术研究院 含有电感与电容并联的电路元件
CN103196958A (zh) * 2013-04-08 2013-07-10 东南大学 一种基于有机基板的无源无线电容式湿度传感器封装结构

Families Citing this family (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745468A (ja) * 1993-06-29 1995-02-14 Murata Mfg Co Ltd セラミックコンデンサおよびセラミックコンデンサを取り付けた半導体装置
US5416356A (en) * 1993-09-03 1995-05-16 Motorola, Inc. Integrated circuit having passive circuit elements
GB2290913B (en) * 1994-06-30 1998-03-11 Plessey Semiconductors Ltd Multi-chip module inductor structure
US5541442A (en) * 1994-08-31 1996-07-30 International Business Machines Corporation Integrated compact capacitor-resistor/inductor configuration
DE4432727C1 (de) * 1994-09-14 1996-03-14 Siemens Ag Integrierte Schaltungsstruktur mit einem aktiven Mikrowellenbauelement und mindestens einem passiven Bauelement
US5578860A (en) * 1995-05-01 1996-11-26 Motorola, Inc. Monolithic high frequency integrated circuit structure having a grounded source configuration
US5849355A (en) * 1996-09-18 1998-12-15 Alliedsignal Inc. Electroless copper plating
US6285070B1 (en) * 1995-12-22 2001-09-04 Micron Technology, Inc. Method of forming semiconductor die with integral decoupling capacitor
US6563192B1 (en) 1995-12-22 2003-05-13 Micron Technology, Inc. Semiconductor die with integral decoupling capacitor
WO1998029881A1 (en) * 1996-12-30 1998-07-09 Koninklijke Philips Electronics N.V. Device comprising an integrated coil
US5844299A (en) * 1997-01-31 1998-12-01 National Semiconductor Corporation Integrated inductor
SE516249C2 (sv) 1997-02-19 2001-12-10 Ericsson Telefon Ab L M Flödeskontroll vid switching
DE69737411T2 (de) * 1997-02-28 2007-10-31 Telefonaktiebolaget Lm Ericsson (Publ) Verbesserter q-Induktor mit mehreren Metallisierungsschichten
US5936299A (en) * 1997-03-13 1999-08-10 International Business Machines Corporation Substrate contact for integrated spiral inductors
US5872489A (en) * 1997-04-28 1999-02-16 Rockwell Science Center, Llc Integrated tunable inductance network and method
US5969590A (en) * 1997-08-05 1999-10-19 Applied Micro Circuits Corporation Integrated circuit transformer with inductor-substrate isolation
US6160303A (en) * 1997-08-29 2000-12-12 Texas Instruments Incorporated Monolithic inductor with guard rings
US6326314B1 (en) 1997-09-18 2001-12-04 National Semiconductor Corporation Integrated inductor with filled etch
KR100279753B1 (ko) * 1997-12-03 2001-03-02 정선종 반도체 집적회로 제조공정을 이용한 인덕터 제조방법
US6075427A (en) * 1998-01-23 2000-06-13 Lucent Technologies Inc. MCM with high Q overlapping resonator
DE69840827D1 (de) * 1998-06-30 2009-06-25 Asulab Sa Induktiver Sensor
US6555913B1 (en) * 1998-07-17 2003-04-29 Murata Manufacturing Co., Ltd. Electronic component having a coil conductor with photosensitive conductive paste
US6310386B1 (en) * 1998-12-17 2001-10-30 Philips Electronics North America Corp. High performance chip/package inductor integration
US6303423B1 (en) * 1998-12-21 2001-10-16 Megic Corporation Method for forming high performance system-on-chip using post passivation process
US7381642B2 (en) * 2004-09-23 2008-06-03 Megica Corporation Top layers of metal for integrated circuits
US6869870B2 (en) * 1998-12-21 2005-03-22 Megic Corporation High performance system-on-chip discrete components using post passivation process
US7531417B2 (en) * 1998-12-21 2009-05-12 Megica Corporation High performance system-on-chip passive device using post passivation process
US6965165B2 (en) * 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US6495442B1 (en) * 2000-10-18 2002-12-17 Magic Corporation Post passivation interconnection schemes on top of the IC chips
US8421158B2 (en) * 1998-12-21 2013-04-16 Megica Corporation Chip structure with a passive device and method for forming the same
US8178435B2 (en) * 1998-12-21 2012-05-15 Megica Corporation High performance system-on-chip inductor using post passivation process
JP2001044778A (ja) * 1999-07-27 2001-02-16 Fuji Electric Co Ltd 複合電子部品
US7105420B1 (en) * 1999-10-07 2006-09-12 Chartered Semiconductor Manufacturing Ltd. Method to fabricate horizontal air columns underneath metal inductor
US6404615B1 (en) 2000-02-16 2002-06-11 Intarsia Corporation Thin film capacitors
US6539253B2 (en) 2000-08-26 2003-03-25 Medtronic, Inc. Implantable medical device incorporating integrated circuit notch filters
TW531806B (en) * 2000-10-04 2003-05-11 Infineon Technologies Ag Method for fabricating a micorelectronic circuit having at least one monolithically integrated coil and micorelectonic circuit having at least one monolithically integrated coil
US6486530B1 (en) 2000-10-16 2002-11-26 Intarsia Corporation Integration of anodized metal capacitors and high temperature deposition capacitors
US7271489B2 (en) 2003-10-15 2007-09-18 Megica Corporation Post passivation interconnection schemes on top of the IC chips
US7372161B2 (en) * 2000-10-18 2008-05-13 Megica Corporation Post passivation interconnection schemes on top of the IC chips
US6567703B1 (en) 2000-11-08 2003-05-20 Medtronic, Inc. Implantable medical device incorporating miniaturized circuit module
US6362012B1 (en) 2001-03-05 2002-03-26 Taiwan Semiconductor Manufacturing Company Structure of merged vertical capacitor inside spiral conductor for RF and mixed-signal applications
US6373121B1 (en) * 2001-03-23 2002-04-16 United Microelectronics Corp. Silicon chip built-in inductor structure
US7038294B2 (en) * 2001-03-29 2006-05-02 Taiwan Semiconductor Manufacturing Company, Ltd. Planar spiral inductor structure with patterned microelectronic structure integral thereto
JP3939504B2 (ja) * 2001-04-17 2007-07-04 カシオ計算機株式会社 半導体装置並びにその製造方法および実装構造
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
TW544882B (en) * 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
TW503496B (en) * 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
TW584950B (en) * 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
JP3886413B2 (ja) * 2002-05-17 2007-02-28 Necエレクトロニクス株式会社 半導体装置及びその製造方法
US20030231093A1 (en) * 2002-06-13 2003-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Microelectronic inductor structure with annular magnetic shielding layer
US7268579B2 (en) * 2002-08-23 2007-09-11 Samsung Electronics Co., Ltd. Semiconductor integrated circuit having on-chip termination
US6798039B1 (en) 2002-10-21 2004-09-28 Integrated Device Technology, Inc. Integrated circuit inductors having high quality factors
US7514359B2 (en) * 2003-01-14 2009-04-07 Alcatel-Lucent Usa Inc. Adhering layers to metals with dielectric adhesive layers
US7319277B2 (en) * 2003-05-08 2008-01-15 Megica Corporation Chip structure with redistribution traces
TWI236763B (en) * 2003-05-27 2005-07-21 Megic Corp High performance system-on-chip inductor using post passivation process
JPWO2004107444A1 (ja) * 2003-05-29 2006-07-20 三菱電機株式会社 半導体装置
US7459790B2 (en) * 2003-10-15 2008-12-02 Megica Corporation Post passivation interconnection schemes on top of the IC chips
US7394161B2 (en) * 2003-12-08 2008-07-01 Megica Corporation Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto
US7151430B2 (en) * 2004-03-03 2006-12-19 Telefonaktiebolaget Lm Ericsson (Publ) Method of and inductor layout for reduced VCO coupling
KR100593659B1 (ko) * 2004-07-21 2006-06-28 삼성전자주식회사 원자층 적층 방법과 이를 이용한 게이트 구조물의 제조방법 및 커패시터의 제조 방법
KR100611072B1 (ko) * 2004-08-11 2006-08-10 삼성전자주식회사 원자층 적층 방법과 이를 이용한 게이트 구조물의 제조방법 및 커패시터의 제조 방법
US7355282B2 (en) * 2004-09-09 2008-04-08 Megica Corporation Post passivation interconnection process and structures
US8008775B2 (en) 2004-09-09 2011-08-30 Megica Corporation Post passivation interconnection structures
US7423346B2 (en) * 2004-09-09 2008-09-09 Megica Corporation Post passivation interconnection process and structures
US7521805B2 (en) * 2004-10-12 2009-04-21 Megica Corp. Post passivation interconnection schemes on top of the IC chips
JP4762531B2 (ja) * 2004-11-30 2011-08-31 太陽誘電株式会社 電子部品及びその製造方法
US8384189B2 (en) 2005-03-29 2013-02-26 Megica Corporation High performance system-on-chip using post passivation process
US7470927B2 (en) 2005-05-18 2008-12-30 Megica Corporation Semiconductor chip with coil element over passivation layer
CN102157494B (zh) 2005-07-22 2013-05-01 米辑电子股份有限公司 线路组件
CN1905361B (zh) * 2005-07-27 2012-06-13 精工爱普生株式会社 半导体装置及振荡器
US7473999B2 (en) * 2005-09-23 2009-01-06 Megica Corporation Semiconductor chip and process for forming the same
EP1952312B1 (en) * 2005-10-14 2012-02-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and communication system using the semiconductor device
JP4907292B2 (ja) * 2005-10-14 2012-03-28 株式会社半導体エネルギー研究所 半導体装置及び前記半導体装置を用いた通信システム
US20080122029A1 (en) * 2006-11-03 2008-05-29 Taiwan Semiconductor Manufacturing Co., Ltd. Inductor utilizing pad metal layer
US8749021B2 (en) * 2006-12-26 2014-06-10 Megit Acquisition Corp. Voltage regulator integrated with semiconductor chip
FR2911992A1 (fr) * 2007-01-30 2008-08-01 St Microelectronics Sa Inductance multiniveaux
JP5252486B2 (ja) * 2008-05-14 2013-07-31 学校法人慶應義塾 インダクタ素子、集積回路装置、及び、三次元実装回路装置
JP2010160142A (ja) 2008-12-09 2010-07-22 Renesas Electronics Corp 信号送受信方法、半導体装置の製造方法、半導体装置、およびテスタ装置
JP5424382B2 (ja) * 2008-12-25 2014-02-26 株式会社指月電機製作所 誘導加熱用lcモジュール
EP2380415B1 (en) * 2008-12-26 2019-07-31 QUALCOMM Incorporated Chip packages with power management integrated circuits and related techniques
JP5395458B2 (ja) 2009-02-25 2014-01-22 学校法人慶應義塾 インダクタ素子及び集積回路装置
US8624353B2 (en) * 2010-12-22 2014-01-07 Stats Chippac, Ltd. Semiconductor device and method of forming integrated passive device over semiconductor die with conductive bridge and fan-out redistribution layer
US9018624B2 (en) * 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
JP6601502B2 (ja) 2015-10-16 2019-11-06 株式会社村田製作所 Lc複合電子部品、およびlc複合電子部品の実装構造
US10110166B1 (en) * 2017-06-07 2018-10-23 Psemi Corporation LNA with variable gain and switched degeneration inductor
TWI670820B (zh) * 2018-06-12 2019-09-01 世界先進積體電路股份有限公司 半導體結構
US10714410B1 (en) * 2019-01-15 2020-07-14 Vanguard International Semiconductor Corporation Semiconductor structure
JP7283434B2 (ja) * 2020-04-20 2023-05-30 株式会社村田製作所 集積受動部品

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
LU38614A1 (zh) * 1959-05-06
JPS4921984B1 (zh) * 1969-05-28 1974-06-05
JPS5338274A (en) * 1976-09-21 1978-04-08 Oki Electric Ind Co Ltd Lc compound circuit
FR2563050B1 (fr) * 1984-04-13 1987-01-16 Thomson Csf Combineur compact de dispositifs semiconducteurs, fonctionnant en hyperfrequences
US4745104A (en) * 1985-04-15 1988-05-17 The Regents Of The University Of California Pseudopterosin and synthetic derivatives thereof
US4801883A (en) * 1986-06-02 1989-01-31 The Regents Of The University Of California Integrated-circuit one-way isolation coupler incorporating one or several carrier-domain magnetometers
JPS63140560A (ja) * 1986-12-02 1988-06-13 Mitsubishi Electric Corp 半導体モノリシツクバイアス給電回路
US4969032A (en) * 1988-07-18 1990-11-06 Motorola Inc. Monolithic microwave integrated circuit having vertically stacked components
US5223735A (en) * 1988-09-30 1993-06-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device in which circuit functions can be remedied or changed and the method for producing the same
JPH0389548A (ja) * 1989-08-31 1991-04-15 Fujitsu Ltd 半導体集積回路
US5116776A (en) * 1989-11-30 1992-05-26 Sgs-Thomson Microelectronics, Inc. Method of making a stacked copacitor for dram cell
CA2072277A1 (en) * 1991-07-03 1993-01-04 Nobuo Shiga Inductance element
US5283462A (en) * 1991-11-04 1994-02-01 Motorola, Inc. Integrated distributed inductive-capacitive network
US5177381A (en) * 1991-12-06 1993-01-05 Motorola, Inc. Distributed logarithmic amplifier and method
JP3257813B2 (ja) * 1992-01-30 2002-02-18 テルモ株式会社 光電変換器
US5416356A (en) * 1993-09-03 1995-05-16 Motorola, Inc. Integrated circuit having passive circuit elements

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7068140B2 (en) 2003-11-18 2006-06-27 Via Technologies, Inc. Coplanar transformer with a capacitor
CN100511640C (zh) * 2007-03-21 2009-07-08 威盛电子股份有限公司 具有多重导线结构的螺旋电感元件
CN101556860B (zh) * 2008-04-10 2011-10-12 财团法人工业技术研究院 含有电感与电容并联的电路元件
CN103196958A (zh) * 2013-04-08 2013-07-10 东南大学 一种基于有机基板的无源无线电容式湿度传感器封装结构

Also Published As

Publication number Publication date
JPH0786523A (ja) 1995-03-31
JP4485145B2 (ja) 2010-06-16
US5481131A (en) 1996-01-02
CN1040380C (zh) 1998-10-21
JP2004031936A (ja) 2004-01-29
US5416356A (en) 1995-05-16

Similar Documents

Publication Publication Date Title
CN1040380C (zh) 具有可储能无源电路元件的集成电路
EP0700091B1 (en) Integrated compact capacitor-resistor/inductor configuration
TWI395240B (zh) 積體半導體電感器及其形成方法與積體半導體濾波器
US7381607B2 (en) Method of forming a spiral inductor in a semiconductor substrate
EP0643402B1 (en) Inductive structures for semiconductor integrated circuits
CN100337330C (zh) 射频半导体器件及其制造方法
EP0180808B1 (en) Electrical interconnection and method for its fabrication
US5915188A (en) Integrated inductor and capacitor on a substrate and method for fabricating same
US4969032A (en) Monolithic microwave integrated circuit having vertically stacked components
US20010013632A1 (en) Programmable integrated passive devices
CN1084050C (zh) 含有带无源元件的薄膜结构的电子元件
US5122227A (en) Method of making a monolithic integrated magnetic circuit
TW200539200A (en) Topographically elevated microelectronic capacitor structure
US6830984B2 (en) Thick traces from multiple damascene layers
US20050104157A1 (en) Tri-metal and dual-metal stacked inductors
US20220399270A1 (en) Series inductors
US20130277798A1 (en) Implementing Semiconductor Signal-Capable Capacitors with Deep Trench and TSV Technologies
US20050092981A1 (en) Superconducting integrated circuit and methods of forming same
CN1182964A (zh) 半导体芯片上的电感的结构及其制造方法
KR100442144B1 (ko) 반도체 장치의 다층 커패시터 제조 방법
US20220320075A1 (en) Electrical passive elements of an esd power clamp in a backside back end of line (b-beol) process
KR100905370B1 (ko) 고주파 반도체 소자의 인덕터 형성방법
Dalmia et al. High-Q RF passives on organic substrates using a low-cost low-temperature laminate process
CN1450642A (zh) 螺旋电感内含垂直电容的结构
WO2019135859A1 (en) High density and reliable vertical natural capacitors

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: FREEDOM SEMICONDUCTORS CO.

Free format text: FORMER OWNER: MOTOROLA, INC.

Effective date: 20040813

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20040813

Address after: Texas in the United States

Patentee after: FreeScale Semiconductor

Address before: Illinois Instrunment

Patentee before: Motorola, Inc.

C56 Change in the name or address of the patentee

Owner name: FISICAL SEMICONDUCTOR INC.

Free format text: FORMER NAME: FREEDOM SEMICONDUCTOR CORP.

CP01 Change in the name or title of a patent holder

Address after: Texas in the United States

Patentee after: FREESCALE SEMICONDUCTOR, Inc.

Address before: Texas in the United States

Patentee before: FreeScale Semiconductor

C17 Cessation of patent right
CX01 Expiry of patent term

Expiration termination date: 20140901

Granted publication date: 19981021