CN1117393C - 有源矩阵显示器及其制造方法 - Google Patents

有源矩阵显示器及其制造方法 Download PDF

Info

Publication number
CN1117393C
CN1117393C CN97193398A CN97193398A CN1117393C CN 1117393 C CN1117393 C CN 1117393C CN 97193398 A CN97193398 A CN 97193398A CN 97193398 A CN97193398 A CN 97193398A CN 1117393 C CN1117393 C CN 1117393C
Authority
CN
China
Prior art keywords
layer
high melting
melting metal
line
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN97193398A
Other languages
English (en)
Other versions
CN1214799A (zh
Inventor
斯科特·H·霍姆伯格
斯瓦米纳森·拉杰什
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix America Inc
Original Assignee
Hyundai Electronics America Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics America Inc filed Critical Hyundai Electronics America Inc
Publication of CN1214799A publication Critical patent/CN1214799A/zh
Application granted granted Critical
Publication of CN1117393C publication Critical patent/CN1117393C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66765Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/13629Multilayer wirings

Abstract

改进的多层矩阵线(34)包括倒置栅薄膜晶体管(46),以减少其中的缺陷,增强引入此晶体管的矩阵器件的性能,包括有源矩阵显示器(10)。倒置栅线由构图前按顺序淀积的多层金属结构形成,包括第一底层难熔层(124)、铝层(126)和第二难熔层(128),它们用于栅结构。铝层被阳极氧化以邻近栅极,从而防止台阶覆盖问题。在利用多层栅结构形成有源矩阵显示器存储电容(50)时,可提供进一步的改进。

Description

有源矩阵显示器及其制造方法
技术领域
本发明涉及性能提高了的薄膜矩阵、制造薄膜矩阵的方法及引入改进了的晶体管的矩阵显示器。更具体说,本发明涉及制造多层薄膜矩阵的方法,以提高由其制造的最终矩阵器件的成品率,及提高矩阵可测量性和性能。
背景技术
近年来,人们对薄膜晶体管(TFT)及引入这种薄膜晶体管的矩阵器件的兴趣越来越浓,所说的矩阵器件例如有存储阵列、各种类型的集成电路、及机械开关和继电器的替换物等。例如,舌簧继电器会疲劳,MOS开关具有太大的漏电流。
薄膜矩阵晶体管的一个具体典型应用是平板显示器,例如,用于替换常规阴极射线管(CRT)时,使用液晶、电化或电致发光等的平板显示器。平板显示器有希望比CRT重量轻、体积小且功耗低很多。另外,由于它们的工作模式的缘故,CRT总要一定程度上发生失真。CRT是通过在涂有荧光粉的屏上投射电子束来工作的。电子束会产生聚焦从而于其上以与束密度成正比的密度发光的光斑。不间断运动的束在屏上产生不同的光斑,从而以不同的密度发光,由此进行显示。因为电子束从其静态源到屏的边缘比其到中间要走更长的距离,所以束以不同的角度撞击屏上的不同点,导致光斑尺寸和形状的改变(即失真)。
因为与借助CRT电子束撞击屏上的荧光粉进行限定不同,在基片上光刻构图每个象素,所以平板显示器本来就不存这种失真。平板显示器的制造中,淀积并一般通过在如玻璃等基片上光刻构图电路元件。在各步骤淀积和蚀刻这些元件,从而形成带有象素触点的垂直行和列电路控制线矩阵,及在控制线行和列之间的控制元件。象素矩阵触点上有一种介质,这种介质是一种在介质控制元件上加阈值电压时或发光(发射)或调节背景光发射(不发射)的物质。该介质可以是液晶、如硫化锌等电致发光或电化材料、如氖和氩等气体等离子体、分色染料、或如响应加于其上的电压能够发光或另按另一种方式改变光特性等其它合适的材料或器件。响应于其上所加的合适电压在介质中产生光或发生光学改变。每个触点上的光有源介质一般被称为图象单元或“象素”。
平板显示器的电路一般设计成使数据通常在所有列线上移到预定电压。平板和其它矩阵器件中的行线和列线的导电性、集成度及可靠性是很重要的。高导电性的线可用于场发射器件(FED)及如有源矩阵器件等其它矩阵器件。在有源矩阵器件中,激发一行,以启动这一行的所有晶体管(一次对一行进行写入)。然后该行截止,下一行的数据移到所有的列线,然后激发第二行并进行写入。重复这个过程,直到所有行被寻址完为止。一般在一桢周期中对所有行进行写入,一桢通常为约1/60秒或16.7ms。然后在对行写入时,代表数据的电压选择性地加到特定列上,使选中的象素点亮或改变光学特性。象素可以制成通过施加大电压或电流、或较长电压或电流脉冲而改变密度。利用具有扭曲向列有源材料的液晶显示器(LCD),在没激活时,显示器基本上是透明的,而在被激活时变为吸收光,或反之依赖于极化方向也是一样。这样,随着一行一行地激活显示矩阵的象素而在显示器上产生图象。由于每个象素位置是光刻确定和固定的,所以关于CRT的上述几何形状失真不构成平板显示器的要素。
现有技术制造有源矩阵显示器结构(例如每个象素中使用如薄膜二极管、MIM或薄膜晶体管等非线性控制元件的有源矩阵显示器)的方法的一个主要问题是,象集成电路一样,通常存在着产品成品率的问题。即,所生产的器件的成品率一般不是100%,成品率(没有缺陷的器件的百分比)最坏时为0%。高质量的显示器不能容忍任何有缺陷的控制元件或其它元件。另外,一般情况下,与小尺寸显示器相比,大尺寸显示器的需要量更大。因此,制造商面临着优先制造大尺寸和/或高分辨率显示器的两难境地,但如果有几个晶体管不合格并因而导致几个象素出故障,则不得不抛弃整个产品。换言之,由于可用产品的成品率降低,制造商因单元的制造成本升高而蒙受损失。
一种合乎要求的矩阵晶体管包括形成于矩阵基片上的倒置栅。倒置栅TFT LCD结构中,栅金属一般直接淀积于玻璃基片上。为了提高高性能TFT阵列,栅金属应该具有高导电性,对基片和后续层的良好粘附性,在所需的后续高温处理中不产生小丘,关于后续层,要求栅金属上具有最小的的台阶覆盖,并且栅金属应该能够被阳极氧化。现有技术第一金属结构的问题
1. 难熔第一金属栅结构
如前面所列的难熔金属一般对基片有很好的粘附性,不会在升高的温度下形成小丘,具有很高的电阻。然而,这些金属中只有Ta、Nb、Ti和Zr可被阳极氧化,产生对于电容50和内金属介质106有用的无孔氧化物。图5A中,单用难熔金属层108限于线电阻不是重点考虑对象的电路和小显示矩阵。
2.铝或铝(Si和/或Cu)合金第一金属栅结构
铝和铝合具有高导电性,但易于在升高的温度下形成小丘。小丘的形成某种程度上可借助在柠檬酸和去离子水构成的1%溶液中的强阳极氧化得到抑制,然而,随着铝厚度的增大,形成的小丘也增多。因为有小丘的形成伴同时存在TFT薄栅绝级体(3000埃或更薄),所以TFT的栅金属只能用薄层(小于几千埃)。铝的阳极氧化形成了稳定且介电常数约为7的氧化铝(Al2O3),可用作电容,然而,随后形成电容所需的高温处理降低了其性能。
3. 难熔金属/铝金属复合物作为第一金属栅结构
为努力抑制小丘的形成和获得高导电率,采取了铝和难熔金属结合的方法。一种方法是首先淀积约1200埃的铝层110,并构图铝,然后在铝上淀积大约2000埃厚的钽112,然后将之与铝分开单独构图。这种方法有利于冗余性,但两掩模层和两步分开的淀积花费大。为实现钽在铝上的良好台阶覆盖,钽层必须约为铝层110厚的1.5倍。由于钽或其它难熔金属的最大允许厚度为约2000埃,所以铝层厚度不能超过约1300埃。尽管该方法适于中间尺寸的显示器,但大面积显示器要求较厚的铝层,以便为众多灰影提供充分的导电性。
另一方法是依次淀积铝110和钽112,然后用光刻胶构图,先腐蚀钽后腐蚀铝。该方法的缺点是铝腐蚀在钽边缘下留下凸缘114,如图5C所示。在随后的处理淀积过程中,可能会在凸缘114下俘获空气泡和化学试剂,导致台阶覆盖和可靠性问题。
4. 深腐蚀第一金属系统
一般情况下,所腐蚀的5000埃厚或更大厚度的金属108相对于内金属介质104和第二金属102生了台阶覆盖问题。在栅绝缘体一般限于最大约3000埃的TFT的情况下,该问题变得最差、人们试图在腐蚀过程中使金属层108的边缘逐渐变薄,以将台阶覆盖问题减轻到最低程度。
为解决这些问题,已尝试了许多方法,包括单层难熔金属层栅、铝或铝/硅和/或铜合金栅金属、难熔金属与铝栅金属的结合、及甚至深腐蚀(thick etched)的单层金属栅。这些方法中的每一种都存在如下所述的一个或几个问题。
本发明提供一种制造包括倒置栅矩阵晶体管的改进矩阵的方法,由此可以显著地改善成本升高和成品率下降的问题,所说晶体管具有高性能的多层栅金属结构,矩阵缺陷极大减少,可以应用于所有类型的集成电路,例如应用于有源矩阵显示器。
本发明的公开
这里提供一种制造包括倒置栅薄膜矩阵晶体管的矩阵的改进方法,以减少引入该晶体管的器件中的缺陷,增强器件性能,所说器件包括有源矩阵显示器。倒置栅线由构图前依次淀积的多层金属结构形成。该多层结构包括构成栅结构的第一底层难熔层、铝层和第二难熔层。邻近栅尤其是在矩阵的交点处阳极氧化该铝层,以防止附加淀积的层的台阶覆盖问题。多层栅结构粘附于基片和随后的层上,具有高导电性,可以抑制小丘,因此可以提高所得矩阵器件的成品率。利用多层栅结构形成有源矩阵显示存储电容可以提供进一步的改进。
附图的简要说明
图1是引入本发明的多层线和晶体管的有源矩阵显示器的示意平面图;
图2是在先申请的倒置栅晶体管的一个实施例的剖面图;
图3是图2所示晶体管实施例的第二剖面图;
图4A和4B是展示其间夹有介质的两矩阵金属层的交点的部分剖面图;
图5A-5C是某些矩阵金属制造步骤的部分剖面图;
图6A-6Q是一种优选的多层线和倒置栅晶体管实施例及显示器的制造步骤的部分剖面图;及
图7A-7Q是第二多层线和晶体管及显示器的制造步骤的部分剖面图。
实施本发明的最佳模式
正如前面所述的,大量器件可以利用薄膜晶体管(TFT)来形成,一种特殊的应用是有源矩阵液晶显示器(AMLCD),下面将把本发明的多层线和倒置栅TFT作为AMLCD的一部分进行描述。参见图1,该图是由参考数字10表示的可以引入本发明的AMLCD的示意图。
所示的AMLCD10包括一组任选的外部短路条12、14、16和18,关于这些短路条,在1995年7月3 1日申请的题为“有原矩阵ESD保护及测试方法(ACTIVE MATRIX ESD PROTECTION AND TESTINGSCHEME)”的共同待审申请08/497372中有更充分的描述,这里引入此文献作为参考。在处理过程中,外部短路条12、14、16和18被沿划片线20粉碎,从而被去掉,见系列号为08/497372中更充分的描述。
所示的AMLCD10还可以包括一组内部短路条22、24、26和28。内部短路条22、24、26和28也是在处理过程中应用的,见系列号为08/497372中更充分的描述。然而,最好只是内部短路条22、24、26和28只是与沿线30上的AMLCD10电不连接,但保留AMLCD10的实际部分。
AMLCD10淀积于一般由玻璃屏盘构成的基片32上,其被沿划片线20断开。基片32也可以由其它类型的绝缘材料构成,这些材料包括带有绝缘涂层的金属化屏盘AMLCD10形成有许多行线34和许多列线36,它们构成大的矩阵,这里所描述的只是其中的小部分。行线34包括众多与每条行线34相连的驱动器接触焊盘38之一,列线36包括众多与每条列线36相连的驱动器接触焊盘40之一。
AMLCD10包括大量形成于行线34和列线36之间的相同象素,所以下面只具体描述一个象素42。在每个矩阵交点44处,行线34和列线36交叉,形成TFT46用来连接这两条线与象素触点48。有源液晶介质至少淀积于触点48之上,这种介质将响应交点44处的综合电压或电流而改变性质。在AMLCD10的整个矩阵中,象素42上的介质一般呈方形、矩形或点形。图中未按比例画出晶体管46和触点48的实际尺寸,只是示意性地展示。
应该注意,对于可使用的行线34和列线36的数量或对于AMLCS10的外部尺寸没有理论上的限制。处理设备决定了对外部尺寸的实际限制,这种限制随设备的改进会不断地改变。
制造AMLCD遇到的问题是,如果AMLCD10含有故障TFT或其它电路元件,导致了一个或多个象素不工作,那么一般显示器不得不废弃。一种掩蔽故障象素42的在先技术使用了带有将象素42耦合到相邻行R1的象素42的附加晶体管49。那么,在对行R1进行写入时,数据不仅提供给在前的象素42’,而且通过晶体管49提供给象素42。然后在对行R2进行写入时,象素42的数据通过晶体管46从前一象素写到此数据上。然而,如果晶体管46出故障,象素42将不能工作,取而代之的是保留了源于前一行R1的数据。这掩盖了象素42不能正确工作的事实。
关于另一可选择方案,象素42还可以包括耦合到行R1上存储电容50,以保持和稳定每帧期间写到象素42上的电压。
TFT46和AMLCD10的形成提高了有源象素的成品率。下面将参照图2和3说明TFT46及其制造方法。关于TFT46,在1995年7月31日申请的系列号为08/497371且题为“改进性能的矩阵FF7,利用该TFT制成矩阵显示器的方法(IMPROVED PERFORMANCEMATRIX TFT,METHOD OF MAKING AND MATRIX DISPLAYSINCORPORATING THE TFT)”中对其进行了充分的描述。TFT46形成为倒置栅TFT,首先淀积其栅52作为行线34。完成的TFT46如图2和3所示。系列号为08/497371的申请中以最佳方式展示和描述了各工艺步骤。尽管各层的厚度对于TFT46来说不重要,但仍描述了优选的厚度和材料,以形成TFT46和AMLCD10的优选实施例。
栅52最好由两层金属形成,淀积第一铝层,较好是铝/铜合金,并构图,形成线部件54。为了形成冗余行线34,在铝部件54上淀积第二栅层钽,并构图,形成覆盖元件54的线部件56。部件56还具有指状物58,构成各个TFT46的实际栅。线部件54最好由铝或铝合金构成。因为铝有高导电性,所以用其作长线,但对于小显示器来说这并不重要,如果需要,则可从小显示器中去掉。铝大约要淀积到1200埃以提供导电性,但对于防止部件54上的台阶覆盖来说还是太薄。因为冗余性,钽部件56或其它阳极化的难熔金属最好是分开淀积到约2000埃。构成TFT46的栅的指状物58不要求是铝层,一般只由钽构成。
然后阳极氧化露出的钽部件56,将之强(hard)阳极氧化形成氧化钽Ta2O5绝缘层60,从而形成第一栅绝缘层60。可以利用去离子水加0.1-4.0%的柠檬酸溶液进行强阳极氧化。可以利用约60伏的电压,形成非常精确且均匀氧化层60,到约每伏15埃或约900埃厚。焊盘38和40用光刻膜覆盖,以防止焊盘被阳极氧化,或它们可以被阳极氧化,然后腐蚀掉。
另外,可以由淀积的介质层构成第一栅绝缘体60。然后淀积第二或冗余绝缘体62,较好是淀积氮化硅Si3N4,厚度约3000埃。依次淀积两层附加层,非晶硅层64和N+掺杂的非晶硅66。选择性腐蚀N+层66和非晶硅层64,在氮化层62上的栅部分58上留下不连续区70。非晶硅层64淀积到约1500埃厚,N+层66淀积到约300埃厚。构图其余的N+层后形成欧姆接触部件68。
在淀积下一金属层前再进行阳极氧化,尤其是在漏或源金属叠置于栅金属上的点,防止可能发生的短路。所说的再阳极氧化是在至少源和栅线间最大正常电压两倍的电压下进行的。再阳极氧化在钽或下面的铝层中形成新的氧化物,以防止以后淀积的金属通过暴露栅金属的针孔与栅线短路。
然后淀积源—漏(S-D)层72,对于大显示器来说,源—漏层最好是由多层金属构成。对于小显示器来说,层72可以是单金属层,例如铝或钼。通过淀积500厚的第一势垒层钼形成优选的大器件多层72。然后淀积约5000埃的第二导电加强层铝或铝合金。然后淀积约300埃的第三势垒层钼或钼合金。另外,也可以只淀积前两层。
然后构图S-D层72,形成源部件74、漏部件76和上电容接触部件78。去掉接触部件68间的N+层,在源部分74和漏部分76间形成晶体管沟道区80。此时,晶体管46具有了电功能。存储电容50也具有了电功能,它是由接触部分78和氮化层62的底层部分、氧化层60及栅52构成的。此时,已经可以根据需要对晶体管46和电容50进行电测试了。
然后淀积约7000埃的第一钝化层82,该介质层最好由Si3N4构成。该介质层也可以由淀积的SiO2、旋涂玻璃(SOG)或其它有机介质材料构成。构图层82,形成接触开孔84和电容接触开孔86。在将要形成冗余列线时,形成通路88,以提供到底层列线36的接触。
然后淀积象素ITO层90,并构图,在开孔84中形成漏触点、在开孔86中形成电容触点、通过通路88(可应用的)和象素48进行接触形成冗余列线。图中的象素48未按比例示出,该部分有偏(thesection is offset),以包括晶体管46和电容50这两部分结构,这两部分彼此间参差不齐。该部分没有展示出列ITO和象素ITO 48间的电隔离(见1)。图中未示出附加的晶体管49,但可以用与晶体管结构46相同的方式形成该晶体管。
形成最后的钝化层92,完成TFT结构46。形成钝化层92的方式与层82相同,其厚度约为2000-3000埃。层92也可以形成在彩色滤波器基片上,或可以形成在两者之上。
尽管这里优选以倒置栅TFT进行了描述,但多层线可应用于任何类型的矩阵。最好是此矩阵包括非线性控制元件,例如薄膜二极管、MIM或TFT,然而,多层线的优点是不限于任何特定的非线性控制元件。
如TFT 46等倒置栅TFT LCD结构中,一般首先直接在玻璃基片32上淀积栅金属。非常需要高性能的栅金属。
1. 高导电性—由于栅金属线52和列线36阻挡了光通过LCD屏盘,所以制造商试图使栅和列线的宽度尽可能的窄。但是,这些线的电阻随着其宽度的减小而增大。对于小信息量(行和列线的数量少)和少灰影的小显示器来说,可以容忍高阻的行和/或列线。在这些矩阵中,可以用如钼、钽、铬、镍、镍铬铁合金、钛或钨等薄难熔金属作行和/或列金属。因为厚线的应力和龟裂的缘故,难熔金属的最大淀积厚度一般限制在约2000埃。在需要低阻线时,可结合如铝或铜等高导电性金属与难熔金属形成行或列金属34、36。这两种情况下,行或列金属线皆通过以下步骤形成:1)淀积金属,2)涂光刻胶,3)软烘光刻胶,4)在光刻胶上曝光图形,5)将曝光或未曝光的光刻胶显影,6)在腐蚀前硬烘光刻胶,7)干法或湿法腐蚀金属层,8)剥离光刻胶。
2. 小丘抑制—在加热到所需的后续处理温度300℃或更高温度时,第一金属,无论是行还是列金属都不能产生小丘。形成小丘会刺破内金属介质,导致行和列金属短路。在如TFT46等倒置栅TFT结构中,行或栅金属可能与源或漏金属短路,导致TFT不能工作。这个问题不限于AMLCD,在构图了第一金属,并随后升高温度处理后,可能发生在X-Y矩阵已被寻址的任何阵列中。如铝和铜等高导电性金属对这个问题最敏感。
3. 低台阶覆盖形貌—如果为了降低行线34的电阻而将栅金属制作得厚(3000埃或更厚),则第一金属上和交点44处的内金属介质上的第二金属或列线36的台阶覆盖会导致在交点44处产生故障。介质会不能完全覆盖第一金属,因此第二金属会与第一金属短路。该介质还可以覆盖第一金属,但第二金属和/或介质可能会受应力产生对电击穿的薄弱点。另外,第二金属不能完全覆盖此介质,导致第二金属线中产生空洞/开口。希望平面化第一金属线34上台阶或使之最小化。
4. 第一金属的阳极氧化物形成—重要的是第一金属(栅)能够被阳极氧化(转化为金属氧化物),其理由如下:
a.在如图4A和4B所示的两层金属系统的交点处,两金属100、102至少由一层介质104隔开,防止金属间的短路。如果内金属介质偶然具有针孔(未示出),则两金属100、102会短路,导致电路不能工作。首先阳极氧化栅或第一金属100的表面,形成金属氧化层106,然后淀积内金属介质104,从而在两金属100、102间形成双绝缘层。在两介质层104、106的相同位置发生针孔的几率极小,所以可以形成高成品率的两层金属系统。这对于可能具有数百万交点44的大X-Y矩阵电路来说相当重要。
b.在TFT结构46中,阳极化金属氧化物106可以被当作一个电容。该电容位于栅绝缘体下,容性地耦合栅与栅绝缘体。尽管该电容不能增强TFT的性能,但甚至在栅绝缘体104中存在针孔的情况下,也可以防止栅100和源—漏金属102间可能发生的短路。
c.在TFT有源矩阵液晶显示(AMLCD)结构10中,有时其优点是在栅线34上形成存储电容,以存储电荷,并稳定LCD象素42上的电压。假定正在寻址显示器的行2,则该行线上的所有TFT的漏触点皆连接到象素ITO和与行1或已在先寻址的行线相连的存储电容50上。由行2寻址的所有象素42的存储电容50在行1上是垂直的,如图2所示。由于希望减小断开的象素区和行线的面积,所以需要薄且高质量、高介电常数、低漏电的绝缘体。形成Ta2O5的钽阳极氧化对于该应用来说是理想的。
d.可以用其它两个和三个元件非线线控制器件,如二极管和MIM。金属—绝缘体—金属(MIM)结构也可以用第一金属的阳极氧化工艺形成。MIM结构有时用作非线性元件代替TFT驱动TFT的LCD象素。
图6A-6Q展示了多层高导电性线的第一实施例和形成TFT120的处理步骤,该多层线作为本发明改进的倒置栅矩阵TFT120的一部分。首先清洗玻璃基片122,然后淀积各金属层,第一层124为Ta(50-100埃)、第二层126为Al或Al合金(1000-10000埃),第三层128是Ta(1000-2000埃)。然后涂敷光刻胶130(图6B),并构图,形成第一金属层132。所有要进行阳极氧化的金属必须与引到基片边缘的总线条(未示出)相连,在阳极氧化期间在基片边缘形成电连接。必须保证这种电接触区在阳极氧化期间不与阳极氧化液接触。
然后用氟基等离子体或RIE(反应离子刻蚀)化学试剂如NF3或CF4干法腐蚀上Ta层。由于光刻胶或Al层126都在氟基化学试剂中腐蚀,所以腐蚀停止于Al层126上。然后将基片122放置于由去离子水和2%的柠檬酸构成的阳极氧化液中。另外也可以用弱阳极氧化铝—即形成多孔Al2O3的其它酸或浓度,这将导致厚度与阳极氧化电压的依赖关系。然后以0.05-0.5ma/cm2的恒流模式和约4-10伏的箝位电压阳极氧化铝。在阳极氧化过程中,未腐蚀的上部Ta层132上的光刻胶130保持钽不被阳极氧化。阳极氧化一直持续到所有暴露的铝134转换成Al2O3为止,持续时间正比于Al层126的厚度(图6C)。
Al层126的阳极氧化完成后,阳极氧化电压开始上升,直到达到箝位电压(4-10伏),此时电流开始回落。10分钟后电流回落到几毫安,此时漂洗各基片122并干燥。阳极氧化后,因为仍有Ta薄层124,还没有全部转变成Ta2O5,所以基片122的性质将变为半传导和半金属化。Al2O3的难熔指数为1.7-1.8,对基片122的传导性几乎没有影响。
上述结构的下层钽层124的意义在于,其对玻璃基片122具有极好的粘性,在第一阳极氧化步骤中不会被全部阳极氧化。第一Ta层124的厚度选择为使层124不会被上述的箝位电压所阳极氧化。要防止下层Ta层124被阳极氧化的理由是其应该在铝的阳极氧化期间保持为导电片,以确保将铝层126均匀地全部转变成Al2O3。如果铝层126直接淀积在玻璃122,没有下层Ta,由于具有高反射性和差的光学传导性(对于要求高传导性的基片来说是不能接受的)的电漂移薄Al岛将保留下来,所以阳极氧化工艺将很难完全。Ta2O5层的厚度一般为15-17埃/伏。应注意,Ta层132下的铝除沿边缘的少量钻蚀(一般正比于Al的厚度)外未被阳极氧化。因此,铝可以制作得很厚,以具有高导电性,并仍能保持平面结构。由于Al2O3层134一般比未阳极氧化的Al层126厚10%,所以从Ta层136的上部到Al2O3 134的台阶小于Ta层132的厚度。
下一步是剥离光刻胶130(图6D)。然后在去离子水和1%柠檬酸构成的液体中进行第二阳极氧化步骤,以制备基片122(图6E)。不象草酸,柠檬酸对铝和钽都产生强阳极氧化,即Al2O3和Ta2O5的厚度取决于阳极氧化电压。然后用0.02ma/cm2的恒流源和60伏的箝位电压阳极氧化基片122。在阳极氧化的第一部分期间,在对下层Ta层124进行阳极氧化时电压上升缓慢。一旦下层Ta层124的阳极氧化完成后(约11伏),在对栅线上的其余小面积Ta进行阳极氧化时,电压上升迅速,直到达到60伏的箝位电压。然后5分钟后电流快速下降到几毫安。在此工艺期间,下层Ta层124在初始的阳极氧化过程中完成了阳极氧化,然后对栅线或第一金属126上的上层Ta层136进行阳极氧化,到对应于约900-1000埃的Ta2O5层136的60伏为止。
在铝层126上的上层Ta层136有三种功能。首先,用作小丘抑制层,防上底层铝126产生小丘,导致与后来的第二金属(6J)短路。第二,可以用于形成相对于栅线的电容,且具有很高的介电常。第三,形成到随后的Si3N4栅绝缘体和源—漏金属(图6J)的容性耦合的TFT结构。由于Ta2O5的介电常数为27,所以其构成一个很高的电容/单元区——是一理想的电容器。第二阳极氧化工艺期间使用柠檬酸的原因是随着电压向着60伏升高,可以减弱Ta层下的铝的钻蚀或阳极氧化,从而很少有机会形成断开的行或栅线。在行线非常窄的情况下,这非常重要。
其余制造步骤与TFT 46所述的相同。淀积Si3N4绝缘层138(图6F),然后淀积非晶硅(α-硅)层140、N+α-硅层142,然后淀光刻胶层144。构图层144,腐蚀层140和142,形成如图6F所示的基本晶体管结构。
参见图6G,剥离其余的光刻胶层144,然后再阳极氧化此结构,以避免潜在的针孔缺陷。接着(图6H),形成光刻胶层146,并构图(未示出),腐蚀层138暴露出接触焊盘38和40(未示出)。去旧其余的光刻胶层146。如图6J所示,然后淀积源—漏金属层148,接着淀积光刻胶层150。构图层150,并腐蚀下层148,形成源部分152、漏部分154和电容接触部分156。剥离其余光刻胶层150(图6K)。
然后通过腐蚀去掉N+α-硅层142的中心部分158,形成晶体管沟道(图6L)。淀积第一钝化层160(图6M),然后淀积光刻胶层162。构图层162和层160,然后腐蚀,再后去掉其余的光刻胶层162,形成漏通孔164和电容通孔166(图6N)。
淀积ITO层168,然后淀积光刻胶层170。构图层170,并腐蚀ITO层168,形成与先前已寻址的行线34的电容50及已寻址行线中TFT46的漏相连的象素焊盘48。然后剥离其余的光刻胶层170。
形成第二钝化层172,其被构图和腐蚀成焊盘38和40,如图6Q所示,完成TFT120和AMLCD10。
图7A-7Q展示了另一TFT实施例180和制造TFT180的工艺步骤。TFT180和AMLCD基本与图6A-6Q中所展示的TFT120相同。主要的不同在于对TFT180的处理步骤的描述是形成电容50’。
在构图了光刻胶146后通过腐蚀Si3N4层138开出接触焊盘,并形成到Ta2O5层136的通孔182,形成电容50’,如图7H所示。然后淀积电容接触金属156,并从直接在层136上的层148起构图。晶体管180和AMLCD处理的其它步骤与TFT20的相同。
在以上的教导下,可以对本发明作出许多改形和改变。如上所述,可以用淀积的绝缘层代替阳极氧化的绝缘层136(图6E),也可以是阳极氧化绝缘层与这种淀积层的结合。这种情况下,可以在第三步(图6C)在栅外阳极氧化层124。钝化层172(图6Q)可以滚涂到有源象素区上,而不必腐铅焊盘38和40。另外,在第二步(图6B)后,可以剥离光刻胶(PR),然后进行第三步(图6C)。这种情况下,可以省去第四步(图6D),但焊盘38和40上将有TaO5层。这种TaO5必须在第8步(图6H)被腐蚀掉,以清洁焊盘38和40。因此,应该理解,在所附权利要求书的范围内,在除特别说明的情况下也可以实施本发明。

Claims (32)

1.制造改进的倒置栅薄膜矩阵晶体管的方法,其特征在于:
在绝缘基片上形成多层栅,包括在所说基片上形成第一难熔金属层,在所说第一层上形成铝层,在所说铝层上形成第二难熔金属层;
构图所说第二难熔金属层,形成所说栅;
阳极氧化所说铝层,防止其接连的各层上的出现台阶覆盖问题;及
阳极氧化所说第一难熔金属层。
2.如权利要求1所述的方法,包括由钽形成所说第一和第二难熔金属层。
3.如权利要求1所述的方法,包括由铝合金形成所说铝层。
4.如权利要求1所述的方法,包括在所说第二难熔金属层上形成介质层。
5.如权利要求4所述的方法,包括阳极氧化所说第二难熔金属层。
6.一种制造有源矩阵显示器的方法,其特征在于:
在绝缘基片上形成多层线,包括在所说基片上形成第一难熔金属层,在所说第一层上形成铝层,在所说铝层上形成第二难熔金属层;
构图所说第二难熔金属层,形成所说线;
阳极氧化所说铝层,防止在其接连的各层上的出现台阶覆盖问题;
阳极氧化所说第一难熔金属层;及
形成多个非线性控制元件,每个将一个象素耦合到所说线上。
7.如权利要求6所述的方法,包括由钽形成所说第一和第二难熔金属层。
8.如权利要求6所述的方法,包括由铝合金形成所说铝层。
9.如权利要求6所述的方法,包括在所说第二难熔金属层上形成介质层。
10.如权利要求9所述的方法,包括阳极氧化所说第二难熔金属层。
11.如权利要求6所述的方法,包括形成作为倒置栅薄膜晶体管的所说控制元件,利用所说多层线作为所说晶体管的栅线。
12.如权利要求11所述的方法,包括形成每个象素的存储电容,并将所说存储电容耦合在每个象素和一个相邻的行或列线之间。
13.如权利要求12所述的方法,包括形成作为所说相邻行或列线的一部分的所说存储电容。
14.如权利要求13所述的方法,包括由所说相邻行线的一部分形成存储电容,包括形成所说栅线及用作多层行线的所说栅。
15.如权利要求14所述的方法,包括在所说第二难熔层上介质层,在所说介质层上形成金属氧化物电容触点。
16.如权利要求15所述的方法,在所说介质难熔层上形成金属氧化物电容触点。
17.一种改进的倒置栅薄膜晶体管,其特征在于:
在绝缘基片上形成的多层栅,所说多层栅包括形成于所说基片上的第一难熔金属层、形成于所说第一层上的铝层、及形成于所说铝层上的第二难熔金属层;
所说第二难熔金属层被构图形成所说栅;及
邻近所说栅的所说铝层被阳极氧化,以防止其接连的各层上的出现台阶覆盖问题。
18.如权利要求17所述的晶体管,包括由钽形成的所说第一和第二难熔金属层。
19.如权利要求17所述的晶体管,包括由铝合金形成的所说铝层。
20.如权利要求17所述的晶体管,包括在所说第二难熔金属层上形成的介质层。
21.如权利要求20所述的晶体管,包括具有阳极氧化了的表面的所说第二难熔金属层。
22.一种有源矩阵显示器,其特征在于:
在绝缘基片上形成的多层线,所说多层线包括形成于所说基片上的第一难熔金属层、形成于所说第一层上的铝层、及形成于所说铝层上的第二难熔金属层;
所说第二难熔金属层被构图形成所说线;
邻近所说栅的所说铝层被阳极氧化,以防止其接连的各层上的出现台阶覆盖问题;及
多个非线性控制元件,每个将一个象素耦合到所说线上。
23.如权利要求22所述的有源矩阵显示器,包括由钽形成的所说第一和第二难熔金属层。
24.如权利要求22所述的有源矩阵显示器,包括由铝合金形成的所说铝层。
25.如权利要求22所述的有源矩阵显示器,包括在所说第二难熔金属层上形成的介质层。
26.如权利要求25所述的有源矩阵显示器,包括具有阳极氧化了的表面的所说第二难熔金属层。
27.如权利要求22所述的有源矩阵显示器,所说控制元件为倒置栅薄膜晶体管,所说线形成所说栅。
28.如权利要求27所述的有源矩阵显示器,包括耦合在每个所说象素和一个相邻行线之间的存储电容。
29.如权利要求28所述的有源矩阵显示器,包括形成为所说相邻行或列线的一部分的所说存储电容。
30.如权利要求29所述的有源矩阵显示器,包括由所说相邻行线的一部分形成的存储电容,所说行线形成有所说栅作为所说多层行线。
31.如权利要求27所述的有源矩阵显示器,包括在所说第二难熔层上形成的介质层,在所说介质层上形成的难熔金属氧化物电容触点。
32.如权利要求31所述的有源矩阵显示器,包括形成于所说介质层上的金属氧化物电容触点。
CN97193398A 1996-03-27 1997-03-26 有源矩阵显示器及其制造方法 Expired - Fee Related CN1117393C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/618,597 US5731216A (en) 1996-03-27 1996-03-27 Method of making an active matrix display incorporating an improved TFT
US08/618,597 1996-03-27

Publications (2)

Publication Number Publication Date
CN1214799A CN1214799A (zh) 1999-04-21
CN1117393C true CN1117393C (zh) 2003-08-06

Family

ID=24478344

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97193398A Expired - Fee Related CN1117393C (zh) 1996-03-27 1997-03-26 有源矩阵显示器及其制造方法

Country Status (9)

Country Link
US (2) US5731216A (zh)
EP (1) EP0898785B1 (zh)
JP (1) JP3360831B2 (zh)
CN (1) CN1117393C (zh)
AT (1) ATE395718T1 (zh)
AU (1) AU2547897A (zh)
DE (1) DE69738688D1 (zh)
TW (1) TW299503B (zh)
WO (1) WO1997036324A1 (zh)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05341315A (ja) * 1992-06-08 1993-12-24 Hitachi Ltd 薄膜トランジスタ基板、液晶表示パネルおよび液晶表示装置
KR0166894B1 (ko) * 1995-02-20 1999-03-30 구자홍 액정표시장치
US5731216A (en) * 1996-03-27 1998-03-24 Image Quest Technologies, Inc. Method of making an active matrix display incorporating an improved TFT
KR100234376B1 (ko) * 1996-04-09 1999-12-15 윤종용 박막 트랜지스터의 제조방법 및 이를 이용한 액정 표시장치의 제조방법
KR100223153B1 (ko) * 1996-05-23 1999-10-15 구자홍 액티브 매트릭스 액정표시장치의 제조방법 및 액티브매트릭스액정표시장치
JPH1022457A (ja) * 1996-07-03 1998-01-23 Mitsubishi Electric Corp 容量装置及び半導体装置並びにそれらの製造方法
KR100232679B1 (ko) * 1996-11-27 1999-12-01 구본준 액정표시장치의 제조방법 및 그 구조
JPH10163501A (ja) * 1996-11-29 1998-06-19 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型トランジスタ
US6037609A (en) * 1997-01-17 2000-03-14 General Electric Company Corrosion resistant imager
KR100248123B1 (ko) * 1997-03-04 2000-03-15 구본준 박막트랜지스터및그의제조방법
JPH10268794A (ja) * 1997-03-26 1998-10-09 Sharp Corp 表示パネル
JP3270361B2 (ja) * 1997-06-09 2002-04-02 日本電気株式会社 薄膜トランジスタアレイ及びその製造方法
US6149792A (en) * 1997-09-30 2000-11-21 Candescent Technologies Corporation Row electrode anodization
US6369410B1 (en) * 1997-12-15 2002-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
US6103095A (en) * 1998-02-27 2000-08-15 Candescent Technologies Corporation Non-hazardous wet etching method
KR100495807B1 (ko) * 1998-05-15 2005-10-12 삼성전자주식회사 배선용조성물,이조성물을이용한금속배선및그제조방법,이배선을이용한표시장치및그제조방법
KR100269326B1 (ko) * 1998-06-08 2000-10-16 윤종용 전기 도금으로 형성된 전극을 갖춘 커패시터및 그 제조방법
US6215130B1 (en) * 1998-08-20 2001-04-10 Lucent Technologies Inc. Thin film transistors
CN1139837C (zh) * 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
US6617644B1 (en) * 1998-11-09 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP2001053283A (ja) 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US6599788B1 (en) * 1999-08-18 2003-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
KR100660813B1 (ko) * 1999-12-31 2006-12-26 엘지.필립스 엘시디 주식회사 엑스레이 디텍터용 어레이기판 제조방법
TW495854B (en) 2000-03-06 2002-07-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW513753B (en) * 2000-03-27 2002-12-11 Semiconductor Energy Lab Semiconductor display device and manufacturing method thereof
US6562668B2 (en) * 2000-08-12 2003-05-13 Jin Jang Method of fabricating thin film transistor using buffer layer and the thin film transistor
DE10141301B4 (de) * 2000-08-23 2005-03-24 Samsung Electronics Co., Ltd., Suwon Halbleitervorrichtung mit einer Self-Aligned-Kontaktstruktur, die Dual-Abstandshalter verwendet, und Herstellungsverfahren dafür
KR100685914B1 (ko) * 2000-09-05 2007-02-23 엘지.필립스 엘시디 주식회사 멀티 도메인 액정표시소자 및 그 제조방법
US6930732B2 (en) * 2000-10-11 2005-08-16 Lg.Philips Lcd Co., Ltd. Array substrate for a liquid crystal display
US6486530B1 (en) * 2000-10-16 2002-11-26 Intarsia Corporation Integration of anodized metal capacitors and high temperature deposition capacitors
KR100379824B1 (ko) * 2000-12-20 2003-04-11 엘지.필립스 엘시디 주식회사 식각용액 및 식각용액으로 패턴된 구리배선을 가지는전자기기용 어레이기판
GB0100733D0 (en) * 2001-01-11 2001-02-21 Koninkl Philips Electronics Nv A method of manufacturing an active matrix substrate
US6624501B2 (en) * 2001-01-26 2003-09-23 Fujitsu Limited Capacitor and semiconductor device
TW474023B (en) * 2001-02-27 2002-01-21 Hannstar Display Corp Thin film transistor process of liquid crystal display
SG179310A1 (en) 2001-02-28 2012-04-27 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
KR100799464B1 (ko) * 2001-03-21 2008-02-01 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
US6586325B2 (en) * 2001-06-26 2003-07-01 Cosmos Vacuum Technology Corporation Process for making an electronic device having a multilevel structure
JP3953330B2 (ja) * 2002-01-25 2007-08-08 三洋電機株式会社 表示装置
JP3723507B2 (ja) 2002-01-29 2005-12-07 三洋電機株式会社 駆動回路
JP2003308030A (ja) 2002-02-18 2003-10-31 Sanyo Electric Co Ltd 表示装置
JP2003332058A (ja) 2002-03-05 2003-11-21 Sanyo Electric Co Ltd エレクトロルミネッセンスパネルおよびその製造方法
CN100517422C (zh) 2002-03-07 2009-07-22 三洋电机株式会社 配线结构、其制造方法、以及光学设备
JP3837344B2 (ja) 2002-03-11 2006-10-25 三洋電機株式会社 光学素子およびその製造方法
US7365408B2 (en) * 2002-04-30 2008-04-29 International Business Machines Corporation Structure for photolithographic applications using a multi-layer anti-reflection coating
TWI232991B (en) * 2002-11-15 2005-05-21 Nec Lcd Technologies Ltd Method for manufacturing an LCD device
KR100652214B1 (ko) * 2003-04-03 2006-11-30 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
US8263983B2 (en) * 2003-10-28 2012-09-11 Semiconductor Energy Laboratory Co., Ltd. Wiring substrate and semiconductor device
KR100982122B1 (ko) * 2003-12-30 2010-09-14 엘지디스플레이 주식회사 수평 전계 인가형 박막 트랜지스터 기판의 불량 화소암점화 방법
US20060003485A1 (en) * 2004-06-30 2006-01-05 Hoffman Randy L Devices and methods of making the same
KR100593943B1 (ko) * 2005-04-30 2006-06-30 삼성전기주식회사 발광 다이오드 패키지의 제조 방법
CN101145564B (zh) * 2005-11-25 2012-08-29 香港科技大学 有源矩阵显示基板制备方法
KR100735310B1 (ko) * 2006-04-21 2007-07-04 삼성전기주식회사 다층 반사 면 구조를 갖는 엘이디 패키지 및 그 제조방법
TWI316297B (en) * 2006-11-10 2009-10-21 Innolux Display Corp Thin film transistor substrate
US8222642B2 (en) * 2007-04-26 2012-07-17 Nec Corporation Field-effect type transistor having two gate electrodes and display element using the same
KR101432716B1 (ko) * 2008-02-25 2014-08-21 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터를 포함하는 표시 장치및 그 제조 방법
KR101234382B1 (ko) 2008-05-23 2013-02-18 엘지디스플레이 주식회사 플렉서블 표시장치 및 그 제조 방법
KR101782176B1 (ko) * 2009-07-18 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
WO2011010542A1 (en) * 2009-07-23 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101267277B1 (ko) * 2011-05-19 2013-05-24 한국기계연구원 유연기판의 금속배선 형성방법
CN102629575B (zh) * 2011-08-23 2014-09-24 京东方科技集团股份有限公司 一种阵列基板及其制造方法
CN103400802B (zh) * 2013-07-30 2016-04-13 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
KR20150034947A (ko) * 2013-09-27 2015-04-06 삼성디스플레이 주식회사 표시 장치의 금속 배선, 박막 트랜지스터 기판 및 박막 트랜지스터 기판의 제조 방법
KR102188690B1 (ko) 2014-01-20 2020-12-09 삼성디스플레이 주식회사 박막트랜지스터, 그의 제조방법 및 박막트랜지스터를 구비하는 평판 표시장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5153754A (en) * 1989-06-30 1992-10-06 General Electric Company Multi-layer address lines for amorphous silicon liquid crystal display devices
US5498573A (en) * 1989-11-29 1996-03-12 General Electric Company Method of making multi-layer address lines for amorphous silicon liquid crystal display devices
WO1992006490A1 (en) * 1990-10-05 1992-04-16 General Electric Company Device self-alignment by propagation of a reference structure's topography
GB2255443B (en) * 1991-04-30 1995-09-13 Samsung Electronics Co Ltd Fabricating a metal electrode of a semiconductor device
KR970004885B1 (ko) * 1993-05-12 1997-04-08 삼성전자 주식회사 평판표시장치 및 그 제조방법
US5518805A (en) * 1994-04-28 1996-05-21 Xerox Corporation Hillock-free multilayer metal lines for high performance thin film structures
US5737041A (en) * 1995-07-31 1998-04-07 Image Quest Technologies, Inc. TFT, method of making and matrix displays incorporating the TFT
KR0175409B1 (ko) * 1995-11-20 1999-02-18 김광호 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
US5731216A (en) * 1996-03-27 1998-03-24 Image Quest Technologies, Inc. Method of making an active matrix display incorporating an improved TFT

Also Published As

Publication number Publication date
US5731216A (en) 1998-03-24
CN1214799A (zh) 1999-04-21
WO1997036324A1 (en) 1997-10-02
JP2000505602A (ja) 2000-05-09
EP0898785A4 (en) 2002-03-13
AU2547897A (en) 1997-10-17
TW299503B (en) 1997-03-01
JP3360831B2 (ja) 2003-01-07
US6160270A (en) 2000-12-12
EP0898785B1 (en) 2008-05-14
DE69738688D1 (de) 2008-06-26
EP0898785A1 (en) 1999-03-03
ATE395718T1 (de) 2008-05-15

Similar Documents

Publication Publication Date Title
CN1117393C (zh) 有源矩阵显示器及其制造方法
US8339559B2 (en) Liquid crystal display unit structure including a patterned etch stop layer above a first data line segment
JP3273793B2 (ja) 改良されたtft、該tft及び該tftを含むマトリクスディスプレイの製造方法
CN100420035C (zh) 薄膜晶体管阵列衬底及其制造方法
US6078365A (en) Active matrix liquid crystal panel having an active layer and an intervening layer formed of a common semiconductor film
CN1288477C (zh) 液晶显示器件的阵列基板及其制造方法
US6627470B2 (en) Array substrate for use in LCD device and method of fabricating same
KR970004885B1 (ko) 평판표시장치 및 그 제조방법
CN1734337A (zh) 掩模
US7196746B2 (en) Pixel structure and manufacturing method thereof
TW200811882A (en) Transparent conductive film, semiconductor device and active matrix display unit
CN102598230B (zh) Mofet的掩模层级减少
CN101063781A (zh) 一种tft lcd阵列基板器件结构及其制造方法
US20060283833A1 (en) Wiring for display device and thin film transistor array panel with the same, and manufacturing method thereof
JP4808654B2 (ja) アレイ回路基板の製造方法
JPH1117188A (ja) アクティブマトリクス基板
KR100857480B1 (ko) 반도체 디바이스 및 액티브 매트릭스형 표시장치
JP2002190598A (ja) 薄膜トランジスタアレイ基板およびその製造方法
JPH10173191A (ja) 薄膜トランジスタおよびその製造方法並びにこれを搭載した液晶表示装置
CN111383998B (zh) 阵列基板及其制作方法
CN101582430A (zh) 阵列基板及其制造方法
KR20070104090A (ko) 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판의 제조방법
KR100464632B1 (ko) 능동매트릭스디스플레이및그제조방법
US6433473B1 (en) Row electrode anodization
KR20110063022A (ko) 어레이 기판 및 이의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1019513

Country of ref document: HK

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20030806

Termination date: 20150326

EXPY Termination of patent right or utility model