CN1142681A - 形成半导体器件的电荷储存电极的方法 - Google Patents

形成半导体器件的电荷储存电极的方法 Download PDF

Info

Publication number
CN1142681A
CN1142681A CN96108014.0A CN96108014A CN1142681A CN 1142681 A CN1142681 A CN 1142681A CN 96108014 A CN96108014 A CN 96108014A CN 1142681 A CN1142681 A CN 1142681A
Authority
CN
China
Prior art keywords
layer
barrier metal
metal layer
platinum
deposit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN96108014.0A
Other languages
English (en)
Other versions
CN1080459C (zh
Inventor
白镕求
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of CN1142681A publication Critical patent/CN1142681A/zh
Application granted granted Critical
Publication of CN1080459C publication Critical patent/CN1080459C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明披露一种在多晶硅电荷储存电极的顶部和侧壁形成一层铂层的半导体器件的电荷储存电极的形成方法，其中的铂层能抑制流经高介电层的泄漏电流同时又能提高电容量。

Description

形成半导体器件的电荷 储存电极的方法
本发明涉及一种形成半导体器件的电荷储存电极的方法，尤其涉及利用在多晶硅电荷储存电极的侧面和上面形成一层铂层来抑制流经高介电层的泄漏电流和能提高电容量的电荷储存电极的形成方法。
由于半导体器件都集成化了，因此单元的尺寸相应地急剧地缩小了。单元尺寸虽然缩小了，但是对于如在动态随机存取存储器(DRAM)的半导体器件单元件操作，其存储节点中是需要有一适量的电容量的。因此，需要创立一种高度可靠和先进的工艺来把电容器所占的面积缩至最小，同时又保留住元件操作所必需的最低电容量。
作为解决这类难题的解决办法是采用钛酸锶钡(BST)或钛酸锆-铅(PZT)作高介电层。不过在采用此类具有高介电常数的介电层时，还需要利用不起反应的如铂的稳定金属来维持低泄漏电流的特性。作为参考，图1所示的是一种在半导体器件中形成铂的电荷储存电极的先有技术。
正如图1所示，先有技术的半导体器件的电荷储存电极的从前制作方法包含：在一片具有结区(2)的硅基片(1)上形成一层绝缘层(3)，蚀刻绝缘层(3)使结区(2)暴露出来以便为电荷储存电极形成一个接触孔，在接触孔中形成多晶硅层(4)，在已形成的结构上淀积作为阻挡层(5)的金属钛层或钽层，随后在金属阻挡层(5)上沉积铂层(6)，再连续地将一部份金属阻挡层(5)和铂层(6)刻图构成电荷储存电极，在最终形成的结构上再形成一层高介电层(7)。在这一情况下，高介电层(7)同阻挡金属层形成直接接触，使电荷储存电极侧壁的电性能降低，从而成为泄漏电流的主要原因。此外，由于要在很小的电荷储存电极的平面上取得高的电容量，就必须淀积一层厚的铂层，这就可能引起铂层的剥落问题或蚀刻过程的难于进行。
本发明的一个目的是通过在多晶硅电荷储存电极的顶部和侧面形成一层铂层，来构成半导体器件的电荷储存电极的方法以解决上述的缺点。为了达到这一目的，本发明包含的步骤有：在已具有结区的硅基片上形成一层绝缘层；蚀刻绝缘层，使结区暴露出来，以便为电荷储存电极形成一个接触孔；在已经形成的结构上依次淀积上一层多晶硅层，第一阻挡金属层，和第一层铂层；再依次地把一部份的多晶硅层和第一阻挡金属层以及第一铂层刻图构成电荷储存电极；在已经形成的层上再连续地淀积上第二阻挡金属层和第二铂层；再连续地利用掩蔽腐蚀法把第二铂层，第二阻挡金属层腐蚀到在电荷储存电极的侧壁只留下一层隔离层；然后再把第二阻挡层的暴露区域腐蚀到预定的厚度。
为了更全面地了解本发明的目的和特征，需要结合附图参考下面的详细说明。
图1是用以说明根据先有技术制造器件的电荷储存电极的剖视图。
图2A至2F是用以示明根据本发明方法制造器件的电荷储存电极的剖视图。
附图上的各个视图，相似的元件采用相同的标号。
图2A至2F是半导体器件剖视图，用来阐明根据本发明方法制造电荷储存电极的连续工艺步骤。
如图2A所示，在已制成结区(2)的硅基片(1)上形成一层绝缘层(3)。然后为了对电荷储存电极制出一个接触孔，就把绝缘层(3)蚀刻到结区(2)暴露出来为止。在此之后，在最终形成的结构上淀积一层多晶硅层(8)，多晶硅层(8)是在原处用磷搀杂，多晶硅层的厚度应当考虑能影响器件的电容量的电荷储存电极侧壁的总表面积加以确定。
如图2B所示，在最终形成的结构上淀积上一层钛层或钽层以形成第一阻挡金属层(9)。第一阻挡金属层(9)的淀积厚度在100至300。然后再依次淀积上第一铂层(10)。在此之后，涂上一层光致抗蚀剂层(11)，并利用一个掩模为电荷储存电极制作布线图案。第一阻挡金属层(9)起到抑制第一铂层同在下面的多晶硅层之间的扩散作用，并且用来促进粘附性能不良的多晶硅层同铂层之间的粘附。
利用光致抗蚀剂层(11)作为掩模，依次蚀刻一部份第一铂层(10)，第一阻挡金属层(9)和多晶硅层(8)。在除掉光致抗蚀剂层(11)以后，再依次淀积一层第二阻挡金属层(12)和一层第二铂层(13)在已形成的结构上，在淀积第二阻挡金属层(12)之前，可能需要进行氩溅蚀法作为预处理以促进层间的粘附。第二阻挡金属层(12)的淀积厚度为为100至300。以上如图2C所示。
图2D所示，是利用掩蔽腐蚀法把第二阻挡金属层(12)和第二铂层(13)深腐蚀到使第二铂层(13)的一部份留在电荷储存电板的侧壁上，只剩一层薄的隔离层。这一薄隔离层所起的作用是增加电荷储存电极的有效表面积，以及促进下面所概括的高介电层的淀积步骤。
图2E所示，沟槽(由图上的“X”指出的)是用一种酸性或碱性溶液把第二阻挡金属层(12)的暴露部份腐蚀掉500以上，而在第一铂层(10)的两个侧壁以及在第二铂层的隔离层下面形成的，所形成的沟槽(“X”)是用于防止保留在第一铂层(10)和第二铂层(13)之间的第二阻挡金属层(12)同高介电层(14)的直接接触而导致高介电层(14)的电性能恶化。
在图2F，形成了电荷储存电极之后，依次地淀积高介电层(14)和一层敷以金属的多晶硅层(15)以组成一个电容器。在淀积高介电层(14)的过程中，沟槽的内部的完全注满了，所以高介电层电性能的恶化就可加以阻止了。同时由于在电荷储存电极的顶部所形成的第一铂层(10)，以及在电荷储存电极的侧壁所形成的第二铂层的薄隔离层(13)，高的介电性能和低的电流泄漏性能就得到保持。再者，采用薄的铂层就可改良由应力引起的铂层的剥落问题以及蚀刻的困难。
依照本发明的详细说明，正是由于多晶硅电荷储存电极的顶部和侧壁都有形成的铂层，电荷储存电极的暴露面积增加了，电荷储存电极的有效表面积也随之增加了，所以在有限的表面上所形成的电容量就可达到最大值。而且由于阻止了高介电层电性的恶化，对电容器电性能的增进就有了显著的效果。
以上的说明，虽然是以一定程度的特殊性的优选方法来说明的，但它只是本发明原理的阐述。应当理解，本发明并不局限于这里所阐明和披露的优选实施方案。因此，在本发明的精神和范围内所能做出的预期变化都将包括在本发明的进一步的实施方案中。

Claims (18)

1.一种半导体器件的电荷储存电极的形成方法，包含下列步骤为：
在已具有结区的硅基片上形成一层绝缘层；
蚀刻此绝缘层使结区暴露出来，以便形成一个接触孔；
在接触孔形成之后，在已形成的结构上依次淀积一层多晶硅层，第一阻挡金属层和第一铂层；
依次把一部份第一铂层，第一阻挡金属层和多晶硅层形成图案；
在该图案形成过程结束之后，在已形成的结构上依次淀积上一层第二阻挡金属层和一层第二铂层；
连续地利用掩蔽腐蚀法把第二铂层和第二阻挡金属层腐蚀到在多晶硅层的侧壁只留下一层隔离层；并把第二阻挡金属层的暴露区域腐蚀掉，使在第一铂层的两侧壁和第二铂层隔离层下部留下沟槽。
2.根据权利要求1的方法，其特征在于该多晶硅层是在原处进行磷搀杂的。
3.根据权利要求1的方法，其特征在于第一阻挡金属层至少是由一种钛和钽的材料形成的。
4.根据权利要求1的方法，其特征在于第二阻挡金属层至少是由一种钛和钽的材料形成的。
5.根据权利要求1的方法，其特征在于第二阻挡金属层的暴露区域是采用酸性溶液腐蚀的。
6.根据权利要求1的方法，其特征在于第二阻挡金属层的暴露区域是采用碱性溶液腐蚀的。
7.根据权利要求1的方法，其特征在于在淀积第二阻挡金属层之前，还包括进行氩溅蚀法。
8.根据权利要求1的方法，其特征在于第二阻挡金属层在掩蔽腐蚀法中被腐蚀的厚度的为500埃。
9.根据权利要求1的方法，其特征在于第一和第二阻挡金属层的淀积厚度为100至300埃。
10.一种半导体器件的电荷储存电极的形成方法，包含下列步骤：
在已具有结区的硅基片上形成一层绝缘层；
蚀刻此绝缘层使结区暴露出来以便形成一个接触孔；
在接触孔形成之后，在已形成的结构上依次淀积一层多晶硅层，第一阻挡金属层和第一铂层；
依次把一部份第一铂层，第一阻挡金属层和多晶硅层形成图案；
该图案形成过程结束之后，在已形成的结构上依次淀积一层第二阻挡金属层和一层第二铂层；
连续地利用掩蔽腐蚀法把第二铂层腐蚀到形成隔离层；并且把第二阻挡金属层的暴露表面腐蚀掉。
11.根据权利要求10的方法，其特征在于该多晶硅层是在原处进行磷搀杂的。
12.根据权利要求10的方法，其特征在于第一阻挡金属层至少是由一种钛和钽的材料形成的。
13.根据权利要求10的方法，其特征在于第二阻挡金属层至少是由一种钛和钽的材料形成的。
14.根据权利要求10的方法，其特征在于第二阻挡金属层的暴露区域是采用酸性溶液腐蚀的。
15.根据权利要求10的方法，其特征在于第二阻挡金属层的暴露区域是采用碱性溶液腐蚀的。
16.根据权利要求10的方法，其特征在于在淀积第二阻挡金属层之前，还包括进行氩溅腐法。
17.根据权利要求10的方法，其特征在于第二阻挡金属层在掩蔽腐蚀法中被腐蚀的厚度的为500埃。
18.根据权利要求10的方法，其特征在于第一和第二阻挡金属层的沉积厚度为100至300埃。
CN96108014A 1995-04-04 1996-04-04 形成半导体器件的电荷储存电极的方法 Expired - Fee Related CN1080459C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019950007846A KR100199346B1 (ko) 1995-04-04 1995-04-04 반도체 소자의 전하저장전극 형성방법
KR7846/95 1995-04-04

Publications (2)

Publication Number Publication Date
CN1142681A true CN1142681A (zh) 1997-02-12
CN1080459C CN1080459C (zh) 2002-03-06

Family

ID=19411528

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96108014A Expired - Fee Related CN1080459C (zh) 1995-04-04 1996-04-04 形成半导体器件的电荷储存电极的方法

Country Status (5)

Country Link
US (1) US5637527A (zh)
JP (1) JP2816321B2 (zh)
KR (1) KR100199346B1 (zh)
CN (1) CN1080459C (zh)
TW (1) TW287300B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101452842B (zh) * 2007-11-30 2010-10-20 中芯国际集成电路制造(上海)有限公司 一种可减小器件漏电流的金属电极制造方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3426420B2 (ja) * 1995-08-21 2003-07-14 三菱電機株式会社 半導体記憶装置およびその製造方法
KR100200299B1 (ko) * 1995-11-30 1999-06-15 김영환 반도체 소자 캐패시터 형성방법
US5843830A (en) * 1996-06-26 1998-12-01 Micron Technology, Inc. Capacitor, and methods for forming a capacitor
JP3179346B2 (ja) * 1996-08-27 2001-06-25 松下電子工業株式会社 窒化ガリウム結晶の製造方法
KR100400290B1 (ko) * 1996-12-31 2003-12-24 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
JP3452800B2 (ja) * 1997-06-30 2003-09-29 ヒュンダイ エレクトロニクス インダストリーズ カムパニー リミテッド 高集積記憶素子およびその製造方法
US6159855A (en) 1998-04-28 2000-12-12 Micron Technology, Inc. Organometallic compound mixtures in chemical vapor deposition
KR20000001945A (ko) * 1998-06-15 2000-01-15 윤종용 디램 셀 캐패시터의 제조 방법
KR100276389B1 (ko) * 1998-07-03 2000-12-15 윤종용 커패시터 및 그 제조방법
KR100301371B1 (ko) * 1998-07-03 2001-10-27 윤종용 반도체메모리장치및그의제조방법
US6197628B1 (en) 1998-08-27 2001-03-06 Micron Technology, Inc. Ruthenium silicide diffusion barrier layers and methods of forming same
US6323081B1 (en) 1998-09-03 2001-11-27 Micron Technology, Inc. Diffusion barrier layers and methods of forming same
US6204172B1 (en) 1998-09-03 2001-03-20 Micron Technology, Inc. Low temperature deposition of barrier layers
US6124164A (en) * 1998-09-17 2000-09-26 Micron Technology, Inc. Method of making integrated capacitor incorporating high K dielectric
US6273951B1 (en) 1999-06-16 2001-08-14 Micron Technology, Inc. Precursor mixtures for use in preparing layers on substrates
US7071557B2 (en) 1999-09-01 2006-07-04 Micron Technology, Inc. Metallization structures for semiconductor device interconnects, methods for making same, and semiconductor devices including same
US6780704B1 (en) 1999-12-03 2004-08-24 Asm International Nv Conformal thin films over textured capacitor electrodes
US8617312B2 (en) * 2002-08-28 2013-12-31 Micron Technology, Inc. Systems and methods for forming layers that contain niobium and/or tantalum
US7115528B2 (en) * 2003-04-29 2006-10-03 Micron Technology, Inc. Systems and method for forming silicon oxide layers
US8479954B2 (en) * 2008-05-15 2013-07-09 Schroeder Industries, Inc. System for identifying fluid pathways through a fluid carrying device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2859363B2 (ja) * 1990-03-20 1999-02-17 富士通株式会社 半導体装置及びその製造方法
US5137842A (en) * 1991-05-10 1992-08-11 Micron Technology, Inc. Stacked H-cell capacitor and process to fabricate same
US5382817A (en) * 1992-02-20 1995-01-17 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a ferroelectric capacitor with a planarized lower electrode
US5335138A (en) * 1993-02-12 1994-08-02 Micron Semiconductor, Inc. High dielectric constant capacitor and method of manufacture
JP3117320B2 (ja) * 1993-04-19 2000-12-11 沖電気工業株式会社 キャパシタ及びその製造方法
US5504041A (en) * 1994-08-01 1996-04-02 Texas Instruments Incorporated Conductive exotic-nitride barrier layer for high-dielectric-constant materials
US5573979A (en) * 1995-02-13 1996-11-12 Texas Instruments Incorporated Sloped storage node for a 3-D dram cell structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101452842B (zh) * 2007-11-30 2010-10-20 中芯国际集成电路制造(上海)有限公司 一种可减小器件漏电流的金属电极制造方法

Also Published As

Publication number Publication date
TW287300B (zh) 1996-10-01
JP2816321B2 (ja) 1998-10-27
JPH08321592A (ja) 1996-12-03
US5637527A (en) 1997-06-10
KR100199346B1 (ko) 1999-06-15
CN1080459C (zh) 2002-03-06

Similar Documents

Publication Publication Date Title
CN1080459C (zh) 形成半导体器件的电荷储存电极的方法
US6210489B1 (en) Methods and etchants for etching oxides of silicon with low selectivity
KR19980066285A (ko) 반도체 소자의 콘택 배선 방법 및 이를 이용한 커패시터 제조방법
US5631804A (en) Contact fill capacitor having a sidewall that connects the upper and lower surfaces of the dielectric and partially surrounds an insulating layer
US6303434B1 (en) Method of forming an electrically conductive structure such as a capacitor
KR0186069B1 (ko) 스택형 디램 셀의 캐패시터 제조방법
KR0144921B1 (ko) 반도체 메모리소자의 커패시터 구조 및 그 제조방법
US6566188B2 (en) Method of forming contact holes in semiconductor devices and method of forming capacitors using the same
US5712182A (en) Method of forming a microelectronic device having a cavity smaller than lithographic tolerances
KR20000026967A (ko) 반도체 장치의 커패시터 및 그 형성 방법
CN1049300C (zh) 制造半导体器件的方法
US6509244B2 (en) Method for forming storage node electrode using a polysilicon hard mask on a sacrificial insulation film
CN1044948C (zh) 用于制造半导体器件叠层电容器的方法
KR100751745B1 (ko) 메모리 셀 커패시터 구조에서 메모리 셀 커패시터 판을형성하는 방법
CN1159758C (zh) 动态随机存取存储器及金属连线的制造方法
CN1189922C (zh) 嵌入式动态随机存取内存的整合自行对准金属硅化物栅极的制造方法
KR100663338B1 (ko) 메모리 셀의 캐패시터 제조 방법
CN1236993A (zh) 动态随机存取存储器单元电容器及其制造方法
CN1299352C (zh) 制造动态随机存取存储器单元电容器的方法
KR0147660B1 (ko) 반도체방치의 커패시터 제조방법
KR930011125B1 (ko) 반도체 메모리장치
KR100213980B1 (ko) 디램의 캐패시터 형성방법
KR100337926B1 (ko) 반도체소자의저장전극형성방법
KR100319876B1 (ko) 실린더형캐패시터를갖는반도체장치및그제조방법
KR930010111B1 (ko) 고집적 반도체 메모리장치의 커패시터 제조방법

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee