CN1147866C - 含多级单元的快擦存储器的读出电路 - Google Patents

含多级单元的快擦存储器的读出电路

Info

Publication number
CN1147866C
CN1147866C CNB951933981A CN95193398A CN1147866C CN 1147866 C CN1147866 C CN 1147866C CN B951933981 A CNB951933981 A CN B951933981A CN 95193398 A CN95193398 A CN 95193398A CN 1147866 C CN1147866 C CN 1147866C
Authority
CN
China
Prior art keywords
unit
eeprom
charge amount
comparer
fast
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB951933981A
Other languages
English (en)
Other versions
CN1150494A (zh
Inventor
M・E・包尔
M·E·包尔
性
S·塔列扎
�氚
A·发齐奥
榈
G·阿伍德
吣岱⒌
J·扎瓦尼发德
弗拉里
K·W·弗拉里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1150494A publication Critical patent/CN1150494A/zh
Application granted granted Critical
Publication of CN1147866C publication Critical patent/CN1147866C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/563—Multilevel memory reading aspects
    • G11C2211/5632—Multilevel reading using successive approximation

Abstract

确定具有两种以上可能状态的存储单元的状态的方法和装置得以公开。在第一实施方案中，具有n种状态的快擦单元(401)，其中n是2的乘方，其状态通过把所选存储单元的阈值电压Vt有选择地和(n-1)个参考电压进行比较而得到确定。对每两种状态使用一个比较器(460和470)，这样比较器的总数等于存储单元中所存的比特数。

Description

含多级单元的快擦 存储器的读出电路
发明领域
本发明一般性地涉及确定半导体存储单元的状态，并特别涉及读出存有一个比特以上数据的快擦存储(flash memory)单元的状态。
发明背景
非易失性半导体存储器件是现有技术中计算机系统设计的基本组成部分。非易失性存储器中数据存储的主要结构是存储单元。一般的现有存储技术中每个单元的最大存储容量是一个比特，即两种状态。在现有技术中已知有的半导体存储单元具有两种以上可能状态，具体的参考文献引用在“发明背景”末尾。
一种现有的非易失性半导体存储器是快擦电可擦可编程只读存储器(快擦EEPROM)。现有快擦EERROM一般允许同时读取几个快擦单元。另外，一般的现有快擦EEPROM的存储容量比在任何时刻可输出的数据量大得多。所以快擦EEPROM的每种输出一般都与排成行和列的快擦单元列阵相关联，其中列阵中的每个快擦单元都是独立寻址的。当用户提供一个地址，快擦EEPROM的行列译码逻辑电路就选取相应的快擦单元。
一般的现有快擦存储单元包括一个具有选择栅极、浮栅、源极和漏极的场效应晶体管(FET)。通过改变浮栅上的电荷量，使快擦单元的阈值电压Vt产生变化，从而把信息存储在快擦单元中。一般的现有技术快擦存储单元可以是“已写入”或“已擦除”两种可能状态之一。图1显示了现有技术快擦器件的快擦单元的分布和Vt的函数关系曲线。可以看出，擦除态和写入态各自对应电压Vt的一段范围。理论上快擦单元可以对注入到浮栅上的每一个电子具有可识别的分离状态。但实际上现有快擦单元一般只有两种可能状态，因为快擦单元结构的不一致，电荷随时间的损耗，需考虑的热学问题以及测量浮栅上电荷时的不精确，都会影响到确定快擦单元所存数据的能力。
为了区分这两种可能的状态，它们以一定的间隔范围分开。根据一种现有技术，当快擦单元被读取时，该快擦单元所导通的电流和参考快擦单元所导通的电流进行比较，其中参考快擦单元的阈值电压Vt设置为在间隔范围之中的某一预定参考电压。一般一个比较器就可完成比较并输出结果。
当某一快擦单元被选中读取时，偏置电压加在其选择栅极上。同时相同的偏置电压加在参考单元的选择栅极上。如果快擦单元已被写入，过多的电子被收集在浮栅上，快擦单元的阈值电压Vt升高，结果所选的快擦单元所导通的漏极电流小于参考快擦单元所导通的漏极电流。现有快擦单元的写入态一般认逻辑值0表示。如果现有快擦单元被擦除，很少或没有过多的电子被收集在浮栅上，快擦单元所导通的漏源电流大于参考快擦单元。现有快擦单元的擦除态一般以逻辑值1表示。
当快擦单元具有三种或更多的可能状态时，和上述相似的现有技术的读出电路不再适用。首先，作为普遍规律，对n种状态必须有(n-1)个参考标准。这可以由(n-1)个参考单元来实现。于是对三种状态就必须有两个参考标准。一般的现有技术读出电路可区别两种状态，并只输出一个参考电压。其次，在一般的现有技术读出电路中只用一个比较器而不是更多个，这些不适合于从多级快擦单元中检索数据。
美国专利No.4,415,992描述了一种用于读出可存储n种状态的存储单元的状态的读出电路，其中(n-1)个比较器和(n-1)个参考电压并联使用以确定存储单元的状态。每个比较器把(n-1)个参考电压中相应的一个和存储单元漏源电流所决定的电压进行比较。需要译码逻辑电路把(n-1)个比较器的输出转换成(log2n)个二进制位。
美国专利No.5,163,021描述了一种读出电路，其中陆续使用n个比较器把可存储n种状态的存储单元的状态和相应的n个参考标准逐一进行比较。也需要译码逻辑电路把(n-1)个比较器的输出转换成(log2n)个二进制位。
发明概述和目的
因此，本发明的一个目的是提供一种方法，用来确定具有两种以上可能状态的存储单元的状态。
本发明的另一个目的是提供一种电路，用来确定具有n种可能状态的存储单元的状态，其中该电路对存在存储单元中的每个比特使用一个比较器。
用于确定具有n种可能状态的存储单元状态的读出电路得以说明，其中n大于2。读出电路包括对应于第一阈值电压电平的第一参考标准以及和存储单元及第一参考电压相连的第一比较器。第一比较器把存储单元的阈值电压电平和第一参考标准进行比较。第一比较器输出比较的第一结果。读出电路还包括对应于第二阈值电压电平的第二参考标准以及对应于第三阈值电压电平的第三参考标准。第二比较器的第一输入端连接到存储单元，其第二输入端有选择地连接到第二参考标准或第三参考标准。一个选择器电路根据第一个结果在第二与第三参考标准之间选择。如果存储单元的阈值电压电平小于第一阈值电压电平，选择器电路把第二参考标准连接到第二比较器。如果存储单元的阈值电压电平大于第一电压电平，选择器电路把第三参考标准连接到第二比较器。
本发明的上述目的和其他目的通过只有一个比较器的读出电路也可达到。选择器电路在(n-1)个参考电压中进行选择。至少要用两个数据锁存器来存储和输出在单元电压电平与所选参考电压的电平之间进行比较的结果。
本发明的其他目的、特征和优点通过附图和接下来的详述将变得更为清楚。
附图简述
本发明通过实施例图示说明，并不局限于附图中的各图，其中相同的标号表示相似的部分，在附图中，
图1说明现有技术快擦器件的快擦单元的分布和VT的关系曲线，
图2是根据第一实施方案的计算机系统的方框图，
图3显示的是多级快擦单元的分布和VT的关系曲线，其中每个快擦单元具有四种可能状态，
图4A显示的是为具有四种可能状态的快擦单元对参考单元进行对分搜索的流程图，
图4B是对分搜索法更规范的流程图，
图5显示的是一种读出电路，该电路用两个比较器来读出具有四种可能状态的快擦单元的状态，
图6显示的是多级快擦单元的分布和VT的关系曲线，其中每个快擦单元具有八种可能状态，
图7显示的是为具有八种可能状态的快擦单元对参考单元进行对分搜索的流程图，
图8显示的是一种读出电路，该电路用一个比较器来确定具有四种可能状态的快擦单元的状态。
发明详述
本发明的说明性实施方案涉及确定具有n种可能状态的半导体存储单元的状态，其中n大于2。根据第一实施方案，对存在存储单元中的每两种状态使用一个比较器。在第二实施方案中，只用一个比较器。两种实施方案都采用对分搜索法，以从(n-1)个参考标准中选一些和存储单元的状态进行比较。
图2所示的是第一实施方案的计算机系统。该计算机系统一般包括总线11，可以有处理器12与之相连，主存储器14、静态存储器16、大容量存储器件17以及集成电路控制器18。静态存储器16可以包括快擦电可控可编程只读存储器(快擦EEPROM)或其他每个单元可存多个比特数据的非易失性存储器。类似地，大容量存储器件17可以是固态硬件17，用每个单元有多个比特的非易失性存储器来存储数据。
集成电路卡19和20可用在该计算机系统中，和个人计算机存储卡工业(PCMCIA)总线26相连。PCMCIA总线26和总线11以及集成电路(IC)控制器18相连，以在卡19、20和计算机系统的其他部分之间传送通讯信息。IC控制器18通过PCMCIA总线26为IC卡19、20提供控制和地址信息，并和总线11相连。
该计算机系统还可包括显示器件21、键盘22、光标控制器23、硬拷贝器件24以及声音采样器25。计算机系统的具体部件和配置是由使用该计算机系统的具体用途决定的。例如，图2中的计算机系统可以是个人数字笔记本(PDA)、笔输入计算机系统、计算机主机或个人计算机等。
对每个实施方案，每个存储单元都是快擦单元。列阵中的每个快擦单元都可以是四种模拟状态之一，且快擦单元的状态由两个二进制位来表示。图3显示的是多级快擦单元的分布与阈值电压Vt的关系曲线。可以看出，每种状态以一定间隔范围分开，并有三个参考标准Ref1，Ref2，Ref3，每一个分别在三个间隔范围中。参考标准用于区分各模拟状态。状态1对应四种状态中电压Vt的最低范围，由两个二进制位都是逻辑值1(都是被擦除态)来表示。状态2由高位(位1)是逻辑值1而低位(位0)是逻辑值0来表示。状态3由位1是逻辑值0而位0是逻辑值1来表示。状态4由两个二进制位都是逻辑值0(都是被写入态)来表示。可能的状态数n不只限于4。例如，状态数可以是3、5、16等。另外，二进制位到模拟态的对应关系也可变化。例如电压Vt的最低区域可以由两个二进制位都是逻辑值0来表示。
应当指出，除快擦EEPROM以外的非易失性存储器和诸如动态随机存取存储器(DRAM)等易失性存储器也可存储三种或更多的模拟态。另外还应指出，具有浮栅的非易失性器件的模拟态可用除阈值电压Vt以外的其他参数来表示。例如，模拟态可用图3所示的阈值电压Vt的范围、漏极电极ID的范围或存储在浮栅上的电荷的范围来表示。诸如DRAM存储单元的易失性存储单元一般包括一个电容，也同样可用电荷、电流或电压等量来表示。
具有浮栅的非易失性存储单元类似于一个场效应晶体管，其阈值电压Vt在有电荷注入到浮栅上时会升高。当阈值电压Vt和单元电荷量升高时，存储单元的漏极电流ID(单元电流)会减小。存储单元阈值电压Vt和存储单元漏极电流ID的关系可表示为：
ID∝Gm×(VG-Vt)    当VD＞VG-Vt时
其中Gm是存储单元的跨导，
    VG是存储单元栅极电压，
    Vd是存储单元漏极电压，
    Vt是存储单元阈值电压。
由这一关系，可有多种不同的方法来测量存在存储单元浮栅上的电荷量，包括：在存储单元选择栅极上加恒定电压，测量存储单元的单元电流；使存储单元的单元电流上升达到预期值，测量选择栅极上所需的电压量；在存储单元选择栅极上加恒定电压，测量连接到存储单元漏极的负载上的电压降，其中负载上的电压降大小由单元电流决定；使连接到存储单元漏极的负载上的电压降上升达到预期值时，测量选择栅极上所需的电压量。不过，为了确定存储单元的模拟态，不必测量存储在浮栅上的电荷量的精确值，只需把存储单元的某一特性和已知参考标准进行比较就已足够。
一种参考标准是被设定为具有已知阈值电压Vt的参考存储单元，该阈值电压Vt一般在所规定的状态之间。存储单元的读出电路可同样用于参考存储单元，读出电路和参考读出电路的输出可用差分比较器进行比较。因此测量存储单元的单元电荷量一般需要进行电压或电流比较，所以参考标准可通过电压源或电流源提供电压或电流而得到，该电压或电流对应于单元电荷量在所规定的模拟态之间的参考存储单元。为此，参考标准Ref1、Ref2和Ref3没有限定为阈值电压、单元电流或存在浮栅上的电荷量。而应认为图3所示的参考标准对应于由单元电荷量、单元电流ID以及阈值电压Vt之间的关系所定义的存储单元特性。为了简化以下讨论，参考标准Ref1、Ref2和Ref3将分别表示为阈值电压VR1、VR2和VR3。
图4A显示的是对分搜索法的流程图，该方法用来确定具有两种以上可能状态的存储单元的状态。在步骤301中，测出所选单元的单元电荷量，并和Vt等于VR2的第一参考快擦单元相比较。根据初次比较的结果，测得的所选单元的单元电荷量，在Vt等于VR1的第二参考快擦单元与Vt等于VR3的第三参考快擦单元中选择一个与之进行比较。如果测得的所选快擦单元的电荷量小于第一参考快擦单元的单元电荷量，测得的单元电荷量就在步骤2中和第二参考快擦单元进行比较，所选快擦单元是状态1或状态302。如果测得的所选快擦单元的单元电荷量大于第一参考快擦单元的单元电荷量，测得的单元电荷量就在步骤303中和第三参考快擦单元进行比较，所选快擦单元是状态3或状态4。单元电荷量的测量可以根据前面所讨论的方法中任意一种来实现。
图4B显示的是本实施方案对分搜索法的规范流程图。在步骤311中，测出存储单元的单元电荷量。在步骤312中，确定存储单元的单元电荷量是否小于参考标准Ref2的单元电荷量。如果存储单元的单元电荷量小于参考标准Ref2的单元电荷量，存储单元的阈值电压Vt就小于其Vt等于VR2的参考存储单元的阈值电压。同样，存储单元的单元电流ID大于具有单元电流IR2的参考存储单元的单元电流IR2。如果存储单元的单元电荷量小于参考标准Ref2的单元电荷量，在步骤313中就选出Ref1。在步骤314中，确定存储单元的单元电荷量是否小于参考标准Ref1的单元电荷量。如果存储单元的单元电荷量小于参考标准Ref1的单元电荷量，在步骤315中存储单元表示为状态1。如果存储单元的单元电荷量大于参考标准Ref1的单元电荷量。在步骤316中存储单元表示为状态2。
如果存储单元的单元电荷量小于参考标准Ref1的单元电荷量，在步骤317中就选出Ref2。在步骤318中，确定存储单元的单元电荷量是否小于参考标准Ref3的单元电荷量。如果存储单元的单元电荷量小于参考标准Ref3的单元电荷量，在步骤319中存储单元表示为状态3。如果存储单元的单元电荷量大于参考标准Ref3的单元电荷量，在步骤320中存储单元表示为状态4。
图5显示的是确定具有两种以上可能状态的存储单元的状态的读出电路。这一电路实现了图4A、4B所示的方法。该电路采用恒定栅极电压/可变单元电流的读出电路，其中恒定偏压Vs加到所选快擦单元401以及参考快擦单元486、487、488的选择栅极上。所选快擦单元401的状态随快擦单元141的浮栅142上的电荷量而变化，该状态可通过把所选快擦单元401的单元电流和参考快擦单元486的参考单元电流以及参考快擦单元487与488两者中所选的一个的参考单元电流进行比较而确定。为了测量各个单元电流，一个负载连接到各快擦单元的漏极以得到电压降。以这种方式所选快擦单元的单元电荷量被测出，并用来确定所选快擦单元的模拟态。
本实施方案的多级快擦单元401包括选择栅级、浮栅402、漏极和源极。所选快擦单元401是排成行列矩阵的这种多极快擦单元形成的列阵410中的一个。当列译码器420和行译码器430根据用户提供的地址选中所选快擦单元401时，所选快擦单元401被选出。当所选快擦单元401被选出后，偏压Vs加到快擦单元401的选择栅极上，快擦单元401的漏极通过列译码器420连接到漏极偏压电路440。当然，列阵410可有几个快擦单元以相同的方式被同时选出，这样可同时读出多位数据。因此，每个所选出的单元将连接到与图5所示相似的读出电路上。
当偏压Vs加在所选快擦单元401的选择栅极上时，通过确定单元阈值电压Vt，所选快擦单元401的浮栅上的单元电荷量决定了流经所选快擦单元401的单元电流量。当所选快擦单元401导通电流时，相应的电流流经列负载445，从而在VCC到节点450间产生电压降。节点450的电压被差分比较器460和470读出，用来确定快擦单元401的状态。
在图5中，列负载445表示为当作电阻连接的一个N沟道FET446，其源极连到节点450，漏极连到VCC，栅极连到恒定电压VCL。恒定电压VCL最好使FET446工作在饱和区。另外，列负载也可以用电阻器。漏极偏压电路440也连在列阵410和节点450之间。漏极偏压电路440的作用是使列负载445和所选快擦单元401的漏极隔离，并偏置所选快擦单元401的漏极。漏极偏压电路包括一个N沟道FET441，其漏极连到节点450，其源极通过列译码器420连到所选快擦单元401，其栅极连到非门442的输出端，该非门的输入端连到FET441的源极。或者，N沟道FET441也可以连接成静态栅-阴放大器(static gatecascode)。
节点450的电压是所选快擦单元401的漏源电流的函数。同样，所选快擦单元401的单元电流是浮栅402上的电荷量的函数。当Vt升高时，单元电流下降。类似地，当Vt下降时，单元电流就升高。这样，如果所选快擦单元401在状态1时，节点450的电压比所选快擦单元401在状态2时低。
在这一电路中，比较器460和470通过把节点450的电压分别和参考节点465与475的电压进行比较而确定所选快擦单元401的状态。在这一实施方案中，参考节点465的电压由其Vt设置为VR2的参考快擦单元486决定。于是，如果所选快擦单元被设置为状态1或状态2，参考节点465的电压就高于节点450的电压。如果所选快擦单元被设置为状态3或状态4，节点465的电压就低于节点450的电压。参考快擦单元486的源极接地，栅极接到偏置电压Vs，漏极接到参考漏极偏压电路467，该电路最好和漏极偏压电路440相同。漏极偏压电路467连接到参考列负载电路466，该列负载电路最好和列负载445相同。对比较器470，参考节点475的电压由在Vt分别等于VR1和VR3的的参考快擦单元487和488中选择一个来决定。参考节点475同样连接到参考列负载496和参考漏极偏置497。
有多种不同方法可提供参考电压来读出所选快擦单元的状态。例如，一种电路采用阈值电压Vt不同而漏极连在一起的两个参考单元。两个相同的列负载电路在参考节点并连接到两个参考单元的漏极。假定相同的电压加到参考单元的选择栅极上，参考节点的电压等效于一个参考单元的情形，其电压等于单元电流和一个列负载电路的电阻相乘，其中单元电流等于原两个参考单元的单元电流平均值。同样，参考电压也可用一个参考单元产生，其栅极由数模转换器驱动为(n-1)个不同值之一。一种参考电路进一步的讨论，可见Frary等的美国专利No.5,289,412，已普通许可给美国加州圣克拉拉的英特尔公司(IntelCorporation of Santa Clara，California.)。
另外，流经参考列负载466的电流也可用除参考快擦单元外的其他电路产生。例如，可用恒定源或电流镜等。电流镜像电路和参考快擦单元列阵一起使用可提供同时读出多个快擦单元所需的参考电流，而不需为存储器件的每种输出复制参考快擦单元列阵。
比较器460和470的反相端都连接到节点450，以读出当偏压Vs加到所选快擦单元401的选择栅极时所产生的电压。比较器460的同相端连接到参考节点465。比较器470的同相端连接到参考节点475。根据比较器460的输出在参考快擦单元487和488中进行选择。选择器电路480连接在比较器460的输出信号线491和第一与第二参考单元之间。
选择器电路480包括连接在漏极偏压电路497和参考快擦单元487之间的第一N沟道FET481，以及连接在漏极偏压电路497和参考快擦单元488之间的第二N沟道FET482。比较器460的输出信号线490连接到FET481的栅极。非门483连接在输出信号线490和FET482的栅极之间。如果第一比较器460的输出是逻辑值1，表示所选快擦单元401的Vt低于参考快擦单元486，第一FET481导通，第二比较器470连接到参考快擦单元487。如果第一比较器460的输出是逻辑值0，非门使该输出反相，使第二FET482导通，将第二比较器470连接到参考快擦单元488。第二比较器470经输出信号线491输出第二次比较的结果。在这一实施方案中，输出信号线490输出高位“位1”，输出信号线491输出低位“位0”。这样就不需要译码逻辑电路，因为比较器460和470的输出直接对应于所选快擦单元401的状态。输出信号线490和491就可直接到映射到存储器件的输出，于是所选快擦单元401的两位以并行方式读出。
当可能状态数n是2的乘方即(log2n)是整数时，这一实施方案的读出电路特别有用，因为该电路被设计为进行对分搜索。当n等于4，第一参考单元的阈值电压Vt最好在(n/2)态和(n/2+1)态之间的间隔范围中。如果第一参考单元的阈值电压Vt大于所选快擦单元的阈值电压Vt，第二参考单元的阈值电压Vt最好在(n/4)态和(n/4+1)态之间的间隔范围中。如果第一参考单元的阈值电压Vt小于所选快擦单元的阈值电压Vt，第二参考单元的阈值电压Vt最好在(3n/4)态和((3n/4)+1)态之间的间隔范围中。每个单元每多存入一个比特，最好增加一个比较器并修改选择器电路。
当n等于8、16、32等时，以相同方式继续选择参考单元，余下的状态被对分直到存储在快擦单元中的所有位的状态都被确定。图6是可能有八种状态的存储器件中快擦单元的分布与Vt的关系。图7显示了当状态数等于8时对分搜索的流程图。根据图7，八个参考单元的对分搜索由步骤711开始，把所选单元的单元电荷量和其Vt等于VR4的第一参考单元的单元电荷量进行初次比较。如果测得的单元电荷量小于第一参考单元的单元电荷量，就在步骤712、713和71 4中继续搜索，和图4A中的步骤301、302和303所述相同。如果测得的单元电荷量大于第一参考单元的单元电荷量，就如步骤722、723和724所示继续搜索。每种状态以三个二进制位表示。
图8显示了一种读出电路，只用一个比较器来确定具有四种可能状态的快擦单元的状态。和第一实施方案不同，这一实施方案是同步电路。和第一实施方案相同的是，比较器460的反相端连接到节点450。比较器460的同相端连接到参考节点465。译码电路563决定三个参考快擦单元486、487和488中哪一个连接到参考漏极偏压电路467。当状态数等于4时，计数器566由计数0开始到最大计数量1。存储在快擦单元中的数据每增加一个比特，最大计数量就增加1。对有三个比特的单元最大计数量为2。时钟脉冲发生器567为计数器566提供时钟信号，每经过一个时钟周期，计数器就增加计数一次。时钟脉冲发生器的频率可由现有技术已知的方示来确定。
译码电路563以计数器566的输出以及第一锁存器580的输出为输入信号。译码电路563的示范真值表如表1所示。FET610、615、620和625，以及非门605和630，一起实现表1中的真值表，和图4A、4B所示的对分搜索相类似。
                    表1
    计数     第一次结果     VREF
    0     X     VR2
    1     1     VR1
    1     0     VR3
在读操作中，计数器初始化为0，这样漏极偏置467连接到参考快擦单元486。参考快擦单元486的阈值电压Vt等于VR2。第一次比较的结果存在锁存器580中。第一结果由锁存器580经信号线590输出，并反馈回译码电路563。如果第一结果是逻辑值1，阈值电压Vt等于VR1的参考快擦单元487被选出，节点465的电压和节点450的电压进行比较。如果第一结果是逻辑值0，阈值电压Vt等于VR3的参考快擦单元488被选出。第二结果由比较器460输出，并存在锁存器585中。第二结果由锁存器585经信号线591输出。输出信号线590输出高位“位1”，输出信号线591输出低位“位0”。
在以上详述中，本发明在其具体的示范实施方案方面得到说明。但是，显然可对其进行改进和修改，而不脱离如随附权利要求所述的本发明进一步的宗旨和范围。所以，以上详述的附图应看成是示意性的而不是限制性的。

Claims (5)

1.在含有至少一个快擦型电可擦除可编程只读存储器(EEPROM)单元(401)的快擦存储器件中，该只读存储器单元具有n比特以表示2n种状态，每个状态对应于单元电荷量的一段预定范围，其中快擦型电可擦除可编程只读存储器(EEPROM)单元(401)的电荷量被检测，一种用于确定快擦EEPROM(401)单元的状态的方法，该方法包括以下步骤：
a)用第一比较器(460)将快擦EEPROM单元(401)的单元电荷量与所选的第一参考单元(486)的参考单元电荷量相比较；
b)从第一比较器(460)输出步骤b)的结果(490)，表示快擦EEPROM单元(401)中n比特的第一个；
c)将步骤a)的结果(490)送到选择器电路(480)的输入端，选择器电路(480)选择第二参考单元(487)和第三参考单元(488)之一，其中在第二(487)和第三(488)参考单元之间的选择响应步骤b)的结果作出，如果快擦EEPROM(401)的电荷量小于所选的第一参考单元(486)的参考电荷量，则第二参考单元(487)被选中，如果快擦EEPROM单元(401)的单元电荷量大于所选的第一参考单元(486)的参考电荷量，则第三参考单元(488)被选中；
d)用第二比较器(470)比较快擦EEPROM单元(401)的单元电荷量和在第二(487)与第三(488)参考单元中选出的一个的单元电荷量；和
e)从第二比较器(470)输出步骤d)的结果，表示快擦EEPROM单元的n比特的第二个，其中第一比较器(490)继续输出步骤a)的结果，而步骤c)、d)和e)这样完成，即，使得第一比较器(460)输出n比特的第一个而同时第二比较器(470)输出n比特的第二个，以表示快擦EEPROM单元(401)的状态。
2.如权利要求1所述的方法，还包括步骤：
f)响应步骤e)的结果，选择第四和第五参考单元中的一个，如果快擦EEPROM单元的单元电荷量是第一个值，则第四参考单元被选中，如果快擦EEPROM单元的单元电荷量是第二个值，则第五参考单元被选中；
g)比较(724)快擦EEPROM单元的单元电荷量与第四和第五参考单元中被选中的一个的参考单元电荷量；
h)输出步骤g)的结果，表示快擦EEPROM单元中n比特的第三个，其中第一和第二比较器分别继续输出步骤a)和e)的结果，而步骤f)、g)和h)的完成使得，与n比特的第三个同时，第一比较器输出n比特的第一个，第二比较器输出n比特的第二个，以表示快擦EEPROM单元的状态。
3.在含有至少一个快擦型电可擦除可编程只读存储器(EEPROM)单元的快擦存储器件中，其中EEPROM单元具有表示2n种状态的n比特，每个状态对应于单元电荷量的一段预定范围，一种用于确定快擦EEPROM单元状态的方法，其中快擦EEPROM单元(410)的电荷量被感测，其特征在于，所述方法包括以下步骤：
a)使用比较器(460)比较快擦EEPROM单元(410)的单元电荷量和在解码电路(563)中选定的第一参考单元(486)的参考单元电荷量；
b)从第一比较器(460)输出步骤a)的结果，表示快擦EEPROM单元中n比特的第一个；
c)将步骤a)的结果送到解码电路(563)的输入端，解码电路(563)响应步骤a)的结果选择第二参考单元(487)和第三参考单元(488)中的一个，当快擦EEPROM的单元(401)电荷量小于选定的第一参考单元(486)的参考单元电荷量时，第二参考单元被选中，当快擦EEPROM的单元电荷量(401)大于选定的第一参考单元的参考单元(486)电荷量时，第三参考单元(488)被选中；
d)使用比较器(460)比较快擦EEPROM单元(410)的单元电荷量与从第二(487)和第三(488)参考单元中选出的一个的参考单元电荷量；和
f)从比较器(460)输出步骤d)的结果，表示快擦EEPROM单元的n比特的第二个，其中步骤a)和步骤b)的结果表示快擦EEPROM(410)单元的状态。
4.含有至少一个快擦型电可擦除可编程只读存储器(EEPROM)单元(401)的快擦存储器件，其中EEPROM单元中存有表示2n种状态之一的n比特，每个状态对应单元电荷量的一段预定的范围，其特征在于，该快擦存储器件包括：
a)第一比较器(460)，它完成把快擦EEPROM单元的单元电荷量与第一参考单元相比较的第一个比较，其中从第一比较器输出第一个比较的结果(490)，以表示快擦EEPROM单元的n比特的一个值；
b)一选择器电路(480)，具有用于接收第一个比较的结果(490)的输入端，比较器电路(480)响应第一个比较的结果(480)从第二(487)和第三(488)参考单元中选出一个，当快擦EEPROM单元的单元电荷量少于第一参考单元电荷量时，第二参考单元被选中，当快擦EEPROM单元的单元电荷量大于第一参考单元(486)电荷量时，第三参考单元被选中；
c)第二比较器(470)，它完成第二个比较，即，将快擦EEPROM单元(401)的单元电荷量与从第二(487)和第三(488)参考单元中选出的一个的单元电荷量相比较，其中第二个比较的结果(491)从第二比较器(470)输出，以表示快擦EEPROM单元(401)的(n-1)比特，其中第一比较器(460)继续输出第一个比较的结果(490)，而步骤b)、c)的完成使得第一比较器(460)输出n比特，同时第二比较器(470)输出(n-1)比特以表示快擦EEPROM单元(401)的状态。
5.一种快擦存储器件，包括：
具有表示2n种状态的n比特的快擦型电可擦除可编程只读存储器(EEPROM)单元(410)，每种状态对应于单元电荷量的一段预定范围；与快擦EEPROM单元(410)耦接的比较器(460)，快擦存储器设备包括：
与比较器(460)耦接且包含n-1个参考单元电荷量的解码电路(563)，其中，响应快擦EEPROM单元(410)的单元电荷量与n-1个参考单元电荷量的第一个之间的第一个比较，比较器输出第一信号，其中第一信号表示快擦EEPROM单元中的一个n比特；其中响应第一信号，解码电路(563)从n-1个参考单元电荷量的第二个和第三个中选出一个；其中响应第二个比较，即，将快擦EEPROM单元的单元电荷量与从第二和第三参考单元电荷量中选出的一个相比较，比较器输出第二信号，且其中第二信号表示快擦EEPROM单元的一个(n-1)位。
CNB951933981A 1994-06-02 1995-05-18 含多级单元的快擦存储器的读出电路 Expired - Fee Related CN1147866C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US25268094A 1994-06-02 1994-06-02
US08/252,680 1994-06-02

Publications (2)

Publication Number Publication Date
CN1150494A CN1150494A (zh) 1997-05-21
CN1147866C true CN1147866C (zh) 2004-04-28

Family

ID=22957051

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB951933981A Expired - Fee Related CN1147866C (zh) 1994-06-02 1995-05-18 含多级单元的快擦存储器的读出电路

Country Status (9)

Country Link
US (2) US5828616A (zh)
EP (1) EP0763242B1 (zh)
KR (1) KR100287979B1 (zh)
CN (1) CN1147866C (zh)
AU (1) AU2593595A (zh)
DE (1) DE69521705D1 (zh)
HK (1) HK1011453A1 (zh)
RU (1) RU2190260C2 (zh)
WO (1) WO1995034075A1 (zh)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6002614A (en) 1991-02-08 1999-12-14 Btg International Inc. Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell
US6222762B1 (en) * 1992-01-14 2001-04-24 Sandisk Corporation Multi-state memory
US7071060B1 (en) * 1996-02-28 2006-07-04 Sandisk Corporation EEPROM with split gate source side infection with sidewall spacers
JP3205658B2 (ja) * 1993-12-28 2001-09-04 新日本製鐵株式会社 半導体記憶装置の読み出し方法
US5748535A (en) * 1994-10-26 1998-05-05 Macronix International Co., Ltd. Advanced program verify for page mode flash memory
US6353554B1 (en) 1995-02-27 2002-03-05 Btg International Inc. Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell
JP2001508910A (ja) * 1996-06-14 2001-07-03 シーメンス アクチエンゲゼルシヤフト 多重レベルの電荷を記憶するためのデバイス及び方法並びに該デバイスの読出しのためのデバイス及び方法
US5754469A (en) * 1996-06-14 1998-05-19 Macronix International Co., Ltd. Page mode floating gate memory device storing multiple bits per cell
US5835414A (en) * 1996-06-14 1998-11-10 Macronix International Co., Ltd. Page mode program, program verify, read and erase verify for floating gate memory device with low current page buffer
US6857099B1 (en) * 1996-09-18 2005-02-15 Nippon Steel Corporation Multilevel semiconductor memory, write/read method thereto/therefrom and storage medium storing write/read program
KR100226746B1 (ko) * 1996-12-30 1999-10-15 구본준 다중비트셀의데이타센싱장치및방법
JP3169858B2 (ja) * 1997-06-20 2001-05-28 日本電気アイシーマイコンシステム株式会社 多値型半導体記憶装置
JPH11176178A (ja) * 1997-12-15 1999-07-02 Sony Corp 不揮発性半導体記憶装置およびそれを用いたｉｃメモリカード
JP3165101B2 (ja) 1998-03-05 2001-05-14 日本電気アイシーマイコンシステム株式会社 多値式半導体メモリ装置およびその不良救済方法
KR100339023B1 (ko) * 1998-03-28 2002-09-18 주식회사 하이닉스반도체 문턱전압을조절할수있는플래쉬메모리장치의센싱회로
US6038166A (en) * 1998-04-01 2000-03-14 Invox Technology High resolution multi-bit-per-cell memory
US5999451A (en) * 1998-07-13 1999-12-07 Macronix International Co., Ltd. Byte-wide write scheme for a page flash device
CA2277717C (en) 1999-07-12 2006-12-05 Mosaid Technologies Incorporated Circuit and method for multiple match detection in content addressable memories
US6188606B1 (en) 1999-08-06 2001-02-13 Advanced Micro Devices, Inc. Multi state sensing of NAND memory cells by varying source bias
US6141244A (en) * 1999-09-02 2000-10-31 Advanced Micro Devices, Inc. Multi level sensing of NAND memory cells by external bias current
US6550028B1 (en) * 1999-10-19 2003-04-15 Advanced Micro Devices, Inc. Array VT mode implementation for a simultaneous operation flash memory device
US6219279B1 (en) * 1999-10-29 2001-04-17 Zilog, Inc. Non-volatile memory program driver and read reference circuits
JP4249352B2 (ja) * 1999-11-09 2009-04-02 富士通株式会社 不揮発性半導体記憶装置
US6292395B1 (en) * 1999-12-30 2001-09-18 Macronix International Co., Ltd. Source and drain sensing
US6363008B1 (en) 2000-02-17 2002-03-26 Multi Level Memory Technology Multi-bit-cell non-volatile memory with maximized data capacity
US6856568B1 (en) 2000-04-25 2005-02-15 Multi Level Memory Technology Refresh operations that change address mappings in a non-volatile memory
US6396744B1 (en) 2000-04-25 2002-05-28 Multi Level Memory Technology Flash memory with dynamic refresh
US7079422B1 (en) 2000-04-25 2006-07-18 Samsung Electronics Co., Ltd. Periodic refresh operations for non-volatile multiple-bit-per-cell memory
DE60037504T2 (de) 2000-05-31 2008-12-11 Stmicroelectronics S.R.L., Agrate Brianza Referenzzellenmatrixanordnung zum Datenlesen in einer nichtflüchtigen Speicheranordnung
DE60039587D1 (de) 2000-05-31 2008-09-04 St Microelectronics Srl Schaltungsanordnung zum Programmieren von Daten in Referenzzellen einer nichtflüchtigen Multibitspeicheranordnung
US6535423B2 (en) * 2000-12-29 2003-03-18 Intel Corporation Drain bias for non-volatile memory
US6744671B2 (en) * 2000-12-29 2004-06-01 Intel Corporation Kicker for non-volatile memory drain bias
US6570789B2 (en) 2000-12-29 2003-05-27 Intel Corporation Load for non-volatile memory drain bias
US6477086B2 (en) 2000-12-29 2002-11-05 Intel Corporation Local sensing of non-volatile memory
US6456540B1 (en) 2001-01-30 2002-09-24 Intel Corporation Method and apparatus for gating a global column select line with address transition detection
EP1249841B1 (en) 2001-04-10 2008-10-29 STMicroelectronics S.r.l. Reading circuit and method for a multilevel non volatile memory
TW559814B (en) * 2001-05-31 2003-11-01 Semiconductor Energy Lab Nonvolatile memory and method of driving the same
US6496051B1 (en) * 2001-09-06 2002-12-17 Sharp Laboratories Of America, Inc. Output sense amplifier for a multibit memory cell
US6700815B2 (en) * 2002-04-08 2004-03-02 Advanced Micro Devices, Inc. Refresh scheme for dynamic page programming
US6594181B1 (en) * 2002-05-10 2003-07-15 Fujitsu Limited System for reading a double-bit memory cell
US20030214867A1 (en) * 2002-05-17 2003-11-20 Matthew Goldman Serially sensing the output of multilevel cell arrays
TW564426B (en) * 2002-07-09 2003-12-01 Macronix Int Co Ltd Circuit and method of sensing amplifier with adjustable reference terminal bit line load
US6847550B2 (en) * 2002-10-25 2005-01-25 Nexflash Technologies, Inc. Nonvolatile semiconductor memory having three-level memory cells and program and read mapping circuits therefor
JP4113423B2 (ja) * 2002-12-04 2008-07-09 シャープ株式会社 半導体記憶装置及びリファレンスセルの補正方法
JP2005092923A (ja) * 2003-09-12 2005-04-07 Renesas Technology Corp 半導体記憶装置
JP3924568B2 (ja) * 2004-02-20 2007-06-06 Ｎｅｃエレクトロニクス株式会社 フラッシュメモリにおけるデータアクセス制御方法、データアクセス制御プログラム
ITMI20041988A1 (it) * 2004-10-20 2005-01-20 Atmel Corp "metodo e sistema per la fornitura di rilevazione in un dispositivo di memoria a banchi multipli."
ITMI20042538A1 (it) * 2004-12-29 2005-03-29 Atmel Corp Metodo e sistema per la riduzione del soft-writing in una memoria flash a livelli multipli
KR100666174B1 (ko) * 2005-04-27 2007-01-09 삼성전자주식회사 3-레벨 불휘발성 반도체 메모리 장치 및 이에 대한구동방법
ITMI20051075A1 (it) * 2005-06-10 2006-12-11 Atmel Corp "sistema e metodo per eguagliare la resistenza in una memoria non volatile"
US7656710B1 (en) 2005-07-14 2010-02-02 Sau Ching Wong Adaptive operations for nonvolatile memories
JP4660353B2 (ja) * 2005-11-01 2011-03-30 株式会社東芝 記憶媒体再生装置
US7941590B2 (en) * 2006-11-06 2011-05-10 Marvell World Trade Ltd. Adaptive read and write systems and methods for memory cells
DE102007001859B3 (de) * 2007-01-12 2008-04-24 Qimonda Ag Integrierte Schaltung, Speicherbaustein und Verfahren zum Bestimmen eines Speicherzustands einer resistiven Speicherzelle
US7400521B1 (en) 2007-01-12 2008-07-15 Qimoda Ag Integrated circuit, memory chip and method of evaluating a memory state of a resistive memory cell
KR101261008B1 (ko) * 2007-08-14 2013-05-06 삼성전자주식회사 3-레벨 비휘발성 메모리 셀을 포함하는 비휘발성 메모리장치의 구동 방법 및 그 방법을 사용하는 비휘발성 메모리장치
US8255623B2 (en) * 2007-09-24 2012-08-28 Nvidia Corporation Ordered storage structure providing enhanced access to stored items
US7916537B2 (en) * 2009-06-11 2011-03-29 Seagate Technology Llc Multilevel cell memory devices having reference point cells
CN102081959B (zh) * 2009-11-26 2013-06-12 中国科学院微电子研究所 一种存储器读出电路以及存储器
CN102932610B (zh) * 2012-10-15 2016-03-23 清华大学 一种基于快闪存储器的图像传感器阵列结构
CN102932609B (zh) * 2012-10-15 2015-06-24 清华大学 一种基于快闪存储器的图像传感器的数据读取方法
CN102932611B (zh) * 2012-10-15 2015-10-28 清华大学 一种基于快闪存储器的图像传感器的数据读出电路
US9946495B2 (en) 2013-04-25 2018-04-17 Microsoft Technology Licensing, Llc Dirty data management for hybrid drives
KR20180016854A (ko) * 2016-08-08 2018-02-20 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
US11605434B1 (en) * 2021-08-31 2023-03-14 Micron Technology, Inc. Overwriting at a memory system

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3142824A (en) * 1963-10-16 1964-07-28 Control Data Corp Analog storage circuit
US3304103A (en) * 1965-12-22 1967-02-14 Ibm Cut card continuous forms
US3505655A (en) * 1968-06-21 1970-04-07 Ibm Digital storage system operating in the magnitude-time domain
FR2246022B1 (zh) * 1973-09-28 1979-06-01 Siemens Ag
US4181980A (en) * 1978-05-15 1980-01-01 Electronic Arrays, Inc. Acquisition and storage of analog signals
US4202044A (en) * 1978-06-13 1980-05-06 International Business Machines Corporation Quaternary FET read only memory
US4287570A (en) * 1979-06-01 1981-09-01 Intel Corporation Multiple bit read-only memory cell and its sense amplifier
IT1224062B (it) * 1979-09-28 1990-09-26 Ates Componenti Elettron Metodo di programmazione per una memoria a semiconduttore non volatile elettricamente alterabile
JPS5660247A (en) * 1979-10-22 1981-05-25 Hiraoka Shokusen Soft sheet
US4415992A (en) * 1981-02-25 1983-11-15 Motorola, Inc. Memory system having memory cells capable of storing more than two states
JPS57176598A (en) * 1981-04-20 1982-10-29 Sanyo Electric Co Ltd Write-in circuit for non-volatile analog memory
US4388702A (en) * 1981-08-21 1983-06-14 Mostek Corporation Multi-bit read only memory circuit
US4460982A (en) * 1982-05-20 1984-07-17 Intel Corporation Intelligent electrically programmable and electrically erasable ROM
JPS5949022A (ja) * 1982-09-13 1984-03-21 Toshiba Corp 多値論理回路
JPS6013398A (ja) * 1983-07-04 1985-01-23 Hitachi Ltd 半導体多値記憶装置
EP0136119B1 (en) * 1983-09-16 1988-06-29 Fujitsu Limited Plural-bit-per-cell read-only memory
US4771404A (en) * 1984-09-05 1988-09-13 Nippon Telegraph And Telephone Corporation Memory device employing multilevel storage circuits
KR900002664B1 (ko) * 1985-08-16 1990-04-21 가부시끼가이샤 히다찌세이사꾸쇼 시리얼 데이터 기억 반도체 메모리
US5012448A (en) * 1985-12-13 1991-04-30 Ricoh Company, Ltd. Sense amplifier for a ROM having a multilevel memory cell
US4943948A (en) * 1986-06-05 1990-07-24 Motorola, Inc. Program check for a non-volatile memory
US5034922A (en) * 1987-12-21 1991-07-23 Motorola, Inc. Intelligent electrically erasable, programmable read-only memory with improved read latency
US4875188A (en) * 1988-01-12 1989-10-17 Intel Corporation Voltage margining circuit for flash eprom
US5222046A (en) * 1988-02-17 1993-06-22 Intel Corporation Processor controlled command port architecture for flash memory
US5053990A (en) * 1988-02-17 1991-10-01 Intel Corporation Program/erase selection for flash memory
US5095344A (en) * 1988-06-08 1992-03-10 Eliyahou Harari Highly compact eprom and flash eeprom devices
US5043940A (en) * 1988-06-08 1991-08-27 Eliyahou Harari Flash EEPROM memory systems having multistate storage cells
US5293560A (en) * 1988-06-08 1994-03-08 Eliyahou Harari Multi-state flash EEPROM system using incremental programing and erasing methods
US4989179A (en) * 1988-07-13 1991-01-29 Information Storage Devices, Inc. High density integrated circuit analog signal recording and playback system
US4890259A (en) * 1988-07-13 1989-12-26 Information Storage Devices High density integrated circuit analog signal recording and playback system
JPH07105146B2 (ja) * 1988-07-29 1995-11-13 三菱電機株式会社 不揮発性記憶装置
US5163021A (en) * 1989-04-13 1992-11-10 Sundisk Corporation Multi-state EEprom read and write circuits and techniques
US5172338B1 (en) * 1989-04-13 1997-07-08 Sandisk Corp Multi-state eeprom read and write circuits and techniques
DE69034191T2 (de) * 1989-04-13 2005-11-24 Sandisk Corp., Sunnyvale EEPROM-System mit aus mehreren Chips bestehender Blocklöschung
FR2650109B1 (fr) * 1989-07-20 1993-04-02 Gemplus Card Int Circuit integre mos a tension de seuil ajustable
US5200920A (en) * 1990-02-08 1993-04-06 Altera Corporation Method for programming programmable elements in programmable devices
US5289406A (en) * 1990-08-28 1994-02-22 Mitsubishi Denki Kabushiki Kaisha Read only memory for storing multi-data
US5126967A (en) * 1990-09-26 1992-06-30 Information Storage Devices, Inc. Writable distributed non-volatile analog reference system and method for analog signal recording and playback
JPH04154212A (ja) * 1990-10-17 1992-05-27 Mitsubishi Electric Corp 半導体記憶装置の出力回路
JP2573416B2 (ja) * 1990-11-28 1997-01-22 株式会社東芝 半導体記憶装置
US5220531A (en) * 1991-01-02 1993-06-15 Information Storage Devices, Inc. Source follower storage cell and improved method and apparatus for iterative write for integrated circuit analog signal recording and playback
JP2680198B2 (ja) * 1991-02-08 1997-11-19 三菱電機株式会社 音声ディジタル１リンク接続方式
US5218569A (en) * 1991-02-08 1993-06-08 Banks Gerald J Electrically alterable non-volatile memory with n-bits per memory cell
FR2672709B1 (fr) * 1991-02-11 1994-09-30 Intel Corp Machine d'etat d'ordre.
JP3408552B2 (ja) * 1991-02-11 2003-05-19 インテル・コーポレーション 不揮発性半導体メモリをプログラム及び消去する回路とその方法
KR950008443B1 (ko) * 1991-06-28 1995-07-31 샤프 가부시끼가이샤 2-가/n-가 변환유니트를 포함하는 기억장치
US5245572A (en) * 1991-07-30 1993-09-14 Intel Corporation Floating gate nonvolatile memory with reading while writing capability
JPH0574181A (ja) * 1991-09-10 1993-03-26 Nec Corp 半導体メモリ装置のデータ読み出し回路
US5237535A (en) * 1991-10-09 1993-08-17 Intel Corporation Method of repairing overerased cells in a flash memory
US5388064A (en) * 1991-11-26 1995-02-07 Information Storage Devices, Inc. Programmable non-volatile analog voltage source devices and methods
US5289412A (en) * 1992-06-19 1994-02-22 Intel Corporation High-speed bias-stabilized current-mirror referencing circuit for non-volatile memories
US5283761A (en) * 1992-07-22 1994-02-01 Mosaid Technologies Incorporated Method of multi-level storage in DRAM
US5375097A (en) * 1993-06-29 1994-12-20 Reddy; Chitranjan N. Segmented bus architecture for improving speed in integrated circuit memories
US5537350A (en) * 1993-09-10 1996-07-16 Intel Corporation Method and apparatus for sequential programming of the bits in a word of a flash EEPROM memory array
US5440505A (en) * 1994-01-21 1995-08-08 Intel Corporation Method and circuitry for storing discrete amounts of charge in a single memory element
US5450363A (en) * 1994-06-02 1995-09-12 Intel Corporation Gray coding for a multilevel cell memory system
US5497354A (en) * 1994-06-02 1996-03-05 Intel Corporation Bit map addressing schemes for flash memory
US5539690A (en) * 1994-06-02 1996-07-23 Intel Corporation Write verify schemes for flash memory with multilevel cells
US5515317A (en) * 1994-06-02 1996-05-07 Intel Corporation Addressing modes for a dynamic single bit per cell to multiple bit per cell memory
US5594691A (en) * 1995-02-15 1997-01-14 Intel Corporation Address transition detection sensing interface for flash memory having multi-bit cells

Also Published As

Publication number Publication date
RU2190260C2 (ru) 2002-09-27
US5748546A (en) 1998-05-05
KR100287979B1 (ko) 2001-05-02
EP0763242A1 (en) 1997-03-19
EP0763242B1 (en) 2001-07-11
EP0763242A4 (en) 1998-08-12
AU2593595A (en) 1996-01-04
CN1150494A (zh) 1997-05-21
US5828616A (en) 1998-10-27
DE69521705D1 (de) 2001-08-16
HK1011453A1 (en) 1999-07-09
WO1995034075A1 (en) 1995-12-14

Similar Documents

Publication Publication Date Title
CN1147866C (zh) 含多级单元的快擦存储器的读出电路
CN1101048C (zh) 用于快速存储器的比特映象寻址方案
CN1097268C (zh) 动态每单元一位到多位转换的存贮器
US5539690A (en) Write verify schemes for flash memory with multilevel cells
CN1273992C (zh) 可写的跟踪单元
US7965553B2 (en) Method of verifying a program operation in a non-volatile memory device
US8031529B2 (en) Memory cell threshold voltage drift estimation methods and apparatus
US20090185425A1 (en) Integrated Circuit Having a Memory Cell Arrangement and Method for Reading a Memory Cell State Using a Plurality of Partial Readings
CN1806295A (zh) 具有一致读取和验证阈值的存储器
CN102099864A (zh) 具有极性控制的每单元多比特(mbc)的非易失性存储器设备和系统及其编程方法
JP2011530777A (ja) メモリデバイスおよびメモリデバイスにデータを格納する方法
CN108461107B (zh) 读阈值跟踪方法与装置
US11086717B2 (en) Random selection of code words for read voltage calibration
CN102089827A (zh) 非易失性存储器和关联多遍编程的方法
US20090323414A1 (en) Method and Device for Storing Data
JP2000228092A (ja) 半導体集積回路装置
JP2001250386A (ja) 半導体メモリ
WO2005043589A2 (en) Method and system for enhancing the endurance of memory cells
CN108257642B (zh) 读阈值设置方法与装置
JP4079458B2 (ja) 多値データ記憶再生方法及び多値データ記憶再生装置
US11901013B2 (en) Optimization of reference voltages in a non-volatile memory (NVM)
KR101261052B1 (ko) 멀티레벨 셀 메모리 장치 및 그 데이터 저장 방법
CN114783487A (zh) 存储器的编程方法、存储器装置及存储器系统
CN1232267A (zh) 能够完成高速读出操作的半导体存储器器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040428

Termination date: 20100518